1

9.11.Spojni tranzistor sa efektom polja (JFET)

Drugi tip tranzistora sa efektom polja se formira bez upotrebe izolatora u vidu SiO
2
,
samo koristei pn spojeve, kako je pokazano na slici 9.14 a). Ovaj ureaj, spojni
tranzistor sa efektom polja (Junction Field-Effect Transistor-JFET), sastoji se od
jednog bloka n tip poluvodia i dva pn spoja koji formiraju vrata.


Slika 9.14. a) Osnovni n kanalni JFET b) simboli za JFET

U n-kanalnom JFET-u struja opet ulazi u oblast kanala na odvodu i izlazi kroz izvor.
Otpor kanala je upravljiv promjenom irine kanala preko modulacije irine
osiromaenog sloja, kojim je okruen pn spoj izmeu vrata i kanala.

U svojoj linearnoj oblasti karakteristika, JFET moe biti zamiljen jednostavno
kao naponom upravljan otpor, sa otporom kanala koji se definira kao:

W
L
t
R
CH

= (9.29)

gdje je:
- specifini otpor oblasti kanala
L- duina kanala
W- irina kanala izmeu dvije osiromaene oblasti pn spojeva
t - dubina kanala

Kada se prikljui napon izmeu izvora i odvoda, otpor kanala odreuje struju koja e
potei izmeu odvoda i izvora (Ohmov zakon).

A) Razmotriemo ponaanje JFET-a, u zavisnosti od iznosa napona
polarizacije vrata i pri nultoj polarizaciji izvor - odvod, to je prikazano
na slikama 9.15 a), b) i c). Ovo e biti komentirano.


2


Slika 9.15 a) JFET sa nultom polarizacijom vrata (u
GS
=0), b) JFET sa negativnom
polarizacijom vrata: (Vp<u
GS
<0); c) kanal JFET-a je zgnjeen sa (u
GS
=Vp)


Slika 9.15 a)
I bez naponske polarizacije vrata, izmeu izvora i odvoda postoji vodljivi kanal.

Slika 9.15 b)
Dovoenjem napona koji inverzno polarizira diodu vrata-izvor (u
GS
<0), doi e do
proirivanja osiromaenog sloja, i do smanjenja irine kanala i smanjenja struje.
3
Tako se JFET ponaa kao tranzistor u smanjujuem reimu. Da bi se JFET doveo u
stanje koenja (OFF), na vrata mora biti doveden dovoljno veliki negativni napon.

U ovom sluaju poveava se irina osiromaenog sloja, ime se poveava otpor
kanala. irina kanala je sada smanjena na iznos W<W. Poto je spoj vrata-izvor
inverzno polariziran, struja vrata je jednaka inverznoj struji pn spoja, uobiajeno vrlo
male vrijednosti, i usvojie se da je i
G
~0.

Za vee vrijednosti napona u
GS
, irina kanala nastavlja da se smanjuje,
poveavajui otpor u oblasti kanala.

Slika 9.15 c)
Kada ovaj negativni napon u
GS
dostigne vrijednost napona gnjeenja(V
P
), vodljivi
kanal je potpuno isezao. Kanal postaje zgnjeen, onda kada osiromaena oblast s
obje strane pn spojeva doe do sredine kanala. U tom momentu otpornost kanala
postaje beskonano velika. Dalje poveanje negativnog napona ne mijenja stanje
tranzistora ali iznos ovoga napona ne smije prei Zenerov probojni napon.

NAPOMENA: Polarizacija naponskog izvora u
GS
je na slikama 9.15 i 9.16
odabrana isto kao i polarizacija kod MOSFET-a kako bi se iskoristile jednaine
izvedene u poglavlju 9.4, mada je za pravilan rad JFET-a potrebno da je u
GS
<0. Ovo
podrazumijeva, kod raunske primjene, da se u pomenute jednaine vrijednosti
napona u
GS
unose sa negativnim predznakom.

B) Polarizacijom odvoda (u odnosu na izvor) pozitivnim naponom u
DS
[slika 9.16 a), b) i c)], uz fiksni napon u
GS
(u
GS
<0), postiu se sljedei efekti:

Slika 9.16 a)
Za male vrijednosti napona u
DS
, otporni kanal povezuje izvor i odvod; JFET radi u
svojoj linearnoj oblasti i struja odvoda zavisi od napona u
DS
. Pri usvojenoj
vrijednosti struje vrata i
G
~0, struja koja ulazi na odvod mora izai na izvor, isto kao
kod MOSFET-a. Primjeuje se da je inverzna polarizacija spoj vrata-kanal vea na
kraju kanala uz odvod, pa je osiromaena oblast ira na dijelu uz odvod, nego na
dijelu uz izvor.

Slika 9.16 b)
Za vee vrijednosti napona u
DS
, osiromaena oblast na odvodu postaje jo ira dok se
kanal ne zgnjei, odnosno zatvori u blizini odvoda. Kada kanal jednom ue u
neprovodno stanje, struja odvoda odlazi u zasienje, kao i kod MOSFET-a. Elektroni
se ubacuju u osiromaenu oblast i putuju ka odvodu pod uticajem elektrinog polja.



Slika 9.16 c)
Za vrlo velike iznose napona u
DS
taka gnjeenja se pomjera prema izvoru,
skraujui duinu otpornog kanala, ime se postie modulacija duine kanala na isti
nain kao i kod MOSFET-a.

4



Slika 9.16 a) JFET sa malim naponom izmeu odvoda i izvora u
DS
>0, b) JFET sa
upravozgnjeenimkanalom sa u
DS
=u
DSP
c) kanal JFET-a je zgnjeen sa u
DS
>u
DSP



Mada je struktura JFET-a znaajno razliita od strukture MOSFET-a, njihove
i-u karakteristike su praktino iste. Zato se jednaine za JFET nee izvoditi.

5

Meutim, mada matematiki iste, jednaine za JFET se obino piu u neto drukijem
obliku od onih za MOSFET. Ovdje e to biti izvedeno, polazei od izraza za oblast
zasienja karakteristika MOSFET-a, gdje e napon praga V
TN
biti zamjenjen sa
naponom gnjeenja (V
P
):



[ ]
A I A
V V V
za
V u u za
V
u
I i
V
K
I
V
u
V
K
V u
K
i
DSS
P
P GS DS
P
GS
DSS DS
P
n
DSS
P
GS
P
n
P GS
n
DS
100 10
0 ; 25
(*) 0 ) ( ) 1 (
) (
2
) 1 ( ) (
2
) (
2
5
2
2
2 2 2


=
=
= =

(9.30)



U prethodne jednaine se moe, kao i kod MOSFET-a, ukljuiti koeficijent
modulacije .

Linearna oblast rada JFET-a, na izlaznoj karakteristici, vrijedi za uvjete
) (
P GS DS
V u u . Moe se izvesti izraz za struju odvoda, na osnovu jednaina za
MOSFET u linearnoj oblasti rada (jednaina 9.8), zamjenom vrijednosti K
n
(preko I
DSS

iz 9.30) i V
NT
sa V
P
:

P GS P GS DS
DS
DS
P GS
P
DSS
DS
V u i V u u
za u
u
V u
V
I
i

=
) (
)
2
(
2
2
(9.31)


Jednaine (9.30 (*)) i (9.31) predstavljaju matematiki model n-kanalnog JFET-
a. Izlazne karakteristike JFET-a, prikazane su na slici 9.17

6

Slika 9.17 Izlazne karakteristike JFET-a, pri I
DSS
=200A i Vp=-4V.



P-kanalna verzija JFET-a se proizvodi sa zamijenjenim oblastima n i p tipa. Kao i
kod MOSFET-a, smjer struje odvoda u p kanalnom ureaju je suprotan u odnosu na
struju u n-kanalnom ureaju.

Openito struktura JFET-a ima unutranju simetriju, kao to je to bio sluaj i kod
MOSFET-a. Napon V
P
ne zavisi od napona na izvodima. Ponaanje JFET-a je
najblie ponaanju MOSFET-a u smanjujuem reimu i JFET je polariziran kao
MOSFET u smanjujuem reimu. Zato, konstruktori krugova sa JFET-om moraju
osigurati da dioda vrata-kanal bude inverzno polarizirana. Meutim, u nekim
poluvodikim krugovima, koristi se direktna polarizacija diode vrata. Tako,
direktno provoenje diode vrata je iskoriteno za stabilizaciju amplitude u
oscilatornim kolima.
Kapaciteti vrata-izvor i vrata-odvod JFET-a su odreeni kapacitetom osiromaenog
sloja u inverznoj polarizaciji pn spoja koji formira vrata tranzistora, slino kako je to
razmotreno kod dioda.



9.12. Poreenje MOSFET-a. JFET-a i bipolarnog tranzistora (BT-a)

7
MOSFET-ovi imaju izmeu vrata i podloge ubaen sloj silicijumskog dioksida, koji
predstavlja vrlo kvalitetan izolator. Napon na vratima upravlja koncentacijom nosilaca
naboja kroz kanal, koji se formira izmeu izvora i odvoda. Spoj izvora je uvijek
konstrukcijom spojen za podlogu (dioda izvora je bez polarizacije) a spoj odvoda sa
podlogom mora biti stalno inverzno polariziran, da bi odvojio kanal od podloge.
Oni se priozvode u dvije verzije sa oba tipa kanala (n i p kanalom).
Kod poveavajueg tipa, napon izmeu vrata i izvora mora biti vei od napona praga
da se uspostavi provodni kanal izmeu izvora i odvoda.
Kod smanjujueg tipa, kanal je ugraen u tranzistor tokom prioizvodnje i tranzistor
vodi i kada nije doveden napon izmeu vrata i podloge.

JFET-ovi koriste pn spoj za upravljanje otporom provodnog kanala. Napon
izmeu vrata i izvora modulira irinu osiromaene oblasti i time mijenja irinu oblasti
kanala. JFET-ovi se mogu priozvoditi sa n ili p tipom kanala, ali zbog svoje strukture,
oni rade kao tranzistori smanjujueg tipa.

Mada su MOSFET i JFET razliite strukture (a zajedniki naziv je FET), njihove i-
u karakteristike su vrlo sline i sadre tri oblasti rada.

Kada rade u oblasti koenja izlaznih karakteristika, provodni kanal vie ne postoji i
struja kroz izvode je jednaka nula.

Kada rade u linearnoj oblasti izlaznih karakteristika, struja odvoda kod FET-a
zavisi i od napona vrata-izvor i od napona odvod-izvor tranzistora. Pri malim
vrijednostima napona odvod-izvor, tranzistor pokazuje uglavnom linearne odnose
izmeu svoje struje odvoda i napona odvod-izvor. Kada radi u linearnoj oblasti
izlaznih karakteristika FET se uglavnom koristi kao naponom upravljani otpornik.
Zbog takvog ponaanja, ime tranzistor je skraenica od transfer resistor.

Kada se vrijednost napona odvod-izvor povea iznad vrijednosti napona gnjeenja,
struja odvoda FET-a vie nije zavisna od napona odvod-izvor. Ona je tada zasiena i
FET radi u oblasti zasienja svojih karakteristika sa strujom koja je priblino
konstantna.

Ako se napravi kratka usporedba FET-ova i bipolarnih tranzistora (BT), moe se
konstatovati sljedee:

1. Provoenje struje
Kod BT-a u provoenju struje kroz tranzistor uestvuju nosioci naboja oba znaka
(elektroni i upljine).
Kod FET-a u provoenju struje kroz tranzistor uestvuju samo nosioci naboja jednog
znaka (ili elektroni ili upljine).
2. Temperaturna osjetljivost
FET je manje osjetljiv na promjene temperature od BT-a
3. Ulazni otpor
Ulazni otpor FET-a je reda G a kod BT-a je reda stotina .
4. Upravljivost
FET je upravljan naponom dok je BT upravljan strujom.
5. um
um koji generira sam tranzistor kod FET-a je manji nego kod BT-a
8
6. Tehnoloka izvedba
FET se lake tehnoloki prizvodi od BT-a.


9.13. Ostale tranzistorske strukture: MESFET i IGBJ i integrirane
strukture CMOS i SOS MOS

9.13.1 MESFET

MESFET je struktura koja po svojoj konstrukciji lii MOSFET-u, a po nainu rada je
blia JFET-u. Osnovna razlika u odnosu na MOSFET odnosi se nain vezivanja
vrata. Izolacion sloj od oksida kod MESFET-a je izostavljen, tako da se metalni sloj
vrata nanosi direktno na poluvodi (odatle i naziv MEtal Semiconductor-MES) i na
taj nain formira Shotky-jevu diodu.


Slika 9.18 a) Struktura MESFET-a i b) njegova i-u karakteristika

Kako kod MESFET-a vrata nisu izolovana, to ga ini razliitim od MOSFET-a, a
takoe nije upotrebljen pn spoj, to ga ini razliitim od JFET-a. Obzirom da nije
potrebno da se formira pn spoj, u ovoj komponenti se koristi silicijum ili GaAs
(pokretljivost upljina u GaAs je tako mala da izrada bipolarnih komponenti nije
9
racionalna) kao osnovni materijal (kanal), koji se nanosi na visokootpornu podlogu
(za razliku od MOSFET-a). Pri malim poljima GaAs ima znatno veu pokretljivost
elektrona, to omoguava dobijanje komponenti sa veom strminom u i-u
karakteristici i veom graninom frekvencijom (vrijeme prolaska od izvora do
odvoda). S druge strane visokootporna omska podloga ini manje izraenim parazitne
kapacitete prema podlozi, koji su znaajni kod MOSFET-a. Na ovaj nain se dobijaju
komponente, a u zadnje vrijeme i integrirane strukture, ija je gornja granina
frekvencija reda GHz.

Postoje razlike izmeu silicijumske komponente MESFET-a i MESFET-a izraenog
od GaAS, naroito u sluaju kratkog kanala. Naime, pri prikljuenju malih napona
izmeu izvora i odvoda (bez polarizacije vrata), preko omskih kontakata,
silicijumski sloj se ponaa kao linearni otpornik, dok pri veim naponima, brzina
struje elektrona ne raste linearno sa poljem, pa je u tom sluaju i-u karakteristika sa
znatno blaim nagibom i pri daljem poveanju napona brzo dolazi u zasienje. Ovo
je razliito od ponaanja GaAs, koji ima strmiju karakteristiku i znatno kasnije
dolazi u zasienje.

Razmotrie se prvo ponaanje tankog Si sloja, koji je omskim kontaktima vezan za
izvor i odvod.
a) Kada se metalni sloj vrata nanese na povrinu od n tipa silicijuma, formira se
Shotky-jeva dioda. Ispod vrata nastaje osiromaena oblast, ija dubina zavisi od
razlike kontaktnih potencijala metala i silicijuma. Ova osiromaena oblast se ponaa
kao izolirajui sloj, i ograniava protok struje kraz n sloj. Ako se ukljui napon na
vrata, onda se moe upravljati potencijalnom barijerom na vratima, a time i
strujom kroz takvu komponentu, ime se postie tranzistorski efekat.

b) Kratkim spajanjem vrata za izvor (u
GS
=0), dolazi do poveanja osiromaene
oblasti (zbog polarizacije izvor-odvod, koja pretpostavlja negativan potencijal na
izvoru kod n tipa kanala), to ima za posljedicu smanjenje irine kanala, odnosno
kanal je tanji. Kako je odvod na viem potencijalu od izvora (pri naponu u
GS
=0)
osiromaena oblast se iri sa strane odvoda. Tamo gdje je kanal tanji, gustina struje
je vea, to znai da se u ovom dijelu kanala poveava brzina nosilaca naboja. Dalje
poveanje napona na odvodu, dovodi do toga da elektroni dostignu svoju
maksimalnu brzinu, upravo ispod kraja koji je blii odvodu. Kada napon na odvodu
dolazi do vrijednosti zasienja u
DS(SAT)
, irina kanala je na tom dijelu znatno
smanjena i izlazna i-u karakteristika ulazi u oblast zasienja.
Daljim poveanjem napona odvoda, osiromaena oblast se iri tako to se pomjera
prema izvoru. Ovim se dalje smanjuje irina kanala pa se struja odvoda poveava i
dalje. I-u izlazne karakteristike imaju pozitivan nagib, i konaan dinamiki otpor i
poslije zasienja.

c) Dovoenjem negativnog napona na vrata, dolazi do poveanja osiromaene
oblasti. Pri malim naponima u
DS
, kanal se opet ponaa kao linearni otpornik, ali koji
je sada vei nego u sluaju kada je napon vrata bio jednak nula. Stoga se maksimalno
polje dostie prije nego u sluaju u
GS
=0.
Ako bi se prethodno razmatranje primijenilo na materijal od GaAs, situacija bi bila
neto sloenija, najvie stoga to elektroni postiu svoju maksimalnu brzinu pri polju
od 3KV/cm, a zatim opadaju na nivo zasienja koji odgovara nivou zasienja u Si.
10
Ovdje treba uoiti da kanal egzistira samo u podruju ispod vrata. Ovo odgovara
ponaanju JFET-a i od interesa je napon na kanalu U
i
koji zamjenjuje napon odvod-
izvor u
DS
[ slika 9.18 a)].

Za generiranje i-u karakteristike MESFET-a , koriste se rezultati koji su dobijeni
za JFET, uz izvjesne modifikacije preko napona U
i
to ovdje nee biti izvedeno.

Za tipini MESFET od GaAs , moe se smatrati da je struja u kanalu skoro linearna
do take zasienja (linearna oblast) pa vrijedi :

i
i
DS
R
U
I = (9.32)

gdje je Ri otpornost kanala.

Takoe je struja zasienja data sljedeom jednostavnom jednainom:

i
SAT
DSSAT
R
U
I = (9.33)

Tehnika realizacija MESFET-a je obino takva, da se na ploicu od poluizolirajueg
GaAs epitaksijalnom tehnikom nanese sloj od n tipa GaAs, na koji se odozgo
postavljaju tri metalne elektrode. Vrata su najee od Al, a omski kontakti izvora i
odvoda postiu se nanoenjem legura zlato-telur. Uz veu pokretljivost elektrona,
GaAs moe da podnese i vie temperature od Si, i zato se MESFET-ovi najee
proizvode od GaAs. Upravljanje kanalom preko napona na vratima, smanjuje ulazni
kapacitet, to uz bolju pokretljivost elektrona u GaAs, znatno poboljava performanse
tranzistora na visokim frekvencijama.

9.13.2 Tranzistori snage: VMOS i IGBT
a) Tranzistori snage su namijenjeni radu sa signalima velike snage. Ovo se postie
sposobnou tranzistora da provode velike struje, a da pri tome imaju visoke
probojne napone. Iz jednaine (9.14): [
2
) (
2
TN GS n DS
V u
L
W
K i = ] se vidi da se
poveanje maksimalne struje MOSFET-a postie skraenjem duine kanala L ili
poveanjem njegove irine W.

Poveanje irine kanala vodi ka poveanju povrine poprenog presjeka silicijumske
ploice, to namee ekonomska ogranienja. Smanjenje duine kanala je ogranieno
rezolucijom foto-litografskog postupka (tehnologija proizvodnje) i dozvoljenom
vrijednou probojnog napona izvor-odvod. Naime, vrijednost probojnog napona kod
MOSFET-ova se smanjuje sa smanjenjem duine kanala, poto se dio kanala, kod
pojave gnjeenja , iri od odvoda ka izvoru.

Rjeenje je naeno u promjeni konstrukcije MOSFET-a, tako da struje teku
vertikalno, normalno na povrinu vrata, a da tehnoloki postupak i dalje ostane
planaran (sve operacije se obavljaju u istoj ravni, to omoguuje istovremenu izradu
vie tranzistora). Tako se proizvode vertikalni MOSFET (VMOS) koji koristi
11
tehnologiju dvostruke difuzije DMOS (double mos). Vertikalni MOSFET-ovi se
uglavnom koriste kao prekidai za velike struje (vie desetina ampera) i velike
probojne napone od nekoliko stotina volta i proizvode se iskljuivo sa induciranim
kanalom, koji se formira naponom koji je istog polariteta kao i napon odvoda. Uz to,
najee se koristi N kanalni VMOS, poto, pri ostaloj jednakoj geometriji ima veu
struju, zbog vee pokretljivosti elektrona u odnosu na upljine. Ovo vai generalno i
za MOSFET-ove male snage, kada se koriste kao prekidai.

Razliiti prizvoai prizvode MOSFET-ove snage pod nazivima: HEXFET
(National), VMOS (Philips), SIPMOS (Siemens) i svi imaju razliit fizikalni dizajn,
koji je ubaen u povrinski sloj podloge u vie paralelnih slojeva, kako je to pokazano
na slici 9.19.


Slika 9.19. Struktura HEXFET, VMOS and SIPMOS sa induciranim n kanalom (uto
obojeno)

Kod ovih tranzistora, pod dejstvom pozitivnog napona izmeu vrata i izvora a koji je
vei od napona V
TN
, mogu se formirati dva inducirana kanala (koji se esto nalaze u
jako dopiranom p poluvodiu - oznaeni utom bojom). Struja kanala se zatvara do
odvoda veritikalnim tokom, kroz slabije dopirani poluvodi n tipa, unesen u cilju
poveanja probojnog napona. Ova konstrukcija najvie slii onoj na slici 9.19 za
SIPMOS, gdje je izmeu n+ oblasti a ispod p oblasti ubaen jedan manje dopirani n
-

sloj (razdvajajui sloj). Opisanom konstrukcijom, izvor i odvod su razdvojeni
manje dopiranim slojem n tipa, u koji se, zbog manje dopiranosti, iri oblast
prostornog naboja (osiromaena oblast). Pri tome, duina kanala moe biti mala, pa
VMOS ima i veliku struju i veliki probojni napon. Konstrukcija sa vratima u obliku
slova V, kod Philipsa, pogodna je u radu sa viim frekvencijama, jer ima manje
parazitne kapacitete.

b) Bipolarni tranzistori sa izoliranim vratima - IGBT (The Insulated Gate Bipolar
Transistor) su tranzistori koji kombiniraju najbolja svojstva bipolarnih tranzistora i
MOSFET-a. Bipolarni tranzistori imaju manje gubitke kada su u stanju voenja, ali
imaju takoe i due vrijeme prekidanja od MOSFET-a, posebno kod iskljuivanja,
12
dok se MOSFET moe bre prebaciti iz stanja voenja u stanje koenja, ali su njegovi
gubici u stanju voenja vei. Tako, IGBT-i imaju manji pad napona u stanju
voenja, u kombinaciji sa velikom brzinom prekidanja.

IGBT-i imaju takoe vertikalnu strukturu, kako je to pokazano na slici 9.20 a).

Ova struktura je slina strukturi vertikalnog MOSFET-a, sem to ovdje postoji p
+
sloj,
koji formira odvod bipolarnog tranzistora sa izoliranim vratima.

Sloj p
+
i n
+
formiraju pn spoj (oznaen kao J1 na slici). koji ubacuje manjinske
nosioce naboja (upljine) u n
-
oblast (podruje struje odvoda).


Slika 9.20 a) Popreni presjek IGBT-a b) simbol za IGBT

IGBT je tehnoloki izvodena simetrina struktura [osa simetrije je prava izvor-odvod,
koja polovi strukturu prikazanu na slici 9.20 a)].

Vrata i izvor IGBT-a su van podruja poluvodia, kako je pokazano na slici 9.20 a).
IGBT ima parazitnu etveroslojnu strukturu (kao element nazvan tiristor: na slici
oznaen simbolom za tiristor). Sloj od n
+
poluvodia (buffer) postavljen izmeu p
+
kontakta odvoda i n
-
vodljivog sloja, i koji je odgovarajue dopiran, moe znaajno
poboljati rad IGBT-a. On smanjuje pad napona na ovome tranzistoru u stanju
voenja i skrauje vrijeme prelaska u stanje koenja. Simbol za IGBT je dat na slici
9.20 b).

13
IGBT je novi, vodei ureaj danas, za primjene u prekidanju srednjenaponskih
krugova. Ovi ureaji imaju mnoge poeljne osobine, ukljuujui MOS ulaz vrata,
veliku brzinu prekidanja, mali pad napona u stanju voenja, mogunost provoenja
velikih struja, i znaajno smanjenje dimenzija. IGBT se sa svojim osobinama
pribliava idealnom prekidau, sa tipinim iznosima napona prekidanja od 600-
1700 V i padom napona pri voenju od 1,7 do 2 V, pri strujama do 1000 A te brzinom
prekidanjaod 200-500 ns. Ovaj tranzistor smanjuje cijenu sistema u koji se ugrauje i
poveava broj ekonomski isplativih operacija.