Manual Practico de Microwind en Español

UNIVERSIDAD INDUSTRIAL DE SANTANDER
ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA

Y DE TELECOMUNICACIONES
Perfecta combinacin entre energa e intelecto
MANUAL PRCTICO DE MICROWIND

Versiones 2 y 3
Elkyn Enrique Hernndez Sanabria

twobrains007@hotmail.com
Jhonatan Camacho Navarro
Camacho.navarro.jhonatan@gmail.com
Estudiantes Ingeniera Electrnica
Universidad Industrial de Santander
Bucaramanga - Colombia
Noviembre de 2005
CONTENIDO
INTRODUCCION
ALGUNAS DEFINICIONES Y CONCEPTOS BSICOS DE MICROWIND
FUNCIONES BSICAS DE MICROWIND
Open file
Save this file
Draw box
Delete some layout
Copy elements
Stretch, move
Zoom in
Zoom out
View all
View electrical node
Run simulation
Measure distance
2D vertical cross-section
Process steps in 3D
Design Rule Checker
Add text to layout
Connect layers
Simulate MOS characteristics
Show palette of layers
Botones de direccionamiento
BARRA DE MEN
File
Insert layout
Convert into
Select foundry
View
Edit
Move step by step
Flip and rotate
Protect all
Generate
Virtual R, L or C
Duplicate XY
Simulate
Simulation on layout
With/Without crosstalk
Analysis
Parametric analysis
7
7
7
7
7
8
8
8
8
8
8
8
9
9
9
10
10
10
10
10
11
11
11
11
11
11
12
12
12
12
12
12
12
13
13
13
13
13
PALETA DE FONDOS (LAYERS)
14
Polysilicon
P+ diffusion
N+ diffusion
N Well
Contact
Metal (1 6)
Option layer
Contactos varios
Botn de visibilidad en simulacin
14
15
15
15
15
15
15
15
15
Manual prctico de Microwind
VENTANA DE NAVEGACIN DE MICROWIND
16
Pestaa propiedades (props)

Pestaa crosstalk (ctlk)
Pestaa dispositivos (device)
Pestaa opciones (options)
16
17
18
18
GENERACIN AUTOMATICA DE DISPOSITIVOS EN MICROWIND
19
Transistores MOS
Resistores
Capacitores
Inductores
Contactos
Diodos
19
19
20
20
21
21
CONSTRUCCIN MANUAL DE LAYOUT DE UN DISPOSITIVO MOS
22
Para crear un MOS canal N:

22
Para crear un MOS canal P
25
Visualizacin del aspecto vertical de proceso del MOS
26
Ejemplo de correccin de errores de diseo
26
OTRAS CONSIDERACIONES Y EJEMPLOS PARA CORRECCIN Y OPTIMIZACIN 29
Nmero y distribucin de contactos
29
Construccin de transistores con canal muy ancho
30
CONSTRUCCIN MANUAL DE LAYOUT PARA OTRAS CELDAS ANLOGAS
31
Layout para resistencias

Layout para capacitores
Minimizacin de errores
Layout para circuitos digitales
Layout para circuitos analgicos
Para minimizar ruido
31
33
34
34
34
38
INCLUSIN DE POLARIZACIN EN UN LAYOUT DE MICROWIND
39
Fuentes de tensin contnua (DC supply)

Reloj (clock)
Pulso (pulse)
Funcin senoidal (sinus)
Secuencia lgica de pulsos (PWL)
Funcin matemtica f(t) (math)
Tierra (ground)
Variable
39
40
40
41
41
42
42
42
SIMULACIONES EN MICROWIND
43
Simulacin de caractersticas de dispositivos MOS

Id contra Vds
Id contra Vgs
Tensin de umbral (Treshold voltaje)
Capacitancias
Simulacin del comportamiento de circuito
Transformada Rpida de Fourier
Voltages and currents
Voltage vs Voltage
43
43
44
44
45
45
46
47
47
Frequency vs time
Mediciones manuales
Ventajas y desventajas de las herramientas de simulacin en Microwind
47
48
48
UTILIZACIN DE TECNOLOGAS, REGLAS DE DISTANCIAS MNIMAS Y ARCHIVOS DE

REGLAS DE MICROWIND
49
Evolucin en el tiempo de las tecnologas de fabricacin de ICs
Tecnologas de fabricacin en Microwind
Unidades Lambda
Reglas de diseo
Reglas para pozo (Well)
Reglas para difusiones (diffusion)
Reglas para polysilicon
Reglas para polysilicon2
Reglas MOS
Reglas para contactos
Reglas para metal1
Va
Modelos de dispositivos MOS
Modelo de nivel 1
Modelo experimental de nivel 3
Modelo MOS BSIM4
49
50
51
51
51
52
52
52
53
53
53
53
54
54
55
56
CONSEJOS GENERALES DE DISEO
58
DOS EJEMPLOS DE SIMULACIN
60
Inversor lgico digital

Par diferencial con carga activa
Inconsistencias con los resistores
60
65
66
INTRODUCCIN
La mayor utilidad del software Microwind es la posibilidad que le brinda al usuario de
meterse dentro de un IC a construir, ampliando as las posibilidades de diseo del
mismo en sus caractersticas mnimas para que cumpla con determinados
comportamientos requeridos. Una vez que se adquiere un conocimiento adecuado de este
paquete es posible construir elementos y configuraciones de manera personalizada y a la
vez cumpliendo con requisitos mnimos de diseo dependiendo de la tecnologa a
trabajar. Pero nosotros, estudiantes de Ingeniera Electrnica de la Universidad
Industrial de Santander, pensamos que existe un problema para llegar a este nivel.
Adems de que no es posible que se nos haga una ilustracin adecuada del paquete
debido a que no se dispone de suficiente tiempo para ello, no existe una herramienta
prctica en Espaol (tutorial, manual, etc.) que nos sirva de gua para adquirir
experiencia en el manejo de ste software, en especial para los propsitos enmarcados
dentro de la asignatura.
Este problema pone al descubierto una necesidad que necesita ser resuelta. Una manera
de ayudar a hacerlo, es mediante la elaboracin de este manual prctico de Microwind,
que sirva de apoyo y gua para el usuario que intenta manejar ste software desde cero.
As se lograr reducir en gran escala la dificultad que en muchos estudiantes se presenta
para adquirir destreza en este paquete, por tanto sern capaces de realizar diseos de gran
eficiencia ms rpidamente.
Este manual pretende ser instructivo y prctico, para fomentar el auto-aprendizaje del
programa. Incluye desde definiciones de conceptos bsicos del programa, pasando por la
descripcin de la interfaz y el proceso de construccin de diferentes dispositivos, hasta
sugerencias de diseo para implementaciones complejas en ste programa. El manual
est orientado a las versiones 2 y 3 de Microwind, ya que comparten la gran mayora de
sus funciones. En caso de presentarse alguna excepcin, se indicara al respecto.
Esperamos que nuestro trabajo sea de agrado para todas aquellas personas que empiezan
a explorar el diseo de circuitos integrados en Microwind. Si e desea dar sugerencias y/o
crticas sobre el manual, o sobre Microwind, los autores estamos gustosos de
escucharlas.
ALGUNAS DEFINICIONES Y CONCEPTOS BSICOS DE MICROWIND
Resulta engorroso, que siendo la primera vez que una persona trabaje en un software, se
encuentre con una cantidad de trminos desconocidos y no muy fciles de entender.
Microwind es uno de los paquetes donde ms acontece esta dificultad, por tanto es til
conocer algunos conceptos bsicos del programa antes de empezar su descripcin
detallada. Algunos de los conceptos a los que se har referencia con frecuencia en este
manual son los siguientes:
Tecnologa de proceso: Consiste un conjunto de reglas de diseo, que permiten

construir circuitos integrados con determinadas caractersticas.
Reglas de diseo: Para Microwind, son una compilacin de reglas geomtricas, de

propiedades elctricas, qumicas, y de parmetros de modelo, que juntas conforman una
tecnologa de proceso de construccin de ICs.
Archivos RUL: Bajo esta extensin se guardan los archivos que contienen las reglas de
diseo para Microwind.
Layout: Disposicin de capas, o layers, que representan la litografa de dispositivos en

un circuito integrado. En palabras ms castizas, es un conjunto de mscaras, las cuales
representan materiales, que son constitutivos de dispositivos a implementarse en un IC.
Layer: Cada una de las capas o mscaras que forman un layout. Layers diferentes
representan diferentes tipos de material, los cuales tienen usos especficos dentro de un
layout.
Archivo MSK: Con esta extensin de archivo, se guardan los layout hechos en
Microwind.
Workspace o fondo negro: Como su nombre indica, es el fondo negro sobre el cual
se construyen los layouts de Microwind. Este fondo en realidad representa una gran
oblea lineal, isotrpica y homognea de silicio dopado tipo P, de dimensiones infinitas.
Lambda (): Es una escala de longitud que utiliza Microwind, para ajustar distancias a
la tecnologa empleada. No debe confundirse ste lambda, con el lambda () del modelo
de segundo orden del transistor MOSFET operando en regin de saturacin. Para la
tecnologa, el valor de lambda es ajustado a la mitad del largo del canal de un transistor
MOS, por defecto.
Lambda grid: Es una cuadrcula dispuesta sobre el workspace de Microwind, escalada

en lambdas, que sirve como referencia para ajustar distancias en la construccin de un
layout.
Botones (Funciones) de Microwind
A continuacin se muestra una vista la barra de botones de aplicacin de Microwind:
Sus nombres y funciones son:

1) Open file: Como su nombre lo indica, este botn se utiliza para abrir cualquier
archivo de layout de Microwind (*.MSK).
2) Save this file: Presionando este botn se guarda el layout actual en un archivo
(*.MSK), con la ubicacin en disco y nombre que se elija.
3) Draw box: Cuando se activa este botn, se puede dibujar sobre el fondo negro o
espacio de trabajo de Microwind, rectngulos del material seleccionado en la paleta
de fondos (botn 19), del rea que usted desee, con escala de magnitud dada en
lambda (). Sobre la paleta de fondos se hablar ms adelante.
4) Delete some layout: Con este botn activo se pueden borrar toda clase de layers
con slo hacer un clic sobre el que se desee eliminar; o bien se pueden borrar todos
los layers de un rea determinada con slo un arrastre de Mouse.
5) Copy elements: Si se activa este botn se puede copiar o clonar todos los layers de
un rea especfica a otra parte del espacio de trabajo. El rea a copiar se selecciona
con un arrastre de Mouse.
6) Stretch, move: Con este botn activo se pueden cambiar las dimensiones de
cualquier layer, con slo hacer clic sobre cualquier parte del permetro del layer a
modificar, y mediante un arrastre de Mouse, asignar la nueva posicin. Si en vez de
hacer esto se quiere mover uno o varios layers a un rea determinada del workspace
de Microwind, se debe seleccionar mediante un arrastre de Mouse los elementos a ser
movidos, y mediante otro arrastre ser llevados al rea deseada.
7) Zoom in: Este botn tpico se utiliza para acercar la distancia de representacin
del layout en uso. Al activar este botn y luego hacer un arrastre de Mouse sobre un
rea determinada del workspace, sta se magnifica.
8) Zoom out: Este botn es el complementario del botn de acercamiento. Haciendo
clic sobre ste botn la distancia de representacin del layout se alejar. Tantas veces
como se haga clic en este botn, se harn "alejamientos" de la vista al layout.
9) View all: Cuando se hace clic sobre ste botn, se ajusta la distancia de
representacin al tamao del layout actual, haciendo que ste ocupe toda la pantalla.
10) View electrical node: Presionando este botn y luego haciendo clic sobre
cualquier punto del workspace, se obtiene una visualizacin del nodo elctrico (el
nodo seleccionado se ve en colores, el resto del layout se muestra en color gris),
adems se despliega la ventana de navegacin, de informacin sobre las
caractersticas elctricas de ese nodo, como son: la resistencia, inductancia y
capacitancia del nodo, si es visible o no en las simulaciones de circuito, la
polarizacin del nodo (si est conectada alguna fuente), ms una lista de propiedades
y opciones ajustables para el material o dispositivo al cual pertenece el nodo

seleccionado. Sobre este botn se hablar ms adelante.
11) Run simulation: Si se hace clic sobre este botn, se despliega una ventana
dinmica de simulacin para el layout actual, donde se muestran comportamientos de
tensin contra tiempo, tensin contra tensin, tensiones y corrientes, respuesta en
frecuencia y curvas de transferencia para el circuito plasmado en el layout. Tambin
se hablar en detalle ms adelante sobre la herramienta de simulacin de Microwind.
12) Measure distance: Este botn es un simple medidor de distancias en el workspace.
Cuando se selecciona sta funcin, y despus se hace un arrastre de Mouse sobre un
rea determinada, es mostrada sobre el permetro de esta rea, una regla mostrando
su largo y ancho en unidades de longitud.
13) 2D vertical cross-section: Al activar ste botn y despus hacer clic sobre un
punto del workspace, se despliega una ventana mostrando una disposicin vertical de
la seccin transversal que contiene al punto seleccionado. En esta ventana se muestra
adems una lista con los layers vistos en la seccin transversal, con su altura y
espesor.
14) Process steps in 3D: Al hacer clic sobre ste botn, se despliega una ventana
donde se muestran los pasos del proceso de elaboracin real en tres dimensiones
del circuito representado mediante el layout actual. A continuacin se muestra una
ventana de ejemplo de esta funcin:
15) Design Rule Checker: En el proceso de construccin de un layout en Microwind,

siempre es necesario verificar que se cumpla con las reglas de distancias mnimas
que se requiere segn cada tecnologa de trabajo. Al presionar ste botn, se
muestran todos los errores que hasta el momento se lleven en cuanto a estas
distancias. Enseguida queda usted habilitado para corregirlos, pues automticamente
se activa el botn 6, Stretch, move. Si no se lleva ningn error en el layout, en la
barra de eventos se muestra un mensaje de felicitacin y la memoria usada hasta el
momento.
16) Add text to layout: Cuando se necesite aadir un texto importante en alguna parte
del layout, se activa este botn mediante un clic, y despus se escoge un punto en el
workspace donde se desea que se muestre el texto. Seguido de esto aparecer una
ventana donde se podrn ingresar el texto requerido y as poder asignarlo.
17) Connect layers: Al hacer clic en este botn y despus en un punto del workspace,
se creara en ese punto una unin metal-contacto, que conecta todos los layers que se
encuentren en ese punto.
18) Simulate MOS characteristics: Esta funcin despliega una ventana donde se
muestran las caractersticas de corriente contra tensiones y el comportamiento de las
capacitancias internas conforme varan las tensiones de los posibles dispositivos
MOS que se encuentren en el layout. Sobre esta importante funcin se hablar ms
adelante.
19) Show palette of layers: Cuando se hace clic sobre este botn, se muestra la paleta
de layers o fondos con la cual es posible hacer la construccin de cualquier layout en
Microwind. Se profundizar ms sobre las funciones contenidas en la paleta en las
secciones siguientes.
20) Botones de direccionamiento: Estos 4 botones simplemente sirven para correr la
vista del layout hacia el lado indicado por la flecha.
OTROS COMANDOS IMPORTANTES

A continuacin se muestra la barra de men de Microwind:
sta barra contiene otros comandos tiles que no se muestran en la barra de botones y
funciones de Microwind. Se muestran a continuacin los ms importantes:
FILE
Insert layout: Esta funcin permite importar un layout guardado anteriormente al
layout actual. Cuando se hace clic aqu, se despliega una ventana donde se puede buscar
el archivo (*.MSK) que se quiere importar. Al ser seleccionado, el layout de se archivo
aparecer a la derecha del layout actual, si se tiene alguno.
Convert into: Al situar el Mouse aqu, se desprender otro submen que mostrar dos
opciones para conversin: CIF layout file y SPICE netlist. Si se convierte a archivo .CIF,
este archivo puede ser exportado a un software de VLSI CAD. Si por el contrario se
convierte a netlist de SPICE, el archivo .CIR generado podr ser exportado al software
SPICE. Este archivo contendr informacin de todos los nodos elctricos del circuito, los
dispositivos MOS de canal n y p contenidos en el layout, las redes pasivas (R, L y C), y
de la polarizacin dada al circuito. Se podr escoger el modelo de representacin del
transistor, la duracin de la simulacin en el tiempo y la adicin o no de ruido en las
entradas, as como otras opciones de simulacin.
Select foundry: Al seleccionar sta funcin, se procede a escoger el archivo de reglas
de tecnologa (.RUL) que asigna la tecnologa de trabajo.
VIEW
sta barra contiene todas las instrucciones de visualizacin de layout ya tratadas

anteriormente (Zoom in, Zoom out, View all). Adems se muestran otras opciones de
visualizacin, como mostrar o no la cuadrcula escalada en lambda, la lista de
dispositivos MOS del layout, la ventana de navegacin y la paleta de fondos.
10
EDIT
Move step by step: Utilizando sta funcin se puede mover cualquier conjunto de
layers paso a paso. Cuando se hace clic sobre sta funcin, y despus se selecciona el
rea a mover, se visualiza un cuadro que permite el movimiento del rea en las cuatro
direcciones y en la cantidad de lambdas que se especifique.
Flip and rotate: Con sta herramienta se refleja y se rota cualquier conjunto de layers
en el workspace. Situando el Mouse aqu se despliega otro submen que indica las
reflexiones y dotaciones disponibles.
Protect all: Esta funcin permite que se bloqueen todos los layers del layout en uso.
Cuando un layout est bloqueado no puede borrarse, ni moverse ni copiarse. La funcin
complementaria se lista a continuacin, Unprotect all.
Generate: Mediante sta funcin, es posible generar cualquier tipo de dispositivo que
se pueda hacer con Microwind, esto incluye desde una simple caja de material, hasta
dispositivos MOS, resistencias, capacitancias, inductancias, contactos complejos, buses
de metal y diodos. Sobre cmo generar dispositivos en Microwind, se hablar con
profundidad ms adelante.
Virtual R, L or C: Con sta funcin se generan, como su nombre en ingls lo indica,
resistencias, inductancias, y capacitancias virtuales entre un nodo y tierra. Estos
dispositivos no estn mostrados fsicamente en el layout, pero en el momento de las
simulaciones, el programa asume real sus efectos. Con
situar el Mouse aqu, se
despliega otro submen para escoger la R, L o C a incluirse en el layout. Seguido de esto

se hace clic en el punto donde se va a ubicar el dispositivo, y por ltimo se escoge el
valor del dispositivo en sus respectivas unidades.
Duplicate XY: Mediante esta funcin se multiplica un rea seleccionada del layout
(seleccin mediante arrastre), tantas veces como se desee, horizontal (X) y verticalmente
(Y). Esta funcin es bastante til cuando se necesita repetir celdas un nmero
determinado de veces, como es el caso de celdas lgicas RAM
11
SIMULATE
Simulation on layout: Mediante esta funcin se puede observar la circulacin de
corrientes en el circuito en tiempo real. La intensidad de las corrientes son escaladas
mediante colores, siendo las zonas de color azul las de mayor circulacin de corriente, y
las de rojo las de menor circulacin.
With/Without crosstalk: En espaol: diafona. Este es un efecto indeseado en buena
parte de los casos, que se produce en largas lneas situadas muy cerca unas con otras. La
proximidad de las interconexiones crea un efecto de acople que produce la diafona entre
las lneas agresoras y las vctimas. El resultado de ste efecto se da ms que todo,
mediante una resistencia parsita. Por defecto, en la simulacin no se tiene en cuenta
ste efecto; pero haciendo clic en esta opcin, se alterna la toma en cuenta o no de este
efecto parsito.
ANALYSIS
Parametric analysis: se utiliza sta herramienta para mirar efectos de influencia de la
capacitancia del nodo sobre el comportamiento del circuito, as como la variacin de
tensiones y corrientes con la temperatura y el anlisis de Monte Carlo. Al hacer clic aqu
se abre una ventana dinmica donde se puede variar estos parmetros a un valor y paso
deseados. Al ejecutar el anlisis se muestra una curva con las variables de inters.
PALETA DE FONDOS (LAYERS)
A continuacin se muestra la paleta de fondos o layers de Microwind:
12
En la paleta de layers se encuentran los distintos materiales que se pueden utilizar en la

construccin de cualquier dispositivo en Microwind. El nombre del material que se
encuentra resaltado en rojo, es el del material que est activo. Por tanto si se tiene
activada la funcin Draw box, la caja dibujada ser de ese material. La llave al lado de
cada material indica si est bloqueado o no. Si la llave est roja, el material est
bloqueado, si por el contrario est gris, se encuentra desbloqueado. A continuacin se
dar una breve descripcin de cada tipo de material:
Polysilicon: En espaol: Polisilicona, ms exactamente dixido de silicio (SiO2). Este

material es utilizado para construir las compuertas de los dispositivos MOS. Tambin se
utiliza para construir resistencias y capacitancias. La polisilicona2 no es utilizada en las
puertas de dispositivos MOSFET, sin embargo es uno de los materiales ms utilizados
para construir resistencias y capacitores en Microwind.
P+ diffusion: Es una regin tipo P fuertemente contaminada, que constituye el drenador

y fuente del MOSFET tipo P, y la zona de sustrato del MOSFET tipo N.
N+ diffusion: Es una regin tipo N fuertemente contaminada, con la cual se construye el

drenador y fuente del MOSFET tipo N, y la zona de sustrato del MOSFET tipo P.
N Well: Como su nombre en ingls lo indica, es un pozo tipo N sobre cual se construye
el MOSFET tipo P.
13
Contact: simboliza un contacto entre layers. Dos diferentes layers que se conecten
mediante un contacto, se transformarn en un solo nodo elctrico. La corriente mxima
que puede pasar un contacto es de 1mA, por tanto, si se sabe que se va a trabajar con
circuitos donde circule una corriente ms alta, es necesario hacer las uniones con ms
contactos.
Metal (1 - 6): son diferentes tipos de metal (con diferente resistividad, inductancia por
unidad de longitud, etc.) que se utilizan para unir nodos elctricos, y para hacer
capacitores.
Option layer: Cualquier cosa que est dentro de un rea demarcada por ste layer, podr
ser sometida a cambios especiales, por ejemplo, la remocin de silicatos para aumentar
resistencia. Estas opciones se revisan en la ventana de navegacin, en la pestaa
Options.
Los contactos varios son plantillas predeterminadas que contienen uniones de
metales-siliconas mediante contactos (ejemplo: entre metal1 y metal2, o entre poly2 y
metal5). Ahorran tiempo cuando se est trabajando con muchos tipos de material.
El botn de visibilidad en simulacin, alterna la aparicin o no del nodo seleccionado en

las pruebas de simulacin del programa. Esta operacin tambin se puede hacer desde la
ventana de navegacin.
VENTANA DE NAVEGACIN DE MICROWIND
La gran importancia de sta ventana radica en que brinda informacin detallada sobre las
propiedades elctricas y la polarizacin de un nodo seleccionado del layout actual.
Adems muestra listas de todos los dispositivos MOS del layout con los cuales est
relacionado el nodo, realiza los clculos de diafona (crosstalk) y permite hacer los
ajustes que puedan ser habilitados por el Option layer. Se accede a esta ventana
utilizando la funcin View electrical node o simplemente haciendo doble clic sobre
cualquier nodo del layout. A continuacin se mostrar la visualizacin de la ventana de
navegacin y sus caractersticas ms importantes:
14
PESTAA PROPIEDADES (PROPS)
En sta pestaa se muestran las propiedades

elctricas del nodo seleccionado. Son dispuestos en
orden descendente: el nombre del nodo, sus
propiedades de polarizacin (Vdd, Vss, sinus,
variable, etc), su visualizacin o no en la simulacin
(desde aqu
tambin se puede cambiar
sta
condicin), y las propiedades pasivas del nodo

(capacitancia entre nodo y tierra, resistencia, ancho e
inductancia). En el cuadro inferior de texto se
muestran con ms detalle estas propiedades.
PESTAA CROSSTALK (CTLK)
Mostremos cmo se realiza el clculo de diafona mediante un ejemplo sencillo.

Construimos un condensador cualquiera, para este caso de material poly/poly2:
Aqu precisamente es favorable la

aparicin del fenmeno de diafona,
pues el acople entre stas placas grandes
de material favorece la aparicin de
capacitancias entre ellas. Al hacer clic
sobre
cualquier
nodo
de
este
condensador y visualizar la ventana

navegacin, hacemos clic en la pestaa
ctlk y hacer clic en Compute aparecer
entonces:
15
La medida del efecto de diafona para cada uno de los nodos del layout se ve reflejada en
la escala de colores de efecto crosstalk de la pestaa y por una tensin y porcentaje para
cada nodo en el cuadro de texto inferior. La escala de colores puede ser cambiada por el
usuario mediante los botones de zoom. En un nodo donde no se presente este efecto, ste
ser resaltado en color negro. Posteriormente a un clculo del efecto de diafona, su
capacitancia resultante ser tomada en cuenta en las simulaciones.
PESTAA DISPOSITIVOS (DEVICE): Esta ventana muestra todos los dispositivos

MOS a los cuales est conectado el nodo seleccionado, con su tipo, ancho y largo de
canal. Tambin puede escogerse si se muestran o no todos los transistores MOS del
layout actual, y se puede generar desde aqu el netlist de SPICE.
PESTAA OPCIONES (OPTIONS): Esta ventana permite escoger opciones de Option

layer, como la clase de dispositivo MOS (Baja carga (Low leakage), Alta velocidad
(High speed) y alta tensin (High voltaje)). Adems permite quitar el material Salicide
para aumentar la resistencia, lo cual es muy til en la construccin de resistores.
16
GENERACIN AUTOMATICA DE DISPOSITIVOS EN MICROWIND
Microwind cuenta con plantillas predeterminadas de layout para diferentes dispositivos

anlogos. En ocasiones, se ahorran mucho tiempo construyendo configuraciones
recurriendo a estas plantillas en vez de hacer elemento por elemento manualmente.
A continuacin se muestra la ventana de generacin de dispositivos (Layout generator)

de Microwind, para los dispositivos realizables ms utilizados:
TRANSISTORES MOS
La ventana de generacin de
transistores MOSFET pregunta al
usuario el ancho (W) y largo (L)
del canal del transistor, as como
su
equipo
(N,
doble
compuerta). Brinda adems la

opcin
de
micrmetros
escalamiento
o
en
en
unidades
Lambda.
Adems se brinda la opcin de aadir polarizacin al transistor que se quiere generar; y
de crear mltiples canales (es decir, mltiples transistores acoplados fuente-dren para
construir MOSFET de canal ancho).
RESISTORES
Para generacin de un resistor es
necesario escoger el
tipo de
material, la divisin en partes

horizontales, el ancho de resistor,
el poner o no contactos al final del
elemento, insertar o no el smbolo
de resistencia, y obviamente el
valor de resistencia en Ohmios.
17
Importante:
Existe un problema con sta clase de resistencias hechas en Microwind. Si se crea una
resistencia en un layout, y despus se convierte en netlist de SPICE, puede darse uno
cuenta de que la resistencia creada pertenece toda a un mismo nodo elctrico. Esto quiere
decir que se est creando una resistencia entre un mismo nodo, y obviamente, una
resistencia que no existe. ste problema ser ilustrado a profundidad con un ejemplo
prctico ms adelante.
CAPACITORES
(Esta opcin es exclusiva de

Microwind 3)
Para la generacin de un capacitor
se debe ingresar al programa el
tipo de material del capacitor y el
valor en pico-Faradios de la
capacitancia de este.
El uso de capacitores en Microwind tiene la limitacin de que estos dispositivos utilizan

mucha rea en la pastilla de silicio comparado con el resto de dispositivos, por tanto no
es conveniente hacer capacitores que sobrepasen cierto valor en su capacitancia. (Ms o
menos unos 100 pF)
INDUCTORES
Al
generar
un
inductor
es
necesario ingresar las vueltas,

ancho,
espaciamiento
radio
menor del inductor, as como el

material del cual estar hecho el
inductor.
Tambin
puede
escogerse si se insertan o no los

smbolos
de
resistencia
capacitancia serie del dispositivo.

18
Los inductores tambin presentan el problema del gran espacio que utilizan en el chip de
silicio, lo cual limita su utilizacin.
CONTACTOS
Al
generar
contactos,
debe
ingresarse el tipo de contacto, ms

la repeticin del mismo horizontal
(rows) y verticalmente (columns)
DIODOS
Se genera un diodo (exclusivo de
Microwind3), ingresando el tipo
de diodo (P+/Nwell N+/P-sub),
el
nmero
de
contactos
horizontales y verticales, y la
polarizacin local.
CONSTRUCCIN MANUAL DE LAYOUT DE UN DISPOSITIVO MOS
Para realizar manualmente el dibujo del diseo de un dispositivo MOS y simular su

comportamiento, podemos usar fcilmente microwind de la siguiente manera:
Para crear un MOS canal N:
Debe realizarse antes una observacin sobre el dibujo en el layout, el fondo (negro por
defecto) representa un sustrato de un MOS canal n, es decir una difusin p.
19
1. En la paleta de layers, escoja el material polysilicon1 (con este material se construye

la compuerta del transistor). Fije la primera esquina del cuadro con el Mouse.
Manteniendo presionado el Mouse, muvalo a la esquina opuesta del cuadro. Ha sido
creado un cuadro en capa de polysilicon mediante un arrastre de Mouse. El ancho del
cuadro no debe ser inferior a 2 lambda., que es el ancho mnimo del cuadro.
En este caso hemos realizado, para
un lambda de 0.050um, un cuadro
de 3 por 23 lambda (0.150 X 1.150
um). Se entiende que el lado ms
corto del rectngulo formado va a
ser la longitud del canal (se mide
horizontalmente) del transistor a
crear, en ste caso L= 3 =
0.150um. El material y el rea real
en (um) de cualquier caja dibujada
sobre el workspace (fondo negro o
sustrato P) de Microwind sern
mostrados en la barra de resultados.
2. Cambie la capa actual a difusin n, haciendo clic sobre el botn de difusin n en la

paleta, asegrese que el material escogido (esto se refiere a que se encuentre
resaltado en color rojo sobre la paleta) sea ahora la difusin n+ (Alto dopaje, N+
diffusion). Dibuje un cuadro de difusin n+, este cuadro queda representado por un
color verde. La interseccin entre el polysilicon y la difusin n+ crea el canal del
dispositivo MOS. Para este ejemplo, si queremos un transistor con un canal de
W=19 (medido verticalmente) y L=3, dibujamos un cuadro que cumpla con la
condicin de ancho, y preferiblemente simtrico a lado y lado del canal:
20
Debe observarse en este momento el orden en el que se van dibujando las capas actuales
(primero el polysilicon, que representa la compuerta del dispositivo, luego la difusin de
alto dopaje que posiblemente son la fuente y el dren del dispositivo, ya que el dispositivo
es simtrico, entonces se debe tener una vaga idea de cmo es el proceso de construccin
en estos momentos)
3) Para asignar los contactos, debe tenerse en cuenta que deben tener dimensiones
mnimas, y que deben distribuirse de modo que quede el mximo nmero de
contactos distribuidos en sus distancias mnimas en la difusin N que se tenga.
Recordando lo anterior procedemos a escoger en la paleta el layer contact,
distribuirlos en su tamao y separacin mnima, y cubrirlos con el layer metal1.
El resultado es el siguiente:
21
Como vemos que en este caso el rea de la difusin N permite poner dos contactos en
vez de 1 a cada lado del canal, por eso utilizamos el nmero mximo permitido. Hasta
este punto slo faltara colocar el contacto de compuerta, para completar el dispositivo
MOS de canal N.
Algunos diseadores optan por diferenciar entre drenador y fuente, poniendo al lado de
una de las dos difusiones N una difusin P e interconectarlas mediante contactos y metal.
Esta difusin P simboliza entonces la terminal del cuerpo conectado a la fuente. El
layout resultante es:
En realidad, hacer esta modificacin no

influye demasiado en el comportamiento del
dispositivo, por tanto no es obligatoria.
22
Para crear un MOS canal P:
Para crear un dispositivo MOS de canal P, deben seguirse esencialmente los mismos
pasos de construccin para su anlogo de canal N; slo deben tenerse en cuenta estas
diferencias:
-
El transistor MOS de canal P, debe ser construido sobre una regin N especialmente
creada, llamada N well, o pozo N. esta rea debe ser ms grande que el transistor a
crear, el archivo de reglas determina qu tan grande debe ser.
Las regiones de difusin para drenador y fuente, son de tipo P (P+ diffusion). Si se
quiere hacer una regin de cuerpo, esta debe ser de difusin N. El layout de un
transistor MOS tipo P es el siguiente:
Visualizacin del aspecto vertical de proceso del MOS
Para ver un aspecto vertical del MOS (en este caso tipo N), debe hacerse clic sobre el
icono
que
permite
tener
acceso
al
proceso
de
simulacin
(comando
>>SIMULATE>>Process Section in 2D en el men principal) la seccin

transversal es tomada haciendo clic con el Mouse en un primer punto y soltndolo en un
segundo punto (haciendo un arrastre). Se mostrar la siguiente ventana:
23
La seccin transversal debe mostrar tres nodos, la puerta (de color rojo), la difusin
izquierda es la fuente (verde) y la derecha el dren (color verde) sobre un sustrato de color
gris. Al lado de la fuente se encuentra la difusin P en que simboliza el terminal de
cuerpo de transistor. Un oxido dbil o tenue, llamado oxido de la puerta, separa el
terminal de puerta. Varios pasos de oxidacin llevan a amontonar el oxido sobre la
superficie de la puerta. Sobre todo esto est el metal de los contactos.
Ejemplo de correccin de errores de diseo

Pueden verificarse las reglas de diseo en todo momento, que son las medidas mnimas
segn la tecnologa de fabricacin, haciendo clic sobre el icono Design Rule Checker
en la barra aplicaciones. Como seguramente habr errores de diseo para el layout que
llevamos construido hasta ahora, lo nico que falta entonces es corregir estos errores en
el diseo de acuerdo al archivo de reglas. A continuacin se dar un breve ejemplo de
correccin de diseo, para esto hemos generado un layout que contiene los errores mas
comunes:
Al acceder a la funcin Design Rule Checker nos encontramos con varios errores de
diseo, para un archivo de reglas cualquiera:
Figura A
24
Aqu (Figura A) slo basta con alargar la longitud del polisilicio sobrante de la difusin
N en 2. Al hacerlo mediante la funcin Stretch para ambos lados del canal y verificar de
nuevo nos encontramos con otro error (Figura B):
Mediante
move,
la
funcin
alejamos
los
contactos a la distancia
adecuada, en ste caso,
4. Volviendo a verificar
el
diseo
encontramos
nos
con
lo
siguiente (Figura C):
Figura B
Mediante
la
funcin
Stretch, corregimos la
distancia circundante de
la difusin N a los
contactos, que para este
archivo de reglas es de
4. Al volver a verificar
el diseo, nos damos
cuenta que ya no hay
ms errores, por tanto
nuestro dispositivo MOS
de
canal
es
el
siguiente. (Ver figura D)
Figura C
Como ya no hay ms errores en el diseo, se mostrar un mensaje de felicitacin, ms la
memoria usada hasta el momento por el layout.
25
La manera como se corrigen stos

defectos de distancias mnimas es la
misma
para
toda
clase
de
dispositivos e interconexiones.
Figura D
OTRAS CONSIDERACIONES Y EJEMPLOS PARA CORRECCIN Y
OPTIMIZACIN
Nmero y distribucin de contactos
Si comparamos estos dos layouts para un transistor MOS canal N:
26
Llegaremos a la conclusin de que los contactos del dispositivo de la izquierda pueden

ser daados por las limitaciones de corriente de los contactos. La forma correcta de
distribuir contactos es la mostrada en el dispositivo de la derecha, donde la corriente es
compartida por los contactos.
Construccin de transistores con canal muy ancho

Observemos estos tres layouts para transistores MOS de canal ancho:
El diseo del transistor de la

izquierda
es
muy
malo.
Es
extremadamente largo(en cuanto a

dimensiones verticales se refiere),
por tanto, aparte de aumentar los
efectos de diafona, es fastidioso
de visualizar e implementar. Dos
soluciones para ste problema son,
implementar puertas en paralelo,
muy fcil de entender (diseo de
la mitad), y la configuracin en
anillo (diseo de la derecha),
donde
la
longitud
del
anillo
constituye el ancho del canal, y se

escoge como drenador el terminal
interno y como fuente el terminal
externo.
Nota:
Otra manera de construir un dispositivo MOS, un camino ms seguro, es usar el

generador de layout. Sin embargo, esto no siempre es lo mejor, pues los layouts
generados por esta herramienta no siempre cumplen con las reglas de diseo que se
desean. La construccin manual o automtica de dispositivos MOS, as como los de
27
cualquier otro tipo, dependen de la experiencia del diseador y las particularidades de

layout a disear.
CONSTRUCCIN MANUAL DE LAYOUT PARA OTRAS CELDAS ANLOGAS
LAYOUT PARA RESISTENCIAS
Una resistencia puede ser implementada usando diferentes materiales. La tabla 1 ofrece
un listado de los valores tpicos de la resistencia laminar (sheet Resistance en ohmios por
cuadro), la tolerancia y los coeficientes de temperatura para los materiales mas usados, a
saber: polysilicon, difusin y pozo.
Tabla 1
Para resistencias pequeas, pueden ser usados segmentos rectos, y el valor de la
resistencia puede ser calculado como:
R= Rsh L/W= pL/tW
p=1/(quND) (1)
Donde L, W, t, Rsh., y p son la longitud (medida horizontalmente), ancho (medida

verticalmente), espesor (esto porque lo que se muestra en el workspace es la capa
superior, debe entenderse que el proceso es en tres dimensiones y tiene un espesor o
profundidad, puede medirse al realizarse un corte vertical del segmento), resistencia
laminar y resistividad laminar del segmento, respectivamente.
Para resistencias con valores grandes, una estructura en forma de serpiente como muestra
la figura 1 debe ser usada.
28
Figura 1 estructura en forma de serpiente para lograr resistencias grandes
Squares = cuadritos
En este caso cada esquina puede ser aproximada de 0.5 a 0.55 cuadros y
Cada contacto contribuye 0.14 cuadros.
Para calcular el valor de la resistencia mostrada en la figura 1, debemos calcular la
cantidad de cuadros presentes en el layout:
6 lados aportan 4 cuadros
5 lados aportan 1 cuadro ( se refieren al intermedio de las esquinas)
Los contactos aportan 0.14 cuadros cada uno
Las esquinas aportan 0.55 cuadros cada una, hay 10 esquinas
Para un total de (6 x 4 + 5 + 5 x 2 x 0.55 + 2 x 0.14) = 34.78 cuadritos, dependiendo del

material que se us se calcula la resistencia de acuerdo a la resistencia laminar del
material (ohmios/cuadro) y al espesor del segmento (t).
Las esquinas redondas contribuyen con ms resistencia y puede ser mejor aproximadas
que las esquinas cuadradas.
Tpicamente la variacin en la resistencia laminar es muy pequea, y L>> W. de la
ecuacin (1) el error en el valor absoluto de la resistencia puede ser obtenido como:
R/R R/R L/L W/W
(2)
Para un proceso dado delta (W) es fijo, y como resultado el error de la resistencia pude
ser minimizado maximizando el ancho W.
29
LAYOUT PARA CAPACITORES
En un circuito integrado las capacitancias pueden ser fcilmente obtenidas usando placas
paralelas de alguno de dos diferentes capas, colocando una sobre otra, de esta manera la
capa dielctrica ser oxido de silicio. La tabla 2 ofrece un listado de las capacitancias
tpicas por unidad de rea, ambas con su tolerancia para diferentes estructuras en
procesos CMOS de 0.8 um.
Frinding edge = efecto de borde

Es importante observar que la capacitancia usada en la puerta del MOS sobre el espesor
del oxido, puede ser usada para lograr una gran capacitancia por unidad de rea .sin
embargo, estas capacitancias en general son altamente dependientes del punto de
polarizacin lo que resulta en algo complicado y molesto.
30
Ntese tambin que la capacitancia de borde puede resultar bastante significativa y

puede ser utilizada para alcanzar el valor requerido de capacitancia.
La estructura ms popular con un gran valor de capacitancia por unidad de rea puede
ser obtenida con una de las capas, o ambas, siendo polysilicon.
La tabla 3 muestra los valores tpicos de capacitancias, las tolerancias, temperatura y
coeficientes de voltaje para varios tipos de estructuras.
Tabla 3
Capacitance / area = Cox
El valor de la capacitancia, para un capacitor de placas paralelas, puede ser obtenido por:
C =Eox A / tox = Cox WL
Donde A, W, L, Cox, y Eox son el rea de la placa, el ancho, la longitud, el espesor del
dielctrico y la constante dielctrica del capacitor respectivamente.
Para lograr una gran capacitancia por unidad de rea y conservar el rea total, es comn
usar muchos capacitores tipo sndwich y conectarlos luego en paralelo (ver figura 2)
Figura 2
31
Note que la capacitancia total es la suma de las capacitancias individuales. Un problema

grande son las capacitancias parsitas entre el poly y el sustrato, inevitablemente existe y
puede afectar el desempeo del circuito. Como comparacin, las capacitancias totales
tpicas, junto con la parasita se muestra en la tabla 4.
Tabla 4
Designed capacitance = capacitancia diseada en el layout

Parasitic capacitance= capacitancias parasitas presentes en el layout
Ratio = relacin entre las dos capacitancias
El error absoluto en el valor de la capacitancia puede ser obtenido como:
C/CCS/CS L/LW/W (2)
Tpicamente el error debido al efecto de borde (over-etching) es el mismo para ambos

lados
L/L W/W
Esto se traduce en que la capacitancia de error debida a la impresin es proporcional al
permetro y al rea del capacitor.
Como resultado el error en la capacitancia se reduce si las dimensiones son escogidas al
mnimo, el permetro sin embargo guarda la misma rea. Esto sugiere que una estructura
cuadrada podra lograr un error mnimo para un capacitor dado.
Conociendo cmo se genera el layout de una resistencia y de un capacitor, es posible

mejorar las propiedades cuando se quiere generar varios dispositivos pasivos.
32
MINIMIZACION DE ERRORES
Cuando se realiza el correspondiente layout de un circuito en general, pueden surgir

capacitancias y resistencias parasitas, adems de otros factores que influyen para que el
circuito opere de manera indeseada. Esto se mencionar mas adelante.
Un layout es la especificacin fsica y las interconexiones entre todos los dispositivos

(En Microwind descritos como layers o capas) de un circuito. De esta manera un layout
es usado para generar todas las mascaras de capas usadas para la fabricacin de un chip.
Cuando se est generando un layout, se debe estar consciente que se desea simular el
comportamiento real del circuito, entonces hay que tener en cuenta diferentes aspectos:
LAYOUT PARA CIRCUITOS DIGITALES
Un layout para circuitos digitales tiene las siguientes caractersticas:

usualmente muchos transistores.
muchos transistores requieren tamao mnimo (para mayor velocidad de
procesamiento).
se les asocia un retardo mnimo.
se enfoca en interconexiones entre mdulos.
LAYOUT PARA CIRCUITOS ANALOGICOS
Un layout para circuitos analgicos tiene las siguientes caractersticas:

usualmente pocos transistores.
pocos transistores de tamao mnimo.
Minimiza desniveles.
Se enfoca en optimizar dispositivos individuales.
Para lograr que este comportamiento de diseo realmente se logre, es necesario seguir
algunas recomendaciones en la implementacin del layout:
33
1. Controlar la geometra para evitar incertidumbres en los clculos. (Por ejemplo,

cuando se calcula la resistencia de un segmento por las relaciones dadas
anteriormente, existe una incertidumbre en el final de la resistencia. (efecto mostrado
en la figura 5)
Figura 5
La solucin al anterior problema es doblar la resistencia en los puntos de
incertidumbre y controlarla a travs de capas de baja resistividad, como se muestra
en la figura 6
Figura 6
Los clculos son ms precisos si se evitan utilizar medidas mnimas
Un buen diseo del circuito, maximiza la confianza en los valores absolutos de los
componentes.
2. La precisin se mejora si los dispositivos se emparejan (tienden a ser iguales)

Los dispositivos son los mismos debido a que se puede emparejar la precisin:
R/R~ 0.1%
34
Is/Is~ 110%
C/C~ 0.1%
Es decir emparejar las relaciones e incertidumbre.
Para caractersticas del circuito que dependen de relaciones entre valores de los
componentes (ej. Ganancia):
Emparejamiento preciso
caractersticas aproximadas
Para mejorar el emparejamiento de los dispositivos deben disearse con las

siguientes caractersticas:
Misma temperatura..espaciamiento mnimo
Geometras de centroide comn..idntica forma y tamao
Misma orientacin...mismo ambiente
Evitar mnimos tamaos
Adicionalmente, pueden usarse las siguientes tcnicas:

Minimizar las resistencias parasitas usando la mnima cantidad de contactos posibles.
Usar mltiples contactos pequeos en vez de un solo contacto largo, para reducir la
curvatura de la superficie del metal y esto reduce el riesgo de micro fractura.
Usar estructuras acopladas para realizar transistores largos
PARA MINIMIZAR RUIDO

Maximizar la separacin entre las lneas anlogas y digitales.
Mltiple alimentacin y tierras en los pines de alimentacin de layouts digitales
cuando sea posible; de no ser posible, las conexiones deben ser estrechas y rellenas
lo mejor posible.
Usar guardas contra riesgo de aislamiento
Usar wells para aislamiento, escudo y capacitores de derivacin para los voltajes de
alimentacin.
Usar lneas de metal con inclinacin constante entre interconexiones de lneas.
35
INCLUSIN DE POLARIZACIN EN UN LAYOUT DE MICROWIND
El objetivo de construir un layout en Microwind, es construir un circuito integrado que

se ajuste a especificaciones de comportamiento de tensiones, corrientes, respuesta en
frecuencia, etc. que se requieran. De nada nos sirve entonces disear cualquier
configuracin si no se le agrega la polarizacin adecuada para que esta funcione.
Microwind cuenta con adecuadas fuentes de polarizacin para cualquier diseo
dependiendo de la tecnologa de fabricacin escogida.
Cuando se desee ingresar una fuente de polarizacin en cualquier nodo del layout, en la
paleta puede escogerse cualquiera de los botones de fuentes de polarizacin que en ella
se encuentran. Seguido de esto se hace clic en un punto perteneciente al nodo al cual se
le va a aplicar la polarizacin. Dependiendo de la clase de polarizacin escogida, se
abrir la siguiente ventana:
FUENTES DE TENSIN CONTNUA (DC SUPPLY)
Esta ventana muestra las opciones

de polarizacin para fuentes de
tensin
continua.
Para
la
tecnologa en uso, los valores de

VDDH (fuente de alta tensin),
VDD (fuente de tensin), y VDD
2/2 (fuente de baja tensin), son
cambiantes pueden ajustarse en
archivo de reglas.
Para esta y las dems clases de polarizacin, puede ingresarse un nombre personalizado
para la fuente y decidir si el nodo es o no visible en las simulaciones.
Importante:
En la versin 3 de Microwind, es permitido al usuario ingresar un valor libre positivo de
nivel de tensin en el campo DC Voltage Level (V); mientras que la versin 2 slo
permite asignar los valores predeterminados de acuerdo a la tecnologa.
36
RELOJ (CLOCK)
Para generar un reloj o tren de

impulsos en un nodo, se debe
asignar los niveles bajo y alto del
reloj, as como su tiempo en nivel
bajo (tl), su tiempo en nivel alto
(th),
sus
tiempos
de
levantamiento (tr) y cada (tf).
Aparte de estos campos existen botones automticos (Faster y Slower) que aceleran o
ralentizan el reloj a asignar en un factor de 2. El botn Last Clock invierte el ltimo reloj
ajustado.
PULSO (PULSE)
Para incluir un pulso unitario (que

no se repite en el tiempo), se debe
asignar el tipo de pulso (positivo o
negativo), y los niveles bajo y alto
del pulso, as como el tiempo
inicial
(ts),
el
tiempo
de
levantamiento (tr), el tiempo del

pulso (t), y el tiempo de cada.
Los botones Larger y Shorter alargan o acortan la duracin del pulso, respectivamente.
El botn Last Clock invierte el ltimo pulso ajustado.
37
FUNCION SENOIDAL (SINUS)
Los parmetros a ingresar para

generar una funcin senoidal son
su amplitud en (V), su frecuencia
en (MHz), su nivel de tensin de
continua u offset en (V) y un
incremento en la frecuencia de la
onda si se desea.
Los botones Slower y Faster cumplen con funciones anlogas para reloj y pulso. Se
puede activar la aparicin de ruido en la seal con el botn Add noise, y despus
especificar el valor promedio del ruido en (mV).
SECUENCIA LOGICA DE PULSOS (PWL)
Una secuencia lgica de pulsos

(propia de Microwind3) es una
sucesin libre de niveles lgicos
alto y bajo que se distribuyen
equitativamente o no en un tiempo
determinado.
Los parmetros a ingresar para

crear una secuencia de ste tipo son los niveles alto y bajo de la sucesin, y la secuencia
de niveles de esta que se ingresa a la tabla haciendo clic en el botn Insert. Por defecto,
los tiempos de duracin de cada nivel son iguales, pero el diseador puede cambiar estos
tiempos a su conveniencia.
38
FUNCIN MATEMATICA f(t) (MATH) --------------------- (Slo en Microwind 3)
Mediante esta til funcin, se

puede polarizar un nodo con
cualquier
funcin
matemtica
constante o variante en el tiempo.

Slo hay que ingresar la ecuacin
con la cual se desea polarizar el
nodo y hacer clic en Assign.
TIERRA (GROUND): Como su nombre lo indica, con esta funcin slo se est
agregando a un nodo una polarizacin de 0 (V). El nodo aterrizado queda marcado
como Vss por defecto.
VARIABLE: Esta funcin se utiliza solamente para agregar un nombre a un nodo
que no se encuentre conectado a ninguna fuente de polarizacin, y decidir si se ver o
no en las simulaciones.
SIMULACIONES EN MICROWIND
Simulacin de caractersticas de dispositivos MOS

Se accede a esta utilidad de Microwind presionando el botn Simulate MOS
characteristics en la barra utilidades, o mediante el comando Simulate MOS
characteristics. Despus de seleccionar el polysilicon de canal (o nodo de compuerta)
del transistor seleccionado en el layout, se abrir la siguiente ventana:
39
En ella se muestran las curvas de comportamiento de Id contra Vds, para varios valores
de Vgs escalados a un paso determinado. La ventana presenta una lista de todos los
parmetros que se pueden variar segn el modelo de transistor (Level1, level3 y BSIM4),
y tambin se puede variar la temperatura a la cual se ejecuta la simulacin y aadir
obligar efectos del cuerpo. Una utilidad importante de esta ventana es que tambin se
puede obtener una grfica del comportamiento de transistores, si designa un largo y
ancho de canal diferentes en el campo MOS Size (Tamao MOS).
En la grfica de Id contra Vgs se presenta la influencia del efecto cuerpo sobre su

comportamiento a una tensin Vds determinada.
40
En esta ventana se vara la tensin Vb hasta un valor determinado a un paso escogido. Se

puede apreciar que la corriente disminuye a medida que se hace ms negativo el voltaje
Vb.
En la ventana de Tensin de umbral (Treshold voltaje) se visualiza el efecto cuerpo sobre
la tensin umbral:
Se observa que al hacer ms negativo el voltaje Vb, el umbral para el funcionamiento del
transistor aumenta.
En la ventana de capacitancias, se muestra la variacin de las capacitancias internas del
transistor conforme vara Vds, a una tensin Vgs fija.
41
Simulacin del comportamiento de circuito
Cuando se tiene un layout con polarizacin y se desea analizar el comportamiento de este

en tiempo y frecuencia, Microwind pone al alcance del diseador una herramienta de
simulacin de circuito. A ella se accede mediante el botn Run simulation o mediante
el comando Simulate Run simulation. Esta ventana dinmica permite observar
ganancias de circuito, comportamientos lgicos y anchos de banda, y con base a estos
comportamientos, corregir los errores de diseo que se puedan estar presentando.
Supongamos que, por ejemplo, tenemos un amplificador diferencial cualquiera y se

quiere observar la ganancia. Al acceder a la funcin de simulacin de circuito se
visualiza la siguiente ventana:
Aqu se observa el comportamiento del tiempo de la seal en el nodo de salida

comparado con las entradas, que para este caso son los nodos visibles en la simulacin.
Al no ser apreciables en la grfica las entradas contra la salida, sabemos que la salida es
ms grande que las entradas. Como se marc la casilla de verificacin Min/Max/Av,
son mostrados para el nodo de salida sus valores mximo y mnimo. Como la entrada en
este caso es de Vd = 20mV y la amplitud de la salida es mostrada como dV = 0.564V,
Podemos obtener Av = dV/Vd = 28.2[V/V].
42
La ventana dinmica muestra adems para todos los tipos de simulacin, funciones para
la escala de tiempo Time Scale, y el paso utilizado, as como para graficar la
Transformada Rpida de Fourier (FFT), que despliega la siguiente ventana:
Esta grfica muestra los

armnicos y la respuesta en
frecuencia de estado estable
para el nodo de salida de
nuestro circuito de ejemplo.
La pantalla de tensiones y corrientes (Voltages and currents) muestra el

comportamiento de estas cantidades y su interrelacin.
Aqu se puede escoger las

corrientes disponibles para
graficar y su escala, la
evaluacin de mximos,
mnimos y ganancia, al
igual que la escala de
tiempo y el paso utilizado.
Por su parte, la ventana de tensiones contra tensiones, (Voltaje vs Voltage) se utiliza

para construir curvas de transferencia de tensin y as establecer regiones lineales de
amplificacin y puntos de operacin.
43
La ventana de frecuencia contra tiempo (Frequency vs time) se utiliza para observar

las variaciones en frecuencia de un nodo especfico del layout conforme existan
perturbaciones temporales en las seales del circuito. A continuacin se muestra un
ejemplo de visualizacin de esta ventana:
Esta ventana es muy til

para
llegar
cualquier
frecuencia de seal en
cualquier nodo del layout
actual, as como para mirar
variaciones
en
la
frecuencia de la seal de
inters.
Mediciones manuales
En todas las ventanas de simulacin se puede hacer arrastres para medir diferencias de
magnitud de tensiones y corrientes, al igual que diferencias de tiempo y frecuencia. Por
ejemplo, si se desea calcular el periodo de una seal cualquiera en una simulacin, basta
con hacer un simple arrastre de Mouse entre los puntos adecuados (en este caso sobre
una longitud de onda) de la seal a medir, se obtiene:
44
La distancia entre picos sucesivos de esta

seal senoidal (marcada como lnea punteada)
arroja el periodo y la frecuencia de la onda de
inters.
Ventajas y desventajas de las herramientas de simulacin en Microwind
Aunque Microwind ofrece una herramienta poderosa de simulacin, sobre todo por la
funcin de simulacin de comportamiento de dispositivos MOS y el dinamismo de las
ventanas; en un buen nmero de casos es ms apropiado realizar las tareas de simulacin
en otra herramienta que permita, por ejemplo, realizar un mejor escalamiento de las
seales, incluir ms formas de onda en un mismo plot y realizar operaciones entre
seales, como es el caso de SPICE. Es sta una de las principales razones por la cual
Microwind permite la conversin de un layout a netlist de SPICE.
UTILIZACIN DE TECNOLOGAS, REGLAS DE DISTANCIAS MNIMAS Y
ARCHIVOS DE REGLAS DE MICROWIND
Evolucin en el tiempo de las tecnologas de fabricacin de ICs
Ya se ha hablado anteriormente sobre reglas de diseo de acuerdo a tecnologas de

construccin, y sobre archivos de reglas (.RUL). Las tecnologas de fabricacin de ICs
son un conjunto de reglas geomtricas, qumicas, elctricas, etc. que forman estndares
para fabricacin de circuitos integrados. Estas tecnologas han tenido una evolucin en el
tiempo de acuerdo al avance de la ciencia de los semiconductores, que ha permitido
aumentar la escala de integracin de dispositivos, y por tanto aumentar la rapidez y
disminuir las prdidas de energa en los circuitos integrados. A continuacin se muestra
una grfica donde se muestra el avance incontenible en trminos de litografa (que es el
conjunto de disposiciones ms pequeas que se pueden lograr en la construccin de un
IC) en los campos industriales y de investigacin que se han dado en los ltimos 25 aos
y una proyeccin hacia el futuro cercano:
45
Desde 1995, cuando se introdujo la escala de integracin deep submicron al crearse

litografa ms pequea que 0.3um, hubo una explosin en trminos de desarrollo de
tecnologas de fabricacin de IC en produccin masiva; los productos Pentium I y II son
resultados del trabajo que se realiz entre los aos 1995 hasta 2001, ao donde aparece la
escala ultra deep submicron, que incluy tecnologas que manejaban litografa por
debajo de los 0.1um. En el 2004 aparece la escala nano de integracin, con la tecnologa
de fabricacin CMOS de 90nm. Se estima que entre los aos 2010 a 2013, se llegue a
una escala de integracin deep nano, que incluya tecnologas entre los 22um y 32 um. Si
hablamos de la lnea de investigacin, sta se mueve aproximadamente unos cinco aos
ms adelante que la lnea de produccin masiva de ICs.
Tecnologas de fabricacin en Microwind
El software Microwind es capaz de manejar mltiples tecnologas. La versin 2

manejador respecto la tecnologa CMOS de 0.35um, mientras que la versin 3 maneja
por defecto la tecnologa de proceso CMOS de 0.12um, 6-metal. Sin embargo, las
tecnologas del trabajo pueden ser cambiadas segn lo quiera el diseador, cambiando
46
las reglas de diseo. Estas reglas consisten en distancias mnimas entre capas, y las
propiedades de estas. Tambin pueden cambiarse los parmetros para cada uno de los
modelos de representacin de transistores con los cuales trabaja el programa. Microwind
posee archivos de reglas predeterminados para varias tecnologas de fabricacin.
Unidades Lambda
Microwind trabaja en unidades de cuadrcula dadas en lambda, no en unidades de

longitud, por tanto, cualquier layout puede ser simulado en cualquier tecnologa. El valor
de lambda para cada tecnologa es la mitad del largo del canal de un dispositivo MOS.
La siguiente tabla muestra la correspondencia entre el valor de lambda y el largo del
canal para cada tecnologa disponible en el paquete de instalacin del software:
Reglas de diseo
A continuacin se muestra la referencia y significado de las reglas de diseo contenidas

en un archivo .RUL, acompaado de algunas grficas tiles:
Reglas para pozo (Well)
r101: tamao mnimo del pozo

r102: distancia entre pozos
47
r110: rea mnima de pozo
Reglas para difusiones (diffusion)
r201: ancho mnimo difusiones

r202: entre 2 difusiones N y P
r203: pozo sobresaliente a difusin P
r204: entre difusin N y pozo
r205: borde del pozo despus de polarizacin N
r206: entre polarizaciones N y P
r207: borde de pozo despus de polarizacin P
r210: rea mnima de difusin
Reglas para polysilicon
r301: ancho de polysilicon

r302: puerta de polysilicon en difusin
r303: puerta de polysilicon en difusin
para MOS de alta tensin
r304: entre dos cajas de polysilicon
r305: polysilicon contra otra difusin
r306: difusin despus de polysilicon
r307: extra puerta despus de polysilicon
r310: superficie mnima
Reglas para polysilicon2
r311: ancho de polysilicon2

r312: puerta de polysilicon2 en difusin
r320: superficie mnima de polysilicon2
48
Reglas MOS
rOpt: borde de capa de opcin sobre
Difusiones N y P
Reglas para contactos
r401: ancho del contacto

r402: entre dos contactos
r403: difusin extra sobre contacto
r404: polysilicon extra sobre contacto
r405: metal extra sobre contacto
r406: entre contacto y puerta
r407: polysilicon2 extra sobre contacto
Reglas para metal1
r501: ancho metal

r502: entre dos cajas de metal
r503: superficie mnima
Va
r601: ancho de va
r602: entre dos vas
r603: entre va y contacto
r604: metal extra sobre va
r605: metal2 extra sobre va
49
Las reglas para los metales 2 al 6 y sus respectivas vas tienen referencias y significados
semejantes. Todas las reglas anteriores deben especificarse en unidades de lambda.
Algunas de las reglas ms comunes
Otras reglas son anexadas en los papers, estas fueron presentadas para tener una idea
general de las mismas.
50
Modelos de dispositivos MOS
Microwind dispone de tres modelos para caracterizar y simular los dispositivos MOS:
Modelo de nivel 1
Para la evaluacin de Id en funcin de Vgs y Vds en un transistor MOS, puede usarse

este viejo pero muy til modelo de representacin:
Las condiciones y ecuaciones para los tres estados del dispositivo se listan a
continuacin (por supuesto, deben tenerse en cuenta las polaridades para cada tipo de
transistor):
Donde 0= 8.55e-12 es la permitividad elctrica del vaco.
r= permitividad relativa del medio, 3.9 en el caso del SiO2

Ahora se muestra la lista de parmetros utilizados por Microwind en este modelo:
Modelo experimental de nivel 3
51
Este modelo calcula Id en funcin de Vgs y Vds de una manera muy cercana a las
ecuaciones del modelo de nivel 3 utilizado en la herramienta SPICE. Al mirar el
comportamiento para un mismo transistor utilizando los modelos de nivel 1 y 3, nos
damos cuenta que en la zona de saturacin hay un tratamiento en el valor de corriente Id.
Esto debido a la introduccin de la cantidad Vsat, que es una tensin de saturacin en la
cual la corriente se estanca y no llega a los niveles mostrados en las simulaciones del
nivel 1. A continuacin se muestra una extraccin de las ecuaciones de este modelo:
Ahora se presenta la lista de parmetros para este modelo:
52
Modelo MOS BSIM4
Este modelo de gran complejidad fue introducido en el ao 2000. Aunque conserva las
propiedades a gran escala de los modelos pasados, este modelo ofrece una perfecta
relacin de continuidad entre las regiones de operacin del transistor. Microwind opera
con un modelo BSIM4 simplificado, ya que en realidad los parmetros que contiene
modelo completo son ms de 300. El software solamente toma en cuenta los 20 ms
significativos. La extraccin de sus ecuaciones viene a continuacin:
La ecuacin para la tensin de umbral es:
La ecuacin para la movilidad es:
Donde
53
TOXE es el espesor del xido = 3e-9m para tecnologa de 0.12um

UC es el coeficiente de degradacin de movilidad = 0.045e-15 m/V2
EU es un coeficiente = 1.67 para MOS canal N y 1.00 para MOS canal P
Y la ecuacin general que describe Ids para los tres estados de operacin es:
Todos los parmetros que pueden ser fijados por el usuario se listan a continuacin:
54
CONSEJOS GENERALES PARA DISEO DE ICS EN MICROWIND

Para atacar un diseo de manera general en Microwind, es necesario tener en cuenta
ciertas consideraciones antes de sentarse en frente del computador a utilizar el software.
Microwind es un proyecto que an tiene fallas de cierta gravedad, y que exige mucha
paciencia por parte el diseador para corregir errores. Los siguientes consejos son
producto de la experiencia de los autores al trabajar en este programa.
Haga siempre diseos analticos. Si bien esto garantiza que su layout vaya a
funcionar en el primer intento, si da una idea de cmo se debe plasmar el diseo a
lpiz y papel en esta herramienta de software. Realmente es tedioso hacer pruebas y
errores para que algo funcione, sobre todo en Microwind.
La mejor manera de armar un layout complicado es modularizar todas la partes a

utilizar e ir armando el diseo pieza por pieza. Resulta muy til dividir todas las
partes o etapas de una configuracin compleja en partes que puedan ser ensambladas
para construir un layout completo. Resulta adecuado hacer esto pues, al ahora de
presentarse errores, es mejor hacer una revisin por mdulos, o volver armar el
circuito por partes, que mirar en que parte de un circuito completo sin mdulos, es
donde se encuentra el error. Adems, estos mdulos sirven para ser utilizados en
diferentes layouts que los pueda necesitar
No es posible diferenciar transistores del mismo tipo en Microwind. Esto debido a

que se supone que se est trabajando sobre una nica oblea homognea de silicio,
donde las propiedades elctricas, trmicas, etc. No varan de punto a punto. Teniendo
en cuenta esto es imposible lograr transistores donde se tenga movilidades de
electrn diferentes, por decir un ejemplo, ya que se est trabajando con la misma
clase de material en todos los puntos del IC y los cambios que se hagan para los
parmetros de tecnologa de proceso que se hagan afectan a todos los transistores.
Existen limitadas alternativas de alimentacin en Microwind. En el proceso de diseo

que se haga en Microwind se debe tener en cuenta que la alimentacin no es un punto
55
al cual haya que llegar; esto es ms bien un punto del cual hay que partir.
Dependiendo de cada tecnologa se ofrecen distintas alternativas de fuentes de
polarizacin (1.2V, 1.75V, 3.3V, 3.5V, 5.0V con referencia de 0V para tecnologa de
0.35um, por ejemplo) y es inapropiado escoger tensiones de alimentacin diferentes
a las especificadas por cada tecnologa. Es por esto que la versin 2 de Microwind no
permite estos cambios en el valor de las fuentes de tensin.
Diseo basado en la geometra. Basndonos en los puntos anteriores nos damos

cuenta que en realidad el nico grado de libertad que brinda Microwind para el
trabajo de diseo es la geometra, es decir, la razn de aspecto (W/L) de los
MOSFET. Esto es lo nico que permite variar las relaciones i-v de los transistores en
un mismo IC.
56
DOS EJEMPLOS DE DISEO EN MICROWIND
Inversor lgico digital
Con base a la configuracin de inversor lgico realizamos el siguiente anlisis:
Vdd
5V
Qp
Vin
Qn
Los cuerpos de los transistores N y P estn conectados a la fuente de cada transistor, por
lo tanto no se considera el efecto del cuerpo y se considera la entrada Vin en los casos
extremos, y tomando el transistor tipo N como de excitacin y el tipo P como de carga,
tenemos:
Para Vin = 5V
La tensin Vgsp = 0 > Vtp, por tanto el transistor P est en corte.

La tensin Vgsn = 5 > Vtn, el transistor N conduce y puede estar en trodo o saturacin
dependiendo de Vout.
Para Vin = 0V sucede el caso complementario, el transistor P conduce mientras que el

transistor N no lo hace.
Como Vin vara de 0 a 5V, las curvas de comportamiento para cada transistor crecern o
disminuirn mientras el otro se comporta de manera contraria. Pero para un rango de
valores, obviamente mayores que 0 y menores que 5, que es la tensin de alimentacin,
las curvas de corriente de los transistores se cruzarn en su regin de saturacin. sta se
57
constituye en la zona de conmutacin de tensin. De aqu sabemos que el inversor pasa

por las siguientes regiones de operacin:
Qn en corte
II
Qn saturado, Qp en triodo
III
Ambos transistores saturados
IV
Qp saturado, Qn en triodo
Qp en corte
Y es ahora de inters hallar los puntos crticos que determinan el paso de una regin a
otra. Reemplazando en las ecuaciones de corriente teniendo en cuenta las condiciones
lmite de las regiones de operacin de transistores obtenemos:
Va = 1V; Vb = 4V
Los puntos donde se presenta ganancia unitaria, que estn en las regiones II (Vil) y IV
(Vih) se calculan igualando corrientes segn la regin de operacin de cada transistor en
cada una de las regiones de operacin del inversor. Haciendo esto llegamos a:
Vil = 2.25V; Vih = 2.75V
Despus de haber realizado el diseo de inversor lgico digital, se procede a armar el

montaje del circuito inversor lgico, en el siguiente layout teniendo en cuenta que la
arquitectura exige comportamiento simtrico por parte de los transistores N y P:
58
Este layout est hecho con base en la recomendacin de ancho y largo de canales
mnimo, para aumentar rapidez de conmutacin. Se ingresa una seal de reloj a la
entrada (puerta de los transistores N y P) con las siguientes caractersticas:
Mediante la herramienta de simulacin se obtiene la forma de onda de salida, que se

mide en los drenadores de los transistores:
4.0V
2.0V
0V
-2.0V
0s
0.1us
V1(Vreloj1)
0.2us
0.3us
0.4us
0.5us
0.6us
0.7us
0.8us
0.9us
1.0us
V(4)
Time
Aqu en realidad se muestra la inversin de onda hecha por nuestro circuito. Ahora
procedemos a mirar la curva transferencia de tensin, donde encontramos:
59
Aqu se describen las zonas de operacin del inversor lgico y los puntos crticos donde
hay un cambio en la pendiente de la curva transferencia.
Utilizando la herramienta de Transformada Rpida de Fourier, se observa:
Se observa que la respuesta decae al aumentar la frecuencia, al llegar a 2Ghz la respuesta

del sistema se pierde por completo. Esto sugiere que la frecuencia mxima que podra
soportar el sistema sera la mencionada anteriormente. Para verificar este hecho se
cambiar la frecuencia del reloj a aproximadamente 2Ghz para observar el
comportamiento del inversor. Graficando se tiene:
60
Efectivamente, vemos que la seal de salida (mostrada en rojo) se distorsiona para una
frecuencia de seal de entrada de 1.98Ghz. Este efecto es causado entre otras cosas por
las capacitancias parsitas entre metales y contactos, polisilicio de puerta y difusiones, y
entre estas y el fondo de sustrato (cuerpo).
61
Par diferencial con carga activa
Despus de haber realizado el diseo para el siguiente par diferencial (que no se muestra
para que usted se anime a hacerlo), se ha construido el siguiente layout que representa
este circuito:
Vdd
M8
M7
Vd/2
M6
M5
- Vd/2
Vdd
RF
M4
M3
M1
M2
No se puso
contacto, ms
adelante se
explicar porqu
- Vss
Los dos transistores tipo P son la carga activa del par diferencial alimentado con la seal
Vd. La corriente es suministrada al circuito por la fuente de corriente Wilson mejorada
representada por los 4 transistores tipo N de la parte inferior.
Vdd+ es la fuente de alimentacin de tensin con valor de 3.3V, mientras que la fuente
de corriente se polariza con una fuente de -7.3V.
La resistencia hecha de polisilicio 2 es de 8.66K.
El montaje tuvo que ser realizado en la versin 3 de Microwind porque la versin 2 no

permite una polarizacin negativa (en este caso de -7.3V). Cuando se trat de mirar la
respuesta de este circuito, nos encontramos con que todo estaba en corte, debido a que no
62
Se hicieron los ajustes geomtricos adecuados, pero en gran parte teniendo en cuenta este
problema:
Problema de las resistencias transparentes
Se hizo una resistencia de poly2 con valor de 8.66K y se conect al circuito por medio de
un contacto. Si se mira el nodo elctrico se ve lo siguiente:
M4
Lo cual indica que todo lo que est en color est al potencial de la fuente (3.301V). Si se
supone que entre la compuerta de M4 y la fuente Vdd hay una resistencia de 8.6K con
circulacin de corriente, es obvio que en la resistencia habr una cada de tensin, por lo
tanto no sera posible lo que estamos viendo en la grfica. Pero el hecho es que LO
ESTAMOS VIENDO. Entonces, qu pasa?...
Si quitamos el contacto (que une 2 layers) de
la unin entre la resistencia y el transistor, se
podra solucionar el problema, pero si
miramos la seccin transversal de esta parte:
Aqu se observa que simplemente este nodo
est flotando en el aire, entonces no hay
circulacin de corriente, por tanto no hay
corriente que reflejar, entonces no hay
polarizacin en el circuito.
63
Ahora la pregunta es: Cul es la solucin? Sinceramente no sabemos.

Teniendo en cuenta todos los problemas anteriores obtuvimos la siguiente respuesta para
el amplificador:
La grfica muestra que no se est trabajando en la regin adecuada de saturacin, pero al

menos no se est en corte absoluto (3.3V constantes). Esta salida se da para el caso de la
resistencia unida mediante contacto al transistor.
El problema de la resistencia se pudo salvar gracias a una reconsideracin del diseo,

pues, al principio, como se tuvieron que moderar transistores con comportamientos
distintos de I vs. Vd, se pens en cambiar para cada transistor diferente las caractersticas
de movilidad, tensin de umbral, etc. para que cuadraran con el diseo analtico. Pero
teniendo en cuenta que el nico grado de libertad que Microwind permite modelar para
diferenciar transistores del mismo tipo es la geometra, se hicieron los ajustes pertinentes
mostrados a continuacin:
64
Replanteamiento del diseo:
Tomando en cuenta lo anterior se procede a replantear el diseo para el par diferencial

con carga activa.
Respetando la polarizacin de cada uno de los transistores y asumiendo simetra:

En el espejo de corriente (NMOS1):
Id=600uA
Vgs=2.7V
En el par (NMOS2):
Idn=id/2=300uA
Vgsn=2V
La carga del par (PMOS):

Idp=id/2=300uA
Vgsp=-2.8V
Se cambiaron los parmetros de diseo de los transistores a los siguientes valores:

Un=857 [cm2/V-s]
Up=1309 [cm2/V-s]
Vtn=1V
Vtp=-1.7V
El diseo se hace variando W y L para que se cumpla con las relaciones Id vs Vds
requeridas. El resultado para los diferentes transistores utilizados en el layout:
En el espejo (NMOS1): W=0.3um L=0.3um
65
Concuerda que a Vgs=2.7V, Id=600uA
En el par diferencial (NMOS2): W=0.9um L=0.6m
Se observa que a Vgs=2.0V, Id=300uA

Y por ltimo para la carga activa (PMOS): W=0.6um L=0.7um
66
Se observa que a Vgs=-2.8V, Id=300uA
Con esta disposicin geomtrica de los transistores se garantiza el punto de operacin del
par diferencial.
Se construy entonces el layout con todas las especificaciones antes mencionadas:
Para este layout se obtuvo la siguiente forma para grfico de tensin de salida:
67
Ahora observamos la relacin entre tensiones y corrientes:
Aqu podemos fijarnos en que la corriente result estar por encima de la esperada, esto
debido a las imprecisiones del modelo y el fenmeno de las resistencias transparentes
que hacen que al drenador del NMOS reciba enteramente los 3.3V de polarizacin y
cambia en cierta forma las condiciones de polarizacin del circuito. Esto ocasiona que se
corte la seal de salida cuando rebasa los -1V con una entrada diferencial de 40mV. Esto
pasa cuando Los transistores del par dejan de estar saturados. Con una entrada ms
pequea (10mV p/p) miramos la salida no cortada para hallar la ganancia del par:
68
Ahora hallamos la ganancia:
Av = 0.818/0.01
Av = 81.8 V/V
Esta es una ganancia relativamente alta que se paga
con una disminucin de la
alternancia de seal de entrada; adems tampoco se ha mirado el efecto de la frecuencia

en el comportamiento del par.
Consideraciones:
Debe tenerse en cuenta la distribucin de geometras al dibujarse un par diferencial, aqu
presentamos algunas de las mas comunes, y que se mejoran unas respecto aotras:
Feo
Malo
Ingenioso
Bueno
69
BIBLIOGRAFIA
El material anteriormente expuesto, fu realizado tomando como apoyo en su

gran mayora informacin hecha por estudiantes de la Ingeniera Electrnica de
la UIS, que antes de nosotros han trabajado con el software. Este material se
anexa con el nombre de PAPERS.
Adems fue utilizado el manual (en ingles) presentado por el autor del software,
en formato PDF tanto de las versiones 2 y 3, as como la informacin que se
encuentra en la pgina WEB MICROWIND.ORG.
Se anexan tambin, algunos archivos .MSK que contienen algunos ejemplos

desarrollados.
OBSERVACIONES Y AGRADECIMIENTOS
Los autores, estamos conscientes que al ser esta la versin 1.0 de un manual de
Microwind en espaol, contiene diversos aspectos que no tratamos con mayor detalle,
debido a la falta de tiempo y que sugerimos a modo de comentario:
Se debe realizar en el futuro una mayor explicacin sobre los botones y

funciones de Microwind que no mencionamos, ya que solo se explicaron las mas
importantes, porque este manual pretende ser una introduccin a Microwind
En el futuro debe realizarse una explicacin mas concisa y detallada sobre
algunos efectos presentes en el comportamiento de un transistor MOS, ya que
aunque el manual esta enfocado principalmente a la realizacin de ICS supone
un conocimiento previo de los mismos, esto se refiere por ejemplo al efecto de
diafona, por que se utiliza polysilicona en la construccin de compuertas del
MOS.
En el manual presentado por el autor del software esta sugerido una pequea
parte sobre dielctricos que no hemos mencionado, el cual seria pertinente
mencionar en un futuro.
No presentamos comportamientos en 3D, lo cual seria deseable presentar.
Estos comentarios son a modo general, con el fin de mejorar el manual prctico de
MICROWIND.
Los autores estamos agradecidos con la estudiante de Ingeniera Electrnica GLADYS
ELENA ABRIL, el profesor de laboratorio OMAR LEONARDO NUEZ GOMEZ,
quienes revisaron el manual y brindaron sus aportes para mejorarlo y junto con el
profesor de ELECTRONICA 2 JAIME BARRERO presentaron la idea para que se
realizara este manual.
Adems agradecemos a nuestros lectores y esperamos que sea del agrado y que este
manual cumpla con la expectativa deseada.
70

Manual Practico de Microwind en Español

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Manual Practico de Microwind en Español

Uploaded by

Copyright:

Available Formats

UNIVERSIDAD INDUSTRIAL DE SANTANDER

ESCUELA DE INGENIERAS ELCTRICA, ELECTRNICA

MANUAL PRCTICO DE MICROWIND

Elkyn Enrique Hernndez Sanabria

Jhonatan Camacho Navarro

ALGUNAS DEFINICIONES Y CONCEPTOS BSICOS DE MICROWIND

FUNCIONES BSICAS DE MICROWIND

PALETA DE FONDOS (LAYERS)

Manual prctico de Microwind

VENTANA DE NAVEGACIN DE MICROWIND

Pestaa propiedades (props)

GENERACIN AUTOMATICA DE DISPOSITIVOS EN MICROWIND

CONSTRUCCIN MANUAL DE LAYOUT DE UN DISPOSITIVO MOS

Para crear un MOS canal N:

Layout para resistencias

INCLUSIN DE POLARIZACIN EN UN LAYOUT DE MICROWIND

Fuentes de tensin contnua (DC supply)

Simulacin de caractersticas de dispositivos MOS

Manual prctico de Microwind

UTILIZACIN DE TECNOLOGAS, REGLAS DE DISTANCIAS MNIMAS Y ARCHIVOS DE

CONSEJOS GENERALES DE DISEO

DOS EJEMPLOS DE SIMULACIN

Inversor lgico digital

Manual prctico de Microwind

ALGUNAS DEFINICIONES Y CONCEPTOS BSICOS DE MICROWIND

Manual prctico de Microwind

Tecnologa de proceso: Consiste un conjunto de reglas de diseo, que permiten

Reglas de diseo: Para Microwind, son una compilacin de reglas geomtricas, de

Layout: Disposicin de capas, o layers, que representan la litografa de dispositivos en

Manual prctico de Microwind

Lambda grid: Es una cuadrcula dispuesta sobre el workspace de Microwind, escalada

Botones (Funciones) de Microwind

A continuacin se muestra una vista la barra de botones de aplicacin de Microwind:

Sus nombres y funciones son:

Manual prctico de Microwind

Manual prctico de Microwind

y opciones ajustables para el material o dispositivo al cual pertenece el nodo

Manual prctico de Microwind

15) Design Rule Checker: En el proceso de construccin de un layout en Microwind,

OTROS COMANDOS IMPORTANTES

A continuacin se muestra la barra de men de Microwind:

sta barra contiene todas las instrucciones de visualizacin de layout ya tratadas

Manual prctico de Microwind

situar el Mouse aqu, se

despliega otro submen para escoger la R, L o C a incluirse en el layout. Seguido de esto

PALETA DE FONDOS (LAYERS)

A continuacin se muestra la paleta de fondos o layers de Microwind:

Manual prctico de Microwind

En la paleta de layers se encuentran los distintos materiales que se pueden utilizar en la

Polysilicon: En espaol: Polisilicona, ms exactamente dixido de silicio (SiO2). Este

P+ diffusion: Es una regin tipo P fuertemente contaminada, que constituye el drenador

N+ diffusion: Es una regin tipo N fuertemente contaminada, con la cual se construye el

Manual prctico de Microwind

El botn de visibilidad en simulacin, alterna la aparicin o no del nodo seleccionado en

VENTANA DE NAVEGACIN DE MICROWIND

Manual prctico de Microwind

PESTAA PROPIEDADES (PROPS)

En sta pestaa se muestran las propiedades

tambin se puede cambiar

condicin), y las propiedades pasivas del nodo

PESTAA CROSSTALK (CTLK)

Mostremos cmo se realiza el clculo de diafona mediante un ejemplo sencillo.

Aqu precisamente es favorable la

condensador y visualizar la ventana