Professional Documents
Culture Documents
Genap 2007/2008
Lab. 1
Rangkaian Kombinasional
dan Implementasi pada Spartan 3 FPGA Board
Materi Lab.1 :
Pada percobaan ini akan dipelajari implementasi rangkaian MUX dan Adder.
Rangkaian Mux adalah rangkaian yang akan memilih salah satu dari 2n masukan
yang dikeluarkan pada satu keluaran dengan mengaktifkan n selektor.
Target :
Tujuan :
Syarat :
2. Dari rumusan truth table mahasiswa harus sudah bisa merumuskan dalam
persamaan digital dan selanjutnya akan diimplementasikan pada modul
FPGA.
Persiapan Lab. :
1. Review Materi mata kuliah Rangkaian Logika, Sistem Digital dan Interfacing.
Perangkat Lab. :
Perangkat Jumlah
Free software ISE webpack (www.Xilinx.com) 1
2. Beri nama project sesuai dengan jenis project yang dibuat dan letakkan pada
folder yang dikehendaki.
4. Klik new source jika belum ada code sourcenya. Bila sudah ada langsung next.
5. Bila create new source pilih VHDL module (bila code source dalam VHDL) dan beri
nama file sesuai dengan behavioral codenya. Misal : mux_2to1.vhd
6. Tentukan Port IO nya dan jumlah bitnya. Pada program Mux tulis :
Bila source code sudah ada, maka bagian ini dilewati saja.
7. Bila source code sudah dibuat, maka pada gambar berikut masukkan file code
yang sudah dibuat. Jika belum pernah dibuat, proses berikut dilewati saja.
8. Selanjutnya tulis code VHDL sesuai behavioralnya. Untuk mux_2to1 ketik code
berikut :
10. Jika sukses ditandai dengan tanda cawing hijau, selanjutnya lakukan inisialisasi pin.
Pada User Constrain -> klik dua kali Assign Package Pins
11. Selanjutnya klik dua kali pada -> Implement Design hingga sukses dengan ditandai
tanda cawang hijau.
13. sebelum melanjutkan pada tahap selanjutnya, pastika Spartan 3 Board sudah
terhubung dengan Kabel Jtag yang terhubung dengn Com 2 PC.
14. Jika sudah terpasang klik dua kali -> Configure Device, hingga muncul gambar 10.
dan klik next.
15. Pada Scan Mode Form Pilih Automatically connect dan klik Finish.
16. Pada Form Assign New Configuration Pilih File mux_2to1.bit seperti pada gambar
11.
17. Jika muncul Form Assign New Configuration lagi yang meminta file *.mcs pilih
Bypass. Karena kita hanya menggunakan satu board saja.
18. Pada Impact tools muncul from seperti gambar 13. klik kanan pada chip XC3S200,
dan pilih program untuk meng –upload program ke FPGA.
19. Pada Program Option klik OK dan proses upload dilakukan hingga muncul :
Tugas :
1. Bukalah File mux_2to1.ucf dan perhatikan apa isi dari file tersebut. Jelaskan
5. Gunakan gambar pada wave simulator model sim untuk analisa laporan anda.
Tujuan :
Prosedure :
1. Sebelum Create projek baru tulis kode berikut pada model sim dan beri nama
FA_1bit dan FA_4bit selanjutnya compile hingga sukses
3. Lakukan procedure seperti Lab.1.1. hanya pada saat add new source (pada
procedure 7) langsung klik next.
4. Pada form add existing source add code, tambahkan file FA_1.vhd dan FA_4.vhd.
-----------------FA_1bit.vhd------------------------------
library ieee;
use ieee.std_logic_1164.all;
entity FA_1 is
port(
A, B, CI : in std_logic;
S, CO : out std_logic
);
end entity;
--------------FA_4bit.vhd---------------------------------
library IEEE;
use IEEE.std_logic_1164.all;
entity FA_4 is
port( a, b : in std_logic_vector (3 downto 0);
cin : in std_logic;
sum : out std_logic_vector (3 downto 0);
cout: out std_logic
);
end FA_4;
component fA_1
port( A, B, CI : in std_logic;
S, CO : out std_logic
);
end component;
Tugas :
1. Bukalah File FA_4bit.ucf dan perhatikan apa isi dari file tersebut. Jelaskan
4. Buatlah FA_1bit dengan mode concurrent coding (pada VHDL cookbook subbab
4.3. Concurrent signal Assignment Statements). Buatlah file testbench untuk
mensimulasikan code tersebut pada modelsim.
5. Gunakan gambar pada wave simulator model sim untuk analisa laporan anda.