Laboratorio de Microelectrnica

UNIVERSIDAD NACIONAL DE INGENIERA

FACULTAD DE INGENIERA ELCTRICA Y ELECTRNICA

EXPERIENCIA N 2 TEMA: DISEO DE UN AMPLIFICADOR OPERACIONAL CON TRANSISTORES MOS

CURSO PROFESOR ALUMNO CDIGO HORARIO : : : : : MICROELECTRNICA (EE425-M) Ing. JUAN TISZA CONTRERAS DAZ AROCUTIPA LUIS ALBERTO 20051044J Jueves 19:00-21:00 horas : 2011-I 09/ 06/2011

FECHA DE PRESENTACIN PERIODO ACADMICO:

EE425-M

Pgina 1

Laboratorio de Microelectrnica EXPERIENCIA N 2

DISEO DE UN AMPLIFICADOR OPERACIONAL CON TRANSISTORES MOS

I. CARACTERSTICAS PRINCIPALES DE UN OP-AMP

El Amplificador Operacional ideal:
Un amplificador operacional ideal es aquel que tiene una ganancia de tensin diferencial infinita, resistencia de entrada infinita y resistencia de salida nula. Puesto que como se ha dicho stas son las caractersticas ideales, en la realidad no se pueden conseguir estas tres caractersticas, por lo que, lo que se hace es buscar valores aproximados. En la mayora de las aplicaciones, en las que se usan unbuffered CMOS opamps, una ganancia en lazo abierto de 2000 o ms suele ser suficiente. En la siguiente figura se muestra el smbolo usado para representar un amplificador operacional.

Tal como se ha indicado en la figura, y para un caso no ideal, la tensin de salida se puede expresar como sigue: vout = Av(v1 v2) Donde el smbolo Av se usa para designar la ganancia de tensin diferencial de bucle abierto, v1 y v2 son las tensiones aplicadas al terminal de entrada no inversor e inversor, respectivamente. Aunque en el smbolo de la Figura no se muestran las conexiones de alimentacin Vdd y Vss, el diseador debe siempre recordar que son partes integradas de un opamp. Cuando la ganancia del opamp es suficientemente grande, el puerto de entrada del opamp se convierte en un puerto nulo al aplicarle una realimentacin negativa. Esto quiere decir que, en los terminales de entrada el voltaje entre ellos es prcticamente cero. Se puede expresar tambin del siguiente modo, si definimos: vi = v1 v2 , entonces: vi = 0

Este concepto hace que el anlisis de circuitos con amplificadores operacionales en realimentacin negativa sea muy simple. Cuando alguno de los dos terminales de entrada est conectado a tierra, se conoce este efecto como tierra virtual. En los amplificadores operacionales se cumple adems que : I1 =I2=0 EE425-M Pgina 2

Laboratorio de Microelectrnica
Caracterizacin de los amplificadores operacionales
De las tres caractersticas ideales de un amplificador operacional, los opams reales slo se acercan a la ganancia infinita de tensin. A continuacin se van a describir algunas de las caractersticas no ideales de un Amplificador Operacional. Algunas de estas caractersticas no ideales se han mostrado en la figura siguiente.

La razn de rechazo del modo comn (CMRR) se modela con la fuente controlada por tensin indicada como v1/CMRR. Esta fuente modela aproximadamente los efectos de la seal de entrada de modo comn en un amplificador operacional. Por definicin, el CMRR es una caracterstica no lineal del amplificador operacional que mide la capacidad del amplificador para rechazar las tensiones que estn simultamente presentes en ambas entradas (seales en modo comn). Las fuentes designadas como en2 e in2,modelan el ruido del opamp. Estas dos son fuentes ruido-tensin rms y ruido-corriente rms, medidas en voltios de mnimos cuadrados y amperios de mnimos cuadrados, respectivamente. Estas dos fuentes de ruido no tienen polaridad y se asume que sern aadidas siempre. No todas las caractersticas no ideales del amplificador se han mostrado en la Figura, pero dado la importancia de stas se van a ver a continuacin. Es importante conocer que la tensin de salida de un opamp en el dominio de la frecuencia, viene dada por la siguiente expresin:

donde Av es la respuesta en frecuencia debido a la tensin diferencial y Acm es la respuesta en frecuencia debida al modo comn. Una forma tpica de expresar la respuesta diferencial en frecuencia es la siguiente:

EE425-M

Pgina 3

Laboratorio de Microelectrnica
donde p1 , p2 , p3 son los polos de la funcin de transferencia en bucle abierto del amplificador operacional y Av0 es la ganancia en DC. En general, un polo se puede expresar en funcin de la frecuencia como: pi = - wi , donde wi es la frecuencia del polo. En la Figura se muestra una respuesta en frecuencia tpica de la magnitud de Av(s). En el caso mostrado en la figura se puede observar que la frecuencia w1 es mucho ms pequea que el resto de frecuencias de corte; w1 se conoce en este caso como el polo dominante de la respuesta en frecuencia. La frecuencia en la que la pendiente de -6dB/oct., desde el polo dominante, intercepta con el eje de 0dB se designa como en ancho de banda de ganancia unidad, abreviado usualmente como GB, del amplificador operacional. Incluso si los prximos polos de orden mayor son menores que el GB, se continuar usando la definicin de ancho de banda de ganancia unidad que se ha definido anteriormente. Existen adems otras caractersticas importantes del amplificador operacional debidas a las no linealidades, y que no han sido mostradas en la figura . Estas caractersticas son: la razn de rechazo de la tensin de alimentacin (PSRR), el rango de entrada del modo comn (ICMR), el tiempo de establecimiento y el slew-rate.

Las caractersticas del amplificador operacional debidas a las no linealidades, nombradas en el prrafo anterior, pueden ser definidas como sigue:

Razn de rechazo de la tensin de alimentacin (PSRR):

Cociente entre la magnitud de la ganancia de tensin diferencial y la funcin de transferencia entre la tensin de alimentacin y la salida (es decir, las variaciones de tensin a la salida debidas a los cambios de la tensin de alimentacin). Existe PSRR- y PSRR+, segn se mida la variacin de la salida debida a variaciones de Vss o Vdd, respectivamente. Esta definicin del PSRR no es nica, ya que tambin se puede encontrar definido como sigue en las siguientes expresiones:

EE425-M

Pgina 4

Laboratorio de Microelectrnica
Rango de entrada en modo comn (ICMR): Es el rango de tensiones entre el cual puede
variar la seal de entrada de modo comn.

Slew-rate: La limitacin por saturacin de la etapa diferencial de entrada, junto con la

compensacin tpica por polo dominante de los amplificadores operacionales, se produce un lmite mximo de la pendiente con la que puede cambiar la tensin de salida. A esta limitacin se denomina limite de la pendiente de salida (o Slew Rate SR).

Medida que expresa la rapidez con la que se responde a la salida de un amplificador ante una variacin de tensin brusca en la entrada. El slew-rate est determinado, generalmente, por la corriente mxima capaz de cargar o descargar una capacidad que se encontrase a la salida del amplificador.La limitacin de Slew Rate afecta especialmente en dos tipos de respuesta:

Tiempo de establecimiento: tiempo necesario para que la salida del amplificador alcance
un determinado valor final ante una excitacin a la entrada del amplificador.

Tensin mxima de salida (Output Voltaje Swing): La tensin mxima que puede
establecer un amplificador operacional en su salida est limitada por las tensiones de alimentacin (VDD y VSS), as como el rango de tensin necesaria para polarizar los elementos de polarizacin de la etapa de salida. Se denomina tensin de saturacin de salida a la tensin mxima (Vsat+) y mnima (Vsat-) que la salida del amplificador operacional puede alcanzar. Esta suele ser de 0.5V a 2 V por debajo de la tensin de alimentacin.

EE425-M

Pgina 5

Laboratorio de Microelectrnica II. ANLISIS TERICO

Los datos de diseo proporcionados son los siguientes:

Usar la siguiente tabla de datos referenciales:

Para el diseo se tomar como referencia el libro: CMOS Analog circuit design, Phillip E. Allen & Douglas Holberg. Donde en el captulo 6 se da la base terica para el diseo de un OPAMP en base a transistores MOS. Para el diseo son necesarias las siguientes ecuaciones pertinentes:

Slew Rate

Iout CL

GB

g m1 ( g m 6 g m8 ) 2 g m3CL

AV

g m1 g m 6 g m8 RII g m3 2
I5
3 1/2

Vin (max) VDD

VT 3 max

VT 1 min

Vin (min) VSS VDD

I5
1

1/2

VT 1 min

El circuito que se tomara como base es: EE425-M Pgina 6

Laboratorio de Microelectrnica
OPAMP con salida tipo CASCODE

Se puede apreciar que en este OPAMP, la ganancia de la primera etapa se ha reducido mediante el uso de cargas activas M3 y M4. En el circuito la mayor parte de la ganancia se obtiene en la etapa de salida. La ganancia general de la etapa de entrada es:

AVI

gm2 / gm4

g m1 / g m3

La ganancia de la segunda etapa es:

AVII

gm6 2

g m8

RII , donde R

II

es:

RII

( gm7 rds 7 rds 6 ) ( gm12rds12rds11 )

En la ecuacin de

AVII

se asume que la relacin W/L de M4-M6 y M3-M8 son iguales. Mas

ganancia puede ser obtenida haciendo estas relaciones W/L mayores que la unidad. De hecho esta relacin es parte de la transconductancia de la primera etapa g m1 y tambin dara lugar a una mayor GB.

EE425-M

Pgina 7

Laboratorio de Microelectrnica
DISEO:
Para ilustrar el procedimiento los pasos realizados son enumerados: 1. El primer paso es encontrar la mxima corriente

I source / I sin k , esta se encuentra de:

250uA

I source / I sin k
2.

CL SlewRate 50 pF (5V / uS )

A continuacin, algunas restricciones de W/L basadas en la mxima corriente dinmicas toda la

I source / I sin k de salida, son desarrolladas. Bajo condiciones

M4(o M3), por lo tanto podemos escribir:

I 5 fluir en

Max.I out ( source) ( S6 / S4 ) I 5 y Max.I out (sin k ) ( S8 / S3 ) I 5

La mxima disminucin de corriente a la salida es igual al mximo abastecimiento de corriente a la salida si:

S3

S 4 , S6

S8 y S10

S11

3. Elijo

I5

como 100 uA, recordar que este valor siempre se puede cambiar mas adelante si es

deseable. Esta corriente da:

S6

2.5S4 y S8

2.5S3
S11 2.5S10 . Esto reducira al mnimo la disipacin de

Notar que S8 podra igualar a S4 si

potencia en el sacrificio de desequilibrar la etapa de entrada, porque

S4

2.5S3

4. A continuacin, el diseo para 1.5V output swing. vamos a suponer que la salida de 250 uA en los valores mximos de salida. Consideremos primero la mxima salida negativa. . Puesto que hay una diferencia de 1V entre

VSS

la

salida

mnima,

que

VDS 11 ( sat ) VDS12 ( sat )

I12 I11

0.5V

. Bajo el pico negativo mximo suponer que

250uA , por lo tanto

0.5

2 I11 K 'N S11

S12

2 I12 500uA K 'N S12 (110uA / V 2 ) S11

18.2 y S10
S9 18.2 . Utilizando el mismo enfoque para el pico da

Lo que da S11 positivo

0.5
EE425-M

2I6 K 'P S6

2I7 K 'P S7

500uA (50uA / V 2 )S6

Pgina 8

Laboratorio de Microelectrnica
Lo que da S6

S7

40 y S3

S4

16 .

5. A continuacin, los valores de R1 y R2 sern diseados. Estas resistencias determinan el voltaje de polarizacin aplicadas a las puertas de M12 y M7. Primero considero R1, asumo que la corriente que pasa a travs de R1 es 250 uA.

R1

VDS12 ( sat ) 250uA

2K

R2 est diseado de una manera similar y tambin es igual a 2K 6. Ahora debemos considerar la posibilidad de conflicto entre las especificaciones. Por ejemplo, el ICMR se tiene influencia sobre S3, que ya ha sido diseado como 25. Un valor ms grande de S3 le dar un valor ms alto de Vin(max) para que podamos seguir utilizando S3, lo que da

S3

40 . Asumiendo un COX

2.47 fF / um 2 da el polo de la primera etapa de

p3

g m3 Cgs 3 Cgs8

2 K ' P S3 I 3 (0.667)(W3 L3 W8 L8 )COX

33.15 109 rad / s

que es mucho mayor que 10 GB. 7. A continuacin, buscamos g m1 ( g m 2 ) . Hay 2 caminos para calcular g m1 la primera es de la especificacin de AV

AV

( g m1 / 2 g m 4 )( g m 6

g m8 )kRII

Donde K es la relacin de S6 a S4(o S8 a S3) . Clculo las transconductancias diferentes que tenemos

gm4 gm6 g m11 rds 6

282.4uS gm7 g m12 rd 7 g m8 0.16 M

72.43uS .

707uS
y

707uS

rds11

rd 12

0.2M

Suponiendo que la ganancia Av debe ser mayor que 5000 y K=2.5 da g m1

El segundo mtodo de bsqueda de g m1 es de las especificaciones GB. Multiplicar la ganancia por el polo dominante (1 / CII RII ) da:

GB

g m1 ( g m 6 g m8 )k 2 g m 4CL
10 pF y usando las especificaciones GB da g m1 251uS
Pgina 9

Asumiendo que CL EE425-M

Laboratorio de Microelectrnica
Dado que este mayor que 72.43uS , elegimos g m1

gm2

251uS . Sabiendo I 5 da

S1

S2

11.45 12

8. El siguiente paso es comprobar que S1 y S2 son lo suficientemente grandes para cumplir con la especificacin de -1V ICMR. Obtenemos un valor para

VDSS

que es 0.5248 V. Esto da

S5

6.6

7 . La ganancia es AV

6.925V / V y GB 10MHz para 10 pF de carga.

9. Por ltimo, tenemos que disear el valor de Vbias, que se puede hacer con los valores de S5 y I5 conocidos. Sin embargo, M5 suele ser polarizada de una fuente de corriente que fluye en un diodo MOS en paralelo con la puerta-fuente de M5. El valor de la fuente de corriente en comparacin con I5 definira el W / L del diodo MOS. S13 se encuentra desde

S13

I13 S5 I5

125uA 100uA

8.75

A continuacin se resumen los valores de W / L que el resultado de este procedimiento de diseo. La disipacin de potencia para este diseo se ve que es 2 mW.

S1 S3 S5 S6 S9 S13

S2 S4 7 S7 S10

12 16 S8 S11 S14 S12 S15 18.2 40

8.75

EE425-M

Pgina 10

Laboratorio de Microelectrnica III. SIMULACIN

* Debido a que se tienen las relaciones W/L de los transistores MOS, donde L=1 um. Se emplear el DSCH 2 para el diseo. Graficando el esquema en el entorno DSCH 2

Donde los valores de W y L pueden ser ingresados individualmente para cada transistor MOS

EE425-M

Pgina 11

Laboratorio de Microelectrnica
Luego de ello se procede a realizar hace el archivo VERILOG:

Y el archivo VERILOG obtenido es:

Ahora IMPORTAMOS este archivo desde el entorno MICROWIND y compilamos el archivo VERILOG:

EE425-M

Pgina 12

Laboratorio de Microelectrnica

EL LAYOUT OBTENIDO ES EL SIGUIENTE:

CONTINUACION DEL LAYOUT:

EE425-M

Pgina 13

Laboratorio de Microelectrnica

FINAL DEL LAYOUT:

EE425-M

Pgina 14

Laboratorio de Microelectrnica
* Ahora para comprobar el funcionamiento del OPAMP con transistores MOS diseado se emplea una herramienta SPICE, se usa el PSPICE A/D de ORCAD V10.5. Se escribe el archivo NETLIST que caracteriza al circuito con sus respectivos NODOS:

EE425-M

Pgina 15

Laboratorio de Microelectrnica Descripcin del circuito anterior en SPICE

AL MOMENTO DE SIMULAR PUEDO REALIZAR 3 TIPOS DE ANLISIS:

EE425-M

Pgina 16

Laboratorio de Microelectrnica
HACIENDO UN ANLISIS AC DEL CIRCUITO: GANANCIA Y FASE:

EE425-M

Pgina 17

Laboratorio de Microelectrnica
HACIENDO UN ANLISIS TRANSITORIO:

EE425-M

Pgina 18

Laboratorio de Microelectrnica
HACIENDO UN ANLISIS DE LA POTENCIA:

EE425-M

Pgina 19

Laboratorio de Microelectrnica
AHORA SE PROBARA EL DISEO DEL OPAMP, CON REALIMENTACIN: *Para ello se realizara un Amplificador NO Inversor: El esquema a realizar es el siguiente:

El esquema completo es:

EE425-M

Pgina 20

Laboratorio de Microelectrnica
Haciendo la descripcin del circuito en SPICE:

Av 1

Rf Ri

R4 50 K 1 R3 10 K

Vin 0.1sen(2 60t ) Vout 6 Vin 0.6 sen(2

60t )

EE425-M

Pgina 21

Laboratorio de Microelectrnica
Simulando el circuito:

EN SATURACIN:

EE425-M

Pgina 22

Laboratorio de Microelectrnica

CON GANANCIA UNITARIA:

EE425-M

Pgina 23

Laboratorio de Microelectrnica
AHORA CON UNA ENTRADA DE 10 MHZ:

AHORA CON UNA ENTRADA DE 100 MHZ:

EE425-M

Pgina 24