PODSTAWY ELEKTRONIKI MSIB

W .10. UKADY SEKWENCYJNE

w. 10
1. Cel wiczenia

Ukady sekwencyjne

Celem wiczenia jest zapoznanie si z sekwencyjnymi, cyfrowymi blokami funkcjonalnymi. W wiczeniu w oparciu o poznane przerzutniki zbudowane zostan ukady rejestrw i licznikw. Celem wiczenia jest zapoznanie si z tymi ukadami oraz samodzielne zaprojektowanie ukadu sekwencyjnego.

2.

Wymagane informacje

Podstawowe informacje o ukadach cyfrowych i przerzutnikach (rodzaje, sposoby wyzwalania).

3.

Wprowadzenie teoretyczne

Przerzutniki stanowi podstawow komrk pamitajc stan logiczny. Na ich podstawie moliwe jest zbudowanie rejestrw bdcych prostymi ukadami pamitajcymi pewien cig bitw oraz licznikw ukadw przechodzcych przez pewien ustalony cig kolejnych stanw na wyjciu ukadu. Mona powiedzie rwnie, e licznik zlicza impulsy zegarowe (wejciowe). Licznik modulo n to ukad posiadajcy n stanw pracy (liczb wyjciowych). Ukad taki bdzie zatem zlicza kolejno od 0 do liczby n-1. W ukadach synchronicznych moliwe jest zastosowanie kilku interesujcych zabiegw. Skrcenie cyklu liczenia licznika polega na tym, e po osigniciu pewnego stanu wyjciowego nastpuje zerowanie licznika. Naley przy pomocy bramek logicznych wykry ten stan wyjciowy i odpowiedni sygna zerujcy poda na wejcia zerujce przerzutnikw. Bramkowanie zegara (przebiegu zegarowego) polega na tym, e za pomoc bramki dwuwejciowej nastpuje blokowanie sygnau zegarowego. W stanie blokowania na wyjciu bramki jest okrelony stan logiczny (0 lub 1) niezalenie od zmian sygnau zegarowego. W stanie przepuszczania na wyjciu bramki jest przebieg zegarowy pozwalajc tym samym na normaln prac ukadu. Moliwe jest zatem zezwalanie (lub nie) na prac ukadu.

4.

Wykonanie wiczenia

4.1. Badanie rejestru rwnolegego. Wykorzystujc przerzutniki D mona zbudowa najprostszy rejestr sucy do czasowego przechowywania danych. Ukad taki peni rol pamici, jednake ze wzgldu na nadmiern zoono nie naley go traktowa jako cegiek do budowy ukadw pamici danych. Jako pami suc do przechowywania duych iloci danych (np. pami komputerowa) produkuje si specjalne ukady pamiciowe o bardzo prostej budowie komrki pamiciowej. Pozwala to na uzyskanie bardzo duych pojemnoci pamici w jednym ukadzie scalonym.
KATEDRA ELEKTRONIKI AGH STRONA 1

PODSTAWY ELEKTRONIKI MSIB

W.10. UKADY SEKWENCYJNE

Na Rys.1 przedstawiono schemat rejestru 4-bitowego typu PIPO (Paralel Input - Paralel Output) zbudowanego na przerzutnikach D. W podobny sposb mona budowa rne rejestry szeregowo-rwnolege.

Rys.1. Schemat do badania rejestru rwnolegego.

Zmieniajc wejciowe stany logiczne za pomoc przecznikw naley zaobserwowa zachowanie si diod wieccych na wejciach i wyjciach przerzutnikw. Naley zwrci uwag na moment zmiany stanw wyjciowych. Opracowujc wyniki naley sformuowa zasad opisujc prac rejestru i poda warunek zmiany stanw wyjciowych. 4.2. Badanie rejestru przesuwnego. Poprzez odpowiednie poczenie przerzutnikw mona uzyska rejestr, ktry bdzie przesuwa na kolejne bity informacj wprowadzon na wejcie. Ukad taki ma zwykle jedno wejcie i kilka wyj. Mwi si wtedy, e zamienia informacj szeregow na rwnoleg. Stosujc kilka bramek mona uzupeni taki rejestr o wejcia rwnolege. Uniwersalne rejestry produkowane jako ukady scalone pozwalaj na zamian informacji szeregowej na rwnoleg, bd odwrotnie, mona te zmienia kierunek przesuwania informacji (np. ukad 74LS194). Rys.2 przedstawia 4-bitowy jednokierunkowy rejestr przesuwny z jednym wejciem i czterema wyjciami zbudowany z przerzutnikw D.
KATEDRA ELEKTRONIKI AGH STRONA 2

PODSTAWY ELEKTRONIKI MSIB

W .10. UKADY SEKWENCYJNE

Rys.2. Schemat do badania rejestru przesuwnego.

Zmieniajc wejciowe stany logiczne za pomoc przecznikw naley zaobserwowa zachowanie si diod wieccych na wejciach i wyjciach przerzutnikw. Naley zwrci uwag na moment zmiany stanw wyjciowych. Opracowujc wyniki naley sformuowa zasad opisujc prac rejestru i poda warunek zmiany stanw wyjciowych. Naley rwnie zastanowi si jak zmodyfikowa podany schemat aby rejestr przesuwa informacj w przeciwnym kierunku. 4.3. Badanie licznika 4-bitowego z przerzutnikami T. Ukady, ktre zliczaj liczb impulsw wejciowych nazywane s licznikami. Na Rys.3 przedstawiono 4 bitowy licznik zbudowany w oparciu o przerzutniki T. Wejciem licznika jest wejcie zegarowe pierwszego przerzutnika, a wyjciami s wyjcia zanegowane przerzutnikw. Liczba zliczonych impulsw jest reprezentowana binarnie, przy czym najmodszy bit jest po lewej stronie ukadu. Zmieniajc kilkanacie razy stan przecznika zaobserwowa zachowanie si diod wieccych na wyjciach licznika. Naley zwrci szczegln uwag na moment zmiany stanw wyjciowych i sposb reprezentacji liczby zliczonych impulsw. W sprawozdaniu naley zamieci tabel stanw wyjciowych dla kolejnych impulsw wejciowych uzyskanych przez przeczanie sygnau wejciowego.

KATEDRA ELEKTRONIKI AGH

STRONA 3

PODSTAWY ELEKTRONIKI MSIB

W.10. UKADY SEKWENCYJNE

Rys.3. Schemat do badania licznika 4-bitowego.

4.4. Zastosowanie licznika modulo 10 do sterowania wywietlaczem siedmiosegmentowym. Schemat licznika modulo 10 przedstawia Rys.4. Przecznik suy do generowania zliczanych impulsw. Diody na wyjciach reprezentuj liczb zliczonych impulsw (w NKB). Zastosowana bramka logiczna powoduje wyzerowanie licznika przy osigniciu odpowiedniego stanu zliczania impulsw.

Rys.4. Schemat do badania licznika modulo 10. KATEDRA ELEKTRONIKI AGH STRONA 4

PODSTAWY ELEKTRONIKI MSIB

W .10. UKADY SEKWENCYJNE

Dodatkowo zastosowany ukad scalony to ukad kombinacyjny (zoony z bramek logicznych) stanowicy dekoder z kodu BCD (Binary Coded Decimal) na kod siedmiosegmentowy. Pozwala to na bezporednie sterowanie wywietlaczem siedmiosegmentowym sygnaem z licznika. Naley zaobserwowa dziaanie ukadu i stosowne wnioski zamieci w sprawozdaniu. Przedstawiony licznik posiada istotn wad. Po wczeniu zasilania na jego wyjciach mog pojawi si przypadkowe stany logiczne. Liczenie nie zawsze rozpocznie si wic od zera. Aby temu zapobiec naley wprowadzi dodatkowy przecznik zerujcy wymaga to zastosowania kolejnej bramki. Przedstawione rozwizanie na Rys.5 pozwala na wyzerowanie ukadu i zatrzymywanie liczenia. Ponad to licznik z rysunku 5 zosta wyposaony w ukad bramkowania zegara, a zliczane impulsy s dostarczane z generatora fali prostoktnej (czstotliwo 1 kHz, amplituda 2,5 V, offset 2,5 V).

Rys.5. Schemat do badania licznika modulo 10 z resetem i bramkowaniem zegara.

Naley zaobserwowa dziaanie ukadu w szczeglnoci dziaanie przecznikw kasowania i zatrzymania pracy ukadu. W sprawozdaniu naley wyjani sposb w jaki zastosowane przeczniki wpywaj na zatrzymanie dziaania licznika bd na jego wyzerowanie. 4.5. Zadanie projektowe Zmodyfikowa ukad licznika z rysunku 5, tak aby liczy modulo 5. Na ile sposobw mona zrealizowa to zadanie?
KATEDRA ELEKTRONIKI AGH STRONA 5

PODSTAWY ELEKTRONIKI MSIB

W.10. UKADY SEKWENCYJNE

5.

Opracowanie wynikw
W sprawozdaniu z wiczenia naley: narysowa schematy badanych ukadw, wyjani dziaanie poszczeglnych ukadw, odpowiedzie na zagadnienia problemowe podane w instrukcji, wycign wnioski.

6.
[1] [2]

Literatura
U. Tietze, Ch. Schenk Ukady pprzewodnikowe, Wydawnictwa NaukowoTechniczne, Warszawa 1996, Rozdziay 10.2-10.7 (s. 253-290) P. Horowitz, W. Hill Sztuka elektroniki. Cz 2., Wydawnictwa Komunikacji i cznoci, Warszawa 1995, Rozdziay 8.25, 8.26 (s. 63-67)

KATEDRA ELEKTRONIKI AGH

STRONA 6