V.

UKADY CYFROWE
Komputer jako system cyfrowy, funcjonowanie ktrego jest oparte na przetwarzaniu, przechowywaniu i przekazywaniu (transmitowaniu) danych binarnych przez sygnay cyfrowe, skda si z powizanych midzy sob procesora, pamici i urzdzenia wejcia-wyjcia. Te podstawowe komponenty komputera, z kolei skadaj si z ukadw cyfrowych, ktre zbudowane z rnych bramek logicznych, poczonych za pomoc przewodw sucych za przenoniki sygnaw cyfrowych. 5.1. KLASYFIKACJA UKADW CYFROWYCH. Ukady cyfrowe s dwch typw (rys.5.1): kombinacyjne, w ktrych kada kombinacja sygnaw wejciowych X okrela kombinacj sygnaw wyjciowych Y, i sekwencyjne, w ktrych stan wyjciowy Y zaley od poprzednich stanw wejciowych X oraz ich kolejnosci wystpowania (sekwencji sw wejciowych). Zatem ukady sekwencyjne odrniaj si od kombinacyjnych tym, e dodatkowo maj ukd pamici (przerzutniki). Ukad sekwencyjny n X Ukad kombinacyjny m Y X n Ukad kombinacyjny m Y

X = {x1 , x2 ,..., xn } zbir wej Y = { y1 , y 2 ,..., y m } zbir wyj Q = {q1 , q2 ,..., ql } zbir zada, xi , yi , qi {0,1} Rys.5.1

Ukad pamici

Ukady cyfrowe posiadaj 4 postaci taki jak na rys.5.2 (np., ang. SIPO Serial Input Parallel Output). SISO UC SIPO UC Rys.5.2 W zalenoci od iloci bramek w jednej obudowie ukadu scalonego rozrniaj taki skali integracji: SSI (Small Scale Integration) MSI (Medium Scale Integration) LSI (Large Scale Integration) VLSI (Very Large Scale Integration) SLSI (Super Large Scale Integration) 1-10 UL (bramek) 10-100 UL 100-100 UL 103-104 UL 104-105 UL PISO UC PIPO UC

5.2. SYGNAY LOGICZNE (CYFROWE). W realnych ukadach i systemach komputerowych (cyfrowych) sygnay log.0 i log.1 przedstawiaj si nie dokadnymi wartociami napi, odpowiednio 0 V i +5 V, a napiciami zakresowymi. Bardzo udan technologi jest TTL (Transistor-Transistor Logic), ktra od lat 60-ch 20-go stulecia implementowana jest w wielu ukadach scalonych (bramek) o jednakowej obudowie. TTL nadal stosuje si w ukadach SSI, np. w interfejsach dla wspdziaania z wikszymi ukadami scalonymi MSI oraz LSI i VLSI. Na rys.5.3,a) podano typowe przedziay napi sygnaw wejciowych i wyjciowych oraz zakres przejcia logicznego dla ukadw TTL. Niepodane sygnay elektryczne zakcenia powstaj wskutek promieniowania elektromagnetycznego albo przez fluktuacje napicia zasilajcego. UX, V 5,0 UY, V
log.1

U U1 X 0,5 0 UX U 0,5 0 UY Rys. 5.3

1 Y

UX

UY

2,4 2,0 0,8 0,4 0

t 10 p

t 01 p

zakres przejcia log.

log.0

na wejciu

a)

na wyjciu

b)

t
t p = 0,5(t 01 + t10 ) . p p

Wanym parametrem dynamicznym ukadu cyfrowego jest czas propagacji: rwnolege (a) i szeregowe (b).
20 21 22 23 24 25

Na rys.5.4 pokazano dwa sposoby przebiegw sygnaw cyfrowych dla liczby binarnej (101011)

1 1
0

1
0

1 0 1 0 1 1 25 24 23 22 21 20

1 b) Rys.5.4

a)

5.3. UKADY KOMBINACYJNE. Do nich nale ukady, w ktrych relacja midzy kodem wejciowym i wyjciowym musi by wzajemnie jednoznaczna. To przetwrniki kodw kodery (CD), dekodery (DC) i traskodery (TCD), ukady komutacyjne multypleksery (MUX) i demultypleksery (DMX) oraz ukady arytmetyczne sumator (SM) i jednostka arytmetyczno-logiczna (ALU).

5.3.1. PRZETWRNIKI KODW. Koder (CD). Przyznaczony dla przetwarzania alfanumerycznej informacji, podanej kodem unitarnym 1 z n (albo 1 z n ), w m-pozycyjny (rwnolegy) kod dwujkowy BCD. Liczba n wej i m wyj w penego CD odpowiada relacji n = 2 m , natomiast dla niepenego CD n < 2m. Jeli CD przetwarza alfanumeryczn informacj z klawiatury, to jednoczesne naciskanie klafisz moe spowodowa chybny kod dwujkowy. Aby nie dopuci takiej sytuacji w praktyce wykorzystuj tzw priorytetowy CD. Na rys. 5.5 pokazano tabl. prawdy i symbol ukadu scalonego CD (8-3) TTL typu '147, wejcia ktrego sterowane zanegowanym (niskim) poziomem napicia (log.0). Ten ukad ma dodatkowe wejcie EI (ang. Enable Input) oraz dwa wyjcia EO (ang. Enable Output) i GS (ang. Group Strobe), ktre umoliwiaj czenia takich CD w ukdy wielopoziomowe.
EI 0 0 0 0 0 0 0 0 1 0 7 6 5 4 3 2 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 0 1 1 1 0 1 1 0 1 0 1 C B A 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 1 1 CS EO 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0
74LS148
0 1 2

0 1 2 3 4 5 6 7 EI

A B C

GS EO

Rys. 5.5 Dekoder (DC). Przyznaczony wypenia odwrotn do kodera funkcj: rozpoznawa dowoln kombinacj n-pozycyjnego (rwnolegego) dwujkowego kodu BCD, podanego na wejcia ukadu, i przedstawia go na jednym z m = 2 n (peny DC) lub m < 2 n (niepeny DC) zaktywnionych wyj. Na rys. 5.6 pokazano tabl. prawdy i symbol graficzny niepenego dekodera DC (4-10) TTL 74LS42.
D C B A 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1 9 8 7 6 5 4 3 2 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1
74LS42 0 1 2 3 4 5 6 7 8 9

A B C D

Rys. 5.6

Transkoder (TCD). Przykadem takiego przetwrnika kodw jest ukad TTL 74LS47 (tabl. dziaania podana niej), ktry zamienia kod BCD na kod wskanika siedmiosegmentowego. Na rys.5.7 przedstawiono symbol graficzny transkodera, gdzie wyprowadzenie BI/RBO (moe by wykorzystane zarwno jako wejcie i wyjcie) i RBI su do sterowania wygaszenia, a LT kontrola wiecenia wskanika, oraz wskanik i jego symbole. 10 D C B A a b c d e f g
74LS47 a b c d e BI/RBO f RBI g LT A B C D

0 1 2 3 4 5 6 7 8 9

0 0 0 0 0 0 0 0 1 1

0 0 0 0 1 1 1 1 0 0

0 0 1 1 0 0 1 1 0 0

0 1 0 1 0 1 0 1 0 1

0 1 0 0 1 0 1 0 0 0

0 0 0 0 0 1 1 0 0 0

0 0 1 0 0 0 0 0 0 0

0 1 0 0 1 0 0 1 0 1

0 1 0 1 1 1 0 1 0 1

0 1 1 1 0 0 0 1 0 0

1 1 0 0 0 0 0 1 0 0

a f e d g b c

Rys. 5.7

5.3.2. UKDY KOMUTACYJNE. Przy pomocy tych ukadw wypenia si czasowe rodzielenie informacji cyfrowej. Czsto wykorzystuj jako system PISO-SIPO w telekomunikacji w celu uproszczenia i obnienia kosztw dla transmicji danych na odlego wielobitowych sw binarnych jedn lini zamiast wieloma przewodami. Schemat takigo systemu przedstawia rys. 5.8. Skrtka

UC
Rys. 5.8

UC

Multyplekser (MX lub MUX). Zwany te selektorem danych jest ukadem typu PISO, ktry suy do wyboru jednego z kilku sygnaw, przyoonych na wejcia informacyjne, i przekazania go na wyjcie MX. Dziaanie MX odpowiada dzianiu przecznika wielopozycyjnego.
Wejscia informacyjne
0 1 2 3 4 5 6 7 S

Wybieranie (sterowanie) danych MX zaley od n-pozycyjnego kodu dwujkowego na wejciach adresowych, ktry okrelaj odpowiedni dziesitny numer wejcia informacyjnego. Czyli MX ma 2 n + n wej, z ktrych informacyjnych 2 n ,

C B A

adresowych n oraz jedno wyjcie. Na rys. 5.9 przedstawiono symbol graficzny ukadu scalonego MX (8-1) TTL 74AHS151.

Wejcia adresowe

Rys. 5.9

Demultyplekser (DMX). Wypenia funkcj odwrotn do funkcji

MX i jest ukadem typu SIPO: umoliwia przesanie do jednego z wyj ukadu sygnau informacyjnego doprowadzonego do jego wejcia. Dziaanie DMX te odpowiada dzianiu przecznika wielopozycyjnego, odwrotnego do MX. W zalenoci od od n-pozycyjnego kodu dwujkowego na wejciach adresowych wyprowadza si pewny bit sygnau informacyjnego. Na rys. 5.10 przedstawiono symbol graficzny ukdu DMX (1-8).
5.3.3. UKDY ARYTMETYCZNE.
Wejscie informacyjne

0 1 2 3 4 5 6 7 C B A

Wejcia adresowe

Rys. 5.10 To cyfrowe ukady umozliwiajce realizacj podstawowych dziaa arytmetycznych, mianowicie dodawanie,
odejmowanie, mnoenie i dzielenie. Podstawowym ukdem arytmetycznym jest sumator, ktry dodaje

dwa operandy liczby dwujkowe. Operacja mnoenia jest dokonywana za porednictwiem operacji dodawania wielokrotnym powtrzaniem, a przy zastosowaniu dodatkowych przeksztace rwniez odejmowanie i dzielenie. Uniwersaln funkcj wypenia jednostka arytmetyczno-logiczna ukad ALU (ang. Arythmetic Logic Unit), mogcy realizowa nie tylko operacji arytmetyczne, ale rwnie logiczne.
Sumatory. Dodawanie dwch liczb pozycij najmiej znaczcych bitw wypenia tz psumator. Ten

ukd ma dwa wejcia (NZB bitw operandw ai i bi ) i dwa wyjcia (sumy si i przeniesienia ci ). Dodawanie dwch liczb reszty mniej znaczcych pozycij wypenia tz peny sumator, ktry ma trzy wejcia (oprcz wymienionych ai i bi jeszcze wejcie z przeniesienia od poprzedniej pozycji ci +1 ) i podobny dwa wyjcia si i ci +1 . Tablicy dziaania obydwch ukdw przedstawiono niej.
ai 0 0 1 1 bi 0 1 0 1 ci 0 0 0 1 si 0 1 1 0 ai bi ci 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 0 1 1 1 0 1 1 1 1 ci +1 0 0 0 1 0 1 1 1 si 0 1 1 0 1 0 0 1

Dla psumatora mona zapisz:

si = ai bi ai bi = ai bi ci = ai bi

Dla penego sumatora mona zapisa:

si = ai bi ci ai bi ci ai bi ci ai bi ci = (ai bi ai bi )ci (ai bi ai bi )ci =
= (ai bi )ci (ai bi )ci = ai bi ci

ci +1 = ai bi ci ai bi ci aibi ci aibi ci = aibi (aibi aibi )ci = aibi (ai bi )ci

Ukd logiczny psumatora pokazano na rys. 5.11, a ukd logiczny penego sumatora na rys. 5.12.

ai bi

si

ai bi ci
si

ai bi

ci

ci +1

Rys. 5.11

Rys. 5.12

Na rys. 5.13, a) przedstawiono oglny schemat sumatora, a na b) kaskadowe (szregowe) poczenie n sumatorw () jednobitowych do dodawania dwuch liczb dwjkowych n-bitowych. A n Cn
Sumator

B n C0 cn

an 1bn 1cn 1 ci +1 sn 1 Rys. 5.13

ai bi ci si
c1

a0 b0 s0 c0

n
S

a)

b)

Ukady cyfrowe projektowane jak na rys. 2.6 nazywaj ukadami iteracyjnymi, poniewa cech charakterystyczn ich jest to, e przetwarzaj one cigi sygnaw binarnych. Na i-tej iteracji ich dzieanie okrelone jednoznacznie przy udziale poprzednich sygnaw z (i 1) iteracji tzn sygnaw przeniesienia (w naszym przypadku ci ). Jednosk arytmetyczno-logiczn ALU (ang. Arithmetic Logic Unit), przeznaczon do wykonania operacij zarwno jak arytmetychnych, tak i logicznych na dwuch czterybitowych sowach czyli operandw A i B, na rys. 5.14 przedstawiaj symbole graficzne ukadu scalonego '181. wejcia danych A sterowanie B wejcia sterowe F wyjcia Rys. 5.14
M A3 A2 A1 A0 B3 B2 B1 B0 C0 S3 C4 S2 P '181 S1 G S0 F3 F2 F1 F0 A=B

wyjcia pomocnicze

Zwykle ALU weppracuje z zespoem rejestrw, sucych do przechowywania argumentw (operandw A i B) oraz wyniku operacji.
Wejcie rodzaju funkcji zadaje sygna na wejciu M: gdy ukad ma realizawa funkcje logiczne wtedy na

weciu M = 1, a gdy mieszane (arytmetyczne i logiczne) to M = 0.

Wejcia wyboru funkcji zadaj wejia sterujce S0S3: ukd reslizuje funkcj po ustalaniu sowa na

tym wejciu, np. swo 0110 odpowiada funkcji logicznej A B jeli M = 1, a jeli M = 0, to funkcji mieszanej A B Pi.
Wejcia danych A0A3, B0B3 i C0, gdzie A0 i B0 to najmniej znaczce (LSB) bity, a A3 i B3 to

najbardziej znaczce (MSB) 4-bitowych liczb operandw A i B; C0 (zanegowane) to wejcie bitu przeniesienia o wadze bitu LSB.
Wyjcie wyniku F0F3, gdzie F0 to LSB, a F3 to MSB. Wyjcie przeniesienia C4 (zanegowane) wykorzystuje si przy operacjach arytymetycznych i ma wag

2-krotnie wiksz ni waga F3.

Wyjcie komparatora A = B na tym wyciu jest ustawiana log.1 wwczas, gdy na wyciach wyniku s

same jedynki czyli 1111; wyjcie to suy do porwnywania liczb.

Wyjcie przeniesienia generowanego G, a wyjcie przeniesienia propagowanego P. 5.4. UKADY SEKWENCYJNE.

Wspln cech sekwencyjnych ukadw cyfrowych jest to, e biecy stan wyjcia tych ukadw zaley nie tylko od biecego stanu wejcia, jak to jest w przypadku ukadw kombinacyjnych, ale rwnie od historii stanu wejcia tzn. stanu samego ukadu. Aby zachowywa poprzednij stan taki ukad musi dysponowa odpowiednim elementem magazynowania (zapamitania) danych. Poniewa pami jest niezbdnym komponentem dowolnego komputera, to bardzo wano rozpatrzy podstawowe zasady ich budowy, pracy i w jaki sposb z nich mona uzyska pami duej pojemnoci. W tym podrozdziale bd rozpatrywane elementy pamici jako czci dowolnego ukadu sekwencyjnego. Jak pokazano na rys. 5.1, ukad sekwencyjny wykorzystuje ukad kombinacyjny oraz ukad pamici. Ukad pamici skada si z zestawu najprostszych ukadw sekwencyjnych przerzutnikw elementarnych jednostek (komrek) pamici, kady z ktrych zdolny pamita jeden bit wartoci 0 lub 1. Z przerzutnikw buduj rne ukdy serwencyjne taki jak rejestry, liczniki i td.
5.4.1. PRZERZUTNIKI.

Przerzutnik jako pami 1-bitowa ma 2 wzajemnie dopniajce wycia oznaczone Q i Q , z ktrych Q wyznacza stan przerzutnika. Przerzutniki mog przecza si i zmienia swj stan albo poziomem napicia (wysokim log.1 lub niskim log.0), albo w moment narastania sygnau pozytywnym zboczem lub w moment opadania negatywnym zboczem.

S dwa rodzaje przerzutnikw asynchroniczne i synchroniczne.

Asynchroniczne przerzutniki (nazywaj zatrzaskowymi od ang. latch zatrzask) zmieniaj swj stan (a

ti jest stan sygnau na wyciu Q) bezzwocznie, gdy na jednym z wej zmienia si sygna na 0 (lub 1).
Synchroniczne przerzutniki zmieniaj swj stan na wyciu pod wpywem sygnau zegarowego

(taktujcego) przy odpowiednich stanach na wejciach. Gdy sygna taktujcy zmienia poziom z 0 do 1, takie narastanie impulsu nazywaje si pozytywnym zboczem, a przy zmienie poziomu z 1 do 0 przeczniem negatywnym zboczem.
Przerzutniki asynchroniczne.

Przeczaj si poziomem. Przerzutnik RS

R 0 0 1 1 R 0 0 1 1

S 0 1 0 1

Q t +1 Qt
1 0 -

Rys. 5.15 Przerzutnik R S

Rys. 5.16

S 0 1 0 1

Q t +1
0 1

Qt

Zastosowanie asynchronicznego przerzutnika R S mechanicznych pokazano na rys. 5.17. +

dla uprzedzenia efektu brzczenia kontaktw

S A B
Rys. 5.17 Przerzutnik JK

S Q

J
0 0 1 1

K
0 1 0 1

Q t +1 Qt Qt
0 1

R Q

J K
Rys. 5.18

Przerzutniki synchroniczne.

Przerzutnik RS

Przerzutnik JK

S C R
Rys. 5.19

J C

S Q

R Q

Rys. 5.20

Przykadowe przebiegi czasowe dla synchronicznego przerzutnika RS pokazano na rys.

S Q
Rys. 5.21 Symbole graficzne przerzutnikw JK w przypadku przeczania zboczem pozytywnym zboczem negatywnym

J Q CL C K Q
CL

J Q C K Q

Przerzutnik D

Przerzutnik T

D CL

J Q C K Q D CL

T CL

J Q C K Q T CL
0 1

Q t +1
0 1

Q t +1
Qt

0 1

Qt

C D Q
Rys. 5.22

C T Q
Rys. 5.23 Tablica

Kod przejcia

Przerzutnik

Qt Qt
00 01 10 11

D
0 1 0 1

T
0 1 1 0

RC
~ 0 0 1 1 0 0 ~

JK
0 ~ 1 ~ ~ 1 ~ 0

5.4.2. REJESTRY.

Rejestr przeznaczony do krtkotrwaego przechowywania grupy cyfr dwjkowych. Przy tym na kady bit wykorzystuje si jeden przerzutnik. Dlatego aby przechowywa jedno sowo dwjkowe, zawierajce 8 bitw (bajt), rejestr musi skada si z zespou 8 przerzutnikw. Rejestry s szeroko wykorzystane w komputerach nie tylko do pamitania liczb dwjkowych, ale rwnie do przesuwania liczby w prawo przy dzieleniu lub przesuwania w lewo przy mnoeniu oraz do generowania impulsw sterujcych, w interfejsach itp. Rejestry s rnych rodzajw SISO, SIPO, PISO oraz PIPO (rys.5.2), tzn. e informacja moe by wprowadzona do rejestru i wyprowadzona z rejestru szeregowo (bit po bicie) lub rwnolegle (cae sowo zapisuje si jednoczenie). Jeden z moliwych typw rejestrw pokazano niej.

Rejestr przesuwajcy typu SIPO.

Wyjcia danych

Q0
Wejcie danych

Q1 J Q C K Q J Q C K Q

Q2 J Q C K Q

Q3

J Q C K Q

Impulsy przesunicia
Impulsy przesunicia Wejcie danych

Q0 Q1 Q2 Q3
Rys. 5.23 Na rys. 5.24 przedstawiono symbol 4-bitowego rejestru rwnolegego typu PIPO. Przyjmuje dane wprowadzone rwnolegle (na wejciach IN) lub wprowadzone szeregowo (na wejciu Serial IN) w takt impulsw synchronizujcych zegara (Stb/Clock) przez przeczanie trybu za pomoc log.0 na linii sterujcej LE . Dane mona wprowadzi w takt sygnau zapisu WR, a wyprowadzi na wyjciach (OUT) synchronicznie w takt sygnau odczytu RD. Taki rejestr jest elementem skdowym zwanym pamici

operacyjn (RAM Random Access Memory) dowolnego systemu cyfrowego.

OUT

LE Serial IN Stb/Clock

0 0

1 1 IN

2 2

3 3

RD WR

Rys. 5.24

Na rys. 5.25 pokazano dziedzin i misce wykorzystywania rejestrw w architekturze systemw komputerowych dla rnych zada.

Rys. 5.25
5.4.3. LICZNIKI.

Su do zliczania i pamitania liczby impulsw wejciowych (np. sygnau zegarowego). Liczba ta pojawia si na N wyjciach licznika w postaci n-pozycyjnego kodu binarnego. Wspczynnik liczby L = 2 N . Informacja (binarna lub odpowiedajca jej warto dziesitna) moe by zapisana w sposb zwikszenia lub zmiszenia o jeden, a czasem o zadan warto wiksz od jeden.
Licznik dwjkowy (szeregowy).

Q0 J Q
Impulsy wejciowe

Q1

Q2

J Q C K Q
3 4 5 6 7

J Q C K Q
8 9 10

C K Q

Impulsy wejciowe

Q0 = 2 0 Q1 = 21 Q2 = 2 2
Liczba:

0 0 0 0

1 0 0 1

0 1 0 2

1 1 0 3

0 0 1 4

1 0 1 5

0 1 1 6

1 1 1 7

0 0 0 0

1 0 0 1

Rys. 5.26

Licznik dziesitny.

Q0 J Impulsy wejciowe C K R Q Q J C K R Q Q

Q1

Q2

Q3 J C K R Q Q

J C

K R Q

Impulsy wejciowe

10

11

Q0 = 2 0 Q1 = 21 Q2 = 2 2

0 0 0 0 0

1 0 0 0 1

0 1 0 0 2

1 1 0 0 3

0 0 1 0 4

1 0 1 0 5

0 1 1 0 6

1 1 1 0 7

0 0 0 1 8

1 0 0 1 9

0 0 0 0 0

Q3 = 23 Liczba:

Rys. 5.27 Na rys. 5.28 pokazano symbol licznika binarnego taktowanego sygnaem zegarowym (Clock). Zadana na wejciu (IN) warto pocztkowa przy aktywnym sygnale INC (Increment) bdzie powikszona, a przy aktywnym sygnale DEC (Decrement) pomniejszona.
OUT INC DEC

Clock

Licznik binarny

IN

Rys. 5.28