PRACTICA DE LABORATORIO N 1 CONVERTIDOR ANALOGICO-DIGITAL POR APROXIMACIONES SUCESIVAS Introduccin El ruido est presente en todo sistema de comunicaciones.

En ciertas partes de un sistema de comunicaciones en donde el nivel de ruido es bajo comparado con el nivel de la seal, los efectos de aquel pueden ignorarse. Las comunicaciones elctricas dependen en gran medida de como el receptor puede determinar la forma de la seal transmitida con cierta precisin. La presencia de ruido superpuesto en una seal, limita la habilidad del receptor de identificar correctamente la seal y as mismo limita la tasa de transmisin de informacin. El empleo de sistemas de transmisin que utilicen los principios de transmisin digital, en parte se ha decidido como una solucin a los inconvenientes de los prrafos anteriores. La transmisin digital de seales es ms ventajosa que la transmisin analgica ya que: En sistemas de comunicacin a grandes distancias es ms fcil la regeneracin completa de la seal digital en estaciones repetidoras. La relacin seal a ruido (S/N) de sistemas digitales (PCM) es mejor que la misma en un sistema analgico. Los sistemas digitales pueden disearse para manejar una gran cantidad de seales (analgicas y/o digitales). La modulacin y demodulacin digital asegura confiabilidad y estabilidad en la transmisin. Los avances de los circuitos electrnicos integrados facilitan la implementacin de los sistemas digitales y reducen los costos de manera impresionante. Discretizacin Las fuentes de informacin pueden ser clasificadas en dos categoras: Analgicas o de valor continuo y Discretas. Las fuentes analgicas, tales como un micrfono excitado por una seal de voz, emiten una seal elctrica de amplitud continua en el tiempo. La salida de una fuente de informacin discreta, tal como un teletipo, consiste de una secuencia de letras y smbolos.

Las fuentes de informacin analgicas pueden transformarse en fuentes de informacin discretas a travs de los procesos de muestreo y cuantificacin; a esta funcin de muestreo y cuantificacin se le denomina discretizacin. El proceso de discretizacin puede ser clasificado en: Discretizacin lineal. Discretizacin no lineal. Proceso de discretizacin lineal En este proceso los pasos de discretizacin son constantes y uniformemente espaciados; las muestras de la seal se comparan con niveles previamente determinados por una ley lineal y se le asigna la amplitud del nivel ms prximo (ver figura 1). Esto distorsiona inherentemente a la seal, ya que las amplitudes de las muestras pueden tener un nmero infinito de valores y los niveles asignados son finitos. A esta distorsin se le denomina distorsin por discretizacin.

t Figura 1. Proceso de discretizacin lineal

Se puede reducir aceptablemente la distorsin si se aumenta el nmero de pasos de discretizacin, pero implicara una decisin ms rpida y precisa en el decodificador, adems de aumentar el ancho de banda necesario. El incremento del ancho de banda se debe a que se necesitarn ms pulsos para definir el patrn de cada nivel, siendo el tiempo de duracin de cada pulso menor; esto en el dominio de la frecuencia implica un aumento de energa.

EIE/UCV

FB/lc

Proceso de discretizacin no lineal: En este proceso se modifican los espaciamientos de los pasos de discretizacin, de modo que para las seales de gran amplitud el error de discretizacin sea mayor que el error para seales de poca amplitud (ver figura 2). Con esta tcnica se consigue que las amplitudes pequeas (que en general tienen mayor probabilidad de ocurrencia), tengan una mayor cuantificacin y una menor distorsin, logrndose para ellas una mejor relacin seal a ruido. Para las grandes amplitudes (que tienen poca probabilidad de ocurrencia), la cuantificacin es menor y la distorsin es mayor, resultando una relacin seal a ruido pobre. Se trata de mantener constantes los errores relativos. Esta solucin disminuye los problemas de ancho de banda y la rapidez de decisin presentes en el proceso de discretizacin lineal, pero requiere de una codificacin precisa de los pequeos niveles.

t Figura 2. Proceso de discretizacin no lineal

En la discretizacin no lineal es necesaria la definicin de la ley que rija la compresin en el extremo emisor y la expansin de los pasos de discretizacin en el extremo receptor. La American Telegraph and Telephone (ATT) ha definido lo que se llama la Norma Americana o Ley para la realizacin de la compresin-expansin de los pasos de discretizacin: 1 y( x) = Ln(1 + ) 1 + ( x)

EIE/UCV

FB/lc

Por otra parte el CCITT ha definido la ley A: A x y( x) = 1 + Ln( A )

Ambas leyes realizan una aproximacin a una ley exponencial por medio de una serie de intervalos lineales. Estas leyes son muy parecidas y al ser aplicadas generan resultados muy similares. Convertidores Analgico-Digital Se pueden clasificar en dos grupos: Tipo de carga de condensador Tipo de comparacin de voltajes discretos El proceso de conversin analgico-digital (A/D) por carga de condensador depende bsicamente de la codificacin digital del tiempo de carga de un condensador a un voltaje de referencia o el valor del voltaje analgico de entrada. Dentro de este tipo de convertidores se encuentran el convertidor A/D por modulacin delta, el cual es un sistema PCM diferencial de un solo bit y se utiliza la carga de un condensador en un circuito integrador para la reconstruccin de la seal. Los convertidores A/D por comparacin de voltajes discretos utilizan un proceso de conversin que depende bsicamente de la generacin de niveles de tensin equivalentes a palabras digitales (bytes) y la comparacin de estos niveles discretos con la entrada analgica para determinar la palabra digital equivalente. La generacin de los voltajes discretos puede ser simultnea, secuencial o una combinacin de las dos. Entre los convertidores A/D por carga de condensador encontramos dos grupos: Convertidores A/D de una sola rampa. Convertidores A/D de doble rampa. Convertidores A/D de una sola rampa Estos utilizan una rampa de tensin linealmente ascendente para convertir un voltaje desconocido en un intervalo de tiempo equivalente. Al ser determinado este tiempo, se tiene con precisin el voltaje desconocido. En estos convertidores el nmero de ciclos del reloj que ocurren en un intervalo de tiempo se convierte en la informacin digital, por ejemplo BCD (ver figura 3).

EIE/UCV

FB/lc

En la figura 3 se observa que el generador de rampa est constituido por el amplificador operacional A1 con el condensador "C" en el lazo de realimentacin y cuya entrada es por la resistencia "R". El operacional A1 hace las veces de comparador.

GENERADOR DE PULSOS SALIDA DIGITAL GENERADOR DE RAMPA COMPARADOR A2 CONTADOR

R Vref A1 V in RELOJ

Figura 3a. Diagrama de bloques de un convertidor A/D de una rampa

1 PULSO

RAMPA

NIVEL DE LA SEAL Vin

SALIDA DEL COMPARADOR

Figura 3b. Formas de onda en el convertidor de una rampa Figura 3. Convertidor Analgico-Digital de una rampa.

Convertidores A/D de doble rampa Los convertidores de doble rampa integran una seal desconocida, en un perodo de tiempo determinado por un contador de ciclos de reloj. Esto origina una rampa ascendente que se

EIE/UCV

FB/lc

devuelve a cero integrando una seal de referencia cuya polaridad es opuesta a la de la seal de entrada. El perodo de tiempo requerido por el integrador para realizar el retorno a cero es proporcional a la magnitud promedio de la seal de entrada en el perodo de integracin. La figura 4 representa un diagrama de bloques de un convertidor A/D de doble rampa y la seal de salida del integrador. En la figura 4a, se observa que la conversin comienza aplicando la seal de entrada Vin al integrador, el cual ha sido colocado previamente en cero, y al mismo tiempo el contador comienza su operacin partiendo de cero. La integracin contina (rampa lineal ascendente) hasta que el contador alcanza su nmero mximo, en este momento, la entrada del integrador es conmutada de Vin a -Vref, y el contador es colocado nuevamente en cero para comenzar el conteo de la segunda rampa.

EIE/UCV

FB/lc

R Vin INTEGRADOR

DETECTOR DE CRUCE POR CERO

RELOJ

INICIO DE CONVERSION

LOGICA DE CONTROL

POLARIDAD STATUS SOBRERANGO

CONTADOR

SALIDA DIGITAL

Figura 4a. Diagrama de bloques de un convertidor A/D de doble rampa

SALIDA DEL INTEGRADOR

Vin1 Vin RC Vin2 -Vref RC

m=

m=

Vin3

T1

T2

T2 T2

TIEMPO

T1: FIJO

Figura 4b. Salida del integrador como funcin del tiempo en un convertidor A/D de doble rampa.

Figura 4. Convertidor Analgico-Digital de doble rampa

EIE/UCV

FB/lc

Esta vez la salida del integrador comienza a descender en rampa lineal hasta cero ya que -Vref tiene polaridad inversa a V in. Cuando el integrador llega a cero, el contador se detiene y el nmero almacenado en l es una medida del tiempo que se emple para llegar a cero, siendo ste a la vez proporcional a la magnitud promedio de la seal de entrada V in. En la figura 4b se observan las rampas de integracin de tres seales de entrada de diferente amplitud. El valor de la integral al final del perodo de integracin en la rampa ascendente es proporcional a Vin. La pendiente de la rampa descendente es proporcional a (Vref/RC) siendo por lo tanto todas las pendientes de las rampas descendentes iguales. Entonces, mientras mayor sea el punto final de la rampa ascendente, mayor ser el tiempo N asociado a la rampa descendente. N es proporcional al promedio de V in, luego si se conoce N se puede conocer el valor de la integral. Convertidor Analgico-Digital por Aproximaciones Sucesivas Los convertidores A/D por aproximaciones sucesivas son los ms usados comnmente. La operacin de estos convertidores est basada en "n" comparaciones sucesivas de la seal analgica con el voltaje de realimentacin V f. Esto es similar al proceso de pesado de una masa en el cual la cantidad desconocida es comparada con la cantidad de referencia. La primera comparacin determina si V in es mayor o menor que V max, siendo Vmax la mxima tensin de entrada del dispositivo; el siguiente paso determina si V in es mayor que (Vmax) en el rea que anteriormente se seleccion, y as sucesivamente. Cada operacin tiene un factor de 2. En la figura 5a, se ilustra la operacin de un convertidor A/D por aproximaciones sucesivas de 3 bits. Las lneas gruesas representan las transiciones del convertidor para llegar al nmero binario 100 (bit ms significativo, el 1) hasta el nmero binario 101. Es necesarios n perodos de reloj para completar el ciclo del convertidor. En la figura 5b, se representa el diagrama de bloques de un convertidor A/D por aproximaciones sucesivas. Este es esencialmente un circuito realimentado similar a los convertidores A/D de rampa, en el que la salida digital es convertida a analgica por medio de un convertidor digital-analgico (D/A) en el lazo de realimentacin, dando por resultado que V f sea comparada con Vin. La adicin de un registro de desplazamiento y de un programador lgico habilita al circuito para la decisin a tomar en el prximo paso.

EIE/UCV

FB/lc

En la figura 6, se ilustra la operacin del convertidor A/D por aproximaciones sucesivas como un complemento de las figuras anteriores.
1 1 110 3/4 Vmx 100 1 1 1/2 Vmx 0 3/4 Vmx 100 0 5/8 Vmx 000 MSB 1 3/8 Vmx 1 0 1/2 Vmx 000 1 0 1/4 Vmx 000 0 1/8 Vmx 1/8 Vmx 000 001 010 1/4 Vmx 0 3/8 Vmx 010 011 5/8 Vmx 100 101 0 1/8 Vmx 1/8 Vmx 110

111

Figura 5a. Diagrama de transicin de un convertidor de tres bits.

RELOJ REGISTRO DE APROXIMACIONES SUCESIVAS V in

SALIDA DIGITAL COMPARADOR CONVERTIDOR D/A

Figura 5b. Diagrama de bloques de un convertidor Analgico-Digital por Aproximaciones Sucesivas. Figura 5. Convertidor Analgico-Digital por Aproximaciones Sucesivas

EIE/UCV

FB/lc

TRABAJO PRACTICO DE LABORATORIO Equipo Necesario: Panel de insercin CS1 de la Escuela de Ingeniera Elctrica, UCV. "Convertidor A/D por Aproximaciones Sucesivas" (figura 7). Master Builder SS300 de Science Instruments Co. Osciloscopio de dos canales Generador de seales

Vmx

Vanalgico

1/2 Vmx

Pasos de Conversin

Figura 6. Operacin de un convertidor A/D por Aproximaciones Sucesivas. Ntese la escalera ascendente y luego descendente que se aproxima al valor analgico.

Procedimiento: 1. Ajuste las tensiones de la fuente de alimentacin segn indica el peine de la tarjeta. 2. Conecte la seal interna a ser convertida; para ello se dispone del interruptor SW1, que en modo INT proporciona una seal DC interna (ajustable mediante el potencimetro P 1) y en modo EXT selecciona una seal externa (conectada en TP2). Seleccione la mayor frecuencia de trabajo del convertidor, usando el interruptor SW2 en modo rpido.

EIE/UCV

10

FB/lc

3. Observe en el osciloscopio la seal de entrada (punto TP3) y la seal de aproximacin (punto TP4). Para sincronizar la seal se dispone de una seal indicadora de comienzo de conversin (punto TP7, seal de sincronismo). Determine el rango del convertidor y escoja un valor de tensin cualquiera. Determine el perodo de muestreo del convertidor en esa frecuencia de trabajo. Observe el proceso de aproximaciones en el osciloscopio y dibjelo. 4. Determine el valor digital esperado como resultado de la conversin. Lea el valor digital en forma binaria dado por el arreglo de LEDs (para ello sume las cantidades de cada dgito con su peso correspondiente). 5. Vare la frecuencia de trabajo (modo lento) y observe la aproximacin y el valor digital (tome nota y comente). 6. Selecciones la mayor frecuencia de trabajo y vare la seal de entrada. Tome nota del valor digital y dibuje la seal de aproximaciones observada en el osciloscopio para tensiones de entrada Vin = Vmax, Vin = Vmin, Vin = 0. Observe en el osciloscopio la salida del comparador LM311 (punto TP5). Comente. 7. Pase el interruptor SW1 a modo EXTERNO e introduzca a la entrada para seales externas (TP2), una seal sinusoidal de frecuencia "adecuada" (dentro de los lmites obtenidos en las anteriores mediciones), para observar el proceso de conversin A/D. Repita los puntos anteriores. Dibuje y dimensione todas las formas de onda observadas. Discuta los problemas de utilizar una ley lineal para la conversin. Conclusiones y comentarios finales.

Bibliografa Millman, Jacob. Microelectrnica: Circuitos y Sistemas Analgicos y Digitales. Ed Hispano Europa, Espaa, 1984. Schilling, D; Belove, C. Circuitos Electrnicos Discretos e Integrados. Ed Marcombo, Espaa, 1985.

EIE/UCV

11

FB/lc

Figura 7. Panel de Insercin CS1

EIE/UCV

12

FB/lc