Melsec PLC Serie AQ

MITSUBISHI ELECTRIC
MELSEC Serie A/Q

Controladores Lgicos Programables Manual de Programacin
MELSEC System Q, MELSEC A/QnA(S)
Art. n: 158947 01 10 2004 Edicin A
MITSUBISHI ELECTRIC
INDUSTRIAL AUTOMATION
Instrucciones de Programacin de la Serie A y Q de MELSEC N de artculo: 158947 Versin Modificaciones / Complementos / Correcciones 10/04 pdp-ck Primera edicin
II
Acerca del manual
Los textos, ilustraciones, diagramas y ejemplos sirven exclusivamente como explicacin para el manejo, la programacin y aplicacin de los controladores lgicos programables de las series A y Q y del MELSEC System Q.
En caso de tener preguntas acerca de la programacin y la operacin de los equipos indicados en este manual, le rogamos dirigirse a una oficina de ventas o bien directamente a su vendedor (vase las indicaciones en la cubierta). Informaciones actuales y respuestas para las preguntas frecuentes se encuentran disponibles en Internet (www.mitsubishi-automation.de).
La empresa MITSUBISHI ELECTRIC EUROPE BV se reserva el derecho de aplicar modificaciones tcnicas o bien otras modificaciones a este manual sin aviso previo.
Programacin MELSEC A y Q
IV
Contenidos 1 1.1 1.2 1.3 1.4 1.5 1.6 Introduccin Otros manuales . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-1 Tipos de CPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-2 Software . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-2 Bsqueda de una instruccin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-3 Parmetros de PLC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-3 Comparacin: GX IEC Developer y GX Developer . . . . . . . . . . . . . . . . . . . . . .1-4
2 2.1 2.2
Instrucciones Distribucin de las instrucciones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-1 Vista sinptica de las instrucciones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-4 2.2.1 Explicaciones de la tabla sinptica . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-4
2.3
Comandos bsicos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-6 2.3.1 2.3.2 2.3.3 2.3.4 2.3.5 2.3.6 2.3.7 Instrucciones de entrada . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-6 Instrucciones de enlace . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-7 Instrucciones de salida . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-8 Instrucciones de desplazamiento . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-8 Instrucciones de control maestro . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-9 Instrucciones de fin de programa . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-9 Otras instrucciones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-9
2.4
Instrucciones de aplicacin I . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-10 2.4.1 2.4.2 2.4.3 2.4.4 2.4.5 2.4.6 2.4.7 2.4.8 Instrucciones de comparacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-10 Instrucciones aritmticas. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-15 Instrucciones de conversin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-22 Instrucciones de transferencia . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-25 Instrucciones de bifurcacin de programa . . . . . . . . . . . . . . . . . . . . .2-27 Instruccin para llamada de interrupcin de programa . . . . . . . . . . .2-27 Instruccin de actualizacin de datos . . . . . . . . . . . . . . . . . . . . . . . . .2-28 Otras instrucciones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-29
2.5
Instrucciones de aplicacin II . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-31 2.5.1 2.5.2 2.5.3 2.5.4 2.5.5 2.5.6 2.5.7 2.5.8 Instrucciones lgicas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-31 Instrucciones de rotacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-35 Instrucciones de desplazamiento . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-36 Instrucciones de procesamiento de bits . . . . . . . . . . . . . . . . . . . . . . .2-37 Instrucciones de procesamiento de datos. . . . . . . . . . . . . . . . . . . . . .2-38 Instruccin estructurada de programaen . . . . . . . . . . . . . . . . . . . . . .2-41 Instruccin de procesamiento para listados de datos . . . . . . . . . . . . .2-43 Instrucciones para el acceso a la memoria de bfer. . . . . . . . . . . . . .2-44
Contenidos 2.5.9 Instrucciones de pantalla . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-45
2.5.10 Deteccin y eliminacin de errores . . . . . . . . . . . . . . . . . . . . . . . . . . .2-46 2.5.11 Instrucciones de procesamiento para secuencias de caracteres . . . .2-48 2.5.12 Instrucciones para funciones especiales . . . . . . . . . . . . . . . . . . . . . .2-52 2.5.13 Instrucciones de control de datos . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-55 2.5.14 Instrucciones de conversin para bloques de registro de archivo . . .2-56 2.5.15 Instrucciones de reloj . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-57 2.5.16 Instrucciones para equipos perifricos . . . . . . . . . . . . . . . . . . . . . . . .2-58 2.5.17 Instrucciones de programa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-58 2.5.18 Otras instrucciones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-59 2.6 Instrucciones de datos de enlace . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-61 2.6.1 2.6.2 2.6.3 2.6.4 2.7 Instrucciones de actualizacin de datos de red . . . . . . . . . . . . . . . . .2-61 Instrucciones extendidas de enlace de datos (compatible con serie QnA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-61 Instrucciones de datos de enlace (compatible con serie A) . . . . . . . .2-62 Informaciones de routing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-62
Instrucciones para las CPUs del MELSEC System Q . . . . . . . . . . . . . . . . . . .2-63 2.7.1 2.7.2 2.7.3 2.7.4 2.7.5 2.7.6 Informaciones de mdulo de lectura . . . . . . . . . . . . . . . . . . . . . . . . . .2-63 Deteccin y eliminacin de errores . . . . . . . . . . . . . . . . . . . . . . . . . . .2-63 Transferencia de datos desde y hacia los archivos . . . . . . . . . . . . . .2-64 Instrucciones de programa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-64 Instrucciones de transferencia . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-65 Instrucciones para el intercambio de datos en la operacin de CPUs mltiples. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-65
2.8
Instrucciones especiales para una Q4ARCPU. . . . . . . . . . . . . . . . . . . . . . . . .2-66 2.8.1 2.8.2 Instrucciones para el ajuste del modo de operacin . . . . . . . . . . . . . .2-66 Instrucciones de transferencia . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-66
2.9
Instrucciones para los mdulos especiales . . . . . . . . . . . . . . . . . . . . . . . . . . .2-67 2.9.1 2.9.2 2.9.3 2.9.4 2.9.5 Instrucciones para mdulos de interfaz en serie. . . . . . . . . . . . . . . . .2-67 Instrucciones para mdulos PROFIBUS/DP . . . . . . . . . . . . . . . . . . . .2-68 Instrucciones para mdulos ETHERNET . . . . . . . . . . . . . . . . . . . . . .2-69 Instruccin para MELSECNET/10. . . . . . . . . . . . . . . . . . . . . . . . . . . .2-69 Instrucciones para enlace CC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-70
3 3.1
Configuracin de las instrucciones Estructura de una instruccin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-1 3.1.1 3.1.2 3.1.3 Fuente de datos (s) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-1 Destino de datos (d) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-2 Cantidad (n) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-2
3.2
Escritura de las instrucciones. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-3 3.2.1 3.2.2 16/ 32 bits con pulso . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-3 MELSEC y IEC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-3
VI
Contenidos 3.2.3 3.2.4 3.3 3.4 3.5 Otras particularidades de la escritura . . . . . . . . . . . . . . . . . . . . . . . . . .3-5 Definicin de la escritura en este manual . . . . . . . . . . . . . . . . . . . . . . .3-5
Programacin de las instrucciones extendidas . . . . . . . . . . . . . . . . . . . . . . . . .3-6 Programacin de variables. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-7 Tipos de datos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-9 3.5.1 3.5.2 3.5.3 Procesamiento de datos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-11 Direccionamiento de secuencia de bits y registro en el GX IEC Developer. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-19 Utilizacin de datos de secuencia de caracteres (STRING) . . . . . . . .3-22
3.6
Asignacin de ndice . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-24 3.6.1 3.6.2 3.6.3 Asignacin de ndice . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-24 Particularidades de las CPUs de Q y las CPUs de QnA. . . . . . . . . . .3-26 Particularidades de las CPUs AnA, AnAS y AnU . . . . . . . . . . . . . . . .3-28
3.7 3.8
Direccionamiento indirecto (slo GX Developer) . . . . . . . . . . . . . . . . . . . . . . .3-29 Errores de procesamiento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-31 3.8.1 3.8.2 Control del rango de operandos . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-31 Control de los datos de operandos . . . . . . . . . . . . . . . . . . . . . . . . . . .3-33
3.9
Condiciones de ejecucin de las instrucciones . . . . . . . . . . . . . . . . . . . . . . . .3-34 3.9.1 3.9.2 Condicin de entrada . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-34 Entrada EN y salida ENO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-35
3.10
Cantidad de pasos de programa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-37 3.10.1 En un System Q o una CPU de QnA . . . . . . . . . . . . . . . . . . . . . . . . .3-37 3.10.2 Con una CPU de AnA, AnAS y AnU . . . . . . . . . . . . . . . . . . . . . . . . . .3-38
4 4.1 4.2 4.3 4.4
Estructura de los captulos Vista sinptica de las instrucciones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-2 La tabla CPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-2 Operandos MELSEC A. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-3 Operandos MELSEC Q . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-4 4.4.1 4.4.2 Visualizacin en el GX IEC Developer . . . . . . . . . . . . . . . . . . . . . . . . .4-4 Visualizacin en el GX Developer . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-5
4.5 4.6 4.7 4.8
Variables. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-5 Funcionamiento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-6 Observaciones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-6 Fuentes de errores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-6
VII
Contenidos 4.9 Ejemplos. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-7
5 5.1
Conjunto de comandos bsicos Instrucciones de entrada . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-4 5.1.1 5.1.2 LD, LDI, AND, ANI, OR, ORI. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-4 LDP, LDF, ANDP, ANDF, ORP, ORF . . . . . . . . . . . . . . . . . . . . . . . . . .5-8
5.2
Instrucciones de enlace . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-11 5.2.1 5.2.2 5.2.3 5.2.4 5.2.5 ANB, ORB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-11 MPS, MRD, MPP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-14 INV . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-17 MEP, MEF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-19 EGP, EGF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-21
5.3
Instrucciones para contactos de salida . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-23 5.3.1 5.3.2 5.3.3 5.3.4 5.3.5 5.3.6 5.3.7 5.3.8 5.3.9 OUT. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-23 OUT T, OUTH T . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-25 OUT C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-28 OUT F . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-31 SET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-34 RST . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-36 SET F, RST F . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-39 PLS, PLF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-42 FF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-46
5.3.10 CHK. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-48 5.3.11 DELTA, DELTAP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-50 5.4 Instrucciones de desplazamiento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-52 5.4.1 5.5 SFT, SFTP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-52
Instrucciones de control maestro . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-55 5.5.1 MC, MCR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-55
5.6
Definicin del fin de programa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-61 5.6.1 5.6.2 FEND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-61 END. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-64
5.7
Otras instrucciones. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-67 5.7.1 5.7.2 STOP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-67 NOP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-70
6 6.1
Instrucciones de aplicacin Parte I Instrucciones de comparacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-2 6.1.1 6.1.2 =, < >, >, < =, <, > = . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-5 D=, D<>, D>, D<=, D<, D>= . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-8
VIII
Contenidos 6.1.3 6.1.4 6.1.5 6.2 E=, E<>, E>, E< =, E<, E>= . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-11 $ =, $ < >, $ >, $ < =, $ <, $ > = . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-15 BKCMP, BKCMPP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-20
Instrucciones aritmticas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-25 6.2.1 6.2.2 6.2.3 6.2.4 6.2.5 6.2.6 6.2.7 6.2.8 6.2.9 +, +P, -, -P . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-28 D+, D+P, D-, D-P . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-32 x, xP, /, /P . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-36 Dx, DxP, D/, D/P . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-40 B+, B+P, B-, B-P . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-43 DB+, DB+P, DB-, DB-P . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-48 Bx, BxP, B/, B/P . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-53 DBx, DBxP, DB/, DB/P . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-56 E+, E+P, E-, E-P . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-60
6.2.10 Ex, ExP, E/, E/P . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-65 6.2.11 BK+, BK+P, BK-, BK-P . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-68 6.2.12 $+, $+P . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-72 6.2.13 INC, INCP, DEC, DECP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-75 6.2.14 DINC, DINCP, DDEC, DDECP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-78 6.3 Instrucciones de conversin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-81 6.3.1 6.3.2 6.3.3 6.3.4 6.3.5 6.3.6 6.3.7 6.3.8 6.3.9 BCD, BCDP, DBCD, DBCDP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-82 BIN, BINP, DBIN, DBINP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-85 FLT, FLTP, DFLT, DFLTP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-89 INT, INTP, DINT, DINTP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-92 DBL, DBLP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-96 WORD, WORDP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-98 GRY, GRYP, DGRY, DGRYP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-100 GBIN, GBINP, DGBIN, DGBINP . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-103 NEG, NEGP, DNEG, DNEGP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-106
6.3.10 ENEG, ENEGP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-109 6.3.11 BKBCD, BKBCDP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-111 6.3.12 BKBIN, BKBINP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-114 6.4 Instrucciones de transferencia . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-117 6.4.1 6.4.2 6.4.3 6.4.4 6.4.5 6.4.6 6.4.7 6.4.8 6.4.9 6.5 MOV, MOVP, DMOV, DMOVP . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-118 EMOV, EMOVP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-121 $MOV, $MOVP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-124 CML, CMLP, DCML, DCMLP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-127 BMOV, BMOVP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-132 FMOV, FMOVP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-135 XCH, XCHP, DXCH, DXCHP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-138 BXCH, BXCHP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-141 SWAP, SWAPP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-144
Instrucciones de bifurcacin de programa . . . . . . . . . . . . . . . . . . . . . . . . . . .6-147 6.5.1 6.5.2 CJ, SCJ, JMP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-148 GOEND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-153
IX
Contenidos 6.6 Instrucciones para llamada de programa de interrupcin . . . . . . . . . . . . . . .6-155 6.6.1 6.6.2 6.7 DI, EI, IMASK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-156 IRET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-163
Instrucciones de actualizacin de datos. . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-165 6.7.1 6.7.2 6.7.3 6.7.4 RFS, RFSP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-166 SEG. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-168 COM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-172 EI, DI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-175
6.8
Otras instrucciones. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-178 6.8.1 6.8.2 6.8.3 6.8.4 6.8.5 6.8.6 6.8.7 6.8.8 6.8.9 UDCNT1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-179 UDCNT2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-182 TTMR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-185 STMR, STMRH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-187 ROTC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-191 RAMP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-196 SPD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-199 PLSY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-201 PWM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-203
6.8.10 MTR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-205
7 7.1
Instrucciones de aplicacin II Instrucciones lgicas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-2 7.1.1 7.1.2 7.1.3 7.1.4 7.1.5 7.1.6 7.1.7 7.1.8 WAND, WANDP, DAND, DANDP . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-4 BKAND, BKANDP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-11 WOR, WORP, DOR, DORP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-14 BKOR, BKORP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-20 WXOR, WXORP, DXOR, DXORP . . . . . . . . . . . . . . . . . . . . . . . . . . .7-23 BKXOR, BKXORP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-29 WXNR, WXNRP, DXNR, DXNRP . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-32 BKXNR, BKXNRP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-39
7.2
Instrucciones de rotacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-42 7.2.1 7.2.2 7.2.3 7.2.4 ROR, RORP, RCR, RCRP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-43 ROL, ROLP, RCL, RCLP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-46 DROR, DRORP, DRCR, DRCRP . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-49 DROL, DROLP, DRCL, DRCLP . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-52
7.3
Instrucciones de desplazamiento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-55 7.3.1 7.3.2 7.3.3 SFR, SFRP, SFL, SFLP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-56 BSFR, BSFRP, BSFL, BSFLP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-59 DSFR, DSFRP, DSFL, DSFLP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-62
7.4
Instrucciones de procesamiento de bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-65 7.4.1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-65
Contenidos 7.4.2 7.4.3 7.4.4 7.5 BSET, BSETP, BRST, BRSTP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-66 TEST, TESTP, DTEST, DTESTP . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-69 BKRST, BKRSTP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-73
Instrucciones de procesamiento de datos . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-77 7.5.1 7.5.2 7.5.3 7.5.4 7.5.5 7.5.6 7.5.7 7.5.8 7.5.9 SER, SERP, DSER , DSERP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-79 SUM, SUMP, DSUM, DSUMP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-85 DECO, DECOP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-88 ENCO, ENCOP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-90 SEG, SEGP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-92 DIS, DISP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-96 UNI, UNIP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-99 NDIS, NDISP, NUNI, NUNIP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-102 WTOB, WTOBP, BTOW, BTOWP . . . . . . . . . . . . . . . . . . . . . . . . . .7-107
7.5.10 MAX, MAXP, DMAX, DMAXP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-111 7.5.11 MIN, MINP, DMIN, DMINP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-114 7.5.12 SORT, SORTP, DSORT, DSORTP . . . . . . . . . . . . . . . . . . . . . . . . .7-117 7.5.13 WSUM, WSUMP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-121 7.5.14 DWSUM, DWSUMP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-123 7.6 Instrucciones estructuradas de programa . . . . . . . . . . . . . . . . . . . . . . . . . . .7-125 7.6.1 7.6.2 7.6.3 7.6.4 7.6.5 7.6.6 7.6.7 7.6.8 7.6.9 FOR, NEXT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-126 BREAK, BREAKP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-129 CALL, CALLP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-132 RET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-135 FCALL, FCALLP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-137 ECALL, ECALLP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-141 EFCALL, EFCALLP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-144 CHG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-148 SUB, SUBP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-157
7.6.10 IX, IXEND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-160 7.6.11 IXDEV, IXSET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-165 7.7 Instrucciones de procesamiento para listados de datos. . . . . . . . . . . . . . . . .7-168 7.7.1 7.7.2 7.7.3 7.7.4 7.8 FIFW, FIFWP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-169 FIFR, FIFRP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-173 FPOP, FPOPP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-177 FDEL, FDELP, FINS, FINSP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-181
Instrucciones para el acceso a la memoria de bfer . . . . . . . . . . . . . . . . . . .7-187 7.8.1 7.8.2 FROM, FROMP, DFRO, DFROP . . . . . . . . . . . . . . . . . . . . . . . . . . .7-188 TO, TOP, DTO, DTOP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-192
7.9
Instrucciones de pantalla . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-196 7.9.1 7.9.2 7.9.3 7.9.4 PR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-198 PRC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-204 LED . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-209 LEDC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-212
XI
Contenidos 7.9.5 7.9.6 7.10 LEDA, LEDB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-215 LEDR. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-217
Deteccin y eliminacin de errores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-221 7.10.1 CHKST, CHK (Serie Q/System Q) . . . . . . . . . . . . . . . . . . . . . . . . . .7-222 7.10.2 CHK (Serie A) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-230 7.10.3 CHKCIR, CHKEND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-238 7.10.4 SLT, SLTR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-243 7.10.5 STRA, STRAR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-246 7.10.6 PTRA, PTRAR, PTRAEXE, PTRAEXEP. . . . . . . . . . . . . . . . . . . . . .7-249
7.11
Instr. de procesamiento para secuencias de caracteres . . . . . . . . . . . . . . . .7-251 7.11.1 BINDA, BINDAP, DBINDA, DBINDAP . . . . . . . . . . . . . . . . . . . . . . .7-254 7.11.2 BINHA, BINHAP, DBINHA, DBINHAP . . . . . . . . . . . . . . . . . . . . . . .7-259 7.11.3 BCDDA(P), DBCDDA(P) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-264 7.11.4 DABIN, DABINP, DDABIN, DDABINP . . . . . . . . . . . . . . . . . . . . . . .7-269 7.11.5 HABIN, HABINP, DHABIN, DHABINP . . . . . . . . . . . . . . . . . . . . . . .7-274 7.11.6 DABCD(P), DDABCD(P) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-278 7.11.7 COMRD, COMRDP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-283 7.11.8 LEN, LENP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-287 7.11.9 STR, STRP, DSTR, DSTRP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-290 7.11.10 VAL, VALP, DVAL, DVALP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-297 7.11.11 ESTR, ESTRP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-303 7.11.12 EVAL, EVALP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-312 7.11.13 ASC, ASCP (Serie Q y System Q) . . . . . . . . . . . . . . . . . . . . . . . . . .7-318 7.11.14 ASC (Serie A) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-321 7.11.15 HEX, HEXP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-323 7.11.16 RIGHT, RIGHTP, LEFT, LEFTP . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-327 7.11.17 MIDR, MIDRP, MIDW, MIDWP . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-331 7.11.18 INSTR, INSTRP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-337 7.11.19 EMOD, EMODP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-341 7.11.20 EREXP, EREXPP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-345
7.12
Funciones especiales . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-348 7.12.1 SIN, SINP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-350 7.12.2 COS, COSP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-353 7.12.3 TAN, TANP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-356 7.12.4 ASIN, ASINP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-359 7.12.5 ACOS, ACOSP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-362 7.12.6 ATAN, ATANP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-365 7.12.7 RAD, RADP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-368 7.12.8 DEG, DEGP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-371 7.12.9 SQR, SQRP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-374 7.12.10 EXP, EXPP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-377 7.12.11 LOG, LOGP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-380 7.12.12 RND, RNDP, SRND, SRNDP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-383 7.12.13 BSQR, BSQRP, BDSQR, BDSQRP . . . . . . . . . . . . . . . . . . . . . . . . .7-385 7.12.14 BSIN, BSINP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-389
XII
Contenidos 7.12.15 BCOS, BCOSP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-392 7.12.16 BTAN, BTANP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-395 7.12.17 BASIN, BASINP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-398 7.12.18 BACOS, BACOSP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-401 7.12.19 BATAN, BATANP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-404 7.13 Instrucciones de control de datos. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-407 7.13.1 LIMIT, LIMITP, DLIMIT, DLIMITP . . . . . . . . . . . . . . . . . . . . . . . . . . .7-408 7.13.2 BAND, BANDP, DBAND, DBANDP . . . . . . . . . . . . . . . . . . . . . . . . .7-412 7.13.3 ZONE, ZONEP, DZONE, DZONEP . . . . . . . . . . . . . . . . . . . . . . . . .7-416 7.14 Instrucciones de conversin para bloques de registro de archivo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-420 7.14.1 RSET, RSETP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-421 7.14.2 QDRSET, QDRSETP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-424 7.14.3 QCDSET, QCDSETP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-427 7.15 Instrucciones de reloj . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-430 7.15.1 DATERD, DATERDP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-431 7.15.2 DATEWR, DATEWRP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-436 7.15.3 DATE+, DATE+P . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-441 7.15.4 DATE-, DATE-P . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-446 7.15.5 SECOND, SECONDP, HOUR, HOURP . . . . . . . . . . . . . . . . . . . . . .7-451 7.16 Instrucciones para equipos perifricos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-457 7.16.1 MSG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-458 7.16.2 PKEY. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-461 7.17 Instrucciones de programa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-464 7.17.1 PSTOP, PSTOPP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-465 7.17.2 POFF, POFFP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-467 7.17.3 PSCAN, PSCANP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-469 7.17.4 PLOW, PLOWP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-471 7.18 Otras instrucciones. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-473 7.18.1 WDT, WDTP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-474 7.18.2 STC, CLC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-476 7.18.3 DUTY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-478 7.18.4 ZRRDB, ZRRDBP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-481 7.18.5 ZRWRB, ZRWRBP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-485 7.18.6 ADRSET, ADRSETP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-489 7.18.7 KEY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-490 7.18.8 ZPUSH, ZPUSHP, ZPOP, ZPOPP . . . . . . . . . . . . . . . . . . . . . . . . . .7-496 7.18.9 EROMWR, EROMWRP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-499
8 8.1
Instrucciones de enlace de datos Bases . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-1
XIII
Contenidos 8.2 8.3 Tipos de instruccin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-1 reas de escritura y lectura de datos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-3 8.3.1 8.3.2 8.4 MELSECNET/10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-3 MELSECNET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-4
Instrucciones extendidas de enlace de datos. . . . . . . . . . . . . . . . . . . . . . . . . . .8-4 8.4.1 8.4.2 Ejecucin simultnea . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-4 Fin de transmisin de datos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-4
8.5
Instrucciones de actualizacin de datos. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-6 8.5.1 ZCOM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-7
8.6
Instr. extendidas de enlace de datos de la serie QnA . . . . . . . . . . . . . . . . . . .8-11 8.6.1 8.6.2 8.6.3 8.6.4 8.6.5 8.6.6 8.6.7 8.6.8 8.6.9 READ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-12 SREAD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-19 WRITE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-26 SWRITE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-33 SEND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-40 RECV . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-48 REQ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-53 ZNFR. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-65 ZNTO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-71
8.7
Instr. de enlaces de datos compatibles con la serie A . . . . . . . . . . . . . . . . . . .8-77 8.7.1 8.7.2 8.7.3 8.7.4 8.7.5 8.7.6 ZNRD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-78 ZNWR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-82 LRDP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-86 LWTP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-90 RFRP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-94 RTOP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-100
8.8
Lectura y escritura de informaciones de routing. . . . . . . . . . . . . . . . . . . . . . .8-106 8.8.1 8.8.2 RTREAD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-107 RTWRITE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-109
9 9.1
Instr. para las CPUs del System Q Lectura de informaciones de mdulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-2 9.1.1 UNIRD, UNIRDP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-2
9.2
Bsqueda y eliminacin de errores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-7 9.2.1 TRACE, TRACER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-7
9.3
Transferencia de datos hacia y desde los archivos . . . . . . . . . . . . . . . . . . . . . .9-9 9.3.1 9.3.2 FWRITE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-9 FREAD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-20
9.4
Instrucciones de programa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-33
XIV
Contenidos 9.4.1 9.4.2 9.4.3 9.5 PLOADP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-33 PUNLOADP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-36 PSWAPP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-38
Instrucciones de transferencia . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-41 9.5.1 RBMOV, RBMOVP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-41
9.6
Nuevas instrucciones para la operacin de CPUs mltiples: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-46 9.6.1 9.6.2 S.TO, SP.TO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-46 FROM, FROMP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-49
10 10.1
Instrucciones para una Q4ARCPU Instrucciones para el ajuste del modo de operacin . . . . . . . . . . . . . . . . . . . .10-2 10.1.1 STMODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10-2 10.1.2 CGMODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10-4
10.2
Instrucciones para la transferencia de datos . . . . . . . . . . . . . . . . . . . . . . . . . .10-6 10.2.1 TRUCK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10-6 10.2.2 SPREF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10-11
11 11.1
Instrucciones para mdulos especiales Instrucciones para mdulos de interfaz en serie . . . . . . . . . . . . . . . . . . . . . . .11-2 11.1.1 BUFRCVS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-3 11.1.2 GETE, GETEP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-6 11.1.3 PUTE, PUTEP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-11 11.1.4 PRR, PRRP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-18
11.2
Instrucciones para mdulos PROFIBUS/DP . . . . . . . . . . . . . . . . . . . . . . . . .11-26 11.2.1 BBLKRD, BBLKRDP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-27 11.2.2 BBLKWR, BBLKWRP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-30
11.3
Instrucciones para mdulos ETHERNET . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-33 11.3.1 BUFRCV . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-34 11.3.2 BUFRCVS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-39 11.3.3 BUFSND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-42 11.3.4 OPEN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-47 11.3.5 CLOSE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-56 11.3.6 ERRCLR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-61 11.3.7 ERRRD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-67 11.3.8 UINI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-72
11.4
Instrucciones para MELSECNET/10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-78 11.4.1 PAIRSET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-79
11.5
Instrucciones para enlace CC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-82
XV
Contenidos 11.5.1 RLPA (serie A) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-83 11.5.2 RLPASET (System Q). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-90 11.5.3 RRPA (serie A) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-102 11.5.4 RIRD (serie A) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-109 11.5.5 RIRD (Serie QnA y System Q) . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-115 11.5.6 RIWT (serie A) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-123 11.5.7 RIWT (Serie QnA y System Q) . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-129 11.5.8 RIRCV (serie A) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-137 11.5.9 RIRCV (Serie QnA y System Q) . . . . . . . . . . . . . . . . . . . . . . . . . . .11-143 11.5.10 RISEND (serie A) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-149 11.5.11 RISEND (Serie QnA y System Q) . . . . . . . . . . . . . . . . . . . . . . . . . .11-155 11.5.12 RITO (serie A) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-161 11.5.13 RITO (Serie QnA y System Q) . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-165 11.5.14 RIFR (A-Serie) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-169 11.5.15 RIFR (Serie QnA y System Q) . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-173
12 12.1 12.2
Programa de microcomputador (AnN(S)) Capacidades y rangos de memoria . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12-1 Aplicacin de programas de microcomputador individualmente generadas . .12-2 12.2.1 Distribucin de memoria . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12-3 12.2.2 Asignacin de direcciones de la rea de memoria de datos. . . . . . . .12-3 12.2.3 Distribucin de la rea de memoria . . . . . . . . . . . . . . . . . . . . . . . . . .12-4
13 13.1 13.2 13.3
Cdigos de error Listado de los cdigos de error (CPUs de Q00J, Q00 y Q01) . . . . . . . . . . . . .13-2 Listado de los cdigos de error (Serie QnA y System Q). . . . . . . . . . . . . . . .13-12 Listado de los cdigos de error de la serie A (con excepcin de AnA y AnAS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13-38 Listado de los cdigos de error (para AnA y AnAS) . . . . . . . . . . . . . . . . . . . .13-42
13.4
14 14.1 14.2
Anexo A Definicin del tiempo de procesamiento. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-1 Tiempos de procesamiento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-2 14.2.1 Listado de los tiempos de procesamiento (Serie QnA y System Q) . . A-3 14.2.2 Tiempos de procesamiento de la serie A de MELSEC . . . . . . . . . . . A-24
14.3
Comparacin de las CPUs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-33 14.3.1 Operandos utilizables. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-33 14.3.2 Modos de procesamiento de entrada/salida . . . . . . . . . . . . . . . . . . . A-35
XVI
Contenidos 14.3.3 Tipos de datos. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-35 14.3.4 Comparacin de temporizadores . . . . . . . . . . . . . . . . . . . . . . . . . . . A-36 14.3.5 Comparacin de contadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-39 14.3.6 Comparacin de las instrucciones de pantalla . . . . . . . . . . . . . . . . . A-40 14.3.7 Comandos de Serie Q y System Q equivalentes a la Serie A de MELSEC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-41 14.3.8 Comparacin entre las CPUs de QnA/Q2AS y las CPUs del MELSEC System Q . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-42 14.4 Vista sinptica de los rels internos especiales . . . . . . . . . . . . . . . . . . . . . . . A-44 14.4.1 Listado de los rels internos de diagnstico (MELSEC Q-Serie y MELSEC System Q) . . . . . . . . . . . . . . . . . . . . A-44 14.4.2 Listado de los rels internos especiales (serie A) . . . . . . . . . . . . . . . A-66 14.4.3 Vista sinptica de los rels internos especiales en el servicio de enlace (solo serie A) . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-72 14.5 Vista sinptica de los registros internos especiales . . . . . . . . . . . . . . . . . . . . A-75 14.5.1 Vista sinptica de los registros de diagnstico (MELSEC Q-Serie y System Q) . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-75 14.5.2 Registro especial (slo serie MELSEC) . . . . . . . . . . . . . . . . . . . . . A-112 14.5.3 Vista sinptica de los registros especiales en el servicio de enlace (solo serie A de MELSEC). . . . . . . . . . . . . . . . . A-122
XVII
Contenidos
XVIII
Introduccin
Otros manuales
Introduccin
Este manual describe la programacin y el procesamiento de los comandos bsicos y de las instrucciones de aplicacin que estn disponibles en las CPUs de la serie MELSEC A y QnA, as como en las CPUs del MELSEC System Q.
1.1
Otros manuales
Instrucciones de Programacin de la Serie MELSEC QnA y del System Q (Instrucciones de Regulacin) - Descripcin de las instrucciones para la realizacin de las regulaciones PID Programming Manual (AD57/58) - Descripcin de las instrucciones especiales para los mdulos particulares AD57/58 Programming Manual MELSEC QnA Series and MELSEC System Q (SFC) - Descripcin de las instrucciones SFC para la programaciones de las cadenas paso a paso en el lenguaje de ejecucin Manual para el GX Developer - Descripcin de las funciones en lnea del GX Developer incl. programacin y bsqueda de errores GX IEC Developer Beginners Manual/ Manual de Aprendizaje - Bases para la programacin con el GX IEC Developer GX IEC Developer Reference Manual/ Manual de Usuario - Descripciones detalladas para la programacin con el GX IEC Developer - Descripcin de las instrucciones IEC (Biblioteca IEC estndar)
INDICACIN
Todos los manuales estn indicados en nuestro listado actual de PLC y estn disponibles en la pgina web de MITSUBISHI ELECTRIC (www.mitsubishi-automation.de) como archivos en formato PDF para su descarga.
11
Tipos de CPU
Introduccin
1.2
Tipos de CPU
Mediante las versiones actuales del GX Developer y del GX IEC Developer, las funciones descritas en este manual pueden transferirse a todos los tipos de CPU mientras stas soporten las instrucciones utilizadas. Las instrucciones descritas se aplican para los siguientes tipos de PLC y CPU del MELSEC: Tipo de PLC AnA/AnU AnAS/AnUS Serie A AnN AnS Serie Q QnA Q (CPU de procesador singular) System Q Q (CPUs de procesador mltiple) A1, A2, A2C A3M, A3N A1S, A1S-S1, A2S, A2S-S1 Q2A/Q2AS, Q2A-S1/Q2AS-S Q3A, Q4A, Q4AR Q00J Tipos de CPU A2A, A2A-S1, A2U, A2U-S1, A3A, A3U A2AS, A2AS-S1, A2AS-S30, A2AS-S60, A2US, A2US-S1
Q00, Q01 (restringidamente apto para procesador mltiple) Q02, Q02H, Q06H, Q12H, Q12PH, Q25H, Q12PH Mdulos de CPU para PC: PPC-CPU686(MS)-64 PPC-CPU686(MS)-128
Al hablar de MELSEC A, MELSEC Q o bien al mencionar A y Q en las tablas, para dar un ejemplo, se refiere a todos los tipos de CPU de la serie A o bien Q y del MELSEC System Q. En caso de excepciones se indica esto especialmente.
1.3
Software
Con excepcin de algunas pocas excepciones, todas las instrucciones descritas pueden aplicarse en los paquetes de software disponibles: - GX Developer - GX IEC Developer Los ejemplos indicados en este manual, han sido generados con el GX IEC Developer. La visualizacin del listado de instrucciones MELSEC correspondente a la visualizacin en el GX Developer. Todas las instrucciones descritas en este manual, pertenecen en el caso del GX IEC Developer a la Biblioteca del Fabricante. Segn la CPU configurada, en la ventana de dilogo del GX IEC Developer visualizada para la selecin de una instruccin, se indican slo tales instrucciones que pueden procesarse efectivamente por la CPU actual.
12
Introduccin
Bsqueda de una instruccin
1.4
Bsqueda de una instruccin

Para expertos En caso de estar familiarizado con la programacin de las instrucciones en la serie MELSEC A y Q, as como en el System Q, le recomendamos consultar los captulos de instruccin 5 a 9. En la lnea de encabezamiento se indica el nombre de la instruccin tal como se utiliza en el GX Developer y en el editor del MELSEC del GX IEC Developer.
Para principiantes En caso de no estar an familiarizado con el manejo de las instrucciones, le recomendamos proceder del siguiente modo: Lea las indicaciones en el Cap. 3 acerca de las diferentes escrituras de las instrucciones en el editor MELSEC e IEC. Lea las indicaciones en el Cap. 4 para comprender la estructura coherente de cada descripcin de instruccin. Utilice - la vista sinptica en forma de tabla para los grupos de instrucciones con descripciones breves en el Cap. 2. - el ndice en el cual se indican todas las instrucciones.
INDICACIN
Todas las instrucciones descritas se indican con el mismo nivel de detalles en la ayuda en lnea del GX IEC Developer.
1.5
Parmetros de PLC
Los parmetros se utilizan para determinar ciertas funciones, rangos de operandos, etc. Para la programacin de las funciones descritas en este manual, los parmetros pueden mantenerse por defecto o bien modificarse en funcin de las necesidades del usuario. Mayores informaciones acerca de la configuracin de los parmetros de PLC se encuentran disponibles en las descripciones respectivas de hardware de las CPUs, as como en los Manuales de Programacin.
Ejemplo: GX IEC Developer
13
Comparacin: GX IEC Developer y GX Developer

Ejemplo: GX Developer, GX IEC Developer 6.0
Introduccin
1.6
Comparacin: GX IEC Developer y GX Developer

La siguiente tabla ofrece una vista sinptica acerca de las caractersticas ms importantes de los paquetes de software GX IEC Developer y GX Developer. GX IEC Developer Utilizacin estructurada Programacin segn IEC 1131 Editores disponibles: Lista de instrucciones, plano de contactos, texto estructurado, SFC, FUB Funciones y componentes funcionales GX Developer Utilizacin simple Editores disponibles: Lista de instrucciones, plano de contactos, SFC Componentes funcionales (a partir de V. 7)
Modificaciones de programa en operacin en Modificaciones de programa en operacin en lnea lnea Posibilidad de intercambio de programas en lnea Funciones de diagnstico para el PLC Funciones de diagnstico para redes Funciones de diagnstico para el PLC Funciones de diagnstico para redes
14
Instrucciones
Distribucin de las instrucciones
2
2.1
Instrucciones
Las instrucciones pueden dividirse en diferentes grupos principales que se indican en la siguiente tabla:
Grupos de instruccin Instrucciones de entrada Instrucciones de enlace Descripcin Inicio de un enlace, Conexin en serie de contactos Enlace de bloque en serie y paralelo, Almacenamiento y procesamiento de un resultado de enlace, Inversin de seal de los resultados de operacin, Conversin de resultados de operacin hacia resultados pulsados, aplicacin de rels internos de flancos Operandos de bit, contactos de contador y tiempo, Emisin, aplicacin y reposicin de rels internos de errores, Emisin y reposicin de operandos, Emisin diferencial controlada por flanco Inversin del estado de conmutacin de un operando, Generacin de impulsos de conmutacin Desplazamiento de operandos de bits Activacin y desactivacin de los diferentes reas de programa Fin de un rea de programa, Fin de programas principales y subordinados Interrupcin del procesamiento, Paso en vaco en programa Comparacin de datos, por ejemplo =, >, Adicin, sustraccin, multiplicacin, divisin, de datos BIN y BCD, nmeros de coma flotante y bloques de datos BIN, enlace de secuencia de caracteres, Incremento, Decremento Conversin de datos, por ejemplo BCD BIN y BIN BCD Transferencia, intercambio y negacin de datos Salto, llamado de programa subordinado Referencia Pr. 5.1 Pr. 5.2
Instrucciones de salida Conjunto de instrucciones bsicas Instrucciones de desplazamiento Instrucciones de control maestro Instrucciones de fin de programa Otras instrucciones Instrucciones de comparacin Instrucciones aritmticas
Pr. 5.3
Pr. 5.4 Pr. 5.5 Pr. 5.6 Pr. 5.7 Pr. 6.1 Pr. 6.2
Instrucciones de conversin Instrucciones de transferencia Instrucciones de aplicacin Parte I Instrucciones de bifurcacin de programa Llamada de programa de interrupcin Instrucciones de actualizacin de datos Otras instrucciones
Pr. 6.3 Pr. 6.4 Pr. 6.5
Llamada de programa de interrupcin Refrescamiento de enlace y refrescamiento de interfaz de entrada/salida Contador de 1 / 2 fases incrementador/decrementador, Temporizador programable, temporizador de funcin especial, Instruccin de posicionamiento, seal de rampa, Contador de impulsos, salida de impulsos, modulacin de ancho en tiempo, matriz de entrada
Pr. 6.6 Pr. 6.7
Pr. 6.8
21

Grupos de instruccin Instrucciones lgicas Instrucciones de rotacin Instrucciones de desplazamiento Instruccines de procesamiento de bits Instrucciones de procesamiento de datos Instruccin estructurada de programa Descripcin Lgica AND / OR, Lgica OR / NOR Rotacin de datos izq./der. con 16 y 32 bits Desplazamiento por bits o bloques dentro de una palabra de datos Emisin y reposicin de bits, consulta de bits
Instrucciones
Referencia Pr. 7.1 Pr. 7.2 Pr. 7.3 Pr. 7.4
Buscar datos en reas definidas, codificar y decodificar datos, desintegrar e integrar valores de datos Instruccin de repeticin, llamada de programa subordinado, llamada de programa subordinado entre archivos de programa, conmutacin entre rea de programa principal y subordinado, llamada de programa de microcomputador, direccionamiento indexado de un rango completo de programa, almacenamiento de direcciones de operandos indexados en un listado de ndice Escritura y lectura de los datos para un procesamiento posterior en un listado de datos, eliminacin e integracin de determinados bloques de datos en el listado de datos Acceso a la memoria de bfer de un mdulo especial o un mdulo remoto Emisin de seales ASCII hacia las salidas de un mdulo o la visualizacin LED de una CPU Control de errores, estado de rango detentivo (Status Latch), supervisin de exploracin (Sampling Trace), supervisin de programa (Program Trace) Procesamiento de secuencia de caracteres (cdigo ASCII)
Pr. 7.5
Pr. 7.6
Instrucciones de procesamiento para listados de datos Instrucciones para el acceso a la memoria de bfer Instrucciones de aplicacin Parte II Instrucciones de pantalla Instrucciones para diagnstico de errores y eliminacin de errores Instrucciones de procesamiento para secuencias de caracteres Instrucciones para funciones especiales Instrucciones de control de datos Instrucciones de conmutacin para bloques de registros de datos y archivos Instrucciones de reloj Instrucciones para componentes perifricos Instrucciones de programa Otras instrucciones
Pr. 7.7
Pr. 7.8
Pr. 7.9 Pr. 7.10
Pr. 7.11
Instrucciones para funciones trigonomtricas, clculos de raz y exponencial con datos BCD y nmeros de coma flotante Control de los datos de entrada con respecto a los rangos de valor predeterminados, as como almacenamiento de los datos controlados. Conmutacin entre bloques de registros de archivos y archivos
Pr. 7.12
Pr. 7.13
Pr. 7.14
Escritura y lectura de datos de reloj Emisin de mensajes y entrada por teclado para componentes perifricos Instrucciones para cambio de modos de ejecucin de programa Reposicin de WDT, aplicacin y reposicin de posicin de transferencia (Carry), generador de impulsos, lectura y escritura directa de bytes, entrada por teclado, salvaguardia y recuperacin de contenidos de registro de ndice, escritura de datos en registro EEPROM
Pr. 7.15 Pr. 7.16
Pr. 7.17 Pr. 7.18
22
Instrucciones

Grupos de instruccin Instrucciones de actualizacin de datos de red (instrucciones de refrescamiento) Instrucciones extendidas de datos de enlace Descripcin Instrucciones para actualizaciones de datos en mdulos de red. Referencia Pr. 8.5
Instrucciones de datos de enlace Instrucciones de datos de enlace compatibles con la serie A
Lectura y escritura de datos en y desde las estaciones de destino en las redes de destino, transmisin de datos a mdulos de red en estaciones de destino en redes de destino, lectura de datos transmitidos mediante instruccin SEND, solicitud de datos para otras estaciones (operaciones de escritura/lectura con datos de reloj, operaciones RUN-/STOP), lectura y escritura de datos en y desde los mdulos especiales en las estaciones de entrada/salida transferidas. Lectura y escritura de datos en y desde las estaciones de destino en redes de destino, lectura y escritura de datos en y desde las estaciones locales (solamente estaciones maestras), lectura y escritura de datos en y desde los mdulos especiales en las estaciones de entrada/salida transferidas. Lectura y escritura de parmetros de routing (nmero de red y de estacin de la estacin de rel, nmero de estacin de la estacin de routing) Lectura directa de la memoria de mdulo Aplicacin/reposicin de la supervisin (Trace) Escritura de datos en archivo, lectura de datos en archivo
Pr. 8.6
Pr. 8.7
Escritura y lectura de informaciones de routing Lectura de las informaciones de mdulo Deteccin y eliminacin de errores Transferencia de datos desde y hacia los archivos Instrucciones de programa Instrucciones de transferencia Instrucciones para el intercambio de datos en la operacin de CPUs mltiples Ajuste del modo de operacin Instrucciones de transferencia
Pr. 8.8
Pr. 9.1 Pr. 9.2 Pr. 9.3
Instrucciones para una CPU del System Q
Carga de programa desde memoria, eliminacin de programa en memoria Transferencia de datos Integracin de datos en rea comn de memoria, lectura de datos desde rea comn en otra CPU
Pr. 9.4 Pr. 9.5 Pr. 9.6
Instrucciones para una Q4ARCPU
Seleccin del comportamiento de arranque de la CPU y comportamiento en conmutacin a la CPU de reserva de un sistema redundante Transferencia de datos desde una CPU activa hacia una CPU de reserva, intercambio de datos con la memoria de bfer de uno o varios mdulos especiales
Pr. 10.1
Pr. 10.2
Transferencia de datos recibidos en un programa de interrupcin a la CPU, lectura, determinacin o eliminacin de Instrucciones para mdu- una trama de datos definida en funcin de usuario, translos de inferfaz en serie misin de datos mediante trama de datos definida en funcin de usuario Instrucciones para mdulos PROFIBUS/DP Intercambio de datos con memoria de bfer de un mdulo PROFIBUS
Pr. 11.1
Pr. 11.2 Pr. 11.3
Instrucciones para mdulos especiales
Lectura de datos recibidos desde la memoria slida, integracin de los datos en memora slida, establecimiento y Instrucciones para mdu- terminacin de una conexin, eliminacin de la memoria de los ETHERNET errores y desactivacin del LED ERR., lectura del cdigo de error del mdulo ETHERNET, nueva inicializacin del mdulo ETHERNET Instruccin para MELSECNET/10 Definicin de las estaciones enlazadas en la operacin dplex Configuracin de parmetros de red, determinacin de parmetros para actualizacin automtica, lectura o escritura de datos de la memoria de bfer de un mdulo de enlace CC o de la CPU del PLC de estacin, lectura de datos mediante intercambio (handshake) desde la memoria de bfer de una estacin inteligente o integracin en memoria de bfer, lectura de datos del rea de memoria automticamente actualizada o bien integracin de datos en esta rea
Pr. 11.4 Pr. 11.5
Instrucciones para enlace CC
23
Vista sinptica de las instrucciones
Instrucciones
2.2
2.2.1

Explicaciones de la tabla sinptica
Los siguientes prrafos 2.3 a 2.6 contienen una vista sinptica de todas las instrucciones descritas en este manual. A continuacin se describe detalladamente la estructura de la tabla sinptica.
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
+ s, d Adicin y sustraccin de datos binarios de 16 bits +P
(d)+(s) (d) 6.2.1 3 5 6.2.1 (s1)+(s2) (d1) 6.2.1 s1, s2, d1 4 7 6.2.1
+P
(1)
(2)
(3)
(4)
(5)
(6) (7)
(8)
Explicacin de las diferentes columnas: (1) Grupo de instruccin (2) Indicacin del nombre de instruccin (comando) para la programacin Los nombres de instruccin se visualizan en la escritura de MELSEC (para la explicacin de la escritura, vase el Cap. 3.2). Por regla general, se visualizan las instrucciones de 16 bits. En caso de instrucciones de 32 bits, se coloca una D delante del nombre de instruccin. - Instruccin de 16 bits: + - Instruccin de 32 bits: D+ En las instrucciones de pulso, esto quiere decir, las instrucciones que se ejecutan exclusivamente con flanco ascendente, se agrega una P. - Instruccin normal: + - Instruccin de pulso: +P
24
Instrucciones

Instrucciones que procesan secuencias de caracteres, se marcan con un $ puesto adelante: - Instruccin normal: + - Instruccin para secuencias de caracteres: $+
(3) Indicacin de las variables a utilizar Aqu se indican las variables. La fuente de datos se marca con una s (Source), el destino de datos se marca con una d (Destination). Ejemplo: s = cuando existe solamente una fuente de datos s1, s2 = cuando existen varias fuentes de datos s+0, s+1, (s1)+0, (s1)+1 = para instrucciones de 32 bits por ejemplo s1 = Registro de datos D0, (s1)+1 =Registro de datos D1 s+0, s+1, s+2, s+3 = 4 Operandos consecutivos, por ejemplo para una secuencia de bits (4) Significado y procesamiento de la instruccin completa de control
(d+1,d) + (s+1, s) (d+1, d) (d) + (s) (d) Identifica 16 bits

16 bits 16 bits
d+1
Identifica 32 bits d
16 bits de valor superior 16 bits de valor inferior
(5) Visualizacin de la condicin de ejecucin en funcin de la siguiente tabla

Smbolo sin indicacin Condicin de ejecucin La instruccin se ejecuta constante e independientemente del estado de la condicin aplicada. En caso de no aplicarse la condicin de entrada, la instruccin no se ejecuta. La instruccin se ejecuta mientras se aplica la condicin de entrada. En caso de no seguir aplicndose la condicin de entrada, la instruccin no se ejecuta y procesa ms. En esta instruccin se trata de una instruccin pulsada. Se ejecuta solamente una vez en caso de un flanco ascendente de la seal de entrada (por ejemplo, cuando la condicin de entrada conmuta de CON a DESC). A continuacin no sigue ejecutndose y procesndose la instruccin incluso al seguir aplicndose la seal de entrada. En esta instruccin se trata tambin de una instruccin pulsada. Se ejecuta solamente una vez en caso de un flanco descendente de la seal de entrada (por ejemplo, cuando la condicin de entrada conmuta de DESC a CON). A continuacin no sigue ejecutndose y procesndose la instruccin incluso al seguir aplicndose la seal de entrada.
(6+7) Indicacin de los pasos de programa Se indica la cantidad de pasos que se requieren para la ejecucin completa de la instruccin. Aqu se diferencia entre la serie A y Q de MELSEC/ /System Q. Mayores explicaciones se encuentran en el prrafo 3.9. (8) Visualizacin del prrafo de referencia Indica el nmero del cpitulo del manual en el cual se describe la instruccin.
25
Comandos bsicos
Instrucciones
2.3
2.3.1
Comandos bsicos
Instrucciones de entrada
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
LD
Inicio de un enlace (carga) contacto de trabajo) Inicio de un enlace (carga) contacto de reposo) Connexin en serie de contactos de entrada (contacto de trabajo) Conexin en serie de contactos de entrada (contacto de reposo) Conexin en paralelo de contactos de entrada Conexin en paralelo de contactos de entrada Inicio de un enlace controlado por flanco (flanco ascendente) Inicio de un enlace controlado por flanco (flanco descendente) s Conexin en serie, controlador por flanco (flanco ascendente) Conexin en serie, controlado por flanco (flanco descendente) Conexin en paralelo, controlado por flanco (flanco ascendente) Conexin en paralelo, controlado por flanco (flanco descendente)
LDI
AND
ANI
* 1
5.1.1
OR
ORI Instrucciones de entrada
LDP
LDF
ANDP
ANDF
* 1
5.1.2
ORP
ORF
*:
La cantidad de pasos de programa depende los operandos utilizados. Con utilizacin de operandos internos o registros de archivo (R0 a R32767): 1 Con utilizacin de una entrada directamente direccionable (DX) :2 Con utilizacin de otros operandos :3 Con utilizacin de registros de archivo 2R en las tarjetas de memoria, es posible que la cantidad de pasos experimente una duplicacin.
26
Instrucciones
Comandos bsicos
Instrucciones de enlace
2.3.2
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
ANB
Enlace en serie de bloques (Enlace en serie de conmutaciones en paralelo) 1 1 5.2.1 Enlace paralelo de bloques (Enlace paralelo de conmutaciones en serie)
ORB
MPS
Procesamiento de resultado (almacenamiento de resultado) Procesamiento de resultado (lectura de resultado) Procesamiento de resultado (lectura y eliminacin de resultado) 1 1 5.2.2
MRD
MPP Instrucciones de enlace INV MEP
Inversin de seal de los resultados de operacin Conversin de resultados de operacin hacia resultados pulsados (con flanco creciente)
5.2.3
1 MEF Conversin de resultados de operacin hacia resultados pulsados (con flanco descendiente) d Aplicacin del rel interno de flanco con flanco ascendente del resultado de operacin 1 EGF Aplicacin del rel interno de flanco con flanco descendente del resultado de operacin
5.2.4
EGP
5.2.5
27
Comandos bsicos
2.3.3 Instrucciones de salida
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A * 1 5.3.1
OUT
Activacin de salidas
* 1 ** * 1
SET
Activacin de un operando
( (
)
**
5.3.5
RST
Reposicin de un operando
* 1
5.3.6
PLS
Salida con flanco de seal descendente d 2 Salida con flanco de seal descendente * 3 5.3.8
Instrucciones de salida
PLF
FF
Inversin de un operando de bit de salida Generacin de un impulso de conmutacin con una salida directamente direccionable
5.3.9
DELTA
d DELTAP
5.3.11
*: La cantidad de pasos de programa depende los operandos utilizados. La cantidad precisa se indica en el prrafo en el cual se describen las instrucciones individuales. **: Esta condicin de ejecucin se aplica exclusivamente en caso de utilizar un rel interno de errores (F).
2.3.4
Instrucciones de desplazamiento
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
SFT Instrucciones de desplazamiento Desplazamiento de operandos de bit * 3
d SFTP
5.4.1
*: La cantidad de pasos en caso de utilizacin de una CPU AnA, AnAS o AnU se indica en el prrafo 3.9.2 Con una CPU
AnA, AnAS y AnU en estas Instrucciones de Programacin.
28
Instrucciones
Comandos bsicos
Instrucciones de control maestro
2.3.5
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
MC Instrucciones de control maestro
n, d
Activacin de reas particulares del programa Desactivacin de reas particulares del programa
2 * 3/5 1 5.5.1
MCR
*: La cantidad de pasos es de 5 para la instruccin MC y de 3 para la instruccin MCR. Mayores informaciones

acerca de la cantidad de pasos en caso de utilizacin de una CPU AnA, AnAS o AnU se indican en el prrafo 3.9.2 Con una CPU AnA, AnAS y AnU en estas Instrucciones de Programacin.
2.3.6
Instrucciones de fin de programa
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A 5.6.1
FEND Instrucciones de fin de programa END
Terminacin de un rea de programa 1 Terminacin de un programa
5.6.2
2.3.7
Otras instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
STOP Otras instrucciones NOP
Instruccin de interrupcin 1
5.7.1
Paso en vaco en programa
5.7.2
29
Instrucciones de aplicacin I
Instrucciones
2.4
2.4.1
Instrucciones de comparacin
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
LD= AND= OR= LD<> AND<> OR<> LD> AND> Comparacin de datos de 16 bits OR> LD<= AND<= OR<= LD< AND< OR< LD>= AND>= OR>= s1, s2 Salida conmuta, cuando s1 >= s2 3 * 5/7 6.1.1 s1, s2 Salida conmuta, cuando s1 < s2 3 * 5/7 6.1.1 s1, s2 Salida conmuta, cuando s1 <= s2 3 * 5/7 6.1.1 s1, s2 Salida conmuta, cuando s1 > s2 3 * 5/7 6.1.1 s1, s2 Salida conmuta, cuando s1 s2 3 * 5/7 6.1.1 s1, s2 Salida conmuta, cuando s1 = s2 3 * 5/7 6.1.1
*: La cantidad de pasos de programa depende los operandos utilizados. La cantidad precisa se indica en el prrafo en el cual se describen las instrucciones individuales.
2 10
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
LDD= AND= ORD= LDD<> ANDD<> ORD<> LDD> ANDD> Comparacin de datos de 32 bits ORD> LDD<= ANDD<= ORD<= LDD< ANDD< ORD< LDD>= ANDD>= ORD>= s1, s2 Salida conmuta, cuando s1 >= s2 * 3 ** 11 6.1.2 s1, s2 Salida conmuta, cuando s1 < s2 * 3 ** 11 6.1.2 s1, s2 Salida conmuta, cuando s1 <= s2 * 3 ** 11 6.1.2 s1, s2 Salida conmuta, cuando s1 > s2 * 3 ** 11 6.1.2 s1, s2 Salida conmuta, cuando s1 s2 * 3 ** 11 6.1.2 s1, s2 Salida conmuta, cuando s1 = s2 * 3 ** 11 6.1.2
*: La cantidad de pasos de programa depende del tipo de CPU y de los operandos utilizados. En la utilizacin de una CPU de QnA o de una CPU de Q de procesador nico: 3 En la utilizacin de una CPU de Q de procesador mltiple y operandos internos de palabra (sin registro de archivo ZR): 5 Constantes : 5 Operandos de bit cuya direccin es un valor mltiplo de 16, que tienen la denominacin de bloque de bit K8 y que no se procesan por la asignacin de ndice: 5 En la utilizacin de una CPU de Q de procesador mltiple y operandos diferentes a los operandos arriba indicados. 3 Aunque se requiere una cantidad mayor de pasos en la CPU de Q en comparacin con la CPU de QnA, resulta mayor la velocidad de procesamiento. **: La cantidad de pasos de programa depende los operandos utilizados. La cantidad precisa se indica en el prrafo en el cual se describen las instrucciones individuales.
2 11
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
LDE= ANDE= ORE= LDE<> ANDE<> ORE<> LDE> ANDE> Comparacin de nmeros de coma flotante ORE> LDE<= ANDE<= ORE<= LDE< ANDE< ORE< LDE>= ANDE>= ORE>= s1, s2 Salida conmuta, cuando s1 >= s2 3 6.1.3 s1, s2 Salida conmuta, cuando s1 < s2 3 6.1.3 s1, s2 Salida conmuta, cuando s1 <= s2 3 6.1.3 s1, s2 Salida conmuta, cuando s1 > s2 3 6.1.3 s1, s2 Salida conmuta cuando s1 s2 3 6.1.3 s1, s2 Salida conmuta, cuando s1 = s2 3 6.1.3
2 12
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
LD$= AND$= OR$= LD$<> AND$<> OR$<> LD$> AND$> Comparacin con secuencias de caracteres OR$> LD$<= AND$<= OR$<= LD$< AND$< OR$< LD$>= AND$>= OR$>= s1, s2 s1, s2 s1, s2 s1, s2 s1, s2 s1, s2
* Las secuencias de caracteres en s1 y s2 se comparan por caracteres. La salida conmuta, cuando s1 = s2 * Las secuencias de caracteres en s1 y s2 se comparan por caracteres. La salida conmuta, cuando s1 s2 * Las secuencias de caracteres en s1 y s2 se comparan por caracteres. La salida conmuta, cuando s1 > s2 * Las secuencias de caracteres en s1 y s2 se comparan por caracteres. La salida conmuta, cuando s1 <= s2 * Las secuencias de caracteres en s1 y s2 se comparan por caracteres. La salida conmuta, cuando s1 < s2 * Las secuencias de caracteres en s1 y s2 se comparan por caracteres. La salida conmuta, cuando s1 >= s2
6.1.4
6.1.4
6.1.4
6.1.4
6.1.4
6.1.4
*: Las condiciones bajo las cuales pueden ejecutarse las comparaciones de secuencias de caracteres, se describen a continuacin.
Idntico: Todos los caracteres en las secuencias de caracteres son idnticos. Secuencia mayor de caracteres: En caso que las secuencias de caracteres resultan diferentes, se
define la secuencia con la mayor cantidad de caracteres.
Secuencia menor de caracteres: En caso que las secuencias de caracteres resultan diferentes, se
define la secuencia con la menor cantidad de caracteres.
2 13
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
BKCMP= BKCMP<> BKCMP> BKCMP<= BKCMP< Comparacin por bloques de los datos binarios BKCMP>= BKCMP=P BKCMP<>P BKCMP>P BKCMP<=P BKCMP<P BKCMP>=P
s1, s2, n, d1 s1, s2, n, d1 s1, s2, n, d1 s1, s2, n, d1 s1, s2, n, d1 s1, s2, n, d1
Se comparan los caracteres de los bloques de n 16 bits de s1 con los caracteres de los bloques de n 16 bits de s2. El resultado de comparacin se almacena luego en los bloques de n 16 bits de d1. 5 6.1.5
s1, s2, n, d1 s1, s2, n, d1 s1, s2, n, d1 s1, s2, n, d1 s1, s2, n, d1 s1, s2, n, d1
2 14
Instrucciones
Instrucciones aritmticas
2.4.2
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
(d)+(s) (d) + s, d +P (s1)+(s2) (d1) + s1, s2, d1 Adicin y sustraccin de datos binarios de 16 bits +P (d)-(s) (d) s, d -P (s1)-(s2) (d1) s1, s2, d1 -P 4 7 6.2.1 6.2.1 3 5 6.2.1 6.2.1 4 7 6.2.1 6.2.1 3 5 6.2.1 6.2.1
2 15
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
D+ s, d D+P
(d+1, d)+(s+1, s) (d+1, d) * 3 9
6.2.2
6.2.2
D+ s1, s2, d1 Adicin y sustraccin de datos binarios de 32 bits D+P
((s1)+1, s1)+((s2) +1, s2) ((d1)+1, d1) ** 4 11
6.2.2
6.2.2
Ds, d D-P
(d+1, d)-(s+1, s) (d+1, d) * 3 9
6.2.2
6.2.2
Ds1, s2, d1 D-P
((s1)+1, s1)-((s2)+1,s2) ((d1)+1, d1) ** 4 11
6.2.2
6.2.2
*: La cantidad de pasos de programa depende del tipo de CPU y de los operandos utilizados. En la utilizacin de una CPU de QnA o de una CPU de Q de procesador nico: 3 En la utilizacin de una CPU de Q de procesador mltiple y operandos internos de palabra (sin registro de archivo ZR): 5 Constantes: 5 Operandos de bit cuya direccin es un valor mltiplo de 16, que tienen la denominacin de bloque de bit K8 y que no se procesan por la asignacin de ndice: 5 En la utilizacin de una CPU de Q de procesador mltiple y operandos diferentes a los operandos arriba indicados. 3 **: La cantidad de pasos de programa depende del tipo de CPU y de los operandos utilizados. En la utilizacin de una CPU de QnA o de una CPU de Q de procesador nico: 4 En la utilizacin de una CPU de Q de procesador mltiple y operandos internos de palabra (sin registro de archivo ZR): 6 Constantes : 6 Operandos de bit cuya direccin es un valor mltiplo de 16, que tienen la denominacin de bloque de bit K8 y que no se procesan por la asignacin de ndice: 6 En la utilizacin de una CPU de Q de procesador mltiple y operandos diferentes a los operandos arriba indicados. 4
2 16
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A 6.2.4
x s1, s2, d1 Multiplicacin y divisin de datos binarios de 16 bits xP
(s1)x(s2) ((d1)+1, d1) * 4 ** 7
6.2.4 (s1)/(s2) Cuociente (d1), Resto ((d1)+1)
/ s1, s2, d1 /P
6.2.4 * 4 ** 7 6.2.4
Dx s1, s2, d1 Multiplicacin y divisin de datos binarios de 32 bits DxP
((s1)+1, s1)x((s2)+1, s2) ((d1)+3, (d1)+2, (d1)+1, d1)
6.2.4 * 4 ** 11 6.2.4
D/ s1, s2, d1 D/P
((s1)+1, s1)/((s2)+1, s2) Cuociente ((d1)+1, d1), Resto ((d1)+3, (d1)+2)
6.2.4 * 4 ** 11 6.2.4
*: La cantidad de pasos de programa depende del tipo de CPU y de los operandos utilizados. En la utilizacin de una CPU de QnA o de una CPU de Q de procesador nico: 4 En la utilizacin de una CPU de Q de procesador mltiple y operandos internos de palabra (sin registro de archivo ZR): 3 Constantes : 3 Operandos de bit cuya direccin es un valor mltiplo de 16, que tienen la denominacin de bloque de bit K4 y que no se procesan por la asignacin de ndice: 3 En la utilizacin de una CPU de Q de procesador mltiple y operandos diferentes a los operandos arriba indicados. 4 **: La cantidad de pasos de programa depende los operandos utilizados. La cantidad precisa se indica en el prrafo en el cual se describen las instrucciones individuales.
2 17
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A 6.2.5
B+ s, d B+P
(d)+(s) (d) 3 * 7
6.2.5 (s1)+(s2) (d1) s1, s2, d1 4 * 9 6.2.5 (d)-(s) (d) s, d 3 * 7 6.2.5 (s1)-(s2) (d1) s1, s2, d1 4 * 9 6.2.5 (d+1, d)+(s+1,s) (d+1, d) s, d 3 * 9 6.2.6 ((s1)+1, s1)+((s2)+1,s2) ((d1)+1, d1) s1, s2, d1 4
B+
6.2.5
Adicin y sustraccin de datos BCD (4 posiciones)
B+P
B-
6.2.5
B-P
B-
6.2.5
B-P
DB+
6.2.6
DB+P
DB+
6.2.6 * 11 6.2.6
Adicin y sustraccin de datos BCD (8 posiciones)
DB+P (d+1, d)+(s+1,s) (d+1, d) s, d DB-P ((s1)+1, s1)+((s2)+1,s2) ((d1)+1, d1) s1, s2, d1 DB-P 4 3 * 9
DB-
6.2.6
6.2.6
DB-
6.2.6 * 11 6.2.6
2 18
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A 6.2.7
B s1, s2, d1 Multiplicacin y divisin de datos BCD (4 posiciones) BP
(s1)x(s2) ((d1)+1, d1) 4 * 9
6.2.7 (s1)/(s2) Cuociente (d1), Resto ((d1)+1)
B/ s1, s2, d1 B/P
6.2.7 4 * 9 6.2.7
DB s1, s2, d1 Multiplicacin y divisin de datos BCD (8 posiciones) DBP
((s1)+1, s1)x((s2)+1, s2) ((d1)+3, (d1)+2, (d1)+1, d1)
6.2.8 4 * 11 6.2.8
DB/ s1, s2, d1 DB/P
((s1)+1, s1)/((s2)+1, s2) Cuociente ((d1)+1, d1), Resto ((d1)+3, (d1)+2)
6.2.8 4 * 11 6.2.8
2 19
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
E+ s, d E+P
(d+1, d)+(s+1, s) (d+1, d) 3
6.2.9
6.2.9
E+ s1, s2, d1 Adicin y sustraccin de Nmeros de coma flotante E+P
((s1)+1, s1)+((s2) +1, s2) ((d1)+1, d1) 4
6.2.9
6.2.9 (d+1, d)-(s+1, s) (d+1, d) s, d 3 6.2.9
E-
6.2.9
E-P
Es1, s2, d1 E-P
((s1)+1, s1)-((s2)+1,s2) ((d1)+1, d1) 4
6.2.9
6.2.9
Ex s1, s2, d1 Multiplicacin y divisin de Nmeros de coma flotante ExP
((s1)+1, s1)x((s2)+1, s2) ((d1)+1, d1) 4
6.2.10
6.2.10
E/ s1, s2, d1 E/P
((s1)+1, s1)/((s2)+1, s2) Cuociente ((d1)+1, d1) 4
6.2.10
6.2.10
BK+ s1, s2, d, n Adicin y sustraccin de datos binarios por bloques BK+P
Se suma el bloque N n del bloque de 16 bits de s1 con el bloque N n de 16 bits de s2.
6.2.11 5 6.2.11
BKs1, s2, d, n BK-P
Se sustraye el bloque N n de 16 bits de s2 del bloque N n de 16 bits de s1.
6.2.11 5 6.2.11
2 20
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
$+ s, d $+P Enlace de secuencias de caracteres $+ s1, s2, d1 $+P
La secuencia de caracteres en s se anexa a la secuencia de caracteres en d. La secuencia de caracteres enlazada se almacena en d. La secuencia de caracteres en s se anexa a la secuencia de caracteres en d. La secuencia de caracteres enlazada se almacena en d. (d)+1 (d)
6.2.12 3 6.2.12
6.2.12 4 6.2.12
INC d INCP Incrementacin de datos binarios DINC d DINCP (d)-1 (d) DEC d DECP Decrementacin de datos binarios DDEC d DDECP * 2 ** 3 (d+1, d)-1 (d+1, d) 2 ** 3 * 2 ** 3 (d+1, d)+1 (d+1, d) 2 ** 3
6.2.13
6.2.13
6.2.13
6.2.13
6.2.14
6.2.14
6.2.14
6.2.14
*: La cantidad de pasos de programa depende del tipo de CPU y de los operandos utilizados. En la utilizacin de una CPU de QnA o de una CPU de Q de procesador nico: 2 En la utilizacin de una CPU de Q de procesador mltiple y operandos internos de palabra (sin registro de archivo ZR): 3 Constantes : 3 Operandos de bit cuya direccin es un valor mltiplo de 16, que tienen la denominacin de bloque de bit K8 y que no se procesan por la asignacin de ndice: 3 En la utilizacin de una CPU de Q de procesador mltiple y operandos diferentes a los operandos arriba indicados. 2 **: La cantidad de pasos de programa depende los operandos utilizados. La cantidad precisa se indica en el prrafo en el cual se describen las instrucciones individuales.
2 21
2.4.3 Instrucciones de conversin
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A 6.3.1
BCD s, d BCDP Conversin BCD DBCD

Conversin BCD
(s) Conversin BCD (d)
* 5 6.3.1
BIN (0 hasta 9999)
6.3.1 s, d
(s+1, s) (d+1, d) BIN (0 hasta 99999999)
* 9 6.3.1
DBCDP
BIN s, d BINP Conversin BIN DBIN

Conversin BIN
6.3.2
(s) Conversin BIN (d)
BCD (0 hasta 9999)
* 5 6.3.2
6.3.2 s, d
(s+1, s) (d+1, d) BCD (0 hasta 99999999)
* 9 6.3.2
DBINP
FLT s, d Conversin de nmeros binarios a nmeros de coma flotante FLTP
Conversin de nmero de coma flotante (s+1, s) (d) Nmero binario (-32768 hasta 32767)
6.3.3 3 6.3.3
DFLT s, d DFLTP
(s+1, s)
Conversin de nmero de coma flotante
6.3.3 3 6.3.3
(d+1, d)
Nmero binario (-2147483648 hasta 2147483647)
INT
Conversin BIN
6.3.4 s, d
(s+1, s) (d)
3 6.3.4
Conversin de nmeros de coma flotante en nmeros binarios
INTP
Nmero de coma flotante
DINT s, d DINTP 3
6.3.4
6.3.4
*: La cantidad de pasos de programa depende de los operandos utilizados. La cantidad precisa se indica en el prrafo en el cual se describen las instrucciones individuales.
2 22
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A 6.3.5
Conversin de datos binarios de 16 bits a datos binarios de 32 bits
DBL
Conversin
s, d DBLP
(s)
(d+1, d) BIN- (-32768 hasta 32767)
3 6.3.5
Conversin de datos binarios de 32 bits a datos binarios de 16 bits
WORD s, d WORDP
Conversin (s+1, s) (d) BIN-(-32768 hasta 32767)
6.3.6 3 6.3.6
GRY s, d Conversin de datos binarios de 16/32 bits al cdigo Gray GRYP

(s)
(d) Nmero binario (-32768 hasta 32767)
Conversin al cdigo Gray
6.3.7 3 6.3.7
DGRY s, d DGRYP
(s+1, s)
(d+1, d) Nmero binario (-2147483648 hasta 214748364 7)
Conversin al cdigo Gray
6.3.7 3 6.3.7
GBIN s, d Conversin de datos de cdigo Gray a datos binarios de 16/32 bits GBINP
(s)
Conversin BIN (d) Cdigo Gray (-32768 hasta 32767)
6.3.8 3 6.3.8
DGBIN s, d DGBIN
Conversin BIN (s+1, s) (d+1, d) Cdigo Gray (-2147483648 hasta 214748364 7)
6.3.8 3 6.3.8
NEG Formacin de complemento a dos de datos binarios de 16/ 32 bits (inversin de signos) d NEGP 2 * 3
6.3.9
6.3.9
DNEG d DNEGP
(d+1, d) Datos BIN (d+1, d)
6.3.9 2 * 3 6.3.9
2 23
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
Inversin de signos en nmeros de coma flotante
ENEG d ENEGP
(d+1, d) (d+1, d) Nmero de coma flotante
6.3.10 2 6.3.10
Conversin de datos BIN a datos BCD por bloques
BKBCD
s, d, n
BKBCDP
s, d, n
Convierte el bloque N n de 16 bits en s y almacena en d el bloque de datos BCD N n de 4 posiciones correspondientemente convertido.
6.3.11 4 6.3.11
Conversin de datos BCD a datos BIN por bloques
BKBIN
s, d, n
BKBINP
s, d, n
Convierte el bloque de datos BCD N n de 4 posiciones en s y almacena en de el bloque N n de 16 bits correspondientemente convertido.
6.3.12 4 6.3.12
2 24
Instrucciones
Instrucciones de transferencia
2.4.4
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
MOV Transferencia de datos de 16 bits MOVP
s, d
(s) (d)
* 3
*** 5
6.4.1
s, d
DMOV Transferencia de datos de 32 bits DMOVP
s, d
+1, s) (d+1, d)
** 3
*** 7
6.4.1
s, d
EMOV Transferencia de nmeros de coma flotante EMOVP
s, d
(s+1, s) (d+1, d) Nmero de coma flotante
6.4.2
s, d
$MOV Transferencia de secuencias de caracteres $MOVP
s, d
Transmite los bytes almacenados en s de la secuencia de caracteres hacia d.
6.4.3
s, d
CML Inversin de datos binarios de 16 bits CMLP
s, d
(s) (d)
* 3
*** 5
6.4.4
s, d
DCML Inversin de datos binarios de 32 bits DCMLP
s, d
(s+1, s) (d1+1, d1)
** 3
*** 7
6.4.4
s, d
*: La cantidad de pasos de programa depende del tipo de CPU y de los operandos utilizados. En la utilizacin de una CPU de QnA o de una CPU de Q de procesador nico: 3 En la utilizacin de una CPU de Q de procesador mltiple y operandos internos de palabra (sin registro de archivo ZR): 2 Constantes : 2 Operandos de bit cuya direccin es un valor mltiplo de 16, que tienen la denominacin de bloque de bit K4 y que no se procesan por la asignacin de ndice: 2 En la utilizacin de una CPU de Q de procesador mltiple y operandos diferentes a los operandos arriba indicados. 3 **: La cantidad de pasos de programa depende del tipo de CPU. En la utilizacin de una CPU de Q de procesador nico: 2 En la utilizacin de una CPU de QnA o de una CPU de Q de procesador mltiple: 3 ***: La cantidad de pasos de programa depende los operandos utilizados. La cantidad precisa se indica en el prrafo en el cual se describen las instrucciones individuales.
2 25
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin
Pasos
Referencia
BMOV Transmisin de bloques de datos binarios BMOVP
s, n, d
(s)
(d) n
* 9
6.4.5
s, n, d
FMOV Transmisin de un bloque de datos binarios FMOVP
s, n, d
(d) (s) n
* 9
6.4.6
s, n, d
XCH Intercambio de datos binarios de 16 bits XCHP
d1, d2
(d1) (d2)
* 5
6.4.7
d1, d2
DXCH Intercambio de datos binarios de 32 bits DXCHP
d1, d2
((d1)+1, d1) ((d2)+1, d2)
* 7
6.4.7
d1, d2
Intercambio de bloques de datos binarios por bloques
BXCH
n, d1, d2
(d1) (d2)
4
n
6.4.8
BXCHP
n, d1, d2
Intercambio de bytes dentro de un nmero binario
SWAP
s 3 6.4.9
SWAPP
2 26
Instrucciones
Instrucciones de bifurcacin de programa
2.4.5
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
CJ
Salto condicionado (p = destino de salto) 2 * 3 6.5.1
Instrucciones Instrucciones de salto
SCJ
Salto condicionado al siguiente ciclo (p = destino de salto) Instruccin de salto (p = destino de salto) Salto al fin de programa 2
JMP
* 3
6.5.1
GOEND
6.5.2
2.4.6
Instruccin para llamada de interrupcin de programa
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A * 1 * 1 6.6.1
Interrupcin prevenida Interrupcin posible Esquemas de bits de las condiciones de ejecucin de programas de interrupcin Retorno del programa de interrupcin al programa principal
DI
Previene la ejecucin de un programa de interrupcin Posibilita la ejecucin de un programa de interrupcin El esquema indicado en s contiene bits que estn asignados a las diferentes direcciones de interrupcin.
EI
6.6.1
IMASK
* 1
6.6.1
Fin de programa de interrupcin IRET 1
* 1
6.6.2
2 27
2.4.7 Instruccin de actualizacin de datos
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
Actualizacin parcial de entrada/salida
RFS
s, n
La instruccin RFS actualiza las entradas y salidas de las reas seleccionadas para un ciclo de programa. La instruccin SEG posibilita la actualizacin de un rea de direcciones de entrada y salida con condicin de entrada aplicada. En caso de no estar activado (0) el SM775 (con el MELSEC Q), se ejecuta una actualizacin de los datos de red e interfaz (refrescamiento de enlace) y un procesamiento global de datos (procesamiento END). La instruccin DI previene la ejecucin de un refrescamiento de enlace hasta que se indique una instruccin EI en la secuencia de programa. La ejecucin de un refrescamiento de enlace se posiblita despus de aplicar una instruccin EI.
6.7.1
Actualizacin parcial de entrada/salida
SEG
s, d
* 9
6.7.2
Instruccin de actualizacin para datos de red e interfaz
COM
* 3
6.7.3
Prevencin de la ejecucin del refrescamiento de enlace
DI
6.7.4
Posibilitacin de la ejecucin del refrescamiento de enlace
EI
6.7.4
2 28
Instrucciones
Otras instrucciones
2.4.8
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
Contador incrementador/ decrementador de 1 fase
s+0
UDCNT1
s, n, d
s+1
Valor actual del contador Momento de conmutacin del contacto de contador
6.8.1
Contador incrementador/ decrementador de 2 fases
s+0
UDCNT2
s, n, d
s+1
Valor actual del contador Momento de conmutacin del contacto de contador
6.8.2
Temporizador programable
TTMR
d, n
(Tiempo durante el cual se activa el TTMR) x n (d) n=0:1, n=1:10, n=2:100 La instruccin STMR utiliza las salidas indicadas en d+0 a d+3 para realizar las cuatro funciones diferentes del temporizador: d+0:Salida de temporizador con retardo de desactivacin d+1:Salida de temporizador con impulso de activacin (activacin con flanco descendiente) d+2:Salida de temporizador con impulso de activacin (con flanco creciente) d+3:Salida de temporizador con retardo de activacin
6.8.3
Temporizador de funciones especiales (temporizadores lentos)
STMR
s,n, d
6.8.4
Temporizador de funciones especiales (temporizadores rpidos)
STMRH
s,n, d
vase arriba
6.8.4
Instruccin de posicionamiento para mesas rotativas
ROTC
s, n1, n2, d
Con la instruccin ROTC es posible posicionar una mesa rotativa con la cantidad de sectores (particin) indicada en nl de tal modo que un sector indicado en s+2 se desplaza hacia una posicin indicada en s+1. La instruccin RAMP aumenta gradualmente el contenido en (d1)+0 del valor indicado en n1 hasta alcanzar el valor final indicado en n2. La instruccin SPD cuenta los impulsos de la entrada indicada en s durante la duracin indicada en n y almacena el resultado de la medicin en d. La instruccin PLSY emite impulsos con la frecuencia indicada en s1 y con la cantidad indicada en s2 hacia la salida indicada en d.
6.8.5
Seal de rampa
RAMP
n1, n2, n3, d1, d2
6.8.6
Contador de impulsos Salida de impulso con cantidad ajustable de impulsos
SPD
s, n, d
6.8.7
PLSY
s1, s2, d
6.8.8
2 29
Instrucciones
Modulacin de ancho en tiempo
PWM
n1, n2, d
n1 n2 d
6.8.9
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
Formacin de una matriz de entrada
MTR
s, n , d1, d2
La instruccin MTR entra por lectura las informaciones comenzando con s 16. La cantidad de repeticiones de este proceso (series) se indica en n. Los estados respectivos de las informaciones entradas por lectura, se almacenan comenzando en d2.
6.8.10
2 30
Instrucciones
Instrucciones de aplicacin II
2.5
2.5.1
Instrucciones lgicas
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
WAND s, d WANDP WAND s1, s2, d1 WANDP DAND Producto lgico s, d DANDP DAND s1, s2, d DANDP BKAND s1, s2, n, d BKANDP
(d) (s) (d) 3
*** 5
7.1.1
(s1) (s2) (d1) 4
*** 7
7.1.1
(d+1,d) (s+1, s) (d+1, d)
* 4
*** 9
7.1.1
((s1)+1, s1) ((s2)+1, s2) (d+1, d)
** 4
7.1.1
(s1)
(s2)
(d)
5
n
7.1.2
*: La cantidad de pasos de programa depende del tipo de CPU y de los operandos utilizados. En la utilizacin de una CPU de QnA: 4 En la utilizacin de una CPU de Q de procesador nico: 3 En la utilizacin de una CPU de Q de procesador mltiple y operandos internos de palabra (sin registro de archivo ZR): 6 Constantes : 6 Operandos de bit cuya direccin es un valor mltiplo de 16, que tienen la denominacin de bloque de bit K8 y que no se procesan por la asignacin de ndice: 6 En la utilizacin de una CPU de Q de procesador mltiple y operandos diferentes a los operandos arriba indicados. 4 **: La cantidad de pasos de programa depende del tipo de CPU y de los operandos utilizados. En la utilizacin de una CPU de QnA: 4 En la utilizacin de una CPU de Q y operandos internos de palabra (sin registro de archivo ZR): 6 Constantes : 6 Operandos de bit cuya direccin es un valor mltiplo de 16, que tienen la denominacin de bloque de bit K8 y que no se procesan por la asignacin de ndice: 6 En la utilizacin de una CPU de System Q y operandos diferentes a los operandos arriba indicados. 4 ***: La cantidad de pasos de programa depende los operandos utilizados. La cantidad precisa se indica en el prrafo en el cual se describen las instrucciones individuales.
2 31
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
WOR s, d WORP WOR s1, s2, d1 WORP DOR Adicin lgica s, d DORP DOR s1, s2, d DORP BKOR s1, s2, n, d BKORP
(d) (s) (d) 3
*** 5
7.1.3
(s1) (s2) (d1) 4
*** 7
7.1.3
(d+1, d) (s+1, s) (d+1, d)
* 4
*** 9
7.1.3
((s1)+1,s1) ((s2)+1, s2) (d+1, d)
** 4
7.1.3
(s1)
(s2)
(d)
5
n
7.1.4
*: La cantidad de pasos de programa depende del tipo de CPU y de los operandos utilizados. En la utilizacin de una CPU de QnA: 4 En la utilizacin de una CPU de Q de procesador nico: 3 En la utilizacin de una CPU de Q de procesador mltiple y operandos internos de palabra (sin registro de archivo ZR): 6 Constantes : 6 Operandos de bit cuya direccin es un valor mltiplo de 16, que tienen la denominacin de bloque de bit K8 y que no se procesan por la asignacin de ndice: 6 En la utilizacin de una CPU de Q de procesador mltiple y operandos diferentes a los operandos arriba indicados. 4 **: La cantidad de pasos de programa depende del tipo de CPU y de los operandos utilizados. En la utilizacin de una CPU de QnA: 4 En la utilizacin de una CPU de Q y operandos internos de palabra (sin registro de archivo ZR): 6 Constantes : 6 Operandos de bit cuya direccin es un valor mltiplo de 16, que tienen la denominacin de bloque de bit K8 y que no se procesan por la asignacin de ndice: 6 En la utilizacin de una CPU de System Q y operandos diferentes a los operandos arriba indicados. 4 ***: La cantidad de pasos de programa depende los operandos utilizados. La cantidad precisa se indica en el prrafo en el cual se describen las instrucciones individuales.
2 32
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
WXOR s, d WXORP WXOR s1, s2, d1 WXORP DXOR Lgica ODER exclusiva DXORP DXOR s1, s2, d DXORP BKXOR s1, s2, n, d BKXORP s, d
(d) (s) (d) 3 *** 5 7.1.5
(s1) (s2) (d1) 4 *** 7 7.1.5
(d+1, d) (s+1, s) (d+1, d)
* 4
*** 9
7.1.5
((s1)+1,s1) ((s2)+1, s2) (d+1, d)
** 4
7.1.5
(s1)
(s2)
(d)
5
n
7.1.6
*: La cantidad de pasos de programa depende del tipo de CPU y de los operandos utilizados. En la utilizacin de una CPU de QnA: 4 En la utilizacin de una CPU de Q de procesador nico: 3 En la utilizacin de una CPU de Q de procesador mltiple y operandos internos de palabra (sin registro de archivo ZR): 6 Constantes : 6 Operandos de bit cuya direccin es un valor mltiplo de 16, que tienen la denominacin de bloque de bit K8 y que no se procesan por la asignacin de ndice: 6 En la utilizacin de una CPU de Q de procesador mltiple y operandos diferentes a los operandos arriba indicados. 4 **: La cantidad de pasos de programa depende del tipo de CPU y de los operandos utilizados. En la utilizacin de una CPU de QnA: 4 En la utilizacin de una CPU de Q y operandos internos de palabra (sin registro de archivo ZR): 6 Constantes : 6 Operandos de bit cuya direccin es un valor mltiplo de 16, que tienen la denominacin de bloque de bit K8 y que no se procesan por la asignacin de ndice: 6 En la utilizacin de una CPU de Q y operandos diferentes a los operandos arriba indicados. 4 ***: La cantidad de pasos de programa depende los operandos utilizados. La cantidad precisa se indica en el prrafo en el cual se describen las instrucciones individuales.
2 33
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
WNXR s, d WNXRP WNXR s1, s2, d1 WNXRP DNXR s, d DNXRP DNXR s1, s2, d DNXRP BKXNR s1, s2, n, d BKXNRP
(d) (s) (d) 3 *** 5 7.1.7
(s1) (s2)
(d1)
4 *** 7 7.1.7
Lgica NOR exclusiva
(d+1, d) (s+1, s) (d+1, d)
* 3
*** 9
7.1.7
((s1)+1, s1) ((s2)+1, s2) (d+1, d)
** 4
7.1.7
(s1)
(s2)
(d)
5
n
7.1.8
*: La cantidad de pasos de programa depende del tipo de CPU y de los operandos utilizados. En la utilizacin de una CPU de QnA: 4 En la utilizacin de una CPU de Q de procesador nico: 3 En la utilizacin de una CPU de Q de procesador mltiple y operandos internos de palabra (sin registro de archivo ZR): 6 Constantes : 6 Operandos de bit cuya direccin es un valor mltiplo de 16, que tienen la denominacin de bloque de bit K8 y que no se procesan por la asignacin de ndice: 6 En la utilizacin de una CPU de Q de procesador mltiple y operandos diferentes a los operandos arriba indicados. 4 **: La cantidad de pasos de programa depende del tipo de CPU y de los operandos utilizados. En la utilizacin de una CPU de QnA: 4 En la utilizacin de una CPU de Q y operandos internos de palabra (sin registro de archivo ZR): 6 Constantes : 6 Operandos de bit cuya direccin es un valor mltiplo de 16, que tienen la denominacin de bloque de bit K8 y que no se procesan por la asignacin de ndice: 6 En la utilizacin de una CPU de Q y operandos diferentes a los operandos arriba indicados. 4 ***: La cantidad de pasos de programa depende los operandos utilizados. La cantidad precisa se indica en el prrafo en el cual se describen las instrucciones individuales.
2 34
Instrucciones
Instrucciones de rotacin
2.5.2
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
ROR n, d Rotacin de datos a la derecha (16 bits) RORP
b15
(d)
b0
SM700
3 Rota n bits hacia la derecha
* 3
7.2.1
RCR
b15 (d) b0 SM700
n, d RCRP Rota n bits hacia la derecha

SM700 b15 (d) b0
* 3
7.2.1
ROL n, d Rotacin de datos a la izquierda (16 bits) ROLP
3 Rota n bits hacia la izquierda
* 3
7.2.2
RCL n, d RCLP
SM700
b15
(d)
b0
* 3
7.2.2
DROR n, d Rotacin de datos a la derecha (32 bits) DRORP Rota n bits hacia la derecha
(d+1) b31 b16 (d) b15 b0
* 3
7.2.3
DRCR n, d DRCRP
SM700
3 Rota n bits hacia la derecha
* 3
7.2.3
DROL n, d Rotacin de datos a la izquierda (32 bits) DROLP Rota n bits hacia la izquierda
(d+1) SM700 b31 b16 (d) b15 b0
* 3
7.2.4
DRCL n, d DRCLP
* 3
7.2.4
2 35
2.5.3 Instrucciones de desplazamiento
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
SFR
b15 bn b0
Desplazamient o de una palabra de datos de 16 bits por n bits
n, d SFRP
b15 00 b0 SM700
* 3
7.3.1
SFL n, d SFLP
b15
bn
b0
3
SM700 b15 b0 00
* 3
7.3.1
BSFR n, d Desplazamient o de un operando de n bits por 1 bit BSFRP
n (d)
3
SM700 0
* 7
7.3.2
BSFL n, d BSFLP
SM700
n (d)
3
0
* 7
7.3.2
DSFR n, d Desplazamient o de un operando de n palabras por 1 direccin DSFRP

0
n (d)
* 7
7.3.3
DSFL n, d DSFLP
n (d)
3
0
* 7
7.3.3
2 36
Instrucciones
Instrucciones de procesamiento de bits
2.5.4
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
BSET n, d Activacin/ reposicin de bits individuales BSETP

(d) b15 bn 1 b0
* 3
7.4.1
BRST n, d BRSTP
(d) b15
bn 0
b0
* 7
7.4.1
TEST s1, s2, d Consulta de estado de bits individuales en palabras de datos de 16/32 bits TESTP
(s1) b15
bis
b0
(d)
7.4.2
Bit denominado por s2
DTEST s1, s2, d DTESTP
(s1) b31
bis
b0
(d)
7.4.2
Bit denominado por s2
BKRST Reposicin de rangos de bits BKRSTP s, n
(s)
EIN AUS
RESET
(s) AUS AUS n AUS AUS
7.4.3
EIN EIN
2 37
2.5.5 Instrucciones de procesamiento de datos
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
SER s1, s2, n (A) s1, s2, n, d (Q) SERP Bsqueda de datos de 16 bits 5 * 9 7.5.1
DSER s1, s2, n (A) s1, s2, n, d (Q) DSERP 5 * 9 7.5.1
SUM s (A) s, d (Q) SUMP Control de bits de datos (16/32 bits) 3 * 3 7.5.2
DSUM s (A) s, d (Q) DSUMP

Decodificacin de 8 a 256 bits
* 3
7.5.2
DECO Decodificacin de datos DECOP s, d, n

(s)
decodificar entschlsseln
n
(d) 2 Bit
n
* 9
7.5.3
Codificacin de 256 a 8 bits
ENCO Codificacin de datos ENCOP s, d, n
(d) 2 Bit n
n
codificar
(s)
* 9
7.5.4
SEG Decodificacin de 7 segmentos SEGP s, d

(s)
b3
bis
b0 (d) 7SEG
7.5.5
2 38
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
DIS s, n, d DISP
Los valores de datos de 16 bits se separan en grupos de 4 bits respectivamente. Los valores de datos a separar se definen en s, la cantidad de los grupos de 4 bits en n y la primera direccin de destino en d. Los 4 bits de valores ms bajos respectivamente, se separan en hasta cuatro valores de datos de 16 bits y se almacenan conjuntamente con los estados en un valor de datos de 16 bits. Los datos a partir del s1 se separan en grupos de bits con el tamao indicado en s2. Los grupos de bits separados se almacenan individualmente en d.
* 9
7.5.6
UNI s, n, d UNIP
* 9
7.5.7
NDIS s1, s2, d Integracin y desintegracin de palabras de datos de 16 bits NDISP
4 NUNI s1, s2, d NUNIP Los tamaos de los grupos de bits indicados a partir de s2, se separan del s1 y se combinan con un valor de datos. Los grupos de bits se almacenan secuencialmente a partir de d. En la instruccin se definen los valores de datos a separar en s, la cantidad de los grupos de bytes en n y la primera direccin de destino en d. 4 BTOW s, n, d BTOWP Busca en los bloques de datos de 16 bits por el valor ms grande. La cantidad de los bloques de datos a revisar se indica en n. En d se almacena el valor ms grande encontrado en s hasta s+(n-1). 4 DMAX s, n, d DMAXP Busca en los bloques de datos de 32 bits por el valor ms grande. La cantidad de los bloques de datos a revisar se indica en n. En d se almacena el valor ms grande encontrado en s hasta s+(n-1). La direccin inicial de los valores de datos combinados se define en s, la cantidad de grupos de bytes en n y la direccin de destino en d.
7.5.8
WTOB s, n, d WTOBP
7.5.9
MAX s, n, d Bsqueda de valores mximos en datos de 16/32 bits MAXP
7.5.10
2 39
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
MIN s, n, d Bsqueda de valores mnimos en datos de 16/32 bits MINP
Busca en los bloques de datos de 16 bits por el valor ms pequeo. La cantidad de los bloques de datos a revisar se indica en n. En d se almacena el valor ms pequeo encontrado en s hasta s+(n-1). 4 7.5.11 Busca en los bloques de datos de 32 bits por el valor ms pequeo. La cantidad de los bloques de datos a revisar se indica en n. En d se almacena el valor ms pequeo encontrado en s hasta s+(n-1). Clasifica la cantidad indicada con n en los datos de 16 bits indicados en sl en secuencia ascendente o descendente.
DMIN s, n, d DMINP
SORT
SORTP Clasificacin de los datos de 16/32 bits DSORT s1, n, s2, d1, d2 Clasifica la cantidad indicada en n en los datos de 32 bits indicados en sl en secuencia ascendente o descendente. 6 7.5.12
DSORTP Suma los n valores binarios de 16 bits a partir de 2 y almacena estos en d y d+1. s, n, d Formacin de suma de bloques de datos binarios de 16/32 bits WSUMP Suma los n valores binarios de 32 bits a partir de s y s+1 y almacena estos en d a d+3. s, n, d DWSUMP 4 7.5.14 4 7.5.13
WSUM
DWSUM
2 40
Instrucciones
Instruccin estructurada de programaen
2.5.6
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A * 3 7.6.1
FOR
Instruccines de repeticin
NEXT
La combinacin de instrucciones FORNEXT posibilita la repeticin de secuencias individuales de programa sin definicin de una condicin de entrada. La cantidad de repeticiones se define en n. La instruccin BREAK interrumpe el bucle FOR-NEXT durante la ejecucin y salta al punter/rtulo indicado en p. La llamada de una rutina de subprograma con una instruccin CALL se efecta mediante la indicacin del rtulo de la rutina de subprograma. Mediante una instruccin RET se identifica el fin de una rutina de subprograma. Mediante la reposicin de la condicin de ejecucin de la instruccin FCALL se conmutan los contactos y las bobinas de la rutina de subprograma indicada en p (puntero/ rtulo) a un estado como que la condicin de ejecucin correspondiente no se haya activado. La llamada de una rutina de subprograma en un archivo de programa con una instruccin ECALL se efecta mediante la indicacin del nombre de archivo del archivo de programa y mediante la indicacin del rtulo de la rutina de subprograma.
* 1
BREAK p, d BREAKP
7.6.2
CALL p CALLP
* 3
7.6.3
RET Llamada de subprograma FCALL
* 1
7.6.4
p FCALLP
7.6.5
ECALL Llamada de subprograma entre archivos de programa
Nombre de archivo, p ECALLP
7.6.6
2 41
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
EFCALL
Llamada de subprograma entre archivos de programa
Nombre de archivo, p EFCALLP
Con la reposicin de la condicin de ejecucin de la instruccin EFCALL se conmutan los contactos y las bobinas de la rutina de subprograma indicada en p (puntero/rtulo) en el archivo de programa indicado con el nombre de archivo, a un estado como que no se haya activado la condicin de ejecucin correspondiente de la instruccin respectiva que activa un contacto o bien una bobina. Con la condicin de entrada cumplida, la instruccin conmuta entre el rea de programa MAIN y SUB. Con la condicin de entrada aplicada, la instruccin SUB activa el programa de microcomputador que se encuentra en la direccin "n". Las instrucciones IX e IXEND realizan un direccionamiento indexado de las direcciones de operandos en la seccin de programa que se programa entre las instrucciones IX e IXEND. Las instrucciones IXDEV e IXSET leen las direcciones de un operando ubicado en el rea de offset y escriben estos valores de offset como listado de ndice en el operando indicado en d.
7.6.7
Conmutacin entre rea de programa MAIN y SUB
CHG
7.6.8
Llamada de programa de microcomputa dor
SUB n SUBP IX s
7.6.9
Direccionamie nto indexado de una seccin global de programa
7.6.10 1
IXEND
Almacenamien to de la direccin de operandos indexada en un listado de ndice
IXDEV
1 7.6.11 3
IXSET
p, d
2 42
Instrucciones
Instruccin de procesamiento para listados de datos
2.5.7
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
Escritura de datos en un listado de datos
FIFW s, d FIFWP 3 * 7 7.7.1
Lectura de datos inicialmente ingresados del listado de datos Lectura de datos finalmente ingresados del listado de datos Eliminacin de bloques de datos determinados del listado de datos Integracin de de bloques de datos determinados en el listado de datos
FIFR s, d FIFRP
(s) Puntero Puntero - 1 (d )
* 7
7.7.2
FPOP s, d FPOPP
(s) Puntero Puntero - 1(d )
3
Puntero- + 1 Operando
7.7.3
FDEL
(s) Puntero Puntero - 1(d )
FDELP s, n, d FINS
(s)
Denominado por n
4
(d) Puntero Puntero + 1
7.7.4
FINSP
Denominado por n
2 43
2.5.8 Instrucciones para el acceso a la memoria de bfer
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
FROM
Lee los datos de 1 palabra (16 bits) del rea de memoria de bfer de un mdulo especial. n1, n2, n3, d 5 Lee datos de 2 palabras (32 bits) de la memoria de bfer de un mdulo especial. * 9 7.8.1
Lectura de datos de un mdulo especial
FROMP
DFRO
DFROP Escribe los datos de 1 palabra (16 bits) del la memoria de la CPU en la memoria de bfer de un mdulo especial. s, n1, n2, n3 DTO Escribe los datos de 2 palabras (32 bits) en la memoria de bfer de un mdulo especial. 5 * 9 7.8.2
TO
Escritura de datosen un mdulo especial
TOP
DTOP Lee datos de 1 palabra (16 bits) de una estacin remota n1, n2, n3, d (FROM(P)/ DFRO(P)) s, d PRC
FROM, PRC
Lectura de datos de una estacin remota
FROMP, PRC
DFRO, PRC
Lee datos de 2 palabras (32 bits) de una estacin remota
* 7/9
7.8.3
DFROP, PRC Escribe datos de 1 palabra (16 bits) de una estacin remota
TO, PRC
Escritura de datos en una estacin remota
TOP, PRC
DTO, PRC
s, n1, n2, n3 (TO(P)/DTO(P)) s, d (PRC)
Escribe los datos de 2 palabras (32 bits) en una estacin remota.
* 7/9
7.8.4
DTOP, PRC
2 44
Instrucciones
Instrucciones de pantalla
2.5.9
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
PR
s, d
Emisin ASCII
Activacin (1) de SM701 (serie Q/System Q): Emisin de una secuencia de caracteres ASCII con 16 caracteres a un mdulo de salida. La secuencia de caracteres se divide en 2 por 8 caracteres y se lee del rea de direcciones s para ser emitida a las salidas definidas en d. Sin activacin (0) de SM701 (Q-Serie/ System Q): Emisin de una secuencia de caracteres ASCII hasta el cdigo de caracter "00H" del rea de direcciones s como cdigo hexadecimal a las direcciones definidas en d. Emite un comentario (en cdigo ASCII) al mdulo de salida. En caso de activacin (1) de un SM701 (serie Q/System Q), semiten 16 caracteres. En caso de no estar activado (0) el SM701, se emiten 32 caracteres. La instruccin LED llama los datos ASCII (16 caracteres) de 8 direcciones de un rea de direcciones predefinido y visualiza estos en una pantalla LED de una CPU apropiada. La instruccin LEDS llama comentarios (16 caracteres) de un rea de direcciones predefinida en s y visualiza estos en una pantalla LED de una CPU apropiada. Visualizacin de caracteres ASCII en la pantalla LED de la CPU
* 7
7.9.1
PRC
s, d
* 7
7.9.2
LED
* 3
7.9.3
Visualizacin de caracteres ASCII y comentarios
LEDC
s (Q)
* 3
7.9.4
LEDA n LEDB
* 13
7.9.5
Eliminar la visualizacin
LEDR
Reposicin de rels internos de errores y visualizaciones de pantalla
* 1
7.9.6
2 45
2.5.10 Deteccin y eliminacin de errores
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
CHKST
Arranca la ejecucin de la instruccin CHK. Cuando no est activada (0) la condicin de ejecucin de la instruccin CHKST, se ejecuta el siguiente paso de programa despus de la instruccin CHK. Posibilita un control de errores en una disposicin de contactos con interruptores lmite. Al presentarse un error en esta disposicin, se aplica el operando d1 y se almacena el cdigo de error correspondiente en el operando d2. Posibilita un control de errores en una disposicin de contactos con interruptores lmite. Al presentarse un error en esta disposicin, se aplica el operando d1 y se almacena el cdigo de error correspondiente en el operando d2. Genera los redes de control para la instruccin CHK y arranca el rea de programa con las redes de control generados. Instruccin final para el rea de programa con las redes de control generados. Efecta el almacenamiento intermedio de los datos de operandos definidos que se salvaguardan en la memoria de estado de rango detentivo. Aqu pueden controlarse y visualizarse. Se eliminan los datos almacenados intermediariamente en el rango de estado de rango detentivo y se repone la instruccin SLT. Activacin del Sampling Trace Reposicin del Sampling Trace 1 1 7.10.5 1 7.10.1
CHK (Q)
Control de errores
CHK (A)
d1, d2
7.10.2
CHKCIR
7.10.3
CHKEND
SLT Activacin/ reposicin del estado de rango detentivo SLTR
7.10.4
Activacin/ reposicin de la supervisin de exploracin (Sampling Trace)
STRA STRAR
2 46
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
PTRA Ejecucin/ activacin/ reposicin de la supervisin de programa (Program Trace) PTRAR
Activacin del Program Trace Reposicin del Program Trace Ejecucin del Program Trace 1 7.10.6
PTRAEXE
PTRAEXEP
2 47
2.5.11
Instrucciones
Instrucciones de procesamiento para secuencias de caracteres
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
BINDA
Conversin de datos binarios de 16/32 bits en nmeros decimales en cdigo ASCII
BINDAP s, d DBINDA
Convierte el nmero binario de 16 bits indicado en s hacia un nmero decimal de 5 posiciones en cdigo ASCII y almacena ste en d. 3 Convierte los nmeros binarios de 32 bits indicados en s hacia un nmero decimal de 10 posiciones en cdigo ASCII y almacena stos en d. Convierte los datos binarios de 16 bits indicados en s hacia un nmero binario de 4 posiciones en cdigo ASCII y almacena ste en d. s, d 3 Convierte los datos binarios de 32 bits indicados en s hacia un nmero binario de 8 posiciones en cdigo ASCII y almacena ste en d. Convierte los datos BCD de 4 posiciones, indicados en s, hacia el formato ASCII y almacena stos en d. s, d 3 Convierte los datos BCD de 8 posiciones, indicados en s, hacia el formato ASCII y almacena stos en d. 7.11.3 7.11.2 7.11.1
DBINDAP
BINHA Conversin de datos binarios de 16/32 bits en nmeros hexadecimales en cdigo ASCII
BINHAP
DBINHA
DBINHAP
BCDDA
Conversin de datos BCD de 4/8 posiciones en cdigo ASCII
BCDDAP
DBCDDA
DBCDDAP Convierte los datos ASCII decimales de 5 posiciones, indicados en s, hacia el formato BIN de 16 bits y almacena stos en d. s, d DDABIN Convierte los datos ASCII decimales de 10 posiciones, indicados en s, hacia el formato BIN de 32 bits y almacena stos en d. 3 7.11.4
DABIN
Conversin de datos decimales ASCII en datos binarios de 16/32 bits
DABINP
DDABINP
2 48
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
HABIN
Conversin de datos ASCII hexadecimales en datos binarios de 16/32 bits
HABINP s, d DHABIN
Convierte los datos ASCII hexadecimales de 4 posiciones, indicados en s, hacia el formato BIN de 32 bits y almacena stos en d. 3 Convierte los datos ASCII hexadecimales de 8 posiciones, indicados en s, hacia el formato BIN de 32 bits y almacena stos en d. Convierte los datos ASCII decimales en s al formato de datos BCD de 4 posiciones y almacena los datos en d. s, d 3 Convierte los datos ASCII decimales en s al formato de datos BCD de 8 posiciones y almacena los datos en d. 7.11.6 7.11.5
DHABINP
DABCD
Conversin de datos decimales hexadecimales en BCD de 4/8 posiciones
DABCDP
DDABCD
DDABCDP Lee los datos de comentario en s y almacena stos como cdigo ASCII en d.
COMRD Lectura de datos de comentario COMRDP s, d
7.11.7
LEN Registro del largo de secuencias de caracteres LENP s, d
Registra el largo de una secuencia de caracteres que se indica en s y almacena el resultado en d.
7.11.8
STR
Conversin de datos datos binarios de 16/32 bits hacia secuencias de caracteres
STRP s1, s2, d DSTR
Agrega una coma decimal a un valor de datos binarios de 16 bits en s2 en la posicin indicada en s1. El resultado se convierte en una secuencia de caracteres y se almacena en d. 4 Agrega una coma decimal a un valor de datos binarios de 32 bits en s2 en la posicin indicada en s1. El resultado se convierte en una secuencia de caracteres y se almacena en d. 7.11.9
DSTRP
2 49
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
VAL
Conversin de secuencias de caracteres a datos binarios de 16/32 bits
VALP s, d1, d2 DVAL
Convierte las secuencias de caracteres almacenados en s hacia datos binarios de 16 bits. La cantidad de posiciones y el valor binario se almacenan a partir de d1 y d2. Convierte las secuencias de caracteres almacenados en s hacia datos binarios de 32 bits. La cantidad de posiciones y el valor binario se almacenan en d1 y d2. Convierte los nmeros de coma flotante (nmeros reales) en s1 hacia una secuencia de caracteres. El formato de esta secuencia de caracteres se indica en s2. El resultado se almacena en d. Convierte la secuencia de caracteres en s hacia un nmero de coma flotante decimal (nmero real). El resultado se almacena en d. Convierte los datos binarios de 16 bits almacenados en s hacia el formato ASCII hexadecimal y almacena el resultado en d bajo consideracin de la cantidad de caracteres indicados en n. Convierte la secuencia indicada de caracteres alfanumricos hacia el cdigo ASCII y almacena el resultado en d.
7.11.10
DVALP
Conversin de nmeros de coma flotante en secuencias de caracteres
ESTR s1, s2, d ESTRP
7.11.11
Conversin de secuencias de caracteres en nmeros de coma flotante
EVAL s, d EVALP
7.11.12
ASC Conversin de datos BIN de 16 bits hacia un cdigo ASCII (Q) s, n, d ASCP
7.11.13
Conversin de secuencias de caracteres alfanumricos hacia el cdigo ASCII (A) Conversin de valores ASCII hexadecimales hacia valores binarios
ASC
* 13
7.11.14
HEX s, n, d HEXP
Convierte los caracteres ASCII hexadecimales en s hacia valores binarios. La cantidad de caracteres a convertir se define en n. El resultado de la conversin se almacena en d. Almacena los caracteres de la parte derecha de la secuencia de caracteres (fin de secuencia de caracteres) en s y almacena los caracteres en d.
7.11.15
Extracto de los datos de secuencia de caracteres (parte derecha de la secuencia de caracteres) Extracto de datos de secuencia de caracteres (parte izquierda de la secuencia de caracteres)
RIGHT s, n, d RIGHTP
4 LEFT s, n, d LEFTP Almacena los caracteres de la parte izquierda de la secuencia de caracteres (inicio de secuencia de caracteres) en s y almacena los caracteres en d.
7.11.16
2 50
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
MIDR s1, s2, d Almacenamiento y desplazamiento de partes de secuencias de caracteres MIDRP
Almacena en d una parte definida de la secuencia de caracteres almacenada en s1. En s2 se indica el primer caracter de la parte a almacenar. 4 7.11.17 Almacena en d una parte con largo definido de la secuencia de caracteres almacenada en s1. En s2 se indica la primera direccin del rango de memoria en d. Busca una secuencia de caracteres indicada en s1 en la secuencia de caracteres que se encuentra en s2. La bsqueda se inicia con los caracteres indicados en n. Basndose en el nmero de coma flotante (nmero real) en s1 se calcula el formato BCD bajo consideracin del desplazamiento de coma indicado en s2 hacia la derecha. El resultado se almacena en d1. Basndose en el nmero de coma flotante en formato BCD en s1 se calcula el formato decimal del nmero de coma flotante (nmero real) bajo consideracin de las posiciones despus de la coma, indicadas en s2. El resultado se almacena en d1.
MIDW s1, s2, d MIDWP
INSTR Bsqueda de secuencias de caracteres INSTRP s1, s2, n, d
7.11.18
EMOD Conversin de nmeros de coma flotante al formato BCD s1, s2, d1 EMODP
7.11.19
EREXP Conversin de nmeros de coma flotante al formato decimal
s1, s2, d1 EREXPP
7.11.20
2 51
2.5.12 Instrucciones para funciones especiales
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
SIN Clculo de seno SINP s, d
SIN(s+1, s) (d+1, d) 3 7.12.1
COS Clculo de coseno COSP s, d
COS(s+1, s) (d+1, d) 3 7.12.2
TAN Clculo de tangente TANP s, d
TAN(s+1, s) (d+1, d) 3 7.12.3
ASIN Clculo de arcoseno ASINP s, d
SIN-1(s+1, s) (d+1, d) 3 7.12.4
ACOS Clculo de arcocoseno ACOSP s, d
COS-1(s+1, s) (d+1, d) 3 7.12.5
ATAN Clculo de arcotangente ATANP s, d
TAN-1(s+1, s) (d+1, d) 3 7.12.6
RAD Conversin de grados a radianes RADP s, d
(s+1, s) (d+1, d) Conversin de grados a radianes
7.12.7
DEG Conversin de radianes a grados DEGP s, d
(s+1, s) (d+1, d) Conversin de radianes a grados
7.12.8
(s+1, s) (d+1, d) SQR Clculo de raz cuadrada SQRP s, d 3 7.12.9
2 52
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
Nmeros de coma flotante Exponente de de
EXP s, d EXPP
e(s+1, s) (d+1, d) 3 7.12.10
LOG Clculo de logaritmo natural LOGP s, d
LOG e(s+1, s) (d+1, d) 3 7.12.11
RND Generacin de nmeros aleatorios RNDP d
Almacenamiento del nmero aleatorio generado en d. 2
7.12.12 Actualizacin de series de nmeros aleatorios SRND s SRNDP Actualizacin de nmeros aleatorios en s. 2
Clculo de raz cuadrada de datos BCD de 4 posiciones
BSQR s, d BSQRP
(s) (d) +0 +1 Posicin despus
de la coma
7.12.13 Clculo de raz cuadrada de datos BCD de 8 posiciones BDSQR s, d BDSQRP

(d) +0 +1
Nmero entero Posicin despus de la coma
BSIN Clculo de seno con datos BCD BSINP s, d 3 7.12.14
BCOS Clculo de coseno con datos BCD BCOSP s, d 3 7.12.15
BTAN Clculo de tangente con datos BCD BTANP s, d 3 7.12.16
2 53
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
BASIN Clculo de arcoseno con datos BCD BASINP s, d 3 7.12.17
Clculo de arcocoseno con datos BCD
BACOS s, d BACOSP 3 7.12.18
Clculo de arcotangente con datos BCD
BATAN s, d BATANP 3 7.12.19
2 54
Instrucciones
Instrucciones de control de datos
2.5.13
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
LIMIT s1, s2, s3, d LIMITP Limitacin del rango de valores de salida de datos binarios de 16/32 bits
Cuando (s3)<(s1) Se almacena el valor de s1 en d. Cuando (s1)(s3)(s2) Se almacena el valor de s3 en d. Cuando (s2)<(s3) Se almacena el valor de s2 en d. Cuando ((s3)+1, s3)<((s1)+1, s1) Se almacena el valor de ((s1)+1, s1) en (d+1, d) Cuando ((s1)+1, s1) ((s3)+1, s3) <((s2)+1,s2) Se almacena el valor de ((s3)+1, s3) in (d+1, d). Cuando ((s2)+1, s2)< ((s3)+1, s3)<((s2)+1, s2) Se almacena el valor de((s2)+1, s2) en (d+1, d). Cuando (s1)(s3)(s2) 0 (d) Cuando (s3)<(s1) (s3) (s1) (d) Cuando (s2)<(s3) (s3) (s2) (d) Cuando ((s1)+1, s1)((s3)+1, s3) ((s2)+1, s2) 0 (d+1, d) Cuando ((s3)+1, s3)<(s1+1, s1) ((s3)+1, s3)-((s1)+1, s1) (d+1, d) Cuando ((s2)+1, s2)<((s3)+1, s3) ((s3)+1, s3)-((s2)+1, s2) (d+1, d) Cuando s3=0: 0 (d) Cuando s3>0: s3 + s2 (d) Cuando s3<0: s3 s1 (d) Cuando ((s3)+1, s3)=0 0 (d+1, d) Cuando ((s3)+1, s3)>0 ((s3)+1, s3)+((s2)+1, s2) (d+1, d) Cuando ((s3)+1, s3)<0 ((s3)+1, s3)+((s1)+1, s1) (d+1, d) 5 7.13.3
DLIMIT
7.13.1
s1, s2, s3, d DLIMITP
BAND s1, s2, s3, d BANDP Valor de offset de entrada de datos binarios de 16/32 bits
DBAND
7.13.2
s1, s2, s3, d DBANDP
ZONE s1, s2, s3, d Valor de offset de salida de datos binarios de 16/32 bits ZONEP
DZONE s1, s2, s3, d DZONEP
2 55
2.5.14
Instrucciones
Instrucciones de conversin para bloques de registro de archivo
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
Conversin entre bloques de registro de archivos
RSET s RSETP
Conmuta de un bloque de registro de archivos que se utiliza en un programa, al bloque de registro de archivos con la direccin indicada en s. Conmuta de un archivo de registro utilizado en el programa hacia el archivo de registro de archivo indicado en s.
7.14.1
Conversin entre archivos en registros de archivo Conversin entre archivos para datos de comentario en registros de archivo
QDRSET s QDRSETP
* 2 + n
7.14.2
QCDSET s QCDSETP
Conmuta de un archivo de comentarios utilizado en el programa hacia el archivo de comentarios indicado en s.
* 2 + n
7.14.3
*: n = (Cantidad de caracteres en el nombre de archivo/2) = Cantidad de caracteres adicionales. (Las posiciones despus de la coma se redondean.)
2 56
Instrucciones
Instrucciones de reloj
2.5.15
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
DATERD Lectura de datos de reloj DATERDP d 2 7.15.1
DATEWR Escritura de datos de reloj DATEWRP s
s+0 Ao Mes s+1 Da s+2 Hora s+3 s+4 Minuto s+5 Segundo s+6 Da sem.
Reloj CPU de QnA
7.15.2
DATE+ Adicin de datos de reloj DATE+P

s1 s2 d
Hora Minuto Segundo
s1, s2, d
Hora Minuto Segundo
Hora Minuto Segundo
7.15.3
DATESustraccin de datos de reloj DATE-P Cambio del formato de datos de los datos de reloj de horas, minutos y segundos hacia segundos Cambio del formato de datos de los datos de reloj de segundos a horas, minutos y segundos s1, s2, d
Hora Minuto Segundo Hora Minuto Segundo Hora Minuto Segundo
7.15.4
SECOND
s
Hora Minuto Segundo
d
Segundo
s, d SECONDP
3 HOUR
s
Segundo
7.15.5
d
Hora Minuto Segundo
s, d HOURP
2 57
2.5.16 Instrucciones para equipos perifricos
Pasos
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Referencia A
Emisin de mensajes a equipos perifricos
MSG
Indica la secuencia de caracteres que se encuentra en s, como mensaje a un equipo perifricos indicado en el modo de terminal. Los datos de teclado (caracteres) ingresados, se leen en un equipo perifrico determinado en el modo de terminal y se escriben en d en formato ASCII.
7.16.1
Entrada por teclado de datos para equipos perifricos
PKEY
7.16.2
2.5.17
Instrucciones de programa
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
Conmutacin de programas al modo de standby
PSTOP s PSTOPP
Conmuta el archivo de programa indicado en s, al modo de standby.
* 2 + n
7.17.1
Conmutacin de programas al modo de standby con reposicin de las salidas Conmutacin de programas al modo de una ejecucin de programa por ciclo Conmutacin de programas a un modo con velocidad menor de procesamiento
POFF s POFFP
Conmuta el archivo de programa indicado en s, al modo de standby con reposicin de las salidas.
* 2 + n
7.17.2
PSCAN s PSCANP
Conmuta el archivo de programa indicado en s, al modo de una ejecucin de programa por ciclo.
* 2 + n
7.17.3
PLOW s PLOWP
Conmuta el archivo de programa indicado en s, a un modo de velocidad menor de procesamiento.
* 2 + n
7.17.4
*: n = (Cantidad de caracteres en el nombre de programa/2) = Cantidad de caracteres adicionales. (Las posiciones despus de la coma se redondean.)
2 58
Instrucciones
Otras instrucciones
2.5.18
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
WDT Reposicin del temporizador de vigilancia WDTP
Repone el temporizador de vigilancia (WDT) en un programa de ejecucin.
7.18.1
Activacin y reposicin de un dgito de arrastre
STC
En procesos de rotacin y desplazamientos, se almacena el arrastre (0 1) en la bandera de exceso de capacidad (Carry Flag). Despus de la ejecucin de la instruccin se realiza la reposicin de la bandera de exceso de capacidad.
7.18.2
CLC
Asignacin de ciclos de ejecucin
DUTY
n1, n2, d
(d)
4
hasta SM424, SM 430 hasta SM434
7.18.3
SM420
ZRRDB
0 ZR0
8 bits de valor superior
Lectura directa de un byte ZRRDBP
n, d
1 2 3 n
ZR1
8 bits de valor superior
3
(d)
7.18.4
8 bits
ZRWRB Escritura directa de un byte ZRWRBP n, s
0 1 8 bits de valor superior 2 3 8 bits de valor superior n 8 bits
ZR0
ZR1
7.18.5
Almacenamien to de una direccin directa
ADRSET s, d ADRSETP
El operando indicado en s, se almacena para el direccionamiento indirecto en el operando indicado en d.
7.18.6
Teclado para entrada de valores numricos
KEY
s, n , d1, d2
Posibilita la entrada por teclo de 8 caracteres ASCII en las entradas indicadas en s (X). Los valores ingresados se codifican hexadecimalmente y se almacenan en d1. Salvaguarda en d los contenidos de los registros de ndice Z0 a Z15.
7.18.7
Salvaguardia de los contenidos de registro de ndice en un registro
ZPUSH d ZPUSHP
7.18.8
2 59
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
Recuperacin de los contenidos de registro de ndice en un registro
ZPOP d ZPOPP
Se recuperan los contenidos de un registro de ndice Z0 a Z15 en d.
7.18.9
Escritura de datos en un registro EEPROM
EROMWR s, n, d1,d2 EROMWRP
Escribe la cantidad de palabras de datos indicada en s con el valor n en el registro de archivo EEPROM indicado en d1.
7.18.10
2 60
Instrucciones
Instrucciones de datos de enlace
2.6
2.6.1

Instrucciones de actualizacin de datos de red
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
Actualizacin de datos de red
Jn ZCOM Un
Actualizacin de datos en mdulos de red
8.5.1
2.6.2
Instrucciones extendidas de enlace de datos (compatible con serie QnA)
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
Jn, s1, s2, d1, d2 READ Un, s1, s2, d1, d2 Jn, s1, s2, d1, d2, d3 SREAD Un, s1, s2, d1, d2, d3 Jn, s1, s2, d1, d2 WRITE Un, s1, s2, d1, d2 Jn, s1, s2, d1, d2, d3 SWRITE Datos de enlace (compatible con serie QnA) Un, s1, s2, d1, d2, d3 Jn, s1, s2, d SEND Un, s1, s2, d Jn, s, d1, d2 RECV Un, s, d1, d2 Jn, s1, s2, d1, d2 REQ Un, s1, s2, d1, d2 Jn, s1, s2, d ZNFR Un, s1, s2, d Jn, s1, s2, d ZNTO Un, s1, s2, d
Lectura de datos CPU de estaciones de destino
8.6.1
10
8.6.2
Escritura de datos CPU en estaciones de destino
10
8.6.3
11
8.6.4
Transmisin de datos hacia mdulos de red
8.6.5
Lectura de datos transmitidos con instruccin SEND Solicitud de datos de otras estaciones
8.6.6
8.6.7
Lectura de datos de mdulos especiales en estaciones remotas Escritura de datos en mdulos especiales en estaciones remotas
8.6.8
8.6.9
2 61

2.6.3 Instrucciones de datos de enlace (compatible con serie A)
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
J.ZNRD Jn, n1, s, n2, d1, d2 JP.ZNRD
Lectura de datos QnA de estaciones de destino 32 Lectura de datos de estaciones locales 8.7.1
J.ZNWR Jn, n1, s, n2, d1, d2 Datos de enlace (compatible con serie A) JP.ZNWR
Escritura de datos QnA en una estacin de destino 32 Escritura de datos en una estacin local 8.7.2
LRDP
s, n1, n2, d
Lectura de datos de una estacin local (solo serie A) Escritura de datos en una estacin local (solo serie A) Lectura de datos de un mdulo especial en una estacin remota Escritura de datos en un mdulo especial en una estacin remota
11
8.7.3
LWTP
Jn, s, d1, d2
11
8.7.4
RFRP G.RFRP RTOP G.RTOP
n1, n2, n3, d Un, n1, n2, d1, d2 s, n1, n2, n3 Un, n1, s, n2, d1
11
11
8.7.5
11
11
8.7.6
2.6.4
Informaciones de routing
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
Z.RTREAD n, d Escritura y lectura de informaciones de routing ZP.RTREAD
Lectura de las informaciones de routing de la red n y almacenamiento de datos en d
8.8.1
Z.RTWRITE s, n ZP.RTWRITE
Escritura de informaciones de routing de s en la red n 8 8.8.2
2 62
Instrucciones
Instrucciones para las CPUs del MELSEC System Q
2.7
2.7.1

Informaciones de mdulo de lectura
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
UNIRD Lectura de informaciones de un mdulo n1, d, n2
UNIRDP
Las informaciones de mdulo se leen a partir de la direccin de entrada y salida indicada en n1 y se almacenan a partir de la direccin indicada en d. El largo de los datos se indica en n2.
9.1.1
2.7.2
Deteccin y eliminacin de errores
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
Aplicacin/ reposicin de la supervisin (Trace)
TRACE
Ejecuta el almacenamiento intermedio de los datos de operandos definidos en un equipo de programacin en la tarjeta de memoria en caso de activacin de SM800, SM801 y SM802. Se eliminan los datos almacenados con la instruccin TRACE.
9.2.1
TRACER
9.2.1
2 63

2.7.3 Transferencia de datos desde y hacia los archivos
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
Escritura de datos en un archivo Lectura de datos de un archivo
SP.FWRITE
u0, s0, d0, s1, s2, d1
Escribe datos en un archivo indicado
11
9.3.1
SP.FREAD
u0, s0, d0, s1, d1, d2
Lee datos de un archivo indicado
11
9.3.2
2.7.4
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
Carga de un programa de la memoria
PLOADP
s, d
Carga un archivo de programa de la memoria (no es la unidad de disco 0) a la unidad de disco 0 y conmuta el programa al modo de standby. Se elimina el archivo de programa que se encuentra en la unidad de disco 0 en el modo de standby Se elimina el archivo de programa s1 que se encuentra en la unidad de disco 0 en el modo de standby. A continuacin se transfiere el archivo de programa s2 de la memoria (no es la unidad de disco 0) hacia la unidad de disco 0 y se conmuta al modo de standby.
9.4.1
Eliminar el programa que est en el modo standby
PUNLOADP
s, d
9.4.2
Eliminar el programa que est en el modo standby y cargar el programa de la memoria
PSWAPP
s1, s2, d
9.4.3
Estas funciones estn disponibles exclusivamente en el GX Developer, ya que el GX IEC Developer no soporta el concepto de archivos.
2 64
Instrucciones

2.7.5
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
Transferencia de bloques de datos con velocidad alta
RBMOV s, d, n RBMOVP
(s)
(d) n
9.5.1
2.7.6 mltiples
Instrucciones para el intercambio de datos en la operacin de CPUs
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
Los datos se ingresan en el rea comn de la memoria
S.TO s1, s2, s3, s4, d S.TOP
Los datos se ingresan en el rea comn de memoria de la CPU en el cual se ejecuta la instruccin S.TO.
5 9.6.1 5
Lectura de datos del rea comn de memoria de otra CPU.
FROM n1, n2, n3, d FROMP
Del rea comn de memoria de otra CPU se transfieren los datos hacia la CPU en la cual se ejecuta la instruccin FROM. El rea comn de memoria se actualiza para la operacin de CPU mltiple.
5 9.6.2 5
Actualizacin del rea comn de memoria
COM
6.7.3
2 65
Instrucciones especiales para una Q4ARCPU
Instrucciones
2.8
2.8.1
Instrucciones especiales para una Q4ARCPU

Instrucciones para el ajuste del modo de operacin
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
Ajuste de comportamien to de arranque de CPU
SGMODE
s1, s2
Seleccin entre nuevo arranque y rearranque (arranque en caliente) Ajuste del comportamiento en conmutacin de la CPU activa hacia la CPU de reserva
10.1.1
Comportamie nto en conmutacin
CGMODE
10.1.2
2.8.2
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
Transferencia de datos hacia la CPU de standby
TRUCK
Transferencia de datos de operandos de la CPU activa hacia la CPU de reserva Lectura de datos por bloques desde la memoria de bfer de los mdulos especiales o bien integracin en memoria
10.2.1
Intercambio de datos con mdulos especiales
SPREF
10.2.2
2 66
Instrucciones
Instrucciones para los mdulos especiales
2.9
2.9.1

Instrucciones para mdulos de interfaz en serie
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
Transferencia de datos del mdulo de interfaz hacia la CPU del PLC
BUFRCVS
Un, n1, d1
Los datos recibidos se transmiten en un programa de interrupcin desde el mdulo de interfaz hacia la CPU del PLC.
11.1.1
GETE Lectura de trama de datos definida por usuario GETEP Un, s1, s2, d Lectura de trama de datos definida por usuario desde mdulo de interfaz 11.1.2
Escritura o eliminacin de trama de datos definida por usuario
PUTE Un, s1, s2, d PUTEP
Integracin de trama de datos definida por usuario en un mdulo de interfaz o eliminacin de un mdulo de interfaz
11.1.3
PRR Transmisin de datos PRRP Un, s, d
Transmisin de datos mediante mdulo de interfaz con trama de datos definida por usuario
11.1.4
2 67

2.9.2 Instrucciones para mdulos PROFIBUS/DP
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
BBLKRD Lectura de datos BBLKRDP Un, n1, n2, d
Los datos se leen desde la memoria de bfer de un mdulo PROFIBUS/ DP y se almacenan en una CPU.
11.2.1
BBLKWR Escritura de datos BBLKWR Un, n1, n2, s
Los datos de la CPU se integran en la memoria de bfer de un mdulo PROFIBUS/DP.
11.2.2
2 68
Instrucciones

Instrucciones para mdulos ETHERNET
2.9.3
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
BUFRCV Lectura de datos de bfer fijos BUFRCVS
Un, s1, s2, d1, d2 Los datos recibidos en la comunicacin con el bfer fijo, se leen desde el mdulo ETHERNET.
11.3.1
Un, s1, d1
11.3.2
Escritura de datos en bfer fijo Apertura de enlace
BUFSND
Un, s1, s2, s3, d1
Transferencia de datos desde la CPU hacia el mdulo ETHERNET Establecimiento de un enlace
11.3.3
OPEN
Un, s1, s2, d1
11.3.4
Cierre de enlace
CLOSE
Un, s1, s2, d1
Terminacin de un enlace Eliminacin de cdigos de error en bfer de memoria, desactivacin de LED ERR. del mdulo ETHERNET Lectura de cdigos de error desde memoria de bfer El mdulo ETHERNET indicado con Un se inicializa nuevamente.
11.3.5
Eliminacin de error
ERRCLR
Un, s1, d1
11.3.6
Lectura de cdigo de error Nueva inicializacin del mdulo ETHERNET
ERRRD
Un, s1, d1
11.3.7
UINI
Un, s1, d1
11.3.8
2.9.4
Instruccin para MELSECNET/10
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
Enlace de estaciones por pares
PAIRSET
Jn, s1
Definicin de las estaciones enlazadas en la operacin dplex
11.4.1
2 69

2.9.5 Instrucciones para enlace CC
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
Transferencia de parmetros de red (Serie A)
RLPA n, d1, d2 RLPA_P 23 11.5.1
Transferencia de parmetros de red hacia la estacin maestra del enlace CC
Transferencia de parmetros de red (System Q)
RLPASET Un, s1 hasta s5, d1 RLPASET_P 11.5.2
Transferencia de parmetros para actualizacin automtica (Serie A)
RRPA n, d RRPA_P
Transferencia de parmetros para actualizacin automtica de operandos
20
11.5.3
Lectura de datos desde memoria de bfer o de otra CPU del PLC (Serie A)
RIRD n1, n2, d1, d2 RIRD_P Lectura de datos de la memoria de bfer de un mdulo de enlace CC de otra estacin o desde la CPU del PLC de esta estacin Un, s, d1, d2 RIRD_P 8 11.5.5 26 11.5.4
Lectura de datos desde memoria de bfer o de otra CPU del PLC (Serie QnA y System Q)
RIRD
Integracin de datos en memoria de bfer o en otra CPU del PLC (serie A)
RIWT n1, n2, d1, d2 RIWT_P
Escritura de datos en la memoria de bfer de un mdulo de enlace CC en otra estacin o en la CPU del PLC de esta estacin
26
11.5.6
2 70
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
Integracin de datos en memoria de bfer o en otra CPU del PLC (Serie QnA, System Q)
RIWT Un, s, d1, d2 RIWT_P
Escritura de datos en la memoria de bfer de un mdulo de enlace CC en otra estacin o en la CPU del PLC de esta estacin
11.5.7
Lectura de datos de estacin inteligente (Serie A)
RICV n1, n2, d1, d2, d3 RICV_P De la memoria de bfer de una estacin de enlace CC inteligente se leen los datos bajo aplicacin de un intercambio (handshake). Un, s1, s2, d1, d2 RICV_P 10 11.5.9 29 11.5.8
Lectura de datos de estacin inteligente (Serie QnA, System Q)
RICV
Escritura de datos en estacin inteligente (Serie A)
RISEND n1, n2, d1, d2, d3 RISEND_P En la memoria de bfer de una estacin de enlace CC inteligente se escriben los datos bajo aplicacin de un intercambio (handshake). Un, s1, s2, d1, d2 RISEND_P 10 11.5.11 29 11.5.10
Escritura de datos en estacin inteligente (Serie QnA, System Q)
RISEND
Escritura de datos en la memoria con actualizacin automtica (serie A)
RITO n1, n2, n3, n4, d1 RITO_P Los datos de la CPU del PLC se integran en el rea de actualizacin automtica de la memoria de bfer de la estacin maestra de enlace CC. A continuacin se transfieren estos datos hacia la estacin indicada. 29 11.5.12
Escritura de datos en estacin con actualizacin automtica (serie QnA, System Q)
RITO Un, n1, n2, n3, d RITO_P
11.5.13
2 71
Instrucciones
Grupo
Instruccin
Variables
Significado
Ejecucin Q
Pasos
Referencia A
Lectura de la memoria con actualizacin automtica (serie A)
RIFR n1, n2, n3, n4, d1 RIFR_P Lectura de datos que se integraron desde otra estacin hacia el rea de actualizacin automtica de la memoria de bfer de la estacin maestra de enlace CC. Un, n1, n2, n3, d RIFR_P 9 11.5.15 29 11.5.14
Lectura de la memoria con actualizacin automtica (Serie QnA, System Q)
RIFR
2 72
Configuracin de las instrucciones
Estructura de una instruccin
3
3.1

La mayora de las instrucciones consiste de un campo de comandos y un campo de operandos. Algunas instrucciones que no requieren operandos, consisten slo del campo de comandos.
PLUS
sd
Campo de comandos
Campo de operandos
Campo de comandos El campo de comandos describe la funcionalidad de la instruccin.

^ Sumar PLUS =
Campo de operandos El campo de operandos describe las constantes y variables a utilizar. El campo de operandos puede componerse de tres partes: la fuente de datos (s), el destino de datos (d) y la cantidad (n).
3.1.1
Fuente de datos (s)

La fuente de datos designa los operandos que se procesarn mediante la instruccin. En las instrucciones de 16 bits se designa la fuente de datos como s. En las instrucciones de 32 bits se la designa como s+1 y s. En una fuente de datos pueden indicarse constantes o variables. Constantes Designan un valor numrico constante que es procesado mediante la instruccin. Este valor se establece al escribir el programa. No puede modificarse durante la ejecucin del programa. Es aconsejable indexar cada variable que debe utilizarse como constante. Variables Designan un operando, en el cual se almacenan los datos que sern procesados mediante la instruccin (vase tambin el captulo 3.4). Antes que se ejecute la instruccin, los datos deben estar almacenados en el operando. Es posible modificar los datos almacenados durante la ejecucin del programa.
31

3.1.2 Destino de datos (d)
El destino de datos designa el operando en el cual se almacenarn los datos despus del procesamiento. En las instrucciones de 16 bits se designa el destino de datos con d. En las instrucciones de 32 bits se lo designa con d+1 y d. No obstante, algunas instrucciones con 2 operandos, requieren que el valor a procesar sea almacenado en un destino de datos d antes de ejecutar la instruccin. El resultado del procesamiento, a su vez, es almacenado en el mismo operando d. Ejemplo: La instruccin de suma para datos BIN de 16 bits
s+d=d s1 + s2 = d1
Para el almacenamiento de los datos debe establecerse siempre un operando como destino de datos.
3.1.3
Cantidad (n)
Con n se indica cuntos operandos deben utilizarse o cuntas veces debe ejecutarse una instruccin.
Ejemplo: La instruccin de transferencia por bloques
Indica la cantidad de transferencias de la instruccin BMOV.
El valor de n puede encontrarse en el rango entre 0 y 32767. Si la cantidad est establecida en 0, la instruccin no se ejecuta.
32
Escritura de las instrucciones
3.2

De la escritura pueden deducirse algunas particularidades de la instruccin.
3.2.1
16/ 32 bits con pulso

SORT SORT DSORT DSORTP Procesamiento de 16 bits Procesamiento de 16 bits con pulso Procesamiento de 32 bits Procesamiento de 32 bits con pulso
3.2.2
MELSEC y IEC
En GX IEC Developer estn disponibles distintos editores para las instrucciones:
En cada uno de estos editores, las instrucciones aparecen en una escritura diferente.
Al seleccionar una instruccin aparecer este cuadro de dilogo en el GX IEC Developer. En la ventana de seleccin "Bibliotecas" podr determinar cules instrucciones se indicarn en el campo "Operadores" para la seleccin: TODOS: Instrucciones MELSEC e IEC Proyecto: Funciones de creacin propia y componentes de funcin Fabricante: Instrucciones MELSEC Estndar: Instrucciones IEC
33
Al seleccionar una instruccin aparecer en el GX IEC Developer este cuadro de dilogo, cuando se encuentra en la biblioteca del fabricante (Manufacturer_Lib). La lista contiene las instrucciones denominadas como MELSEC "Adaptadas".
La funcionalidad de las instrucciones "Reales" y "Adaptadas" es idntica. Slo difieren en su escritura.
Significado de los sufijos en el editor IEC:
Sufijo en el editor IEC _M _P_M _MD _P_MD _K_MD _K_P_MD _S_MD _P_S_MD
Significado Instruccin MELSEC Modo en pulsos de una instruccin Instruccin de aplicacin MELSEC extendida (instruccin dedicada) (vase tambin el captulo 3.3) Modo en pulsos de una instruccin de aplicacin extendida Utilizacin de una constante en una instruccin de aplicacin extendida Modo en pulsos y utilizacin de una constante en una instruccin de aplicacin extendida Instruccin de aplicacin MELSEC extendida para las CPUs del System Q Modo en pulsos de una instruccin de aplicacin extendida para las CPUs del System Q
34
3.2.3
Otras particularidades de la escritura

En la siguiente tabla estn indicados los smbolos, con los cuales se designan algunas de las instrucciones en el editor MELSEC. En la columna derecha se indican los nombres correspondientes en el editor IEC. En la columna derecha se indican los nombres correspondientes en el editor IEC.
Ejemplo: Editor MELSEC LD$>

Editor MELSEC $ = <> <= < >= > + x /
Editor IEC LD_STRING_GT_M
Editor IEC STRING EQ NE LE LT GE GT PLUS MINUS MULTI DIVID
3.2.4
Definicin de la escritura en este manual

En los captulos 5 a 8, donde se describen las instrucciones detalladamente, se utilizan ambos editores, o sea, ambas formas de escritura. En el encabezado aparecer cada vez la instruccin MELSEC "Real", tal como aparece en la lista de instrucciones MELSEC.
INDICACIN
El resumen ubicado en forma de tabla al comienzo de cada grupo de instrucciones muestra siempre ambas formas de escritura.
35
Programacin de las instrucciones extendidas
3.3
Programacin de las instrucciones extendidas

Las instrucciones de programacin extendidas (instrucciones dedicadas) son instrucciones adaptadas que no se diferencian slo en su escritura de las instrucciones MELSEC reales, sino que requieren tambin de un tipo de programacin especial para las diferentes CPUs. Para mantener, por ejemplo, la funcin de una instruccin FLOAT_MD en el editor MELSEC de una CPU de la serie A, se requiere un procedimiento particular. En el editor MELSEC debe programarse la instruccin FLOAT_MD conjuntamente con las instrucciones LEDA, LEDC, LEDR. En los editores IEC pueden programarse las instrucciones de programacin extendidas siguiendo el modo conocido. Ejemplo: Programacin de una instruccin FLOAT_MD (modo normal de 16 bits)
Lista de instrucciones MELSEC
Plano de contactos
Lista de instrucciones IEC
Ejemplo: Programacin de una instruccin FLOAT_P_MD (modo en pulsos de 16 bits, utilizacin de una constante en el operando s)
Plano de contactos
Mayores informaciones acerca de la programacin de las instrucciones de aplicacin extendidas se encuentran en los siguientes manuales: GX IEC Developer, Manual de Usuario Manual de Programacin (Instrucciones dedidadas)
36
Programacin de variables
3.4
La mayora de las instrucciones requiere junto al campo de comandos tambin de un campo de operandos en el cual se ingresan las variables. En estas variables se encuentran los valores para el procesamiento de una instruccin. Segn el editor seleccionado en el GX IEC Developer, se requiere una programacin diferente de las variables. En el editor MELSEC: Los registros de datos D100 y D10 pueden transferirse directamente con la denominacin de variables D100 y D10. El PLC conectado reconoce automticamente que se trata de los siguientes operandos. D100 = D100 y D101 D10 = D10, D11, D12, D13 En el editor IEC: En el editor IEC pueden transferirse los operandos directamente cuando se trata efectivamente slo de estos operandos. Ejemplo: AND D10
Para poder aplicar la instruccin DWSUMP_M, debe asumirse previamente una declaracin de variable en el encabezado de una unidad de organizacin de programa (UOP).
Ejemplo: Encabezado del IEC-AWL
var_D100 y var_D10 indican aqu los denominadores (nombres). No se trata directamente de los operandos D100 y D10. El PLC asigna para esto internamente las reas de registro disponibles.
Ejemplo: DWSUMP DWSUMP var_D100, s 4, n var_D10 d
32 bits
16 bits de secuencia o bien constante
La variable var_D100 corresponde al tipo DINT (32 bits). La variable var_D10 corresponde al tipo ARRAY. La secuencia de bits contiene cuatro registros de 16 bits del tipo INT (vase tambin el captulo. 3.5.2 Direccionamiento de secuencia de bits y registro en el GX IEC Developer).
37
Definicin de la escritura
En las pantallas emergentes, las denominaciones var_D100 o bien var_D10 indican inmediatamente que no se trata de operandos directos, sino de denominadores. En estos casos se requiere siempre de una declaracin de variables! En caso que la programacin de la instruccin pueda efectuarse exclusivamente con una declaracin de variable, se muestra siempre una indicacin respectiva.
INDICACIN
Como denominador puede indicarse un nombre cualquiera (por ejemplo, motor 1, lmpara). Los nombres var_D100 o bien var_D10 han sido seleccionados para posibilitar una comparacin directa de la programacin en el editor MELSEC.
Una vista sinptica de los tipos de datos de los operandos de las diferentes instrucciones se muestra en la tabla de variables ubicada al inicio de cada instruccin (el ejemplo muestra la tabla de variables de la instruccin DWSUM en 7.5.14).
Tipo de datos Operando s Valor de comando MELSEC Primera direccin del operando en el cual estn almacenados BIN-32-Bit los datos a sumar. Primera direccin del operando en el cual se almacena el resultado. Cantidad de los bloques de datos a sumar. BIN-64-Bit BIN-16-Bit IEC ANY32 Secuencia de bits [1..4] de ANY16 ANY16
d n
En el GX Developer: Los registros de datos D100 y D10 pueden transferirse directamente con la denominacin de variables D100 y D10. El PLC conectado reconoce automticamente que se trata de los siguientes operandos. D100 = D100 y D101 D10 = D10, D11, D12, D13
38
Tipos de datos
3.5
Tipos de datos
Mediante el tipo de datos se determina la cantidad y el procesamiento de los bits, as como los rangos de valores de las variables. Existen los siguientes tipos de datos:
Tipo de datos BOOL INT Booleana Nmero entero (INTEGER) Nmero entero doble Secuencia de 16 bits Secuencia de 32 bits Nmero de coma flotante Valor de tiempo Secuencia de caracteres Rango de valores 0 (FALSE), 1 (TRUE) -32.768 a 32.767 -2.147.483.648 a 2.147.483.647 0 a 65.535 0 a 4.294.967.295 3.4 +/- 38 (7 posiciones) T#-24d-0h31m23s648.00ms a T#24d20h31m23s647.00ms mx. 50 caracteres Tama o 1 bit 16 bits CPU
DINT WORD DWORD REAL
32 bits 16 bits 32 bits 32 bits
Serie A Serie Q System Q
TIME
32 bits Serie Q System Q
STRING
Jerarqua de los tipos de datos ANY
ANY
ANY_SIMPLE
ARRAY
ANY_NUM
ANY_BIT
BOOL WORD DWORD
TIME
STRING
ANY_REAL
REAL
ANY_INT
INT DINT
39
Tipos de datos
Jerarqua de los tipos de datos ANY16 y ANY32
ANY_16
ANY_32
WORD
INT
DWORD
DINT
Tipo de datos ANY ANY_SIMPLE ANY_NUM ANY_REAL ANY_INT ANY_BIT
Significado Cada tipo de datos Tipo de datos simples Tipo de datos numricos Nmero de coma flotante Tipo de datos enteros Tipo de datos con procesamiento de bits Cada tipo de datos de 16 bits Cada tipo de datos de 32 bits Tiempo Secuencia de caracteres Nmero de coma flotante Valor entero Valor entero doble Valor booleano Palabra (16 bits) Palabra doble (32 bits) Campo
ANY_16
ANY_32 TIME STRING REAL INT DINT BOOL WORD DWORD ARRAY
3 10
Tipos de datos
3.5.1
Procesamiento de datos
Procesamiento de datos de bits
Un operando de bit (X, Y, M, K, S, B o F) puede conmutar a dos estados diferentes (CON=1 o bien DESC=0). Por lo tanto, su estado puede expresarse con un bit (1 0). El procesamiento de bit se efecta siempre y cuando se refiera a un operando de bit determinado dentro del programa. En el procesamiento de las instrucciones de 16 32 bits se recopilan varios operandos de bits en bloques de 16 32 direcciones de operandos. Utilizacin de operandos de bits Un operando de bit (por ejemplo, entradas, salidas, rels internos) consiste de un bit.
Plano de contactos
Procesamiento
M0 es un operando de bit
Y10 es un operando de bit
Utilizacin de operandos de palabra En las CPUs de la serie QnA de MELSEC y del System Q es posible direccionar cada bit particular a un operando de palabra .
Las direcciones de bit deben indicarse en el formato hexadecimal. En caso de tener que direccionar, por ejemplo, el bit 5 (b5) de D0, la direccin se llama D0.5. EL bit 10 se direcciona mediante D0.A. No es posible direccionar bits individuales de temporizadores, contadores y temporizadores remanentes.
Plano de contactos
Procesamiento
Direccionamiento de bits dentro de un operando de palabra (bit 5 (b5) se aplica por D0).
3 11
Tipos de datos
Utilizacin de bloques de bits
Los bits individuales pueden recopilares en bloques de 4 bits y procesar as datos de palabra. Una explicacin ms detallada se encuentra en las siguientes pginas en el prrafo Procesamiento de datos de palabra (16/ 32 bits).
Procesamiento de datos de palabra (16 bits) Utilizacin de operandos de bits Los operandos de bit posibilitan el procesamiento de datos de palabra. Para esto debe definirse la cantidad de operandos de bit (direcciones). Es posible procesar hasta 16 bits en bloques con 4 bits respectivamente. El largo de un bloque se define con K1 a K4. K1X0 K2X0 K3X0 K4X0 4 direcciones de X0 a X3 8 direcciones de X0 a X7 12 direcciones de X0 a XB 16 direcciones de X0 a XF
XF bis XC XB bis X8 X7 bis X4 X3 bis X0 K1 K2 K3 K4 16 Bit 12 Bit 8 Bit 4 Bit
Indicacin de los bloques de bits para s Para una definicin del largo de bloque para los datos de fuente s, en la siguiente tabla se indica el rango de los valores procesados como datos de fuente.
Largo de bloque K1 (4 posiciones) K2 (8 posiciones) K3 (12 posiciones) K4 (16 posiciones)
Instruccin de 16 bits 0 a 15 0 a 255 0 a 4095 -32768 a 32767
Las direcciones de bit no requeridas se ajustan a cero.
Plano de contactos Instruccin de 16 bits
Procesamiento
K1X0 X3 X2 X1 X0
b15
b4 b3 b2 b1 b0
D0 0 0 0 0 0 0 0 0 0 0 0 0 X3 X2 X1 X0
Datos de fuente
INDICACIN
En un direccionamiento por bloques de los operandos de bit, puede indicarse un valor cualquiera para el primer operando de bit (direccin inicial).
3 12
Tipos de datos
Indicacin de los bloques de bits para d La definicin del largo de bloque para los datos de destino d determina el rango de direcciones dentro del cual pueden ajustarse los datos. No se consideran las direcciones de bit que superan las direcciones indicadas.
Plano de contactos Valores nmericos como datos de fuente

1
Procesamiento
H1234 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0
Destino de datos (d)

K2M0
M15
M8 M7
M0
0 0 1 1 0 1 0 0
no se modifica
Operando de palabra como datos de fuente
b15
b8 b7
b0
D0
1 1 1 0 1 0 1 0 1 0 0 1 1 1 0 1

K2M100
M115
M108M107
M100
1 0 0 1 1 1 0 1
no se modifica
Utilizacin de operandos de palabra Los operandos de palabra se determina con una direccin. Esta direccin contiene 16 bits.
3 13
Tipos de datos
Procesamiento de datos de palabra doble (32 bits) Utilizacin de operandos de bits
Los operandos de bit posibilitan el procesamiento de datos de palabra. Para esto debe definirse la cantidad de operandos de bit (direcciones). Es posible procesar hasta 32 bits en bloques con 4 bits respectivamente. El largo de un bloque se define con K1 a K8. K1X0 K2X0 K3X0 K4X0 K5X0 K6X0 K7X0 K8X0 4 direcciones de X0 a X3 8 direcciones de X0 a X7 12 direcciones de X0 a XB 16 direcciones de X0 a XF 20 direcciones de X0 a X13 24 direcciones de X0 a X17 28 direcciones de X0 a X1B 32 direcciones de X0 a X1F
X1F X1C X1B X18 X17 X14 X13 X10 XF
XC XB
X8 X7
X4 X3
X0
K1 4 direcciones K2 8 direcciones K3 12 direcciones K4 16 direcciones K5 20 direcciones K6 24 direcciones K7 28 direcciones K8 32 direcciones
Indicacin de los bloques de bits para s Para una definicin del largo de bloque para los datos de fuente s, en la siguiente tabla se indica el rango de los valores procesados como datos de fuente.
Largo de bloque K1 (4 posiciones) K2 (8 posiciones) K3 (12 posiciones) K4 (16 posiciones) K5 (20 posiciones) K6 (24 posiciones)
Instruccin de 32 bits 0 a 15 0 a 255 0 a 4095
0 a 65535
0 a 1048575
0 a 16777215
3 14
Tipos de datos
Las direcciones de bit no requeridas se ajustan en cero.
Plano de contactos Instruccin de 32 bits
Procesamiento
Datos de
fuente (s)
INDICACIN
En un direccionamiento por bloques de los operandos de bit, puede indicarse un valor cualquiera para el primer operando de bit (direccin inicial).
Indicacin de los bloques de bits para d La definicin del largo de bloque para los datos de destino (d) determina el rango de direcciones dentro del cual pueden ajustarse los datos. No se consideran las direcciones de bit que superan las direcciones indicadas.
Plano de contactos Valores nmericos como datos de fuente

H76123456 0 0 1 3 0 1 1
Procesamiento
1 0 1 4 1 1 0 8
0 0
0 1 5
0 1 0
1 1 0 6
0 0 0 0 1
M8 M7
0 1 0
0 1 0 2
M0
K5M0
M15
0 0
M31
1 1 0 0 0 0
1 0 0 0 0 0
1 0
1 0
M20 M19
1 1 0
M16
0 0 0 0
0 0 0
1 0
no se modifica
Operando de palabra como datos de fuente

b15 b8 b7 b0
D0 0 0 1
b15
1 0 1
0 0 0 1
b8 b7
0 1 0
1 1 0
b0
D1 0 1 1
1 1 0
0 0 0 0
0 1 0
0 1 0
M25
M18 M17
M10
1 1
M41
1 0 0
1 0 0 0 0
1 0 1 1
M30 M29
1 0 1
M26
0 0 0 0
0 0 0 0 0 0 1
1 1
3 15
Tipos de datos
Utilizacin de operandos de palabra
Los operandos de palabra doble contienen dos operandos de 16 bits. Segn el software de programacin y el editor seleccionado, pueden presentarse diferencias en la programacin de los operandos de palabra doble. En el editor MELSEC del GX IEC Developer
Plano de contactos
Explicacin
Se utilizan D0 y D1 Instruccin para transferencia de datos de 3
En el editor IEC del GX IEC Developer Para poder utilizar un operando de 32 bits en el editor IEC del GX IEC Developer, debe realizarse una declaracin de variables en el encabezado de la unidad de organizacin de programa (UOP). Los tipos de datos DWORD y DINT son tipos de 32 bits.
Plano de contactos
Explicacin
var_D0 debe declararse como DINT o DWORD Instruccin para transferencia de datos de 32 bits
En el editor GX IEC Developer
Plano de contactos
Explicacin
Se utilizan D0 y D1 Instruccin para transferencia de datos de 32 bits
3 16
Tipos de datos
Procesamiento de datos del tipo REAL Los datos del tipo REAL son nmeros de coma flotante de 32 bits. Solamente los operandos de palabra posibilitan el almacenamiento de los nmeros de coma flotante. Los operandos que procesan los nmeros de coma flotante en las instrucciones, se direccionan con los 16 bits inferiores. El nmero de coma flotante de 32 bits que debe almacenarse, se deposita en dos registros sucesivos de 16 bits. En caso de procesar el tipo de datos REAL con una CPU AnA/AnU, debe utilizarse las instrucciones extendidas correspondientes (vase el captulo 3.3 Programacin de las instrucciones extendidas).
Plano de contactos
Explicacin
Instruccin de transferencia de nmeros de coma flotante Para el procesamiento de nmeros de coma flotante se requieren dos registros de 16 bits (por ejemplo, D0 y D1). Para el procesamiento de nmeros de coma flotante se requieren dos registros de 16 bits (por ejemplo, R100 y R101).
INDICACIONES
En el GX IEC Developer se denomina el nmero de coma flotante con E . Las instrucciones para el procesamiento de los nmeros de coma flotante empiezan con una E.
Se requieren dos operandos de palabra para almacenar un nmero de coma flotante. Para esto se descompone en el siguiente modo: Signo; 2[Exponente] ; [Mantisa]
En la siguiente ilustracin se explica la configuracin de bits de los registros y su significado.
B31 B30
B23 B22
B0
B22 - B0 (23 bit) = Mantisa B30 - B23 (8 bit) = Exponente
Signo del nmero de coma flotante: El signo se almacena en el b 31. 0 = Positivo 1 = Negativo Exponente: La n de 2n se almacena del b23 al b30 en forma binaria. El significado del valor binario de n se indica en la siguiente ilustracin.
3 17
Tipos de datos
b23 bis b30 n
FFH Frei
FEH 127
FD H 126
81H 2
80H 1
7FH 0
7EH -1
02H
01H
00H Frei
-125 -126
Ejemplo: Cuando en el b23 al b30 se indica el valor de 81H con cdigo binario, n=2. Mantisa: Con los 23 bits de b0 a b22 pueden visualizarse 7 posiciones en forma binaria (XXXXXX 1,XXXXXX).
Ya que las funciones REAL IEC utilizan el tipo de datos REAL como entrada/salida y los comandos MELSEC utilizan el tipo de datos DINT, existen las siguientes funciones para compensar esta diferencia.
La conversin del tipo de datos REAL del IEC al tipo de datos del MELSEC se realiza por la instruccin REAL_TO_M_REAL (REAL_TO_M_REAL_E). La conversin del tipo de datos REAL del MELSEC al tipo de datos del IEC se realiza por la instruccin M_REAL_TO_REAL (M_REAL_TO_REAL_E). Ejemplo: En la utilizacin de instrucciones extendidas que procesan el tipo de datos REAL, y los comandos IEC, se requiere una conversin de REAL a REAL.
32 bits MITSUBISHI-REAL (DINT) MLIB
32 bits IEC-REAL (REAL) SLIB
En el GX IEC Developer, la instruccin BMOV_E se utiliza para la desactivacin del control de variables. No genera un cdigo PLC adicional. Para s puede indicarse un tipo de datos cualquiera, tambin es posible la aplicacin de secuencias de bits. Con n se define la cantidad de informaciones de 16 bits que deben copiarse.
3 18
Tipos de datos
3.5.2
Direccionamiento de secuencia de bits y registro en el GX IEC Developer

Direccionamiento de registros de 32 bits Para el direccionamiento de registros de 32 bits (tipo de datos DINT, DWORD) se requiere una declaracin de variables en el encabezado de la unidad de organizacin de programa (UOP). En el siguiente ejemplo, la instruccin DMOV requiere dos registros de 16 bits para desplazar una palabra de datos de 32 bits. En el direccionamiento en el GX Developer y en el editor de MELSEC del GX IEC Developers se indican exclusivamente los registros iniciales (en el ejemplo D10, D20) angegeben. El segundo registro de 16 bits respectivamente requerido (D11, D21) se direcciona automticamente por el compilador. En el editor de IEC del GX IEC Developer debe definirse una variable (en el ejemplo var_D10, var_D20) con un determinado tipo de datos (en el ejemplo DINT(32 bits)) segn el encabezado de la instruccin en el encabezado de la unidad de organizacin de programa, en vez de indicar un registro inicial. Para estas variables se asignan internamente direcciones correspondientes por el compilador.
Plano de contactos
Encabezado de la instruccin DMOV
Encabezado de la unidad de organizacin de programa (UOP)
3 19
Tipos de datos
Direccionamiento de secuencias de bits
En la programacin de instrucciones que utilizan una secuencia de bits como operandos de entrada o salida (registros de 16 bits), deben indicarse las variables en el encabezado de la unidad de organizacin de programa segn el encabezado de la instruccin. El direccionamiento de los elementos individuales de la secuencia de bits se realiza mediante la indicacin de la secuencia de bits, mostrando el elemento de la secuencia en corchetes cuadrados (var_xx[x]). En la siguiente ilustracin, se indica el direccionamiento mediante secuencia de bits a la instruccin de posicionamiento para mesas rotativas (ROTC).
Plano de contactos
Encabezado de la instruccin ROTC
Encabezado de la unidad de organizacin de programa (UOP)
ROTC_MB1, ROTC_KB1, ROTC_IB1, ROTCHEAD, ROTPHEAD
En el encabezado de la instruccin ROTC se indica que el rango de operandos de entrada s se compone de 3 elementos de la secuencia de bits del tipo ANY16 y que el rango de operandos de salida se compone de 8 elementos de la secuencia de bits del tipo BOOL. En el GX Developer, en el editor MELSEC del GX IEC Developer y en el MELSEC MEDOC se indican respectivamente solo los operandos de inicio D200 y M0 para los rangos de operandos de entrada/salida s. El compilador direcciona para s los registros D200 a D202, y para d los rels internos M0 a M7. En los editores IEC deben definirse las secuencias de bits para s y d. La secuencia de bits de entrada s se define como var_D200. Se compone de 3 elementos de la secuencia de bits (var_D200[0] var_D200[2]) del tipo INT (entero de 16 bits). La secuencia de bits de salida d se define como var_M0. Se compone de 8 elementos de la secuencia de bits (var_M0[0] var_M0[7]) del tipo BOOL (Bit). Para estas variables se asignan internamente direcciones correspondientes por el compilador.
3 20
Tipos de datos
INDICACIN
Las secuencias de bits pueden direccionarse tambin en forma variable. En vez de indicar el elemento de la secuencia de bits en corchetes cuadrados, por ejemplo, [Nmero], se indica, por ejemplo (Entrada [Nmero]). El Nmero debe declararse en el encabezado de la unidad de organizacin de programa. Al registro Nmero puede luego transferirse un valor que corresponde con el elemento de la secuencia de bits correspondiente.
Instrucciones para la conversin de secuencia de bits/direccin de inicio El juego de comandos para la conversin de una secuencia de bits de salida a una direccin inicial de un rango de operandos, consiste de tres instrucciones. La instruccin GET_INT_ADDR convierte una secuencia de bits de salida con elementos de salida del tipo INT (entero de 16 bits) en una direccin inicial de un rango de operandos. La instruccin GET_WORD_ADDR convierte una secuencia de bits de salida con elementos de salida del tipo WORD (entero de 16 bits) en una direccin inicial de un rango de operandos. La instruccin GET_BOOL_ADDR convierte una secuencia de bits de salida con elementos de salida del tipo BOOL (entero de 16 bits) en una direccin inicial de un rango de operandos.
Plano de contactos
GETKE, GETIE, GETKB
Despus de la conversin pueden procesarse los elementos de la secuencia de bits como operandos individuales. De esta forma no se aplica la declaracin de variables en el encabezado de la unidad de organizacin de programa. En el programa arriba indicado con la instruccin ROTC pueden utilizarse los rels internos M0 a M7 en vez de los elementos de la secuencia de bits var_M0[0] var_M0[7].
3 21
Tipos de datos
El direccionamiento de los operandos de los elementos de la secuencia de bits convertidos resulta idntico en el GX IEC Developer y el GX Developer. Las instrucciones convierten exclusivamente las secuencias de bits de salida. Las secuencia de bits de entradas deben direccionarse y declararse en funcin de las explicaciones inicialmente indicadas.
3.5.3
Utilizacin de datos de secuencia de caracteres (STRING)

El tipo de datos STRING ($) procesa secuencias de caracteres. Como secuencias de caracteres se consideran todos los caracteres ingresados (mx. caracteres) hasta el cdigo CERO (00H). Cuando el caracter ingresado es el cdigo CERO (00H) Para el almacenamiento del cdigo CERO se requiere una palabra de datos (registro).
Cdigo CERO ingresado (00H)
Instruccin para el desplazamiento de secuencias de caracteres
D0
00H
En caso que la cantidad de caracteres en la secuencia de caracteres resulta ser par Para almacenar una secuencia de caracteres con cantidad par de caracteres, se requiere de una cantidad de palabras de datos (registros) que se calcula en base a la siguiente frmula:
(Cantidad de caracteres / 2) + 1
Cuando debe, por ejemplo, desplazarse la secuencia de caracteres ABCD hacia D0, se requieren los registros D0 a D1 para la secuencia de caracteres; para el cgido CERO que identifica el fin de la secuencia de caracteres, se requiere el registro D2.
Secuencia de caracteres ingresada con 4 caracteres
Instruccin para el D0 desplazamiento de secuencias de D1 caracteres D2
42H 44H
41H 43H 00H
3 22
Tipos de datos
En caso que la cantidad de caracteres en la secuencia de caracteres resulta ser impar Para almacenar una secuencia de caracteres con cantidad impar de caracteres, se requiere de una cantidad de palabras de datos (registros) que se calcula en base a la siguiente frmula:
(Cantidad de caracteres / 2)
Cuando debe, por ejemplo, desplazarse la secuencia de caracteres ABCDE hacia D0, se requieren los registros D0 a D2 para la secuencia de caracteres. El cdigo CERO que identifica el fin de la secuencia de caracteres, se inscribe en el byte de valor superior de D2.
Secuencia de caracteres ingresada con 5 caracteres
Instruccin para el desplazamiento de secuencias de caracteres
D0 42H D1 44H D2 00H
41H 43H 45H
3 23
Asignacin de ndice
3.6
Asignacin de ndice
Ya que se diferencia la asignacin de ndice en las CPUs del System Q y de la serie Q de las CPUs de la serie A, se explican con mayor detalle las particularidades de los tipos de CPU en los captulos 3.6.1 y 3.6.2. La asignacin de ndice es un direccionamiento indirecto de un operando mediante un registro de ndice. En la utilizacin de la asignacin de ndice en un programa, el operando obtiene como direccin la direccin de operando directamente ingresada ms el contenido del registro de ndice. Utilizacin de la asignacin de ndice en el programa El programa indica en la siguiente ilustracin un ejemplo de la asignacin de ndice. En la primera lnea de programa se asigna el valor 2 al registro de ndice Z0. El registro sirve para la segunda lnea de programa como ndice para el D10. En el D0 se almacena por lo tanto el valor de D11 (D10Z = D(10+1) = D11).
Plano de contactos
Explicacin
La constante 1 se almacena en el registro de ndice Z0.
Los datos del registro indexado con Z0r (D10+Z0(1)=D11) se almacenan bajo el D0.
La siguiente ilustracin contiene otro ejemplo para la asignacin de ndice para explicar detalladamente el procesamiento de operandos (Z0=20, Z1=5).
Plano de contactos
Explicacin
La constante 20 se almacena en el registro de ndice Z0.
La constante 5 se almacena en el registro de ndice Z1. La constante 100 se indexa con Z0 (100+Z0(20)=120) y con el registro W53 (W53 +Z1(5)=W58) indexado con Z1.
Asignacin de ndice
3 24
Asignacin de ndice
Operandos que pueden direccionarse mediante la asignacin de ndice. La asignacin de ndice puede aplicarse en operandos, constantes y bobinas. Los registros de ndice sirven para el direccionamiento indirecto de un operando y contienen un valor nmerico entre -32768 y 32767. Operandos que no pueden direccionarse mediante la asignacin de ndice.
Operando E $ . FX, FY, FD P I Z S TV, STV CV N A0 A1 Significado Nmeros de coma flotante Secuencias de caracteres Direccionamiento de bit de operandos de palabra Operandos de funcin Punteros, utilizados como etiquetas Punteros de interrupcin, utilizados como etiquetas Registro de ndice Rel de pasos Valores nominales de temporizadores Valores nominales de contadores Niveles anidados AKKU AKKU
Datos de bit (sin AnN) Los operandos pueden direccionarse indexadamente tambin en la direccin de bloque. El largo de bloque no puede modificarse mediante el registro de ndice.
Plano de contactos
Explicacin
Entrada de las direcciones de operando mediante el registro de ndice. Cuando Z2=3, luego X(0+3) = X3. Con esta entrada se intenta indicar el largo de bloque. Esta indicacin no resulta posible.
3 25
Asignacin de ndice
3.6.1
Particularidades de las CPUs de Q y las CPUs de QnA

Una Q-CPU y una CPU de la serie Qn contiene 16 registros de ndice (Z0 Z15). La siguiente tabla indica los rangos de valor de los temporizadores y contadores que pueden direccionarse mediante la asignacin de ndice.
Operando TC Significado Pueden utilizarse exclusivamente los registros Z0 y Z1 para el direccionamiento de los contactos de temporizador y bobinas. Ejemplo de aplicacin
CC
Pueden utilizarse exclusivamente los registros Z0 y Z1 para el direccionamiento de los contadores y bobinas.
INDICACIONES
En el direccionamiento indexado de los valores reales de temporizador y contador, no se aplican restricciones algunas.
Plano de contactos
Explicacin
Valor nominal del temporizador (TV) Asignacin de ndice no resulta posible
Valor real del temporizador (TN) Asignacin de ndice resulta posible
Valor nominal del contador (CV) Asignacin de ndice no resulta posible
Valor real del contador (CN) Asignacin de ndice resulta posible
3 26
Asignacin de ndice
Otra diferencia a las CPUs de A consiste en la posibilidad de direccionar indexadamente las direcciones de entrada y salida, las direcciones de memoria de bfer, los nmeros de red y las direcciones de operandos de los mdulos de red.
La siguiente ilustracin muestra el direccionamiento de las direcciones de entrada y salida y de las direcciones de memoria de bfer en los mdulos especiales.
Plano de contactos Explicacin
Cuando Z1=2 y Z2=8, luego U(10+2)\G(0+8)=U12\X8.
La siguiente ilustracin muestra el direccionamiento de los nmeros de red y las direcciones de operandos de los mdulos de red.
Plano de contactos
Explicacin
Cuando Z1=2 y Z2=8, luego J(0+2)\X(0+8)=J2\X8.
INDICACIONES
Mayores informaciones acerca de los mdulos especiales y de red se encuentran en el QnA CPU-Programming Manual (Fundamentals), en el QCPU (Q mode) Users Manual (Functions/programming fundamentals) o bien en los manuales especficos de producto.
3 27
Asignacin de ndice
3.6.2
Particularidades de las CPUs AnA, AnAS y AnU

En el programa, es posible agregar un ndice (Z o V) a las direcciones de operandos. Para la identificacin se agrega un signo al ndice. En los siguientes casos se presentan errores de procesamiento al procesar las instrucciones. El rango de direcciones de los operandos ha sido excedido durante la ltima asignacin de ndice. Las constantes K y H se excluyen en este caso. La direccin inicial de un rango de operandos excede el rango permitido de direcciones en la asignacin de ndice.
INDICACIONES
Para abreviar los tiempos de procesamiento, las CPUs de las series AnA, AnAS y AnU no controlan las direcciones de operandos en la asignacin de ndice. Debido a este motivo, los errores relacionados con la asignacin de ndice no se reconocen como errores de procesamiento. En caso de presentarse un error relacionado con la asignacin de ndice, pueden modificarse involuntariamente los datos de operandos. Los programas que contienen una asignacin de ndice, deben escribirse por lo tanto con mucho cuidado!
En relacin con una CPU de AnA, AnAS o AnU, resulta posible efectuar la asignacin de ndice incluso con operandos de bit que se utilizan en una instruccin LD, OUT o similar.
Almacenamiento de datos de 32 bits en registros de ndice Los datos de 32 bits pueden almacenarse en los registros de ndice extendidos (Z1 a Z6 y V1 a V6) de una CPU de AnA o AnU. Para esto deben utilizarse los siguientes registros de ndice en pares: Z1 y V1 Z2 y V2 Z3 y V3 Z4 y V4 Z5 y V5 Z6 y V6 Zn contiene los 16 bits de valor inferior, Vn contiene los 16 bits de valor superior. En una instruccin de 32 bits debe indicarse exclusivamente el operando Z. Wird der Operand V angegeben, kann das Programm nicht verarbeitet werden. Las instrucciones de 32 bits pueden almacenarse exclusivamente con los pares de registro arriba indicados. No se permite la aplicacin de otras combinaciones. Al utilizar un operando como par de registro para la asignacin de ndice en una instruccin, se procesan los datos en este registro como datos de 16 bits para la asignacin de ndice.
3 28
Direccionamiento indirecto (slo GX Developer)
3.7

En el direccionamiento indirecto se deposita una direccin de operando en un operando de palabra. En el programa no se refiere directamente el operando con el cual debe efectuarse la operacin, sino a travs del operando que contiene la direccin almacenada. El direccionamiento indirecto puede aplicarse cuando la asignacin de ndice resulta insuficiente. En el programa se identifica el operando, en el cual se almacena la direccin del operando indirectamente referido, con la seal @. Por ejemplo, mediante la indicacin de @D100 se utiliza el contenido de D100 y D101 como direccin. Con la instruccin ADRSET se almacena la direccin de operando que debe referirse indirectamente.
INDICACIN
La instruccin ADRSET no puede utilizarse en la programacin con el GX IEC Developer.

Plano de contactos Explicacin
W100 se almacena en D100 y D101 La constante 1234 se transfiere a la direccin almacenada en D100 y D101.
D0 D1
Se lee el contenido de D100 y D101
D100 D101
W100 W100 1234
En la siguiente tabla se indican los operandos que pueden direccionarse indirectamente.

Operandos Bit Operandos internos (Sistema, Operador) Palabra Bit MELSECNET/10 Palabra Direccionamiento indirecto No resulta posible Posible No resulta posible Posible (La direccin de operando no puede almacenarse con la instruccin ADRSET.) No resulta posible Posible Niveles anidados Puntero Constantes Otros No resulta posible Ejemplo para el direccionamiento indirecto
@D100 @D100Z2 (Asignacin de ndice)
@J1\W10 @J1Z1\W10Z2 (Asignacin de ndice) @U10\G0 @U10Z1\G0Z2 (Asignacin de ndice)
Mdulos especiales Registro de ndice Zn Registro de archivo
@R0, @ZR20000 @R0Z1, @ZR20000Z1 (Asignacin de

ndice)
3 29

INDICACIN
Mayores informaciones acerca de los operandos se encuentran en el QnA CPU-Programming Manual (Fundamentals) o QCPU (Q mode) Users Manual (Functions/programming fundamentals) Para al almacenamiento de la direccin de operandos para el direccionamiento indirecto se utilizan dos palabras. Por lo tanto deben sumarse o restarse los datos de 32 bits cuando una direccin almacenada aumenta o bien se reduce debido a operaciones de clculo. En el siguiente ejemplo se incrementa o reduce el operando que recoge la direccin del operando indirectamente direccionado, a travs de instrucciones de 32 bits, por lo tanto aumenta o bien se reduce tambin la direccin del operando indirectamente direccionado en el valor de 1.
INDICACIN
Plano de contactos
Explicacin
Operando en el cual se almacena la direccin de operando que se refiere indirectamente Instruccin para incrementar los datos binarios (32 bits)
Plano de contactos
Explicacin
Operando en el cual se almacena la direccin de operando que se refiere indirectamente Instruccin para decrementar los datos binarios (32 bits)
3 30
Errores de procesamiento
3.8
Los errores de procesamiento se presentan en los siguienteos casos: Se presenta un mensaje de error cuando al aplicarse las condiciones de error que se explican en el punto Fuentes de errores. En la aplicacin de un registro de bfer no se encuentra conectado un mdulo especial en la direccin de entrada/salida predeterminada. En la utilizacin de un operando de enlace no existe la red correspondiente. En la utilizacin de un operando de enlace no est conectado el mdulo de red con la direccin de entrada/salida predeterminada.
INDICACIN
En caso de haber definido un registro de archivo en los parmetros, pero sin haber instalado una tarjeta de memoria (slo para CPUs Q/QnA), se indica un mensaje de error (2401 = File Set Error). En caso de haber accedido a un registro de archivo sin haber definido previamente un registro de archivo en los parmetros, no se indica un mensaje de error. En caso de leer el registro de archivo, se indica el cdigo FFFFH .
3.8.1
Control del rango de operandos

Cuando las instrucciones utilizan operandos con un largo fijo y predeterminado (MOV, DMOV, etc.), no se controla el rango de operandos. En los casos en los cuales se excede el rango correspondiente de direcciones, se escriben los datos a escribir en un registro libre. Por ejemplo, al asignar direcciones de 12k, no se indica un mensaje de error hasta sobrepasar la direccin de registro D12287.
Plano de contactos
Explicacin
D12287 y D12288 se refieren en este ejemplo, pero D12288 no existe. Se sobreescribe un registro libre con los contenidos de D12288.
Incluso en la utilizacin de un direccionamiento indexado, no se efecta el control del rango de operandos.
3 31
Cuando las instrucciones utilizan operandos con largo variable, se efecta el control del rango de operandos (BMOV, FMOV y otras instrucciones que utilizan direcciones iniciales). En los casos en los cuales se sobrepasa el rango correspondiente de direcciones, se emite un mensaje de error. Por ejemplo, al asignar direcciones de 12k, se indica un mensaje de error slo al sobrepasar la direccin de registro D12287.
Plano de contactos
Explicacin
D12287 y D12288 se refieren en este ejemplo, pero D12288 no existe. Se emite un mensaje de error.
El control del rango de operandos se efecta al disponer de un direccionamiento indexado. No se emite un mensaje de error cuando la direccin inicial del operando sobrepasa el rango de direcciones.
Plano de contactos
Explicacin
D12287 y D12288 se refieren en este ejemplo, pero D12288 no existe. Se emite un mensaje de error. La direccin inicial D12289 sobrepasa el rango permitido. Los datos se almacenan a partir del registro W0 sin emisin de un mensaje de error.
Ya que las secuencias de caracteres presentan largos variables, se efecta un control del rango de operandos. En los casos en los cuales se sobrepasa el rango correspondiente de operandos, se emite un mensaje de error. Por ejemplo, al asignar direcciones de 12k, no se indica un mensaje de error hasta sobrepasar la direccin de registro D12287.
Plano de contactos
Explicacin
D12287 y D12288 se refieren en este ejemplo, pero D12288 no existe. Se emite un mensaje de error.
El control del rango de operandos se efecta al disponer de un direccionamiento indexado de emisin directa (DY).
3 32
3.8.2
Control de los datos de operandos

En la utilizacin de datos binarios Cuando un resultado de procesamiento sobrepasa el rango de valores, no se emite ningn mensaje de error. En este caso no se aplica el Carry-Flag (bandera de exceso de capacidad).
En la utilizacin de datos BCD Se controla cada posicin de los valores BCD (0 a 9). Cuando una posicin individual sobrepasa el rango de 0 a 9 (A a F), se emite un mensaje de error. Cuando un resultado de procesamiento sobrepasa el rango de valores, no se emite ningn mensaje de error. En este caso no se aplica el Carry-Flag (bandera de exceso de capacidad).
En la utilizacin de nmeros de coma flotante Los errores de procesamiento se presentan en los siguienteos casos: El valor del nmero de coma flotante asume el valor 0 El valor absoluto del nmero de coma flotante pasa por inferior del valor 1,0 x 2-127 El valor absoluto del nmero de coma flotante pasa por sobre el valor 1,0 x 2129
En la utilizacin de secuencias de caracteres No se efecta un control de los datos de operandos.
3 33
Condiciones de ejecucin de las instrucciones
3.9
3.9.1

Condicin de entrada
Las siguientes cuatro condiciones de ejecucin existen para la ejecucin de las instrucciones. Ejecucin sin condiciones Las instrucciones se ejecutan sin considerar el estado de seal de los operandos. Ejemplo: LD X0, OUT Y10 Ejecucin con condiciones aplicadas Las instrucciones se ejecutan durante el perodo de aplicacin de la condicin de ejecucin. Ejemplo: MOV, FROM Ejecucin con flanco creciente Las instrucciones se ejecutan con flanco creciente (cambio de seal de 0 a 1) de la condicin de ejecucin. Ejemplo: PLS, MOVP Ejecucin con flanco decreciente Las instrucciones se ejecutan con flanco decreciente (cambio de seal de 1 a 0) de la condicin de ejecucin. Ejemplo: PLF
Para la mayora de las instrucciones existen dos tipos de ejecucin: con condicin de ejecucin aplicada con flanco creciente de la condicin de ejecucin En caso de aplicacin de una condicin de ejecucin, se ejecuta la instruccin durante el perodo completo durante el cual la condicin de ejecucin est aplicada. Estas instrucciones no se identifican especialmente. Ejemplo: MOV_M/ MOV
Plano de contactos Lista de instrucciones MELSEC
En la evaluacin del flanco creciente de una condicin de ejecucin se ejecuta una instruccin slo cuando se efecta un cambio de seal de 0 a 1. Ejemplo: MOVP_M/ MOVP
Plano de contactos
3 34
El siguiente ejemplo muestra la ejecucin de la instruccin MOV con una condicin de ejecucin aplicada y con ejecucin de flanco creciente de la condicin de ejecucin.
Plano de contactos
Explicacin Ejecucin con condicin de ejecucin aplicada Ejecucin con flanco creciente de la condicin de ejecucin
3.9.2
Entrada EN y salida ENO

Todas las instrucciones descritas en este manual, pertenecen en el caso delGX IEC Developer a la Biblioteca del Fabricante. Adicionalmente a las variables de entrada y salida, estas instrucciones disponen tambin siempre de una entrada EN y una salida ENO. La siguiente ilustracin muestra algunas instrucciones MELSEC de la Biblioteca del Fabricante del GX IEC Developer.
En la biblioteca IEC estndar se indican casi todas las instrucciones doblemente. Slo difieren en el sufijo _E. Estas instrucciones tienen una entrada EN y una salida ENO. La siguiente ilustracin muestra dos instrucciones IEC de la biblioteca estndar del GX IEC Developer.
Los siguientes ejemplos muestran las diferencias en el procesamiento de la instruccin con o bien sin entradas EN y salidas ENO. Ejemplo 1: Sin enlace adicional Sin enlace adicional, la condicin de ejecucin de la instruccin se aplica constantemente.
Ejemplo 2: Enlace con un conctacto
3 35
Al enlazar la entrada EN con un contacto, se ejecuta la instruccin al aplicarse la condicin respectiva.
Ejemplo 3: Enlace con un resultado de operacin Al aplicar el resultado booleano de una operacin de clculo en la entrada EN, se efecta la ejecucin de la instruccin solamente cuando el resultado de la operacin de clculo es igual a TRUE.
Ejemplo 4: Enlace con instruccin previa Al enlazar la entrada EN con la salida ENO de la instruccin previa, se efectan todas las instrucciones solamente al aplicarse la condicin respectiva.
INDICACIN
La salida ENO no debe estar obligatoriamente conectada. Se aplica un paso en bucle de la entrada EN con la salida ENO. Cuando la entrada EN sea TRUE, la salida ENO tambin resulta TRUE.
3 36
Cantidad de pasos de programa
3.10

Para no sobrepasar la capacidad de memoria para los pasos de programa en la memoria interna, la memoria ROM o RAM de las tarjetas de memoria y los casetes de memoria, se requiere un clculo de la cantidad total de pasos de un programa. En los siguientes captulos se describe el clculo de los pasos de las instrucciones para el System Q y las CPUs OnA y A.
3.10.1
En un System Q o una CPU de QnA

La cantidad de pasos de programa de una instruccin se dirige en funcin de la cantidad de pasos bsicos. La mayora de las instrucciones requieren slo de una cierta cantidad de pasos bsicos para su ejecucin. La cantidad de pasos bsicos depende de la cantidad de operandos aplicados ms 1. La siguiente ilustracin muestra el clculo de la cantidad de pasos bsicos de la Instruccin PLUS.
Plano de contactos Explicacin 3 pasos de programa Las cifras indicadas en parntesis indican la cantidad acumulada de los pasos de programa de los operandos. 4 pasos de programa Las cifras indicadas en parntesis indican la cantidad acumulada de los pasos de programa de los operandos.
La cantidad de pasos de programa en la utilizacin de instrucciones de entrada y salida La cantidad de pasos de programa en la utilizacin de instrucciones de entrada (LD, LDI, AND, ANI, OR, ORI) depende de los operandos aplicados. Al utilizar operandos internos o registros de archivo (R0 a R32767), la cantidad asciende a 1. Al utilizar entradas direccionables directas (DX), la cantidad asciende a 2. En la utilizacin de otros operandos, la cantidad asciende a 3. La cantidad de pasos de programa en la utilizacin de instrucciones de entrada (LDP, LDF, ANDP, ANDF, ORP, ORF) depende de los operandos aplicados. Al utilizar operandos internos o archivos de registro (R0 a R32767), la cantidad asciende a 2. Al utilizar entradas direccionables directas (DX), la cantidad asciende a 3. En la utilizacin de otros operandos, la cantidad asciende a 4.
3 37
La cantidad de pasos de programa en la utilizacin de algunas instrucciones de transferencia
Operandos que aumentan la cantidad de pasos de programa Operandos de mdulos especiales Operandos de enlace Registro de archivo serialmente direccionado Constantes de 32 bits Nmeros de coma flotante como constantes
Pasos sumados
Ejemplo MOV U4\G10 D0 MOV J3\B20 D0
MOV ZR123 D0 DMOV K123 D0 EMOV E0.1 D0
Secuencias de caracteres
Con cantidad impar: (Cantidad de caracteres / 2) -1 Con cantidad par: Cantidad de caracteres/2)
$MOV 123 D0
En casos en los cuales se aplican varios factores, se suma la cantidad de pasos en forma respectiva. Por ejemplo, al haber programado MOV U1\G10 ZR123, se suma 1 paso para la memoria de bfer y 1 paso para el registro de archivo seriamente direccionado, obteniendo as una cantidad total de pasos de 2.
3.10.2
Con una CPU de AnA, AnAS y AnU

En combinacin con una CPU de AnA, AnAS o AnU-CPU, deben observarse una serie de particularidades que se explican con mayor detalle en el siguiente prrafo. La cantidad de pasos aumenta respectivamente en el valor de 1 cuando en una instruccin se refiere una de las direcciones de operando indicadas en la siguiente tabla (rango extendido de la serie AnA).
Operandos Rels internos M, L, S Temporizador T Contador C Rels internos de enlace B Registro de datos D Registro de enlace W Rango de direcciones 2048 a 8191 256 a 2047 256 a 1023 400 a FFF
1024 a 6143
400 a FFF
Cuand se efecta una asignacin de ndice con registro de ndice extendido para un operando del rango extendido de direcciones, la cantidad de pasos aumenta tambin respectivamente en el valor de 1.
3 38
La siguiente ilustracin muestra algunos ejemplos para el clculo de los pasos de programa. El primer ejemplo muestra la composicin de los pasos en la programacin de instrucciones del rango normal de direcciones. Los siguientes ejemplos muestran la composicin de los pasos de programa en la aplicacin de operandos del rango extendido de direcciones.
Plano de contactos LD + D0 LD + D0
Explicacin T0 W010 T300 W800 1 Paso 5 Pasos 6 Pasos 2 Pasos 6 Pasos 8 Pasos 2 Pasos 6 Pasos 9 Pasos 1 Paso 5 Pasos 6 Pasos
LD + D2000
T1000 W010 Z1
LD + D2000 Z1
T0 D300
En la asignacin de ndice en una instruccin de 1 paso (por ejemplo, LD OUT) aumenta la cantidad de pasos en el valor de 1. El siguiente ejemplo muestra las diferencias entre la programacin con y sin ndice. La cantidad de pasos se aumenta tambin slo en el valor de 1 cuando se efecta una asignacin de ndice con un registro extendido de ndice (Z1 a Z6, V1 a V6).
Plano de contactos LD + OUT X0 Y40
Explicacin 1 Paso 1 Paso 2 Pasos 2 Pasos 1 Paso 3 Pasos
LD + OUT
X0 Z Y40
Asignacin de ndice
3 39
3 40
Estructura de los captulos

El siguiente captulo contiene una introduccin para los captulos 5 a 9 y describe los formatos y la estructura de las explicaciones para las instrucciones del MELSEC de la serie A y Q y del System Q. Como se indica en la siguiente ilustracin, cada uno de los captulos mencionados empieza con una tabla que muestra y explica la estructura de las instrucciones que se contienen en el captulo correspondiente.
Cada punto de la estructuracin se indica en el captulo y se explica mediante ejemplos de programa.
41
4.1

Cada punto de estructuracin se inicia con una tabla que contiene todas las instrucciones que se explican en este prrafo. Como se indica en la siguiente ilustracin, se muestra la escritura de las variantes de instruccin en el editor MELSEC y IEC.
En caso de disponer de la posibilidad de seleccin en el GX IEC Developer, se recomienda la utilizacin preferente de la instruccin IEC.
4.2
La tabla CPU
Los prrafos en los cuales se explican las instrucciones, se inician con una tabla en la cual se indica la CPU (AnS, AnN, AnA, AnAS, AnU, QnA, QnAS, Q4AR, Q) con la cual puede ejecutarse la instruccin. La CPU respectiva habilitada para su ejecuin, est marcada con un punto negro.
En caso de caractersticas particulares en el diseo de una CPU determinada, sta se marca con una nota de pie de pgina en la cual se explica esta particularidad (por ejemplo, , instrucciones extendidas, vase tambin 3.3 Programacin de las instrucciones extendidas).
42
Operandos MELSEC A
4.3
Operandos MELSEC A
En la tabla Operandos MELSEC A se encuentran listados todos los operandos disponibles que pueden utilizarse para las variables internas (por ejemplo, s1, s2, d).
Los operandos de bit y palabra utilizables se listan individualmente. En caso que un operando no pueda utilizarse, falta su identificacin con un punto negro. En la columna Constante se indica si la instruccin puede utilizar constantes decimales (K) o bien hexadecimales (H, 16#). La columna Pointer indica que la instruccin puede utilizar punteros (P) y/o punteros de interrupcin (I). En caso que la instruccin pueda disearse en niveles de anidamiento, se indica esto en la columna Nivel. Los largos de bloque disponibles para la instruccin para los operandos de bit se indican en la columna Largo de bloque. El ejemplo indicado en la ilustracin muestra que la instruccin puede direccionar largos de bloque de 4 a 16 bits (K1 a K4). La cantidad de los pasos de programa utilizados se indica en la columna Pasos. En caso que la instruccin pueda utilizar un direccionamiento indexado, se indica esto en la columna ndice. En la columna Carry Flag se indica si una instruccin puede colocar una bandera de exceso de capacidad en caso de un exceso de capacidad de datos. La posiblidad de colocar una bandera de error, se indica en la columna Error Flag. En caso de caractersticas particulares se identifican stas con una nota de pie de pgina y se explican debajo de la tabla.
43
Operandos MELSEC Q
4.4
Operandos MELSEC Q
El concepto MELSEC Q abarca todas las CPUs del MELSEC System Q y las CPUs QnA, QnAS y Q4AR. En la tabla Operandos MELSEC Q se encuentran listados todos los operandos disponibles que pueden utilizarse para las variables internas (por ejemplo, s1, s2, d). Los operandos no se indican individualmente; se diferencia exclusivamente si una instruccin puede responder los operandos de bit y/o de palabra.
En caso que una instruccin dispone de la posibilidad de acceder a un registro de archivos, se identifica esto en la columna Registro de archivos. En la columna MELSECNET/10 Directo J\ se indica si una instruccin puede realizar la lectura/escritura de datos de bit y/o palabras en/desde las estaciones conectadas en el MELSECNET/10. Con J\ se indica el nmero de estacin y con se indica la direccin de operando. La columna Mdulos especiales U\G indica si una instruccin puede efectuar la lectura/ escritura de datos en/desde la memoria de bfer de un mdulo especial conectado. Con U\ se indica la direccin cabezal del mdulo especial y con G se indica la direccin de memoria de bfer. En caso que la instruccin utiliza un direccionamiento indexado, se indica esto en la columna Registr de ndice Zn. En la columna Constantes K, H (16#) se indica si la instruccin puede utilizar constantes decimales (K) (H, 16#) o bien hexadecimales (H, 16#). En la columna Otros se indica si una aplicacin utiliza otros operandos y constantes. La posiblidad de colocar una bandera de error, se indica en la columna Error Flag. La cantidad de los pasos de programa utilizados se indica en la columna Pasos.
4.4.1
Visualizacin en el GX IEC Developer

Despus de las tablas de operandos se presentan los formatos de visualizacin de la instruccin en el GX IEC Developer. La siguiente ilustracin indica desde la izquierda hacia la derecha la instruccin LD_EQ_M en el editor MELSEC (lista de instrucciones MELSEC) y en el editor IEC (plano de contactos y lista de instrucciones IEC).
44
Variables
4.4.2
Visualizacin en el GX Developer
Despus de los formatos de visualizacin de la instruccin en el GX IEC Developer se presenta la visualizacin en el GX Developer.
4.5
Variables
La tabla de variables contiene todas las variables internas de una instruccin.
La columna Valor de comando describe la funcin de los operandos y de los elementos de operandos. En la columna Tipo de datos se listan todos los tipos de datos de los operandos. A medida que existan diferencias entre los tipos de datos del editor MELSEC y el editor IEC, se indican stas tambin explcitamente. Mayores informaciones acerca del tema Variables se encuentran en los captulos 3.4 Programacin de variables y 3.5 Tipos de datos.
45
Funcionamiento
4.6
Funcionamiento
El punto Funcionamiento explica detalladamente el modo de trabajo de una instruccin. La siguiente ilustracin muestra la descripcin del funcionamiento de la instruccin LDF/LDP.
4.7
Observaciones
En las observaciones se explican las caractersticas particulares, los errores y riesgos en la programacin de la instruccin.
4.8
Fuentes de errores
La descripcin de las fuentes de errores se refiere principalmente a los cdigos de error de la serie Q y del System Q (vase 11.1 Lista de los cdigos de error (CPU Q00J, Q00 y Q01) y 11.2 Lista de los cdigos de error (serie QnA y System Q)). Para obtener informaciones acerca de los cdigos de error de la serie A, consulte los captulos 11.3 Lista de los cdigos de error de la serie A (sin AnA y AnAS) y 11.4 Lista de los cdigos de error de las CPUs AnA y AnAS-CPUs. La siguiente ilustracin muestra las fuentes de error de la instruccin DELTA/DELTAP.
46
Ejemplos
4.9
Ejemplos
Los ejemplos indicados en los prrafos son principalmente ejemplos de programa de la serie Q. Los ejemplos de programa se programaron en los modos de presentacin de la lista de instruccin MELSEC, del plano de contactos y de la lista de instrucciones IEC. Para facilitar la comprensin, se agregaron frecuentemente grficos. La siguiente ilustracin muestra un ejemplo de programa de las instrucciones LD, AND, OR y ORI.
La siguiente ilustracin muestra un ejemplo de programa de la instruccin RBMOVP, con el cual se program el GX Developer.
47
Ejemplos
48
Conjunto de comandos bsicos

El conjunto de comandos bsicos contiene las instrucciones convencionales para la programacin de los contactos de entrada y salida, as como comandos de salto, enlaces de bloque, funciones de registro de desplazamiento, instrucciones de control maestro, de fin de programa y de otro tipo, formando as el esquema bsico para la programacin de las series de MELSEC. En las siguientes tablas se indica la segmentacin del conjunto de comandos bsicos.
Segmentacin Instrucciones de entrada Instrucciones de enlace
Significado Inicio de un enlace, Conexin en serie de contactos Enlace de bloque serial y en paralelo, Almacenamiento y procesamiento de un resultado de enlace, Inversin de seal de los resultados de operacin, Conversin de resultados de operacin hacia resultados pulsados, Aplicacin de rels internos de flanco Operandos de bit, contactos de contador y tiempo, Emisin, aplicacin y reposicin de rels internos de errores, Emisin y reposicin de operandos, Emisin diferencial controlada por flanco Inversin del estado de circuito de un operando, Generacin de impulsos de conexin Desplazamiento de operandos de bits Activacin y desactivacin de los diferentes reas de programa Fin de un rea de programa, Fin de programas principales y subordinados Interrupcin del procesamiento, Paso en vaco en programa.
Instrucciones de salida
Instrucciones de de desplazamiento Instrucciones de control maestro Instrucciones de fin de programa Otros tipos de instrucciones
INDICACIN
En la siguiente tabla se indican las instrucciones MELSEC para los diferentes editores, as como las instrucciones IEC correspondientes.
Instruccin MELSEC En el editor MELSEC LD LDI AND ANI OR ORI En el editor IEC Listado de instrucciones Plano de contactos Instrucciones IEC en el Editor IEC
LD LDN AND ANDN OR ORN
LDP LDF
LDP_M LDF_M
Programmierung MELSEC A und Q
51
Instruccin MELSEC En el editor MELSEC En el editor IEC Listado de instrucciones ANDP_M ANDF_M ORP_M ORF_M Plano de contactos Instrucciones IEC en el Editor IEC
ANDP ANDF ORP ORF
ANB
AND ( ... )
ORB
OR ( ... )
MPS MRD MPP
MPS_M MRD_M MPP_M
INV
INV_M
NOT
MEP MEF
MEP_M MEF_M
EGP EGF
EGP_M EGF_M
OUT
OUT_M
ST
OUT (T)
TIMER_M
OUT H (T)
TIMER_H_M
OUT (C)
COUNTER_M
52
Instruccin MELSEC En el editor MELSEC En el editor IEC Listado de instrucciones SET_M RST_M Plano de contactos Instrucciones IEC en el Editor IEC
SET RST
S R
PLS PLF
PLS_M PLF_M
R_TRIG 1 F_TRIG 1
FF CHK DELTA
FF_M CHK_M DELTA_M
SFT
SFT_M
SHL/SHR
MC MCR
MC_M MCR_M
FEND END
FEND_M END_M
2 2
STOP NOP
1 2
STOP_M
Aqu se trata de componentes funcionales IEC. FEND y END se generan automticamente por el GX Developer y el GX IEC Developer.
53
LD, LDI, AND, ANI, OR, ORI
5.1
5.1.1
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X Y M L S B F T Operandos de palabra (16 bits) C D W R A0 A1 Z V Constante K Punter Nivel o I N
Largo de bloque
H (16#) P
ndice
Pasos
Operandos MELSEC A
Carry Error Flag Flag M9010 M9012 M9011
1
1
La cantidad de pasos en caso de utilizacin de una CPU AnA, AnAS o AnU CPU se indica en el prrafo 3.10.2 Con una CPU de AnA, AnAS y AnU de estas Instrucciones de Programacin.
Operandos Operandos internos (Sistema, Operador) Bit Palabra

Operandos MELSEC Q
FileRegister
MELSECNET/10 Directo J\ Bit
Mdulos Registro especiales de ndice Zn Palabra U\G

Constantes K, H (16#)
Otros DX, BL
Error Flag
Pasos
s
1
1 1
La cantidad de pasos puede variar: -Con utilizacin de un operando internos o de los registros de archivo R0 a R32767: 1 Paso - Con utilizacin de entradas directamente direccionables (DX): 2 Pasos - Con utilizacin de otros operandos: 3 Pasos
GX IEC Developer
Plano de contactos
Lista de instrucciones IEC (Instruccin IEC)
GX Developer
LD___ME1, LD___KE1, LD___IE1
Variables
Operando s
Valor de comando Los operandos se activan como contactos.
Tipo de datos Bit
54
Funcionamiento
Inicio de un enlace LD LDI Carga (contacto de trabajo) Carga inversa (contacto de reposo)
El inicio de un enlace se ejecuta siempre con una instruccin LD- (LoaD; carga) o una instruccin LDI- (LoaD Inverse; carga inversa). La instruccin LD describe un contacto de trabajo, mientras que la instruccin LDI describe un contacto de reposo. La direccin de operandos contenida en la instruccin, es la condicin de entrada de la siguiente instruccin.
Conexin en serie AND ANI con contactos de trabajo con contactos de reposo
Una conexin en serie de contactos se ejecuta con una instruccin AND como contacto de trabajo o bien una instruccin ANI como contacto de reposo. El operando contenido en la instruccin, presenta la condicin de conexin hacia la siguiente instruccin. Ambos comandos son enlaces lgicos y no deben programarse al inicio de un enlace.
Conexin en paralelo OR ORI de contacos de trabajo de contactos de reposo
Una conexin en paralelo de contactos se ejecuta con una instruccin OR como contacto de trabajo o bien una instruccin ANI como contacto de reposo. El operando contenido en las instrucciones, presenta la condicin de conexin de la instruccin previa hacia la siguiente instruccin. Ambos comandos son enlaces lgicos y no deben programarse al inicio de un enlace.
INDICACIN
Los operandos indicados en las instrucciones pueden ser tambin operandos de palabra. En estos casos se ingresa por lectura el estado de un bit seleccionado como contacto (solo para serie Q y System Q). La indicacin del bit a consultar, se ejecuta en forma hexadecimal con los operandos de palabra. Por ejemplo, el bit b11 en D0 se indica en forma hexadecimal con el D0.0B (solo para serie Q y System Q). Mayores informaciones acerca del direccionamiento de bits en operandos de palabra se encuentran en el prrafo "Composicin de instrucciones" de las Instrucciones de Programacin (solo para serie Q y System Q).
55

Ejemplo 1 LD, AND, OR, ORI
En el siguiente programa se muestran las conexiones en serie y en paralelo de los contactos. El bit 5 (b5) en D0 se consulta tambin como contacto.
Lista de instrucciones MELSEC Plano de contactos Lista de instrucciones IEC
, LD___MB1, LD___KB1, LD___IB1, LD_0B1
Ejemplo 2
LD, LDI, AND, ANI, OR En el siguiente programa se muestran circuitos mixtos Algunos puntos de contacto del circuito se enlazan mediante las instrucciones ORB y ANB. Los bits direccionados (b1 y b4) de D6 se ingresan por lectura como contactos.
Plano de contactos
LD___MB2, LD___KB2, LD___IB2, LD_0B2
56
Ejemplo 3
LD, AND, ANI En el siguiente programa se emiten los resultados de operandos de las instrucciones hacia Y35 a Y37.
Plano de contactos
LD___MB3, LD___KB3, LD___IB3
57
LDP, LDF, ANDP, ANDF, ORP, ORF

5.1.2 LDP, LDF, ANDP, ANDF, ORP, ORF
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Operador) Bit s

1
FileRegister
Palabra

Otros DX
Error Flag
Pasos
2 1
La cantidad de pasos puede variar: - Con utilizacin de un operando interno o de los registros de archivo R0 a R32767: 2 Pasos - Con utilizacin de entradas directamente direccionables (DX): 3 Pasos - Con utilizacin de otros operandos: 4 Pasos
GX IEC Developer
Plano de contactos
L D P__ME1, LDP__KE1, LDP__IE1
GX Developer
P__GE1
Variables
Operando s
Valor de comando Los operandos se activan como contactos.
Tipo de datos Bit
58
Funcionamiento
Inicio de un enlace, controlado por flanco LDP LDF flanco ascendente flanco descendente
En forma analgica a las instrucciones LD y LDI, estas instrucciones describen un contacto que se genera por un operando de bit o palabra. El resultado de la instruccin LDP es el valor 1 cuando el bit direccionado del operando conmuta de 0 a 1 (flanco ascendente, flanco positivo). El resultado del a instruccin LDF es el valor 1 cuando el bit direccionado del operando conmuta de 1 a 0 (flanco descendente, flanco negativo). En caso de utilizacin exclusiva, la instruccin tiene la funcin de la instruccin PLSL y genera un impulso de salida con un flanco ascendente de la condicin de entrada. El ejemplo ubicado al lado izquierdo de la ilustracin inferior muestra un plano de contactos con utilizacin de una instruccin LDP, en el ejemplo al lado derecho no se utiliza una instruccin LDP.
LDP__AB1, PFEIL0E1, LDP__AB2
Conexin en serie, controlado por flanco ANDP ANDF flanco ascendente flanco descendente
La instruccin ANDP conmuta un contacto en serie con un contacto generado por un operando de bit o de palabra. Este contacto tiene el estado 1 cuando el bit direccionado del operando conmuta de 0 a 1. En la instruccin ANDF, el contacto generado tiene el estado 1 cuando el bit direccionado del operando conmuta de 1 a 0.
Conexin en paralelo, controlado por flanco ORP ORF flanco ascendente flanco descendente
La instruccin ORP conmuta un contacto en serie con un contacto generado por un operando de bit o de palabra. Este contacto tiene el estado 1 cuando el bit direccionado del operando conmuta de 0 a 1. En la instruccin ORF, el contacto generado tiene el estado 1 cuando el bit direccionado del operando conmuta de 1 a 0.
Operando especificado por la instruccin ANDP/ORP Operando de bit/ Operando de palabra 01 0 1 10
Resultado de la instruccin AND/ORP 1
Operando especificado por la instruccin AND/ORF Operando de bit/ Operando de palabra 01 0
Resultado de la instruccin AND/ORF
1 10 1
59
INDICACIN Ejemplo
El direccionamiento del bit a consultar hacia operandos de palabra se ejecuta en forma hexadecimal. Por ejemplo, el bit 11 en D0 se direcciona con D0.0B en forma hexadecimal.
ORP En el siguiente programa se ejecuta una instruccin MOV con flanco positivo de X0 o bien con aplicacin (flanco positivo) del bit 10 (b10) del registro de datos D0.
Plano de contactos
LDP__MB1, LDP__KB1, LDP__IB1
5 10
ANB, ORB
5.2
5.2.1
ANB, ORB
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Largo de bloque
H P (16#)
ndice
Pasos
Operandos MELSEC A
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Operador) Bit Palabra FileRegister MELSECNET/10 Directo J\ Bit Mdulos Registro especiales de ndice Zn Palabra U\G Constantes K, H (16#) Otros Error Flag Pasos
GX IEC Developer
Plano de contactos
ANB__ME1, ANB__KE1,ANB__IE1
GX Developer
Instruccin ANB
ANB__GE1
Variables
Operando
Valor de comando
Tipo de datos
5 11
ANB, ORB
Funcionamiento Enlace en serie de circuitos en paralelo ANB Enlace de bloque en serie
La instruccin ANB (bloque UND) conmuta en serie a 2 o ms circuitos en paralelo y genera la condicin de conexin. En caso de tener que conmutar varios bloques en serie, debe programarse una instruccin ANB despus de cada bloque en paralelo. El enlace ANB es una instruccin independiente que no requiere operandos. Dentro de un programa puede programarse una instruccin ANB tantas veces como se requiere.
En caso de tener que enlazar varios bloques directamente en forma secuencial, se limita la cantidad de instrucciones ANB con las CPUs QnA, AnA, AnAS y AnU en un valor total de 15 (correspondientes a 16 bloques), as como en un valor total de7 en caso de todas las dems CPUs (correspondientes a 8 bloques). Al sobrepasar los lmites respectivos, ya no se garantiza una operacin libre de errores.
Enlaces paralelos de circuitos en serie ORB Enlace de bloque en paralelo
La instruccin ORB (bloque ODE) conmuta en paralelo a 2 o ms circuitos en serie y genera la condicin de conexin. En caso de tener que conmutar varios bloques en paralelo, debe programarse una instruccin ORB despus de cada bloque indivual. En enlaces de bloque en paralelo en los cuales existe solamente un contacto, debe aplicarse la instruccin OR o ORI en vez de la instruccin ORB.
ANB__ABM, ANB__ABK
El enlace ORB es una instruccin independiente que no requiere operandos. Dentro de un programa puede programarse una instruccin ORB tantas veces como se requiere.
En caso de tener que enlazar varios bloques directamente en forma conjunta, se limita la cantidad de instrucciones ORB con las CPUs QnA, AnA, AnAS y AnU en un valor total de 15 (correspondientes a 16 bloques), as como en un valor total de 7 en caso de todas las dems CPUs (correspondientes a 8 bloques). Al sobrepasar los lmites respectivos, ya no se garantiza una operacin libre de errores.
5 12
ANB, ORB
Ejemplo
ANB, ORB En el siguiente programa se enlaza el circuito en paralelo de X0 y X2 en serie con el circuito en paralelo de X1 y X3. Este resultado se enlaza en forma paralela con el circuito en paralelo de X4 y X5.
Plano de contactos
ANB__MB1, ANB__KB1, ANB__IB1
5 13
MPS, MRD, MPP

5.2.2
INDICACIN CPU
MPS, MRD, MPP

En los editores IEC no deben utilizarse estas instrucciones.
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Largo de bloque
H P (16#)
ndice
Pasos
Operandos MELSEC A
Operandos MELSEC Q
GX IEC Developer
Plano de contactos
MPS__ME1, MPS__KE1, MPS__IE1
GX Developer
MPS__GE1
Variables
Operando
Valor de comando
Tipo de datos
5 14
MPS, MRD, MPP
Funcionamiento
Procesamiento de resultado MPS Alamacenamiento del resultado
Con la instruccin MPS se almacena el resultado del enlace que se coloca delante de una instruccin MPS. En combinacin con una CPU Q, QnA, AnA, AnAS y AnU CPU pueden programarse hasta 16 instrucciones MPS por red y con todas las dems CPUs hasta 12 instrucciones MPS secuenciales por red. La cantidad mxima se reduce en el valor de 1 cuando se encuentra una instruccin MPP entre las instrucciones MPS programadas secuencialmente. MRD Lectura de resultado
La instruccin MRD lee el resultado de enlace almacenado mediante la instruccin MPS. El siguiente paso se ejecuta en funcin del resultado ledo. MPP Lectura y eliminacin del resultado
La instruccin MPP lee el resultado de enlace almacenado con la instruccin MPS, ejecuta el siguiente paso en funcin del resultado de enlace ledo y elimina el resultado de enlace.
Las instrucciones MPS, MRP- o MPP son instrucciones independientes, por lo cual no requieren un operando. En la programacin del plano de contactos no se visualizan particularmente las instrucciones MPS, MRD y MPP. La estructura del enlace de plano de contactos determina si se trata de una instruccin MPS, MRD o bien MPP. En la ilustracin ubicada al lado izquierdo se indica un plano de contactos con aplicacin de las instrucciones MPS y MRD. El plano de contactos ubicado al lado derecho se program sin utilizacin de las instrucciones MPS, MRD y MPP.
MPS__AB1, MPS__AB2
La cantidad de instrucciones MPS en el programa debe coincidir con la cantidad de instrucciones MPP. En caso que la cantidad de instrucciones MPS sea mayor a la cantidad de instrucciones MPP, se aplica una instruccin NOP en vez de una instruccin MPPD y se modifica correspondientemente el proceso de programa. En caso que la cantidad de instrucciones MPP sea mayor a la cantidad de instrucciones MPS, se interrumpe la secuencia lgica de programa. En este caso no se continua con el procesamiento de programa y el PLC emite un mensaje de error.
5 15
MPS, MRD, MPP

Ejemplo 1 MPS, MRD, MPP
En el siguiente programa se explica la aplicacin de instrucciones en la programacin de circuitos mixtos.
Plano de contactos
MPS__MB1, MPS__KB1
Ejemplo 2
MPS, MRD, MPP En el siguiente programa se explica la programacin de instrucciones para la emisin de los resultados intermedios de un circuito en serie.
Plano de contactos
MPS__MB2, MPS__KB2
5 16
INV
5.2.3
INV
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Operador) Bit Palabra FileRegister MELSECNET/10 Directo J\ Bit Mdulos Registro especiales de ndice Zn Palabra U\G Constantes K, H (16#) Otros U 1 Error Flag Pasos
GX IEC Developer
Plano de contactos
INV__ME1, INV__KE1, INV__IE1
GX Developer
INV__GE11
Variables
Operando
Valor de comando
Tipo de datos
5 17
INV
Funcionamiento Inversin de seal de los resultados de operacin INV Instruccin de inversin
La instruccin INV invierte el resultado de operando pendiente de la instruccin. En caso que el resultado fue 1 antes de la ejecucin de instruccin, asume el valor de 0 despus de su ejecucin. En caso que el resultado fue 0 antes de la ejecucin de instruccin, asume el valor de 1 despus de su ejecucin.
Ejemplo
En el siguiente programa se invierte el resultado de operacin de X0 y la seal invertida se emite al Y10.
Plano de contactos
INV__MB1, INV__KB1, INV__IB1, INV__0B1
5 18
MEP, MEF
5.2.4
MEP, MEF
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Operador) Bit Palabra FileRegister MELSECNET/10 Directo J\ Bit Mdulos Registro especiales de ndice Zn Palabra U\G Constantes K, H (16#) Otros U 1 Error Flag Pasos
GX IEC Developer
Plano de contactos
MEP__ME1, MEP__KE1, MEP__IE1
GX Developer
MEP__GE1
Variables
Operando
Valor de comando
Tipo de datos
5 19
MEP, MEF
Funcionamiento
Conversin de resultados de operacin hacia resultados pulsados MEP Generacin de pulsos con flanco ascendente del resultado de operacin La instruccin MEP se aplica siempre cuando las instrucciones utilizadas no pueden emitir su resultado de operacin en forma de un impulso definido de salida. La instruccin MEP se conmuta despus de la instruccin respectiva y genera en la entrada un nico impulso de salida en la conmutacin de 0 a 1 (flanco ascendente). El siguiente impulso se genera solamente con el siguiente flanco ascendente en la entrada. MEP Generacin de pulsos con flanco descendente del resultado de operacin La instruccin MEF aplica el mismo principio de trabajo como la instruccin MEP, pero presenta la diferencia que aqu se genera un nico impulso de salida cuando la seal de entrada conmuta de 1 a 0 (flanco descendente). El siguiente impulso se genera solamente con el siguiente flanco descendente en la entrada. Ambas instrucciones pueden utilizarse particularmente en la aplicacin de varios contactos conmutadas en circuito. Por ejemplo, varios rels de trabajo conmutados en circuito, obtendran en estado cerrado siempre el valor de 1 como resultado de operacin. Al aplicarse aqu un rel interno, ya no resulta posible reponerlos. El circuito en serie con una instruccin MEP posibilita la reposicin, ya que se aplica solamente un impulso de salida cuando el estado de salida del circuito en serie conmuta de 0 a 1.
INDICACIN
En caso dado, las instrucciones MEP y MEF no pueden ejecutarse correctamente cuando los contactos previamente conmutados se acceden por un subprograma o bien por una instruccin FOR-/NEXT. En este caso debe aplicarse la instruccin EGP/EGF. Debido al motivo que las instrucciones MEP/MEF trabajan con seales pendientes inmediatamente antes de las instrucciones MEP/MEF, se recomienda programar una instruccin AND antes de stas instrucciones. Las instrucciones MEP/MEF no pueden programarse en combinacin con una instruccin LD o OR.
Ejemplo
MEP En el siguiente programa se aplica el rel interno M0 mediante el impulso de salida de la instruccin MEP con flanco positivo del resultado de circuito en serie de X0 y X1.
Plano de contactos
MEP__ME1, MEP__KE1, MEP__IE1
5 20
EGP, EGF
5.2.5
EGP, EGF
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Operador) Bit d

1
FileRegister
Palabra
Otros U
Error Flag
Pasos
Solo V
GX IEC Developer
Lista de instrucciones
Plano de
EGP__ME1, EGP__KE1, EGP__IE1
GX Developer
EGP__GE1
Variables
Operando d
Valor de comando Rel interno en el cual se almacena el resultado.
Tipo de datos Bit (solo V)
Funcionamiento
Aplicacin de un rel interno de flanco EGP Aplicacin del rel interno de flanco con flanco ascendente del resultado de operacin La instruccin EGP aplica el rel interno de flanco (V) en funcin del resultado de operacin de la instruccin previamente conmutada. El rel interno de flanco se aplica cuando el resultado conmuta de 0 a 1. En todos los dems estados de entrada de la instruccin EGP, por ejemplo en el cambio de 1 a 0 o bien en la mantencin de los estados 1 0, no se aplica el rel interno de flanco. EGF Aplicacin del rel interno de flanco con flanco descendente del resultado de operacin La instruccin EGF trabaja con el mismo principio que la instruccin EGP. En esta instruccin se aplica el rel interno de flanco (V) cuando el resultado de la instruccin previamente conmutada, conmuta de 1 a 0. En el cambio del resultado de 0 a 1 o bien en la mantencin de os estados 1 0 no se aplica el rel interno de flanco. Las instrucciones EGP/EGF se utilizan en subprogramas o programas que trabajan con direccionamientos mediante registros de ndice (direccionamiento indexado) o que se encuentran entre las instrucciones FOR y NEXT. La instruccin EGP/EGF puede utilizarse como una instruccin AND.
5 21
EGP, EGF
Ejemplo EGP
En el siguiente programa se aplica el registro de ndice Z0 primero en el valor de 0 y luego se llama el subprograma UP1 (1). En este subprograma se conmuta de X0Z0 a X0 y de V0Z0 a V0 con flanco positivo. Adems se aplica el D0Z0 en D0 y se incrementa en el valor de 1. Despus del salto de retorno se escribe el valor de 1 en el registro de ndice Z0 y se llama nuevamente el subprograma (2). Con flanco positivo de X1 se aplica el V1 y se incrementa el D1.
Plano de contactos
EGP__MB1, EGP__KB1, EGP__IB1, EGP__0B1
5 22
Instrucciones para contactos de salida
OUT
5.3
5.3.1

OUT
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X d

1
Largo de bloque
Operandos de palabra (16 bits) F T C D W R A0 A1 Z V
Constante K
Y M
H P (16#)
ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag
Error Flag
M9012 M9010 M9011

1 2
Por lo general 1 paso, pero 3 pasos en caso de programacin de rels internos especiales o de errores como operando en la instruccin OUT. La cantidad de pasos en caso de utilizacin de una CPU AnA, AnAS o AnU CPU se indica en el prrafo 3.10.2 Con una CPU de AnA, AnAS y AnU de estas Instrucciones de Programacin. 2 La funcin de ndice est disponible exclusivamente en las CPUs AnA, AnAS o AnU.
Operandos MELSEC Q

1 2
FileRegister
Palabra

Otros DY
Error Flag
Pasos
1
2
Con excepcin de T,C,F 1 paso en la utilizacin de operandos internos, 2 pasos en la utilizacin de salidas DY directamente direccionables y 3 pasos en la utilizacin de todos los dems operandos (incl. el registro de archvios con acceso serial).
GX IEC Developer
Plano de contactos
O U T__ME1, OUT__KE1, OUT__IE1
GX Developer
T__GE1
Variables
Operando d
Valor de comando Contacto de salida a activar y desactivar.
Tipo de datos Bit
5 23
OUT
Funcionamiento Instrucciones de salida OUT Instruccin de aplicacin de las salidas
Una salida se conmuta en funcin de la condicin de entrada previa. Varias instrucciones OUT pueden programarse en forma paralela despus de una condicin de entrada. El estado de conmutacin de un circuito OUT puede utilizarse en los siguientes pasos de programa como condicin de entrada en forma de un contacto de trabajo o de reposo.
Instruccin OUT Instruccin de entrada Conctaco de salida 0 1 DESC CON Forma de contacto Contacto de trabajo Contacto de reposo Sin pasada Pasada Pasada Sin pasada Con determinacin de bit para un operando de palabra Bit determinado 0 1
Fuente de error Ejemplo 1
Vea la parte I de las Instrucciones de Programacin.
OUT En el siguiente programa se indica la programacin de la instruccin OUT bajo aplicacin de operandos de bit como salidas (Y33 a Y35).
Plano de contactos
O U T__MB1, OUT__KB1, OUT__IB1
Ejemplo 2
OUT En el siguiente programa se indica la programacin de la instruccin OUT bajo aplicacin de bits del operando de palabra D0 como salidas (bits b5 a b7).
Plano de contactos
OUT__MB2, OUT__KB2, OUT__IB2, OUT_0B1
5 24
OUT T, OUTH T
5.3.2
OUT T, OUTH T
CPU
AnS
AnN
An(S)
AnU
QnA(S), Q4AR
System Q
1 2 1
Largo de bloque
Operandos de palabra (16 bits) F T

2
Constante K

2
Y M
D W R A0 A1 Z
H P (16#)
ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Valor de ajuste Para la utilizacin de temporizadores y contadores extendidos de una CPU AnA, AnAS o AnU CPU, deben observarse las indicaciones en el prrafo A.3.4 Comparacin de temporizadores y prrafo A.3.5 Comparacin de contadores de estas Instrucciones de Programacin.
1
Operandos MELSEC Q
FileRegister
Palabra
3
Constantes K
4
Otros
Error Flag
Pasos
4 4
2
1 2
Solo T Valor de ajuste 3 Con excepcin de T y C 4 Los valores de ajuste para los temporizadores deben indicarse como constantes decimales (K). Las constantes hexadecimales no pueden utilizarse.
GX IEC Developer
Plano de contactos
OUTT_ME1, OUTT_KE1, OUTT_IE1
GX Developer
5 25
OUT T, OUTH T
Variables
Operando d Valor de ajuste
Valor de comando Nmero de temporizador Valores de ajuste (Set Value) para temporizadores
Tipo de datos Bit BIN-16-Bit
Funcionamiento
Instruccin de aplicacin para contactos de temporizador OUT T Temporizador lento (100 ms)
OUTH T Temporizador rpido (10 ms) Cuando est dada la condicin de entrada de una instruccin OUT(H) T, se activa el contacto de tiempo y se mantiene aplicado durante el perodo predeterminado. Este perodo se predetermina directamente mediante una constante o bien variablemente por el valor de un registro de datos. El estado de conmutacin de un contacto OUT(H) T se programa en uno (o varios) paso(s) de programacin siguientes como condicin de entrada en forma de un rel convencional de trabajo o bien de reposo. Despus de transcurrir el tiempo predeterminado (valor real = valor nominal), se aplica el contacto de entrada posterior. Es posible programar varias instrucciones OUT(H) T despus de la misma condicin de entrada.
Temporizador como contacto de salida Estado de contacto Temporizador como contacto de entrada Estado de contacto antes de ejecucin Contacto de trabajo Sin pasada Contacto de reposo Pasada Estado de contacto despus de ejecucin Contacto de trabajo Sin pasada Contacto de reposo Pasada
Tipo
Valor real
100 ms 10 ms 100 ms remanente 10 ms remanente
DESC
DESC
Valor real se mantiene
Sin pasada
Pasada
Pasada
Sin pasada
Despus del proceso completo del temporizador, se mantiene el estado de contacto de un temporizador remanente hasta que ste se repone a travs de una instruccin RST. No es posible programar valores negativos Werte (-32768 a -1) como valores nominales para los temporizadores. En caso de haber ingresado el valor de 0 como valor nominal, se ejecuta el temporizador de tal modo como que se haya ingresado el valor de 1. La ejecucin de la instruccin OUT(H) T tiene los siguientes efectos: Se aplica o bien se repone la bobina del temporizador del temporizador indicado. Se aplica o bien se repone el contacto correspondiente de temporizador. Se actualizan los valores de ajuste de los temporizadores. En caso de saltar a una instruccin durante la ejecucin de una instruccin OUT(H) T, no se modifican los estados de contacto y los valores de temporizador. En caso de una utilizacin repetida de la misma instruccin en un ciclo, se actualiza el valor de las repeticiones. El direccionamiento mediante un registro de ndice (direccionamiento indexado) de las bobinas de contador y de los contactos puede efectuarse exclusivamente mediante el registro de ndice Z0 y Z1. INDICACIN
El registro para el valor nominal de temporizador no debe direccionarse indirectamente! Mayores detalles acerca de la programacin y el funcionamiento de los temporizadores se encuentran en el prrafo A.3.4 Comparacin de temporizadores de estas Instrucciones de Programacin.
5 26
OUT T, OUTH T
Ejemplo 1
OUT (T) En el siguiente programa se aplican las salidas Y10 y Y14 despus de 10 segundos despus de ativar el X0. Aqu se utiliza un temporizador lento (100 ms).
Plano de contactos
OUTT_MB1, OUTT_KB1, OUTT_IB1
Ejemplo 2
OUT (T) En el siguiente programa se ingresa por lectura el valor de ajuste del temporizador mediante las entradas X10 a X1F en forma de datos BCD. Para esto se convierten los datos BCD primero con el flanco positivo de X0 hacia datos binarios y se almacenan en D10. Despus de la activacin de X2 se asume el valor de ajuste del temporizador. Despus de transcurrir el tiempo, se aplica el Y15. Aqu se utiliza tambin un temporizador lento (100 ms).
Plano de contactos
Ejemplo 3
OUTH T En el siguiente programa se aplica la salida Y10 250 ms despus de activar el X10. Aqu se utiliza un temporizador rpido (10 ms).
Plano de contactos
5 27
OUT C
5.3.3 OUT C
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1 2 1
Largo de bloque
Operandos de palabra (16 bits) F T C

2
Y M L
D W R A0 A1 Z
K

2
H P (16#)

ndice
Pasos
Operandos MELSEC A
Constante Punter Nivel o I N
Carry Flag
Error Flag
M9012 M9010 M9011 1
Valor de ajuste Para la utilizacin de temporizadores y contadores extendidos de una CPU AnA, AnAS o AnU CPU, deben observarse las indicaciones en el prrafo A.3.4 Comparacin de temporizadores y prrafo A.3.5 Comparacin de contadores de estas Instrucciones de Programacin.
Operandos MELSEC Q
FileRegister
Palabra
Constantes K
Otros U
Error Flag
Pasos
4 4
1 2
Solo C Valor de ajuste 3 Con excepcin de T y C 4 Los valores de ajuste para los contadores pueden indicarse solamente como constantes decimales (K). Las constantes hexadecimales (H) o nmeros reales no pueden utilizarse.
GX IEC Developer
Plano de contactos
O U TC_ME1, OUTC_KE1, OUTC_IE1
GX Developer
TC_GE1
Variables
Operando d Valor de ajuste
Valor de comando Nmero de contador Valores de ajuste (Set Value) para contadores
Tipo de datos Bit BIN-16-Bit
5 28
OUT C
Funcionamiento
Aplicacin de un contacto de contador OUT C Contador
En caso que est dada la condicin de entrada de una condicin OUT C, se aumenta el valor real (valor de conteo) del contador en el valor de 1. El estado de conmutacin de un contacto OUT C se programa en uno (o varios) paso(s) de programacin siguientes como condicin de entrada en forma de un rel convencional de trabajo o bien de reposo. Cuando el contador alcanza su valor nominal, se aplica el siguiente contacto de entrada. Cuando se mantiene activada la condicin de entrada de la instruccin OUT C, no se continua el proceso de conteo. Por lo tanto no se requiere la ejecucin de la entrada de conteo como entrada de pulsos. Despus de transcurrir el contador, pueden reponerse el valor de conteo y el estado de contacto solamente despus de ejecutar la instruccin RST. Al aplicarse contadores extendidos C256 a C1023 en combinacin con una CPU AnA, AnAS o AnU, deben programarse los valores nominales bajo observacin de las indicaciones en el prrafo "Valores nominales de temporizadores y contadores extendidos" de estas Instrucciones de Programacin. No es posible programar valores negativos (-32768 a -1) como valores nominales para los contadores. En caso de haber ingresado el valor de 0 como valor nominal, se ejecuta el contador de tal modo como que se haya ingresado el valor de 1. El direccionamiento mediante un registro de ndice (direccionamiento indexado) de las bobinas de contador y de los contactos puede efectuarse exclusivamente mediante el registro de ndice Z0 y Z1.
INDICACIN
Los rangos de ajuste no pueden almacenarse en los registros de datos directamente direccionables. Mayores detalles acerca de la programacin y el funcionamiento de contadores se encuentran en el prrafo A.3.5 Comparacin de contadores de estas Instrucciones de Programacin.
Ejemplo 1
OUT C En el siguiente programa se activa el Y30 despus de haber aplicado diez veces el X0; as mismo se desactiva nuevamente al aplicar el X1.
Plano de contactos
OUTC_MB1, OUTC_KB1, OUTC_IB1
5 29
OUT C
Ejemplo 2 OUT C
En el siguiente programa se ajusta el valor nominal de C10 con flanco positivo de X0 en 10 (D0 =10) y con flanco positivo de X1 en 20 (D0 = 20). El contador empieza a contar en funcin del valor nominal en D0 al activarse el X3, y activa el Y30 cuando el contador ha alcanzado su valor nominal.
Plano de contactos
OUTC_MB2, OUTC_KB2, OUTC_IB2
5 30
OUT F
5.3.4
OUT F
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q

1
Largo de bloque
Operandos de palabra (16 bits) F
Constante V K
Y M
D W R A0 A1 Z
H P (16#)
ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag M9012
Error Flag M9010 M9011
1 2
Por lo general 1 paso, pero 3 pasos en caso de programacin de rels internos especiales o de error como operando en la instruccin OUT. La cantidad de pasos en caso de utilizacin de una CPU AnA, AnAS o AnU CPU se indica en el el prrafo 3.10.2 Con una CPU de AnA, AnAS y AnU de estas Instrucciones de Programacin. 2 La funcin de ndice est disponible exclusivamente en las CPUs AnA, AnAS o AnU.
Operandos MELSEC Q

1
FileRegister
Palabra
Otros
Error Flag
Pasos
Solo F
GX IEC Developer
Plano de contactos
OUT__ME1, OUT__KE1, OUT__IE1
GX Developer
OUT__GE1
Variables
Operando d
Valor de comando Rel interno de errores a activar
Tipo de datos Bit (solo rel interno F)
5 31
OUT F
Funcionamiento Emisin de rels internos de errores OUT F
Rels internos de errores (serie Q y System Q)
Cuando est dada la condicin de entrada de una instruccin OUT F, se activa el rel interno de errores y se efecta el siguiente procedimiento: Se emite la direccin del rel interno de errores en la visualizacin de LED de la CPU (Q3A y Q4AR) y se enciende el LED "USER". Las direcciones de los rels internos de error activados se almacenan en los registros de diagnstico SD64 a SD79. El valor en SD63 se aumenta en 1. Al alcanzar el valor de 16 en el registro de diagnstico SD63, esto quiere decir, cuando estn almacenadas 16 direcciones de rels internos de errores activados, no se almacena ninguna otra direccin en el rango de SD64 a SD79. Al desactivar un rel interno de errores mediante una instruccin OUT, no se modifica la indicacin de LED, el estado del LED "USER" ni el contenido del registro de diagnstico SD63 a SD79. La eliminacin de rels internos de errores, registros y visualizaciones se efecta con una instruccin RST F.
OUT F
Rels internos de errores (serie A)
Al aplicar un rel interno de errores (F) en el programa, se encienden el LED de error en el mdulo CPU y los LED de visualizacin correspondientes en los controles. La cantidad de rels internos de errores activados se almacena en un registro especial. Los rels internos de errores no deben aplicarse con una instruccin OUT, ya que la visualizacin de errores mediante LED no coincide con el estado de contacto de la instruccin de salida. Para evitar esto, debe aplicarse un rel interno de errores con la ayuda de una instruccin SET. La activacin de un rel interno de errores mediante una instruccin OUT tiene tambin el efecto que se desactiva el rel interno de errores en caso de no seguir aplicndose la condicin de entrada. Esto no causa ninguna modificacin en el estado de visualizacin de los LED de visualizacin y el LED de error en el mdulo CPU, as como en el contenido de los registros especiales.
5 32
OUT F
Ejemplo (Serie Q)
OUT F En el siguiente programa se activa el rel interno de errores F7 conjuntamente con la activacin del X0. El valor 7 se almacena en los registros SD64 a SD79. El valor en el registro SD63 se aumenta en 1 (se almacena una direccin de un rel interno de errores).
Plano de contactos
Se activa el X0.
OUT__MB3, OUT__KB3, OUT__IB3, OUT_0B1
5 33
SET
5.3.5 SET
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q

1
Largo de bloque
Y M
H P (16#)
ndice
2
Pasos
Operandos MELSEC A
Constante Punter Nivel o I N
1
1
La cantidad de pasos es de 3 cuando se aplicaron rels internos especiales, de enlace o de errores (M, B o F) con una instruccin SET o bien cuando se repuso un rel interno respecial o cualquier operando de palabra. 2 La funcin de ndice est disponible exclusivamente en las CPUs AnA, AnAS o AnU.
Operandos MELSEC Q

1
FileRegister
Palabra

Otros BL DY
Error Flag
Pasos
1
1
1 paso en la utilizacin de operandos internos, 2 pasos en la utilizacin de salidas DY directamente direccionables o operandos de programa SFC (BL), 3 pasos en la utilizacin de todos los dems operandos (incl. el registro de archvios con acceso serial) y 4 pasos en la utilizacin de temporizadores (T) o contadores (C).
GX IEC Developer
Plano de contactos
S E T__ME1, SET__KE1, SET__IE1
GX Developer
T__GE1
Variables
Operando d
Valor de comando Contacto de salida a activar / Determinacin de bit de un operando de palabra
Tipo de datos Bit
5 34
SET
Funcionamiento
Activacin de un operando SET Instruccin de aplicacin
La instruccin SET se compone del comando SET (activacin) seguida por la direccin de operando d que debe aplicarse. Despus de la ejecucin de la condicin de entrada se aplican la instruccin SET y la direccin indicada de operando d o bien se ajusta el bit determinado del operando de palabra en el valor de 1. Al desactivarse la condicin de entrada, se mantiene activado el operando aplicado. El operando puede reponerse mediante la instruccin RST.
SET__AB1, SET_0E1
Ejemplo 1
SET En el siguiente programa se activa la salida Y8B conjuntamente con la activacin del X8. En la activacin de X9 se repone el Y8B.
Plano de contactos
SET__MB1, SET__KB1, SET__IB1
Ejemplo 2
SET En el siguiente programa, en la activacin de X8 se ajusta el bit 5 (b5) en D0 de 0 a 1. En la activacin de X9 se repone este bit.
SET__MB2, SET__KB2, SET__IB2, SET_0B1
Plano de contactos
5 35
RST
5.3.6 RST
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q

1
Largo de bloque
Constante K
Y M
H P (16#)
ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag M9012
1
1
La cantidad de pasos es de 3 cuando se aplicaron rels internos especiales, de enlace o de errores (M, B o F) con una instruccin SET o bien cuando se repuso un rel interno respecial o cualquier operando de palabra. 2 La funcin de ndice est disponible exclusivamente en las CPUs AnA, AnAS o AnU.
Operandos MELSEC Q
FileRegister
Palabra

Otros BL DY
Error Flag
Pasos
GX IEC Developer
Plano de contactos
RST__ME1, RST__KE1, RST__IE1
GX Developer
RST__GE1
Variables
Operando d
1
Valor de comando
Tipo de datos
Contacto de salida a reponer / Determinacin de bit de un operando de palabra Bit 1
Una particularidad de la instruccin RST_M consiste en la posibilidad de eliminar palabras enteras de datos. En esto se requieren menos pasos que en la utilizacin de una instruccin MOV en combinacin con la constante K0.
5 36
RST
Funcionamiento
Reposicin de un operando RST Instruccin de reposicin
La instruccin RST se compone del comando RST (reposicin) seguido por la direccin de operando que debe reponerse. Despus de la ejecucin de la instruccin RST se desactivan los contactos de entrada y salida de los operandos de bit, se ajustan los valores reales de los temporizadores y contadores (T, C) en 0 y se desactivan los contactos relativos, se ajusta el bit determinado del operando de palabra en 0 y el contenido de los operandos de palabra se ajusta en 0. La funcin de la instruccin RST en la siguiente ilustracin resulta idntica a la funcin de la instruccin MOV indicada en el lado derecho. X10 funciona como entrada RST.
RST__AB1, PFEIL0E1, RST__AB2
Ejemplo 1
RST En el siguiente programa se escribe el contenido de X10 a X1F con flanco positivo de X0 en el registro de datos D8. Despus de la activacin del X5 se repone el contenido de D8 en 0.
Plano de contactos
RST__MB1, RST__KB1, RST__IB1
5 37
RST
Ejemplo 2 RST T, C
En el siguiente programa se muestra un ejemplo para la reposicin de temporizadores y contadores remanentes. En la primera lnea de programa se aplica el T225 cuando el X4 est activado durante 30 minutos. En el segundo paso se cuentan los momentos de activacin del T225 mediante el C23. Simultneamente se repone el T225. Despus de haber activado 16 veces el temporizador (valor real de C23 = 16), se activa la salida Y55. El contador se ajusta en 0 despus de la activacin del X5.
Plano de contactos
RST__MB2, RST__KB2, RST__IB2
5 38
SET F, RST F
5.3.7
SET F, RST F
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q

1
Largo de bloque
Operandos de palabra (16 bits) F
Constante V K
Y M
D W R A0 A1 Z
H P (16#)
ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag M9012
La funcin de ndice est disponible exclusivamente en las CPUs AnA, AnAS o AnU.
Operandos Operandos internos (Sistema, Operador) Bit d 1 Palabra FileRegister MELSECNET/10 Directo J\ Bit Mdulos Registro especiales de ndice Zn Palabra U\G Constantes K, H (16#) Otros U 3 Error Flag Pasos
Operandos MELSEC Q
Solo F
GX IEC Developer
Plano de contactos
RST__ME1, RSTF_KE1, RSTF_IE1
GX Developer
RST__GE1
Variables
Operando d (SET) d (RST)
Valor de comando Rel interno de errores a aplicar. Rel interno de errores a reponer.
Tipo de datos Bit (solo F) Bit (solo F)
5 39
SET F, RST F
Funcionamiento
Aplicacin/reposicin de rels internos de errores (serie Q y System Q) SET F Instruccin de aplicacin
La instruccin SET se compone del comando SET (activacin) seguida por la direccin de operando que debe aplicarse. Despus de la ejecucin de la condicin de entrada se aplican la instruccin SET y la direccin de operando d indicada. El destino de salida de la instruccin SET para la aplicacin del rel interno de errores es un impulso. Se efecta el siguiente procedimiento: Se emite la direccin del rel interno de errores en la visualizacin de LED de la CPU (Q3A y Q4AR) y se enciende el LED "USER". Las direcciones de los rels internos de error activados se almacenan en los registros SD64 a SD79. El valor en SD63 se aumenta en 1. Al alcanzar el valor de 16 en el registro SD63, esto quiere decir, cuando estn almacenadas 16 direcciones de rels internos de errores activados, no se almacena ninguna otra direccin en el rango de SD64 a SD79.
RST F
Instruccin de reposicin
La instruccin RST F se compone del comando RST (reposicin) seguido por la direccin de operando que debe aplicarse. Despus de la ejecucin de la condicin de entrada se aplica la instruccin RST y se repone la direccin de operando d indicada. La seal de salida para la reposicin de un rel interno de errores es un impulso. La direccin de un rel interno de errores desactivado se elimina de los registros SD64 a SD79 y se reduce en 1 el valor en el registro SD63. Cuando el valor en el registro SD63 fue igual a 16 y cuando se eliminan los rels internos de errores de los registros SD64 a SD79 mediante instrucciones RST, se activan ahora los rels internos de errores que no pudieron almacenarse previamente. Las direcciones de los rels internos de errores se almacenan en los registros que quedaron disponibles, entre SD64 y SD79. Si despus de la ejecucin de la instruccin RST F se ha reducido el valor a 0 en el registro de diagnstico SD63 y cuando estn desactivados todos los rels internos de errores, se apagan los LED de visualizacin y de "USER". En la ilustracin inferior se aplica el F30 en el primer paso (1), pero no puede ingresarse, porque se almacenaron ya 16 direcciones de SD64 a SD79. En el segundo paso (2) se repone el F90. Esto posibilita el almacenamiento de F30 en SD79, ya que los rels internos de errores almacenados se ajustan hacia arriba (3) alrededor del registro (SD65) que qued libre.
SETF0E2
5 40
SET F, RST F
Aplicacin/reposicin de rels internos de errores (serie A) SET F/ RST F Instruccin de aplicacin/reposicin
Al aplicar/reponer un rel interno de errores F con una instruccin SET-RST, se modifican las visualizaciones LED correspondientes y el estado del LED de error en la CPU, as como el contenido de los registros especiales correspondientes. Se aplican/reponen los rels internos de errores mediante impulsos.
Ejemplo
SET F/ RST F (Serie Q y System Q) En el siguiente programa se activa el rel interno de errores F11 cuando se aplica (1) el X1. El valor 11 se almacena en un registro de SD64 a SD79 y el valor en SD63 se aumenta en 1. Luego se desactiva el rel interno de errores F11 cuando se aplica (2) el X2. El valor 11 se elimina del registro de diagnstico entre SD64 y SD79 y el valor en SD63 se reduce en 1.
Plano de contactos
RST__MB3, RST__KB3, RST__IB3, SETF0B1
5 41
PLS, PLF
5.3.8 PLS, PLF
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q

1
Largo de bloque
Constante K
Y M
H P (16#)
ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag M9012
3
1
La cantidad de pasos en caso de utilizacin de una CPU AnA, AnAS o AnU CPU se indica en el el prrafo 3.10.2 Con una CPU de AnA, AnAS y AnU de estas Instrucciones de Programacin. 2 La funcin de ndice est disponible exclusivamente en las CPUs AnA, AnAS o AnU.
Operandos MELSEC Q
FileRegister
Palabra

Otros DY
Error Flag
Pasos
GX IEC Developer
Plano de contactos
PLS__ME1, PLS__KE1, PLS__IE1
GX Developer
PLS__GE1
Variables
Operando d
Valor de comando Operando cuya seal de salida se convierte en un impulso.
Tipo de datos Bit
5 42
PLS, PLF
Funcionamiento
Emisin diferencial controlada por flanco PLS Salida con flanco de seal descendente
La instruccin PLS se compone del comando PLS seguido por la direccin de operando d que debe aplicarse. La instruccin PLS (pulso; impulso) activa el operando con flanco de seal ascendente (flanco positivo) de la condicin de entrada para la duracin de un ciclo de programa. En caso de estar ya aplicado el operando indicado, se desactiva este operando para la duracin de un ciclo de programa.
PLS_0E1
Un ciclo
En caso de estar aplicada la instruccin que genera el impulso y al conmutar el conmutador de modo de operacin de la CPU de RUN a STOP para conmutarlo a continuacin de nuevo en RUN, no se ejecuta la instruccin PLS.
1 2
Procesamiento END Conmutador de modo de operacin RUN STOP 3 Conmutador de modo de operacin STOP RUN 4 Un ciclo de PLS M0
PLS_0E2
Al programar un rel interno de rango detentivo L en combinacin con una instruccin PLS, se genera con la instruccin PLS un impulso despus de la nueva activacin de la CPU en el primer ciclo cuando el rel interno de rango detentivo estuvo aplicado antes de la desactivacin de la CPU. En el siguiente ciclo se repone el operando controlado por la instruccin PLS.
5 43
PLS, PLF
PLF Salida con flanco de seal descendente
La instruccin PLF se compone del comando PLF seguido por la direccin de operando d que debe aplicarse. La instruccin PLF activa el operando con flanco de seal descendente (flanco negativo) de la condicin de entrada para la duracin de un ciclo de programa. En caso de estar ya aplicado el operando indicado, se desactiva este operando para la duracin de un ciclo de programa.
PLS_0E3
Un ciclo
En caso de estar aplicada la instruccin que genera el impulso y al conmutar el conmutador de modo de operacin de la CPU de RUN a STOP para conmutarlo a continuacin de nuevo en RUN, no se ejecuta la instruccin PLF.
INDICACIN
Cuando la instruccin PLS o PLF se programa dentro de un comando de salto (con instruccin CJ), puede aplicarse el operando indicado para la instruccin en caso de una no-ejecucin de la seccin de programa para ms de un ciclo de programa.
Ejemplo 1
PLS En el siguiente programa con flanco positivo de X9 se aplica el rel interno M9 para un ciclo de programa.
Plano de contactos
Un ciclo
PLS__MB1, PLS__KB1, PLS__IB1, PLS_0B1
5 44
PLS, PLF
Ejemplo 2
PLF En el siguiente programa con flanco negativo de X9 se aplica el rel interno M9 para un ciclo de programa.
Plano de contactos
Un ciclo
PLS__MB2, PLS__KB2, PLS__IB2, PLS_0B2
5 45
FF
5.3.9 FF
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
FileRegister
Palabra

Otros DY
Error Flag
Pasos
GX IEC Developer
Plano de contactos
FF___ME1, FF___KE1, FF___IE1
GX Developer
FF___GE1
Variables
Operando d
Valor de comando Operando de bit o bit direccionado de un operando de palabra cuyo estado se invierte.
Tipo de datos Bit
5 46
FF
Funcionamiento
Inversin del estado de circuito de un operando de bit de salida FF Inversin de un operando de bit de salida
La instruccin FF invierte el estado de seal del operando indicado en d con flanco ascendente en la entrada de la instruccin FF. El operando puede ser un operando de bit o bien un bit determinado de un operando de palabra. En caso que el estado previo del operando de salida fue 1, asume el valor de 1 despus de la instruccin FF. En caso que el estado del operando de salida fue 0 antes de la ejecucin de la instruccin 0, el estado de salida asume luego el valor de 1.
Ejemplo 1
FF En el siguiente programa con flanco positivo de X9 se invierte el estado de salida de Y10.
Plano de contactos
FF___MB1, FF___KB1, FF___IB1, FF_0B1
Ejemplo 2
FF En el siguiente programa con flanco positivo de X9 se invierte el bit 10 (b10) de D10.
Plano de contactos
FF___MB2, FF___KB2, FF___IB2, FF_0B2
5 47
CHK
5.3.10 CHK
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
ndice Bit Bit
Pasos
Operandos de bit
Operandos de palabra (16 bits)
Constante
Punter Nivel o I N
Largo de bloque
Operandos MELSEC A
Operandos Carry Error Flag Flag M901 0 M9012 M901 1
X d1 d2
1
1
Y M L
D W R A0 A1 Z
H (16#) P

K1 K4
El operando d2 no tiene influencia alguna en el procesamiento de programa.
GX IEC Developer
Plano de contactos
CHK__ME1, CHK__KE1, CHK__IE1
Variables
Operando d1 d2
Valor de comando Operando de bit cuyo estado se invierte. Operando ficticio (Dummy)
Tipo de datos
5 48
CHK
Funcionamiento
Inversin del estado de circuito de un operando de bit de salida (serie A) Indicaciones generales La funcin de la instruccin CHK depende del lugar de procesamiento seleccionado. En el procesamiento directo de los estados de entrada y salida (con excepcin de las CPUs AnA y A2C) se utiliza la instruccin para fines de control de errores. En las CPUs AnS y AnN, la instruccin CHK posibilita despus del mapping de proceso, la inversin del estado de circuito de un operando de salida (Flip-Flop).
CHK
Inversin de un operando de bit de salida
Una instruccin CHK completa se compone de un comando CHK, del operando d1 cuyo estado de circuito debe invertirse, as como del operando ficticio d2. Despus de estar dada la condicin de entrada de la instruccin CHK, se modifica el estado de circuito del operando determinado en la instruccin CHK. Despus de la desactivacin y repetida activacin de la condicin de entrada se conmuta el operando indicado nuevamente a su estado de salida. A pesar de que el d2 resulta ser solamente un tal llamado operando ficticio, debe aplicarse aqu un operando. (vase la tabla de operandos). Al aplicar un operando de bit para el d2, debe determinarse el largo de bloque con K1 a K4. La indicacin del valor no tiene importancia alguna, ya que el largo de bloque se define solamente para propsitos ficticios. El operando programado en d2 puede programarse libremente para otros propsitos. La instruccin CHK descrita aqu, puede ejecutarse exclusivamente despus del mapping de proceso. La inversin del estado de circuito de un operando de salida debe tener una duracin mnima recproca a un ciclo de programa.
Ejemplo
CHK En el siguiente programa con flanco positivo de X5 se invierte el estado de salida de Y10.
Plano de contactos
CHK__MB1, CHK__KB1, CHK__IB1, CHK_0E1
5 49
DELTA, DELTAP
5.3.11 DELTA, DELTAP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Operador) Bit d Palabra FileRegister MELSECNET/10 Directo J\ Bit Mdulos Registro especiales de ndice Zn Palabra U\G Constantes K, H (16#) Otros DY
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
DELTAME1, DELTAKE1, DELTAIE1
GX Developer
DELTAGE1
Variables
Operando d
1
Valor de comando Salida directamente direccionable en la cual se aplica la instruccin.
Tipo de datos Bit 1
Solamente salidas directas
5 50
DELTA, DELTAP
Funcionamiento
Generacin de un impulso de conmutacin con una direccin directamente direccionable DELTA Instruccin para impulsos de conmutacin
Las instrucciones DELTA generan un impulso de conmutacin en una salida (DY) directamente direccionable e indicada en d, lo que significa que la salida se aplica para un tiempo determinado. En caso que la instruccin DELTA controla a la salida DY0, resulta idntica la funcin ejecutada con la funcin programada con la instruccin SET-/RST (vase la ilustracin). La instruccin DELTA se aplica en componentes de funciones especiales en combinacin con las condiciones de ejecucin controladas por flanco.
DELTAAB1, DELTAAB2
Fuente de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: La salida indicada en d se encuentra fuera del rango de direcciones para las salidas (cdigo de error 4101).
Ejemplo
DELTAP En el siguiente programa se efecta un ajuste previo de CH1 del mdulo de emisin AD61 en el enchufe 0 del portador principal d componentes, con el flanco positivo de X20. Las direcciones 1 y 2 en la memoria de bfer del mdulo de emisin se ajusta previamente con 0. Con la ejecucin de la instruccin DELTAP se aplica tambin el ajuste previo.
Plano de contactos
DELTAMB1, DELTAKB1, DELTAIB1
5 51
SFT, SFTP
5.4
5.4.1
SFT, SFTP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q

1
Largo de bloque
Constante K
Y M
H (16#) P
ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag
Error Flag
M9010 M9012 M9011 3

1 2
La cantidad de pasos en caso de utilizacin de una CPU AnA, AnAS o AnU CPU se indica en el el prrafo 3.10.2 Con una CPU de AnA, AnAS y AnU de estas Instrucciones de Programacin. 2 La funcin de ndice est disponible exclusivamente en las CPUs AnA, AnAS o AnU.
Operandos MELSEC Q

1
FileRegister
1

1
Palabra
1

1
Constantes DY
Otros U
Error Flag
Pasos
Con excepcin de T y C
GX IEC Developer
Plano de contactos
SFT__ME1, SFT__KE1, SFT__IE1
GX Developer
SFT__GE1
Variables
Operando d
Valor de comando Operando que se desplaza.
Tipo de datos Bit
5 52
SFT, SFTP
Funcionamiento
Instrucciones de desplazamiento SFT Desplazamiento de operandos de bit
La instruccin SFT desplaza los operandos en un bit. En la programacin de la instruccin SFT se ejecuta el desplazamiento solamente al estar dada la condicin de entrada (flanco ascendente). En la ejecucin de la instruccin se desplaza el estado de una direccin de operando (determinada con d-1) hacia la direccin de destino d. Se repone el estado del operando con la direccin d1 ms baja. La aplicacin siguiente de la direccin de operando desplazada debe efectuarse con una instruccin SET. En caso de una programacin secuencial de varias instrucciones SFT puede iniciarse sta con la direccin de operando ms alta. En la siguiente ilustracin se aplica respectivamente el rel interno M10 en la aplicacin del X2 (2,3). El estado de M10 (1) se desplaza en funcin de la ejecucin de la instruccin SFT P en el rea de desplazamiento (1).
SFT__AB1, SFT_0E1
En el desplazamiento de bits en operandos de palabra se desplaza el estado (0/1) del bit d-1 hacia d. El bit d-1 se describe en la instruccin SFT con 0. En la siguiente ilustracin se desplaza el bit 5 (b5) en D0. El bit 4 (d4) se describe con 0 despus de la ejecucin de la instruccin.
SFT_0E2
5 53
SFT, SFTP
Ejemplo SFT
En el siguiente programa con flanco positivo de X8 se desplaza el estado de Y57 a Y5B. Con el flanco positivo de X7 se aplica el Y57.
Plano de contactos
SFT__MB1, SFT__KB1, SFT__IB1, SFT_0B2
5 54
MC, MCR
5.5
5.5.1
INDICACIN CPU

MC, MCR
En los editores IEC no deben utilizarse estas instrucciones.
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X n d

1 2
Largo de bloque
Constante K
Y M
H P (16#)
ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag M9012
3/5 1
2
La funcin de ndice est disponible exclusivamente en las CPUs AnA, AnAS o AnU. La cantidad de pasos es de 5 para la instruccin MC y de 3 para la instruccin MCR. Mayores informaciones acerca de la cantidad de pasos en caso de utilizacin de una CPU AnA, AnAS o AnU CPU se indican en el prrafo 3.10.2 Con una CPU de AnA, AnAS y AnU de estas Instrucciones de Programacin.
Operandos Operandos internos (Sistema, Operador) Bit n d
Operandos MELSEC Q
FileRegister
Palabra
Otros N

Error Flag
Pasos
DY 1/2 1
La cantidad de pasos es de 2 para la instruccin MC y de 1 para la instruccin MCR.
GX IEC Developer
Plano de contactos
MC___ME1, MC___KE1, MC___IE1
GX Developer
MC___GE1
Variables
Operando n d
Valor de comando Nivel para el programa de anidado (Serie A = N0 - N7, Serie Q/System Q = N0 - N14) Operando que activa el nivel de anidado.
Tipo de datos Nivel Bit
5 55
MC, MCR
Funcionamiento
Activacin/Desactivacin de reas particulares del programa Generalidades La instruccin MC se aplica para conmutar eficientemente entras las diferentes reas de programa para la ejecucin de procesos particulares. Despus de la activacin de la condicin de entrada se ejecuta el rea de programa entre la direccin de destino d y la instruccin MCR. El rea de la instruccin MC se determina mediante la indicacin del nivel (N0 a N7 para la serie A y N0 a N14 para la serie Q/System Q). Ya que no es posible ofrecer una programacin ilustrada de la instruccin MC/MCR con el GX IEC Developer, se aplican aqu los planos de contacto del software del GX Developer para fines de ilustracin. El plano de contactos indica el funcionamiento de la instruccin MC. En caso de una entrada X0 desactivada se omite mediante salto (1) el rea de programa que se encuentra en el nivel 1 (identificado por N1. Despus de la activacin del X0 se ejecuta el rea de programa que se encuentra en N1, hasta llegar a la instruccin MCR (2). En la programacin de una instruccin MC en el modo de plano de contactos, no debe ingresarse la forma de instruccin en modo particular. Despus de la conversin de las entradas se indican automticamente los contactos MC.
MC_AB1
MC
Activacin de reas particulares del programa
La instruccin MC es la instruccin inicial para el control maestro para llamar un rea de programa definido. Cuando est activada la condicin de entrada de la instruccin MC, se procesan en forma normal las direcciones de operandos ubicados entre las instrucciones MC y MCR. El procesamiento continuo de las direcciones de operandos que se encuentran entre las instrucciones MC y MCR se efecta tambin despus de desactivar la condicin de entrada para la instruccin MC. Esto no causa una abreviacin del tiempo de ciclo de programa. Cuando se desactiva la condicin de entrada, se procesan los operandos ubicados entre las instrucciones MC y MCR del siguiente modo:
Operandos Temporizador 10 ms Temporizador 100 ms Temporizador remanente 10 ms (solo serie Q y System Q) Temporizador remanente 100 ms Contador Operandos en una instruccin Out Operandos en una instruccin SET, RST y SFT Procesamiento El valor de conteo se ajusta en 0. Se desactivan los contactos de entrada y salida Se mantienen el valor de conteo y el estado de los contactos de entrada. Se desactiva el contacto de salida. Se desactivan todas las salidas. Se mantiene el estado real.
5 56
MC, MCR
INDICACIN
Si se encuentra una instruccin en el rea de programa entre las instrucciones MC y MCR, para la cual no debe programarse una condicin inmediata de entrada (FOR a NEXT, EI, DI etc), el PLC ejecuta esta instruccin sin consideracin de la condicin de entrada para la instruccin MC.
Dentro de la instruccin MC se posibilitan nmeros de niveles idnticos cuando se aplicaron diferentes direcciones de operandos d. Despus de la aplicacin de la instruccin MC se activa el contacto del operando indicado en d. En caso que el operando est disponible tambin en otra posicin como condicin de entrada en el programa, se procesan los contactos como contacto doble y se activan y desactivan en forma paralela. Por lo tanto, el operando indicado en d no debe existir una segunda vez en el programa.
MCR
Desactivacin de reas particulares del programa
La instruccin MCR repone la instruccin MC y identifica el fin del rea de programa para el control maestro. Una instruccin MCR no debe excitarse mediante un contacto de entrada.
Los siguientes puntos deben observarse para la programacin de direcciones de anidado: El anidado se posiblita en la serie Q o bien en el System Q en 15 niveles de N0 a N14 y en la serie A en 8 niveles de N0 a N7. El primer rea de programa que se activa mediante una instruccin MC, debe empezar con la direccin de anidado ms bajo y la primera instruccin MCR debe empezar con la direccin de anidado ms alta. Al asignar las direcciones de anidado en otra secuencia, se efecta una asignacin errnea de los niveles de ejecucin (1, 2) y el PLC no puede procesar correctamente el programa. La siguiente ilustracin explica esto con mayor detalle.
MC_AB3
5 57
MC, MCR
En caso de existir varias instrucciones MCR secuenciales, puede abreviarse el programa de tal modo que se programa solamente una vez la direccin ms baja de anidado para terminar todos los programas MC parciales.
MC_AB4
5 58
MC, MCR
Ejemplo
MC, MCR Una instruccin MC se programa en combinacin con una direccin de anidado N para la determinacin del nivel de ejecucin. Las direcciones de anidado puede asignarse en la serie Q y en el System Q en el rango entre N0 y N14 y en la serie A entre N0 a N7. Mediante las direcciones de anidado puede determinarse la secuencia de ejecucin de los reas de programas MC. El ejemplo muestra un ejemplo de programa con diferentes niveles de ejecucin bajo aplicacin de las direcciones de anidado. Para una mayor comprensin se indica aqu tambin el plano de contactos del GX Developer.
MC_AB2
5 59
MC, MCR
Adicionalmente se indica a continuacin la visualizacin en el GX Developer para este ejemplo.
Plano de
MC__MB1, MC__KB1, MC___IB1
5 60
Definicin del fin de programa
FEND
5.6
5.6.1
INDICACIN CPU

FEND
En los editores IEC no debe utilizarse esta instruccin.
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Largo de bloque
H P (16#)
ndice
Pasos
Operandos MELSEC A
Carry Flag M9012
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Operador) Bit Palabra FileRegister MELSECNET/10 Directo J\ Bit Mdulos Registro especiales de ndice Zn Palabra U\G Constantes Otros Error Flag Pasos
SM0
GX IEC Developer
Plano de contactos
FEND_ME1, FEND_KE1, FEND_IE1
GX Developer
FEND_GE1
Variables
Operando
Valor de comando
Tipo de datos
5 61
FEND
Funcionamiento Terminacin de un rea de programa FEND
Instruccin para la terminacin de un rea de programa
La instruccin FEND identifica el fin de un rea de programa. Esta rea puede ser un rea de programa principal como tambin un rea de subprograma. Despus de ejecutar la instruccin FEND, el programa salta hacia la instruccin END. La ejecucin de los procesos internos, como el procesamiento de temporizador o contador o bien el autodiagnstico de la CPU, se inicia nuevamente con el paso de programa 0. El ejemplo al lado izquierdo muestra la terminacin de reas de programas en una bifurcacin en un subprograma mediante una instruccin CJ. En la ejecucin de una instruccin se ejecuta el programa hasta la siguiente instruccin FEND detrs del rea de programa al cual se salt. Sin ejecucin de la instruccin CJ salta el programa retornando hacia el paso de programa 0 despus de alcanzar la primera instruccin FEND en el programa. El programa derecho muestra la aplicacin de una instruccin FEND para separar la rea de programa principal de una rea de subprograma o bien un rea de programa de interrupcin.
1 2
Rutina de programa principal Rutina de subprograma 3 Rutina de interrupcin

FEND0E1
INDICACIN
En el GX Developer debe programarse la instruccin FEND por el usuario. Despus de haber procesado esta unidad de organizacin de programa, no se ejecuta ninguna otra ms, ya que se encuentra en la instruccin FEND. Una alternativa para esta programacin es la programacin en el editor IEC. En este caso se aplica automticamente la instruccin FEND en el GX IEC Developer.
5 62
FEND
Fuente de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Despus de la ejecucin de una instruccin CALL, FCALL, ECALL o EFCALL, se ejecuta la instruccin FEND antes de procesar una instruccin RET (serie Q/System Q = Cdigo de error 4211). Despus de la ejecucin de una instruccin FOR se ejecuta la instruccin FEND antes de procesar una instruccin NEXT (serie Q = Cdigo de error 4200). La instruccin FEND se ejecuta durante un programa de interrupcin y antes de una instruccin IRET (serie Q/System Q = Cdigo de error 4221). La instruccin FEND se ejecuta entre una instruccin CHKCIR y una instruccin CHKEND (serie Q/System Q = Cdigo de error 4230). La instruccin FEND se ejecuta entre una instruccin IX y una instruccin IXEND (serie Q/System Q = Cdigo de error 4231).
5 63
END
5.6.2
INDICACIN CPU
END
En los editores IEC no debe utilizarse esta instruccin.
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Largo de bloque
H P (16#)
ndice
Pasos
Operandos MELSEC A
Carry Flag M9012
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Operador) Bit Palabra FileRegister MELSECNET/10 Directo J\ Bit Mdulos Registro especiales de ndice Zn Palabra U\G Constantes K, H (16#) Otros U SM0 1 Error Flag Pasos
GX IEC Developer
Plano de contactos
END__ME1, END__KE1
GX Developer
END__GE1
Variables
Operando
Valor de comando
Tipo de datos
5 64
END
Funcionamiento
Fin de un programa principal o subordinado END Instruccin para la terminacin de programa
La instruccin END determina el fin de un programa. En este paso se inicia nuevamente el ciclo de programa con el paso de programa 0.
END_0E1
Subprograma
Una instruccin END no puede programarse dentro de una rutina de programa. Para la terminacin de una rutina de programa debe programarse la instruccin FEND. En caso de no aplicar una instruccin END en el programa, se emite un mensaje de error en el inicio del programa y se interrumpe el procesamiento por el PLC. En caso de no haber determinado el alcance del subprograma a traves de sus parmetros, se emite tambin un mensaje de error cuando no se program una instruccin END. La programacin correcta de la instruccin END y FEND en las diferentes rutinas de programa se explica con mayor detalle en la siguiente ilustracin.
1 2
Rutina de programa principal Rutina de subprograma 3 Rutina de interrupcin 4 Programa principal

END_0E2
INDICACIN
El GX Developer y el GX IEC Developer generan la instruccin END en forma automtica.
5 65
END
Fuente de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El destino de salto de una instruccin CJ, SCJ o JMP se encuentra por debajo de la instruccin END. Se consult una rutina de subprograma o de interrupcin por debajo de la instruccin END. Despus de la ejecucin de una instruccin CALL, FCALL, ECALL o EFCALL, se ejecuta la instruccin END antes de procesar una instruccin RET (serie Q/System Q = Cdigo de error 4211). Despus de la ejecucin de una instruccin FOR se ejecuta la instruccin END antes de procesar una instruccin NEXT (serie Q/System Q = Cdigo de error 4200). La instruccin END se ejecuta durante un programa de interrupcin y antes de una instruccin IRET (serie Q/System Q = Cdigo de error 4221). La instruccin END se ejecuta entre una instruccin CHKCIR y una instruccin CHKEND (serie Q/System Q = Cdigo de error 4230). La instruccin END se ejecuta entre una instruccin IX y una instruccin IXEND (serie Q/System Q = Cdigo de error 4231).
5 66
Otras instrucciones
STOP
5.7
5.7.1
Otras instrucciones
STOP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Largo de bloque
H (16#) P
ndice
Pasos
Operandos MELSEC A
Carry Flag
Error Flag
M9010 M9012 M9011 1
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Operador) Bit Palabra FileRegister MELSECNET/10 Directo J\ Bit Mdulos Registro especiales de ndice Zn Palabra U\G Constantes K, H (16#) Otros U SM0 1 Error Flag Pasos
GX IEC Developer
Plano de contactos
STOP__ME1, STOP__KE1, STOP_IE1
GX Developer
STOP__GE1
Variables
Operando
Valor de comando
Tipo de datos
5 67
STOP
Funcionamiento Interrupcin del procesamiento STOP Instruccin de interrupcin
Otras instrucciones
Despus de activar la condicin de entrada, se desactivan todas las salidas (Y) y se detiene el procesamiento de programa del PLC. La funcin corresponde a la conmutacin del conmutador RUN-STOP (mdulo de CPU) en la posicin STOP. En la ejecucin de la instruccin STOP en las CPUs de la serie Q y del System Q, se ajusta el 5 al 8 bit (b4 a b7) del registro SD203 en 3.
b15 b12b11
b8b7
b4b3
b0
SD203
0011 1
STOP0E1
Nmero 3 en formato binario
En la ejecucin de la instruccin STOP, se ajusta el 9 bit (b8) del registro especial D9015 en 1 en la serie A de las CPUs.
b15 b12b11
b8b7
b4b3
b0
SD203
0011 1
STOP0E2
Se ajusta en 1.
Para retomar nuevamente el procesamiento del PLC despus de ejecutar la instruccin STOP, debe conmutarse el conmutador RUN-STOP brevemente de RUN a STOP para colocarlo luego nuevamente en RUN. En caso que el conmutador RESET se conmuta a LATCH CLEAR despus de ejecutar la instruccin RESET, no se causa por esto ningn efecto en el contenido de la memoria intermedia. Para la eliminacin del contenido de memoria intermedia debe conmutarse el conmutador RUN/STOP primero en STOP para ajustar luego el conmutador RESET en L.CL. (LATCH CLEAR).
5 68
Otras instrucciones
STOP
Fuente de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Despus de la ejecucin de una instruccin CALL, FCALL, ECALL o EFCALL, se ejecuta la instruccin END antes de procesar una instruccin RET (serie Q/System Q = Cdigo de error 4211). Despus de la ejecucin de una instruccin FOR se ejecuta la instruccin END antes de procesar una instruccin NEXT (serie Q/System Q = Cdigo de error 4200). La instruccin END se ejecuta durante un programa de interrupcin y antes de una instruccin IRET (serie Q/System Q = Cdigo de error 4221). La instruccin END se ejecuta entre una instruccin CHKCIR y una instruccin CHKEND (serie Q/System Q = Cdigo de error 4230). La instruccin END se ejecuta entre una instruccin IX y una instruccin IXEND (serie Q/System Q = Cdigo de error 4231).
Ejemplo
STOP En el siguiente programa se interrumpe el procesamiento al activarse el X8. Todos los siguientes pasos de programa se trabajan despus del ajuste del conmutador RUN-STOP de RUN a STOP para colocarlo luego nuevamente en RUN.
Plano de contactos
STOP_MB1, STOP_KB1, STOP_IB1
5 69
NOP
5.7.2 NOP
Otras instrucciones
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Largo de bloque
H P (16#)
ndice
Pasos
Operandos MELSEC A
Carry Flag M9012
Operandos MELSEC Q
GX IEC Developer
Plano de contactos
NOP__ME1
GX Developer
NOP__GE1
Variables
Operando
Valor de comando
Tipo de datos
5 70
Otras instrucciones
NOP
Funcionamiento
Pasos en vaco NOP Pasos en vaco en programa
La instruccin NOP (No OPeration) describe un paso en vaco en el programa y no tiene ningn efecto en el procesamiento de las partes existentes del programa. Se genera un paso en vaco lgico del programa que puede llenarse posteriormente con otras instrucciones en un programa no terminado. La programacin de una instruccin NOP resulta sensata en los siguientes casos: Posiciones en vaco para la eliminacin de errores en un programa de proceso; Eliminacin de una instruccin (sobreescribir con NOP), sin modificar los nmeros de paso de programa; Eliminacin transitoria de una instruccin para su edicin posterior. INDICACIN
Despus de terminar la secuencia de programacin, debe eliminarse las instrucciones NOP dentro de lo posible para abreviar as el tiempo de ciclo de programa.
Ejemplo 1
NOP En el siguiente programa se reemplazan los contactos de enlace (AND) por pasos en vaco para fines de eliminacin de errores.
NOP_MB1A, NOP_KB1A, NOP_MB1B, NOP_KB1B
Ejemplo 2
NOP En el siguiente programa se reemplaza una instrccin LD por una instruccin NOP.
5 71
NOP
Ejemplo 3 NOP
Otras instrucciones
En el siguiente programa se reemplaza una instrccin LD por una instruccin NOP.
INDICACIN
El reemplazo de un contacto de entrada (LD, LDI) por una instruccin NOP debe realizarse con especial cuidado ya que esto modifica considerablemente la lgica del programa.
5 72
NOP
Otras instrucciones
5 73
NOP
Otras instrucciones
5 74
Instrucciones de aplicacin Parte I

Las instrucciones de aplicacin Parte I contienen las instrucciones que pueden procesar los datos numricos de 16 y 32 bits, los nmeros de coma flotante y las secuencias de caracteres. En primer lugar se ejecutan operaciones de comparacin y clculo mediante estas instrucciones de aplicacin.
Segmentacin Instrucciones de comparacin Instrucciones aritmticas
Significado Comparacin de datos, por ejemplo =, >, Adicin, sustraccin, multiplicacin, divisin, de datos BIN y BCD, nmeros de coma flotante y bloques de datos BIN, enlace de secuencias de caracteres, incremento, decremento Conversin de datos, por ejemplo BCD BIN y BIN BCD Transferencia, intercambio y negacin de datos Salto, llamada de programa subordinado
Instrucciones de conversin Instrucciones de transferencia Instrucciones de bifurcacin de programa
Instrucciones para llamada de programa de interrupcin Llamada de programa de interrupcin Instrucciones de actualizacin de datos Otras instrucciones Refrescamiento de enlace y refrescamiento de interfaz de entrada/salida Contador de 1 / 2 fases incrementador/decrementador, Temporizador programable, temporizador de funcin especial, Instruccin de posicionamiento, seal de rampa, Contador de impulsos, salida de impulsos, modulacin de ancho en tiempo, matriz de entrada
61
6.1
Las instrucciones de comparacin pueden ejecutar comparaciones de volumen (por ejemplo, igual a =, mayor a >, menor a <, etc.) entre dos registros de datos. La programacin de las instrucciones de comparacin se efecta en el mismo modo como las instrucciones correspondientes del conjunto de comandos bsicos: LD, LDI LD=, LDD= AND, ANI AND=, ANDD= OR, ORI OR=, ORD=
Funcin
Instruccin MELSEC en el Editor MELSEC LD= AND= OR= LDD= AND= ORD=
Instruccin MELSEC en el Editor IEC LD_EQ_M AND_EQ_M OR_EQ_M LDD_EQ_M ANDD_EQ_M ORD_EQ_M LD_EEQ_M AND_EEQ_M OR_EEQ_M LD_STRING _EQ_M AND_STRING _EQ_M OR_STRING _EQ_M BKCMP_EQ_M BKCMP_EQP_M LD_NE_M AND_NE_M OR_NE_M LDD_NE_M ANDD_NE_M ORD_NE_M LD_ENE_M AND_ENE_M OR_ENE_M LD_STRING _NE_M AND_STRING _NE_M OR_STRING _NE_M BKCMP_NE_M BKCMP_NEP_M
Funcin
Instruccin MELSEC en el Editor MELSEC LD<= AND<= OR<= LDD<= ANDD<= ORD<=
Instruccin MELSEC en el Editor IEC LD_LE_M AND_LE_M OR_LE_M LDD_LE_M ANDD_LE_M ORD_LE_M LD_ELE_M AND_ELE_M OR_ELE_M LD_STRING _LE_M AND_STRING _LE_M OR_STRING _LE_M BKCMP_LE_M BKCMP_LEP_M LD_LT_M AND_LT_M OR_LT_M LDD_LT_M ANDD_LT_M ORD_LT_M LD_ELT_M AND_ELT_M OR_ELT_M LD_STRING _LT_M AND_STRING _LT_M OR_STRING _LT_M BKCMP_LT_M BKCMP_LTP_M
=
igual
LDE= ANDE= ORE= LD$= AND$= OR$= BKCMP= BKCMP=P LD<> AND<> OR<> LDD<> ANDD<> ORD<>
menor igual
LDE<= ANDE<= ORE<= LD$<= AND$<= OR$<= BKCMP<= BKCMP<=P LD< AND< OR< LDD< ANDD< ORD<
desigual
LDE<> ANDE<> ORE<> LD$<> AND$<> OR$<> BKCMP<> BKCMP<>P
<
menor
LDE< ANDE< ORE< LD$< AND$< OR$< BKCMP< BKCMP<P
62
Funcin
Instruccin MELSEC en el Editor MELSEC LD> AND> OR> LDD> ANDD> ORD>
Instruccin MELSEC en el Editor IEC LD_GT_M AND_GT_M OR_GT_M LDD_GT_M ANDD_GT_M ORD_GT_M LD_EGT_M AND_EGT_M OR_EGT_M LD_STRING _GT_M AND_STRING _GT_M OR_STRING _GT_M BKCMP_GT_M BKCMP_GTP_M
Funcin
Instruccin MELSEC en el Editor MELSEC LD>= AND>= OR>= LDD>= ANDD>= ORD>=
Instruccin MELSEC en el Editor IEC LD_GE_M AND_GE_M OR_GE_M LDD_GE_M ANDD_GE_M ORD_GE_M LD_EGE_M AND_EGE_M OR_EGE_M LD_STRING _GE_M AND_STRING _GE_M OR_STRING _GE_M BKCMP_GE_M BKCMP_GEP_M
>
mayor
LDE> ANDE> ORE> LD$> AND$> OR$> BKCMP> BKCMP>P
mayor igual
LDE>= ANDE>= ORE>= LD$>= AND$>= OR$>= BKCMP>= BKCMP>=P
INDICACIN
Se recomienda utilizar los comandos IEC en los editores IEC.

Lista de comandos IEC
Funcin = <> <= < >= > OMANDO IEC EQ NE LE LT GE GT Significado Igual Desigual Menor igual Menor a Mayor igual Mayor a
Condiciones de ejecucin La siguiente ilustracin muestra las condiciones de ejecucin de las diferentes instrucciones de comparacin.
= 1 = AN = 0 = DESC
LDORI0B1
63
INDICACIN
En las comparaciones de instruccin se procesan todos los valores de datos referidos como valores binarios. En la comparacin 16#8000 > 16#7999 se ajusta el resultado de comparacin en FALSO aunque en realidad se esper el resultado VERDADERO. Los valores se convierten binariamente por lo que se aplica tambin el bit 15 (b15). En caso de haber aplicado el bit 15, el nmero se vuelve negativo automticamente.
Ejemplo 1
Comparacin de 2 valores BCD de cuatro posiciones
8731H se procesa binariamente como -30927 y 568H como 1384. Ya que el resultado de comparacin es -30927 > 1384, no se aplica el Y10.
EINLAB1
En las funciones de comparacin con datos de 32 bits debe determinarse el valor numrico de entrada mediante una instruccin de 32 bits, como por ejemplo, DMOV. Cuando la determinacin se efecta mediante una instruccin de 16 bits, como por ejemplo, MOV, no puede ejecutarse bien la funcin, ya que en las comparaciones de 32 bits se utiliza siempre el valor de datos n y (n+1).
Ejemplo 2
Funcin de comparacin de datos de 32 bits
EINLAB2, EINLAB3, LDORI0B2
El ejemplo muestra dos operaciones de comparacin con datos de 32 bits. En el programa superior se activa el M5, ya que se determinaron aqu ambos valores mediante la instruccin DMOV de 32 bits. En el programa inferior no se presenta un resultado inequvoco, ya que el valor del byte superior no se ha definido inequvocamente. INDICACIN
Estos ejemplos de programa no son ejecutables sin definicin de variables en el cabezal de la Unidad de Organizacin de Programa (POE). Como consecuencia pueden emitirse mensajes de error del compilador o controlador. Mayores informaciones se encuentran en el prrafo 3.5.2 Direccionamiento de secuencia de bits y registro en el GX IEC Developer de estas Instrucciones de Programacin.
64
=, < >, >, < =, <, > =
6.1.1
=, < >, >, < =, <, > =
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X Y M L S B F T Operandos de palabra (16 bits) C D W R A0 A1 Z V Constante K

Largo de bloque
H (16#) P

ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag
Error Flag
M9010 M9012 M9011
s1 s2
1
K1 K4
5/7
1
La cantidad de pasos es igual a 7 cuando se ejecut la funcin de ndice, cuando el largo de bloque de un operando de bit no es K4 o bien cuando la direccin cabezal de un operando de bit no corresponde a un valor mltiple de 8 (o bien 16 en una CPU A3H, A3M, AnA, AnAS o AnU). La cantidad de pasos en caso de utilizacin de una CPU AnA, AnAS o AnU CPU se indica en el prrafo 3.10.2 Con una CPU de AnA, AnAS y AnU de estas Instrucciones de Programacin.

Operandos MELSEC Q
FileRegister




Otros
Error Flag
Pasos
s1 s2
GX IEC Developer
Plano de contactos
V____ME1, V____KE1, V____IE1
GX Developer
V___GE1
Variables
Operando s1 s2
Valor de comando Datos de comparacin u operando, en el cual se almacenaron los datos de comparacin.
Tipo de datos BIN-16-Bit
65
=, < >, >, < =, <, > =

Funcionamiento Comparacin de datos binarios de 16 bits =, <>, >, <=, <, >= Instrucciones de comparacin
Una instruccin de comparacin de 16 bits se compone de la instruccin misma y de los datos s1 y s2 que deben compararse entre s. Las instrucciones de comparacin registradas se manejan como un contacto de trabajo. La comparacin de datos se ejecuta con datos de 16 bits. La salida siguiente conmuta en funcin del resultado de la funcin de comparacin. Las condiciones de conmutacin correspondientes se indican en la siguiente tabla.
Smbolo de la instruccin = <> > <= < >=
Estado de la salida 1 cuando: s1 = s2 s1 s2 s1 > s2 s1 s2 s1 < s2 s1 s2 0 cuando: s1 s2 s1 = s2 s1 s2 s1 > s2 s1 s2 s1 < s2
INDICACIN
En las comparaciones de instruccin se procesan todos los valores de datos referidos como valores binarios. En la comparacin 16#8000 > 16#7999 se ajusta el resultado de comparacin en ERRONEO aunque en realidad se esper el resultado VERDADERO. Los valores se convierten binariamente por lo que se aplica tambin el bit 15 (b15). En caso de haber aplicado el bit 15, el nmero se vuelve automticamente negativo.
Ejemplo 1
Instruccin de comparacin = El siguiente programa compara los datos de XX0 hasta XF con el valor de datos en D3. En caso que ambos valores sean idnticos, se aplica el Y33.
Plano de contactos
V____MB1, V____KB1, V____IB1
66
=, < >, >, < =, <, > =
Ejemplo 2
Instruccin de comparacin <> El siguiente programa compara el valor binario 100 con el valor de datos en D3. En caso que el valor en D3 es distinto a 100 y el M3 est aplicado, se aplica el Y33.
Plano de contactos
V____MB2, V____KB2, V____IB2
Ejemplo 3
Instruccin de comparacin > El siguiente programa compara el valor binario 100 con el valor de datos en D3. En caso que el valor en D3 es menor a 100 y el M3 est aplicado, se aplica el Y33. Cuando est aplicado el M8 y M3, se aplica tambin Y33.
Plano de contactos
V____MB3, V____KB3, V____IB3
Ejemplo 4
Instruccin de comparacin <= El siguiente programa compara el valor de datos 100 en D0 con el valor de datos en D3. En caso que el valor en D0 es menor o igual a D3, se aplica el Y33. Cuando est aplicado el M8 y M3, se aplica tambin Y33.
Plano de contactos
V____MB4, V____KB4, V____IB4
67
D=, D<>, D>, D<=, D<, D>=

6.1.2 D=, D<>, D>, D<=, D<, D>=
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X Y M L S B F T Operandos de palabra (16 bits) C D W R A0 A1 Z

Largo de bloque
Constante V K

H (16#) P

ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag
Error Flag
M9010 M9012 M9011
s1 s2
1
K1 K8
11
1
Operandos Operandos internos (Sistema, Operador) Registro de Bit Palabra archivos MELSECNET/10 Directo J\ Bit

Operandos MELSEC Q
Mdulos especiales Registro U\G de ndice Zn Palabra


Otros
Error Flag
Pasos
s1 s2
1
31)
La cantidad de pasos de programa depende del tipo de CPU y de los operandos utilizados. En la utilizacin de una CPU de QnA o de una CPU de Q de procesador nico: 3 En la utilizacin de una CPU de Q de procesador mltiple y operandos internos de palabra (sin registro de archivo ZR): 5 Constantes: 5 Operandos de bit cuya direccin es un valor mltiple de 16, que disponen de la denominacin de bloque de bit K8 y que no han sido procesados por la asignacin de ndice: 5 En la utilizacin de una CPU de Q de procesador mltiple y operandos diferentes a los operandos arriba indicados: 3
GX IEC Developer
Plano de contactos
D____ME1, D____KE1, D____IE1
GX Developer
Variables
Operando s1 s2
68
D=, D<>, D>, D<=, D<, D>=
Funcionamiento
Comparacin de datos binarios de 32 bits D=, D<>, D>, D<=, D<, D>= Instrucciones de comparacin Una instruccin de comparacin de 32 bits se compone de la instruccin misma y de los datos s1 y s2 que deben compararse entre s. Las instrucciones de comparacin registradas se manejan como un contacto de trabajo. La comparacin de datos se ejecuta con datos de 32 bits. La salida siguiente conmuta en funcin del resultado de la funcin de comparacin. Las condiciones de conmutacin correspondientes se indican en la siguiente tabla.
Smbolo de la instruccin D= D<> D> D<= D< D>=
INDICACIN
En las comparaciones de instruccin se procesan todos los valores de datos referidos como valores binarios. En la comparacin 16#8000 > 16#7999 se ajusta el resultado de comparacin en FALSO aunque en realidad se esper el resultado VERDADERO. Los valores se convierten binariamente por lo que se aplica tambin el bit 15 (b15). En caso de haber aplicado el bit 15, el nmero se vuelve automticamente negativo.
Ejemplo 1
Instruccin de comparacin D= El siguiente programa compara los datos de X0 hasta X1F con el valor de datos en D3 y D4. En caso que ambos valores sean idnticos, se aplica el Y33.
Plano de contactos
D____MB1, D____KB1, D____IB1
69
D=, D<>, D>, D<=, D<, D>=

Ejemplo 2 Instruccin de comparacin D<>
El siguiente programa compara el valor binario 38000 con el valor de datos en D3 y D4. En caso que el valor en D3 y D4 es distinto a 38000 y el M3 est aplicado, se aplica el Y33.
Plano de contactos
D____MB2, D____KB2, D____IB2
Ejemplo 3
Instruccin de comparacin D> El siguiente programa compara el valor binario -80000 con el valor de datos en D3 y D4. En caso que el valor en D3 y D4 es menor a -80000 y el M3 est aplicado, se aplica el Y33. Cuando est aplicado el M8 y M3, se aplica tambin la salida Y33.
Plano de contactos
D____MB3, D____KB3, D____IB3
Ejemplo 4
Instruccin de comparacin D<= El siguiente programa compara el valor de datos en D0 y D1 con el valor de datos en D3 y D4. En caso que el valor en D3 y D4 es mayor o igual a D0 y D1, se aplica el Y33. Cuando est aplicado el M8 y M3, se aplica tambin la salida Y33.
Plano de contactos
D____MB4, D____KB4, D____IB4
INDICACIN
6 10
E=, E<>, E>, E< =, E<, E>=
6.1.3
E=, E<>, E>, E< =, E<, E>=
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1
No para Q00JCPU, Q00CPU y Q01CPU


Operandos MELSEC Q
FileRegister

MELSECNET/10 Directo J\ Bit Palabra

Mdulos especiale Registro de ndice s Zn U\G

Constantes E

Otros
Error Flag
Pasos
s1 s2
GX IEC Developer
Plano de contactos
GX Developer
E____ME1, E____KE1, E____IE1
Variables
Operando s1 s2
Tipo de datos Nmeros reales
6 11
E=, E<>, E>, E< =, E<, E>=

Funcionamiento Comparacin de nmeros de coma flotante E=, E<>, E>, E<=, E<, E>= Instrucciones de comparacin
Una instruccin de comparacin para nmeros de coma flotante se compone de la instruccin misma y de los datos s1 y s2 que deben compararse entre s. Las instrucciones de comparacin registradas se manejan como un contacto de trabajo. La comparacin de datos se ejecuta con nmeros de coma flotante. La salida siguiente conmuta en funcin del resultado de la funcin de comparacin. Las condiciones de conmutacin correspondientes se indican en la siguiente tabla.
Smbolo de la instruccin E= E<> E> E<= E< E>=
INDICACIN
En la comparacin de nmeros de coma flotante debe observarse que en caso dado, dos valores idnticos antes de una operacin, ya no resultan idnticos despus de esta operacin a causa de errores de redondeo. En este caso no se aplica el rel interno M0 en el ejemplo indicado a continuacin.
E____AB1
INDICACIN
Estos ejemplos de programa no son ejecutables sin definicin de variables en el cabezal de la Unidad de Organizacin de Programa (POE). Como consecuencia pueden emitirse mensajes de error del compilador o controlador. Mayores informciones se encuentran en el prrafo 3.10.2 Con una CPU de AnA, AnAS y AnU de estas Instrucciones de Programacin.
6 12
E=, E<>, E>, E< =, E<, E>=
Ejemplo 1
Instruccin de comparacin E= El siguiente programa compara el nmero de coma flotante almacenado en D0 y D1 con el nmero de coma flotante almacenado en D3 y D4. En caso que ambos valores sean idnticos, se aplica el Y33.
Plano de contactos
E____MB1, E____KB1, E____IB1
Ejemplo 2
Instruccin de comparacin E<> El siguiente programa compara el nmero de coma flotante 1.23 con el nmero de coma flotante almacenado en D3 y D4. En caso que el valor en D3 y D4 es distinto a 1.23 y el M3 est aplicado, se aplica el Y33.
Plano de contactos
E____MB2, E____KB2, E____IB2
Ejemplo 3
Instruccin de comparacin E> El siguiente programa compara el nmero de coma flotante almacenado en D0 y D1 con el nmero de coma flotante almacenado en D3 y D4. En caso que el valor en D3 y D4 es menor al valor en D0 y 1 y el M3 est aplicado, se aplica el Y33. Cuando est aplicado el M8 y M3, se aplica tambin la salida Y3.
Plano de contactos
E____MB3, E____KB3, E____IB3
6 13
E=, E<>, E>, E< =, E<, E>=

Ejemplo 4 Instruccin de comparacin E<=
El siguiente programa compara el nmero de coma flotante almacenado en D0 y D1 con el nmero de coma flotante 1.23. En caso que el valor en D0 y D1 es menor o igual a 1.23, se aplica el Y33. Cuando est aplicado el M8 y M3, se aplica tambin la salida Y33.
Plano de contactos
E____MB4, E____KB4, E____IB4
INDICACIN
6 14
$ =, $ < >, $ >, $ < =, $ <, $ > =
6.1.4
$ =, $ < >, $ >, $ < =, $ <, $ > =
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1


Operandos MELSEC Q
FileRegister

Constantes $

Otros
Error Flag
Pasos
s1 s2
SM0
GX IEC Developer
Plano de contactos
S____ME1, S____KE1, S____IE1
GX Developer
S___GE1
Variables
Operando s1 s2
Valor de comando Primera direccin de los datos de comparacin u operando, en el cual se almacenaron los datos de comparacin.
Tipo de datos Secuencia de caracteres
6 15
$ =, $ < >, $ >, $ < =, $ <, $ > =

Funcionamiento Comparacin con secuencias de caracteres $=, $<>, $>, $<=, $<, $>= Instrucciones de comparacin
Una instruccin de comparacin para secuencias de caracteres se compone de la instruccin misma y de los datos s1 y s2 que deben compararse entre s. Las instrucciones de comparacin registradas se manejan como un contacto de trabajo. La comparacin de datos de las secuencias de caracteres en cdigo ASCII se ejecuta por caracteres y comienza con el primer caracter de la secuencia de caracteres. Las secuencias de caracteres almacenados en s1 y s2 comienzan con el byte de valor ms bajo (primer caracter) y terminan con el cdigo "00H". Para el caso que ambas secuencias de caracteres tengan el mismo contenido y el mismo tamao, el resultado de las instrucciones $=, $<= y $>= es igual a 1.
SSSS_0E1
En caso de secuencias de caracteres diferentes, se reconoce la secuencia de caracteres con el cdigo de caracteres ms alto como valor mayor.
SSSS_0E2
El resultado de las instrucciones $<>, $> y $>= es igual a 1 en el caso arriba indicado.
En caso de secuencias diferentes de caracteres es el primer caracter divergente de la otra secuencia de caracteres que determina a travs del valor del cdigo de caracter, cul secuencia de caracteres resulta ser la de valor mayor.
SSSS_0E3
6 16
$ =, $ < >, $ >, $ < =, $ <, $ > =
En caso de secuencias de caracteres de largos diferentes, se reconoce la secuencia de caracteres ms larga como la de valor mayor.
SSSS_0E4
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El cdigo "00H" no existe dentro del rango de datos s1 y s2 (cdigo de error 4101).
INDICACIN
La instruccin de comparacin para secuencias de caracteres controla simultneamente el rango de datos previsto para el almacenamiento. Debido a este motivo, se emite el resultado de la instruccin sin mensaje de error en los casos donde la secuencia de caracteres almacenada sobrepasa este rango aunque se reconoce dentro de la secuencia de caractes como diferencia.
S____AB1, SSSS_0E5
En el ejemplo arriba indicado, los 16 bits de valor mayor (D12288) de la secuencia de caracteres almacenada en s1 se encuentran fuera del rango de datos previsto para al almacenamiento y obtienen el nuevo nombre W0 por el programa. Ya que el segundo caracter de la secuencia de caracteres almacenada en s1 diverge del caracter en s2, el resultado de la operacin de comparacin es igual a 0. El resultado (0) se emite sin mensaje de error porque la secuencia de caracteres se encuentra fuera de este rango de datos y una comparacin de los contenidos indica una diferencia. Estos programas no son ejecutables sin el cabezal de la Unidad de Organizacin de Programa (POE) en el GX IEC Developer. Como consecuencia pueden emitirse mensajes de error del compilador o controlador. Mayores informaciones se encuentran en el prrafo 3.5.2 Direccionamiento de secuencia de bits y registro en el GX IEC Developer de estas Instrucciones de Programacin.
6 17
$ =, $ < >, $ >, $ < =, $ <, $ > =

Ejemplo 1 Instruccin de comparacin $=
El siguiente programa compara las secuencias de caracteres en D0 con las secuencias de caracteres en D3. En caso que ambos valores sean idnticos, se aplica el Y33.
Plano de contactos
S____MB1, S____KB1, S____IB1
Ejemplo 2
Instruccin de comparacin $ <> El siguiente programa compara la secuencia de caracteres "ABCDEF" con la secuencia de caracteres almacenada en D10. En caso que el valor en D10 es diferente a la secuencia de caracteres en "ABCDEF", se aplica el Y33.
Plano de contactos
S____MB2, S____KB2, S____IB2
6 18
$ =, $ < >, $ >, $ < =, $ <, $ > =
Ejemplo 3
Instruccin de comparacin $ > El siguiente programa compara la secuencia de caracteres en D10 con la secuencia de caracteres en D100. En caso de reconocer la secuencia de caracteres en D10 como mayor, se aplica el Y33.
Plano de contactos
S____MB3, S____KB3, S____IB3
Ejemplo 4
Instruccin de comparacin $<= El siguiente programa compara las secuencias de caracteres en D0 con la secuencia de caracteres "12345". En caso de reconocer la secuencia de caracteres en D0 como menor, se aplica el Y33.
Plano de contactos
S____MB4, S____KB4, S____IB4
INDICACIN
Estos programas no son ejecutables sin el cabezal de la Unidad de Organizacin de Programa (POE) en el GX IEC Developer. Como consecuencia pueden emitirse mensajes de error del compilador o controlador. Mayores informciones se encuentran en el prrafo 3.5.2 Direccionamiento de secuencia de bits y registro en el GX IEC Developer de estas Instrucciones de Programacin.
6 19
BKCMP, BKCMPP
6.1.5 BKCMP, BKCMPP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Operador) Bit s1 s2 d n

Palabra

FileRegister

Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
BKCMPME1, BKCMPKE1, BKCMPIE1
GX Developer
BKCMPGE1
Variables
Operando s1 s2 d n
Valor de comando Datos de comparacin o primera direccin a partir de la cual se almacenan los datos de comparacin. Primera direccin a partir de la cual se almacenan los datos de comparacin. Primera direccin a partir de la cual deben almacenarse los datos de resultado de la comparacin. Cantidad de las direcciones a comparar (largo del bloque de datos).
Tipo de datos BIN-16-Bit BIN-16-Bit Bit BIN-16-Bit
6 20
BKCMP, BKCMPP
Funcionamiento
Comparacin por bloques de los datos binarios BKCMP Instrucciones de comparacin Una instruccin de comparacin para bloques de datos binarios se compone de la instruccin misma, de los datos s1 y s2 que deben compararse entre s, de la denominacin destina d en la cual se almacenan los resultados, as como de la cantidad n de los bloques de datos a comparar. Se compara el respectivo bloque N n de 16 bits de s1 con el bloque N n de 16 bits de s2, empezando con el bloque de 16 bits de valor inferior. El resultado de cada comparacin de bloques se almacena en d. Cuando el resultado de comparacin de un bloque es igual a 1, la entrada correspondiente en d es igual a 1. Cuando el resultado de comparacin de un bloque es igual a 0, la entrada correspondiente en d es igual a 0.
Las operaciones de comparacin se ejecutan en unidades de 16 bits respectivamente.
BKCMP0E1
Una constante almacenada en s1 debe componerse de un nmero binario de 16 bits entre 32768 y 32767.
Los resultados de comparacin de la instruccin respectiva se indican en la siguiente tabla.
BKCMP0E2
Smbolo de la instruccin BKCMP= BKCMP<> BKCMP> BKCMP<= BKCMP< BKCMP>=
Estado de la salida para el bloque N n de 16 bits 1 cuando: s1 = s2 s1 s2 s1 > s2 s1 s2 s1 < s2 s1 s2 0 cuando: s1 s2 s1 = s2 s1 s2 s1 > s2 s1 s2 s1 < s2
Cuando todos los resultados de comparacin de bloques almacenados en d tienen el valor 1, se aplica la seal de comparacin de bloques SM704. Los sitios de almacenamiento en d que tienen el valor de 1 antes de la entrada del resultado de comparacin, mantienen este valor. Debido a este motivo deben describirse con el valor de 0, los sitios de almacenamiento en d en caso de una aplicacin de la instruccin BKCMP_P antes de la nueva entrada de los resultados de comparacin, como por ejemplo, despus de modificar los datos s1 y s2.
6 21
BKCMP, BKCMPP
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: La cantidad indicada en n de bloques de datos en s1, s2 y d se encuentra fuera del rango previsto para el almacenamiento de los operandos (MELSEC Q: Cdigo de error 4101). El rango [s1 hasta (s1)+(n-1)] se intercala con el rango [d hasta (d)+(n-1)] (Serie Q/System Q: Cdigo de error 4101). El rango [s2 hasta (s2)+(n-1)] se intercala con el rango [d hasta (d)+(n-1)] (Serie Q/System Q: Cdigo de error 4101). El rango [s1 hasta (s1)+(n-1)] se intercala con el rango [s2 hasta (s2)+(n-1)] (Serie Q/System Q: Cdigo de error 4101).
Ejemplo 1
Instruccin de comparacin BKCMP=P El siguiente programa ejecuta con flanco positivo (flanco ascendente) de X20, una operacin de comparacin entre los bloques de datos, comenzando con D100 y los que empiezan con R0. Los resultados de la comparacin se almacenan empezando con M10. La cantidad de bloques a comparar (4) se almacena en D0.
Plano de contactos
BKCMPMB1, BKCMPKB1, BKCMPIB1, BKCMP0B1
6 22
BKCMP, BKCMPP
Ejemplo 2
Instruccin de comparacin BKCMP<>P El siguiente programa ejecuta con flanco positivo de X1C, una operacin de comparacin entre la constante K1000 y los bloques de datos, empezando con D10. La cantidad de bloques a comparar (4) indica la constante K4. Los resultados de comparacin se almacenan en el D0 desde el bit 4 (b4) hasta el bit 7 (b7).
Plano de contactos
Ambos bits no cambian su estado despus de la operacin (vase el funcionamiento).

6 23
BKCMP, BKCMPP
Ejemplo 3 Instruccin de comparacin BKCMP<=
El siguiente programa ejecuta durante la duracin de activacin de X20, una operacin de comparacin entre los bloques de datos, comenzando con D10 y los bloques de datos que empiezan con D30. La cantidad de bloques a comparar (3) indica la constante K3. Los resultados de la comparacin se almacenan empezando con M100. Cuando todos los resultados en M100 tienen el valor de 1, se aplica la seal de comparacin de bloque SM704 y se transmite la secuencia de caracteres "ALL ON" hacia D100.
Plano de contactos
INDICACIN
Este programa no es ejecutable sin el cabezal de la Unidad de Organizacin de Programa (POE) en el GX IEC Developer. Como consecuencia pueden emitirse mensajes de error del compilador o controlador. Mayores informciones se encuentran en el prrafo 3.5.2 Direccionamiento de secuencia de bits y registro en el GX IEC Developer de estas Instrucciones de Programacin.
6 24
6.2
Las instrucciones aritmticas son instrucciones para la ejecucin de simples funciones de clculo matemtico, como la adicin, sustraccin, multiplicacin y divisin de dos registros. En total estn disponibles 54 (Serie Q y System Q) o bien 40 (Serie A) diferentes funciones aritmticas.
BIN Funcin
BCD
Instruccin MELSEC Instruccin MELSEC Instruccin MELSEC Instruccin MELSEC en el en el en el en el Editor MELSEC Editor IEC Editor MELSEC Editor IEC + PLUS_M, PLUS_3_M PLUSP_M, PLUSP_3_M DPLUS_M, DPLUS_3_M DPLUSP_M, DPLUSP_3_M MINUS_M, MINUS_3_M MINUSP_M, MINUSP_3_M DMINUS_M, DMINUS_3_M DMINUSP_M, DMINUSP_3_M MULTI_3_M MULTIP_3_M DMULTI_3_M DMULTIP_3_M DIVID_3_M DIVIDP_3_M DDIVID_3_M DDIVIDP_3_M INC_M INCP_M DINC_M DINCP_M DEC_M DECP_M DDEC_M DDECP_M B+ B+P DB+ DB+P BB-P DBDB-P B BP DB DBP B/ B/P DB/ DB/P BPLUS_M, BPLUS_3_M BPLUSP_M, BPLUSP_3_M DBPLUS_M, DBPLUS_3_M DBPLUSP_M, DBPLUSP_3_M BMINUS_M, BMINUS_3_M BMINUSP_M, BMINUSP_3_M DBMINUS_M, DBMINUS_3_M DBMINUSP_M, DBMINUSP_3_M BMULTI_M BMULTIP_M DBMULTI_M DBMULTIP_M BDIVID_M BDIVIDP_M DBDIVID_M DBDIVIDP_M
+
lgica
+P D+ D+P -
Sustraccin
-P DD-P
Multiplicacin
P D D P / /P D/ D/P
/
Divisin
+1
Incremento
INC INCP DINC DINCP
1
Decremento
DEC DECP DDEC DDECP
INDICACIN
6.2.1
6 25
Nmeros de coma flotante Funcin
Bloque de bit
Instruccin MELSEC Instruccin MELSEC Instruccin MELSEC Instruccin MELSEC en el en el en el en el Editor MELSEC Editor IEC Editor MELSEC Editor IEC E+ E+P EE-P E EP E/ E/P EPLUS_M, EPLUS_3_M EPLUSP_M, EPLUSP_3_M EMINUS_M, EMINUS_3_M EMINUSP_M, EMINUSP_3_M EMUL_M EMULP_M EDIV_M EDIVP_M BK+ BK+P BKBK-P BKPLUS_M BKPLUSP_M BKMINUS_M BKMINUSP_M
+
lgica
Sustraccin
Multiplicacin
Divisin
Secuencias de caracteres Funcin Instruccin MELSEC Instruccin MELSEC en el en el Editor MELSEC Editor IEC $+ $+P STRING_PLUS_M, STRING_PLUS_3_M STRING_PLUSP_M, STRING_PLUSP_3_M
+
lgica
Las instrucciones aritmticas para nmeros de coma flotante, bloques de datos BIN y secuencias de caracteres se aplican solamente para la serie Q.
6 26
La funcin aritmtica con datos binarios Cuando el resultado de una adicin pasa por sobre el valor de 32767 (2147483647 con una instruccin de 32 bits), el resultado se vuelve negativo. Cuando el resultado de una sustraccin pasa por inferior del valor de -32768 (-2147483648 con una instruccin de 32 bits), el resultado se vuelve positivo. El clculo de valores positivos y negativos se presenta del siguiente modo: 5 5 5 -5 -5 5 -5 5 -5 + 8 - 8 3 3 (-3) / 3 / 3 / (-3) / (-3) = = = = = = = = = 13 -3 15 -15 15 1 y resto 2 -1 y resto -2 -1 y resto 2 1 y resto -2
Funcin aritmtica con datos BCD Cuando el resultado de una adicin pasa por sobre el valor de 9999 (99999999 con una instruccin de 32 bits), no se considera el arrastre (carry).
Arrastre no se aplica
BCD_0E1
Cuando el minuendo de una sustraccin es menor al sustraendo, se procesa el arrastre (carry) del siguiente modo:
Arrastre
BCD_0E2
6 27
+, +P, -, -P
6.2.1 +, +P, -, -P
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q

Largo de bloque
H (16#) P

ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag
Error Flag
M9010 M9012 M9011
s d

5
1
K1 K4
s1 s2 d1
1
7
1
Operandos Operandos internos Registro (Sistema, Operador) de Bit Palabra archivos s d

Operandos MELSEC Q


Otros
Error Flag
Pasos
s1 s2 d1
GX IEC Developer
Plano de contactos
GX Developer
PLUS_ME1, PLUS_KE1, PLUS_IE1
P L U S _
GE1
Variables
Operando s d s1 s2 d1
Valor de comando Datos de sumando o sustraendo o bien la primera direccin a partir de la cual se almacenan los datos de sumando o sustraendo. Datos de sumando o minuendo o bien la primera direccin a partir de la cual se almacena la suma o diferencia.
Tipo de datos
Datos de sumando o minuendo o bien la primera direccin a partir de la cual se BIN-16-Bit almacenan los datos de sumando o minuendo. Datos de sumando o sustraendo o bien la primera direccin a partir de la cual se almacenan los datos de sumando o sustraendo. Primera direccin a partir de la cual se almacena la suma o diferencia.
6 28
+, +P, -, -P
Funcionamiento
Adicin y sustraccin de datos binarios (16 bits) + Adicin BIN (16 bits) 1a variante: Los datos binarios indicados en d se suman a los datos binarios en s. El resultado de adicin se almacena en d.
PLUSP0E1
2a variante: Los datos binarios indicados en s1 se suman a los datos binarios en s2. El resultado de adicin se emite al operando indicado en d1.
PLUSP0E2
El valor de datos indicado en s, d, s1, s2 y d1 debe ser un nmero decimal de 16 bits entre -32768 y 32767. El bit respectivamente superior (b15) determina si los valores de datos en s, d, s1, s2 d1 sean positivos (bit = 0) o bien negativos (bit = 1). En caso de pasar por inferior del bit ms bajo (b0) o bien en caso de pasar por sobre el valor del bit ms alto (b15), no se aplica la Carry Flag.
Sustraccin BIN (16 bits)
1a variante: Los datos binarios indicados en s se sustraen de los datos binarios en d. El resultado de sustraccin se almacena en d.
MINUP0E1
6 29
+, +P, -, -P
2a variante:
Los datos binarios indicados en s2 se sustraen de los datos binarios en s1. El resultadose emite al operando indicado en d1.
MINUP0E2
Ejemplo 1
+P El siguiente programa suma el contenido de D3 con flanco positivo de X5, al contenido de D0 y emite el resultado a Y38 hasta Y3F.
Plano de contactos
PLUS_MB1, PLUS_KB1, PLUS_IB1
6 30
+, +P, -, -P
Ejemplo 2
El siguiente programa emite la diferencia entre el valor nominal y real del temporizador T3 a Y40 hasta Y53 en BCD.
Plano de contactos
PLUS_MB2, PLUS_KB2, PLUS_IB2
INDICACIN
Estos ejemplos de programa no son ejecutables sin definicin de variables en el cabezal de la Unidad de Organizacin de Programa (POE). Como consecuencia pueden emitirse mensajes de error del compilador o controlador. Mayores informciones se encuentran en el prrafo 3.5.2 Direccionamiento de secuencia de bits y registro en el GX IEC Developer de estas Instrucciones de Programacin.
6 31
D+, D+P, D-, D-P

6.2.2 D+, D+P, D-, D-P
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q

Largo de bloque
Constante V K
H (16#) P
ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag
Error Flag
M9010 M9012 M9011
s d

9
1
K1 K8
s1 s2 d1
1
11
1
Operandos Operandos internos (Sistema, Operador) Bit s d

Operandos MELSEC Q
Palabra

FileRegister



Otros
Error Flag
Pasos
31)
s1 s2 d1
1
42)
La cantidad de pasos de programa depende del tipo de CPU y de los operandos utilizados. En la utilizacin de una CPU de QnA o de una CPU de Q de procesador nico: 3 En la utilizacin de una CPU de Q de procesador mltiple y operandos internos de palabra (sin registro de archivo ZR): 5 Constantes: 5 Operandos de bit cuya direccin es un valor mltiple de 16, que disponen de la denominacin de bloque de bit K8 y que no han sido procesados por la asignacin de ndice: 5 En la utilizacin de una CPU de Q de procesador mltiple y operandos diferentes a los operandos arriba indicados: 3 2 La cantidad de pasos de programa depende del tipo de CPU y de los operandos utilizados. En la utilizacin de una CPU de QnA o de una CPU de Q de procesador nico: 4 En la utilizacin de una CPU de Q de procesador mltiple y operandos internos de palabra (sin registro de archivo ZR): 6 Constantes: 6 Operandos de bit cuya direccin es un valor mltiple de 16, que disponen de la denominacin de bloque de bit K8 y que no han sido procesados por la asignacin de ndice: 6 En la utilizacin de una CPU de Q de procesador mltiple y operandos diferentes a los operandos arriba indicados: 4
6 32
D+, D+P, D-, D-P
GX IEC Developer
Plano de contactos
DPLUSME1, DPLUSKE1, DPLUSIE1
GX Developer
DPLUSGE1
Variables
Operando s
Tipo de datos
BIN-64-Bit
d s1 s2 d1
Datos de sumando o minuendo o bien la primera direccin a partir de la cual se BIN-32-Bit almacenan los datos de sumando o minuendo. Datos de sumando o sustraendo o bien la primera direccin a partir de la cual se almacenan los datos de sumando o sustraendo. Primera direccin a partir de la cual se almacena la suma o diferencia.
6 33
D+, D+P, D-, D-P

Funcionamiento Adicin y sustraccin de datos binarios (32 bits) D+ Adicin BIN (32 bits) 1a variante:
Los datos binarios indicados en d se suman a los datos binarios en s. El resultado de adicin se almacena en d.
DPLUS0E1
2a variante: Los datos binarios indicados en s1 se suman a los datos binarios en s2. El resultado de adicin se emite al operando indicado en d1.
DPLUS0E2
D-
Sustraccin BIN (32 bits)
1a variante: Los datos binarios indicados en s se sustraen de los datos binarios en d. El resultado de sustraccin se almacena en d.
DMINU0E1
6 34
D+, D+P, D-, D-P
2a variante: Los datos binarios indicados en s2 se sustraen de los datos binarios en s1. El resultado de sustraccin se emite al operando indicado en d1.
El valor de datos indicado en s, d, s1, s2 y d1 debe ser un nmero decimal de 32 bits entre -2147483648 y 2147483647.
DMINU0E2
El bit respectivamente superior (b31) determina si los valores de datos en s, d, s1, s2 d1 sean positivos (bit = 0) o bien negativos (bit = 1). En caso de pasar por inferior del bit ms bajo (b0) o bien en caso de pasar por sobre el valor del bit ms alto (b31), no se aplica la Carry Flag.
Ejemplo 1
D+P El siguiente programa suma con flanco positivo de X0, el contenido de X10 hasta X2B al contenido de D9 y D10 y emite el resultado a Y30 hasta Y4B.
Plano de contactos
DPLUSMB1, DPLUSKB1, DPLUSIB1
Ejemplo 2
D-P El siguiente programa sustrae con flanco positivo de XB, los datos de M0 hasta M23 de D0 y D1 y emite el resultado a D10 y D11.
Plano de contactos
DPLUSMB2, DPLUSKB2, DPLUSIB2
INDICACIN
6 35
x, xP, /, /P
6.2.3 x, xP, /, /P
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q

Largo de bloque
H (16#) P

ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag
Error Flag
M9010 M9012 M9011
s1 s2 d1
1
K1 7 1 K4
La cantidad de pasos en caso de utilizacin de una CPU AnA, AnAS o AnU CPU se indica en el prrafo 3.5.2 Direccionamiento de secuencia de bits y registro en el GX IEC Developer de estas Instrucciones de Programacin.
Operandos Operandos internos (Sistema, Operador) Bit s1 s2

Operandos MELSEC Q
Palabra

FileRegister




Otros
Error Flag
Pasos
SM0
41)
d1
1
La cantidad de pasos de programa depende del tipo de CPU y de los operandos utilizados. En la utilizacin de una CPU de QnA: 4 En la utilizacin de una CPU de Q y operandos internos de palabra (sin registro de archivo ZR): 3 Constantes: 3 Operandos de bit cuya direccin es un valor mltiple de 16, que disponen de la denominacin de bloque de bit K4 y que no han sido procesados por la asignacin de ndice: 3 En caso de utilizacin de una CPU de Q y operandos diferentes a los operandos arriba indicados:4
GX IEC Developer
Plano de contactos
MULTIME1, MULTIKE1, MULTIIE1
GX Developer
M U L T I G
E1
Variables
Operando s1 s2
Valor de comando
Tipo de datos
Datos de multiplicador o dividendo o bien la primera direccin a partir de la cual BIN-16-Bit se almacenan los datos de multiplicador o dividendo. Datos de multiplicador o divisor o bien la primera direccin a partir de la cual se BIN-16-Bit almacenan los datos de multiplicador o divisor. Primera direccin a partir de la cual se almacena el producto o cuociente. BIN-32-Bit
BIN-32-Bit
d1
6 36
x, xP, /, /P
Funcionamiento
Multiplicacin y divisin de datos binarios (16 bits) Multiplicacin BIN (16 bits) Los datos binarios indicados en s1 se multiplican con los datos binarios en s2 y el resultado de multiplicacin se almacena en d1.
XXPP0E1
Cuando se trata de un operando de bit en el resultado en d1, debe comenzarse la estructura de bits con los bits de valor inferior. Ejemplo: K1: 4 bits ms bajos (b0 hasta b3) K4: 16 bits ms bajos (b0 hasta b15) K8: 32 bits (b0 hasta b31) El valor de datos indicado en s1 y s2 debe ser un nmero binario de 16 bits entre -32768 y 32767. El bit respectivamente superior (b15 o bien b31 en d1) determina si los valores de datos en s1, s2 d1 sean positivos (bit = 0) o bien negativos (bit = 1).
Divisin BIN (16 bits)
Los datos binarios indicados en s1 se dividen por los datos binarios en s2 y el resultado de divisin se almacena en d1.
XXPP0E2
En caso de operandos de palabra, se almacena el resultado de divisin como valor de datos de 32 bits, dividido en cuociente y valor residual. Los operandos de bits permiten el exclusivo almacenamiento del cuociente. El cuociente se almacena en los 16 bits de valor inferior. El valor residual se almacena en los 16 bits de valor superior (solamente para operandos de palabra). El valor de datos indicado en s1 y s2 debe ser un nmero binario de 16 bits entre -32768 y 32767. El bit respectivamente superior (b15) determina si los valores de datos en s1, s2 d1 (d1) sean positivos (bit = +1) o bien negativos (bit = 1) con el valor de +1.
6 37
x, xP, /, /P
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: A1 o V han sido determinados en d1 (serie A). El divisor s2 es igual a 0 (Serie Q/System Q = Cdigo de error 4100).
Ejemplo 1
xP El siguiente programa almacena el resultado de la multiplicacin de 5678 y 1234 con flanco positivo de X5, como valor binario en D3 y D4.
Plano de contactos
MULTIMB1, MULTIKB1, MULTIIB1
Ejemplo 2
x El siguiente programa emite el resultado de la multiplicacin de los datos binarios X8 hasta XF con X10 hasta X1B hacia las salidas Y30 hasta Y3F.
Plano de contactos
6 38
x, xP, /, /P
Ejemplo 3
/P El siguiente programa divide con flanco positivo de X3, los datos de X8 hasta XF por 3,14. El resultado se emite a Y30 hasta Y3F.
Plano de contactos
INDICACIN
6 39
Dx, DxP, D/, D/P

6.2.4 Dx, DxP, D/, D/P
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q

Largo de bloque
Constante V K

H (16#) P

ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag
Error Flag
M9010 M9012 M9011
s1 s2 d1
1
K1 K8
11
1

Operandos MELSEC Q
FileRegister




Otros
Error Flag
Pasos
s1 s2 d1
SM0
GX IEC Developer
Plano de contactos
DMULTME1, DMULTKE1, DMULTIE1
GX Developer
Variables
Operando
Valor de comando Datos de multiplicadores o dividendos o la primera direccin, a partir de las cuales se almacenan los datos de multiplicadores o dividendos.
Tipo de datos MELSEC BIN-32-Bit IEC ANY32
s1
s2
Datos de multiplicador o divisor o bien la primera direccin a partir de las cuales se almacenan los datos de multiplicador o BIN-32-Bit divisor. Primera direccin a partir de la cual se almacena el producto o BIN-64-Bit cuociente.
ANY32 Secuencia de bits [1..2] de ANY32
d1
6 40
Dx, DxP, D/, D/P
Funcionamiento
Multiplicacin y divisin de datos binarios (32 bits) Dx Multiplicacin (32 bits)
Los datos binarios indicados en s1 se multiplican con los datos binarios en s2 y el resultado de multiplicacin se almacena en d1.
DXP_0E1
Cuando se trata en el resultado en d1 de un operando de bit, pueden procesarse solamente los 32 bits de valor inferior. Ejemplo: K1: 4 bits ms bajos (b0 hasta b3) K4: 16 bits ms bajos (b0 hasta b15) K8: 32 bits (b0 hasta b31) Cuando se requieren los 32 bits de valor superior de un resultado de multiplicacin apra un operando de bit, deben almacenarse primero los datos en un operando de palabra. A continuacin se transmiten los datos (d1)+2 y (d1)+3 del operando de palabra en el operando de bit indicado. El valor de datos indicado en s1 y s2 debe ser un nmero binario de 32 bits entre -2147483648 y 2147483647. El bit respectivamente superior (b31 o bien b63 en d1) determina si los valores de datos en s1, s2 d1 sean positivos (bit = 0) o bien negativos (bit = 1).
D/
Divisin BIN (32 bits)
Los datos binarios indicados en s1 se dividen por los datos binarios en s2 y el resultado de divisin se almacena en d1.
DXP_0E2
En caso de operandos de palabra, se almacena el resultado de divisin como secuencia de bits de 2 DINT (64 bits), dividido en cuociente y valor residual. Los operandos de bits permiten el exclusivo almacenamiento del cuociente. El cuociente se almacena en los elementos de secuencia de bits de valor inferior (32 bits). El valor residual se almacena en los elementos de secuencia de bits (32 bits) de valor superior (solamente para operandos de palabra). El valor de datos indicado en s1 y s2 debe ser un nmero binario de 32 bits entre -2147483648 y 2147483647. El bit respectivamente superior (b31) determina si los valores de datos en s1, s2, d1 (d1)+2 sean positivos (bit = 0) o bien negativos (bit = 1).
6 41
Dx, DxP, D/, D/P

Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: A1 o V ha sido determinados en s1 o s2 y A0, A1, Z, V en d1 (serie A. El divisor s2 es igual a 0 (Serie Q/System Q = Cdigo de error 4100).
Ejemplo 1
DxP El siguiente programa almacena el resultado de multiplicacin de los datos binarios de D7 y D8 y de los datos binarios de D18 y D19 con flanco positivo de X5 en D1 hasta D4.
Plano de contactos
DMULTMB1, DMULTKB1, DMULTIB1
Ejemplo 2
xP El siguiente programa emite con flanco positivo de X3, el resultado de la multiplicacin de los datos en X8 hasta XF con 3, 14 a Y30 hasta Y3F.
Plano de contactos
DMULTMB2, DMULTKB2, DMULTIB2
INDICACIN
6 42
B+, B+P, B-, B-P

6.2.5 B+, B+P, B-, B-P
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q

Largo de bloque
H (16#) P

ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag
Error Flag
M9010 M9012 M9011
s d

7
1
K1 K4
s1 s2 d1
1
9
1

Operandos MELSEC Q
Palabra

FileRegister



Otros
Error Flag
Pasos
SM0
s1 s2 d1
SM0
GX IEC Developer
Plano de contactos
GX Developer
BPLUSME1, BPLUSKE1, BPLUSIE1
Variables
Tipo de datos
BCD 4 Datos de sumando o minuendo o bien la primera direccin a partir de la cual se posiciones almacenan los datos de sumando o minuendo. Datos de sumando o sustraendo o bien la primera direccin a partir de la cual se almacenan los datos de sumando o sustraendo. Primera direccin a partir de la cual se almacena la suma o diferencia.
6 43
B+, B+P, B-, B-P

Funcionamiento Adicin y sustraccin de datos BCD (4 posiciones) B+ Adicin BCD (4 posiciones) 1. Variante: Los datos BCD indicados en s se suman a los datos BCD en d. El resultado de adicin se almacena en d.
BBP_0E1
2. Variante: Los datos BCD indicados en s1 se suman a los datos BCD en s2. El resultado de adicin se emite al operando indicado en d1.
BBP_0E2
El valor de datos indicado en s, d, s1, s2 y d1 debe ser un nmero decimal de 4 posiciones entre 0 y 9999. En caso de nmeros con menos de 4 posiciones, se llenan las primeras posiciones con un 0 (por ejemplo: 12 = 0012). El Carry Flag no se aplica cuando el valor de adicin supera el valor de 9999. Se omite la posicin de posicin de transferencia.
BBP_0E3
B-
Sustraccin BCD (4 posiciones)
1. Variante: Los datos BCD indicados en s se sustraen de los datos BCD en d. El resultado de sustraccin se almacena en d.
Los vacos se llenan con un 0.

BBP_0E4
6 44
B+, B+P, B-, B-P

2. Variante: Los datos BCD indicados en s2 se sustraen de los datos BCD en s1. El resultado se emite al operando indicado en d1.

BBP_0E5
El valor de datos indicado en s, d, s1, s2 y d1 debe ser un nmero decimal de 4 posiciones entre 0 y 9999. En caso que el resultado de sustraccin se vuelva negativo, se reduce el minuendo por la cantidad de pasos indicados en el sustraendo y no se aplica el Carry Flag.
BBP_0E6
El programa debe disearse de tal modo que el siguiente procedimiento est regulado cuando el resultado sea positivo o bien negativo.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: En s, d, s1, s2 d1 se ingres un valor de datos que difiere d 0 a 9999. (Serie Q/System Q = Cdigo de error 4100).
6 45
B+, B+P, B-, B-P

Ejemplo 1 B+P (s, d) El siguiente programa suma los datos BCD 5678 y 1234, almacena el resultado en D993 y emite ste a las salidas Y30 hasta Y3F. En la primera lnea de programa se almacena para esto con flanco positivo de SM400, el valor de 5678 en D993. En el siguiente paso de programa se suma el valor BCD de 1234 al valor BCD en D993. La instruccin MOV en el ltimo paso de programa emite el resultado de D993 a Y30 hasta Y3F.
Plano de contactos
BPLUSMB1, BPLUSKB1, BPLUSIB1
Ejemplo 2
B-P (s, d) El siguiente programa sustrae el valor de datos BCD 4321 de 7654, transmite el resultado hacia D10 y emite el resultado a las salidas Y30 hasta Y3F. En la primera lnea de programa se almacena para esto con flanco positivo de SM400, el valor de 7654 en D10. En el siguiente paso de programa se sustrae el valor BCD de 4321 del valor BCD en D10. La instruccin MOV en el ltimo paso de programa emite el resultado de D10 a Y30 hasta Y3F.
Plano de contactos
6 46
B+, B+P, B-, B-P

Ejemplo 3 B+P (s1, s2, d1) El siguiente programa suma con flanco positivo de X20, los datos BCD en D3 y los datos BCD en Z1. El resultado se emite a Y8 hasta Y17.
Plano de contactos
Ejemplo 4
B-P (s1, s2, d1) El siguiente programa sustrae con flanco positivo de X20, los datos BCD en D20 de los datos BCD en D10. El resultado se almacena en R10.
Plano de contactos
6 47
DB+, DB+P, DB-, DB-P

6.2.6 DB+, DB+P, DB-, DB-P
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q

Largo de bloque
H (16#) P

ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag
Error Flag
M9010 M9012 M9011
s d

2 2 2
2
9
1
K1 K8
s1 s2 d1
1
11
1
La cantidad de pasos en caso de utilizacin de una CPU AnA, AnAS o AnU CPU se indica en el prrafo 3.10.2 Con una CPU de AnA, AnAS y AnU de estas Instrucciones de Programacin. 2 Solamente CPUs AnA, AnAS y AnU
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Operador) Bit s d s1 s2 d1

Palabra

FileRegister



Otros
Error Flag
Pasos
SM0
SM0
GX IEC Developer
Plano de contactos
GX Developer
D B P L U M E
1, KE DBPLUIE1
Variables
Valor de comando Datos de sumando o sustraendo o bien la primera direccin a partir de la cual se almacenan los datos de sumando o sustraendo. Datos de sumando o minuendo o bien la primera direccin a partir de la cual se almacena la suma o diferencia. Datos de sumando o minuendo o bien la primera direccin a partir de la cual se almacenan los datos de sumando o minuendo. Datos de sumando o sustraendo o bien la primera direccin a partir de la cual se almacenan los datos de sumando o sustraendo. Primera direccin a partir de la cual se almacena la suma o diferencia.
Tipo de datos
BCD 8 posiciones
6 48

Funcionamiento Adicin y sustraccin de datos BCD (8 posiciones) DB+ Adicin BCD (8 posiciones) 1a variante: Los datos BCD indicados en s se suman a los datos BCD en d. El resultado de adicin se almacena en d.

DBP_0E1
2a variante: Los datos BCD indicados en s1 se suman a los datos BCD en s2. El resultado de adicin se emite al operando indicado en d1.

DBP_0E2
El valor de datos indicado en s, d, s1, s2 y d1 debe ser un nmero decimal de 8 posiciones entre 0 y 99999999. En caso de nmeros con menos de 8 posiciones, se llenan las primeras posiciones con un 0 (por ejemplo: 12345 = 00012345). El Carry Flag no se aplica cuando el valor de adicin supera el valor de 99999999. Se omite la posicin de posicin de transferencia.
DBP_0E3
DB-
Sustraccin BCD (8 posiciones)
1. Variante: Los datos BCD indicados en s se sustraen de los datos BCD en d. El resultado de sustraccin se almacena en d.

DBP_0E4
6 49

2. Variante: Los datos BCD indicados en s2 se sustraen de los datos BCD en s1. El resultado se emite al operando indicado en d1.

DBP_0E5
El valor de datos indicado en s, d, s1, s2 y d1 debe ser un nmero decimal de 8 posiciones entre 0 y 99999999. En caso que el resultado de sustraccin se vuelva negativo, se reduce el minuendo por la cantidad de pasos indicados en el sustraendo y no se aplica el Carry Flag.
DBP_0E6
El programa debe disearse de tal modo que el siguiente procedimiento est regulado cuando el resultado sea positivo o bien negativo.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: En s, d, s1, s2 d1 se ingres un valor de datos que difiere d 0 a 99999999 (Serie Q/System Q=cdigo de error 4100).
6 50

Ejemplo 1 DB+P (s, d) El siguiente programa suma los datos BCD 12345600 y 34567000, almacena el resultado en D887 y D888 y emite ste a las salidas Y30 a Y4F. En la primera lnea de programa se almacena para esto con flanco positivo de SM400, el valor de 123456000 en D887 y D888. En el siguiente paso de programa se suma el valor BCD de 34567000 al valor BCD en D887 y D888. La instruccin DMOVP en el ltimo paso de programa emite el resultado de D887 y D888 hacia Y30 hasta Y4F.
Plano de contactos
DBPLUMB1, DBPLUKB1, DBPLUIB1
Ejemplo 2
DB-P (s, d) El siguiente programa sustrae los datos BCD 12345678 de 98765432, almacena el resultado en D100 y D101 y emite ste a las salidas Y30 a Y4F. En la primera lnea de programa se almacena para esto con flanco positivo de SM400, el valor de 98765432 en D100. En el siguiente paso de programa se sustrae el valor BCD de 12345678 del valor BCD en D100 y D101. La instruccin DMOVP en el ltimo paso de programa emite el resultado de D100 y D101 hacia Y30 hasta Y4F.
Plano de contactos
6 51

Ejemplo 3 DB+P (s1, s2, d1) El siguiente programa suma con flanco positivo de X20, los datos BCD en D3 y D4 a los datos BCD en Z y V. El resultado se almacena en R10 y R11.
Plano de contactos
INDICACIN
6 52
Bx, BxP, B/, B/P

6.2.7 Bx, BxP, B/, B/P
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q

Largo de bloque
H (16#) P

ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag
Error Flag
M9010 M9012 M9011
s1 s2 d1
1
K1 K4 K1 K8
9
1

Operandos MELSEC Q
FileRegister




Otros
Error Flag
Pasos
s1 s2 d1
SM0
GX IEC Developer
Plano de contactos
BMULTME1, BMULTKE1, BMULTIE1
GX Developer
BMULTGE1
Variables
Operando
Valor de comando
Tipo de datos MELSEC IEC WORD
s1
Datos de multiplicador o dividendo o bien la primera direccin a partir de la cual se almacenan los datos de BCD 4 posiciones multiplicador o dividendo. Datos de multiplicador o divisor o bien la primera direccin a partir de la cual se almacenan los datos de BCD 4 posiciones multiplicador o divisor. Primera direccin a partir de la cual se almacena el producto o cuociente. BCD 8 posiciones
s2 d1
WORD 2 secuencias de bits de WORD
6 53
Bx, BxP, B/, B/P

Funcionamiento Multiplicacin y divisin de datos BCD (4 posiciones) Bx Multiplicacin BCD (4 posiciones)
Los datos BCD indicados en s1 se suman con los datos BCD en s2 y el resultado de multiplicacin se almacena en d1.
BXP_0E1
El valor de datos indicado en s1 y s2 debe ser un nmero decimal de 4 posiciones entre 0 y 9999.
B/
Divisin BCD (4 posiciones)
Los datos BCD indicados en s1 se dividen por los datos BCD en s2 y el resultado de divisin se almacena en d1.
BXP_0E2
El resultado de divisin se encuentra almacenado en dos secuencias de bits de WORD (BCD, 8 posiciones), dividido en cuociente y valor residual. El cuociente (BCD, 4 posiciones) se almacena en los elementos de secuencia de bits de menor valor. El valor residual (BCD, 4 posiciones) se almacena en los elementos de secuencia de bits de mayor valor. En los operandos de bits no se almacena el valor residual de los resultados de divisin.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Como valor de datos en s1 s2 se aplica un valor de datos que diverge de 0 hasta 9999. El divisor s2 es igual a 0 (Serie Q/System Q = Cdigo de error 4100).
6 54
Bx, BxP, B/, B/P

Ejemplo 1 BxP El siguiente programa multiplica con flanco positivo de XB, los datos BCD de X0 hasta Xf con los datos BCD de D8. El resultado se almacena en D0 y D1.
Plano de contactos
1 2
Multiplicador Multiplicador 3 Resultado de muliplicacin

BMULTMB1, BMULTKB1, BMULTIB1, BXP_0B1
Ejemplo 2
B/P El siguiente ejemplo ejecuta con flanco positivo de SM400, una divisin de los datos BCD 5678 hasta 1234. El resultado se almacena en D502 y el valor residual en D503. En el ltimo paso se emite el cuociente (D502) a Y30 hasta Y3F.
Plano de contactos
1 2
Dividendo Divisor 3 Cuociente 4 Resto

BMULTMB2, BMULTKB2, BMULTIB2, BXP_0B2
INDICACIN
6 55
DBx, DBxP, DB/, DB/P

6.2.8 DBx, DBxP, DB/, DB/P
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q

Largo de bloque
Constante V K

H (16#) P

ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag
Error Flag
M9010 M9012 M9011
s1 s2 d1
1
K1 K8
11
1

Operandos MELSEC Q
FileRegister




Otros
Error Flag
Pasos
s1 s2 d1
SM0
GX IEC Developer
Plano de contactos
DBMULME1, DBMULKE1, DBMULIE1
GX Developer
DBMULGE1
Variables
Operando s1 s2 d1
Valor de comando
Tipo de datos
Datos de multiplicador o dividendo o bien la primera direccin a partir de la cual BCD 8 se almacenan los datos de multiplicador o dividendo. posiciones Datos de multiplicador o divisor o bien la primera direccin a partir de la cual se BCD 8 almacenan los datos de multiplicador o divisor. posiciones Primera direccin a partir de la cual se almacena el producto o cuociente. BCD 16 posiciones
6 56

Funcionamiento Multiplicacin y divisin de datos BCD (8 posiciones) DBx Multiplicacin BCD (8 posiciones)
Los datos BCD indicados en s1 se suman con los datos BCD en s2 y el resultado de multiplicacin se almacena en d1.
DBXP_0E1
Cuando se trata en el d1 de un operando de bit, pueden procesarse solamente las ltimas 8 posiciones (los 32 bits de valor inferior). Ejemplo: K1: 4 bits ms bajos (b0 hasta b3) K4: 16 bits ms bajos (b0 hasta b15) K8: 32 bits (b0 hasta b31) El valor de datos indicado en s1 y s2 debe ser un nmero decimal de 8 posiciones entre 0 y 99999999. En caso de nmeros con menos de 8 posiciones, se llenan las primeras posiciones con un 0 (por ejemplo: 12345 = 00012345).
DB/
Divisin BCD (8 posiciones)
Los datos BCD indicados en s1 se dividen por los datos BCD en s2 y el resultado de divisin se almacena en d1.
DBXP_0E2
El resultado de la divisin se almacena como secuencia de bits de dos palabras de datos de 32 bits, dividido en cuociente y valor residual. El cuociente (BCD, 8 posiciones) se almacena en los 32 bits de valor inferior. El valor residual (BCD, 8 posiciones) se almacena en los 32 bits de valor superior. En los operandos de bits no se almacena el valor residual de los resultados de divisin.
6 57

Fuentes de error En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Como valor de datos en s1 s2 se aplica un valor de datos que diverge de 0 hasta 99999999. El divisor s2 es igual a 0 (serie Q = Cdigo de error 4100). Ejemplo 1 DBxP El siguiente programa multiplica con flanco positivo de SM400, los datos BCD 68347125 y 573682 y almacena el resultado en D502 hasta D505. En el siguiente paso de programa se emiten las segundas 8 posiciones del resultado (D504, D505) a Y30 hasta Y4F.
Plano de contactos
DBMULMB1, DBMULIB1, DBMULKB1, DBXP0B1
6 58

Ejemplo 2 DB/P El siguiente programa ejecuta con flanco positivo de XB, una divisin entre los datos BCD de X20 hasta X3F y del contenido de D8 y D9. El resultado se almacena en D765 hasta D768.
Plano de contactos
1 2
Dividendo Divisor 3 Cuociente 4 Resto

DBMULMB2, DBMULKB2, DBMULIB2, DBXP0B2
INDICACIN
6 59
E+, E+P, E-, E-P

6.2.9 E+, E+P, E-, E-P
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1


Operandos MELSEC Q
FileRegister



Constantes E
Otros
Error Flag
Pasos
s d s1 s2 d1
SM0
SM0
GX IEC Developer
Plano de contactos
EPLUSME1, EPLUSKE1, EPLUSIE1
GX Developer
EPLUSGE1
Variables
Tipo de datos
Datos de sumando o minuendo o bien la primera direccin a partir de la cual se Nmero real almacenan los datos de sumando o minuendo. Datos de sumando o sustraendo o bien la primera direccin a partir de la cual se almacenan los datos de sumando o sustraendo. Primera direccin a partir de la cual se almacena la suma o diferencia.
6 60
E+, E+P, E-, E-P

Funcionamiento Adicin y sustraccin de nmeros de coma flotante E+ Instruccin de adicin para nmeros de coma flotante 1. Variante: El nmero de coma flotante indicado en s se suma al nmero de coma flotante en d. El resultado de adicin se almacena en d.
Nmero de coma flotante, tipo de datos: nmero real

EP_0E1
2. Variante: El nmero de coma flotante indicado en s1 se suma al nmero de coma flotante en s2. El resultado de adicin se emite al operando indicado en d1.

EP_0E3
El valor de datos indicado o bien a almacenar en s, d, s1, s2 y d1, debe ser igual a cero o bien un nmero de coma flotante dentro del los siguientes lmites: 2-127 Nmero de coma flotante (s, d, s1, s2, d1) < 2129 EInstruccin de sustraccin para nmeros de coma flotante
1. Variante: El nmero de coma flotante indicado en s se sustrae del nmero de coma flotante en d. El resultado de sustraccin se almacena en d.

EP_0E2
6 61
E+, E+P, E-, E-P

2. Variante: El nmero de coma flotante indicado en s2 se sustrae del nmero de coma flotante en s1. El resultado de sustraccin se emite al operando indicado en d1.

EP_0E4
El valor de datos indicado o bien a almacenar en s, d, s1, s2 y d1, debe ser igual a cero o bien un nmero de coma flotante dentro del los siguientes lmites: 2-127 Nmero de coma flotante (s, d, s1, s2, d1) < 2129 Fuentes de error En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Los nmeros de coma flotante indicados en s, d, s1, s2 y d1 o bien los resultados de adicin y sustraccin son distintos a cero o bien se encuentran fuera de los siguientes lmites (cdigo de error 4100): 2-127 Nmero de coma flotante/resultado de operacin (s, d, s1, s2, d1) < 2129 Ejemplo 1 E+P (s, d) El siguiente programa suma con flanco positivo de X20, el nmero de coma flotante en D3 y D4 con el nmero de coma flotante en D10 y D11. El resultado de adicin se almacena en D3 y D4.
Plano de contactos
EPLUSMB1, EPLUSKB1, EPLUSIB1, EP_0B1
6 62
E+, E+P, E-, E-P

Ejemplo 2 E-P (s, d) El siguiente programa sustrae con flanco positivo de SM400, el nmero de coma flotante en D10 y D11 del nmero de coma flotante en D20 y D21. El resultado de sustraccin se almacena en D20 y D21.
Plano de contactos
Ejemplo 3
E+P (s1, s2, d) El siguiente programa suma con flanco positivo de X20, los nmeros de coma flotante en D3 y D4 con los nmeros de coma flotante en D10 y D11. El resultado de adicin se almacena en R0 y R1.
Plano de contactos
6 63
E+, E+P, E-, E-P

Ejemplo 4 E-P (s1, s2, d) El siguiente programa sustrae con flanco positivo de SM400, los nmeros de coma flotante en D20 y D21 de los nmeros de coma flotante en D10 y D11. El resultado se almacena en D30 y D31.
Plano de contactos
INDICACIN
6 64
Ex, ExP, E/, E/P

6.2.10 Ex, ExP, E/, E/P
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1


Operandos MELSEC Q
FileRegister



Constantes E

Otros U
Error Flag
Pasos
s1 s2 d1
SM0
GX IEC Developer
Plano de contactos
EMULTME1, EMULTKE1, EMULTIE1
GX Developer
EMULTGE1
Variables
Operando s1 s2 d1
Valor de comando Datos de multiplicador o dividendo o bien la primera direccin a partir de la cual se almacenan los datos de multiplicador o dividendo.
Tipo de datos
Datos de multiplicador o divisor o bien la primera direccin a partir de la cual se Nmero real almacenan los datos de multiplicador o divisor. Primera direccin a partir de la cual se almacena el producto o cuociente.
6 65
Ex, ExP, E/, E/P

Funcionamiento Multiplicacin y divisin de nmeros de coma flotante Ex Instruccin de multiplicacin para nmeros de coma flotante
El nmero de coma flotante indicado en s1 se multiplica con el nmero de coma flotante en s2 y el resultado de multiplicacin se almacena en d1.

EXP_0E1
El valor de datos indicado o bien a almacenar en s1, s2 y d1, debe ser igual a cero o bien un nmero de coma flotante dentro del los siguientes lmites: 2-127 Nmero de coma flotante (s1, s2, d1) < 2129 E/ Instruccin de divisin para nmeros de coma flotante
El nmero de coma flotante indicado en s1 se divide por el nmero de coma flotante en s2 y el resultado de divisin se almacena en d1.

EXP_0E2
El valor de datos indicado o bien a almacenar en s1, s2 y d1, debe ser igual a cero o bien un nmero de coma flotante dentro del los siguientes lmites: 2-127 Nmero de coma flotante (s1, s2, d1) < 2129 Fuentes de error En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Los nmeros de coma flotante indicados en s, d, s1, s2 y d1 o bien los resultados de multiplicacin y divisin son distintos a cero o bien se encuentran fuera de los siguientes lmites (cdigo de error 4100): 2-127 Nmero de coma flotante/resultado de operacin (s1, s2, d1) < 2129 El divisor s2 es igual a 0 (cdigo de error 4100).
6 66
Ex, ExP, E/, E/P

Ejemplo 1 ExP El siguiente programa multiplica con flanco positivo de X20, el nmero de coma flotante en D3 y D4 con el nmero de coma flotante en D10 y D11. El resultado de multiplicacin se almacena en R0 y R1.
Plano de contactos
EMULTMB1, EMULTKB1, EMULTIB1, EXP_0B1
Ejemplo 2
E/P El siguiente programa divide con flanco positivo de SM400, el nmero de coma flotante en D10 y D11 con el nmero de coma flotante en D20 y D21. El resultado de divisin se almacena en D30 y D31.
Plano de contactos
EMULTMB2, EMULTKB2, EMULTIB2, EXP_0B2
INDICACIN
6 67
BK+, BK+P, BK-, BK-P

6.2.11 BK+, BK+P, BK-, BK-P
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Palabra

FileRegister

Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
BKPLUME1, BKPLUKE1, BKPLUIE1
GX Developer
BKPLUGE1
Variables
Operando s1 s2 d n
Valor de comando Datos de adicin y sustraccin o bien la primera direccin a partir de la cual se almacenan los datos de adicin o sustraccin. Primera direccin a partir de la cual se almacenan los datos de adicin y sustraccin. Primera direccin a partir de la cual deben almacenarse los datos de resultado de la comparacin. Cantidad de bloques de datos con los cuales se ejecuta una operacin.
Tipo de datos
BIN-16-Bit
6 68

Funcionamiento Adicin y sustraccin de datos binarios por bloques BK+ Instruccin de adicin para bloques de datos binarios
Una instruccin de adicin para bloques de datos binarios se compone de la instruccin misma, de los datos s1 y s2 que deben sumarse, de la denominacin destina d en la cual se almacenan los resultados, as como de la cantidad n de los bloques de datos a sumar. Se suma el respectivo bloque N n de 16 bits de s1 y el bloque N n de 16 bits de s2, empezando con el bloque de 16 bits de valor inferior. El resultado de cada adicin de bloques se almacena en d.
BKP_0E1
Las operaciones de adicin se ejecutan en unidades de 16 bits respectivamente. Una constante almacenada en s2 debe componerse de un nmero binario de 16 bits entre 32768 y 32767.
BKP_0E2
El bit respectivamente superior del bloque determina si los valores de datos en el bloque correspondiente de s1, s2 d sea positivo (bit = 0) o bien negativo (bit = 1). En caso de pasar por inferior del valor de bit ms bajo del bloque o bien al pasar por sobre el valor de bit ms alto del bloque, no se aplica la Carry Flag.
6 69

BKInstruccin de sustraccin para bloques de datos binarios
Una instruccin de sustraccin para bloques de datos binarios se compone de la instruccin misma, de los datos s1 y s2 que deben sustraerse, de la denominacin destina d en la cual se almacenan los resultados, as como de la cantidad n de los bloques de datos a sustraer. Se sustrae el respectivo bloque N n de 16 bits de s2 y el bloque N n de 16 bits de s1, empezando con el bloque de 16 bits de valor inferior. El resultado de cada sustraccin de bloques se almacena en d.
BKP_0E3
Las operaciones de sustraccin se ejecutan en unidades de 16 bits respectivamente. Una constante almacenada en s2 debe componerse de un nmero binario de 16 bits entre 32768 y 32767.
BKP_0E4
El bit respectivamente superior del bloque determina si los valores de datos en el bloque correspondiente de s1, s2 d sea positivo (bit = 0) o bien negativo (bit = 1). En caso de pasar por inferior del valor de bit ms bajo del bloque o bien al pasar por el valor de bit ms alto del bloque, no se aplica la Carry Flag.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: La cantidad de bloques de datos en s1, s2 d sobrepasa la cantidad permitida. El rango de datos previsto para el almacenamiento de s1 se intercala con los rangos de datos de s2 d.
6 70

Ejemplo 1 BK+P El siguiente programa suma con flanco positivo de X20, los bloques de datos empezando con D100 con los bloques de datos empezando con R0 y almacena los resultados de bloque empezando con D200. La cantidad de bloques a sumar (4) se almacena en D0.
Plano de contactos
BKPLUMB1, BKPLUKB1, BKPLUIB1, BKP_0B1
Ejemplo 2
BK-P El siguiente programa sustrae con flanco positivo de X1C, la constante 8765 de los bloques de datos empezando con D100 y almacena los resultados de bloque empezando con R0. La cantidad de bloques de datos (3) indica la constante K3.
Plano de contactos
BKPLUMB2, BKPLUKB2, BKPLUIB2, BKP_0B2
6 71
$+, $+P
6.2.12 $+, $+P
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1


Operandos MELSEC Q
FileRegister

Constantes $
Otros U
Error Flag
Pasos
s d s1 s2 d1
SM0
SM0
GX IEC Developer
Plano de contactos
SPLUSME1, SPLUSKE1, SPLUSIE1
GX Developer
SPLUSGE1
Variables
Valor de comando Datos o primera direccin a partir de la cual se almacenan los datos a enlazar. Primera direccin a partir de la cual se almacenan los datos enlazados.
Tipo de datos
Datos o primera direccin a partir de la cual se almacenan los datos a enlazar. Secuencia de caracteres Primera direccin a partir de la cual se almacenan los datos enlazados. Primera direccin a partir de la cual se almacena el resultado del enlace de datos.
6 72
$+, $+P
Funcionamiento Enlace de secuencias de caracteres $+ Instrucciones de enlace para secuencias de caracteres 1. Variante: La secuencia de caracteres indicada en s se anexa a la secuencia de caracteres indicada en d. La secuencia de caracteres enlazada se almacena en d. La secuencia de caracteres enlazada empieza con el caracter del byte ms bajo de la secuencia de caracteres indicada en d antes de la operacin, y termina con el cdigo Code "00H" de la secuencia de caracteres indicada en s.
SSP_0E1
En el enlace se omite el cdigo "00H" que define el fin de la secuencia de caracteres en d. La secuencia de caracteres indicada en s se anexa al ltimo caracter de la secuencia de caracteres indicada en d. 2. Variante: La secuencia de caracteres indicada en s1 se enlaza con la secuencia de caracteres indicada en s2. La secuencia de caracteres enlazada se almacena en d1. Esta secuencia de caracteres enlazada empieza con el caracter del byte ms bajo de la secuencia de caracteres almacenada en s1 y termina con el cdigo Code "00H" de la secuencia de caracteres indicada en s2.
SSP_0E2
En el enlace se omite el cdigo "00H" que define el fin de la secuencia de caracteres en s1. La secuencia de caracteres indicada en s2 se anexa al ltimo caracter de la secuencia de caracteres indicada en s1.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: La secuencia de caracteres enlazada y completa no puede almacenarse (cdigo de error 4100). Los rangos de datos previstos para el almacenamiento de s, s1 s2 se intercalan con los rangos de datos de d d1 (cdigo de error 4101).
6 73
$+, $+P
Ejemplo 1 S+P El siguiente programa enlaza con flanco positivo de X0, la secuencia de caracteres almacenada en D10 - D12 con la secuencia de caracteres "ABCD". La secuencia de caracteres enlazada se almacena en D10 D14.
Plano de contactos
Para la identificacin del fin de la secuencia de caracteres se describe este byte automticamente con "00H".
SPLUSMB1, SPLUSKB1, SPLUSIB1, SSP_0B1
Ejemplo 2
S+
El siguiente programa enlaza durante el perodo de activacin, la secuencia de caracteres almacenada en D10 - D12 con la secuencia de caracteres "ABCD". La secuencia de caracteres enlazada se almacena en D101 D104.
Plano de contactos
Para la identificacin del fin de la secuencia de caracteres se describe este byte automticamente con "00H".
SPLUSMB2, SPLUSKB2, SPLUSIB2, SSP_0B2
INDICACIN
6 74
INC, INCP, DEC, DECP

6.2.13 INC, INCP, DEC, DECP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q

1
Largo de bloque
Constante K
H (16#) P
ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag
Error Flag
M9010 M9012 M9011
K1 K4
3
1
Operandos MELSEC Q
Operandos internos (Sistema, Operador) Bit d
Operandos FileRegister

Palabra

Error Flag Otros
Pasos
GX IEC Developer
Plano de contactos
INC__ME1, INC__KE1, INC__IE1
GX Developer
INC_GE1
Variables
Operando d
Valor de comando Primera direccin en la cual debe aplicarse la instruccin INC o DEC.
6 75

Funcionamiento Incrementacin o decrementacin de datos binarios (16 bits) INC Incrementacin de datos binarios (16 bits)
El operando (16 bits) indicado en d se aumenta en el valor de 1.
DEC_0E1
Cuando el contenido de d en la ejecucin de una instruccin INC o INCP es igual a 32767, se almacena en d el valor de -32768.
DEC
Decrementacin de datos binarios (16 bits)
El operando (16 bits) indicado en d se reduce en el valor de 1.
DEC_0E2
Cuando el contenido de d es igual a 0 en la ejecucin de una instruccin DEC o DECP, se almacena en d el valor de -1. Cuando el contenido de d en la ejecucin de una instruccin DEC o DECP es igual a -32767, se almacena en d el valor de 32768.
Ejemplo 1
INCP El siguiente programa indica con cada flanco positivo de X8 el valor real de los contadores C0 a C20 (C0 ms Z1) hacia Y30 hasta Y3F en BCD (valor nominal del contador es 9999). Z1 se ajusta en 0 (RST Z1), cuando Z1 es igual a 21 (LD= K21 Z1) o cuando se activa la entrada de reset X7.
Plano de contactos
INC__MB1, INC__KB1, INC__IE1
6 76

Ejemplo 2 DECP El siguiente programa muestra un ejemplo para un contador decrementador. Con el flanco positivo de X7 se aplica el valor de 100 en D8. En caso de no haber aplicado el M38, se reduce el valor en D8 con flanco positivo de X8 en 1. M38 se aplica cuando D8 es igual a 0.
Plano de contactos
INC__MB2, INC__KB2, INC__IB2
6 77
DINC, DINCP, DDEC, DDECP

6.2.14 DINC, DINCP, DDEC, DDECP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q

1 2
Largo de bloque
Constante K
H (16#) P
ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag
Error Flag
M9010 M9012 M9011
K1 K8
3
2
No para CPU AnN La cantidad de pasos en caso de utilizacin de una CPU AnA, AnAS o AnU CPU se indica en el prrafo 3.10.2 Con una CPU de AnA, AnAS y AnU de estas Instrucciones de Programacin.
Operandos MELSEC Q
Operandos internos (Sistema, Operador) Bit d
1
Operandos FileRegister

Palabra

Otros U
Error Flag
Pasos
21)
La cantidad de pasos de programa depende del tipo de CPU y de los operandos utilizados. En la utilizacin de una CPU de QnA o de una CPU de Q de procesador nico: 2 En la utilizacin de una CPU de Q de procesador mltiple y operandos internos de palabra (sin registro de archivo ZR): 3 Constantes: 3 Operandos de bit cuya direccin es un valor mltiplo de 16, que disponen de la denominacin de bloque de bit K8 y que no han sido procesados por la asignacin de ndice: 3 operandos diferentes a los arriba mencionados: 2
GX IEC Developer
Plano de contactos
DINC_ME1, DINC_KE1, DINC_IE1
GX Developer
DINC_GE1
Variables
Operando d
Valor de comando Primera direccin en la cual debe aplicarse la instruccin DINC o DDEC.
6 78

Funcionamiento Incrementacin o decrementacin de datos binarios (32 bits) DINC Incrementacin de datos binarios (32 bits)
El operando (32 bits) indicado en d se aumenta en el valor de 1.
DDEC0E1
Cuando el contenido de d en la ejecucin de una instruccin DINC o DINCP es igual a 2147483647, se almacena en d el valor de -2147483648.
DDEC
Decrementacin de datos binarios (32 bits)
El operando (32 bits) indicado en d se reduce en el valor de 1.
DDEC0E2
Cuando el contenido de d es igual a 0 en la ejecucin de una instruccin DDEC o DDECP, se almacena en d el valor de -1. Cuando el contenido de d en la ejecucin de una instruccin DDEC o DDECP es igual a 2147483648, se almacena en d el valor de 2147483647.
Ejemplo 1
DINCP El siguiente programa aumenta el valor en D0 con flanco positivo de X0 en 1.
Plano de contactos
DINC_MB1, DINC_KB1, DINC_IB1
6 79

Ejemplo 2 DINCP El siguiente programa aumenta con flanco positivo de X0, los valores de datos de X10 hasta X27 en el valor de 1 y almacena los resultados en los registros D3 y D4.
Plano de contactos
Ejemplo 3
DDECP El siguiente programa reduce el valor en D0 con flanco positivo de X0 en 1.
Plano de contactos
Ejemplo 4
DDECP El siguiente programa reduce con flanco positivo de X0, los valores de datos de X10 hasta X27 en el valor de 1 y almacena los resultados en D3 y D4.
Plano de contactos
INDICACIN
6 80
Instrucciones de conversin
6.3
INDICACIN
Las instrucciones de conversin indicadas en esta seccin, convierten diferentes formatos de archivo.

Conversin Instruccin MELSEC en el Editor MELSEC BCD BIN (16/32 bits) BCD (4/8 posiciones) BCDP DBCD DBCDP BIN BCD (4/8 posiciones) BIN (16/32 bits) BINP DBIN DBINP FLT BIN (16/32 bits) Nmero de coma flotante FLTP DFLT DFLTP INT Instruccin MELSEC en el editor IEC BCD_M BCDP_M DBCD_M DBCDP_M BIN_M BINP_M DBIN_M DBINP_M FLT_M FLTP_M DFLT_M DFLTP_M INT_MD INT_E_MD INT_P_MD INT_P_E_MD DINT_MD DINT_E_MD DINT_P_MD DINT_P_E_MD DBL_M DBLP_M WORD_M WORDP_M GRY_M GRYP_M DGRY_M DGRYP_M GBIN_M GBINP_M DGBIN_M DGBINP_M NEG_M NEGP_M DNEG_M DNEGP_M ENEG_M ENEGP_M BKBCD_M BKBCDP_M BKBIN_M BKBINP_M
Nmero de coma flotante BIN (16/32 bits)
INTP
DINT
DINTP BIN 16 bits BIN 32 bits BIN 32 bits BIN 32 bits BIN (16/32 bits) GRAY-CODE DBL DBLP WORD WORDP GRY GRYP DGRY DGRYP GBIN GRAY-CODE BIN (16/32 bits) GBINP DGBIN DGBINP NEG Inversin de signos BIN (16/32 bits) (complemento a dos) NEGP DNEG DNEGP Inversin de signos Nmero de coma flotante Bloques BIN (16 bits) Bloques BCD (4 posiciones) Bloques BCD (4 posiciones) Bloques BIN (16 bits) ENEG ENEGP BKBCD BKBCDP BKBIN BKBINP
6 81
BCD, BCDP, DBCD, DBCDP

6.3.1 BCD, BCDP, DBCD, DBCDP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X Y M L S B F T Operandos de palabra (16 bits) C D W R A0 A1 Z BCD s d

Largo de bloque
Constante V K
H (16#) P
ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag
Error Flag
M9010 M9012 M9011
K1 K4
5
1
DBCD s d
1
K1 K8
9
1

Operandos MELSEC Q
FileRegister


Palabra


Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
GX Developer
BCD__ME1, BCD__KE1, BCD__IE1
BCD__GE1
Variables
Operando s d
Valor de comando Datos BIN u operando, en el cual se almacenaron los datos BIN. Operando bajo el cual se almacenan los datos BCD.
Tipo de datos BIN 16/32 bits BCD (4/8 posiciones)
6 82
Funcionamiento
Conversin de datos BIN a datos BCD (4/8 posiciones) Conversin BCD de datos BIN a datos BCD (4 posiciones) La instruccin BCD convierte el valor de datos binarios indicado en s (0 a 9999) a un valor BCD y transmite el resultado al operando indicado en d. Los dos bits de valor superior del valor binario en s deben ser igual a 0 en un valor de datos de 4 posiciones.
BCD_0E3
Conversin DBCD de datos BIN a datos BCD (8 posiciones) La instruccin DBCD trabaja con el mismo principio que la instruccin BCD. Sin embargo, el valor de datos binarios puede ser de 8 posiciones (0 bis 99999999). Los cinco bits de valor superior del valor binario en s deben ser igual a 0.
DBCD0E1
6 83

Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: En la programacin de una instruccin BCD, los datos de fuente en s se encuentran fuera del rango de 0 a 9999 (Serie Q/System Q = cdigo de error 4100). En la programacin de una instruccin DBCD, los datos de fuente en s+1 s se encuentran fuera del rango de 0 a 99999999 (Serie Q/System Q = cdigo de error 4100).
Ejemplo
BCDP El siguiente programa emite con flanco positivo de SM400, el valor real de C4 (5678) a Y20 hasta Y2F para la indicacin BCD.
Plano de contactos
1 2
Alimentacin de tensin Mdulo de salida
BCD__MB1, BCD__KB1, BCD__IB1, BCD_0B1
6 84
BIN, BINP, DBIN, DBINP
6.3.2
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X Y M L S B F T Operandos de palabra (16 bits) C D W R A0 A1 Z BIN s d

Largo de bloque
Constante V K
H (16#) P
ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag
Error Flag
M9010 M9012 M9011
K1 K4
5
1
DBIN s d
1
K1 K8
9
1

Operandos MELSEC Q
FileRegister


Otros U
Error Flag
Pasos
s d
SM0
GX IEC Developer
Plano de contactos
GX Developer
BIN__ME1, BIN__KE1, BIN__IE1
BIN__GE1
Variables
Operando s d
Valor de comando Datos BCD u operando, en el cual se almacenaron los datos BCD. Operando bajo el cual se almacenan los datos BIN.
Tipo de datos BCD (4/8 posiciones) BIN 16/32 bits
6 85

Funcionamiento Conversin de datos BCD a datos BIN (4/8 posiciones) Conversin BIN de datos BCD a datos BIN (4 posiciones)
La instruccin BIN convierte el valor de datos BCD indicado en s (0 a 9999) a un valor binario y transmite el resultado al operando indicado en d. Los dos bits de valor superior del valor binario en d deben ser igual a 0 en un valor de datos binario de 4 posiciones.
BIN_0E1
Conversin DBIN de datos BCD a datos BIN (8 posiciones) La instruccin DBIN trabaja con el mismo principio que la instruccin BIN. Sin embargo, el valor de datos BCD puede ser de 8 posiciones (0 bis 99999999). Los cinco bits de valor superior del valor binario en d deben ser igual a 0.
BIN_0E2
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Una posicin del nmero del valor de datos de fuente en s no se encuentra en el rango entre 0 y 9. En la utilizacin de una CPU Q puede suprimirse el mensaje de error al aplicar el SM722. La instruccin no se ejecuta sin importar el estado del SM722 cuando se sobrepasa el rango permitido para s.
6 86
INDICACIN
En caso dado, puede presentarse un error en el procesamiento de programa al ejecutar una instruccin BIN o DBIN con rel intero eespecial M9036 M9037 como condicin de entrada debido al retardo de conmutacin de las indicacines BCD. En este caso se recomienda realizar la conversin binaria solamente despus de la aplicacin de los datos BCD a travs de un contacto convencional de entrada (se aplica solamente para la serie A).
BIN__AB1, BIN__AB2
Ejemplo 1
BINP El siguiente programa convierte los datos BCD de las entradas X10 hasta X1B hacia valores de datos BIN y almacena el resultado con flanco positivo de SM400 en D8.
Plano de contactos
1 2
Alimentacin de tensin Mdulo de entrada 3 Entrada a disposicin libre

BIN__MB1, BIN__KB1, BIN__IB1, BIN_0B1
6 87

Ejemplo 2 DBINP
El siguiente programa convierte con flanco positivo de X8, los datos BCD de las entradas X10 hasta X37 en valores de datos BIN. El resultado se almacena en D0 y D1.
Plano de contactos
1 2
Alimentacin de tensin Mdulo de entrada

BIN__MB2, BIN__KB2, BIN__IB2, BIN_0B2
INDICACIN
Cuando en las entradas X10 hasta X37 hay valores BCD superiores a 2147483647, se encuentran estos valores fuera del rango que puede procesarse por los operandos de 32 bits! En este caso, los valores en D0 y D1 se vuelven negativos. Mayores informciones se encuentran en el prrafo 3.4 Programacin de variables de estas Instrucciones de Programacin. Este ejemplo de programa no es ejecutable sin definicin de variables en el cabezal de la Unidad de Organizacin de Programa (POE). Como consecuencia pueden emitirse mensajes de error del compilador y controlador. Mayores informaciones se encuentran en el prrafo 3.5.2 Direccionamiento de secuencia de bits y registro en el GX IEC Developer de estas Instrucciones de Programacin.
6 88
FLT, FLTP, DFLT, DFLTP
6.3.3
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1

Operandos MELSEC Q
FileRegister

Palabra


Otros
Error Flag
Pasos
GX IEC Developer
Plano de contactos
GX Developer
FLT__ME1, FLT__KE1, FLT__IE1
FLT__GE1
Variables
Operando s d
Valor de comando Operando en el cual se almacenan los datos BIN a convertir. Operando en el cual se almacena el nmero de coma flotante a convertir.
Tipo de datos BIN 16/32 bits Nmero real
6 89

Funcionamiento
Conversin de datos binarios de 16/32 bits a nmeros de coma flotante FLT Conversin de datos binarios (16 bits) en nmeros de coma flotante
Los datos binarios indicados en s se convierten en un nmero de coma flotante. El resultado se almacena en d.
Nmero de coma flotante (nmero real)

FLT_0E1
El valor de datos indicado en s debe encontrarse entre -32768 y 32767.
DFLT
Conversin de datos binarios (32 bits) en nmeros de coma flotante
Los datos binarios de 32 bits indicados en s se convierten en un nmero de coma flotante. El resultado se almacena en d.

FLT_0E2
El valor de datos indicado en s y s+1 debe encontrarse entre -2147483648 y 2147483647.
Debido a la circunstancia que los nmeros de coma flotante se procesan en un proceso de 32 bits, se reduce el ancho de datos a 24 bits en visualizacin binaria o bien en 7 dgitos (aproximativamente) en visualizacin decimal. Antes de la conversin se redondea el valor de datos binarios a un ancho de 25 bits. Se eliminan todos los bits despus del bit N 25. En caso que el valor redondeado (ntegro) se encuentra fuera del rango visualizable con 24 bits (16777216 hasta 16777215), pueden presentarse errores durante la conversin.
1 2
Posicin redondeada Bits eliminados

FLT_0E3
6 90
Ejemplo 1
FLTP El siguiente programa convierte con flanco positivo de SM400, el nmero binario de 16 bits almacenado en D20 en un nmero de coma flotante y almacena el resultado en D0 y D1.
1 2
Datos binarios Nmero de coma flotante (nmero real)

FLT__MB1, FLT__KB1, FLT__IB1, FLT_0B1
Ejemplo 2
DFLTP
El siguiente programa convierte con flanco positivo de SM400, el nmero binario de 32 bits almacenado en D20 y D21 en un nmero de coma flotante y almacena el resultado en D0 y D1.
Plano de contactos
1 2
Datos binarios Nmero de coma flotante (nmero real) 3 Se presenta un error de conversin ya que el valor a convertir tiene un ancho de datos de 7 dgitos.
INDICACIN
Estos ejemplos de programa no son ejecutables sin definicin de variables en el cabezal de la Unidad de Organizacin de Programa (POE). Como consecuencia pueden emitirse mensajes de error del compilador y controlador. Mayores informaciones se encuentran en el prrafo 3.5.2 Direccionamiento de secuencia de bits y registro en el GX IEC Developer de estas Instrucciones de Programacin.
FLT__MB2, FLT__KB2, FLT__IB2, FLT_0B2
6 91
INT, INTP, DINT, DINTP

6.3.4 INT, INTP, DINT, DINTP
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
2
Esta instruccin extendida puede programarse con una CPU AnA y AnU en el editor IEC como componente normal (funcin) y en el editor MELSEC en relacin con las instrucciones LEDA, -C y -R. No para Q00JCPU, Q00CPU y Q01CPU
Operandos MELSEC Q
FileRegister

Palabra

Palabra


Constantes E
Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
GX Developer
INT__ME1, INT__KE1, INT__IE1
INT__GE1
Variables
Operando s d
Valor de comando Operando en el cual se encuentra almacenada el nmero de coma flotante a convertir. Operando en el cual se almacenan los datos BIN a convertir.
Tipo de datos Nmero real BIN 16/32 bits
6 92
Funcionamiento
Conversin de nmeros de coma flotante en datos binarios de 16/32 bits INT Conversin de nmeros de coma flotante en datos binarios de 16 bits
El nmero de coma flotante almacenado en s se convierte en un nmero binario de 16 bits y el resultado se almacena en d.

INT_0E1
El nmero de coma flotante ingresado e s y s+1 debe encontrarse en el rango entre -32768 y 32767. El valor ntegro convertido se almacena en d en el formato de datos binarios de 16 bits.
El valor almacenado en d muestra el nmero de coma flotante convertido y redondeado en una posicin antes de la coma.
DINT
Conversin de nmeros de coma flotante en datos binarios de 32 bits
El nmero de coma flotante almacenado en s se convierte en un nmero binario de 32 bits y el resultado se almacena en d.

INT_0E2
El nmero de coma flotante almacenado en s y s+1 debe encontrarse entre -2147483648 y 2147483647. Desps de la conversin se almacena el valor ntegro en el formato de datos binarios de 32 bits. El valor de datos indicado en d muestra el nmero de coma flotante convertido y redondeado en una posicin antes de la coma.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El valor de datos ingresado en s se encuentra fuera del rango de -32768 hasta 32767 en caso de utilizar la instruccin INT. El valor de datos indicado en s se encuentra fuera del rango de -2147483648 hasta 2147483647 en caso de utilizar la instruccin DINT.
6 93

Ejemplo 1 INTP
El siguiente programa convierte con flanco positivo de SM400, el nmero de coma flotante almacenado en D20 y D21 en un nmero binario de 16 bits y almacena el resultado en D0.
Plano de contactos
1 2
Nmero de coma flotante (nmero real) Datos binarios 3 El valor a convertir se encuentra fuera del rango de datos vlido para las instrucciones INT. A causa de esto no se realiza ninguna conversin y se emite un error.
INT__MB1, INT__KB1, INT__IB1, INT_0B1
6 94
Ejemplo 2
DINTP El siguiente programa convierte con flanco positivo de SM400, el nmero de coma flotante almacenado en D20 y D21 en un nmero binario de 32 bits. El resultado se almacena en D0 y D1.
Plano de contactos
1 2
Nmero de coma flotante (nmero real) Datos binarios 3 El valor a convertir se encuentra fuera del rango de datos vlido para las instrucciones DINT. A causa de esto no se realiza ninguna conversin y se emite un error.
INT__MB2, INT__KB2, INT__IB2, INT_0B2
INDICACIN
6 95
DBL, DBLP
6.3.5 DBL, DBLP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q

FileRegister


Palabra


Otros
Error Flag
Pasos
GX IEC Developer
Plano de contactos
GX Developer
DBL__ME1, DBL__KE1, DBL__IE1
DBL__GE1
Variables
Operando s d
Valor de comando Operando en el cual se almacenan los datos BIN a convertir. Operando en el cual se almacenan los datos BIN a convertir.
Tipo de datos BIN 16 bits BIN 32 bits
6 96
DBL, DBLP
Funcionamiento
Conversin de datos binarios de 16 bits a datos binarios de 32 bits DBL Conversin de datos binarios de 16 bits a datos binarios de 32 bits Los datos binarios de 16 bits almacenados en s, se convierten en datos binarios de 32 bits. El resultado se almacena con signo en d.
DBL_0E1
Ejemplo
DBLP El siguiente programa convierte con flanco positivo de X20, un nmero binario de 16 bits almacenado en D100 en un nmero binario de 32 bits. El resultado se almacena en R0 y R1.
Plano de contactos
DBL__MB1, DBL__KB1, DBL__IB1
INDICACIN
Este ejemplo de programa no es ejecutable sin definicin de variables en el cabezal de la Unidad de Organizacin de Programa (POE). Como consecuencia pueden emitirse mensajes de error del compilador y controlador. Mayores informaciones se encuentran en el prrafo 3.5.2 Direccionamiento de secuencia de bits y registro en el GX IEC Developer de estas Instrucciones de Programacin.
6 97
WORD, WORDP
6.3.6 WORD, WORDP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q

FileRegister


Palabra


Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
GX Developer
WORD_ME1, WORD_KE1, WORD_IE1
WORD_GE1
Variables
Operando s d
Valor de comando Operando en el cual se almacenan los datos binarios a convertir. Operando en el cual se almacenan los datos binarios a convertir.
6 98
WORD, WORDP
Funcionamiento
Conversin de datos binarios de 32 bits a datos binarios de 16 bits WORD Conversin de datos binarios de 32 bits a datos binarios de 16 bits
Los datos binarios de 32 bits almacenados en s, se convierten en datos binarios de 16 bits. El resultado se almacena con signo en d.
WORD0E1
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El valor de datos ingresado en s y s+1 se encuentra fuera del rango de -32768 hasta 32767 (cdigo de error 4100).
Ejemplo
WORDP El siguiente programa convierte con flanco positivo de X20, un nmero binario de 32 bits almacenado en D100 y D101 en un nmero binario de 16 bits. El resultado se almacena en R0.
Plano de contactos
WORD_MB1, WORD_KB1, WORD_IB1, WORD0B1
INDICACIN
6 99
GRY, GRYP, DGRY, DGRYP

6.3.7 GRY, GRYP, DGRY, DGRYP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q

FileRegister


Palabra


Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
GX Developer
GRY__ME1, GRY__KE1, GRY__IE1
GRY__GE1
Variables
Operand o s d
Valor de comando Datos binarios u operando, en el cual se almacenaron los datos binarios. Operando en el cual se almacenan los datos de cdigo Gray a convertir.
Tipo de datos BIN 16/32 bits Cdigo Gray 16/32 bits
6 100
Funcionamiento
Conversin de datos binarios de 16/32 bits al cdigo Gray GRY Conversin de datos binarios de 16 bits al cdigo Gray
Los datos binarios de 16 bits almacenados en s, se convierten en cdigo Gray. El resultado se almacena en d.
GRY_0E1
DGRY
Conversin de datos binarios de 32 bits al cdigo Gray
Los datos binarios de 32 bits almacenados en s, se convierten en cdigo Gray. El resultado se almacena en d.
GRY_0E2
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El valor de datos ingresado en s, es negativo.
6 101

Ejemplo 1 GRYP
El siguiente programa convierte con flanco positivo de X10, un nmero binario de 16 bits almacenado en D100 en un cdigo Gray. El resultado se almacena en D200.
Plano de contactos
GRY__MB1, GRY__KB1, GRY__IB1
Ejemplo 2
DGRYP El siguiente programa convierte con flanco positivo de X1C, un nmero binario de 32 bits almacenado en D10 y D11 en un cdigo Gray. El resultado se almacena en D100 y D101.
Plano de
GRY__MB2, GRY__KB2, GRY__IB2
INDICACIN
Este ejemplo de programa 2 no es ejecutable sin definicin de variables en el cabezal de la Unidad de Organizacin de Programa (POE). Como consecuencia pueden emitirse mensajes de error del compilador y controlador. Mayores informaciones se encuentran en el prrafo 3.5.2 Direccionamiento de secuencia de bits y registro en el GX IEC Developer de estas Instrucciones de Programacin.
6 102
GBIN, GBINP, DGBIN, DGBINP
6.3.8
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q

FileRegister


Palabra


Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
GX Developer
GBIN_ME1, GBIN_KE1, GBIN_IE1
GBIN_GE1
Variables
Operando s d
Valor de comando Datos de cdigo Gray u operando en el cual se almacenaron los datos de cdigo Gray. Operando en el cual se almacenan los datos binarios a convertir.
Tipo de datos Cdigo Gray 16/32 bits BIN 16/32 bits
6 103

Funcionamiento
Conversin de datos de cdigo Gray a datos binarios de 16/32 bits GBIN Conversin de datos de cdigo Gray a datos binarios de 16 bits
Los datos de cdigo Gray almacenados en s, se convierten en datos binarios de 16 bits. El resultado se almacena en d.
GBIN0E1
DGBIN
Conversin de datos de cdigo Gray a datos binarios de 32 bits
Los datos de cdigo Gray almacenados en s, se convierten en datos binarios de 32 bits. El resultado se almacena en d.
GBIN0E2
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El valor de datos ingresado en s se encuentra fuera del rango de 0 hasta 32767 en caso de utilizar la instruccin GBIN. El valor de datos ingresado en s se encuentra fuera del rango de 0 hasta 2147483647 en caso de utilizar la instruccin DGBIN.
6 104
Ejemplo 1
GBINP El siguiente programa decodifica con flanco positivo de X10, los datos de cdigo Gray almacenados en D100 y almacena el nmero binario de 16 bits en D200.
Plano de contactos
GBIN_MB1, GBIN_KB1, GBIN_IB1
Ejemplo 2
DGBINP El siguiente programa convierte con flanco positivo de X1C, los datos de cdigo Gray almacenados en D10 y D11 y almacena el nmero binario de 32 bits en D0 y D1.
Plano de
GBIN_MB2, GBIN_KB2, GBIN_IB2
INDICACIN
Este ejemplo de programa 2 no es ejecutable sin definicin de variables en el cabezal de la Unidad de Organizacin de Programa (POE). Como consecuencia pueden emitirse mensajes de error del compilador y controlador. Mayores informaciones se encuentran en el prrafo 3.5.2 Direccionamiento de secuencia de bits y registro en el GX IEC Developer de estas Instrucciones de Programacin.
6 105
NEG, NEGP, DNEG, DNEGP

6.3.9 NEG, NEGP, DNEG, DNEGP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q

1
Largo de bloque
Constante K
H (16#) P
ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag
Error Flag
M9010 M9012 M9011 3

1
K1 K4
La cantidad de pasos en caso de utilizacin de una CPU AnA, AnAS o AnU CPU se indica en el prrafo 3.10.2 Con una CPU de AnA, AnAS y AnU de estas Instrucciones de Programacin. 2 En DNEG y DNEGP no vlido para AnN y AnS
Operandos MELSEC Q
FileRegister
Palabra

Otros
Error Flag
Pasos
GX IEC Developer
Plano de contactos
GX Developer
NEG__ME1, NEG__KE1, NEG__IEE1
NEG__GE1
Variables
Operando d
Valor de comando Operando en el cual se almacenan los datos binarios en base de los cuales debe generarse el complemento a dos.
Tipo de datos BIN 16/32 bits
6 106
Funcionamiento
Formacin de complemento a dos de datos binarios de 16/32 bits (inversin de signos) NEG Negacin de datos binarios de 16 bits
La funcin NEG (denominada tambin como complemento a dos o lgica NOT) niega el valor de una palabra de datos de 16 bits. En esto se invierte primero la palabra de datos de 16 bits en d para agregar luego en el siguiente paso el valor de "1". El resultado (complemento a dos) se almacena nuevamente en d.
Inversin con adicin continua

NEG_0E1
La instruccin sirve para convertir el signo negativo de un nmero en un signo positivo o bien para convertir un signo positivo en un signo negativo.
DNEG
Negacin de datos binarios de 32 bits (slo para Serie Q y System Q)
La funcin DNEG (denominada tambin como complemento a dos o lgica NOT) niega el valor de una palabra de datos de 32 bits. En esto se invierte primero la palabra de datos de 32 bits en d para agregar luego en el siguiente paso el valor de "1". El resultado (complemento a dos) se almacena nuevamente en d.
Inversin con adicin continua

NEG_0E2
6 107

Ejemplo NEGP
El siguiente programa sustrae con flanco positivo de XA, el valor de D10 del valor de D20. Primero se aplica el M3 en caso que D10 resulta ser menor a D20. En caso que el resultado de "D10 - D20" sea negativo (aplicacin de M3), el resultado en D10 llega a ser un valor absoluto (complemento a dos) y se vuelve positivo.
Plano de contactos
NEG__MB1, NEG__KB1, NEG__IB1
6 108
ENEG, ENEGP
6.3.10
ENEG, ENEGP
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1

Operandos Operandos internos (Sistema, Operador) Bit d Palabra

Operandos MELSEC Q
FileRegister

Otros
Error Flag
Pasos
GX IEC Developer
Plano de contactos
GX Developer
ENEG_ME1, ENEG_KE1, ENEG_IE1
ENEG_GE1
Variables
Operando d
Valor de comando Operando en el cual est almacenado el nmero de coma flotante destinado para la inversin del signo.
Tipo de datos Nmero real
6 109
ENEG, ENEGP
Funcionamiento Inversin del signo en nmeros de coma flotante ENEG Negacin de nmeros de coma flotante
Esta instruccin ejecuta una negacin del nmero de coma flotante almacenado en d. El resultado se almacena nuevamente en d. La instruccin sirve para convertir el signo negativo de un nmero en un signo positivo o bien para convertir un signo positivo en un signo negativo.
Ejemplo
ENEGP El siguiente programa niega con flanco positivo de X20, el nmero de coma flotante almacenado en D100 y D101 y almacena el resultado nuevamente en D100 y D101.
Plano de contactos
ENEG_MB1, ENEG_KB1, ENEG_IB1, ENEG0B1
INDICACIN
6 110
BKBCD, BKBCDP
6.3.11
BKBCD, BKBCDP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Operador) Bit s d n
FileRegister

Palabra

Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
GX Developer
BKBCDME1, BKBCDKE1, BKBCDIE1
BKBCDGE1
Variables
Operando s d n
Valor de comando Operando en el cual se almacenan los bloques de datos BIN a convertir. Operando en el cual se almacenan los bloques de datos BCD a convertir. Cantidad de los bloques de datos a convertir.
Tipo de datos
BIN 16 bits
6 111
BKBCD, BKBCDP
Funcionamiento Conversin de datos BIN a datos BCD por bloques
BKBCD Conversin de bloques de datos BIN de 16 bits en bloques de datos BCD de 4 posiciones Esta instruccin convierte el bloque N n de 16 bits en s y almacena en d el bloque N n BCD de 4 posiciones correspondientemente convertido. El valor de los bloques de datos binarios indicados en s debe encontrarse en el rango entre 0 y 9999. Los dos bits de valor superior de los bloques de datos binarios de 16 bits deben ser igual a "0".
BKBCD0E1
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: La cantidad indicada en n de bloques de datos en s y d se encuentra fuera del rango previsto para el almacenamiento de los operandos (cdigo de error 4101). Los datos binarios ingresados en s se encuentran fuera del rango de 0 hasta 9999 (cdigo de error 4100). Los rangos de almacenamiento de s y d se intercalan (cdigo de error 4101). Mayores informaciones para la utilizacin del direccionamiento indexado se encuentran en el Cap. 3.6.
6 112
BKBCD, BKBCDP
Ejemplo
BKBCDP El siguiente programa convierte con flanco positivo de X20, los bloques de datos binarios de 16 bits almacenados a partir de D100 en bloques de datos BCD de 4 posiciones. Los bloques de datos BCD se almacenan a partir de D200. La cantidad de bloques de datos a convertir (3) se almacena en D0.
Plano de contactos
BKBCDMB1, BKBCDKB1, BKBCDIB1, BKBCD0B1
6 113
BKBIN, BKBINP
6.3.12 BKBIN, BKBINP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos Registro (Sistema, Operador) de Bit Palabra archivos s d n

Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
GX Developer
BKBINME1, BKBINKE1, BKBINIE1
BKBINGE1
Variables
Operando s d n
Valor de comando Operando en el cual se almacenan los bloques de datos BCD a convertir. Operando en el cual se almacenan los bloques de datos BIN a convertir. Cantidad de los bloques de datos a convertir.
Tipo de datos
BIN 16 bits
6 114
BKBIN, BKBINP
Funcionamiento
Conversin de datos BCD a datos BIN por bloques BKBIN, BKBINP Conversin de bloques de datos BCD de 4 posiciones en bloques de datos BIN de 16 bits
Esta instruccin convierte el bloque N n BCD de 4 posiciones en s y almacena en d el bloque N n de 16 bits correspondientemente convertido. El valor de los bloques de datos BCD indicados en s debe encontrarse en el rango entre 0 y 9999.
BKBIN0E1
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: La cantidad indicada en n de bloques de datos en s y d se encuentra fuera del rango previsto para el almacenamiento de los operandos (cdigo de error 4101). Los datos BCS ingresados en s se encuentran fuera del rango de 0 hasta 9999. Los rangos de almacenamiento de s y d se intercalan. Mayores informaciones para la utilizacin del direccionamiento indexado se encuentran en el Cap. 3.6 de las Instrucciones de Programacin.
6 115
BKBIN, BKBINP
Ejemplo BKBINP
El siguiente programa convierte con flanco positivo de X20, los bloques de datos BCD de 4 posiciones almacenados a partir de D100- en bloques de datos binarios de 16 bits. Los bloques de datos binarios se almacenan a partir de D200. La cantidad de bloques de datos a convertir (3) se almacena en D0.
Plano de contactos
BKBINMB1, BKBINKB1, BKBINIB1, BKBIN0B1
INDICACIN
6 116
6.4
Las instrucciones para la transferencia de datos posibilitan la transferencia, el intercambio o la inversin de datos. En total estn disponibles 24 instrucciones diferentes. Una vista sinptica contiene la siguiente tabla.
INDICACIN
Los datos transferidos mediante las instrucciones de transferencia se mantienen actuales hasta que sern reemplazados por datos nuevamente transferidos. Debido a este motivo se mantienen los datos incluso al no seguir aplicndose la condicin de entrada de la instruccin de transferencia.
Funcin
Instruccin MELSEC en el Editor MELSEC MOV
Instruccin MELSEC en el editor IEC MOV_M MOVP_M DMOV_M DMOVP_M EMOV_M EMOVP_M STRING_MOV_M STRING_MOVP_M CML_M CMLP_M DCML_M DCMLP_M BMOV_M BMOVP_M FMOV_M FMOVP_M XCH_M XCHP_M DXCH_M DXCHP_M BXCH_M BXCHP_M SWAP_MD SWAP_P_MD
Transferencia (16/32 bits)
MOVP DMOV DMOVP
Transferencia de nmeros de coma flotante Transferencia de de secuencias de caracteres
EMOV EMOVP $MOV $MOVP CML
Transferencia inversa (16/32 bits)
CMLP DCML DCMLP
Transferencia de bloques Transferencia de bloques de datos idnticos
BMOV BMOVP FMOV FMOVP XCH
Intercambio (16/32 bits)
XCHP DXCH DXCHP
Intercambio (8 bloques de 16 bits) Intercambio (byte de valor superior e inferior)
BXCH BXCHP SWAP SWAPP
INDICACIN
6.4.1
6 117
MOV, MOVP, DMOV, DMOVP

6.4.1 MOV, MOVP, DMOV, DMOVP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X Y M L S B F T Operandos de palabra (16 bits) C D W R A0 A1 Z MOV s d

Largo de bloque
Constante V K
H (16#) P
ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag
Error Flag
M9010 M9012 M9011
K1 K4
5
1
DMOV s d
1
K1 K8
7
1

Operandos MELSEC Q
FileRegister


Otros
Error Flag
Pasos
s d
1
31) 32)
La cantidad de pasos de programa depende del tipo de CPU y de los operandos utilizados. En la utilizacin de una CPU de QnA o de una CPU de Q de procesador nico: 3 En una CPU de Q con procesador mltiple y operandos de palabra internos (sin registro de archivo ZR) o constantes: 2 En la utilizacin de una CPU de Q de procesador mltiple y operandos de bit cuya direccin es un valor mltiple de 16, que tiene la denominacin de bloque de bit 4 y que no se procesa por la asignacin de ndice: 2 En la utilizacin de una CPU de Q de procesador mltiple y operandos diferentes a los operandos arriba indicados: 3 2 La cantidad de pasos de programa depende del tipo de CPU. En la utilizacin de una CPU de QnA o de una CPU de Q de procesador mltiple: 3 En la utilizacin de una CPU de Q de procesador nico: 2
GX IEC Developer
Plano de contactos
6 118
GX Developer
MOV__ME1, MOV__KE1, MOV__IE1
M 1
Variables
Operando s d
Valor de comando Datos binarios u operando, en el cual se almacenaron los datos binarios.
Operando al cual se transmiten los datos binarios.
Funcionamiento
Transferencia de datos binarios de 16/32 bits MOV Transferencia de datos (16 bits)
La instruccin MOV transmite los datos de 16 bits predeterminados en s, hacia el operando en d.
DMOV
Transferencia de datos (32 bits)
MOV_0E1
La instruccin DMOV transmite los datos de 32 bits predeterminados en s, hacia el operando en d.
Ejemplo 1
MOVP
MOV_0E2
El siguiente programa transmite con flanco positivo de SM400, los datos de X0 hasta XB hacia D8.
Plano de contactos
MOV__MB1, MOV__KB1, MOV__IB1
6 119

Ejemplo 2 MOVP
El siguiente programa escribe con flanco positivo de X8, el valor 155 en forma binaria al registro D8.
Plano de contactos
Ejemplo 3
DMOVP
MOV__MB2, MOV__KB2, MOV__IB2, MOV_0B1
El siguiente programa transmite con flanco positivo de SM400, los datos de D0 y D1 hacia D7 y D8.
Plano de contactos
Ejemplo 4
DMOVP
El siguiente programa transmite con flanco positivo de SM400, los datos de X0 hasta X1F hacia D0 y D1.
Plano de contactos
INDICACIN
Los ejemplos de programa 3 y 4 no son ejecutables sin definicin de variables en el cabezal de la Unidad de Organizacin de Programa (POE). Como consecuencia pueden emitirse mensajes de error del compilador y controlador. Mayores informaciones se encuentran en el prrafo 3.5.2 Direccionamiento de secuencia de bits y registro en el GX IEC Developer de estas Instrucciones de Programacin.
6 120
EMOV, EMOVP
6.4.2
EMOV, EMOVP
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1

Operandos Operandos internos (Sistema, Operador) Bit s d Palabra

Operandos MELSEC Q
FileRegister

Constantes E
Otros
Error Flag
Pasos
GX IEC Developer
Plano de contactos
GX Developer
EMOVME1, EMOVKE1, EMOVIE1
EMOVGE1
Variables
Operando s d
Valor de comando Nmero de coma flotante u operando en el cual se encuentra almacenado el nmero de coma flotante a transferir. Operando al cual se transmite el nmero de coma flotante.
6 121
EMOV, EMOVP
Funcionamiento Transferencia de nmeros de coma flotante EMOV/EMOVP
Transferencia de nmeros de coma flotante
La instruccin EMOV transmite el nmero de coma flotante indicado en s, hacia el operando en d.

EMOV0E1
Ejemplo 1
EMOVP El siguiente programa transmite con flanco positivo de SM400, el nmero de coma flotante en D10 y D11 hacia D0 y D1.
Plano de contactos
EMOVMB1, EMOVKB1, EMOVIB1, EMOV0B1
6 122
EMOV, EMOVP
Ejemplo 2
EMOVP El siguiente programa transmite con flanco positivo de X8, el nmero real -1,23 hacia D10 y D11.
Plano de contactos
EMOVMB2, EMOVKB2, EMOVIB2, EMOV0B2
INDICACIN
6 123
$MOV, $MOVP
6.4.3 $MOV, $MOVP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Operador) Bit s d Palabra

FileRegister
Constantes $
Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
GX Developer
SMOV_ME1, SMOV_KE1, SMOV_IE1
SMOV_ME1
Variables
Operando s d
Valor de comando Secuencia de caracteres u operando en el cual se encuentra almacenado la secuencia de caracteres a transferir. Operando al cual se transmite la secuencia de caracteres.
6 124
$MOV, $MOVP
Funcionamiento
Transferencia de secuencias de caracteres $MOV Transferencia de secuencias de caracteres
La instruccin $MOV transmite los bytes almacenados en s de la secuencia de caracteres hacia d. En la transferencia de datos se transmite la completa secuencia de caracteres, empezando con el primer caracter (byte) hasta el byte descrito con "00H" (fin de la secuencia de caracteres) dentro de un proceso de trabajo.
1 2
Identifica el fin de una secuencia de caracteres 1. Caracter 3 Caracter N n

SMOV0E1
El procesamiento de la instruccin $MOV se ejecuta sin mensaje de error incluso cuando intercalan los rangos de datos previstos para el almacenamiento, de s hasta s+n con los de d hasta d+n. El siguiente resultado se presenta cuando se transmite hacia D11 hasta D13 la secuencia de caracteres almacenada en D10 hasta D14.
Cuando en la secuencia de caracteres se encuentra el cdigo "00H" en s+n delante del caracter en el byte de valor mayor, no se considera el siguiente caracter en la transferencia y se describe el byte correspondiente en d+n tambin con "00H".
SMOV0E2
1 2
Este caracter no se transfiere. Este byte se describe automticamente con "00H".smov0e3
6 125
$MOV, $MOVP
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El cdigo "00H" no existe dentro de la secuencia de caracteres indicada en s (cdigo de error 4101). La completa secuencia de caracteres no puede transferirse hacia d.
Ejemplo
El siguiente programa transmite con flanco positivo de X0, la secuencia de carcteres almacenada en D10 hasta D12, hacia D20 hasta D22.
Plano de contactos
SMOV_MB1, SMOV_KB1, SMOV_IB1, SMOV0B1
INDICACIN
6 126
CML, CMLP, DCML, DCMLP
6.4.4
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X Y M L S B F T Operandos de palabra (16 bits) C D W R A0 A1 Z CML s d

Largo de bloque
Constante Puntero Nivel V K H P (16#) I N
ndice
Pasos
Operandos MELSEC A
K1 K4
5
1
DCML s d
1
K1 K8
7
1

Operandos MELSEC Q
FileRegister


Palabra


Otros
Error Flag
Pasos
31)
La cantidad de pasos de programa depende del tipo de CPU y de los operandos utilizados. En la utilizacin de una CPU de QnA o de una CPU de Q de procesador nico: 3 En una CPU de Q con procesador mltiple y operandos de palabra internos (sin registro de archivo ZR) o constantes: 2 En la utilizacin de una CPU de Q de procesador mltiple y operandos de bit cuya direccin es un valor mltiple de 16, que tienen la denominacin de bloque de bit 4 y que no han sido procesados por la asignacin de ndice: 2 En la utilizacin de una CPU de Q de procesador mltiple y operandos diferentes a los operandos arriba indicados: 3
GX IEC Developer
Plano de contactos
CML__ME1, CML__KE1, CML__IE1
GX Developer
C M L _ M
E1
Variables
Operando s d
Valor de comando Datos binarios u operando, en el cual se almacenaron los datos binarios a invertir.
Operando en el cual se almacenan los datos binarios a invertir.
6 127

Funcionamiento Inversin de datos binarios de 16/32 bits CML Inversin de datos (16 bits)
Se niega por bits el valor de datos de 16 bits en s indicado en la instruccin CML. El resultado se transfiere hacia d.
CML_0E1
DCML
Inversin de datos (32 bits)
Se niega por bits el valor de datos de 32 bits en s indicado en la instruccin DCML. El resultado se transfiere hacia d.
CML_0E2
6 128
Ejemplo 1
CML El siguiente programa transfiere durante la duracin de activacin de SM402, los datos de X0 hasta X7 en forma negada hacia D0.
Plano de contactos
Se ingresan por lectura los bits no escritos como "0".

CML__MB1, CML__KB1, CML__IB1, CML_0B1
Observe que la cantidad de bits en s debe ser menor a la cantidad de bits en d.
Ejemplo 2
CML El siguiente programa transfiere durante la duracin de activacin de SM402, los datos de M16 hasta M23 en forma negada hacia K3 Y40 (Y40 hasta Y4F). Y48 hasta Y4B se ajustan en "1" ya que han sido ingresados por lectura como "0".
Plano de contactos

La cantidad de bits en s debe ser menor a la cantidad de bits en d.
6 129

Ejemplo 3 CMLP
El siguiente programa transmite con flanco positivo de X3, los datos de X3 de D0 en forma negada hacia D16.
Plano de contactos
Ejemplo 4
DCML El siguiente programa transfiere durante la duracin de activacin de SM402, los datos de X0 hasta X1FF en forma negada hacia D0 y D1.
Plano de contactos

Observe que la cantidad de bits en s debe ser menor a la cantidad de bits en d.
6 130
Ejemplo 5
DCML El siguiente programa transfiere durante la duracin de activacin de SM402, los datos de M16 hasta M35 en forma negada hacia Y40 y Y57.
Plano de contactos

CML__MB5, CML__KB5, CML__IB5, CML_0E4
Ejemplo 6
DCMLP El siguiente programa transmite con flanco positivo de X3, los datos de X3 de D0 y D1 en forma negada hacia D16 y D17.
Plano de contactos
INDICACIN
La cantidad de bits en s debe ser menor a la cantidad de bits en d. Los ejemplos de programa 4 y 6 no son ejecutables sin definicin de variables en el cabezal de la Unidad de Organizacin de Programa (POE). Como consecuencia pueden emitirse mensajes de error del compilador y controlador. Mayores informaciones se encuentran en el prrafo 3.5.2 Direccionamiento de secuencia de bits y registro en el GX IEC Developer de estas Instrucciones de Programacin.
6 131
BMOV, BMOVP
6.4.5 BMOV, BMOVP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Largo de bloque
H (16#) P
ndice
Pasos
Operandos MELSEC A
Carry Flag
Error Flag
M9010 M9012 M9011 9

1
s d n
1
K1 K4

Operandos MELSEC Q
FileRegister


Palabra


Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
GX Developer
BMOV_ME1, BMOV_KE1, BMOV_IE1
BMOV_ME1
Variables
Operando s d n
Valor de comando Operando en el cual se almacenan los datos a transferir. Operando al cual se transmiten los datos. Cantidad de los bloques de datos a transferir.
Tipo de datos
BIN 16 bits
6 132
BMOV, BMOVP
Funcionamiento
Transferencia de bloques de datos binarios BMOV Transferencia de datos por bloques (16 bits)
Con la instruccin BMOV puede transferirse un bloque de direcciones consecutivas en forma simultnea. En s se determina la primera direccin a transferir. El valor en "n" indica la cantidad de direcciones consecutivas. Los datos se transfieren en bloques de "n" direcciones hacia la direccin destino, empezando con d.
BMOV0E1
Una transferencia de datos resulta posible tambin en caso que la fuente y el destino contengan las mismas direcciones. La transferencia hacia los operandos con la direccin ms inferior empieza con s y la transferencia hacia los operandos con direccin mayor s+(n-1). Cuando s es un operando de palabra y d un operando de bit, se transfieren las posiciones indicadas a travs de la asignacin de bits, del operando de palabra al operando de bit. Cuando se aplica por ejemplo, el K1Y30 para d, se transfieren los 4 bits de valor ms bajo del operando de palabra determinado mediante s.
BMOV0E2
Cuando se trata de operandos de bit en las direcciones, debe resultar idntica de cantidad de bits en d y s.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: La cantidad indicada en n de bloques de datos en s y d se encuentra fuera del rango previsto para el almacenamiento de los operandos. (Serie Q/System Q = Cdigo de error 4101).
6 133
BMOV, BMOVP
Ejemplo 1 BMOVP
El siguiente programa transmite con flanco positivo de SM402, los datos de los 4 bits ms bajos (de b0 hasta b3) de D66 hasta D69 hacia las salidas Y30 hasta Y3F. La cantidad de bloques a transmitir (4) indica la constante K4. Los esquemas de bits indican la estructura de bits antes y despus de la transferencia.
Plano de contactos
Estos bits no se consideran en la operacin.

BMOV_MB1, BMOV_KB1, BMOV_IB1, BMOV0B1
Ejemplo 2
BMOVP El siguiente programa transmite con flanco positivo de SM402, los datos de X20 hasta X2F hacia los registros D100 hasta D103. La cantidad de bloques de datos (4) indica la constante K4. Los esquemas de bits indican la estructura de bits antes y despus de la transferencia.
Plano de contactos
BMOV_MB2, BMOV_KB2, BMOV_IB2, BMOV0B2
6 134
FMOV, FMOVP
6.4.6
FMOV, FMOVP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X Y M L S B F T Operandos de palabra (16 bits) C D W R A0 A1 Z V Constante Puntero Nivel K
Largo de bloque
H P (16#)
ndice
Pasos
Operandos MELSEC A
Carry Flag M9012
s d n
1
K1 K4
9
1

Operandos MELSEC Q
FileRegister


Otros
Error Flag
Pasos
s d n
SM0
GX IEC Developer
Plano de contactos
GX Developer
FMOV_ME1, FMOV_KE1, FMOV_IE1
FMOV_ME1
Variables
Operando s d n
Valor de comando Datos u operando en el cual se almacenan los datos a transferir. Operando al cual se transmiten los datos. Cantidad de transferencias.
Tipo de datos
BIN 16 bits
6 135
FMOV, FMOVP
Funcionamiento Transferencia de un bloque de datos binarios FMOV
Transferencia de un bloque de datos idntico (16 bits)
Con una instruccin FMOV pueden transferirse los datos del operando s en un rango de datos, empezando con un operando determinado en d, hasta el operando d+(n-1). De esta forma se ajusta cada operando en el valor del operando s en el bloque de datos de d hasta d+(n-1).
FMOV0E1
Cuando s es un operando de palabra y d un operando de bit, se transfieren las posiciones indicadas a travs de la asignacin de bits, del operando de palabra al operando de bit.
Estos bits no se consideran en el procesamiento.

FMOV0E2
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: La cantidad indicada en n de bloques de datos en s y d se encuentra fuera del rango previsto para el almacenamiento de los operandos (Serie Q/System Q = cdigo de error 4101).
6 136
FMOV, FMOVP
Ejemplo 1
FMOVP El siguiente programa transmite con flanco positivo de XA, los datos de los 4 bits ms bajos (b0 b3) de D0 hacia las salidas Y10 hasta Y23. La cantidad de bloques (5) indica la constante K5. Los esquemas de bits indican la estructura de bits antes y despus de la transferencia.
Plano de contactos

FMOV_MB1, FMOV_KB1, FMOV_IB1, FMOV0B3
Ejemplo 2
FMOVP
El siguiente programa transmite con flanco positivo de XA, los datos de X20 hasta X23 hacia los registros de datos D100 hasta D103. La cantidad de bloques (4) indica la constante K4. Los esquemas de bits indican la estructura de bits antes y despus de la transferencia.
Plano de contactos

FMOV_MB2, FMOV_KB2, FMOV_IB2, FMOV0B2
6 137
XCH, XCHP, DXCH, DXCHP

6.4.7 XCH, XCHP, DXCH, DXCHP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X Y M L S B F Operandos de palabra (16 bits) T C D W R A0 A1 Z V Constante Puntero Nivel K H P (16#) I N
Largo de bloque
ndice
Pasos
Operandos MELSEC A
Carry Flag M9012
XCH d1 d2

K1 K4
5
1
DXCH d1 d2
1
K1 K8
7
1

Operandos MELSEC Q
FileRegister


Otros
Error Flag
Pasos
d1 d2
GX IEC Developer
Plano de contactos
GX Developer
XCH__ME1, XCH__KE1, XCH__IE1
XCH__GE1
Variables
Operando d1
Valor de comando Operandos en los cuales se almacenan los datos a intercambiar.
d2
6 138
Funcionamiento
Intercambio de datos binarios XCH Intercambio de datos (16 bits)
La instruccin XCH (eXCHange; intercambio) intercambia los datos de 16 bits de d1 y d2 entre s.
XCH_0E1
DXCH
Intercambio de datos (32 bits)
La instruccin DXCH intercambia los datos de 32 bits de (d1)+, d1 y (d2)+1, d2 entre s.
XCH_0E2
Ejemplo 1
XCHP El siguiente programa intercambia con flanco positivo de X8, el contenido de D0 con el valor real de T0.
Plano de contactos
XCH__MB1, XCH__KB1, XCH__IB1
6 139

Ejemplo 2 XCHP
El siguiente programa intercambia con flanco positivo de X10, el contenido de D0 con el contenido de M16 hasta M31.
Plano de contactos
Ejemplo 3
DXCHP El siguiente programa intercambia con flanco positivo de X10, el contenido de D0 y D1 con el contenido de M16 hasta M47.
Plano de contactos
Ejemplo 4
DXCHP El siguiente programa intercambia con flanco positivo de M0, el contenido de D0 y D1 con el contenido de D9 hasta D10.
Plano de contactos
INDICACIN
Los ejemplos de programa 3 y 4 no son ejecutables sin definicin de variables en el cabezal de la Unidad de Organizacin de Programa (POE). Como consecuencia pueden emitirse mensajes de error del compilador y controlador. Mayores informaciones se encuentran en el prrafo 3.5.2 Direccionamiento de secuencia de bits y registro en el GX IEC Developer de estas Instrucciones de Programacin.
6 140
BXCH, BXCHP
6.4.8
BXCH, BXCHP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Operador) Bit d1 d2 n
FileRegister

Palabra

Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
GX Developer
BXCH_ME1, BXCH_KE1, BXCH_IE1
BXCH_GE1
Variables
Operando d1
Valor de comando Operandos en los cuales se almacenan los datos a intercambiar.
Tipo de datos
d2 n Cantidad de los bloques de datos a intercambiar.
BIN 16 bits
6 141
BXCH, BXCHP
Funcionamiento Intercambio de bloques de datos binarios BXCH Intercambio de datos por bloques (16 bits)
La instruccin BXCH (eXCHange; intercambio) intercambia los datos de 16 bits de d1 y d2 entre s.
BXCH0E1
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: La cantidad indicada en n de bloques de datos en d1 y d2 se encuentra fuera del rango previsto para el almacenamiento de los operandos. (Serie Q/System Q = Cdigo de error 4101). Los rangos de almacenamiento de d1 y d2 se intercalan (cdigo de error 4101).
6 142
BXCH, BXCHP
Ejemplo
BXCHP El siguiente programa intercambia con flanco positivo de X1C, los bloques de datos empezando con D200, con los bloques de datos empezando con R0. La cantidad de bloques de datos binarios a intercambiar (3) indica la constante K3. Los esquemas de bits indican la estructura de bits antes y despus de la transferencia.
Plano de contactos
BXCH_MB1, BXCH_KB1, BXCH_IB1, BXCH0B1
6 143
SWAP, SWAPP
6.4.9 SWAP, SWAPP
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Esta instruccin extendida puede programarse con una CPU AnA y AnU en el editor IEC como componente normal (funcin) y en el editor MELSEC en relacin con las instrucciones LEDA, -C y -R.
Operandos MELSEC Q
FileRegister
Palabra
Mdulos especiales Registro U\G de ndice Zn Palabra

Otros
Error Flag
Pasos
GX IEC Developer
Plano de contactos
GX Developer
SWAP_ME1, SWAP_KE1, SWAP_IE1
BXCH_GE1
Variables
Operando s
Valor de comando Operando en el cual se almacenan los datos.
Tipo de datos BIN 16 bits
6 144
SWAP, SWAPP
Funcionamiento
Intercambio de bytes de una palabra SWAP Intercambio del byte de valor superior y de valor inferior
La instruccin SWAP intercambia los 8 bits de valor superior (byte de valor superior) con los 8 bits de valor inferior (byte de valor inferior) de la palabra almacenada en s.
SWAP0E1
Ejemplo
SWAPP El siguiente programa intercambia con flanco positivo de X10, los 8 bits superiores con los 8 bits inferiores del operando R10.
Plano de contactos
SWAP_MB1, SWAP_KB1, SWAP_IB1, SWAP0B1
6 145
SWAP, SWAPP
6 146
6.5

Las instrucciones de bifurcaciones de programa se programan conjuntamente con un destino de salto.
Funcin Salto condicionado Salto condicionado en el siguiente ciclo Instruccin de salto Salto al fin de programa
Instruccin MELSEC en el Editor MELSEC CJ SCJ JMP GOEND
Instruccin MELSEC en el editor IEC CJ_M SCJ_M JMP_M GOEND_M
Los destinos de salto se identifican por un puntero (en el MELSEC MEDOC y el GX Developer) o una etiqueta (en el GX IEC Developer). Informaciones detalladas acerca de la programacin de una etiqueta en el GX IEC Developer se encuentran en el manual de usuario para el GX IEC Developer.
MELSEC MEDOC
GX IEC Developer
CJ___IB3, CJ___IB1
GX Developer
CJ___GB1
6 147
CJ, SCJ, JMP

6.5.1 CJ, SCJ, JMP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X p

1
Largo de bloque
Constante
H K (16#) P
ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag
Error Flag
M9010 M9012 M9011 3

1
Operandos Operandos internos (Sistema, Operador) Bit Palabra FileRegister MELSECNET/10 Directo J\ Bit Palabra Mdulos Registro especiale de ndice s Zn U\G Constantes K, H (16#) Otros P
Operandos MELSEC Q
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
C CJ___ME1, CJ___KE1, CJ___IE1
GX Developer
CJ___GE1
Variables
Operando p
Valor de comando Direccin de destino de salto
Tipo de datos Puntero/ Etiqueta
6 148
CJ, SCJ, JMP
Funcionamiento
Instrucciones de salto Una instruccin de salto se compone de un comando de salto CJ, SCJ o JMP (Conditional Jump = salto condicionado, JuMP = salto) y de un puntero (etiqueta) P que identifica el destino de salto. La direccin del puntero (etiqueta) puede encontrarse en la serie A entre P (etiqueta) 0 y P (etiqueta) 255 donde P (etiqueta) 255 asume el significado de una instruccin END y no puede utilizarse como direccin de destino de salto. En la serie Q y el System Q, la direccin del puntero (etiqueta) puede encontrarse entre P (etiqueta) 0 y P (etiqueta) 4095. Una direccin de destino de salto P (etiqueta)xx puede aplicarse libremente en el programa. CJ Salto condicionado
La instruccin CJ ejecuta el rea de programa en la direccin de destino de salto indicada despus de la aplicacin de la condicin de entrada. En caso de no aplicarse la condicin de entrada, se ejecuta el siguiente paso de programa.
1 2
Condicin de entrada Instruccin de salto 3 Ciclo de programa

CJ__0E1
SCJ
Salto condicionado al siguiente ciclo
La instruccin SCJ ejecuta el rea de programa en la direccin de destino de salto indicada despus de la aplicacin de la condicin de entrada con el siguiente ciclo de programa. En caso de no aplicarse la condicin de entrada, se ejecuta el siguiente paso de programa.
1 2
Condicin de entrada Instruccin de salto 3 Un ciclo 4 Ciclo de programa

CJ__0E2
6 149
CJ, SCJ, JMP

JMP Instruccin de salto
La instruccin JMP ejecuta el rea de programa en la direccin de destino de salto indicada sin condicin de entrada (salto sin condicin). INDICACIONES
Al saltar un temporizador ya aplicado por una instruccin CJ, SCJ o JMP, sigue ejecutndose el proceso del temporizador en forma contnua. Al saltar una instruccin OUT mediante una instruccin de salto, se mantiene inalterado el estado de la salida. Mediante la ejecucin de una instruccin de salto se reduce el tiempo de ciclo del programa en relacin a los pasos de programa saltados. (Vase el prrafo A.2.1 Listado de los tiempos de procesamiento (Serie QnA y System Q) en el anexo.) Con la instruccin CJ, SCJ y JMP se posibilita tambin un "salto de retorno" hacia una direccin de destino de salto de valor inferior. En la generacin del programa debe observarse que se abandona el bucle de programa antes de transcurrir el temporizador de vigilancia (en el ejemplo se abandona el bucle al activarse el X7.)
CJ___AB1
Un operando saltado mediante una instruccin de salto, no modifica su estado. En el siguiente ejemplo se explica esto con mayor detalle.
CJ___AB2
Despus de la activacin del XB se ejecuta el salto hacia la direccin de destino de salto de la etiqueta 19. Los estados de las salidas Y43 y Y49 se mantienen sin modificacin alguna en este caso incluso al activar o bien desactivar el XC o XD.
6 150
CJ, SCJ, JMP
La direccin de destino de salto de la etiqueta 9 ocupa un paso en el programa.
CJ___AB3
Mediante una instruccinCJ, SCJ o JMP puede bifurcarse solamente a una direccin de destino de salto dentro del mismo programa. El programa se continua en la siguiente direccin posible despus de la direccin de salto cuando la direccin de salto se encuentra dentro de un rango que se utiliza durante una operacin de omisin (operacin para saltar un rea de programa).
6 151
CJ, SCJ, JMP

Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Una direccin de puntero se aplica doblemente en el programa y es referida mediante una instruccin de salto (serie Q/System Q = cdigo de error 4210). La direccin de destino de salto indicada en la instruccin de salto, no est definida en el programa (falta la direccin de destino de salto o bien puntero) (Serie Q/System Q = cdigo de error 4210). El destino de salto se encuentra detrs de una instruccin END. (Serie Q/System Q = Cdigo de error 4210). El destino de salto se encuentra entre una rutina FOR-/NEXT. El destino de salto se encuentra dentro de una subrutina.
Ejemplo 1
CJ En el siguiente programa se ejecuta en la activacin del X9, un salto a la direccin de destino de salto de la etiqueta_3.
Plano de contactos
CJ___MB1, CJ___KB1, CJ___IB1
Ejemplo 2
SCJ En el ejemplo se ejecuta el salto de programa con el siguiente ciclo a la direccin de destino de salto de etiqueta_3 tan pronto como se activa el XC.
Plano de contactos
CJ___MB2, CJ___KB2, CJ___IB2
6 152
GOEND
6.5.2
GOEND
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Operador) Bit Palabra FileRegister MELSECNET/10 Directo J\ Bit Palabra Mdulos especiale Registro de ndice s Zn U\G Constantes K, H (16#) Otros Error Flag Pasos
SM0
GX IEC Developer
Plano de contactos
1 GOENDME1, GOENDKE1, GOENDIE1
GX Developer
GOENDGE1
Variables
Operando
Valor de comando
Tipo de datos
6 153
GOEND
Funcionamiento GOEND Salto al fin de programa
En la instruccin de salto GOEND, la direccin de destino de salto es la instruccin FEND o END del programa.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Una instruccin GOEND se aplic despus de la ejecucin de una instruccin CALL o ECALL y antes de la ejecucin de una instruccin RET (cdigo de error 4211). Una instruccin GOEND se aplic despus de la ejecucin de una instruccin FOR y antes de la ejecucin de una instruccin NEXT (cdigo de error 4200). Una instruccin GOEND se aplic en una rutina de interrupcin y antes de la ejecucin de una instruccin IRET (cdigo de error 4221). Una instruccin GOEND se ejecut entre una instruccin CHKCIR y CHKEND (cdigo de error 4230). Una instruccin GOEND se ejecut entre una instruccin IX y IXEND (cdigo de error 4231).
Ejemplo
GOEND En el siguiente programa se salta hacia la instruccin END cuando el valor en D0 resulta ser negativo.
Plano de contactos
GOENDMB1, GOENDKB1, GOENDIB1
6 154
Instrucciones para llamada de programa de interrupcin
6.6

La instruccin para la llamada de programa de interrupcin posibilita la llamada de rutinas de interrupcin. En esto pueden activarse o bien desactivarse las interrupciones en forma individual o a travs de esquemas de bits. La siguiente tabla contiene una vista sinptica de las instrucciones.
Funcin Supresin de la interrupcin Posibilidad de interrupcin Esquema de bits de las condiciones de ejecucin de los programas de interrupcin Fin de un programa de interrupcin
Instruccin MELSEC en el Editor MELSEC DI EI IMASK IRET
Instruccin MELSEC en el editor IEC DI_M EI_M IMASK_M IRET_M
6.6.1
6 155
DI, EI, IMASK

6.6.1 DI, EI, IMASK
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
En una CPU de AnN o AnS puede ejecutarse la instruccin EI/DI solo y cuando el rel interno especial M9053 no ha sido aplicado.
Operandos Operandos de bit X Y M L S B F T Operandos de palabra (16 bits) C D W R A0 A1 Z V Constante Punter Nivel o I N Largo de bloque
H K (16#) P
ndice
Pasos
Operandos MELSEC A
Carry Flag
Error Flag
M9010 M9012 M9011 1

1
Solo para instruccin EI y DI

Operandos Operandos internos (Sistema, Operador) Bit s Palabra
1 1
Operandos MELSEC Q
FileRegister

1

1
Otros
Error Flag
Pasos
2
1
1 2
1
2
Solo para instruccin IMASK Solo para instruccin EI y DI
GX IEC Developer
Plano de contactos
DI__ME1, DI__KE1, DI__IE1
GX Developer
DI___GE1
Variables
Operando s
Valor de comando Esquema de bits en el cual se indican las condiciones de ejecucin de la interrupcin o bien la direccin inicial a partir del cual se almacena este bit.
6 156
DI, EI, IMASK
Funcionamiento
Instrucciones de interrupcin Un programa de interrupcin es un rea de programa ingresado (identificado por una direccin de interrupcin IXX) que puede llamarse mediante una seal externa de interrupcin. La ejecucin del programa de interrupcin se ejecuta en funcin de la instruccin EI/DI. El significado de las instrucciones EI/DI depende en caso de la utilizacin de una CPU de AnN del estado del rel interno especial M9053. Solamente al no aplicar el rel interno, se utilizan las instrucciones como condiciones de ejecucin para una programa de interrupcin. En caso de haber aplicado el rel interno M9053, se utilizan las instrucciones en combinacin con un refrescamiento de enlace (vase el prrafo Instrucciones de actualizacin de datos de las Instrucciones de Programacin). DI Interrupcin prevenida
La instruccin DI previene la ejecucin de un programa de interrupcin hasta que se indique una instruccin EI en la secuencia de programa. El estado DI est activo despus de la activacin o bien un RESET de la CPU. EI Interrupcin posibilitada
La instruccin EI posibilita la llamada de un programa de interrupcin mediante indicacin de la direccin de interrupcin IXX o bien la ejecucin de la instruccin IMASK. Cuando la interrupcin se realiza entre una instruccin DI y una instruccin EI, se ejecuta esta interrupcin solamente despus de haber ejecutado esta secuencia de programa que se encuentra entre la instruccin DI y la instruccin EI. La siguiente ilustracin muestra una programacin de este tipo.
1 2
Programa de ejecucin Programa de interrupcin

DI__0E1
INDICACIN
En el GX IEC Developer se ingresa la instruccin FEND automticamente. Al evento IXX debe asignarse una tarea.
6 157
DI, EI, IMASK

IMASK
Esquemas de bits de las condiciones de ejecucin de los programas de interrupcin(solo para Serie Q y System Q)
En el esquema de bits indicado en s, se asigna a cada bit una determinada direccin de interrupcin. Del estado del bit correspondiente depende si la interrupcin respectiva puede ejecutarse. Cuando el bit tiene el valor 0, no puede ejecutarse el programa de interrupcin asignado. Cuando el bit tiene el estado 1, se ejecuta el programa de interrupcin. QnA-CPU La siguiente ilustracin muestra la asignacin de bits en s hasta s+2 a las direcciones de interrupcin respectivas.
IMASK0E1
Despus de la activacin de la CPU o despus de un reset con el interruptor de llave RUNSTOP se ajustan los bits b0 - b31 (direccin de interrupcin I0 - I31) en 1, esto quiere decir que estos programas de interrupcin pueden ejecutarse. Los bits b32 - b47 (direccin de interrupcin I32 - I47) tienen el estado 0 por lo que no pueden ejecutarse los programas respectivos de interrupcin. Los esquemas de bits indicados en s hasta s+2 se almacenan en los registros de diagnstico SD715 hasta SD717.
Procesador nico CPU Q
Los bits en s hasta s+7 se asignan a las direcciones de interrupcin del siguiente modo:
s s +1 s+2 s+3 s+4 s+5 s+6 s+7
b15 b14 b13 b12 b11 b10 b9 I15 I14 I13 I12 I11 I10 I9 I31 I30 I47 I63 I79 I95 I46 I62 I78 I94 I29 I45 I61 I77 I93 I28 I44 I27 I26 I43 I42 I25
b8 I8 I24
b7 I7
b6 I6
b5 I5
b4 I4
b3 I3
b2 I2
b1 b0 I1 I0
I23 I22 I39 I55 I38 I54
I21 I20 I37 I53 I69 I85 I36 I52 I68 I84
I19 I18 I35 I34 I51 I50 I67 I66 I83 I82
I17 I16 I33 I32 I49 I48 I65 I64 I81 I80 I97 I96
I41 I40 I57 I73 I89 I56 I72 I88
I60 I59 I58 I76 I92 I75 I74 I91 I90
I71 I70 I87 I86
I111 I110 I109 I108 I107 I106 I105 I104 I103 I102 I101 I100 I99 I98
I127 I126 I125 I124 I123 I122 I121 I120 I119 I118 I117 I116 I115 I114 I113 I112
Despus de la activacin de la tensin de alimentacin de la CPU o bien despus de un reset con el interruptor RUN/STOP, se encuentra habilitada la ejecucin de los programas de interrupcin I0 hasta I31. Los esquemas de bits indicados en s hasta s+2 se almacenan en los registros de diagnstico SD715 hasta SD717. Los esquemas de bits indicados en s hasta s+3 hasta s+7 se almacenan en los registros de diagnstico SD781 hasta SD785. Aunque los registros de diagnstico se dividen por su disposicin en SD715 hasta SD717 y en SD781 hasta SD785, se denominan los esquemas de bits con s hasta s+7.
6 158
DI, EI, IMASK
Procesador mltiple CPU Q
La siguiente ilustracin muestra la asignacin de bits en s hasta s+15 a las direcciones de interrupcin.
s s +1 s+2 s+3 s+4 s+5 s+6 s+7 s+8 s+9 s +10 s + 11 s + 12 s + 13 s + 14 s + 15
b15 b14 b13 b12 b11 b10 b9 I15 I14 I13 I12 I11 I10 I9 I31 I30 I47 I63 I79 I95 I46 I62 I78 I94 I29 I45 I28 I44 I27 I26 I43 I42 I58 I74 I25 I41 I57 I73 I89
b8 I8 I24 I40 I56 I72 I88
b7 I7
b6 I6
b5 I5
b4 I4
b3 I3
b2 I2
b1 b0 I1 I0
I23 I22 I39 I55 I38 I54
I21 I20 I37 I53 I69 I85 I36 I52 I68 I84
I19 I18 I35 I34 I51 I50 I67 I66 I83 I82
I17 I16 I33 I32 I49 I48 I65 I64 I81 I80 I97 I96
I61 I60 I59 I77 I93 I76 I75 I92
I71 I70 I87 I86
I91 I90
I111 I110 I109 I108 I107 I106 I105 I104 I103 I102 I101 I100 I99 I98
I127 I126 I125 I124 I123 I122 I121 I120 I119 I118 I117 I116 I115 I114 I113 I112 I143 I142 I141 I140 I139 I138 I137 I136 I135 I134 I133 I132 I131 I130 I129 I128 I159 I158 I157 I156 I155 I154 I153 I152 I151 I150 I149 I148 I147 I146 I145 I144 I175 I174 I173 I172 I171 I170 I169 I168 I167 I166 I165 I164 I163 I162 I161 I160 I191 I190 I189 I188 I187 I186 I185 I184 I183 I182 I181 I130 I129 I128 I127 I126 I207 I206 I205 I204 I203 I202 I201 I200 I199 I198 I197 I196 I195 I194 I193 I192 I223 I222 I221 I220 I219 I218 I217 I216 I215 I214 I213 I212 I211 I210 I209 I208 I239 I238 I237 I236 I235 I234 I233 I232 I231 I230 I229 I228 I227 I226 I225 I224 I255 I254 I253 I252 I251 I250 I249 I248 I247 I246 I245 I244 I243 I242 I241 I240
IMASK0E2
Despus de la activacin de la tensin de alimentacin de la CPU o bien despus de un reset (con el interruptor RUN/STOP), se encuentra habilitada la ejecucin de los programas de interrupcin I0 hasta I31 y I48 hasta I255. Los programas de interrupcin I32 hasta I47 estn bloqueados y no pueden ejecutarse. Los esquemas de bits indicados en s hasta s+2 se almacenan en los registros de diagnstico SD715 hasta SD717. Los esquemas de bits indicados en s hasta s+3 hasta s+15 se almacenan en los registros de diagnstico SD781 hasta SD793. Aunque los registros de diagnstico se dividen por su disposicin en SD715 hasta SD717 y en SD793 hasta SD785, se denominan los esquemas de bits con s hasta s+15.
6 159
DI, EI, IMASK

INDICACIONES
Cuando se requiere un contador dentro de un programa de interrupcin, deben programarse para esto los contadores especiales de interrupcin. Los tipos de CPU de A3H, A3M, AnA, AnAS y AnU no disponen de contadores que pueden utilizarse en un programa de interrupcin. La direccin de interrupcin (puntero de interrupcin) para la identificacin de un programa de interrupcin ocupa un paso de programa. Los programas de interrupcin no deben anidarse, esto quiere decir que dentro de un programa de interrupcin no debe llamarse otro programa de interrupcin.
I
DI___AB1
Cuando el programa ha sido generado con el GX Developer o con el GX IEC Developer en el modo Melsec, se programan las instrucciones FEND y IRET por el usuario. Una alternativa para esta programacin es la programacin en el editor IEC. La interrupcin se asigna a una tarea y las instrucciones FEND y IRET se aplican automticamente por el compilador del GX IEC Developer (vase el ejemplo de programacin). Durante la ejecucin de un programa de interrupcin se aplica internamente el estado DI de modo que no pueden ejecutarse simultneamente otros programas de interrupcin. La llamada de otro programa de interrupcin se posibilita solamente despus de la aplicacin de la instruccin EI. Cuando se encuentra una instruccin EI o DI dentro de una instruccin MC, se ejecutan estas instrucciones EI o DI sin consideracin de la instruccin MC. En una CPU de AnN o AnS puede ejecutarse la instruccin EI/DI solo y cuando el rel interno especial M9053 no ha sido aplicado. En caso de aplicacin de un rel interno especial, la instruccin EI/DI representa la condicin de ejecucin de un refrescamiento de enlace. Para que la instruccin EI/DI pueda procesarse en combinacin con una CPU de AnN o AnS como condicin para la llamada de programa de interrupcin, debe reponerse el rel interno especial M9053 antes de aplicar la instruccin EI/DI.
DI___AB2
6 160
DI, EI, IMASK
Ejemplo
EI, DI, IMASK (GX IEC Developer) En el siguiente programa de ejemplo se posibilita la ejecucin de un programa de interrupcin despus de la activacin del X0. En caso de un X0 desactivado, se previene la ejecucin del programa de interrupcin. La ilustracin inferior muestra las tareas a programar en el modo ICE, que llaman los programas de interrupcin I1 e I2. Interrupt_1 (I1) e Interrupt_2 (I2) son los programas de interrupcin. La instruccin IRET no debe programarse ya que se aplica automticamente en el compilador del GX IEC Developer.
Lista de instrucciones MELSEC Plano de contactos
DI___MB1, DI___KB1, DI___IB1, DI___AB3
INDICACIN
Este ejemplo de programa no es ejecutable sin definicin de variables en el cabezal de la Unidad de Organizacin de Programa (POE). Como consecuencia pueden emitirse mensajes de error del compilador o controlador. Mayores informaciones se encuentran en el prrafo 3.5.2 Direccionamiento de secuencia de bits y registro en el GX IEC Developer de estas Instrucciones de Programacin.
6 161
DI, EI, IMASK

Ejemplo
EI, DI, IMASK con una CPU de Q (GX Developer) En el siguiente programa de ejemplo se posibilita la ejecucin de un programa de interrupcin despus de la activacin del X0. En caso de un X0 desactivado, se previene la ejecucin del programa de interrupcin. I1 e I3 forman las dos programas de interrupcin.
Plano de contactos
Listado de instrucciones
6 162
IRET
6.6.2
IRET
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Largo de bloque
H (16#) P
ndice
Pasos
Operandos MELSEC A
Carry Flag
Error Flag
M9010 M9012 M9011 1
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Operador) Bit Palabra FileRegister MELSECNET/10 Directo J\ Bit Palabra Mdulos Registro especiale de ndice s Zn U\G Constantes K, H (16#) Otros Error Flag Pasos
GX IEC Developer
Plano de contactos
GX Developer
IRET_ME1, IRET_KE1, IRET_IE1
IRET_GE1
Variables
Operando
Valor de comando
Tipo de datos
INDICACIN
En los editores IEC se genera automticamente la instruccin IRET.
6 163
IRET
Funcionamiento
Retorno del programa de interrupcin al programa principal IRET Fin de un programa de interrupcin
El fin de un programa de interrupcin se identifica mediante una instruccin IRET. El procesamiento de contadores continua ejecutndose durante la interrupcin. El retorno al programa principal se efecta despus de la ejecucin de la instruccin IRET. En los tipos de CPU A3H, A3M, AnA, AnAS y AnU no se ejecuta un procesamiento de contadores de interrupcin.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: No existe una direccin destino para la llamada de interrupcin (Serie Q/System Q = cdigo de error 4220). Cuando se programa una instruccin IRET en la secuencia de procesamiento delante de un programa de interrupcin, la CPU interrumpe el procesamiento en esta posicin (Serie Q/System Q = cdigo de error 4223). Despus de una llamada de interrupcin y antes de la ejecucin de la instruccin IRET se aplic una instruccin END, FEND, GOEND o STOP (Serie Q/System Q = cdigo de error 4221).
INDICACIN
La siguiente ilustracin muestra una programacin defectuosa!
1 2
Programa de ejecucin Programa de interrupcin

DI__0E2
Ejemplo
La aplicacin de una instruccin IRET en un programa se indica en el ejemplo de la instruccin EI, DI, IMASK.
6 164
Instrucciones de actualizacin de datos
6.7

Las instrucciones de actualizacin de datos ofrecen la posibilidad de actualizar los datos en las interfaces de entrada y salida o bien los datos de una transferencia de datos. La siguiente tabla contiene una vista sinptica de las instrucciones de actualizacin de datos.
Funcin Actualizacin parcial de entrada/ salida (Serie Q) Actualizacin parcial de entrada/ salida (serie A) Instruccin de actualizacin para datos de red e interfaz Condiciones de ejecucin para la instruccin de actualizacin de datos de red e interfaz
Instruccin MELSEC en el Editor MELSEC RFS RFSP SEG COM EI DI
Instruccin MELSEC en el editor IEC RFS_M RFSP_M SEG_M COM_M EI_M DI_M
6.7.1
6 165
RFS, RFSP
6.7.1 RFS, RFSP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Operador) Bit s n

1
FileRegister
Palabra
Palabra
Otros
Error Flag
Pasos
SM0 3
Solo para X e Y
GX IEC Developer
Plano de contactos
R FS_ME1, RFS_KE1, RFS_IE1
GX Developer
RFS__GE1
Variables
Operando s n
Valor de comando Direccin inicial de la entrada/salida, en la cual se aplica la instruccin de actualizacin. Cantidad de bits de entrada/salida a actualizar.
Tipo de datos Bit BIN 16 bits
6 166
RFS, RFSP
Funcionamiento
Actualizacin parcial de entrada/salida (Serie Q y System Q) RFS Instruccin de actualizacin La instruccin RFS actualiza las entradas y salidas de los rangos seleccionados para un ciclo de programa y sirve para la entrada por lectura de datos de una fuente externa o bien para la emisin de datos hacia un mdulo de salida. La entrada por lectura de datos de una fuente externa o bien la emisin de datos hacia una fuenta externa se procesa por lotes despus de la ejecucin de una instruccin END. Por consecuencia no pueden emitirse seales pulsadas en el transcurso de un ciclo de programa. En la actualizacin parcial con una instruccin SEG se actualizan individualmente las direccines predeterminadas de entrada y salida de las entradas (X) y salidas (Y). De este modo pueden emitirse tambin las seales pulsadas. En caso de una utilizacin de entradas y salidas directamente direccionadas (DX/DY), se actualizacin las entradas (X) y salidas (Y) por bits.
RFS__AB1, RFS__AB2
En el ejemplo indicado en el lado izquierdo, se actualizan la entrada X0 y la salida Y20 mediante la instruccin RFS. En el ejemplo indicado en el lado derecho, se ejecuta la misma funcin con utilizacn de DX y DY sin instruccin de actualizacin.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: La cantidad de bits a actualizar indicada con n, se encuentra fuera del rango de direcciones de entrada/salida.
Ejemplo 1
RFSP El siguiente programa actualiza con flanco positivo de M0, las entradas X100 hasta X11F y las salidas Y200 hasta Y23F.
Plano de contactos
RFS__MB1, RFS__KB1, RFS__IB1
6 167
SEG
6.7.2 SEG
CPU
AnS
1
1
AnN
1
AnA(S)
1
AnU
1
QnA(S), Q4AR
System Q
Una actualizacin parcial puede ejecutarse solamente con aplicacin de un rel interno M9052.

Largo de bloque
Constante K
H (16#) P
ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag
Error Flag
M9010 M9012 M9011 9

1
s d
1
K1 K8
La cantidad de pasos en caso de utilizacin de una CPU de AnA, AnAS o AnU CPU se indica en el prrafo 3.10.2 Con una CPU de AnA, AnAS y AnU de estas Instrucciones de Programacin.
GX IEC Developer
Plano de contactos
S EG__ME1, SEG__KE1, SEG__IE1
Variables
Operando s d
Valor de comando Direccin inicial de la entrada/salida, en la cual se aplica la instruccin de actualizacin. Cantidad de bits de entrada/salida a actualizar.
6 168
SEG
Funcionamiento
Actualizacin parcial de entrada/salida (serie A) Generalidades La ejecucin de una actualizacin parcial puede ejecutarse solamente con aplicacin de un rel interno especial M9052. En caso de no haber aplicado el rel interno especial, la instruccin SEG asume la funcin de una decodificacin de 7 segmentos.
SEG
Actualizacin parcial
La instruccin SEG posibilita la actualizacin de un rea de direcciones de entrada y salida con condicin de entrada aplicada. En una actualizacin parcial se actualizan las direcciones de entrada y salida predeterminadas para un ciclo de programa. Las seales de entrada se reciben durante este proceso y las seales salientes se transmiten hacia los mdulos de salida. Con la actualizacin parcial se modifica el estado de activacin de las entradas (X) y salidas (Y) durante el procesamiento de entradas y salidas en el modo de refrescamiento para un ciclo de programa. Durante un refrescamiento comn de enlace se procesan las seales de entrada y salida por lotes despus de la ejecucin de una instruccin END. Por consecuencia no pueden emitirse seales pulsadas en el transcurso de un ciclo de programa. En la actualizacin parcial con una instruccin SEG se actualizan individualmente las direccines predeterminadas de entrada y salida de las entradas (X) y salidas (Y). De este modo pueden emitirse tambin las seales pulsadas.
INDICACIN
En combinacin con una CPU de A2C, dentro de un ciclo no pueden emitirse seales pulsadas durante la comunicacin con los mdulos de entrada y salida. Esto se aplica tambin para la actualizacin parcial de las salidas (Y) con una instruccin SEG. Mayores indicaciones acerca de esto se encuentran en la descripcin de hardware de la serieA2C.
Condiciones de ejecucin Esctructura de programa La programacin debe iniciarse con la aplicacin del rel interno especial M9052. Los datos de fuentes s que siguen al comando SEG, determinan la direccin inicial (solamente para entradas y salidas X, Y) de la actualizacin parcial. Junto a los datos de fuente se determina la cantidad de las entradas y salidas en bloques de 8 entradas o bien salidas. La ilustracin muestra el esquema de programa para la instruccin SEG.
SEG__AB1
Direccin inicial La determinacin de la direccin inicial se ejecuta siempre con la primera direccin de una secuencia de direcciones de operandos de entrada o bien de salida (por ejemplo, X0, X10, Y20, etc.). Al indicar una direccin entre Yn0 y Yn7 (Xn0 y Xn7), se ejecuta la actualizacin a partir de la direccin Yn0 (Xn0). Al indicar una direccin entre Yn8 y YnF (Xn8 y XnF), se ejecuta la actualizacin a partir de la direccin Yn8.
6 169
SEG
Cantidad de direcciones
La cantidad de direcciones previstas para la actualizacin, puede determinarse en el rango de 8 hasta 2048. La determinacin en bloques hasta 8 direcciones puede ejecutarse del siguiente modo: B1 = 8 direcciones B2 = 16 direcciones BA = 80 direcciones BB = 88 direcciones B10 = 128 direcciones BFF = 2048 direcciones La predeterminacin de B0 actualiza todas las direcciones del PLC a partir de la direccin inicial predeterminada. La actualizacin parcial sigue ejecutndose tambin en caso que la instruccin SEG se ejecuta en el procesamiento directo de la CPU. En este caso no se modifican los estados de circuito de las entradas y salidas. En la emisin pulsada con instruccin SET y RST en el procesamiento directo deben modificarse del siguiente modo los bloques de programa para un refrescamiento de enlace: INDICACIN
El programa no puede procesarse por una CPU de A2C.
SEG_0E1
INDICACIN
En caso de referenciar todas las 2048 direcciones de una sola vez por una instruccin SEG en combinacin con una CPU de AnA o AnU, puede presentarse un procesamiento defectuoso de la actualizacin de entrada/salida. Por lo tanto, la ejecucin de la actualizacin debe efectuarse con una divisin en 2 x 1024 direcciones. El siguiente ejemplo muestra la divisin del programa para una actualizacin de 2048 direcciones en un ciclo de programa de una CPU de AnA o AnU.
SEG__AB6, SEG__AB5
6 170
SEG
Ejemplo
SEG En el siguiente programa se actualizan las entradas X10 hasta X1F.
Plano de contactos
SEG__MB1, SEG__KB1, SEG__IB1
6 171
COM
6.7.3 COM
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Largo de bloque
H (16#) P
ndice
Pasos
Operandos MELSEC A
Carry Flag
Error Flag
M9010 M9012 M9011 3
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Operador) Bit Palabra FileRegister MELSECNET/10 Directo J\ Bit Palabra Mdulos Registro especiale de ndice s Zn U\G Constantes K, H (16#) Otros Error Flag Pasos
GX IEC Developer
Plano de contactos
C OM_ME1, COM_KE1, COM_IE1
GX Developer
COM__GE1
Variables
Operando
Valor de comando
Tipo de datos
6 172
COM
Funcionamiento
Refrescamiento de enlace COM Instruccin de actualizacin para datos de red e interfaz
El tipo de ejecucin de una instruccin COM en las CPUs de la serie QnA y del System Q depende del estado del rel interno de diagnstico SM775: En caso de no estar activado (0) el SM775, se ejecuta una actualizacin de los datos de red e interfaz (refrescamiento de enlace) y un procesamiento global de datos (procesamiento END). En caso de aplicacin (1) del SM775, se ejecuta exclusivamente un procesamiento global de datos (ejecucin (END). Las siguientes ejecuciones se aplican para la serie QnA y el System Q en caso de no aplicar (0) el SM775 (0) y para la serie A: La instruccin COM se aplica, por ejemplo, para la aceleracin de la comunicacin de datos con una estacin remota de entradas y salidas. En caso que el tiempo de ciclo de programa de una estacin maestra es ms largo que el de una estacin local, la instruccin COM posibilita el procesamiento correcto de los datos recibidos de entrada y salida. En la ejecucin de una instruccin COM, la CPU interrumpe transitoriamente el programa de ejecucin y efecta un procesamiento global (procesamiento END) y una actualizacin de los datos de red e interfaz (refrescamiento de enlace).
1 2
Instruccin COM Procesamiento global/Refrescamiento de enlace

COM_0E1
Una instruccin COM puede programarse repetidamente dentro de una rutina de programa. Por lo tanto debe observarse que aumentar el tiempo de ciclo de programa alrededor del procesamiento global de datos y del refrescamiento de enlace. INDICACIONES
Durante el procesamiento global de datos, se ejecutan los siguientes procesos: Comunicacin entre PLC y los mdulos de comunicacin. Supervisin y control de las dems estaciones. Lectura de la memoria bfer de los dems mdulos especiales mediante un mdulo de enlace de computador En la actualizacin de los datos de red e interfaz se ejecutan los siguientes procesos: Actualizacin del enlace CC Actualizacin automtica de mdulos especiales Actualizacin del MELSECNET/10 y MELSECNET/H Actualizacin automtica del rango comn de memoria en un sistema de CPU mltiple (solo para CPU de Q02, Q02H, Q06H, Q12H, Q12PH, Q25H y Q25PHCPU desde versin versin B de software).
6 173
COM
Condiciones de ejecucin:
La ilustracin muestra en el diagrama superior los transcursos de tiempo de la transferencia de datos sin instruccin COM. En el diagrama inferior se muestran los transcursos de tiempo en la programacin de una instruccin COM.
1 2
Programa de la estacin maestra Transferencia de datos 3 Programa de la estacin local 4 Estacin remota de entrada/salida, refrescamiento de entrada/salida
COM_0E2
La transferencia de datos en la red se acelera con una instruccin COM en el programa de ejecucin de la estacin maestra, ya que aumenta la cantidad de procesos de comunicacin con las estaciones remotas de entrada/salida. No resulta posible una recepcin correcta de datos segn el ejemplo indicado en la parte superior, cuando el tiempo de ciclo de programa de una estacin local es ms larga que la de una estacin maestra. Un intercambio seguro de datos se garantiza en este caso mediante la programacin de la instruccin COM en el programa de ejecucin de la estacin local. Al programar una instruccin COM en el programa de ejecucin de una estacin local, se ejecuta una actualizacin (refrescamiento de enlace) siempre y cuando la estacin local recibe la instruccin de la estacin maestra entre las siguientes instrucciones: Paso 0 e instruccin COM, Dos instrucciones COM, Instruccin COM e instruccin END. No es posible acelerar la comunicacin de datos cuando el tiempo de ciclo en la red resulta ms largo que el tiempo de ciclo de programa de la estacin maestra. Esto se aplica tambin cuando la instruccin COM se ha programado en el programa de ejecucin de la estacin maestra.
1 2
Programa de la estacin maestra Tiempo de ciclo de la estacin esclava

COM_0E3
6 174
EI, DI
6.7.4
EI, DI
CPU
AnS
1
1
AnN
1
AnA(S)
AnU
QnA(S), Q4AR
System Q
Un refrescamiento de enlace puede ejecutarse solamente con aplicacin de un rel interno M9052.
Operandos Operandos de bit X Y M L S B F T Operandos de palabra (16 bits) C D W R A0 A1 Z V Constante K Punter Nivel o I N Largo de bloque
H (16#) P
ndice
Pasos
Operandos MELSEC A
Carry Flag
Error Flag
M9010 M9012 M9011 1
GX IEC Developer
Plano de contactos
EI__ME1, EI__KE1, EI__IE1, EI__MB1, EI__KB1, EI__IB1
Variables
Operando
Valor de comando
Tipo de datos
6 175
EI, DI
Funcionamiento
Condicin de ejecucin para el refrescamiento de enlace Generalidades La ejecucin de un refrescamiento de enlace (vase la instruccin COM) se ejecuta en funcin de la instruccin EI/DI. El significado de las instrucciones EI/DI en combinacin con una CPU de AnA o A2C depende del estado del rel interno especial M9053. Solamente al no aplicar el rel interno, se utilizan las instrucciones como condiciones de ejecucin para una refrescamiento de enlace. Al no aplicar el rel interno, se utilizan las instrucciones como condiciones de ejecucin para una programa de interrupcin. DI Prevencin de la ejecucin del refrescamiento de enlace
La instruccin DI previene la ejecucin de un refrescamiento de enlace hasta que se indique una instruccin EI en la secuencia de programa. Despus de la activacin o un reset de la CPU resulta inactivo el estado DI. Un refrescamiento de enlace se posibilita en cada procesamiento END. EI Posibilitacin de la ejecucin del refrescamiento de enlace
La ejecucin de un refrescamiento de enlace se posiblita despus de aplicar una instruccin EI. Condiciones de ejecucin La siguiente ilustracin muestra las condiciones de ejecucin de la instruccin EI/DI. El procesamiento de datos de red resulta posible en los rangos indicados con sombra. El ciclo de espera no se aplica cuando el procesamiento no se ejecuta con tiempo constante de ciclo. En caso de un procesamiento directo no resulta posible una actualizacin de entrada/salida.
1 2
Procesamiento de programa sin instruccin EI/DI Procesamiento de programa con instruccin DI 3 Procesamiento de programa con instruccin EI/DI 4 Refrescamiento de entrada/salida 5 Ejecucin de procesamiento 6 Procesamiento END 7 Ciclo de espera
EI__0E1
El procesamiento se efecta al cumplirse la condicin de ejecucin. El significado de una instruccin EI/DI depende del estado del rel interno especial M9053. Despus de ejecutar una instruccin EI/DI puede activarse o bien desactivarse el M9053. Cuando se encuentra una instruccin EI o DI dentro de una instruccin MC, se ejecuta el procesamiento en forma independiente de la ejecucin de la instruccin MC.
6 176
EI, DI
Ejemplo
EI El siguiente programa suprime el refrescamiento de enlace hasta que se ejecuta la instruccin EI poco antes del procesamiento de la instruccin FEND. En cualquier momento puede realizarse una llamada del programa de interrupcin. La ilustracin muestra el transcurso de tiempo del procesamiento de programa.
Plano de contactos
EI___MB2, EI___KB2, EI___IB2, EI__0B1
6 177
Otras instrucciones
6.8
Otras instrucciones
Las instrucciones listadas en la tabla, posibilitan la programacin de temporizadores y contadores especiales, as como de contadores y generadores de impulsos. Adems deben indicarse las instrucciones para el posicionamiento de las mesas rotativas y para la formacin de las matrices de entrada.
Funcin Contador incrementador/ decrementador de 1 fase Contador incrementador/ decrementador de 2 fases Temporizador programable Temporizador de funciones especiales Instruccin de posicionamiento para mesas rotativas Seal de rampa Contador de impulsos Salida de impulso con cantidad ajustable de impulsos Modulacin de ancho en tiempo Formacin de una matriz de entrada
Instruccin MELSEC en el Editor MELSEC UDCNT1 UDCNT2 TTMR STMR STMRH ROTC RAMP SPD PLSY PWM MTR
Instruccin MELSEC en el editor IEC UDCNT1_M UDCNT2_M TTMR_M STMR_M STMRH_M ROTC_M RAMP_M SPD_M PLSY_M PWM_M MTR_M
6.8.1
6 178
Otras instrucciones
UDCNT1
6.8.1
UDCNT1
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1

1
Operandos MELSEC Q
FileRegister
Palabra
2
Palabra
Otros
Error Flag
Pasos
1 2
Solo para X Solo C
GX IEC Developer
Plano de contactos
UDCN1ME1, UDCN1KE1, UDCN1IE1
GX Developer
UDCN1GE1
Variables
Operando Valor de comando s+0: Entrada de conteo (seal pulsada, fase) s s+1: Determinacin de direccin de conteo 0 = Direccin incremental de conteo 1 = Direccin decremental de conteo Contadores ejecutados por la instruccin UDCNT1.
Tipo de datos MELSEC IEC Secuencia de bits [1..2] de BOOL
Bit
BIN 16 bits (solo para contadores) BIN 16 bits
ANY16 ANY16
Valor de predeterminacin para contacto de contador.
6 179
UDCNT1
Funcionamiento Contador incrementador/decrementador de 1 fase UDCNT1 Instruccin de contador
Otras instrucciones
Al conmutarse de 0 a 1 la entrada indicada en s+0 (Array_s [0]), se actualiza el estado actual del contador del contador indicado en d. Esto significa que el conteo se ejecuta exclusivamente para los flancos crecientes. La direccin de conteo depende del estado de la entrada indicada en s+1 (Array_s [1]): Cuando la entrada tiene el estado 0, se suman los impulsos de la entrada indicada en s+0 (Array_s [0]) al estado actual del contador. Cuando esta entrada tiene el estado 1, se sustraen los impulsos del estado actual del contador. El proceso de conteo se ejecuta del siguiente modo: Se activa (1) el contacto de contador del contador indicado en d cuando coincide el estado del contador en el conteo ascendente con el estado de contador indicado en n. El proceso de conteo continua ejecutndose tambin con aplicacin del contacto del contador (vase el ejemplo). En caso de un conteo descendente se repone el contacto de contador al coincidir el estado del contador con el valor n-1 (vase el ejemplo). El contador indicado en d es un contador infinito. Cuando el estado actual del contador es igual a 32767 y se aumenta este valor en 1, salta el contador al valor de -32768. Asmismo salta el contador en el estado de contador de -32768 al valor de 32767 en caso de reducirse en 1. La siguiente ilustracin explica esto con mayor detalle.
1 2
En conteo ascendente En conteo descendente

UDCNT0E1
La instruccin UDCNT1 se arranca al activarse la condicin de ejecucin y se detiene al desactivarse la condicin de ejecucin. En caso de una nueva activacin se arranca el contador en la posicin en la cual se detuvo previamente. Con la instruccin RST se elimina el contenido del contador del contador indicado en d y se desactiva el contacto de contador correspondiente. INDICACIONES
El proceso de conteo para el contador en caso de utilizar una instruccin UDCNT1 se ejecuta durante la interrupcin CPU (1 ms con una CPU de Q de procesador mltiple y 5 ms con una CPU de QnA). Debido a este motivo, la duracin de exploracin y el tiempo de pausa de los impulsos debe ser mayor a 1 ms o bien 5 ms para posibilitar un proceso correcto de conteo. Los ajustes del contador no pueden modificarse durante el proceso de conteo (la entrada indicada en s+0 (Array_s [0]) es 1). Para aplicar modificaciones, debe ajustarse la entrada indicada en s+0 (Array_s [0]) en el valor de 0. Los contadores utilizados con una instruccin UDCNT1, no pueden utilizarse simultneamente por otras instrucciones. En caso de aplicarse esto, ya no puede garantizarse un resultado correcto de conteo emitido por los contadores.
6 180
Otras instrucciones
UDCNT1
Ejemplo
UDCNT1 En el siguiente programa se utiliza el contador C0 (contador ascendente/descendente) para contar los flancos positivos de X0 al activarse el X20.
Plano de contactos
1 2
Estado del contador Contacto del contador C0

UDCN1MB1, UDCN1KB1, UDCN1IB1, UDCNT0B1
INDICACIN
6 181
UDCNT2
6.8.2 UDCNT2
Otras instrucciones
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1

1
Operandos MELSEC Q
FileRegister
Palabra
2
Palabra
Otros
Error Flag
Pasos
1 2
Solo para X Solo C
GX IEC Developer
Plano de contactos
UDCN2ME1, UDCN2KE1, UDCN2IE1
GX Developer
UDCN2GE1
Variables
Operando Valor de comando s+0: Entrada de conteo (seal pulsada, fase A) s d s+1: Entrada de conteo (seal pulsada, fase B) Contador que no ejecuta la instruccin UDCNT2.
Tipo de datos MELSEC Bit BIN 16 bits (solo para contadores) BIN 16 bits IEC Secuencia de bits [1..2] de BOOL ANY16 ANY16
Valor de predeterminacin para contacto de contador.
6 182
Otras instrucciones
UDCNT2
Funcionamiento
Contador incrementador/decrementador de 2 fases UDCNT2 Instruccin de contador
El estado de contador del contador indicado en d se modifica en funcin del estado de las dos entradas indicadas en s+0 (Array_s [0]) y s+1 (Array_s [1]). La direccin de conteo d se determina del siguiente modo: Cuando la entrada indicada e s+0 (Array_s [0]) tiene el estado 1 y la entrada indicada en s+1 (Array_s [1]) conmuta de 0 a 1, se aumenta el estado actual del contador en el valor de 1. Cuando la entrada indicada e s+0 (Array_s [0]) tiene el estado 1 y la entrada indicada en s+1 (Array_s [1]) conmuta sin embargo de 1 a 0, se reduce el estado actual del contador en el valor de 1. Cuando la entrada indicada en s+0 (Array_s [0]) tiene el estado de 0, no se ejecuta ninguna operacin de conteo. El proceso de conteo se ejecuta del siguiente modo: Se activa (1) el contacto de contador del contador indicado en d cuando coincide el estado del contador en el conteo ascendente con el estado de contador indicado en n. El proceso de conteo continua ejecutndose tambin con aplicacin del contacto del contador (vase el ejemplo). En caso de un conteo descendente se repone el contacto de contador al coincidir el estado del contador con el valor n-1 (vase el ejemplo). El contador indicado en d es un contador infinito. Cuando el estado actual del contador es igual a 32767 y se aumenta este valor en 1, salta el contador al valor de -32768. Asmismo salta el contador en el estado de contador de -32768 al valor de 32767 en caso de reducirse en 1. La siguiente ilustracin explica esto con mayor detalle.
1 2
En conteo ascendente En conteo descendente

UDCNT0E2
La instruccin UDCNT2 se arranca al activarse la condicin de ejecucin y se detiene al desactivarse la condicin de ejecucin. En caso de una nueva activacin se arranca el contador en la posicin en la cual se detuvo previamente. Con la instruccin RST se elimina el contenido de contador del contador indicado en d y se desactiva el contacto de contador correspondiente. INDICACIONES
El proceso de conteo para el contador en caso de utilizar una instruccin UDCNT2 se ejecuta durante la interrupcin CPU (1 ms con una CPU de Q de procesador mltiple y 5 ms con una CPU de QnA). Debido a este motivo, la duracin de exploracin y el tiempo de pausa de los impulsos debe ser mayor a 1 ms o bien 5 ms para posibilitar un proceso correcto de conteo. Los ajustes del contador no pueden modificarse durante el proceso de conteo (la entrada indicada en s+0 (Array_s [0]) es 1). Para aplicar modificaciones, debe ajustarse la entrada indicada en s+0 (Array_s [0]) en el valor de 0. Los contadores utilizados con una instruccin UDCNT2, no pueden utilizarse simultneamente por otras instrucciones. En caso de aplicarse esto, ya no puede garantizarse un resultado correcto de conteo emitido por los contadores.
6 183
UDCNT2
Ejemplo UDCNT2
Otras instrucciones
El siguiente programa ejecuta una operacin de clculo con el contador X0 despus de la activacin de X20. El resultado de conteo y la direccin de conteo (ascendente/descendente) depende de los estados de X0 y X1.
Plano de contactos
UDCN2MB1, UDCN2KB1, UDCN2IB1, UDCNT0B2
INDICACIN
6 184
Otras instrucciones
TTMR
6.8.3
TTMR
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1

Operandos Operandos internos (Sistema, Operador) Bit d n Palabra

Operandos MELSEC Q
FileRegister
Palabra
Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
TTMR_ME1, TTMR_KE1, TTMR_IE1
GX Developer
TTMR_GE1
Variables
Operando Valor de comando d+0: Operando en el cual se almacena el valor de medicin. d n d+1: Se utiliza dentro del sistema de CPU. Valor con el cual se multiplica el valor de medicin.
Tipo de datos MELSEC IEC Secuencia de bits [1..2] de ANY16 ANY16
BIN 16 bits
6 185
TTMR
Funcionamiento Temporizador programable TTMR Instruccin de temporizador
Otras instrucciones
El temporizador programado con la instruccin TTMR, mide en segundos el tiempo pendiente de la entrada de la instruccin. El resultado de la medicin se multiplica con el factor indicado en n y se almacena en el operando indicado en d (Array_d [0]+[1]). En caso de flanco ascendente del comando de medicin en la entrada de la instruccin, se elimina el contenido de d+0 (Array_d [0]) y d+1 (Array_d [1]). Indicacin del factor de multiplicacin en n: n = 0, Factor 1 n = 1, Factor 10 n = 2, Factor 100 INDICACIONES
La medicin de tiempo se realiza durante la ejecuccin de la instruccin TTMR. La aplicacin de una instruccin JMP o de una instruccin similar despus de una instruccin TTMR causa una medicin defectuosa del tiempo. Una modificacin del factor indicado en n durante la ejecucin de la instruccin TTMR, corrompe el resultado de medicin. La instruccin TTMR puede utilizarse tambin en programas con una velocidad inferior de procesamiento. El valor indicado en d+1 (Array_d [1]) sirve para el procesamiento interno del sistema y no debe modificarse. Una modificacin de este valor corrompera el resultado almacenado en d+0 (Array_d [0]) .
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El valor emitido en n se encuentra fuera del rango de 0 hasta 2. (cdigo de error 4100).
Ejemplo
TTMR El siguiente programa mide la duracin de activacin de X0 en segundos (factor 1) y almacena el resultado en D0.
Plano de contactos
TTMR_MB1, TTMR_KB1, TTMR_IB1
INDICACIN
6 186
Otras instrucciones
STMR, STMRH
6.8.4
STMR, STMRH
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1

Operandos Operandos internos (Sistema, Operador) Bit s n d
Operandos MELSEC Q
FileRegister
Palabra
1
Palabra
Constantes
Otros
Error Flag
Pasos
Puede utilizarse exclusivamente para la seleccin del temporizador (T).
GX IEC Developer
Plano de contactos
STMR_ME1, STMR_KE1, STMR_IE1
GX Developer
STMR_GE1
Variables
Operando Valor de comando
Tipo de datos MELSEC IEC
s n
Nmero de temporizador Ajuste de tiempo d+0: Salida de temporizador con retardo de desactivacin d+1: Salida de temporizador con impulso de activacin (activacin mediante flanco descendente del comando).
BIN 16 bits ANY16 (solo para temporizadores) BIN 16 bits ANY16
d d+2: Salida de temporizador con impulso de activacin (activacin mediante flanco ascendente del comando). d+3: Salida de temporizador con retardo de activacin.
Bit
Secuencia de bits [1.0.4] de BOOL
6 187
STMR, STMRH
Funcionamiento Temporizador de funciones especiales STMR STMRH
Otras instrucciones
Instruccin de temporizador para temporizadores lentos (Temporizadores de velocidad baja) Instruccin de temporizador para temporizadores rpidos (Temporizadores de velocidad alta)
La instruccin STMR utiliza las salidas indicadas en d+0 (Array_d [0]) hasta d+3 (Array_d [3]) para realizar las cuatro diferentes funciones de temporizador:
Salida de temporizador con retardo del temporizador (d+0) (Array_d [0]) La salida indicada en d+0 (Array_d [0]) se aplica despus del flanco ascendente de la condicin de ejecucin y se desactiva con retardo de tiempo por el tiempo indicado en d despus del flanco ascendente de la condicin de ejecucin.
Salida de temporizador con impulso de activacin (activacin mediante flanco descendente del comando, d+1 (Array_d [1])) La salida indicada en d+1 (Array_d [1]) se aplica con flanco descendente de la condicin de ejecucin. La salida se repone despus de transcurrir el tiempo determinado en n o bien con flanco ascendente de la condicin de ejecucin.
Salida de temporizador con impulso de activacin (activacin con flanco ascendente de la condicin de ejecucin, d+2 (Array_d [2])) La salida indicada en d+2 (Array_d [2]) se aplica con flanco ascendente de la condicin de ejecucin. La reposicin se ejecuta despus de transcurrir el tiempo determinado en n o bien con flanco descendente de la condicin de ejecucin.
Salida de temporizador con retardo de activacin (d+3 (Array [3])) La salida indicada en d+3 (Array_d [3]) se aplica con flanco descendente de la bobina del temporizador. Esto corresponde a un retardo de activacin con el tiempo indicado en n. La salida se aplica tambin con flanco descendente de la condicin de ejecucin y se desactiva solamente despus de transcurrir el tiempo determinado en n.
La bobina del temporizador indicado en s se aplica con flanco ascendente y empieza con la medicin del tiempo determinado en n. La bobina del temporizador mide hasta tal punto en que coincide el tiempo medido con el tiempo determinado en n para luego desactivarse. Al reponer la condicin de ejecucin antes de transcurrir el tiempo determinado en n, se mantiene aplicada la bobina de temporizador y la medicin de tiempo se interrumpe en esta posicin. Antes de la nueva activacin de la condicin de ejecucin se elimina el valor de medicin y la medicin de tiempo emieza nuevamente.
El conctacto de temporizador del temporizador indicado en s se aplica con aplicacin de la bobina de temporizador y con flanco descendente de la condicin de ejecucin o bien con una condicin de ejecucin aplicada y con flanco descendente de la bobina de temporizador. El contacto de temporizador se repone en caso de una bobina de temporizador no aplicada y con flanco descendente de la condicin de ejecucin. El contacto del temporizador se utiliza exclusivamente para el procesamiento interno del sistema de la CPU.
6 188
Otras instrucciones
STMR, STMRH
1 2
Condicin de ejecucin Bobina del temporizador indicado en s 3 Contacto del temporizador indicado en s 4 Tiempo indicado en n
STMR_0E1
La medicin del tiempo actualmente transcurrido se ejecuta durante la ejecucin de la instruccin SMTR. En caso de aplicar una instruccin JMP o similar despus de una instruccin SMTR, ya no resulta posible efectuar una medicin correcta del tiempo. Las indicaciones efectivas de tiempo para las salidas de temporizador indicadas en d se calculan en base a la constante indicada en n multiplicada con la unidad de medida para temporizadores lentos (ajuste estndar 100 ms). La constante indicada en n puede encontrarse entre 1 y 32767. El temporizador indicado en s no puede utilizarse en una instruccin OUT. Cuando una instruccin OUT y una instruccin SMTR utilizan el mismo temporizador, no resulta posible ejecutar sin errores una instruccin SMTR.
6 189
STMR, STMRH
Ejemplo SMTR
Otras instrucciones
El siguiente programa activa las salidas Y0 y Y1 alternamente durante un segundo respectivamente al activarse el X20. El temporizador utilizado es un temporizador de 100 ms. La duracin de activacin de un segundo se calcula en base a la constante K10 multiplicada con 100 ms.
Plano de contactos
STMR_MB1. STMR_KB1, STMR_IB1, STUR_0B1
INDICACIN
6 190
Otras instrucciones
ROTC
6.8.5
ROTC
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1


Operandos MELSEC Q
FileRegister


Palabra

Palabra



Otros
Error Flag
Pasos
n1 n2 d
SM0
GX IEC Developer
Plano de contactos
ROTC_ME1, ROTC_KE1, ROTC_IE1
GX Developer
ROTC_ME1
Variables
Operando Valor de comando s+0: Medicin de revoluciones por minuto (interno de sistema). s s+1: Nmero de posicin. s+2: Nmero del sector. n1 n2 Divisin (de 2 hasta 32767) Cantidad de secciones para velocidad baja de rotacin (marcha lenta) (de 0 hasta n1).
Tipo de datos MELSEC IEC Secuencia de bits [1..3] of ANY16 BIN 16 bits ANY16 ANY16
6 191
ROTC
Variables
Operando Valor de comando d+0: Seal de entrada (fase A) d+1: Seal de entrada (fase B d+2: Seal de entrada para determinacin del punto cero. d+3: Seal de entrada de sentido directo, frecuencia de giro alta (interno de sistema) d d+4: Seal de entrada de sentido directo, frecuencia de giro baja (interno de sistema) d+5: Seal de salida de detencin (interno de sistema). d+6: Seal de entrada de sentido inverso, frecuencia de giro alta (interno de sistema) d+7: Seal de entrada de sentido inverso, frecuencia de giro baja (interno de sistema) Bit
Otras instrucciones
Secuencia de bits [1.0.8] of Bool
6 192
Otras instrucciones
ROTC
Funcionamiento
Instruccin de posicionamiento para mesas rotativas ROTC Instruccin de posicionamiento
Con la instruccin ROTC es posible posicionar una mesa rotativa con la cantidad de sectores (particin) indicada en nl de tal modo que un sector indicado en s+2 (Array_s [2]) se desplaza hacia una posicin indicada en s+1 (Array_s [1]). La numeracin de las posiciones y de los sectores en la mesa rotativa se ejecuta en contra del sentido de las agujas del reloj. El valor indicado en s+0 (Array_s [0]) se utiliza internamente en el sistema como contador e informa al sistema, cul sector se encuentra relativamente en qu posicin frente a la posicin 0. El valor indicado en s+0 (Array_s [0]) no debe modificarse ya que de otro modo no puede ejecutarse un posicionamiento. El valor indicado en n2 indica la cantidad de sectores en los cuales se ejecuta el desplazamiento de la mesa rotativa con velocidad baja (marcha lenta). ste debe ser menor a la divisin indicada en n1. Las entradas indicadas en d+0 (Array_d [0]) y d+1 (Array_d [1]) (fases A/B) sirven para la determinacin de la direccin de giro. Ambas entradas se conmutan con impulsos. En caso que la entrada (fase A) indicada en d+0 (Array_d [0]) tiene el estado 1, se determina la direccin de giro mediante el flanco del impulso de la entrada (fase B) indicada en d+1 (Array_d [1]) siguiendo el siguiente modo: Cuando la fase B presenta un flanco ascendente en este instante, la direccin de giro se efecta en sentido de las agujas del reloj (giro a la derecha). Cuando la fase B presenta un flanco descendente en este instante, la direccin de giro se efecta en contra del sentido de las agujas del reloj (giro a la izquierda).
La entrada indicada en d+2 (Array_d [2]) sirve para la determinacin del punto cero. Esta entrada se aplica cuando el sector 0 alcanza la posicin 0. Al aplicar esta entrada durante la ejecuin de la instruccin ROTC, se repone el valor en s+0 (Array_s [0]). Se recomienda realizar esta operacin de reposicin del valor indicado en s+0 (Array_s [0]) antes del propio posicionamiento con la instruccin ROTC para garantizar as un funcionamiento impecable. Los datos en d+3 (Array_d [3]) hasta d+7 (Array_d [7]) contienen las seales de salida para el control de la mesa rotativa. El resultado actual de la ejecucin de la instruccin ROTC determina, cul seal de salida ser aplicada. En caso que inmediatamente antes de la ejecucin de la instruccin ROTC, todos los resultados de operacin resultaron igual a 0, se reponen las salidas indicadas en d+3 (Array_d [3]) hasta d+7 (Array_d [7]) sin ejecucin de un posicionamiento. Despus de la desactivacin de la condicin de ejecucin se reponen estas salidas tambin. La instruccin ROTC puede utilizarse solamente una vez en un programa. La utilizacin repetida en un programa causa una ejecucin defectuosa de la instruccin.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El valor indicado en s+0 (Array_s [0]) hasta s+2 (Array_s [2]) o bien n2 resulta mayor al valor indicado en n1 (cdigo de error 4100).
6 193
ROTC
Ejemplo ROTC
Otras instrucciones
En el siguiente programa se referencian los rels internos para la determinacin de la direccin de giro y del punto cero M0 (var_M0 Array [0]) hasta M2 (var_M0 Array [2]) a travs de los contactos X0, X1 (codificador incremental) y X2. El contacto X2 se activa cuando el sector 0 se encuentra en la posicin 0 (determinacin del punto cero). En la mesa rotativa indicada en la ilustracin, se encuentran 10 piezas (sectores). Antes de la ejecucin de la instruccin ROTC en D201 (var_D200 Array [1]) y D202 (var_D200 Array [2]) debe indicarse, cul pieza (sector) se desplaza hacia cual pinza (posicin). Mediante la indicacin del valor n1=10, el contacto del registro de conteo emite 10 impulsos en un giro de la mesa rotativa (divisin). Con n2=2 se indica la cantidad de divisiones que se efectan en la marcha lenta. Por ejemplo, en caso de indicar el valor 0 en el registro D201 (var_D200 Array [1]) y el valor 3 en el registro D202 (var_D200 [2]), la mesa rotativa desplaza en el tramo ms corto (giro a la derecha) la pieza 3 (sector 3) hacia la pinza 0 (posicin 0), recorriendo el tramo del sector 1 al sector 3 en marcha lenta. Una asignacin de los diferentes registros, rels internos y elementos de secuencias de bits para las funciones respectivas se encuentra en la tabla que se indica despus del ejemplo.
Plano de contactos
1 2
Posicin 0 Posicin 1 3 Codificador incremental

ROTC_MB1, ROTC_KB1, ROTC_IB1, ROTC0B1
6 194
Otras instrucciones
ROTC
Descripcin Observacin
Registro de datos
D200 (var_D200 Array [0]) Registro de conteo D201 (var_D200 Array [1]) Posicin de la pinza. D202 (var_D200 Array [2]) Posicin de la pieza requerida. M0 (var_M0 Array [0]) M1 (var_M0 Array [1]) M2 (var_M0 Array [2]) M3 (var_M0 Array [3]) M4 (var_M0 Array [4]) M5 (var_M0 Array [5]) M6 (var_M0 Array [6]) M7 (var_M0 Array [7]) Seal de fase A Seal de fase B Seal de punto cero Giro en sentido directo (alta velocidad) Giro en sentido directo (baja velocidad), marcha lenta Parada Giro en sentido inverso (alta velocidad) Giro en sentido inverso (baja velocidad), marcha lenta Despus de la activacin del X10 se activa la instruccin ROTC y se asignan automticamente funciones fijas a los rels internos M3 (var_M0 Array [3]) hasta M7 (var_M0 Array [7]). Despus de la desactivacin del X10 se reponen estos rels internos. Los valores se escriben mediante la instruccin MOV en los registros de datos D200 (var_D200 Array [0]) hasta D202 (var_D200 Array [2]). Los rels internos M0 (var_M0 Array [0]) hasta M2 (var_M0 Array [2]) se aplican mediante las entradas X0 hasta X2 (vase el ejemplo de programa).
INDICACIN
6 195
RAMP
6.8.6 RAMP
Otras instrucciones
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1


Operandos MELSEC Q
FileRegister

Palabra



Otros
Error Flag
Pasos
n1 n2 d1 n3 d2
GX IEC Developer
Plano de contactos
RAMP_ME1, RAMP_KE1, RAMP_IE1
GX Developer
RAMP_GE1
Variables
Operando n1 n2 Valor de comando Valor inicial de la operacin. Valor final de la operacin. (d1)+0: Operando en el cual se almacena el valor actual. d1 (d1)+1: Operando en el cual se almacena la cantidad de pasos ejecutados (interno del sistema). Cantidad de pasos a ejecutar. (d2)+0: Bit que se aplica despus de la ejecucin completa de la instruccin. d2 (d2)+1: Bit cuyo estado determina el almacenamiento del resultado de operacin.
Tipo de datos MELSEC IEC ANY16 ANY16 BIN 16 bits Secuencia de bits [1.0.2] of ANY16 ANY16 Secuencia de bits [1.0.2] of Bool
n3
Bit
6 196
Otras instrucciones
RAMP
6 197
RAMP
Funcionamiento Seal de rampa RAMP
Otras instrucciones
Instruccin para el aumento gradual del contenido de memoria.
La instruccin RAMP aumenta gradualmente el contenido en (d1)+0 (Array_d1 [0]) del valor indicado en n1 hasta alcanzar el valor final indicado en n2. En n3 se indica la cantidad de pasos con las cuales debe ejecutarse el aumento arriba indicado. En (d1)+1 (Array_d1 [1]) se almacena la cantidad de pasos ya ejecutados para el procesamiento interno del sistema. Despus de terminar la operacin, se aplica el operando indicado en (d2)+0 (Array_d2 [0]). El estado de seal del operando indicado en (d2)+0 (Array_d2 [0]) y el contenido de (d1)+0 (Array_d1 [0]) dependen del estado de seal del operando indicado en (d2)+1 (Array_d2 [1]) del siguiente modo: Cuando no se aplica el operando indicado en (d2)+1 (Array_d2 [1]), se repone el operando indicado en (d2)+0 (Array_d2 [0]) en el siguiente paso y la instruccin RAMP efecta un nuevo aumento del ltimo valor almacenado en (d1)+0 (Array_d1 [0]). Cuando se aplica el operando indicado en (d2)+1 (Array_d2 [1]), se mantiene aplicado tambin el operando indicado en (d2)+0 (Array_d2 [0]) y no se modifica el valor indicado en (d1)+0 (Array_d1 [0]) (almacenamiento). Cuando se ajusta en 0 la condicin de ejecucin durante la operacin, no se modifican los contenidos en (d1)+0 (Array_d1 [0]). Al aplicar nuevamente la condicin de ejecucin, la instruccin RAMP ejecuta un aumento del contenido almacenado en (d1)+0 (Array_d1 [0]) antes de la reposicin de la condicin de ejecucin. Los valores en n1 y n2 no deben modificarse durante la ejecucin de la instruccin.
Ejemplo
RAMP El siguiente programa aumenta el contenido de D0 en 6 pasos de 10 a 100 y almacena el contenido de D0 despus de terminar la operacin.
INDICACIN
RAMP_MB1, RAMP_KB1, RAMP_IB1, RAMP0B1
6 198
Otras instrucciones
SPD
6.8.7
SPD
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1

Operandos Operandos internos (Sistema, Operador) Bit s n d
1
Operandos MELSEC Q
FileRegister

Palabra

Palabra

Constantes
Otros
Error Flag
Pasos
Solo para X
GX IEC Developer
Plano de contactos
SPD_ME1, SPD_KE1, SPD_IE1
GX Developer
SPD_GE1
Variables
Operando s n d
Valor de comando Seal de entrada pulsada. Duracin de medicin en ms.
Direccin inicial a partir de la cual se almacena el resultado de medicin.
6 199
SPD
Funcionamiento Contador de impulsos SPD Instruccin de conteo para contadores de impulsos
Otras instrucciones
La instruccin SPD cuenta los impulsos de la entrada indicada en s durante la duracin indicada en n y almacena el resultado de la medicin en el operando indicado en d.
1 2
Condicin de ejecucin El resultado de medicin se almacena en d. 3 Inicio de la medicin

SPD_0E1
Mientras se aplica la condicin de ejecucin, se inicia nuevamente la medicin despus de transcurrir el tiempo de medicin y el conteo empieza nuevamente en 0. Para detener la medicin ejecutada por la instruccin SPD, debe reponerse el comando de ejecucin.
INDICACIN
La instruccin SPD almacena los datos de los operandos en el rea de trabajo de la CPU y ejecuta la medicin durante una interrupcin del sistema. Para poder registrar todos los impulsos, la duracin de stos debe ser idntica o mayor al tiempo entre las interrupciones del sistema. En CPUs de Q de procesador mltiple, este tiempo es igual a 1 ms, en CPUs de QnA se dispara cada 5 ms una interrupcin. La instruccin no se ejecuta cuando n = 0 en la aplicacin de una CPU de Q o bien cuando n = 0 en la aplicacin de una CPU de QnA o bien cuando n no es un valor mltiple de 5. La instruccin SPD puede utilizarse un mximo de seis veces en el programa completo. La sptima y todas las dems instrucciones SPD no sern ejecutadas.
Ejemplo
SPD El siguiente programa mide despus de la activacin de X10, los impulsos de la entrada X0 durante 500 ms y almacena el resultado en D0.
Plano de contactos
SPD__MB1, SPD__KB1, SPD__IB1
6 200
Otras instrucciones
PLSY
6.8.8
PLSY
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1


Operandos MELSEC Q
FileRegister

Palabra


Constantes

Otros
Error Flag
Pasos
s1 s2 d
1
Solo para Y
GX IEC Developer
Plano de contactos
PLSY_ME1, PLSY_KE1, PLSY_IE1
GX Developer
PLSY_GE1
Variables
Operando s1 s2 d
Valor de comando Operando en el cual se almacena la frecuencia.
Operando en el cual se almacena la cantidad de impulsos de salida. Operando en el cual se almacena la salida. Bit
6 201
PLSY
Funcionamiento Salida de impulso con cantidad ajustable de impulsos PLSY Instruccin de impulso
Otras instrucciones
La instruccin PLSY emite impulsos con la frecuencia indicada en s1 y con la cantidad indicada en s2 hacia la salida indicada en d. La frecuencia indicada en s1 puede encontrarse entre 1 y 100 Hz. En caso de haber ingresado el valor 0 en s1, la instruccin PLSY emite una seal continua. La cantidad de impulsos indicados en s2 puede encontrarse entre 1 y 32767. En d pueden indicarse solamente tales salidas que se asignaron tambin a los mdulos de salida. La emisin de impulsos se inicia con flanco ascendente de la condicin de ejecucin de la instruccin PLSY. Durante la emisin de impulsos no debe reponerse la condicin de ejecucin. Una reposicin de la condicin de ejecucin termina con la emisin de impulsos.
INDICACIN
La instruccin PLSY almacena los datos de los operandos en el rea de trabajo de la CPU. Un refrescamiento de los impulsos emitidos con la instruccin PLSY se ejecuta durante la interrupcin del sistema. Para poder registrar todos los impulsos, la duracin de stos debe ser idntica o mayor al tiempo entre las interrupciones del sistema. En CPUs de Q de procesador mltiple, este tiempo es igual a 1 ms, en CPUs de QnA se dispara cada 5 ms una interrupcin. La instruccin PLSY no debe modificarse en caso de cumplirse la condicin de ejecucin. De otro modo no puede detenerse la emisin de los impulsos al reponerse la condicin de ejecucin. La instruccin PLSY puede utilizarse solamente una vez en todo el programa.
Ejemplo
PLSY El siguiente programa emite cinco impulsos de 10 Hz hacia Y20 despus de la activacin de X0.
Plano de contactos
PLSY_MB1, PLSY_KB1, PLSY_IB1
6 202
Otras instrucciones
PWM
6.8.9
PWM
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1


Operandos MELSEC Q
FileRegister

Palabra


Constantes

Otros
Error Flag
Pasos
n1 n2 d
1
Solo para Y
GX IEC Developer
Plano de contactos
PWM_ME1, PWM_KE1, PWM_IE1
GX Developer
PWM_GE1
Variables
Operando n1 n2 d
Valor de comando Operando en el cual se almacena la duracin de frecuencia.
Operando en el cual se almacena la duracin del perodo. Operando al cual se emite el impulso. Bit
6 203
PWM
Funcionamiento Modulacin de ancho en tiempo PWM Instruccin de modulacin
Otras instrucciones
La instruccin PWM emite impulsos con la duracin de perodo indicada en n2 y con la duracin de impulso indicada en n1 hacia la salida indicada en d.
PWM_0E1
Los valores indicados en n1 y n2 pueden encontrarse entre 1 y 65535 en una CPU de Q de procesador mltiple y entre 5 y 65535 en una CPU de QnA. El valor indicado en n1 debe ser menor al valor indicado en n2.
INDICACIN
La instruccin PWM almacena los datos de los operandos en el rea de trabajo de la CPU y ejecuta las operaciones de emisin durante una interrupcin del sistema (1 ms con una CPU de Q de procesador mltiple y 5 ms con una CPU de QnA). La instruccin PWM puede utilizarse solamente una vez en todo el programa. En los siguientes casos no se ejecuta una instruccin PWM: Cuando n1 y n2 son igual a cero. Cuando n2 es igual o menor a n1. Cuando n1 y n2 no corresponden a un valor mltiple de 5 en caso de utilizacin de una CPU de QnA.
Durante la ejecucin de la instruccin PWM no deben modificarse los valores de n1, n2 y d.
Ejemplo
PWM Despus de la activacin del X0, el siguiente programa emite impulsos a Y20 con una duracin de perodo de 1 segundo y con una duracin de exploracon de 100 ms.
Plano de contactos
PWM_MB1, PWM_KB1, PWM_IB1
6 204
Otras instrucciones
MTR
6.8.10
MTR
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1


Operandos MELSEC Q
FileRegister
Palabra
Palabra
Constantes
Otros
Error Flag
Pasos
d1 d2 n
SM0
GX IEC Developer
Plano de contactos
MTR__ME1, MTR__KE1, MTR__IE1
GX Developer
MTR__GE1
Variables
Operando s d1 d2 n
Valor de comando Direccin de la primera entrada. Direccin de la primera salida. Direccin inicial a partir de la cual se almacenan los datos de entrada de matriz. Cantidad de consultas de entrada.
Tipo de datos
Bit
BIN 16 bits
6 205
MTR
Funcionamiento Formacin de una matriz de entrada MTR
Otras instrucciones
Instruccin para la entrada por lectura (ejecutada n veces) de informaciones para la formacin de una matriz de entrada
La instruccin MTR ingresa por lectura las informaciones (0/1) comenzando con el operando indicado en s. La cantidad de repeticiones de este proceso (series) se indica en n. Los estados respectivos de las informaciones entradas por lectura, se almacenan comenzando con el operando indicado en d2. De este modo se forma una matriz de 16 bits y n series. Para cada paso pueden ingresarse 16 informaciones por lectura. La entrada por lectura de la primera serie hasta la serie N n se repite continuamente. Debido a la circunstancia que en la instruccin MTR se forma una matriz de 16 bits por n series, se requiere tambin en el operando indicado en d2 de un espacio de 16 bits por n series para fines de almacenamiento. Empezando con la salida indicada en d1, se seleccionan las diferentes series. La salida perteneciente a una serie de 16 bits a ingresar por lectura, se aplica automticamente por el sistema o bien se repone. La cantidad de salidas resulta idntica con la cantidad de series. De esta forma se garantiza que cada sistema pueda referenciarse directamente a cada una de las series. Los operandos indicados en s, d1 y d2 deben disponer solamente de direcciones divisibles por el valor de 16. La cantidad de series puede encontrarse entre 2 y 8 series. Se ha de observar que la instruccin MTR trabaja inmediatamente con los datos actuales de entrada y salida.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Las direcciones de los operandos indicados en s, d1 y d2, no son divisibles por el valor de 16 (cdigo de error 4101). El operando indicado en s se encuentra fuera del rango actual de entrada (cdigo de error 4101). El operando indicado en d1 se encuentra fuera del rango actual de salida (cdigo de error 4101). El espacio de la matriz de 16 bits por n series se encuentra fuera del rango previsto para el almacenamiento (cdigo de error 4101). El valor ingresado para n, no se encuentra entre 2 y 8 (cdigo de error 4100).
6 206
Otras instrucciones
MTR
Ejemplo
MTR Despus de la activacin del X0, el siguiente programa ingresa por lectura tres veces las entradas X10 hasta X1F y almacena los resultados en M30 hasta M77. De este modo se forma una matriz de 16 bits por 3 series. Las series pueden referenciarse mediante las salidas Y20 hasta Y22.
Plano de contactos
1 2
1. Serie 2. Serie 3 3. Serie

MTR_MB1, MTR_KB1, MTR_IB1, MTR_0B1
6 207
MTR
Otras instrucciones
6 208
Las instrucciones de aplicacin en la segunda parte son instrucciones especficas de aplicacin, con las cuales puede ejecutarse una serie de funciones especiales. Una subdivisin de las diferentes funciones se indica en la siguiente tabla.
Segmentacin Instrucciones lgicas de funcin Instrucciones de rotacin Instrucciones de desplazamiento Instrucciones de procesamiento de bits Instrucciones de procesamiento de datos Instruccin estructurada de programa
Significado Lgica AND / OR, Lgica OR / NOR Rotacin de datos izq./der. con 16 y 32 bits Desplazamiento por bits o bloques dentro de una palabra de datos Emisin y reposicin de bits, consulta de bits Buscar datos en reas definidas, codificar y decodificar datos, desintegrar e integrar valores de datos Instruccin de repeticin, llamada de programa subordinado, llamada de programa subordinado entre archivos de programa, conmutacin entre rea de programa principal y subordinado, llamada de programa de microcomputador, direccionamiento indexado de un rango completo de programa, almacenamiento de direcciones de operandos indexados en un listado de ndice Escritura y lectura de los datos para un procesamiento posterior en un listado de datos, eliminacin e integracin de determinados bloques de datos en el listado de datos Acceso a la memoria de bfer de un mdulo especial o un mdulo remoto Emisin de seales ASCII hacia las salidas de un mdulo o la visualizacin LED de una CPU Control de errores, estado de rango detentivo (Status Latch), supervisin de exploracin (Sampling Trace), supervisin de programa (Program Trace) Procesamiento de secuencia de caracteres (cdigo ASCII) Instrucciones para funciones trigonomtricas, clculos de raz y exponencial con datos BCD y nmeros de coma flotante Control de los datos de entrada con respecto a los rangos de valor predeterminados, as como almacenamiento de los datos controlados. Conmutacin entre bloques de registros de archivos y archivos Escritura y lectura de datos de reloj Emisin de mensajes y entrada por teclado para componentes perifricos Instrucciones para cambio de modos de ejecucin de programa Reposicin de WDT, aplicacin y reposicin de posicin de transferencia (Carry), generador de impulsos, lectura y escritura directa de bytes, entrada por teclado, salvaguardia y recuperacin de contenidos de registro de ndice, escritura de datos en registro EEPROM
Instrucciones de procesamiento para listados de datos
Instrucciones para el acceso a la memoria de bfer Instrucciones de pantalla Instrucciones para diagnstico de errores y eliminacin de errores Instrucciones de procesamiento para secuencias de caracteres Instrucciones para funciones especiales
Instrucciones de conmutacin para bloques de registros de datos y archivos Instrucciones de reloj Instrucciones para componentes perifricos Instrucciones de programa Otras instrucciones
71
7.1
Mediante las instrucciones lgicas se posibilitan los enlaces lgicos, como por ejemplo, la adicin lgica o el producto lgico.
Funcin Instruccin MELSEC en el editor MELSEC WAND WANDP Lgica AND (producto lgico) DAND DANDP BKAND BKANDP WOR WORP Lgica OR (adicin lgica) DOR DORP BKOR BKORP WXOR WXORP Lgica exclusiva de OR DXOR DXORP BKXOR BKXORP WXNR WXNRP Lgica exclusiva NOR DXNR DXNRP BKXNR BKXNRP Instruccin MELSEC en el editor IEC WAND_M, WAND_3_M WANDP_M, WANDP_3_M DAND_M, DAND_3_M DANDP_M, DANDP_3_M BKAND_M BKANDP_M WOR_M, WOR_3_M WORP_M, WORP_3_M DOR_M, DOR_3_M DORP_M, DORP_3_M BKOR_M BKORP_M WXOR_M, WXOR_3_M WXORP_M, WXORP_3_M DXOR_M, DXOR_3_M DXORP_M, DXORP_3_M BKXOR_M BKXORP_M WXNR_M, WXNR_3_M WXNRP_M, WXNRP_3_M DXNR_M, DXNR_3_M DXNRP_M, DXNRP_3_M BKXNR_M BKXNRP_M
INDICACIN
Se recomienda utilizar las instrucciones IEC en los editores IEC.
El procesamiento de las instrucciones lgicas se realiza por bits en el sistema binario. Aqu se enlazan cada vez dos estados (0 y 1) entre s, el resultado de este enlace se emite hacia la direccin de destino.
72
A continuacin se indican los resultados de enlace de los estados 0 y 1 en una tabla de verdad. A y B presentan aqu las variables de entrada e Y la variable de salida.
Enlace lgico
Procesamiento
Algebra de enlaces
Ejemplo A 0 B 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Y 0 0 0 1 0 1 1 1 0 1 1 0 1 0 0 1
Funcin AND
La salida Y es igual a 1 solamente cuando las entradas A y B tienen simultneamente el valor de 1.
Y=AxB
0 1 1 0
Funcin OR
La salida Y es igual a 1 cuando al menos una de las entradas A o B es igual a 1.
Y=A+B
0 1 1 0
La salida Y es igual a 1 c uando A y B son Funcin exclusiva desiguales; Y es igual a 0 cuando A y B resultan OR iguales.
Y=AxB+AxB
0 1 1 0
La salida Y es igual a 1 c uando A y B son Funcin exclusiva iguales; Y es igual a 0 cuando A y B resultan NOR desiguales.
Y = ( A + B) ( A + B)
0 1 1
73
WAND, WANDP, DAND, DANDP

7.1.1 WAND, WANDP, DAND, DANDP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X Y M L S B F Operandos de palabra (16 bits) T C D W R A0 A1 Z V Constante K Punter Nivel o I N
Largo de bloque
H P (16#)
ndice
Pasos
Operandos MELSEC A
Carry Flag M9012
WAND s d

K1 K4
5
1
s1 s2 d1

7
1
DAND s d
1
K1 K8
9
1
La cantidad de pasos en caso de utilizacin de una CPU de AnA, AnAS o AnU se indica en el prrafo 3.10.2 Con una CPU de AnA, AnAS y AnU de estas Instrucciones de Programacin.
Operandos Operandos internos (Sistema, Operador) Bit Palabra FileRegister MELSECNET/10 Directo J\ Bit Mdulos Registro especiales de ndice Zn Palabra U\G WAND Constantes K, H (16#) Otros Error Flag Pasos
Operandos MELSEC Q
s d s1 s2 d1
4 3
DAND s d s1 s2 d
1
41)
42)
La cantidad de pasos de programa depende del tipo de CPU y de los operandos utilizados. En la utilizacin de una CPU de QnA: 4 En una CPU de Q individual 3 En una CPU de Q de multiprocesador, en operandos internos de palabra (sin registro de archivo ZR) o en constantes:6 En la utilizacin de una CPU de Q de procesador mltiple y operandos de bit cuya direccin es un valor mltiple de 16, que tienen la denominacin de bloque de bit 4 y que no han sido procesados por la asignacin de ndice: 6 En la utilizacin de una CPU de Q de procesador mltiple y operandos diferentes a los operandos arriba indicados:4 2 La cantidad de pasos de programa depende del tipo de CPU y de los operandos utilizados. En la utilizacin de una CPU de QnA: 4 En una CPU de Q, en operandos internos de palabra (sin registro de archivo ZR) o en constantes: 6 En la utilizacin de una CPU de Q y operandos de bit cuya direccin es un valor mltiple de 6, que tienen la denominacin de bloque de bit 4 y que no han sido procesados por la asignacin de ndice: 6 En caso de utilizacin de una CPU de Q y operandos diferentes a los operandos arriba indicados: 4
74
GX IEC Developer
Plano de contactos
WAND_ME1, WAND_KE1, WAND_IE1
GX Developer
WAND_GE1
Variables
Operando s d s1 s2 d1 (con DAND d)
Valor de comando Datos con los cuales se forma el producto lgico, o bien direccin inicial a partir de la cual se almacenan estos datos.
Tipo de datos
Datos con los cuales se forma el producto lgico, o bien direccin inicial a partir BIN 16/32 bits de la cual se almacenan estos datos. Direccin inicial a partir de la cual se almacena el resultado.
75

Funcionamiento Lgica AND WAND Datos de 16 bits
La lgica AND forma el producto lgico desde dos variables de entrada. 1a variante: De los datos de 16 bits indicados en s y d, se forma el producto lgico por pares. El resultado se emite al operando indicado en d.
WAND0E1
2. Variante: De los datos de 16 bits indicados en s1 y s2, se forma el producto lgico por pares. El resultado se emite al operando indicado en d1.
WAND0E2
Los bits que superan el largo del bloque, se ajustan en 0. En caso que el largo de bloque se determina, por ejemplo, con K2, se procesan los 8 bits superiores (b8 hasta b15) con 0.
76

Datos de 32 bits
DAND
1a variante: De los datos de 32 bits indicados en s y d, se calcula el producto lgico por pares. El resultado se emite al operando indicado en d.
DAND0E1
2. Variante (Serie QnA/System Q) De los datos de 32 bits indicados en s1 y s2, se forma el producto lgico por pares. El resultado se emite al operando indicado en d.
DAND0E2
Despus de la ejecucin del enlace se ajustan en 0 todos los bits que se encuentran fuera del rango de bloque.
77

Ejemplo 1 WANDP (s, d)
El siguiente programa ajusta en el valor de 0, con flanco positivo (flanco creciente) de XA, la posicin decimal (b5-b7) del valor de datos BCD indicado en D10 y almacena luego el resultado nuevamente en D10.
Plano de contactos
WAND_MB1, WAND_KB1, WAND_IB1, WAND0B1
Ejemplo 2
DANDP (s, d) El siguiente programa forma con flanco positivo de X8, el producto lgico con el valor de datos de 32 bits en D99 y D100 y el valor de datos de 24 bits de X30 a X47 y almacena el resultado nuevamente en D99 y D100.
Plano de contactos
WAND_MB2, WAND_KB2, WAND_IB2, DAND0B1
Estos bits se ingresan por lectura con el valor de 0.
78
Ejemplo 3
WANDP (s1, s2, d1) El siguiente programa forma con flanco positivo de XA, el producto lgico de los datos de X10 a X1B, as como con los datos en D33 y almacena el resultado en D40.
Plano de contactos
Estos bits se ingresan por lectura con el valor de 0.
Ejemplo 4
WANDP (s1, s2, d1) El siguiente programa forma con flanco positivo de X1C, el producto lgico de los datos en D10 y D20 y almacena luego el resultado en M0 a M11.
Plano de contactos
Estos bits no modifican su estado.

79

Ejemplo 5 DANDP (s1, s2, d)
El siguiente programa, con flanco positivo de XA, ajusta en 0 la posicin de cien mil del valor de datos BCD indicado en D10 y D11 y emite el resultado a Y10 hasta Y2B.
Plano de contactos

WAND_MB5, WAND_KB5, WAND_IB5, DAND0B2
INDICACIN
Los ejemplos de programa 2 y 5 no son ejecutables sin definicin de variables en el cabezal de la Unidad de Organizacin de Programa (POE). Como consecuencia pueden emitirse mensajes de error del compilador o controlador. Mayores informaciones se encuentran en el prrafo 3.5.2 Direccionamiento de secuencia de bits y registro en el GX IEC Developer de estas Instrucciones de Programacin.
7 10
BKAND, BKANDP
7.1.2
BKAND, BKANDP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q

FileRegister


Palabra


Otros

Error Flag
Pasos
SM0

GX IEC Developer
Plano de contactos
BKANDME1, BKANDKE1, BKANDIE1
GX Developer
BKANDGE1
Variables
Operando s1 s2 d n
Valor de comando Primera direccin del operando en el cual estn almacenados los datos para la operacin. Primera direccin de los datos para la operacin o primera direccin del operando en el cual se almacenan estos datos. Primera direccin del operando en el cual se almacena el resultado. Cantidad de bloques de datos con los cuales se ejecuta la formacin del producto lgico.
Tipo de datos
BIN 16 bits
7 11
BKAND, BKANDP
Funcionamiento Formacin de un producto lgico con bloques de datos de 16 bits BKAND Formacin por bloques de un producto lgico
La instruccin BKAND forma el producto lgico del bloque N n de 16 bits a partir de s1 y del bloque N n de 16 bits a partir de s2. El bloque correspondiente de 16 bits del resultado se almacena a partir del operando almacenado en d. La cantidad de bloques con las cuales se ejecuta la operacin, se indica en n.
BKAND0E1
Una constante almacenada en s2 debe tener un valor entre -32768 y 32767.
BKAND0E2
7 12
BKAND, BKANDP
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: La cantidad indicada en n de bloques de s1, s2 o d se encuentra fuera del rango previsto para el almacenamiento de los operandos (cdigo de error 4101). Los rangos de s1, s2 o d previstos para el almacenamiento, estn intercalando. (cdigo de error 4101).
Ejemplo
BKANDP El siguiente programa forma con flanco positivo de X20, el producto lgico de los datos en los registros D100 hasta D102 y de los datos en los registros R0 hasta R2. El resultado se almacena en los registros D200 hasta D202. La cantidad de los bloques de datos (3) de 16 bits integrados en la operacin, se encuentra almacenada en D0.
Plano de contactos
BKANDMB1, BKANDKB1, BKANDIB1, BKAND0B1
7 13
WOR, WORP, DOR, DORP

7.1.3 WOR, WORP, DOR, DORP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Largo de bloque
H P (16#)
ndice
Pasos
Operandos MELSEC A
Carry Flag M9012
WOR s d

K1 K4
5
1
s1 s2 d1

7
1
DOR s d
1
K1 K8
9
1
Operandos Operandos internos (Sistema, Operador) Bit Palabra FileRegister MELSECNET/10 Directo J\ Bit Mdulos Registro especiales de ndice Zn Palabra U\G WOR Constantes K, H (16#) Otros U Error Flag Pasos
Operandos MELSEC Q
s d s1 s2 d1
3 4
DOR s d s1 s2 d
1
41)
42)
La cantidad de pasos de programa depende del tipo de CPU y de los operandos utilizados. En la utilizacin de una CPU de QnA: 4 En una CPU de Q individual 3 En una CPU de Q de multiprocesador, en operandos internos de palabra (sin registro de archivo ZR) o en constantes:6 En la utilizacin de una CPU de Q de procesador mltiple y operandos de bit cuya direccin que tienen la denominacin de bloque de bit 4 y que no han sido procesados por la asignacin de ndice: 6 En la utilizacin de una CPU de Q de procesador mltiple y operandos diferentes a los operandos arriba indicados: 4 2 La cantidad de pasos de programa depende del tipo de CPU y de los operandos utilizados. En la utilizacin de una CPU de QnA: 4 En una CPU de Q, en operandos internos de palabra (sin registro de archivo ZR) o en constantes: 6 En la utilizacin de una CPU de Q y operandos de bit cuya direccin es un valor mltiple de 6, que tienen la denominacin de bloque de bit 4 y que no han sido procesados por la asignacin de ndice: 6 En caso de utilizacin de una CPU de Q y operandos diferentes a los operandos arriba indicados: 4
7 14
GX IEC Developer
Plano de contactos
WOR__ME1, WOR__KE1, WOR__IE
GX Developer
WOR__GE1
Variables
Operando s d s1 s2
Valor de comando Datos con los cuales se ejecuta la formacin de la suma lgica, o bien direccin inicial del operando en el cual se almacenan estos datos. Datos con los cuales se ejecuta la formacin de la suma lgica, o bien direccin inicial del operando en el cual se almacenan estos datos.
Tipo de datos
BIN 16/32 bits
d1 (con DOR d) Direccin inicial del operando en el cual se almacena el resultado.
Funcionamiento
Lgica OR WOR Datos de 16 bits
La lgica OR forma la suma lgica de dos variables de entrada. 1. Variante: Los datos de 16 bits indicados en s y d, se suman por bits. El resultado se emite al operando indicado en d.
WOR_0E1
7 15

2. Variante:
Los datos de 16 bits indicados en s1 y s2, se suman por bits. El resultado se emite al operando indicado en d1.
WOR_0E2
7 16

Datos de 32 bits
DOR
1. Variante: Los datos de 32 bits indicados en s y d, se suman por bits. El resultado se emite al operando indicado en d.
DOR_0E1
2. Variante (Serie QnA/System Q) Los datos de 32 bits indicados en s1 y s2, se suman por bits. El resultado se emite al operando indicado en d.
DOR_0E2
7 17

Ejemplo 1 WORP (s, d)
El siguiente programa suma con flanco positivo de XA, los datos de D10 a los datos de D20. El resultado se almacena en D10.
Plano de contactos
WOR__MB1, WOR__KB1, WOR__IB1, WOR_0B1
Ejemplo 2
DORP (s, d) El siguiente programa suma con flanco positivo de X2B, los datos de las entradas X0 hasta X1F al valor hexadecimal FF00FF00. El resultado se almacena en D66 y D67.
Plano de contactos
WOR__MB2, WOR__KB2, WOR__IB2, DOR_0B1
7 18
Ejemplo 3
WORP (s1, s2, d1) El siguiente programa suma con flanco positivo de XA, los datos de las entradas X10 hasta X1B a los datos de D33. El resultado se emite a las salidas de Y30 hasta Y3B.
Plano de contactos
1 2
Estos bits se ingresan por lectura con el valor de 0. Estos bits no modifican su estado.
WOR__MB3, WOR__KB3, WOR__IB3, WOR_0B2
Ejemplo 4
DORP (s1, s2, d) El siguiente programa suma con flanco positivo de M8, los datos de 32 bits de D0 y D1 a los datos de 24 bits de las entradas X20 hasta X37. El resultado se almacena en D23 y D24.
Plano de contactos
WOR__MB4, WOR__KB4, WOR__IB4, DOR_0B2
INDICACIN
7 19
BKOR, BKORP
7.1.4 BKOR, BKORP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q

FileRegister


Palabra


Otros

Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
BKOR_ME1, BKOR_KE1, BKOR_IE1
GX Developer
BKOR_GE1
Variables
Operando s1 s2 d n
Valor de comando Primera direccin del operando en el cual estn almacenados los datos para la operacin. Primera direccin de los datos para la operacin o primera direccin del operando en el cual se almacenan estos datos. Primera direccin del operando en el cual se almacena el resultado. Cantidad de bloques de datos con los cuales se ejecuta la formacin de la suma lgica.
Tipo de datos
BIN 16 bits
7 20
BKOR, BKORP
Funcionamiento
Formacin de una suma lgica con bloques de datos de 16 bits BKAND Formacin por bloques de una suma lgica La instruccin BKOR forma la suma lgica del bloque N n de 16 bits a partir de s1 y del bloque N n de 16 bits a partir de s2. El bloque correspondiente de 16 bits del resultado se almacena a partir del operando almacenado en d. La cantidad de bloques con las cuales se ejecuta la operacin, se indica en n.
BKOR0E1
BKOR0E2
7 21
BKOR, BKORP
Fuentes de error
Ejemplo
BKORP El siguiente programa forma con flanco positivo de X20, la suma lgica de los datos en los registros D100 hasta D102 y de los datos en los registros R0 hasta R2. El resultado se almacena en los registros D200 hasta D202. La cantidad de los bloques de datos (3) de 16 bits integrados en la operacin, se encuentra almacenada en D0.
Plano de contactos
BKOR_MB1, BKOR_KB1, BKOR_IB1, BKOR0B1
7 22
WXOR, WXORP, DXOR, DXORP
7.1.5
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Largo de bloque
H P (16#)
ndice
Pasos
Operandos MELSEC A
Carry Flag M9012
WXOR s d

K1 K4
5
1
s1 s2 d1

7
1
DXOR s d
1
K1 K8
9
1
Operandos Operandos internos (Sistema, Operador) Bit Palabra FileRegister MELSECNET/10 Directo J\ Bit Mdulos Registro especiales de ndice Zn Palabra U\G WXOR Constantes K, H (16#) Otros Error Flag Pasos
Operandos MELSEC Q
s d s1 s2 d1
3 4
DXOR

41)
s1 s2 d
1
42)
7 23

GX IEC Developer
Plano de contactos
WXOR_ME1, WXOR_KE1, WXOR_IE1
GX Developer
WXOR_GE1
Variables
Operando s d s1 s2 d1 (con DXOR d)
Valor de comando Datos con los cuales se ejecuta la operacin OR exclusiva, o bien primera direccin del operando en el cual se almacenan estos datos. Datos con los cuales se ejecuta la operacin OR exclusiva, o bien primera direccin del operando en el cual se almacenan estos datos. Primera direccin del operando en el cual se almacena el resultado.
Tipo de datos
BIN 16/32 bits
Funcionamiento
Lgica OR exclusiva WXOR Datos de 16 bits
La lgica OR exclusiva forma la suma lgica del producto de dos variables de entrada ( Y= (AxB)+(AxB) ). 1. Variante: De los datos de 16 bits indicados en s y d, se forma un enlace lgico OR exclusivo. El resultado se emite al operando indicado en d.
WXOR0E1
7 24
Instrucciones lgicas 2. Variante:
De los datos de 16 bits indicados en s1 y s2, se forma un enlace lgico OR exclusivo. El resultado se emite al operando indicado en d1.
WXOR0E2
7 25

DXOR Datos de 32 bits
1. Variante: De los datos de 32 bits indicados en s y d, se forma un enlace lgico OR exclusivo. El resultado se emite al operando indicado en d.
DXOR0E1
2. Variante (Serie QnA/System Q) De los datos de 32 bits indicados en s1 y s2, se forma un enlace lgico OR exclusivo. El resultado se emite al operando indicado en d.
DXOR0E2
INDICACIN
No se conocen fuentes de errores en la instruccin WXOR, WXORP, DXOR y DXORP en la utilizacin de la variante 1 (s, d) cuando no se ejecuta un direccionamiento indexado.
7 26
Ejemplo 1
WXORP (s, d) El siguiente programa enlaza con flanco positivo de XA, los datos de D10 con los datos de D20 y almacena el resultado nuevamente en D10.
Plano de contactos
WXOR_MB1, WXOR_KB1, WXOR_IB1, WXOR0B1
Ejemplo 2
DXORP (s, d) El siguiente programa compara el valor de datos de 32 bits de las entradas X20 hasta X3F con la configuracin de bits de los registros de datos D9 y D10. El resultado se almacena nuevamente en D9 y D10. La cantidad de los bits ajustados en D9 y D10 se almacena en D16. La ejecucin del enlace OR exclusivo se ejecuta con flanco positivo de X6.
Plano de contactos
WXOR_MB2, WXOR_KB2, WXOR_IB2, DXOR0B1
7 27

Ejemplo 3 WXORP (s1, s2, d1)
El siguiente programa ejecuta con flanco positivo de X10, un enlace OR exclusivo de los datos de entrada X10 hasta X1B con los datos de D33. El resultado se almacena en D33 y se emite a las salidas de Y30 hasta Y3B.
Plano de contactos
WXOR_MB3, WXOR_KB3, WXOR_IB3, WXOR0B2
Estos bits se ingresan por lectura con el valor de 0. 2 Estos bits no modifican su estado.
Ejemplo 4
DXORP (s1, s2, d) El siguiente programa ejecuta con flanco positivo de X10, una operacin OR exclusiva con los datos en D20 y D21 y los datos en D30 y D31. El resultado se almacena en D40 y D41.
Plano de contactos
INDICACIN
DXOR_MB4, DXOR_KB4, DXOR_IB4, DXOR0B2
7 28
BKXOR, BKXORP
7.1.6
BKXOR, BKXORP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
FileRegister

Palabra

Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
BKXORME1, BKXORKE1, BKXORIE1
GX Developer
BKXORGE1
Variables
Operando s1 s2 d n
Valor de comando Primera direccin del operando en el cual estn almacenados los datos para la operacin. Primera direccin de los datos con los cuales se ejecuta la operacin, o bien primera direccin del operando en el cual se almacenan estos datos. Primera direccin del operando en el cual se almacena el resultado. Cantidad de bloques de datos con los cuales se ejecuta la operacin OR exclusiva.
Tipo de datos
BIN 16 bits
7 29
BKXOR, BKXORP
Funcionamiento Operaciones OR exclusivas de bloques de 16 bits BKXOR Operacin OR exclusiva por bloques
La instruccin BKXOR ejecuta una instruccin OR exclusiva con los bloques N de 16 bits a partir de s1 y los bloques N n de 16 bits a partir de s2. El bloque correspondiente de 16 bits del resultado se almacena a partir del operando almacenado en d. La cantidad de bloques con las cuales se ejecuta la operacin, se indica en n.
BKXOR0E1
La constante almacenada en s2 debe tener un valor entre -32768 y 32767.
BKXOR0E2
7 30
BKXOR, BKXORP
Fuentes de error
Ejemplo
BKXORP El siguiente programa ejecuta con flanco positivo de X20, una operacin OR exclusiva de los datos en los registros D100 hasta D102 y de los datos en los registros R0 hasta R2. El resultado se almacena en los registros D200 hasta D202. La cantidad de los bloques de datos (3) de 16 bits integrados en la operacin, se encuentra almacenada en D0.
Plano de contactos
BKXORMB1, BKXORKB1, BKXORIB1, BKXOR0B1
7 31
WXNR, WXNRP, DXNR, DXNRP

7.1.7 WXNR, WXNRP, DXNR, DXNRP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Largo de bloque
H P (16#)
ndice
Pasos
Operandos MELSEC A
Carry Flag M9012
WXNR s d

K1 K4
5
1
s1 s2 d1

7
1
DXNR s d
1
K1 K8
9
1
Operandos Operandos internos (Sistema, Operador) Bit Palabra FileRegister MELSECNET/10 Directo J\ Bit Mdulos Registro especiales de ndice Zn Palabra U\G WXNR, WXNRP Constantes K, H (16#) Otros Error Flag Pasos
Operandos MELSEC Q
s d s1 s2 d
3 4
DXNR, DXNRP s d s1 s2 d1
1
41)
42)
7 32
GX IEC Developer
Plano de contactos
WXNR_ME1, WXNR_KE1, WXNR_IE1
GX Developer
WXNR_GE1
Variables
Operando s d s1 s2 d (con WXNRP d1)
Valor de comando Datos con los cuales se ejecuta la operacin NOR exclusiva, o bien primera direccin del operando en el cual se almacenan estos datos. Datos con los cuales se ejecuta la operacin NOR exclusiva, o bien primera direccin del operando en el cual se almacenan estos datos. Primera direccin del operando en el cual se almacena el resultado.
Tipo de datos
BIN 16/32 bits
Funcionamiento
Lgica NOR exclusiva WXNR Datos de 16 bits
La lgica NOR exclusiva forma el producto lgico de la suma de dos variables de entrada (Y= (A+B) x (A+B)). 1. Variante: De los datos de 16 bits indicados en s y d, se forma un enlace lgico NOR exclusivo. El resultado se emite al operando indicado en d.
WXNR0E1
7 33

2. Variante:
De los datos de 16 bits indicados en s1 y s2, se forma un enlace lgico NOR exclusivo. El resultado se emite al operando indicado en d. En caso de la utilizacin de una instruccin WXNRP se emite el resultado a los operandos indicados en d1.
WXNR0E2
7 34

Datos de 32 bits
DXNR
1. Variante: De los datos de 32 bits indicados en s y d, se forma un enlace lgico NOR exclusivo. El resultado se emite al operando indicado en d.
DXNR0E1
2. Variante (Serie QnA/System Q) De los datos de 32 bits indicados en s1 y s2, se forma un enlace lgico NOR exclusivo. El resultado se emite al operando indicado en d.
DXNR0E2
7 35

Ejemplo 1 WXNRP (s, d)
En el siguiente programa con flanco positivo de XC, se compara la configuracin de bits del valor de datos de 16 bits de las entradas X30 hasta X3F con el valor de datos en D99 mediante una operacin NOR exclusiva y se almacena el resultado de operacin nuevamente en D99. La cantidad de bits aplicados se almacena en D7.
Plano de contactos
WXNR_MB1, WXNR_KB1, WXNR_IB1, WXNR0B1
7 36
Ejemplo 2
DXNRP (s, d) En el siguiente programa con flanco positivo de X6, se compara la configuracin de bits del valor de datos de 32 bits de las entradas X20 hasta X3F con el valor de datos en D16 y D17 mediante una operacin NOR exclusiva y se almacena el resultado de operacin nuevamente en D16 y D17. La cantidad de bits aplicados se almacena en D18.
Plano de contactos
WXNR_MB2, WXNR_KB2, WXNR_IB2, DXNR0B1
Ejemplo 3
WXNRP (s1, s2, d1) En el siguiente programa con flanco positivo de X0, se ejecuta una operacin NOR exclusiva con el valor de datos de 16 bits de las entradas X30 hasta X3F y el valor de datos en D99 y se almacena el resultado de operacin en D7.
Plano de contactos
WXNR_MB3, WXNR_KB3, WXNR_IB3, WXNR0B2
7 37

Ejemplo 4 DXNRP (s1, s2, d)
En el siguiente programa con flanco positivo de X10, se ejecuta una operacin NOR exclusiva con los datos de 32 bits en los registros D20 y D21 y con los datos en D10 y D11 y se almacena el resultado de operacin en D40 y D41.
Plano de contactos
WXNR_MB4, WXNR_KB4, WXNR_IB4, DXNR0B2
INDICACIN
7 38
BKXNR, BKXNRP
7.1.8
BKXNR, BKXNRP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
FileRegister

Palabra

Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
BKXNRME1, BKXNRKE1, BKXNRIE1
GX Developer
BKXNRGE1
Variables
Operando s1 s2 d n
Valor de comando Primera direccin del operando en el cual estn almacenados los datos para la operacin. Primera direccin de los datos con los cuales se ejecuta la operacin, o bien primera direccin del operando en el cual se almacenan estos datos.
Tipo de datos
BIN 16 bits Primera direccin del operando en el cual se almacena el resultado de la operacin. Cantidad de bloques de datos con los cuales se ejecuta la operacin NOR exclusiva.
7 39
BKXNR, BKXNRP
Funcionamiento Operaciones NOR exclusivas de bloques de datos de 16 bits BKXNR777 Operacin NOR exclusiva por bloques
La instruccin BKXNR ejecuta una instruccin NOR exclusiva con los bloques N de 16 bits a partir de s1 y los bloques N n de 16 bits a partir de s2. El bloque correspondiente de 16 bits del resultado se almacena a partir del operando almacenado en d. La cantidad de bloques con las cuales se ejecuta la operacin, se indica en n.
BKXNR0E1
BKXNR0E2
7 40
BKXNR, BKXNRP
Fuentes de error
Ejemplo
BKXNRP El siguiente programa ejecuta con flanco positivo de X20, una operacin NOR exclusiva de los datos en los registros D100 hasta D102 y de los datos en los registros R0 hasta R2. El resultado se almacena en los registros D200 hasta D202. La cantidad de los bloques de datos (3) de 16 bits integrados en la operacin, se encuentra almacenada en D0.
Plano de contactos
BKXNRMB1, BKXNRKB1, BKXNRIB1, BKXNR0B1
7 41
7.2
Con las instrucciones de rotacin descritas a continuacin, pueden rotarse en s y por bits, los valores de datos almacenados transitoriamente en los acumuladores y registros. La rotacin puede efectuarse hacia la derecha como tambin hacia la izquierda.
ROT_0E1
Las instrucciones de rotacin pueden aplicarse opcionalmente con arrastre (Carry Flag). La instruccin se utiliza tanto en aplicaciones de 16 bits como tambin de 32 bits. En total estn disponibles 16 instrucciones diferentes de rotacin.
Funcin
Instruccin MELSEC en el editor MELSEC ROR
Instruccin IEC en el editor IEC ROR_M RORP_M RCR_M RCRP_M ROL_M ROLP_M RCL_M RCLP_M DROR_M DRORP_M DRCR_M DRCRP_M DROL_M DROLP_M DRCL_M DRCLP_M
Rotacin de datos hacia la derecha (16 bits)
RORP RCR RCRP ROL
Rotacin de datos hacia la izquierda (16 bits)
ROLP RCL RCLP DROR
Rotacin de datos hacia la derecha (32 bits)
DRORP DRCR DRCRP DROL
Rotacin de datos hacia la izquierda (32 bits)
DROLP DRCL DRCLP
INDICACIN
7.2.1
7 42
ROR, RORP, RCR, RCRP
7.2.1
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X n

1
Largo de bloque
Constante Puntero Nivel K
Y M L
H (16#) P
ndice
Pasos
Operandos MELSEC A
Carry Flag M9012
3
1

Operandos MELSEC Q
FileRegister


Otros
Error Flag
Pasos
d n
GX IEC Developer
Plano de contactos
ROR__ME1, ROR__KE1, ROR__IE1
GX Developer
ROR__GE1
INDICACIN
En la serie A se rota siempre en el registro A0. Debido a este motivo falta el operando d en la programacin de este comando en la serie A.
Operando d n Valor de comando Direccin inicial del operando con el cual se ejecuta la operacin de rotacin. Este operando es siempre A0 para la serie A. Cantidad de rotaciones (0 a 15). Tipo de datos BIN 16 bits
Variables
7 43

Funcionamiento Rotacin de datos hacia la derecha (16 bits) ROR Instruccin de rotacin sin carry flag
La instruccin ROR rota los bits de datos en el operando indicado en d (A0) hacia la derecha por la cantidad de n bits. En esto no se considera el arrastre (carry flag). El carry flag (A-serie = M9012, serie QnA/System Q = SM700) asume el valor del ltimo bit rotado de b0 hacia b15.
ROR_0E1
Rotacin por n bits 2 Carry Flag
RCR
Instruccin de rotacin con carry flag
La instruccin RCR rota los bits de datos en el operando indicado en d (A0) hacia la derecha por la cantidad de n bits e integra en esto el carry flag. El carry flag (serie A = M9012, serie Q/ System Q = SM700) asume en esto el valor de los bits desplazados por n posiciones. El estado existente antes de la rotacin del carry flag (0 1) se desplaza en d (A0) desde b15 por n posiciones hacia la derecha.
RCR_0E1
INDICACIN
Solo para Serie Q y System Q: Cuando se determin en d un operando de bit, se ejecuta una operacin de rotacin con un operando en el ancho de datos indicado. La cantidad de posiciones con las cuales se rotan los bits, se determina por el resto de la siguiente divisin: Cantidad de rotaciones n / Cantidad de bits Una rotacin de 16 giros de 12 bits correspondera, por ejemplo, a una rotacin de 4 bits, ya que el resto de la divisin de 16/12 es igual a 4. Esto se debe al hecho que el bit x de 12 bits se encuentra despus de 12 rotaciones nuevamente en la posicin donde estuvo antes de la rotacin. Debido a este motivo debe indicarse para n un valor de 0 a 15.
7 44
Ejemplo 1
RORP (Serie Q y System Q) El siguiente programa rota con flanco positivo de XC, el contenido de D0 por 3 bits hacia la derecha.
Plano de contactos
ROR__MB1, ROR__KB1, ROR__IB1, ROR_0B1
Contenido de los bits b0-b2 antes de la rotacin 2 Contenido de los bits b4-b15 antes de la rotacin 3 Contenido del bit b3 antes de la rotacin 4 Contenido del bit b2 antes de la rotacin 5 Carry Flag
Ejemplo 2
RCRP (Serie Q y System Q) El siguiente programa rota con flanco positivo de XC, el contenido de D0 por 3 bits hacia la derecha bajo integracin del carry flag SM700. El estado (0/1) existente en SM700 antes de la rotacin se desplaza por 3 posiciones hacia la derecha.
Plano de contactos
ROR__MB2, ROR__KB2, ROR__IB2, RCR_0B1
Contenido de los bits b1 y b0 antes de la rotacin 2 Contenido del carry flag antes de la rotacin 3 Contenido de los bits b4-b15 antes de la rotacin 4 Contenido del bit b3 antes de la rotacin 5 Contenido del bit b2 antes de la rotacin 6 Carry Flag
7 45
ROL, ROLP, RCL, RCLP

7.2.2 ROL, ROLP, RCL, RCLP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q

1
Largo de bloque
Y M L
H (16#) P
ndice
Pasos
Operandos MELSEC A
Carry Flag M9012
3
1

Operandos MELSEC Q
FileRegister


Otros
Error Flag
Pasos
d n
GX IEC Developer
Plano de contactos
ROL__ME1, ROL__KE1, ROL__IE1
GX Developer
ROL__GE1
INDICACIN
En la serie A se rota siempre en el registro A0. Debido a este motivo falta el operando d en la programacin de este comando en la serie A.
Operando d n Valor de comando Direccin inicial del operando con el cual se ejecuta la operacin de rotacin. Este operando es siempre A0 para la serie A. Cantidad de rotaciones (0 a 15). Tipo de datos BIN 16 bits
Variables
7 46
Funcionamiento
Rotacin de datos hacia la izquierda (16 bits) ROL Instruccin de rotacin sin carry flag
La instruccin ROL rota los bits de datos en d (A0) por n bits hacia la izquierda. En esto no se considera el arrastre (carry flag). El carry flag (A-Serie = M9012, Serie Y/System Q = SM700) asume el valor del ltimo bit rotado de b15 hacia b0.
ROL_0E1
RCL
La instruccin RCL rota los bits de datos en el operando indicado en d (A0) hacia la izquierda por la cantidad de n bits e integra en esto el carry flag. El carry flag (serie A = M9012, serie Q/ System Q = SM700) asume en esto el valor de los bits desplazados por n posiciones. El estado existente antes de la rotacin del carry flag (0 1) se desplaza en d (A0) desde b0 por n posiciones hacia la izquierda.
RCL_0E1
Rotacin por n bits 2 Carry Flags
INDICACIN
Solo para Serie Q y System Q: Cuando se determin en d un operando de bit, se ejecuta una operacin de rotacin con un operando en el ancho de datos indicado. La cantidad de posiciones con las cuales se rotan los bits, se determina por el resto de la siguiente divisin: Cantidad de rotaciones n / Cantidad de bits Una rotacin de 16 giros de 12 bits correspondera, por ejemplo, a una rotacin de 4 bits, ya que el resto de la divisin de 16/12 es igual a 4. Esto se debe al hecho que el bit x de 12 bits se encuentra despus de 12 rotaciones nuevamente en la posicin donde estuvo antes de la rotacin. Debido a este motivo debe indicarse para n un valor de 0 a 15.
7 47

Ejemplo 1 ROLP (Serie Q y System Q)
El siguiente programa rota con flanco positivo de XC, el contenido de D0 por 3 bits hacia la izquierda.
Plano de contactos
ROL__MB1, ROL__KB1, ROL__IB1, ROL_0B1
Contenido del bit b12 antes de la rotacin 2 Contenido de los bits b11 y b0 antes de la rotacin 3 Contenido de los bits b15 y b13 antes de la rotacin 4 Contenido del bit b12 antes de la rotacin 5 Carry Flag
Ejemplo 2
RCLP (Serie Q y System Q) El siguiente programa rota con flanco positivo de XC, el contenido de D0 por 3 bits hacia la izquierda bajo integracin del carry flag SM700. El estado (0/1) existente en SM700 antes de la rotacin se desplaza por 3 posiciones hacia la izquierda.
Plano de contactos
ROL__MB2, ROL__KB2, ROL__IB2, RCL_0B1
Contenido del bit b12 antes de la rotacin 2 Contenido de los bits b11 y b0 antes de la rotacin 3 Contenido de los carry flags 4 Contenido de los bits b14 y b15 antes de la rotacin 5 Contenido del carry flag antes de la rotacin 6 Carry Flag
7 48
DROR, DRORP, DRCR, DRCRP
7.2.3
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q

1
Largo de bloque
Y M L
H (16#) P
ndice
Pasos
Operandos MELSEC A
Carry Flag M9012
3
1

Operandos MELSEC Q
FileRegister


Otros
Error Flag
Pasos
d n
GX IEC Developer
Plano de contactos
DROR_ME1, DROR_KB1, DROR_IE1
GX Developer
DROR_GE1
INDICACIN
En la serie A se rota siempre en los registros A0 y A1. Debido a este motivo falta el operando d en la programacin de este comando en la serie A.
Operando d n Valor de comando Tipo de datos
Variables
Primera direccin del operando con el cual se ejecuta la operacin de rotacin. BIN 32 bits Estos operandos son siempre A0 y A1 para la serie A. Anzahl der Rotationen (0 bis 31). BIN 16 bits
7 49

Funcionamiento Rotacin de datos hacia la derecha (32 bits) DROR Instruccin de rotacin sin carry flag
La instruccin DROR rota los bits de datos en d (A0) por n bits hacia la derecha. En esto no se considera el arrastre (carry flag). El carry flag (Serie A = M9012, Serie Q/System Q = SM700) asume el valor del ltimo bit rotado de b0 hacia b31.
DROR0E1
DRCR
La instruccin DRCR rota los bits de datos en el operando indicado en d (A0) hacia la derecha por la cantidad de n bits e integra en esto el carry flag. El carry flag (serie A = M9012, serie Q/ System Q = SM700) asume en esto el valor de los bits desplazados por n posiciones. El estado existente antes de la rotacin del carry flag (0 1) se desplaza en d (A0, A1) desde b31 por n posiciones hacia la derecha.
DRCR0E1
INDICACIN
Solo para Serie Q y System Q Cuando se determin en d un operando de bit, se ejecuta una operacin de rotacin con un operando en el ancho de datos indicado. La cantidad de posiciones con las cuales se rotan los bits, se determina por el resto de la siguiente divisin: Cantidad de rotaciones n / Cantidad de bits Una rotacin de 31 giros de 24 bits correspondera, por ejemplo, a una rotacin de 7 bits, ya que el resto de la divisin de 31/24 es igual a 7. Esto se debe al hecho que el bit x de 24 bits se encuentra despus de 24 rotaciones nuevamente en la posicin donde estuvo antes de la rotacin. Para n debe indicarse un valor de 0 a 31.
7 50
Ejemplo 1
DRORP (Serie Q y System Q) El siguiente programa rota con flanco positivo de XC, el contenido de D0 y D1 por 4 bits hacia la derecha.
Plano de contactos
1 2
Contenido de los bits b3 y b0 antes de la rotacin Contenido de los bits b31 y b4 antes de la rotacin 3 Contenido del bit b3 antes de la rotacin 4 Carry Flag
DROR_MB1, DROR_KB1, DROR_IB1, DROR0B1
Ejemplo 2
DRCRP (Serie Q y System Q) El siguiente programa rota con flanco positivo de XC, el contenido de D0 y D1 por 4 bits hacia la derecha bajo integracin del carry flag SM700. El estado (0/1) existente en SM700 antes de la rotacin se desplaza por 4 posiciones hacia la derecha.
Plano de contactos
1 2
Contenido de los bits b2 y b0 antes de la rotacin Contenido del carry flag antes de la rotacin 3 Contenido de los bits b5 y b31 antes de la rotacin 4 Contenido del bit b4 antes de la rotacin 5 Contenido del bit b3 antes de la rotacin 6 Carry Flag
INDICACIN
DROR_MB2, DROR_KB2, DROR_IB2, DRCR0B1
7 51
DROL, DROLP, DRCL, DRCLP

7.2.4 DROL, DROLP, DRCL, DRCLP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q

1
Largo de bloque
Y M L
H (16#) P
ndice
Pasos
Operandos MELSEC A
Carry Flag M9012
3
1

Operandos MELSEC Q
FileRegister


Constantes E
Otros
Error Flag
Pasos
d n
GX IEC Developer
Plano de contactos
DROL_ME1, DROL_KE1, DROL_IE1
GX Developer
DROL_GE1
INDICACIN
En la serie A se rota siempre en los registros A0 y A1. Debido a este motivo falta el operando d en la programacin de este comando en la serie A.
Operando d n Valor de comando Tipo de datos
Variables
Primera direccin del operando con el cual se ejecuta la operacin de rotacin. BIN 32 bits Estos operandos son siempre A0 y A1 para la serie A. Anzahl der Rotationen (0 bis 31). BIN 16 bits
7 52
Funcionamiento
Rotacin de datos hacia la izquierda (32 bits) DROL Instruccin de rotacin sin carry flag
La instruccin DROL rota los bits de datos en d (A0) por n bits hacia la izquierda. En esto no se considera el arrastre (carry flag). El carry flag (Serie A = M9012, Serie Q/System Q = SM700) asume el valor del ltimo bit rotado de b31 hacia b0.
DROL0E1
DRCL
La instruccin DRCL rota los bits de datos en el operando indicado en d (A0) hacia la izquierda por la cantidad de n bits e integra en esto el carry flag. El carry flag (serie A = M9012, serie Q/ System Q = SM700) asume en esto el valor de los bits desplazados por n posiciones. El estado existente antes de la rotacin del carry flag (0 1) se desplaza en d (A0, A1) desde b31 por n posiciones hacia la izquierda.
DROL0E1
INDICACIN
Solo para Serie Q y System Q Cuando se determin en d un operando de bit, se ejecuta una operacin de rotacin con un operando en el ancho de datos indicado. La cantidad de posiciones con las cuales se rotan los bits, se determina por el resto de la siguiente divisin: Cantidad de rotaciones n / Cantidad de bits Una rotacin de 31 giros de 24 bits correspondera, por ejemplo, a una rotacin de 7 bits, ya que el resto de la divisin de 31/24 es igual a 7. Esto se debe al hecho que el bit x de 24 bits se encuentra despus de 24 rotaciones nuevamente en la posicin donde estuvo antes de la rotacin. Para n debe indicarse un valor de 0 a 31.
7 53

Ejemplo 1 DROLP (Serie Q y System Q)
El siguiente programa rota con flanco positivo de XC, el contenido de D0 y D1 por 4 bits hacia la izquierda.
Plano de contactos
DROL__MB1, DROL__KB1, DROL__IB1, DROL0B1
Contenido de los bits b27 y b0 antes de la rotacin 2 Contenido de los bits b31 y b28 antes de la rotacin 3 Contenido del bit b28 antes de la rotacin 4 Carry Flag
Ejemplo 2
DRCLP (Serie Q y System Q) El siguiente programa rota con flanco positivo de XC, el contenido de D0 y D1 por 4 bits hacia la izquierda bajo integracin del carry flag SM700. El estado (0/1) existente en SM700 antes de la rotacin se desplaza por 4 posiciones hacia la izquierda.
Plano de contactos
DROL__MB2, DROL__KB2, DROL__IB2, DRCL0B1
Contenido de los bits b27 y b0 antes de la rotacin 2 Contenido del carry flag antes de la rotacin 3 Contenido de los bits b31 y b29 antes de la rotacin 4 Contenido del bit b28 antes de la rotacin 5 Carry Flag
INDICACIN
7 54
7.3
Las instrucciones de desplazamiento (instrucciones MAYUS) posibilitan el desplazamiento de los datos dentro de una palabra de datos, tanto por bits como tambin por bloques. El desplazamiento puede efectuarse hacia la derecha como tambin hacia la izquierda. En total estn disponibles 12 instrucciones de desplazamiento.
Funcin
Instruccin MELSEC en el Editor MELSEC SFR
Instruccin MELSEC en el editor IEC SFR_M SFRP_M SFL_M SFLP_M BSFR_M BSFRP_M BSFL_M BSFLP_M DSFR_M DSFRP_M DSFL_M DSFLP_M
Desplazamiento de una palabra de datos de 16 bits por n bits
SFRP SFL SFLP BSFR
Desplazamiento de un operando de bit por 1 bit
BSFRP BSFL BSFLP DSFR
Desplazamiento de un operando de palabra por 1 posicin
DSFRP DSFL DSFLP
INDICACIN
7.3.1
7 55
SFR, SFRP, SFL, SFLP

7.3.1 SFR, SFRP, SFL, SFLP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X d n

1
Largo de bloque
Constante K
Y M L
H P (16#)
ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag M9012
K1 K4

Operandos MELSEC Q
FileRegister


Otros
Error Flag
Pasos
d n
GX IEC Developer
Plano de contactos
SFR__ME1, SFR__KE1, SFR__IE1
GX Developer
SFR__GE1
Variables
Operando d n
Valor de comando
Tipo de datos
Primera direccin del operando en el cual estn almacenados los datos para la operacin de desplazamiento. BIN 16 bits Cantidad de desplazamientos (0 a 15).
7 56
Funcionamiento
Desplazamiento de una palabra de datos de 16 bits por n bits SFR Desplazamiento hacia la derecha
La instruccin SFR desplaza por bits, la palabra de datos de 16 bits indicada en d por n bits hacia la derecha.
SFR_0E1
Estos bits se describen con 0. 2 Carry Flag
Los n bits de valor mayor se ajustan en 0, empezando con el bit b15. El bit N n a desplazar (b(n-1)) se desplaza al carry flag (Serie A = M9012, Serie Q/System Q = SM700). En temporizadores o contadores se desplaza el valor real (valor de conteo). No resulta posible un desplazamiento del valor nominal (valor de predeterminacin). En caso de utilizar un operando de bit, resulta posible el desplazamiento dentro de un operando con el ancho de datos indicado (vase el ejemplo 1).
SFL
Desplazamiento hacia la izquierda
La instruccin SFL desplaza por bits, la palabra de datos de 16 bits indicada en d por n bits hacia la izquierda.
SFL_0E1
Los n bits de valor inferior se ajustan en 0, empezando con el bit b0. El bit N n a desplazar (b(15-n)) se desplaza al carry flag (Serie A = M9012, Serie Q/System Q = SM700). En temporizadores o contadores se desplaza el valor real (valor de conteo). No resulta posible un desplazamiento del valor nominal (valor de predeterminacin). En caso de utilizar un operando de bit, resulta posible el desplazamiento dentro de un operando con el ancho de datos indicado (vase el ejemplo 2).
7 57

Ejemplo 1 SFRP
En el siguiente programa con flanco positivo de X20, se desplaza hacia la derecha el contenido de Y10 a Y1B por la cantidad de bits indicados en D0. El estado del bit Y13 se almacena para esto en el carry flag (Serie A = M9012, Serie Q/System Q = SM700).
Plano de contactos
SFR__MB1, SFR__KB1, SFR__IB1, SFR_0B1
Ejemplo 2
SFLP El siguiente programa desplaza el contenido de Y10 a Y18 con flanco positivo de X1C por 3 bits hacia la izquierda. El estado de Y15 se almacena en el carry flag (Serie A = M9012, Serie Q/System Q = SM700).
Plano de contactos
SFR__MB2, SFR__KB2, SFR__IB2, SFL_0B1
7 58
BSFR, BSFRP, BSFL, BSFLP
7.3.2
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q

1
Largo de bloque
Constante K
Y M L
H P (16#)
ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag M9012
Operandos MELSEC Q
FileRegister
Constantes E
Otros U
Error Flag
Pasos
d n
SM0
GX IEC Developer
Plano de contactos
BSFR_ME1, BSFR_KE1, BSFR_IE1
GX Developer
BSFR_GE1
Variables
Operando d n
Valor de comando Primera direccin del operando que se desplaza. Cantidad de los operandos a desplazar.
7 59

Funcionamiento Desplazamiento de operandos de n bits por 1 bit BSFR Desplazamiento hacia la derecha
La instruccin BSFR desplaza los estados de los operandos de bits definidos por un bit hacia la derecha. El proceso de desplazamiento empieza en la direccin de operando indicado en d y se ejecuta para las siguientes direcciones.
BSFR0E1
Este bit se describe con 0. 2 Carry Flag
BSFL
La instruccin BSFL desplaza los estados de los operandos de bits definidos por un bit hacia la izquierda. El proceso de desplazamiento empieza en la direccin de operando indicado en d y se ejecuta para las siguientes direcciones.
BSFL0E1
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El valor en n es negativo. El valor en n supera la cantidad de bits del operando indicado en d (Serie Q/System Q = Cdigo de error 4101).
7 60
Ejemplo 1
BSFRP El siguiente programa con flanco positivo de X8F, desplaza los datos de los rels internos M668 a M676 por un bit hacia la derecha. M668 asume el valor de M669, M669 asume el valor de M670, etc. El estado del primer operando (M668) se deposita en el carry flag (Serie A = M9012, Serie Q/System Q = SM700) y el ltimo operando (M676) asume el valor de 0.
BSFR_MB1, BSFR_KB1, BSFR_IB1, BSFR0B1
Ejemplo 2
BSFLP En el siguiente programa con flanco positivo de X4, se desplazan los estados de las salidas Y60 a Y6F por un operando hacia la izquierda. El estado de la ltima salida (Y6F) se almacena en el carry flag (Serie A = M9012, Serie Q/System Q = SM700) y la primera salida (Y60) se ajusta en 0.
Plano de contactos
BSFR_MB2, BSFR_KB2, BSFR_IB2, BSFL0B1
7 61
DSFR, DSFRP, DSFL, DSFLP

7.3.3 DSFR, DSFRP, DSFL, DSFLP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q

1
Largo de bloque
Constante K
Y M L
H P (16#)
ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag M9012
7 1

Operandos MELSEC Q
FileRegister
Constantes E
Otros
Error Flag
Pasos
d n
SM0
GX IEC Developer
Plano de contactos
DSFR_ME1, DSFR_KE1, DSFR_IE1
GX Developer
DSFR_GE1
Variables
Operando d n
Valor de comando Primera direccin del operando que se desplaza. Cantidad de los operandos a desplazar.
7 62
Funcionamiento
Desplazamiento de n operandos de palabra por 1 direccin DSFR Desplazamiento hacia la derecha
La instruccin DSFR desplaza el contenido de los operandos de palabra definidos por una direccin hacia la derecha. El proceso de desplazamiento empieza en la direccin indicada en d y se ejecuta para las siguientes direcciones. El contenido del operando de valor mayor se ajusta en 0 despus del desplazamiento. En temporizadores o contadores se desplaza el valor real (valor de conteo). No resulta posible un desplazamiento del valor nominal (valor de predeterminacin).
DSFR0E1
Este bit se describe con 0.
DSFL
La instruccin DSFL desplaza el contenido de los operandos de palabra definidos por una direccin hacia la izquierda. El proceso de desplazamiento empieza en la direccin indicada en d y se ejecuta para las siguientes direcciones. El contenido del operando de valor inferior se ajusta en 0 despus del desplazamiento. En temporizadores o contadores se desplaza el valor real (valor de conteo). No resulta posible un desplazamiento del valor nominal (valor de predeterminacin).
DSFL0E1
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El valor en n es negativo. El valor en n supera la cantidad de bits del operando indicado en d (Serie Q/System Q = Cdigo de error 4101).
7 63

Ejemplo 1 DSFRP
El siguiente programa con flanco positivo de XB, desplaza los datos de los registros de datos D683 a D689 por una direccin hacia la derecha. D683 asume el valor de D684, D684 asume el valor de D685, etc. El contenido del ltimo registro de datos (D689) asume el valor de 0.
Plano de contactos
DSFR_MB1, DSFR_KB1, DSFR_IB1, DSFR0B1
Ejemplo 2
DSFLP El siguiente programa con flanco positivo de XB, desplaza los datos de los registros de datos D683 a D689 por una direccin hacia la izquierda. D689 asume el valor de D688, D688 asume el valor de D687, etc. El contenido del ltimo registro de datos (D683) asume el valor de 0.
Plano de contactos
DSFR_MB2, DSFR_KB2, DSFR_IB2, DSFL0B1
7 64
7.4

Las instrucciones de procesamiento de bits posibilitan las modificaciones del estado (aplicacin y reposicin) de bits individuales o bien de rangos completos de bits. A travs de las instrucciones de procesamiento de bits se posibilita tambin la consulta de estados de bits en palabras de datos. En total estn disponibles 10 instrucciones de procesamiento de bits.
Funcin
Instruccin MELSEC en el Editor MELSEC BSET
Instruccin MELSEC en el editor IEC BSET_M BSETP_M BRST_M BRSTP_M TEST_M TESTP_M DTEST_M DTESTP_M BKRST_M BKRSTP_M
Activacin/reposicin de bits individuales
BSETP BRST BRSTP TEST
Consulta de estado de bits individuales en palabras de datos de 16/32 bits
TESTP DTEST DTESTP
Reposicin de rangos de bits
BKRST BKRSTP
7.4.1
7 65
BSET, BSETP, BRST, BRSTP

7.4.1 BSET, BSETP, BRST, BRSTP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q

1
Largo de bloque
Constante K
Y M L
H P (16#)
ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag M9012
7 1

Operandos MELSEC Q
FileRegister


Otros
Error Flag
Pasos
d n
GX IEC Developer
Plano de contactos
BSET_ME1, BSET_KE1, BSET_IE1
GX Developer
BSET_GE1
Variables
Operando d n
Valor de comando Operando en el cual se activan o reponen los bits.
Direccin del bit que se activa o repone.
7 66
Funcionamiento
Activacin/reposicin de bits individuales BSET Activacin de bits individuales en un operando de palabras
La instruccin BSET ajusta el bit N n de un operando de palabra en 1. Para n puede aplicarse un valor entre 0 y 15 (en forma correspondiente, b0 y b15). El operando de palabra se ajusta en d. En caso que el valor en n es mayor a 15, se realiza una ejecucin de la instruccin BSET dentro de los primeros 4 bits (b0 a b3) del operando de palabra. En la siguiente visualizacin se indica el valor de 6 para n y se activa el bit b6.
BSET0E1
Se activa este bit.
BRST
Reposicin de bits individuales en un operando de palabras
La instruccin BRST ajusta el bit N n de un operando de palabra nuevamente en 0. Para n puede aplicarse un valor entre 0 y 15 (corresponediente al b0 y b15). El operando de palabra se ajusta en d. En caso que el valor en n es mayor a 15, se realiza una ejecucin de la instruccin BRST dentro de los primeros 4 bits (b0 a b3) del operando de palabra. En la siguiente ilustracin se indica el valor de 11 para n y se repone el bit b11.
BRST0E1
Se repone este bit.
7 67

Ejemplo BRSTP/BSETP
El siguiente programa con flanco positivo de XB, ajusta el bit b3 de D8 en el valor de 1. El bit b8 se repone con flanco positivo del contacto de reposo XB en el valor de 0.
Plano de contactos
BSET_MB1, BSET_KB1, BSET_IB1, BRST0B1
INDICACIN
La activacin o reposicin de bits individuales en operandos de palabra puede efectuarse tambin con la instruccin SET y RST. En este caso deben indicarse los bits en las palabras de datos en el direccionamiento de los registros. Por ejemplo, el bit b8 en la palabra de datos D5 se direcciona con D5.8.
7 68
TEST, TESTP, DTEST, DTESTP
7.4.2
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Operador) Bit s1 s2 d
FileRegister
Palabra
Otros
Error Flag
Pasos
GX IEC Developer
Plano de contactos
TEST_ME1, TEST_KE1, TEST_IE1
GX Developer
TEST_GE1
Variables
Operando s1 s2 d
Valor de comando Operando en el cual se encuentran los bits a consultar. Indicacin del bit a consultar. Operando de bit en el cual se almacena el resultado de consulta.
Tipo de datos Palabra Palabra Bit
7 69

Funcionamiento
Consulta de estado de bits individuales en palabras de datos de 16/32 bits TEST Instruccin de consulta de 16 bits
La instruccin TEST consulta el estado del bit s2 en el operando de palabra s1. El resultado de consulta se almacena en el operando de bit indicado en d. Se activa el operando de bit indicado en d cuando el bit consultado tiene el esatdo 1; se procede con su reposicin cuando el bit consultado tiene el estado 0. El bit indicado en s2 puede ser un bit cualquiera entre b0 y b15 en una palabra de datos de 16 bits. Al indicar un valor en s2 que resulta mayor a 15, se consulta el bit que sobra cuando el contenido de s2 se divide por 16. Por ejemplo, cuando el contenido de s2 es igual a 18, se consulta el b2 (en la divisin de 18 por 16 sobra el resto de 2). En la siguiente ilustracin se indica el valor de 5 para s2 y se consulta el estado del bit b5 en s1.
1
b15 b5 b0
s1
TEST0E1
Bit consultado
DTEST Instruccin de consulta de 32 bits La instruccin DTEST consulta el estado del bit s2 en el operando de palabra s1 y (s1)+1. El resultado de consulta se almacena en el operando de bit indicado en d. Se activa el operando de bit indicado en d cuando el bit consultado tiene el esatdo 1; se procede con su reposicin cuando el bit consultado tiene el estado 0. El bit indicado en s2 puede ser un bit cualquiera entre b0 y b31 en una palabra de datos de 32 bits. Al indicar un valor en s2 que resulta mayor a 31, se consulta el bit que sobra cuando el contenido de s2 se divide por 32. Por ejemplo, cuando el contenido de s2 es igual a 34, se consulta el b2 (en la divisin de 34 por 32 sobra el resto de 2). En la siguiente ilustracin se indica el valor de 21 para s2 y se consulta el estado del bit b21 en s1.
1
b31 b21 b16b15 b0
(s1)+1
s1
DTEST0E1
Bit consultado
7 70
Ejemplo 1
TESTP El siguiente programa con flanco positivo de SM400, activa el rel interno M0 en funcin del resultado de consulta del bit b10 en la palabra de datos de 16 bits en D0 o bien repone el rel interno M0.
Plano de contactos
1= Reposicin 2= Activacin
TEST_MB1, TEST_KB1, TEST_IB1, TEST0B1
Ejemplo 2
DTESTP El siguiente programa con flanco positivo de SM400, activa la salida Y40 en funcin del resultado de consulta del bit b19 en la palabra de datos de 32 bits en W0 y W1 o bien repone la salida Y40.
Plano de contactos
1= Reposicin 2= Activacin
TEST_MB2, TEST_KB2, TEST_IB2, DTEST0B1
7 71
INDICACIN
Este ejemplo de programa 2 no es ejecutable sin definicin de variables en el cabezal de la Unidad de Organizacin de Programa (POE). Como consecuencia pueden emitirse mensajes de error del compilador o controlador. Mayores informaciones se encuentran en el prrafo 3.5.2 Direccionamiento de secuencia de bits y registro en el GX IEC Developer de estas Instrucciones de Programacin. En vez de la instruccin TEST puede definirse tambin el bit a consultar como contacto de entrada (vase la ilustracin).
TEST_AB1
7 72
BKRST, BKRSTP
7.4.3
BKRST, BKRSTP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Operador) Bit s n

FileRegister

Palabra

Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
BKRSTME1, BKRSTKE1, BKRSTIE1
GX Developer
BKRSTGE1
Variables
Operando s n
Valor de comando Primera direccin de los operandos que se reponen. Cantidad de los operandos a reponer.
7 73
BKRST, BKRSTP
Funcionamiento Reposicin de los rangos de bits BKRST Instruccin de reposicin
La instruccin BKRST repone n bits del operando indicado en s. En los rels internos de errores (F) se repone la cantidad indicada en n de los rels internos de errores que se almacenan en s; el contenido se elimina en funcin de los rels internos de errores de los registros SD64 a SD79. Los datos restantes se desplazan hacia adelante. Adems se almacena la cantidad de las entradas de los rels internos de errores de los registros SD64 a SD79 en el registro SD63. En los temporizadores (T) y contadores (C) se ajustan los valores de ajuste de n temporizadores o contadores en el valor de 0 despus de la ejecucion de la instruccin, adems se reponen los contactos de bobina. En todos los dems operandos de bits se repone la cantidad de bobinas o contactos indicada en s, en el operando indicado en s. En caso que ya se repuso el operando correspondiente, no se modifica su estado despus de la ejecucin de la instruccin.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El valor en n supera la cantidad de bits de los operandos indicados en s (cdigo de error 4101). BKRSTP El siguiente programa con flanco positivo de X0, repone los rels internos M0 a M7.
Ejemplo 1
Plano de contactos
BKRSTMB1, BKRSTKB1, BKRSTIB1, BKRST0B1
7 74
BKRST, BKRSTP
Ejemplo 2
BKRSTP El siguiente programa con flanco positivo de X20, repone los bits empezando con el bit b2 en D10 hasta el bit b1 en D11.
Plano de contactos
BKRST_MB2, BKRST_KB2, BKRST_IB2, BKRST0B2
7 75
BKRST, BKRSTP
7 76
Instrucciones de procesamiento de datos
7.5

Las instrucciones de procesamiento de datos ofrecen la posibilidad de buscar datos en rangos definidos, detectar la cantidad de bits activados, codificar y decodificar datos (tambin para la visualizacin de 7 segmentos), separar o unir valores de datos, buscar valores mximos y mnimos, clasificar datos o bien formar la suma de bloques de datos binarios de 16 y 32 bits. En total estn disponibles 41 instrucciones diferentes para el procesamiento de datos. La siguiente tabla contiene una vista sinptica de todas las instrucciones.
Funcin
Instruccin MELSEC en el Editor MELSEC SER SERP
Instruccin MELSEC en el editor IEC SER_M SERP_M DSER_M DSERP_M SUM_M SUMP_M DSUM_M DSUMP_M DECO_M DECOP_M ENCO_M ENCOP_M SEG_M DIS_M DISP_M UNI_M UNIP_M NDIS_M NDISP_M NUNI_M NUNIP_M WTOB_MD
Bsqueda de datos de 16/32 bits DSER DSERP SUM Control de bits de datos (16/32 bits) SUMP DSUM DSUMP DECO DECOP Codificacin y decodificacin de datos ENCO ENCOP Decodificacin de 7 segmentos Desintegracin e integracin de palabras de datos de 16 bits (unidades de 4 bits) SEG DIS DISP UNI UNIP Desintegracin e integracin de valores de datos de 16 bits (tamao variable de las unidades de bits) NDIS NDISP NUNI NUNIP WTOB WTOB_K_MD WTOB_P_MD Desintegracin e integracin de valores de datos de 16 bits (unidades de bytes) WTOBP WTOB_K_P_MD BTOW_MD BTOW BTOW_K_MD BTOW_P_MD BTOWP BTOW_K_P_MD MAX Bsqueda de valores mximos en datos de 16/32 bits MAXP DMAX DMAXP MAX_M MAXP_M DMAX_M DMAXP_M
7 77
Funcin
Instruccin MELSEC en el Editor MELSEC MIN
Instruccin MELSEC en el editor IEC MIN_M MINP_M DMIN_M DMINP_M SORT_M SORTP_M DSORT_M DSORTP_M WSUM_M WSUMP_M DWSUM_M DWSUMP_M
Bsqueda de valores mnimos en datos de 16/32 bits
MINP DMIN DMINP SORT SORTP
Clasificacin de datos de 16/32 bits DSORT DSORTP WSUM Formacin de sumas de bloques de datos binarios de 16/32 bits WSUMP DWSUM DWSUMP
7 78
SER, SERP, DSER , DSERP
7.5.1
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X s1 s2 n

1
Largo de bloque
Constante K
Y M L
H P (16#)
ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag M9012
9 1

Operandos MELSEC Q
FileRegister
Palabra
Mdulos Registro especiale de ndice s Zn U\G

Otros U
Error Flag
Pasos
s1 s2 d n
SM0
GX IEC Developer
Plano de contactos
SER__ME1, SER__KE1, SER__IE1
GX Developer
SER_GE1
INDICACIN
En la serie A se almacena el resultado de la bsqueda siempre en los registros A0 y A1. Debido a este motivo falta el operando d en la programacin de este comando en la serie A.
7 79
Variables
Operando s1 s2 Valor de comando Valor de datos que se busca o bien primera direccin del operando en el cual se almacena este valor. Datos en los cuales se busca este valor o bien primera direccin del operando en el cual se almacenan estos datos. Primera direccin del operando en el cual se almacena el resultado de bsqueda. Estos operandos son siempre A0 y A1 para la serie A. Cantidad de direcciones para la bsqueda.
Tipo de datos MELSEC IEC ANY16 ANY16/ANY32 Palabra Secuencia de bits [1..2] de ANY16/ANY32 ANY16
d n
Funcionamiento
Bsqueda de datos SER (Serie A y Q/System Q) / SERP (Serie Q/System Q)Bsqueda de datos de 16 bits La instruccin SER posibilita la bsqueda de determinados datos dentro de un rango definido. La bsqueda empieza a partir de la direccin inicial indicada en s2. El valor de datos buscados se determina en s1. Por lo tanto, s1 define el trmino de bsqueda. El largo del rango de bsqueda, esto quiere decir, la cantidad de direcciones, se determina en n. En la serie Q o bien el System Q se almacena el resultado de bsqueda en (Array_d[1]) y (Array_d[2]). Despus de la ejecucin de la bsqueda se almacena la posicin de la primera direccin en la cual se encuentra en valor de datos buscado, en el (Array_d[1]). (Array_d[2]) contiene la cantidad de datos encontrados que son idnticos con el trmino de bsqueda. En la serie A se almacena la posicin de la primera direccin del valor de datos encontrado, en el registro A0. La cantidad de datos encontrados, se almacena en el registro A1.
1 2
Trmino de bsqueda Direccin inicial de la bsqueda 3 Rango de bsqueda 4 Valores coincidentes 5 Resultado de bsqueda 6 Direccin del primer valor encontrado 7 Cantidad de valores encontrados
SER_0E1
Si el valor en n es negativo o igual a 0, no se ejecuta la bsqueda de datos. Werden bei der Suchoperation keine bereinstimmenden Daten gefunden, wird in (Array_[d1]) und (Array_d[2]) bzw. in den Registern A0 und A1 0 eingetragen.
7 80
INDICACIN
Serie Q y System Q Cuando los datos a buscar estn almacenados en secuencia ascendente, puede abreviarse el tiempo de procesamiento mediante la aplicacin de la bsqueda binaria con el rel interno de diagnstico SM702 activado.
SM702 CON:
El rango de datos para la ejecucin de la bsqueda, se divide en dos y en funcin del tamao del trmino de bsqueda se decide en cul mitad se encuentra el trmino. Esta mitad del trmino de bsqueda se divide nuevamente en dos y se selecciona otra vez una mitad para la continuacin de la bsqueda. Este proceso se continua hasta encontrar el trmino de bsqueda.
1 2
Trmino de bsqueda Rango de bsqueda 3 Comparacin con el trmino de bsqueda 4 Secuencia de procesamiento 5 Datos para la bsqueda
DSER0E2
SM702 DESC:
La bsqueda de datos en la cual se compara el trmino de bsqueda con cada valor de datos, se inicia al comienzo del rango de datos a buscar. En caso que el rango de datos a buscar no est clasificado segn su tamao, no resulta posible alcanzar un resultado correcto de bsqueda en el caso de una bsqueda con un rel interno de diagnstico SM702 activado.
7 81
DSER/ DSERP (Serie Q y System Q) Bsqueda de datos de 32 bits La instruccin DSER posibilita la bsqueda de determinados datos de 32 bits dentro de un rango definido. La bsqueda empieza a partir de la direccin inicial indicada en s2 (2 x n direcciones). El valor de datos buscado se determina en s1 y (s1)+1. s1 y (s1)+1 definen por lo tanto el trmino de bsqueda. El largo del rango de bsqueda, esto quiere decir, la cantidad de direcciones, se determina en n. El resultado de bsqueda se almacena en d y d1 como secuencia de bits [1..2] de ANY16. Despus de la ejecucin de la bsqueda se almacena la posicin de la primera direccin en la cual se encuentra en valor de datos buscado, en d (Array_d[1]). (Array_d[2]) contiene la cantidad de datos encontrados que son idnticos con el trmino de bsqueda.
1 2
Trmino de bsqueda Direccin inicial de la bsqueda 3 Rango de bsqueda 4 Valores coincidentes 5 Resultado de bsqueda 6 Direccin del primer resultado encontrado 7 Cantidad de valores encontrados
DSER0E1
Si el valor en n es negativo o igual a 0, no se ejecuta la bsqueda de datos. En caso de no encontrar datos coincidentes en la operacin de bsqueda, el contenido almacenado en (Array_d[1]) y (Array_d[2]) es igual a 0.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El rango de direcciones indicadas en n, empezando con s2, se encuentra fuera del rango previsto para el almacenamiento del operando (cdigo de error 4101). Mayores informaciones para la utilizacin del direccionamiento indexado se encuentran en el Cap. 3.6.
7 82
Ejemplo 1
SERP (Serie Q y System Q) El ejemplo muestra un programa que con flanco positivo de X20, compara los datos de D100 a D105 con el valor de datos en D0. La primera posicin coincidente se almacena en W0 y la cantidad de posiciones en W1.
Plano de contactos
1 2
Trmino de bsqueda Datos para la bsqueda 3 Resultado de bsqueda 4 Direccin del primer resultado encontrado 5 Cantidad de valores encontrados
SER__MB1, SER__KB1, SER__IB1, SER_0B1
7 83

Ejemplo 2 DSERP (Serie Q y System Q)
El ejemplo muestra un programa que con flanco positivo de X20, compara los datos de D100 a D111 con el valor de datos en D11 y D10. La primera posicin coincidente se almacena en W0 y la cantidad de posiciones en W1.
Plano de contactos
1 2
Trmino de bsqueda Datos para la bsqueda 3 Resultado de bsqueda 4 Direccin del primer resultado encontrado 5 Cantidad de valores encontrados
SER__MB2, SER__KB2, SER__IB2, DSER_0B1
INDICACIN
7 84
SUM, SUMP, DSUM, DSUMP
7.5.2
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X Y M L S B F Operandos de palabra (16 bits) T C D W R A0 A1 Z V Constante Puntero Nivel K H (16#) P I N
Largo de bloque
ndice
Pasos
Operandos MELSEC A
Carry Flag M9012
SUM s DSUM s
1
K1 K4
3 1
K1 K4
3 1

Operandos MELSEC Q
FileRegister


Palabra


Otros
Error Flag
Pasos
GX IEC Developer
Plano de contactos
SUM__ME1, SUM__KE1, SUM__IE1
GX Developer
SUM_GE1
INDICACIN
En la serie A se almacena la cantidad de bits activados siempre en el registro A0. Debido a este motivo falta el operando d en la programacin de este comando en la serie A.
Variables
Operando s d
Valor de comando Primera direccin del operando en el cual se cuentan los bits activados. Primera direccin del operando en el cual se almacena la cantidad de bits activados. Este operando es siempre A0 para la serie A.
7 85

Funcionamiento Control de bits de datos SUM 16 bits
Con la instruccin SUM puede determinarse la cantidad de bits que se activaron en una palabra de datos de 16 bits. El rango de direcciones a controlar, se define en s. La suma de los bits activados se almacena en d (A0) despus de la ejecucin de la instruccin.
1 2
Conteo de los bits activados Cantidad de bits activados con codificacin binaria
SUM_0E1
DSUM
32 bits
Con la instruccin DSUM puede determinarse la cantidad de bits que se activaron en una palabra de datos de 32 bits. El rango de direcciones a controlar, se define en s. La suma de los bits con el valor de 1 se almacena en d (A0) despus de la ejecucin de la instruccin.
1 2
Conteo de los bits activados Cantidad de bits activados con codificacin binaria
DSUM0E1
7 86
Ejemplo 1
SUMP (Serie Q y System Q) En el siguiente programa con flanco positivo de X10, se determina la suma de las entradas activadas (ajustadas en 1) entre X8 y X17 y se almacena en D0.
Plano de contactos
Almacenamiento de los bits activados en D0

SUM__MB1, SUM__KB1, SUM__IB1, SUM_0B1
Ejemplo 2
DSUMP (Serie Q y System Q) En el siguiente programa con flanco positivo de X10, se determina la suma de los bits activados en D100 y D101 y se almacena luego en D0.
Plano de contactos
Almacenamiento de los bits activados en D0

SUM__MB2, SUM__KB2, SUM__IB2, DSUM_0B1
7 87
DECO, DECOP
INDICACIN
Este ejemplo de programa 2 no es ejecutable sin definicin de variables en el cabezal de la Unidad de Organizacin de Programa (POE). Como consecuencia pueden emitirse mensajes de error del compilador o controlador. Mayores informaciones se encuentran en el prrafo 3.5.2 Direccionamiento de secuencia de bits y registro en el GX IEC Developer de estas Instrucciones de Programacin.
7.5.3
DECO, DECOP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X Y M L S B F Operandos de palabra (16 bits) T C D W R A0 A1 Z V Constante Puntero Nivel K
Largo de bloque
H P (16#)
ndice
Pasos
Operandos MELSEC A
Carry Flag M9012
s d n
1
9 1

Operandos MELSEC Q
FileRegister

Otros
Error Flag
Pasos
s d n
SM0
GX IEC Developer
Plano de contactos
GX Developer
DECO_ME1, DECO_KE1, DECO_IE1
DECO_GE1
Variables
Operando s d n
Valor de comando Datos codificados u operando en el cual estn almacenados estos datos. Primera direccin del operando en el cual se almacena el valor decodificado. Cantidad de bits que contienen los datos codificados.
Tipo de datos BIN 16 bits Direccin BIN 16 bits
7 88
DECO, DECOP
Funcionamiento
Decodificacin de datos de 8 hacia 256 bits DECO Decodificacin de datos
La instruccin DECO decodifica los datos del operando indicado en s. El valor contenido en este con codificacin binaria se decodifica a un nmero decimal. Este nmero decimal (mx. 256) indica el bit X (bX) que se activa, en funcin del bit N 2x del operando indicado en d. Con n se define la cantidad de direcciones en s que contienen los datos codificados. En n debe ajustarse un valor entre 1 y 8. Cuando n es igual a 0, no se ejecuta un procesamiento de la instruccin y el rango de direcciones se mantiene sin modificacin alguna. Un operando de bit se procesa como bit individual y un operando de palabra como valor de datos de 16 bits.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El valor en n no se encuentra entre 1 y 8 (Serie Q/System Q =Cdigo de error 4100). El bit X de d se encuentra fuera del rango previsto para el almacenamiento del operando (Serie Q/System Q = Cdigo de error 4101).
Ejemplo
DECOP El siguiente programa con flanco positivo de X20, codifica los datos de X0 a X2 y almacena el resultado en M10 a M17. Ya que el valor con codificacin binaria se encuentra integrado en X0 a X2, se activa el bit b6 (M16) en M10 a M17.
Plano de contactos
1 2
Valor 6 con codificacin binaria Cuando el valor con codificacin binaria se indica con 4 bits, se requieren 8 bits para la visualizacin.
INDICACIN
DECO_MB1, DECO_KB1, DECO_IB1, DECO0B1
7 89
ENCO, ENCOP
7.5.4 ENCO, ENCOP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X Y M L S B F Operandos de palabra (16 bits) T C D W R A0 A1 Z V Constante Puntero Nivel K H (16#) P I N
Largo de bloque
ndice
Pasos
Operandos MELSEC A
Carry Flag M9012
s d n
1
9
1

Operandos MELSEC Q
FileRegister


Otros
Error Flag
Pasos
s d n
SM0
GX IEC Developer
Plano de contactos
ENCO_ME1, ENCO_KE1, ENCO_IB1
GX Developer
ENCO_GE1
Variables
Operando s d n
Valor de comando Datos decodificados u operando en el cual estn almacenados estos datos. Operando en el cual se almacenan los datos codificados. Cantidad de bits en los cuales se almacena el valor codificado.
Tipo de datos
BIN 16 bits
7 90
ENCO, ENCOP
Funcionamiento
Codificacin de datos de 256 hacia 8 bits ENCO Codificacin de datos
La instruccin ENCO codifica los datos de un registro de datos con hasta 256 bits hacia una secuencia de datos binaria de 8 bits. En s se determina la direccin inicial del operando cuyos datos deben codificarse. El bit X activado en s indica con X el valor decimal que se almacena en d con codificacin binaria. En n se indica la cantidad de bits del operando en el cual se almacena el resultado codificado y que se indica en d. En n debe ajustarse un valor entre 0 y 8. Cuando n es igual a 0, no se ejecuta un procesamiento de la instruccin y el rango de direcciones se mantiene sin modificacin alguna. Un operando de bit se procesa como bit individual y un operando de palabra como valor de datos de 16 bits. En caso que ms de un bit tiene el valor de 1, se inicia el procesamiento con el bit ms alto. Fuentes de error En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El valor en n no se encuentra entre 0 y 8 (Serie Q/System Q =Cdigo de error 4100). Todos los bits en s son iguales a 0 hasta el bit X en la ejecucin de la instruccin ENCO. El valor X del bit activado X en s se encuentra fuera del rango que puede indicarse en forma binaria con 0 a 8 bits (Serie Q/System Q = Cdigo de error 4101). Todos los bits en s son idnticos con d hasta el bit X (Serie Q/System Q = Cdigo de error 4100). Ejemplo ENCOP En el siguiente programa con flanco positivo de X20, se leen y codifican los datos de M10 a M17 y se almacenan como valor binario en D8.
1 2
Cuando se codifica binariamente el bit activado con 4 bits, puede indicarse un rango de 8 bits. 3 con codificacin binaria para activacin de bit 3 (M13)
ENCO_MB1, ENCO_KB1, ENCO_IB1, ENCO0B1
INDICACIN
7 91
SEG, SEGP
7.5.5 SEG, SEGP
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
La funcin de la instruccin SEG como decodificacin de 7 segmentos resulta posible solamente cuando no se ha activado el rel interno especial M9052. En caso de haber aplicado el rel interno especial M9052, la instruccin SEG asume la funcin de una actualizacin parcial.
Operandos Operandos de bit X Y M L S B F Operandos de palabra (16 bits) T C D W R A0 A1 Z V Constante Puntero Nivel K
Largo de bloque
H (16#) P
ndice
Pasos
Operandos MELSEC A
Carry Flag M9012
s d
1
K1
2 1
El largo de bloque puede elegirse entre K1 y K4 para las CPUs de A3H, A3M o AnN. En todas las dems CPUs se omite el largo de bloque definido y se procesa automticamente el K2 (con 8 bits). 2 La cantidad de pasos en caso de utilizacin de una CPU de AnA, AnAS o AnU se indica en el prrafo 3.10.2 Con una CPU de AnA, AnAS y AnU de estas Instrucciones de Programacin.
Operandos MELSEC Q

FileRegister


Palabra


Otros
Error Flag
Pasos
GX IEC Developer
Plano de contactos
SEG__ME1, SEG__ME1, SEG__IE1
GX Developer
SEG__GE1
Variables
Operando s d
Valor de comando Datos que deben convertirse en datos de 7 segmentos, o bien la primera direccin del operando en el cual se almacenan estos datos.
Tipo de datos
BIN 16 bits Primera direccin del operando en el cual se almacenan los datos de 7 segmentos.
7 92
SEG, SEGP
Funcionamiento
Decodificacin de 7 segmentos SEG (Serie A y Q/System Q) / SEGP (Serie Q/System Q)Conversin de un valor binario de 4 posiciones La instruccin SEG convierte un valor binario de 4 posiciones en un cdigo de 7 segmentos para la visualizacin de los valores 0 a F. En s se define el valor de datos o bien la direccin inicial de los datos que deben codificarse. En d se almacenan los datos de 7 segmentos. En caso que deban emitirse los datos de 7 segmentos a los operandos de bits, debe indicarse en d la direccin inicial y el tamao del rango de direcciones en el cual deben almacenarse los datos. Cuando se trata en d de un operando de palabra, debe indicarse solamente la direccin del operando. El almacenamiento de los datos en varios operandos de bits o en un operando de palabra se ejecuta en funcin del siguiente esquema.
1 2
Operando de bit Operando de palabra 3 8 bits 4 Estos bits tienen siempre el valor de 0. 5 Datos de 7 segmentos
SEG_0E1
7 93
SEG, SEGP
Datos de 7 segmentos
La siguiente tabla contiene un resumen de los datos de 7 segmentos con referencia a la configuracin de bits de los datos de fuente. El primer bit (b0) de los datos de 7 segmentos presenta el estado del primer operando en un almacenamiento de los datos en operandos de bits o bien el estado del bit de valor ms bajo en un operando de palabra.
s HEX 0 1 2 3 4 5 6 7 8 9 A B C D E F Config. bits 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 b3 b4 b5 b6 0 0 b2 0 0 0 0 0 0 0 0 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 0 b1 b0 Disposicin de los segmentos B7 0 0 0 0 0 0 B6 0 0 1 1 1 1 B5 1 0 0 0 1 1 B4 1 0 1 0 0 0
d B3 1 0 1 1 0 1 1 0 1 1 0 1 1 1 1 0 B2 1 1 0 1 1 1 1 1 1 1 1 1 0 1 0 0 B1 1 1 1 1 1 0 0 1 1 1 1 0 0 1 0 0 B0 1 0 1 1 0 1 1 1 1 1 1 0 1 0 1 1 Eliminar la
0 I 2 3 4 5 6 7 8 9 A B C D E F
7 94
SEG, SEGP
Ejemplo
SEGP (Serie Q y System Q) En el siguiente programa, despus de la activacin de X0, se emiten los estados de las entradas XC a XF como cdigo de 7 segmentos a las salidas Y38 a Y3F. Los estados de las salidas Y38 a Y3F se mantienen vigentes hasta que se sobreescriben por nuevos datos.
Plano de contactos
SEG__MB1, SEG__KB1, SEG__IB1, SEG_0B1
7 95
DIS, DISP
7.5.6 DIS, DISP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X s d n

1
Largo de bloque
Y M L
H (16#) P
ndice
Pasos
Operandos MELSEC A
Carry Flag M9012
K1 K4
9 1

Operandos MELSEC Q
FileRegister

Otros
Error Flag
Pasos
s d n
SM0
GX IEC Developer
Plano de contactos
DIS__ME1, DIS__KE1, DIS__IE1
GX Developer
DIS__GE1
Variables
Operando s d n
Valor de comando Primera direccin del operando en el cual estn almacenados los datos a desintegrar. Primera direccin del operando en el cual estn almacenados los datos separados. Cantidad de grupos de 4 bits a separar. En caso de n = 0, no se ejecuta un procesamiento.
Tipo de datos
BIN 16 bits
7 96
DIS, DISP
Funcionamiento
Separacin de datos de 16 bits DIS Separacin de valores de datos de 16 bits
La instruccin DIS separa un valor de datos de 16 bits en grupos de 4 bits y almacena los estados de la serie secuencialmente en 4 operandos de destino. En la instruccin se define el valor de datos a desintegrar en s, la cantidad de los grupos de 4 bits en n y la primera direccin de destino en d. Los dems grupos de 4 bits se almacenan en d+n.
1 2
Estos bits se describen con 0. Rango de memoria

DIS_0E1
Los 12 bits de valor superior del operando de destino, empezando con la direccin en d, se ajustan en 0. Para n puede ajustarse un valor entre 1 y 4 (4 a 16 bits). Cuando n es igual a 0, no se ejecuta un procesamiento de la instruccin y la direccin de operando definida se mantiene sin modificacin alguna.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El valor en n no se encuentra entre 0 y 4 (Serie Q/SystemQ =Cdigo de error 4100). El rango en d indicado con n sobrepasa el rango previsto para el almacenamiento del operando (Serie Q/System Q = Cdigo de error 4101).
7 97
DIS, DISP
Ejemplo DISP
El siguiente programa con flanco positivo de X0, separa el valor de datos de 16 bits de D0 y almacena secuencialmente la configuracin de bits en grupos de 4 bits en D10 a D13.
Plano de contactos
1 2
Estos bits se describen con 0. Rango de memoria

DIS__MB1, DIS__KB1, DIS__IB1, DIS_0B1
7 98
UNI, UNIP
7.5.7
UNI, UNIP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X s d n

1
Largo de bloque
Constante Puntero Nivel K H (16#) P I N
ndice
Pasos
Operandos MELSEC A
Carry Flag
Error Flag
M9010 M9012 M9011

K1 K4
9 1

Operandos MELSEC Q
FileRegister


Otros
Error Flag
Pasos
s d n
SM0
GX IEC Developer
Plano de contactos
UNI__ME1, UNI__KE1, UNI__IE1
GX Developer
UNI__GE1
Variables
Operando s d n
Valor de comando Primera direccin del operando en el cual estn almacenados los datos a unir. Primera direccin del operando en el cual se almacenan los datos unidos. Cantidad de grupos de 4 bits a unir. En caso de n = 0, no se ejecuta un procesamiento.
Tipo de datos
BIN 16 bits
7 99
UNI, UNIP
Funcionamiento Agrupado de datos de 16 bits UNI Unin de valores de datos de 16 bits
La instruccin UNI separa los 4 respectivos bits de valor inferior de los cuatro valores de datos de 16 bits y almacena los estados conjuntamente en un valor de datos de 16 bits. En la instruccin se determina la direccin inicial de los valores de datos unidos en s, la cantidad de operandos secuencialmente en n y la direccin de destino en d.
1 2
Estos bits no se consideran en el procesamiento. Grupos de 4 bits que deben almacenarse en d.

UNI_0E1
Los 4 bits de valor inferior del operando inicial, empezando con la direccin en d, se ajustan en 0. Para n puede ajustarse un valor entre 1 y 4. Cuando n es igual a 0, no se ejecuta un procesamiento de la instruccin y la direccin de operando definida se mantiene sin modificacin alguna.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El valor en n no se encuentra entre 0 y 4 (Serie Q/SystemQ =Cdigo de error 4100). El rango en s indicado con n sobrepasa el rango previsto para el almacenamiento del operando (Serie Q/System Q = Cdigo de error 4101).
7 100
UNI, UNIP
Ejemplo
UNIP En el siguiente programa con flanco positivo de X0, se unen los respectivos primeros 4 bits (b0 a b3) de los registros de datos D0 a D2 secuencialmente a un valor de datos de 16 bits (las ltimas 4 posiciones son "0") en D10.
Plano de contactos
Grupos de 4 bits que deben almacenarse en D10.

UNI__MB1, UNI__KB1, UNI__IB1, UNI_0B1
7 101
NDIS, NDISP, NUNI, NUNIP

7.5.8 NDIS, NDISP, NUNI, NUNIP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Operador) Bit s1 d s2 Palabra

FileRegister
Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
NDIS_ME1, NDIS_KE1, NDIS_IE1
GX Developer
NDIS_GE1
Variables
Operando s1 d s2
Valor de comando Primera direccin del operando en el cual estn almacenados los datos a desintegrar/integrar. Primera direccin del operando en el cual estn almacenados los datos separados/unidos. Tamao de los grupos de bits a separar/unir.
Tipo de datos
BIN 16 bits
7 102
Funcionamiento
Separacin y agrupado de datos en grupos de bits de tamao variable NDIS Separacin de datos
La instruccin NDIS separa los datos del operando indicado a partir de s1, en grupos de bits con el tamao indicado en s2. Los grupos de bits separados se almacenan individualmente a partir del operando indicado en d.
1 2
Tamao de los grupos de bits El 0 marca el fin del procesamiento.

NDIS0E1
El tamao indicado en s2 de los grupos de bits puede tener un valor entre 1 y 16 bits. Se procesan los valores ingresados en s2 que se encuentran entre la primera direccin del operando indicado en s2 y la direccin con la entrada 0.
7 103

NUNI Unin de datos
La instruccin NUNI separa los tamaos de los grupos de bits indicados a partir de s2 de los operandos almacenados a partir de s1 y ejecuta una unin de estos grupos de bits en un valor de datos. Los grupos de bits se almacenan secuencialmente a partir del operando indicado en d.
1 2
Tamao de los grupos de bits El 0 marca el fin del procesamiento.

NUNI0E1
El tamao indicado en s2 de los grupos de bits puede tener un valor entre 1 y 16 bits. Se procesan los valores ingresados en s2 que se encuentran entre la primera direccin del operando indicado en s2 y la direccin con la entrada 0.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Los grupos de bits con los tamaos indicados en s2 en los operandos indicados en s1 o d, no se encuentran dentro de los rangos previstos para el almacenamiento de los operandos (cdigo de error 4101). Los tamaos indicados en s2 de los grupos de bits no se encuentran en el rango entre 1 y 16 bits (cdigo de error 4100).
7 104
Ejemplo 1
NDISP El siguiente programa con flanco positivo de SM400, separa los grupos de bits b0 - b3 (4), b4 b6 (3) y b 7- b12 (6) de D0 y almacena cada grupo individual de bits empezando con el grupo b0 - b3 en D10-D12. Los valores indicados en parntesis indican los tamaos de grupos de bits indicados en D20 a D22. En D23 debe estar ingresado el valor de 0 (vase el funcionamiento).
Plano de contactos
1 2
Estos bits no se consideran en el procesamiento. Estos bits se describen con 0.

NDIS_MB1, NDIS_KB1, NDIS_IB1, NDIS0B1
7 105

Ejemplo 2 NUNIP
El siguiente programa con flanco positivo de SM400, separa los grupos de bits b0 - b3 (4), b0 - b2 (3) y b0 - b5 (6) de D10 a D12 y almacena los grupos de bits empezando con el grupo b0 - b3, secuencialmente en D0. Los valores indicados en parntesis indican los tamaos de grupos de bits indicados en D20 a D22. En D23 debe estar ingresado el valor de 0 (vase el funcionamiento).
Plano de contactos
1 2
Estos bits no se consideran en el procesamiento. Estos bits se describen con 0.

NDIS_MB2, NDIS_KB2, NDIS_IB2, NUNI0B1
7 106
WTOB, WTOBP, BTOW, BTOWP
7.5.9
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q

Operandos MELSEC Q
FileRegister
Otros
Error Flag
Pasos
s d n
SM0
GX IEC Developer
Plano de contactos
WTOB_ME1, WTOB_KE1, WTOB_IE1
GX Developer
WTOB_GE1
Variables
Operando s d n
Valor de comando Primera direccin del operando en el cual estn almacenados los bytes a desintegrar/integrar. Primera direccin del operando en el cual estn almacenados los bytes desintegrados/integrados. Cantidad de grupos de bytes a desintegrar/integrar.
Tipo de datos
BIN 16 bits
7 107

Funcionamiento
Separacin y agrupado de datos en grupos de bytes WTOB Separacin de datos
La instruccin WTOB separa un valor de datos de 16 bits en grupos de bytes y almacena los estados de la serie secuencialmente en los operandos de destino. En la instruccin se definen los valores de datos a desintegrar en s, la cantidad de los grupos de bytes en n y la primera direccin de destino en d. Los dems grupos de bytes se almacenan en d+n. Para el almacenamiento se utilizan solamente los bytes de valor inferior de los operandos indicados en d.
1 2
Bytes de valor superior Bytes de valor inferior 3 Datos de los bytes correspondientes de valor inferior 4 Datos de los bytes correspondientes de valor superior
Por ejemplo, cuando n = 5, se separan los 5 bytes del operando indicado en s a s+2 y se almacenan secuencialmente en los bytes de valor inferior de los operandos indicados en d a d+4.
WTOB0E1
Estos bytes no se consideran en el procesamiento.

WTOB0E2
La cantidad de grupos de bytes indicada en n, determina automticamente el rango de los datos de 16 bits en s y el rango de memoria de los grupos de bytes en d. Cuando n es igual a 0, no se ejecuta un procesamiento y las direcciones de operando definidas se mantienen sin modificacin alguna. Los bytes de valor superior en los operandos indicados en d, se describen con el valor "00H".
Estos bytes se describen con el valor "00H".

WTOB0E3
7 108
BTOW
Unin de datos
La instruccin BTOW separa los respectivos bytes de valor inferior de los valores de datos de 16 bits y almacena los estados conjuntamente en valores de datos de 16 bits. En la instruccin se determina la direccin inicial de los valores de datos unidos en s, la cantidad de grupos de bytes secuencialmente en n y la direccin de destino en d.
1 2
Estos bytes no se consideran en el procesamiento. 1. hasta byte N n de datos 3 Datos del segundo, cuarto y n byte 4 Datos del primer, tercer y (n-1) byte
BTOW0E1
Por ejemplo, cuando n = 5, se separan los 5 bytes de valor inferior del operando indicado en s a s+4 y se almacenan secuencialmente en los operandos indicados en d a d+2.
Este byte se describe con el valor "00H".

BTOW0E2
La cantidad de grupos de bytes indicada en n, determina automticamente el rango de los datos de bytes en s y el rango de memoria de los datos de bytes en d.
Cuando n es igual a 0, no se ejecuta un procesamiento de la instruccin y la direccin de operando definida se mantiene sin modificacin alguna. Los bytes de valor superior en los operandos indicados en s, no se consideran en el procesamiento. Un procesamiento correcto se ejecuta tambin en los casos en los cuales los rangos de memoria de s a s+n se intercalan con aquellos de d a d+n. La siguiente visualizacin muestra el almacenamiento para el caso que se separan los bytes de valor inferior de D11 a D16 para su almacenamiento posterior y secuencial en D12 a D14.
BTOW0E3
7 109

Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: La cantidad de grupos de bytes indicada con n, que se almacena a partir del operando indicado en s, se encuentra fuera del rango previsto para el almacenamiento. (cdigo de error 4101). La cantidad de grupos de bytes indicada con n, que se almacena a partir del operando indicado en d, se encuentra fuera del rango previsto para el almacenamiento. (cdigo de error 4101).
Ejemplo 1
WTOBP El siguiente programa con flanco positivo de X0, separa secuencialmente los 6 bytes en D10 a D12 y almacena estos bytes individualmente en los bytes de valor inferior en D20 a D25.
Ejemplo 2
BTOWP
WTOB_MB1, WTOB_KB1, WTOB_IB1, WTOB0B1
El siguiente programa con flanco positivo de X0, separa los 6 bytes de valor inferior de los registros D20 a D25 y une estos bytes secuencialmente en D10 a D12.
Estos bytes no se consideran en el procesamiento.

WTOB_MB2, WTOB_KB2, WTOB_IB2, BTOW0B1
7 110
MAX, MAXP, DMAX, DMAXP
7.5.10
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
FileRegister

Palabra

Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
MAX__ME1, MAX__KE1, MAX__IE1
GX Developer
MAX__GE1
Variables
Operando s d n
Valor de comando Primera direccin del operando en el cual estn almacenados los datos a buscar.
Tipo de datos
BIN 16/32 bits Primera direccin del operando en el cual se almacena el resultado de bsqueda del valor mximo. Cantidad de los bloques de datos a buscar. BIN 16 bits
7 111

Funcionamiento
Bsqueda de valores mximos en datos de 16/32 bits MAX Bsqueda de valores mximos en datos de 16 bits
La instruccin MAX busca en los bloques de datos de 16 bits por el valor ms grande. La cantidad de los bloques de datos a revisar se indica en n. En d se almacena el valor ms grande encontrado en s hasta s+(n-1). La posicin en s a s+(n-1), en la cual se presenta por primera vez el valor mximo, se cuenta empezando con s = 1 y se almacena en d+1. La cantidad de valores mximos idnticos y disponibles en s a s+(n-1), se almacena en d+2.
1 2
Valor mximo encontrado Posicin en la cual se encuentra el valor por primera vez 3 Cantidad de valores mximos idnticos
MAX_0E1
DMAX
Bsqueda de valores mximos en datos de 32 bits
La instruccin DMAX busca en los bloques de datos de 32 bits por el valor ms grande. La cantidad de los bloques de datos a revisar se indica en n. En d y d+1 se almacena el valor ms grande encontrado en s hasta s+(n-1). La posicin en s a s+(n-1), en la cual se presenta por primera vez el valor mximo, se almacena en d+2. La cantidad de valores mximos idnticos y disponibles en s a s+(n-1), se almacena en d+3.
1 2
Valor mximo encontrado Posicin en la cual se encuentra el valor por primera vez 3 Cantidad de valores mximos idnticos
DMAX_0E1
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: La cantidad de bloques de datos indicada con n, almacenados en los operandos indicados en s, se encuentra fuera del rango previsto para el almacenamiento (cdigo de error 4101).
7 112
Ejemplo 1
MAXP El siguiente programa con flanco positivo de X1C, sustrae los datos en R0 a R3 de los datos en D100 a D103 y almacena el resultado en D150 a D153. En D0 se indica la cantidad de bloques de datos de 16 bits (4). En el siguiente paso, tambin con flanco positivo de X1C, se ejecuta una bsqueda en los registros D150 a D153 por el valor mximo. El valor encontrado se almacena en D200, la indicacin de la posicin en D201 y la cantidad de valores mximos idnticos en D202.
Plano de contactos
MAX__MB1, MAX__KB1, MAX__IB1, MAX_0B1
Ejemplo 2
DMAXP El siguiente programa con flanco positivo de X20, busca el valor mximo de los datos de 32 bits en D0 a D7 y almacena el valor encontrado en D100 y D101. La posicin del valor se almacena en D102 y la cantidad de los valores mximos idnticos en D103.
Plano de contactos
MAX__MB2, MAX__KB2, MAX__IB2, DMAX_0B1
7 113
MIN, MINP, DMIN, DMINP

7.5.11 MIN, MINP, DMIN, DMINP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
FileRegister

Palabra

Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
MIN__ME1, MIN__KE1, MIN__IE1
GX Developer
MIN__GE1
Variables
Operando s d n
Valor de comando Primera direccin del operando en el cual estn almacenados los datos a buscar.
Tipo de datos
BIN 16/32 bits Primera direccin del operando en el cual se almacena el resultado de bsqueda del valor mnimo. Cantidad de los bloques de datos a buscar. BIN 16 bits
7 114
Funcionamiento
Bsqueda de valores mnimos en datos de 16/32 bits MIN Bsqueda de valores mnimos en datos de 16 bits
La instruccin MIN busca en los bloques de datos de 16 bits por el valor ms pequeo. La cantidad de los bloques de datos a revisar se indica en n. En d se almacena el valor ms pequeo encontrado en s hasta s+(n-1). La posicin en s a s+(n-1), en la cual se presenta por primera vez el valor mnimo, se cuenta empezando con s = 1 y se almacena en d+1. La cantidad de valores mnimos idnticos y disponibles en s a s+(n-1), se almacena en d+2.
1 2
Valor mnimo encontrado Posicin en la cual se presenta el valor por primera vez 3 Cantidad de valores mnimos idnticos
MIN_0E1
DMIN
Bsqueda de valores mnimos en datos de 32 bits
La instruccin DMIN busca en los bloques de datos de 32 bits por el valor ms pequeo. La cantidad de los bloques de datos a revisar se indica en n. En d y d+1 se almacena el valor ms pequeo encontrado en s hasta s+(n-1). La posicin en s a s+(n-1), en la cual se presenta por primera vez el valor mnimo, se almacena en d+2. La cantidad de valores mnimos idnticos y disponibles en s a s+(n-1), se almacena en d+3.
1 2
Valor mnimo encontrado Posicin en la cual se presenta el valor por primera vez 3 Cantidad de valores mnimos idnticos
DMIN_0E1
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: La cantidad de bloques de datos de 32 bits indicada con n, almacenados en los operandos indicados en s y s+1, se encuentra fuera del rango previsto para el almacenamiento (cdigo de error 4101).
7 115

Ejemplo 1 MINP
El siguiente programa con flanco positivo de X1C, suma los datos en D100 a D103 a los datos en R0 a R3 y almacena el resultado en D150 a D153. En D0 se indica la cantidad de bloques de datos de 16 bits (4). En el siguiente paso, tambin con flanco positivo de X1C, se ejecuta una bsqueda en los registros D150 a D153 por el valor mnimo. El valor encontrado se almacena en D200, la indicacin de la posicin en D201 y la cantidad de valores mnimos idnticos en D202.
Plano de contactos
MIN__MB1, MIN__KB1, MIN__IB1, MIN_0B1
Ejemplo 2
DMINP El siguiente programa con flanco positivo de X20, busca el valor mnimo de los datos de 32 bits en D0 a D7 y almacena el valor encontrado en D100 y D101. La posicin del valor se almacena en D102 y la cantidad de los valores mnimos idnticos en D103.
Plano de contactos
INDICACIN
MIN__MB2, MIN__KB2, MIN__IB2, DMIN_0B1
7 116
SORT, SORTP, DSORT, DSORTP
7.5.12
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Operador) Bit s1 n s2 d1 d2

FileRegister


Palabra



Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
SORT_ME1, SORT_KE1, SORT_IE1
GX Developer
SORT_GE1
Variables
Operando s1 n s2 d1 d2
Valor de comando Primera direccin del operando en el cual estn almacenados los datos a clasificar. Cantidad de los bloques de datos a clasificar. Cantidad de bloques de datos que se comparan durante una operacin de clasificacin.
Tipo de datos BIN 16/32 bits BIN 16 bits BIN 16 bits
Direccin del bit que se activa despus de terminar la operacin de clasificacin. Bit Operando para la aplicacin interna del sistema. BIN 16 bits
7 117

Funcionamiento Clasificacin de datos de 16/32 bits SORT Clasificacin de datos de 16 bits
La instruccin SORT clasifica la cantidad indicada con n en los datos de 16 bits indicados en sl en secuencia ascendente o descendente. La direccin de clasificacin se define con el rel interno de diagnstico SM703. SM703 DESC: Direccin ascendente de clasificacin SM703 CON: Direccin descendente de clasificacin
1 2
Datos a clasificar Datos clasificados en secuencia ascendente (SM703 = DESC) 3 Datos clasificados en secuencia descendente (SM703 = CON)
SORT_0E1
Para la ejecucin de la instruccin SORT se requieren varias pasadas de clasificacin. La cantidad de pasadas requeridas de clasificacin se genera de la divisin de la cantidad mxima de pasadas de clasificacin por la cantidad de datos de 16 bits indicada en s2 que se comparan en una pasada de clasificacin (nmeros racionales fraccionados se redondean hacia arriba). Un aumento de la cantidad de datos de 16 bits indicados en s2, reduce la cantidad de pasadas requeridas de clasificacin con prolongacin simultnea del tiempo de procesamiento. La cantidad requerida de pasadas de clasificacin hasta terminar la operacin de clasificacin, se calcula en funcin de la siguiente ecuacin: Cantidad requerida de pasadas de clasificacin = ((n) x (n-1)) / (2 x (s2)) Por ejemplo, al aplicar n = 10 y s2 = 1 en la ecuacin, se obtienen 45 pasadas de clasificacin hasta terminar una operacin de clasificacin. El resultado con n = 10 y s2 = 2 entrega 22,5 pasadas de clasificacin. Mediante el redondeo del resultado hacia arriba, se obtienen 23 pasadas de clasificacin. El bit indicado en d1 se repone durante la operacin de clasificacin y se activa solamente despus de haber terminado la operacin de clasificacin. Este bit se mantiene activado y debe reponerse mediante la programacin respectiva. Los operandos indicados en d2+0 y d2+1 se utilizan para el procesamiento interno del sistema durante la operacin de clasificacin. Por lo tanto no deben modificarse estos operandos por la programacin. Al modificar el valor n durante la operacin de clasificacin, se ejecuta un procesamiento con la cantidad actualmente indicada de datos de 16 bits. El procesamiento se interrumpe con la reposicin de la condicin de ejecucin. En caso de una nueva activacin de la condicin de ejecucin, se inicia nuevamente la operacin de clasificacin.
7 118
DSORT Clasificacin de datos de 32 bits La instruccin SORT clasifica la cantidad indicada con n en los datos de 32 bits indicados en sl en secuencia ascendente o descendente. La direccin de clasificacin se define con el rel interno de diagnstico SM703. SM703 DESC: Direccin ascendente de clasificacin SM703 CON: Direccin descendente de clasificacin
1 2
Datos a clasificar Datos clasificados en secuencia ascendente (SM703 = DESC) 3 Datos clasificados en secuencia descendente (SM703 = CON)
DSORT0E1
Para la ejecucin de la instruccin DSORT se requieren varias pasadas de clasificacin. La cantidad de pasadas requeridas de clasificacin se genera de la divisin de la cantidad mxima de pasadas de clasificacin por la cantidad de datos de 32 bits indicada en s2 que se comparan en una pasada de clasificacin (nmeros racionales fraccionados se redondean hacia arriba). Un aumento de la cantidad de datos de 32 bits indicados en s2, reduce la cantidad de pasadas requeridas de clasificacin con prolongacin simultnea del tiempo de procesamiento. La cantidad requerida de pasadas de clasificacin hasta terminar la operacin de clasificacin, se calcula en funcin de la siguiente ecuacin: Cantidad requerida de pasadas de clasificacin = ((n) x (n-1)) / (2 x (s2)) Por ejemplo, al aplicar n = 10 y s2 = 1 en la ecuacin, se obtienen 45 pasadas de clasificacin hasta terminar una operacin de clasificacin. El resultado con n = 10 y s2 = 2 entrega 22,5 pasadas de clasificacin. Mediante el redondeo hacia arriba del resultado, se obtienen 23 pasadas de clasificacin. El bit indicado en d1 se repone durante la operacin de clasificacin y se activa solamente despus de haber terminado la operacin de clasificacin. Este bit se mantiene activado y debe reponerse mediante la programacin respectiva. Los operandos indicados en (d2)+0 y (d2)+1 se utilizan para el procesamiento interno del sistema durante la operacin de clasificacin. Por lo tanto no deben modificarse estos operandos por la programacin. Al modificar el valor n durante la operacin de clasificacin, se ejecuta un procesamiento con la cantidad actualmente indicada de datos de 32 bits. El procesamiento se interrumpe con la reposicin de la condicin de ejecucin. En caso de una nueva activacin de la condicin de ejecucin, se inicia nuevamente la operacin de clasificacin.
7 119

Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El rango indicado con n o bien 2 x n en el operando indicado en s1, se encuentra fuera del rango previsto para el almacenamiento (cdigo de error 4101). El valor indicado en s2 es 0 o bien negativo (cdigo de error 4100). El valor en d2+0 es mayor al valor en n (cdigo de error 4101). El valor en d2+1 es mayor al valor en d2+0 (cdigo de error 4101).
Ejemplo
SORT El siguiente programa clasifica los datos de 16 bits en D1 a D4 durante la activacin de X3. En el primer paso con flanco positivo de X2, se cargan los valores 35, -10, 500 y -124 en los registros D1 a D4. A continuacin se ejecuta la clasificacin. La direccin de clasificacin se determina con X0 (activacin de SM703) y X1 (reposicin de SM703). Despus de terminar la operacin de clasificacin, se activa la salida Y10.
Plano de contactos
SORT_MB1, SORT_KB1, SORT_IB1
7 120
WSUM, WSUMP
7.5.13
WSUM, WSUMP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q

FileRegister


Palabra


Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
WSUM_ME1, WSUM_KE1, WSUM_IE1
GX Developer
WSUM_GE1
Variables
Operando s d n
Valor de comando
Tipo de datos
Primera direccin del operando en el cual estn almacenados los datos a sumar. BIN 16 bits Primera direccin del operando en el cual se almacena el resultado. Cantidad de los bloques de datos a sumar. BIN 32 bits BIN 16 bits
7 121
WSUM, WSUMP
Funcionamiento
Formacin de sumas con datos binarios de 16 bits WSUM Instruccin para la formacin de sumas
La instruccin WSUM forma la suma con la cantidad indicada con n de los bloques de datos binarios de 16 bits en el operando indicado en s. El resultado se almacena en el operando indicado en d.
WSUM0E1
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El rango indicado con n en el operando indicado en s, se encuentra fuera del rango previsto para el almacenamiento (cdigo de error 4101).
Ejemplo
WSUMP El siguiente programa con flanco positivo de X1C, suma los bloques de datos binarios de 16 bits en D10 a D14 y almacena el resultado en D100 y D101.
Plano de contactos
WSUM_MB1, WSUM_KB1, WSUM_IB1, WSUM0B1
7 122
DWSUM, DWSUMP
7.5.14
DWSUM, DWSUMP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q

FileRegister

Palabra

Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
DWSUMME1, DWSUMKE1, DWSUMIE1
GX Developer
DWSUMGE1
Variables
Operando s Valor de comando
Tipo de datos MELSEC Primera direccin del operando en el cual estn almacenados BIN 32 bits los datos a sumar. Primera direccin del operando en el cual se almacena el resultado. Cantidad de los bloques de datos a sumar. BIN 64 bits BIN 16 bits IEC ANY32 Secuencia de bits [1..4] de ANY16 ANY16
d n
7 123
DWSUM, DWSUMP
Funcionamiento
Formacin de sumas con datos binarios de 32 bits DWSUM Instruccin para la formacin de sumas La instruccin DWSUM forma la suma con la cantidad indicada con n de los bloques de datos binarios de 32 bits en el operando indicado en s. El resultado se almacena en el operando indicado en d (Array_d[1]) a d+3 (Array_d[4]).
DWSUM0E1
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El rango indicado con n en el operando indicado en s, se encuentra fuera del rango previsto para el almacenamiento (cdigo de error 4101).
Ejemplo
DWSUMP El siguiente programa con flanco positivo de X20, suma los bloques de datos binarios de 32 bits en D100 a D107 y almacena el resultado en D10 a D13.
Plano de contactos
WSUM_MB2, WSUM_KB2, WSUM_IB2, DWSUM0B1
INDICACIN
7 124
Instrucciones estructuradas de programa
7.6

Las instrucciones esctructuradas de programa ofrecen la posibilidad de llamar programas o rangos de programa o bien conmutar entre ellos. Otro componente de las instrucciones de programa son las instrucciones para el direccionamiento indexado y las instrucciones de repeticin. La siguiente tabla contiene una vista sinptica de todas las instrucciones.
Funcin
Instruccin MELSEC en el Editor MELSEC FOR NEXT
Instruccin MELSEC en el editor IEC FOR_M NEXT_M BREAK_MD BREAK_P_MD CALL_M CALLP_M RET_M FCALL_MD FCALL_P_MD ECALL_M ECALLP_M EFCALL_M EFCALLP_M CHG_M SUB_M SUBP_M IX_MD IXEND_MD IXDEV_M IXSET_M
Instrucciones de repeticin BREAK BREAKP CALL CALLP Llamada de subprograma RET FCALL FCALLP ECALL Llamada de subprograma entre archivos de programa (solo posible en el GX Developer) ECALLP EFCALL EFCALLP Conmutacin entre rea de programa principal y subprograma Llamada de programa de microcomputador Direccionamiento indexado de una parte completa de programa Almacenamiento de direcciones indexadas de operandos en un listado de ndice CHG SUB SUBP IX IXEND IXDEV IXSET
7.6.1
7 125
FOR, NEXT
7.6.1 FOR, NEXT
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q

1
Largo de bloque
Constante K
H P (16#)
ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag M9012
3/1 1
La instruccin FOR requiere tres pasos y la instruccin NEXT requiere un paso. La cantidad de pasos en la utilizacin de una CPU de AnA, AnAS o AnU se indica en el prrafo 3.10.2 Con una CPU de AnA, AnAS y AnU de estas Instrucciones de Programacin.

Operandos MELSEC Q
FileRegister

Otros
Error Flag
Pasos
n
1
SM0
2/1 1
La instruccin FOR requiere dos pasos y la instruccin NEXT requiere un paso.
GX IEC Developer
Plano de contactos
FOR__ME1, FOR__KE1, FOR__IE1
GX Developer
FOR_GE1
Variables
Operando n
Valor de comando Cantidad de pasadas del bucle FOR-NEXT (entre 1 y 32767)
7 126
FOR, NEXT
Funcionamiento
Bucle de instruccin FOR a NEXT FOR, NEXT Combinacin de instrucciones
La combinacin de instrucciones FOR-NEXT posibilita la repeticin de secuencias individuales de programa sin definicin de una condicin de entrada. En esto se repite la parte de programa que se encuentra entre FOR y NEXT. La cantidad de repeticiones se define en n. Despus de ejecutar n veces la combinacin de instruccin FOR-NEXT, se ejecuta el siguiente paso de la instruccin NEXT. Para n puede ajustarse un valor entre 1 y 32767. En caso que en n se encuentra un 0 o bien si se ha ajustado un valor negativo, n asume el valor de 1. Con esto, el bucle se ejecuta al menos una vez. En caso que no deba ejecutarse la secuencia de programa entre FOR y NEXT, puede omitirse el bucle FOR-NEXT con una instruccin de salto (CJ o SCJ). En total pueden anidarse hasta 16 niveles (Serie A = 5 niveles) de la instruccin FOR entre s. La siguiente ilustracin muestra el prinicipio del anidamiento.
FOR__AB1
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: La instruccin END/FEND se ejecuta despus de la ejecucin de la instruccin FOR, pero antes de procesar la instruccin NEXT (Serie Q/System Q = Cdigo de error 4200). La instruccin NEXT se ejecuta antes de la instruccin FOR (Serie Q/System Q = Cdigo de error 4201). La cantidad deinstrucciones FOR no coincide con la cantidad de instrucciones NEXT. Una instruccin JMP se ejecuta dentro del bucle FOR-NEXT cuyo destino de salto se encuentra fuera del bucle FOR-NEXT. Una instruccin STOP se encuentra dentro del bucle FOR-NEXT (Serie Q/System Q = Cdigo de error 4200). Sobrepaso de la profundidad permitida de anidamiento (Serie Q/System Q = Cdigo de error 4202).
7 127
FOR, NEXT
INDICACIN
Para interrumpir la ejecucin del bucle de instruccin FOR a NEXT antes de terminar el bucle, debe programarse una instruccin BREAK (solo para Serie Q y System Q). Utilice una instruccin EGP/EGF para enlazar la instruccin FOR-NEXT con una condicin de conmutacin (solo para Serie Q).
Ejemplo
El siguiente programa ejecuta una parte del programa entre FOR y NEXT 4 veces secuenciales en caso de no estar activado el X8. Se omite el bucle FOR-NEXT en caso de activacin del X8.
Plano de contactos
FOR__MB1, FOR__KB1, FOR__IB1
7 128
BREAK, BREAKP
7.6.2
BREAK, BREAKP
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q

Operandos MELSEC Q
FileRegister


Otros P
Error Flag
Pasos
d p
SM0
GX IEC Developer
Plano de contactos
BREAKME1, BREAKKE1, BREAKIE1
GX Developer
BREAKGE1
Variables
Operando d p
Valor de comando Operando en el cual se almacena la cantidad restante de pasadas de bucle FOR-NEXT.
Direccin (puntero/etiqueta) hacia la cual se salta despus de la ejecucin de la Puntero/ instruccin. Etiqueta
7 129
BREAK, BREAKP
Funcionamiento
Terminacin del bucle FOR-NEXT durante la ejecucin BREAK Terminacin de la ejecucin FOR-NEXT La instruccin BREAK interrumpe el bucle FOR-NEXT durante la ejecucin y salta al puntero/ rtulo indicado en p.
BREAKAB1
La cantidad de los bucles FOR-NEXT pendientes para la ejecucin se almacena en el operando indicado en d. En el valor almacenado en d, se considera la cantidad de ejecuciones de las instrucciones BREAK. La instruccin BREAK puede utilizarse solamente durante la ejecucin de un bucle FORNEXT. La instruccin BREAK puede utilizarse solamente en un nivel de anidamiento. En caso de varios niveles de anidamiento debe ejecutarse una cantidad equivalente de instrucciones BREAK.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: La instruccin BREAK ha sido utilizada sin bucle FOR-NEXT (cdigo de error 4203). En el puntero/etiqueta indicado, no existe ninguna rutina de subprograma. (cdigo de error 4210).
7 130
BREAK, BREAKP
Ejemplo
BREAKP El siguiente programa interrumpe la ejecucin del bucle FORT-NEXT en su repeticin N 30 y salta a la parte de programa marcada con Label_0. La cantidad de ejecuciones restantes de los bucles FOR-NEXT (70) se almacena en D1.
Plano de contactos
BREAKMB1, BREAKKB1, BREAKIB1
7 131
CALL, CALLP
7.6.3 CALL, CALLP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X p

1
Largo de bloque
Constante K
H P (16#)
ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag M9012
3 1
Operandos Operandos internos (Sistema, Operador) Bit p Palabra

Operandos MELSEC Q
FileRegister
Constantes
Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
CALL_ME1, CALL_KE1
GX Developer
CALL_GE1
Variables
Operando pn
Valor de comando Direccin (puntero/etiqueta) del subprograma.
INDICACIN
La instruccin CALL no debe utilizarse en los editores IEC ya que la estructura de subprograma se genera por el GX IEC Developer.
7 132
CALL, CALLP
Funcionamiento
Llamada de una rutina de subprograma CALL Llamada de una rutina de subprograma
La llamada de una rutina de subprograma con una instruccin CALL se ejecuta mediante indicacin de la direccin de puntero Pxx de la rutina de subprograma en el MELSEC MEDOC o bien mediante indicacin de la etiqueta en la rutina de subprograma en el GX IEC Developer. La direccin de puntero (etiqueta) puede encontrarse en la serie A entre P(etiqueta)0 y P(etiqueta)255 y en la serie Q o bien el System Q entre P(Label)0 y P(Label)4095. La programacin de la direccin de puntero (etiqueta) se ejecuta en funcin de las indicaciones para las instrucciones de salto (vase CJ, SCJ, JMP).
CALL0E1
Rutina de programa principal 2 Rutina de subprograma
La instruccin CALL llama la rutina de subprograma indicada con la direccin de puntero (etiqueta). En la programacin de la instruccin CALL pueden efectuarse en total hasta 5 anidamientos de subprograma en la serie A o bien 16 anidamientos de subprograma en la serie Q y en el System Q. Operandos que se activaron durante la ejecucin de una rutina de subprograma, se mantienen activados incluso en caso que esta rutina ya no sigue ejecutndose. Para reponer estos operandos, debe utilizarse la instruccin FCALL.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Despus de la ejecucin de una instruccin CALL se ejecuta una instruccin END, FEND, GOEND o STOP sin que se haya ejecutado previamente una instruccin RET (Serie Q/System Q = Cdigo de error 4211). Una instruccin RET se ejecuta antes de instruccin CALL (Serie Q/System Q = Cdigo de error 4212). Se ejecutan ms de 5 anidamientos (serie A) o bien ms de 16 anidamientos (serie Q/ System Q) (Serie Q/System Q = Cdigo de error 4213). En el puntero/etiqueta indicado, no existe ninguna rutina de subprograma (Serie Q/System Q = Cdigo de error 4210). En una instruccin CALL se indica una direccin de puntero (etiqueta) superior a P(etiqueta) 255 (Serie A). La subrutina se abandona con una instruccin JMP antes de ejecutar una instruccin RET (serie A).
7 133
CALL, CALLP
Ejemplo CALL
En el siguiente ejemplo se ejecuta la rutina de subprograma en el puntero/etiqueta P_0 durante la activacin de X20.
Plano de contactos
CALL_MB1, CALL_KB1
INDICACIN
En el modo MELSEC deben programarse las instrucciones FEND, END y RET por el usuario. Despus de haber procesado la unidad respectiva de organizacin de programa, no se ejecuta ninguna otra ms, ya que se encuentra despus de la instruccin FEND, END o RET. Una alternativa para esta programacin es la programacin en el editor IEC. En este caso se activan automticamente las instrucciones FEND, END y RET por el GX IEC Developer.
7 134
RET
7.6.4
RET
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Largo de bloque
H P (16#)
ndice
Pasos
Operandos MELSEC A
Carry Flag M9012
1 1
1
Operandos Operandos internos (Sistema, Operador) Bit Palabra FileRegister MELSECNET/10 Directo J\ Bit Mdulos Registro especiales de ndice Zn Palabra U\G Constantes Otros Error Flag Pasos
Operandos MELSEC Q
SM0
GX IEC Developer
Plano de contactos
RET__ME1, RET__KE1
GX Developer
RET__GE1
Variables
Operando
Valor de comando
Tipo de datos
7 135
RET
Funcionamiento Fin de una rutina de subprograma RET Salto de retorno al programa principal
Mediante una instruccin RET se identifica el fin de una rutina de subprograma. El salto de retorno al programa principal se ejecuta en el paso de programa que sigue a la instruccin CALL, FCALL, ECALL o EFCALL.
RET_0E1
INDICACIN
Entre la instruccin RET en el subprograma y la instruccin END en el programa principal debe programarse siempre una instruccin NOP, ya que de otro modo la CPU no ejecuta correctamente el programa (solo para serie A). En la lista de instrucciones MELSEC deben programarse las instrucciones FEND, END y RET por el usuario. Despus de haber procesado la unidad respectiva de organizacin de programa, no se ejecuta ninguna otra ms, ya que se encuentra despus de la instruccin FEND, END o RET. Una alternativa para esta programacin es la programacin en el editor IEC. En este caso se activan automticamente las instrucciones FEND, END y RET por el GX IEC Developer.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Despus del procesamiento de una instruccin CALL se ejecuta una instruccin END, FEND, GOEND o STOP antes de la ejecucin de una instruccin RET (Serie Q/System Q = Cdigo de error 4211). Una instruccin RET se ejecuta antes de instruccin CALL (Serie Q/System Q = Cdigo de error 4212).
7 136
FCALL, FCALLP
7.6.5
FCALL, FCALLP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Operador) Bit p Palabra

FileRegister
Constantes
Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
FCALLME1, FCALLKE1
GX Developer
FCALLGE1
Variables
Operando pn
Valor de comando Direccin (puntero/etiqueta) del subprograma
INDICACIN
Estas instrucciones no pueden programarse en el GX IEC Developer.
7 137
FCALL, FCALLP
Funcionamiento
Reposicin de las salidas en las rutinas de subprograma FCALL Reposicin de las salidas (utilizacin con la instruccin CALL) Mediante la reposicin de la condicin de ejecucin de la instruccin FCALL se conmutan los contactos y las bobinas de la rutina de subprograma indicada en p (puntero/rtulo) a un estado como que no ha sido activada la condicin de ejecucin correspondiente de la instruccin respectiva para un contacto o una bobina.
FCALL0E1
El estado de las bobinas y de los contactos despus de la ejecucin de la instruccin FCALL o bien el estado que asumen las bobinas los contactos en caso de no activarse la condicin de ejecucin de la instruccin respectiva, se indica a continuacin:
Instrucciones Instruccin OUT Instruccin SET Instruccin RST Instruccin SFT Instrucciones de aplicacin II Instrucciones de aplicacin 2 Instruccin PLS Instrucciones con generacin de un impulso de salida Valores de ajuste de temporizadores lentos y rpidos Valores de ajuste de temporizadores remanentes
Estado de los contactos y de las bobinas Se reponen todos los contactos y bobinas referidos por la instruccin OUT.
Los contactos y las bobinas referidos por las instrucciones, mantienen su estado.
Los contactos y las bobinas referidos por estas instrucciones, asumen un estado idntico a la no aplicacin de las condiciones de ejecucin de las instrucciones. Los valores de ajuste se ajustan en 0. Se mantienen los valores de ajuste.
Valores de ajuste de contadores
La instruccin FCALL ha sido utilizada en combinacin con la instruccin CALL.
7 138
FCALL, FCALLP
En la siguiente visualizacin se indica un programa que utiliza las instrucciones CALL y FCALL. Las ilustraciones en el lado derecho indican los diagramas de estado de seal de los diferentes contactos referenciados por las diferentes instrucciones. La ilustracin en el lado superior derecho indica el estado de estos contactos sin utilizacin de la instruccin FCALL, mientras que la ilustracin en el lado derecho inferior indica el estado con utilizacin de la instruccin FCALL. En caso de una utilizacin exclusiva de la instruccin CALL se mantienen los estados de los contactos y de las bobinas referenciados en la rutina del subprograma, despus de la reposicin de la condicin de ejecucin de la instruccin CALL (vase la ilustracin en el lado derecho superior). Mediante la utilizacin de la instruccin FCALL se reponen los estados de los contactos y de las bobinas referenciados en la rutina del subprograma, despus de la reposicin de la condicin de ejecucin de la instruccin FCALL (vase la ilustracin en el lado derecho inferior). Esto se aplica tambin para las bobinas y los contactos que se refieren mediante una instruccin OUT, PLS o bien una instruccin para la generacin de impulsos.
Los contactos se reponen en estos puntos.

FCALLAB1, FCALL0E2, FCALL0E3
La instruccin FCALL llama la rutina de subprograma indicada con la direccin de puntero (etiqueta). En total pueden efectuarse hasta 16 anidamientos de subprogramas en la programacin de la instruccin FCALL. Fuentes de error En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Despus de la ejecucin de una instruccin FCALL se ejecuta una instruccin END, FEND, GOEND o STOP sin que se haya ejecutado previamente una instruccin RET (cdigo de error 4211). Una instruccin RET se ejecuta antes de instruccin FCALL (cdigo de error 4212). Se ejecutan ms de 16 anidamientos (cdigo de error 4213). En el puntero/etiqueta indicado, no existe ninguna rutina de subprograma (cdigo de error 4210).
7 139
FCALL, FCALLP
Ejemplo FCALL
En el siguiente ejemplo se ejecuta la rutina de subprograma en la direccin del puntero (etiqueta) P_0 durante la activacin de X20. Mediante la aplicacin de la instruccin FCALL se repone tambin la salida Y11 al reponer el X20 (1).
Plano de contactos
FCALLMB1, FCALLKB1, FCALL0B1
7 140
ECALL, ECALLP
7.6.6
ECALL, ECALLP
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1

Operandos Operandos internos (Sistema, Operador) Bit p
Operandos MELSEC Q
FileRegister


Palabra


Constantes

Otros
Error Flag
Pasos
s1 s2 s3 s4 s5
1
SM0 3
1 1 1 1
No es posible utilizar rels internos de errores (F).
GX IEC Developer
Plano de contactos
ECALLME1, ECALLKE1
GX Developer
ECALLGE1
Variables
Operando Nombre del archivo pn
Valor de comando Nombre del archivo del subprograma en el cual se encuentra la rutina de subprograma a llamar. Primera direccin (puntero/etiqueta) de la rutina del subprograma.
Tipo de datos Secuencia de caracteres Puntero/ Etiqueta Bit BIN 32 bits BIN 32 bits
s1 a s5
Operandos que se transmiten con el subprograma
INDICACIN
7 141
ECALL, ECALLP
Funcionamiento
Llamada de una rutina de subprograma en un archivo de programa ECALL Llamada de una rutina de subprograma La llamada de una rutina de subprograma en un archivo de programa con una instruccin ECALL se efecta mediante la indicacin del nombre de archivo del archivo de programa y mediante la indicacin del rtulo de la rutina de subprograma. La direccin del puntero (etiqueta) puede encontrarse entre P(etiqueta)0 y P(etiqueta)4095. La programacin de la direccin de puntero (etiqueta) se ejecuta en funcin de las indicaciones para las instrucciones de salto (vase CJ, SCJ, JMP).
ECALL0E1
Rutina de programa principal en un archivo de programa. "Principal" 2 Rutina de subprograma en un archivo de programa: "ABC"
Como nombre de archivo pueden indicarse solamente los nombres de los archivos de programa que se almacenaron en la memoria interna (unidad de disco 0). En la llamada de los archivos de programa con nombre de archivo, no es necesario indicar las extensiones. La instruccin ECALL llama la rutina de subprograma indicada con la direccin de puntero (etiqueta). En total pueden efectuarse hasta 16 anidamientos de subprogramas en la programacin de la instruccin ECALL. Operandos que se activaron durante la ejecucin de una rutina de subprograma, se mantienen activados incluso en caso que esta rutina ya no sigue ejecutndose. Para reponer estos operandos, debe utilizarse la instruccin EFCALL. En caso que el subprograma utiliza entradas, salidas o registros de funcin (FX, FY y FD), pueden transmitirse operandos con las variables s1 a s5. Antes de la ejecucin del subprograma se transmiten los operandos de bit a las entradas de funcin y los operandos de palabra a los registros de funcin. Despus de procesar el subprograma, se transmiten los estados o bien los contenidos de FY y FD a los operandos indicados. Los datos que puede recibir un registro de funcin, dependen de los operandos indicados en s1 a s5: En el caso de constantes, registros de ndice u operandos de bit con direccionamiento por bloque, puede recibirse un mximo de 2 palabras, mientras que se puede recibir un mximo de 4 palabras con operandos de palabra. Por ejemplo, al indicar el operando D0 en s2, se almacenan D0, D1, D2 y D3 en FD1. La cantidad de entradas, salidas y registros de funcin que se utilizan por el subprograma, debe coincidir con los operandos transmitidos en s1 a s5 al activar la instruccin ECALL. Los operandos de funcin deben ser idnticos con los tipos de operandos transmitidos por la instruccin ECALL. No deben intercalarse los operandos indicados en s1 a s5.
7 142
ECALL, ECALLP
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Despus de la ejecucin de una instruccin ECALL se ejecuta una instruccin END, FEND, GOEND o STOP sin que se haya ejecutado previamente una instruccin RET (cdigo de error 4211). Una instruccin RET se ejecuta antes de instruccin ECALL (cdigo de error 4212). Se ejecutan ms de 16 anidamientos (cdigo de error 4213). En el puntero/etiqueta indicado, no existe ninguna rutina de subprograma (cdigo de error 4210). En s1 a s5 se indic una entrada de funcin (FX), una salida de funcin (FY) o un registro de funcin (cdigo de error 4101). No existe el archivo de programa indicado (cdigo de error 4210). No pudo ejecutarse el archivo de programa indicado (cdigo de error 2411).
Ejemplo
ECALL En el siguiente ejemplo se ejecuta la rutina de subprograma en el puntero/etiqueta P_0 durante la activacin de X20, en el archivo de programa ABC.
Plano de contactos
ECALLMB1, ECALLKB1, ECALLIB1
7 143
EFCALL, EFCALLP
7.6.7 EFCALL, EFCALLP
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1

Operandos Operandos internos (Sistema, Operador) Bit p
Operandos MELSEC Q
FileRegister


Palabra


Constantes
Otros
Error Flag
Pasos
s1 s2 s3 s4 s5
1
SM0 3
1 1 1 1
No es posible utilizar rels internos de errores (F).
GX IEC Developer
Plano de contactos
EFCALME1, EFCALKE1
GX Developer
EFCALGE1
Variables
Operando Nombre del archivo pn
Valor de comando Nombre del archivo del subprograma en el cual se encuentra la rutina de subprograma a llamar. Direccin (puntero/etiqueta) de la rutina del subprograma.
Tipo de datos Secuencia de caracteres Puntero/ Etiqueta Bit BIN 32 bits BIN 32 bits
s1 a s5
Operandos que se transmiten con el subprograma
INDICACIN
7 144
EFCALL, EFCALLP
Funcionamiento
Reposicin de las salidas en las rutinas de subprograma en los archivos de programa EFCALL Reposicin de las salidas (utilizacin con la instruccin ECALL)
Mediante la reposicin de la condicin de ejecucin de la instruccin EFCALL se conmutan los contactos y las bobinas de la rutina de subprograma indicada en p (puntero/rtulo) en el archivo de programa indicado con el nombre de archivo, a un estado como que no ha sido activada la condicin de ejecucin correspondiente de la instruccin respectiva para un contacto o una bobina. La instruccin EFCALL ejecuta las rutinas de subprograma que se encuentran dentro de un archivo de programa diferente al archivo del cual se activan. El estado de las bobinas y de los contactos despus de la ejecucin de la instruccin EFCALL o bien el estado que asumen las bobinas los contactos en caso de no activarse la condicin de ejecucin de la instruccin respectiva, se indica a continuacin:
Instrucciones Instruccin OUT Instruccin SET Instruccin RST Instruccin SFT Instrucciones de aplicacin 1 Instrucciones de aplicacin 2 Instruccin PLS Instrucciones con generacin de un impulso de salida Valores de ajuste de temporizadores lentos y rpidos Valores de ajuste de temporizadores remanentes
Estado de los contactos y de las bobinas Se reponen todos los contactos y bobinas referidos por la instruccin OUT.
Los contactos y las bobinas referidos por las instrucciones, mantienen su estado.
Los contactos y las bobinas referidos por estas instrucciones, asumen un estado idntico a la no aplicacin de las condiciones de ejecucin de las instrucciones. Los valores de ajuste se ajustan en 0. Se mantienen los valores de ajuste.
Valores de ajuste de contadores
La instruccin EFCALL ha sido utilizada en combinacin con la instruccin ECALL.
En la siguiente visualizacin se indica un programa que utiliza las instrucciones ECALL y EFCALL.
Plano de contactos
EFCALAB1, EFCALAB2
7 145
EFCALL, EFCALLP
En caso que el subprograma utiliza entradas, salidas o registros de funcin (FX, FY y FD), pueden transmitirse operandos con las variables s1 a s5. Antes de la ejecucin del subprograma se transmiten los operandos de bit a las entradas de funcin y los operandos de palabra a los registros de funcin. Despus de procesar el subprograma, se transmiten los estados o bien los contenidos de FY y FD a los operandos indicados. Los datos que puede recibir un registro de funcin, dependen de los operandos indicados en s1 a s5: En el caso de constantes, registros de ndice u operandos de bit con direccionamiento por bloque, puede recibirse un mximo de 2 palabras, mientras que se puede recibir un mximo de 4 palabras con operandos de palabra. Por ejemplo, al indicar el operando D0 en s2, se almacenan D0, D1, D2 y D3 en FD1. La cantidad de entradas, salidas y registros de funcin que se utilizan por el subprograma, debe coincidir con los operandos transmitidos en s1 a s5 al activar la instruccin EFCALL. Los operandos de funcin deben ser idnticos con los tipos de operandos transmitidos por la instruccin EFCALL. No deben intercalarse los operandos indicados en s1 a s5.
La instruccin EFCALL llama la rutina de subprograma indicada con la direccin de puntero (etiqueta). En total pueden efectuarse hasta 16 anidamientos de subprogramas en la programacin de la instruccin EFCALL.
7 146
EFCALL, EFCALLP
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Despus de la ejecucin de una instruccin EFCALL se ejecuta una instruccin END, FEND, GOEND o STOP sin que se haya ejecutado previamente una instruccin RET (cdigo de error 4211). Una instruccin RET se ejecuta antes de instruccin EFCALL (cdigo de error 4212). Se ejecutan ms de 16 anidamientos (cdigo de error 4213). En el puntero/etiqueta indicado, no existe ninguna rutina de subprograma (cdigo de error 4210). En s1, s2, s3, s4 s5 se indic un rel interno de errores (F) (cdigo de error 4101). No existe el archivo de programa indicado (cdigo de error 4210). No pudo ejecutarse el archivo de programa indicado (cdigo de error 2411).
Ejemplo
EFCALL En el siguiente ejemplo se ejecuta la rutina de subprograma en la direccin del puntero/ etiqueta P_0 durante la activacin de X20, en el archivo de programa ABC. Mediante utilizacin de la instruccin EFCALL se repone tambin la salida Y11 (1) al reponer X20.
Plano de contactos
EFCALMB1, EFCALKB1, EFCALIB1
7 147
CHG
7.6.8 CHG
CPU
1 2
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Solamente para CPUs de A3N Solamente para CPUs de A3A 3 Solamente para CPUs de A3U
Operandos Operandos de bit X Y M L S B F T Operandos de palabra (16 bits) C D W R A0 A1 Z V Constante K Punter Nivel o I N Largo de bloque
H P (16#)
ndice
Pasos
Operandos MELSEC A
Carry Flag
Error Flag
M9012 M9010 M9011

1
GX IEC Developer
Plano de contactos
CHG__ME1, CHG__KE1, CHG__IE1
Variables
Operando
Valor de comando
Tipo de datos
7 148
CHG
Funcionamiento
Conmutacin entre rea de programa principal y subprograma CHG Instruccin de conmutacin
La instruccin CHG permite una conmutacin entre el rea de programa principal y subprograma al cumplirse la condicin de entrada. La conmutacin se ejecuta despus de procesar los procesadores y contadores, as como despus de un autodiagnstico.
1 2
Procesamiento de temporizador y contador, autodiagnstico Programa de ejecucin

CHG_0E1
7 149
CHG
Conmutacin entre rea de programa principal y subprograma CHG Utilizacin de una CPU de A3 En caso de utilizar una CPU de A3 se ejecuta la instruccin CHG solamente con flanco ascendente de la condicin de entrada. El resultado de procesamiento de la condicin de entrada depende del estado del rel interno especial M9050. El significado de la instruccin CHG se modifica por lo tanto en funcin del estado del M9050. El rel interno especial M9050 no puede utilizarse en combinacin con una NCPU de A3. La NCPU de A3 se comporta de tal modo como que se habra activado el M9050. La siguiente indicacin muestra en la parte superior una instruccin CHG programada. Esta parte del programa se encuentra delante una instruccin END o FEND en el rea de memoria principal o inferior. En la parte inferior se indican los respectivos transcursos de seal. El transcurso izquierdo de seal no se aplica con un rel interno activo M9050, mientras que el transcurso derecho de seal no se aplica con un rel interno activo M9050. La tabla siguiente explica el procesamiento en funcin del estado de activacin del X0.
CHG__AB1, CHG_0E2, CHG_0E3
La ejecucin de la instruccin CHG en el rea principal se marca con 14, el subrea se marca con 15 y la ejecucin de la instruccin CHG se marca con 16.
Estado de M9050 Estado de X0 NO ACTIVADO 0 Sin conmutacin entre rea de memoria principal y subrea (4, 5, 11). La instruccin CHG se ejecuta con cada ciclo de programa y conmuta entre rea de programa principal y subrea (2, 3, 7, 8, 9, 10). Conmutacin entre rea de memoria principal y subrea (1, 6, 12). ACTIVADO Sin conmutacin entre rea de memoria principal y subrea (4, 5, 11). Se conmuta solamente entre el rea de memoria principal y subrea y nuevamente al rea de memoria principal cuando se cumple la condicin de entrada (flanco positivo de X0) (2). Conmutacin entre rea de memoria principal y subrea (1, 6, 12).
01
Despus de la ejecucin de la instruccin CHG se ejecuta el procesamiento END en el programa actual. El procesamiento se inicia con el paso 0 del otro programa. El GX IEC Developer conmuta automticamente al final del rea de memoria principal y subrea.
7 150
CHG
Instruccin CHG en combinacin con una instruccin PLS CHG Utilizacin de una CPU de A3 En caso de utilizar una CPU de A3 depende el modo de ejecucin de la instruccin PLS del estado del rel interno especial M9050. El rel interno especial M9050 no puede utilizarse en combinacin con una NCPU de A3. La NCPU de A3 se comporta de tal modo como que se habra activado el M9050. La siguiente indicacin muestra en la parte superior una instruccin PLS programada. Esta parte del programa se encuentra al inicio del programa (paso 0) del rea de programa principal y subrea. En la parte inferior se indican los respectivos transcursos de seal. El transcurso izquierdo de seal no se aplica con un rel interno activo M9050, mientras que el transcurso derecho de seal no se aplica con un rel interno activo M9050. La tabla siguiente explica el procesamiento en funcin del estado de activacin del X0.
El procesamiento del rea principal se marca con un 1, el procesamiento del subrea con un 2 y la duracin de un ciclo con un 3.
Estado de M9050 Estado de X0 NO ACTIVADO 0 Sin activacin de M0. M0 se activa solamente durante el primer ciclo despus de la conmutacin del programa con una instruccin CHG. M0 se activa solamente para un ciclo de programa. ACTIVADO Sin activacin de M0. M0 se activa despus de la activacin de X0 durante el primer ciclo del programa en el subrea al cual se conmut con una instruccin CHG. M0 se activa solamente para un ciclo de programa.
01
7 151
CHG
Instruccin CHG en combinacin con una instruccin pulsada CHG Utilizacin de una CPU de A3 En caso de utilizar una CPU de A3 depende el modo de ejecucin de la instruccin pulsada del estado del rel interno especial M9050. El rel interno especial M9050 no puede utilizarse en combinacin con una NCPU de A3. La NCPU de A3 se comporta de tal modo como que se habra activado el M9050. La siguiente indicacin muestra en la parte superior una instruccin pulsada y programada. Esta parte del programa se encuentra al inicio del programa (paso 0) del rea de programa principal y subrea. En la parte inferior se indican los respectivos transcursos de seal. El transcurso izquierdo de seal no se aplica con un rel interno activo M9050, mientras que el transcurso derecho de seal no se aplica con un rel interno activo M9050. La tabla siguiente explica el procesamiento en funcin del estado de activacin del X0.
El procesamiento del rea principal se marca con un 1, el procesamiento del subrea con un 2 y la duracin de un ciclo con un 3.
Estado de M9050 Estado de X0 NO ACTIVADO 0 No se ejecuta la instruccin MOVP. La instruccin MOVP se ejecuta solamente durante el primer ciclo despus de la conmutacin del programa con una instruccin CHG. Se ejecuta una vez la instruccin MOVP. ACTIVADO No se ejecuta la instruccin MOVP. La instruccin MOVP se ejecuta despus de la activacin de X0 durante el primer ciclo del programa en el subrea al cual se conmut con una instruccin CHG. Se ejecuta una vez la instruccin MOVP.
1 01
7 152
CHG
Instruccin CHG y modo de conteo de los contadores CHG Utilizacin de una CPU de A3 En la utilizacin de una CPU de A3 depende el modo de conteo de un contador, del estado del rel interno especial M9050, mientras todas las dems condiciones de entrada permanezcan sin modificacin alguna. El rel interno especial M9050 no puede utilizarse en combinacin con una NCPU de A3. La NCPU de A3 se comporta de tal modo como que se habra activado el M9050. La siguiente indicacin muestra en la parte superior una instruccin de contador programada. Esta parte del programa se encuentra al inicio del programa (paso 0) del rea de programa principal y subrea. En la parte inferior se indican los respectivos transcursos de seal. El transcurso izquierdo de seal no se aplica con un rel interno activo M9050, mientras que el transcurso derecho de seal no se aplica con un rel interno activo M9050. La tabla siguiente explica el procesamiento en funcin del estado de activacin del X0.
El procesamiento en el rea principal se marca con un 1, el procesamiento en el subrea con un 2, el contacto con C0 con 3, el valor nominal de C0 con 4 y la duracin de un ciclo con 5.
Estado de M9050 Estado de X0 NO ACTIVADO 0 No se modifica el valor real del contador. El valor real del contador se aumenta por el valor de 1 despus de END (FEND, CHG) durante el primer ciclo despus de la conmutacin de programa mediante una instruccin CHG. ACTIVADO No se modifica el valor real del contador. Despus de la activacin de X0 se aumenta por el valor de 1, el valor real del contador despus de END (FEND, CHG) durante el primer ciclo del programa en el subrea mediante la instruccin CHG.
01
El valor real del contador se aumenta por 1 El valor real del contador se aumenta por 1 despus de la ejecucin de una instruccin END despus de la ejecucin de una instruccin END (FEND, CHG). (FEND, CHG).
7 153
CHG
Instruccin CHG y transcurso de tiempo de los temporizadores Todas las CPUs que pueden procesar una instruccin CHG, disponen de dos reas de memoria para los valores nominales de temporizador. En esto se reserva un rea de memoria para el rea principal (MAIN) y otro rea para el subrea (SUB). Esto significa que el procesamiento de los temporizadores puede ejecutarse solamente en funcin del rea de programa actualmente procesado (rea de memoria principal o subrea). Los valores nominales de los temporizadores que no se procesan actualmente, se ajustan en el valor "0" de los reas respectivos de memoria. Un valor nominanl de "0" correspone a un valor infinitamente grande de modo que el temporizador no puede vencer. Al ejecutar la instruccin CHG en el programa actual para la conmutacin al rea principal/ subrea de memoria despus del arranque de un temporizador, no se continua procesando el temporizador en la parte conmutada del programa. Esto se debe a que el temporizador ha sido programado en el programa actual y que el valor nominal se considera como "0" en el programa conmutado. Despus de la nueva conmutacin al programa actual se continua con el procesamiento del temporizador. El temporizador se ejecuta cuando el valor real es mayor al valor nominal o inferior a 0. Despus de la ejecucin del temporizador se activa el contacto del temporizador.
Instruccin CHG y procesamiento de instrucciones OUT. Las CPUs que pueden procesar una instruccin CHG, conmutan los contactos de salida en funcin de la parte de programa que se procesa actualmente. Los contactos de salida mantienen su estado despus de la conmutacin de la parte actual de programa a la otra parte de programa (rea principal/subrea). El estado se mantiene tambin en caso de modificarse la condicin de entrada. La siguiente indicacin muestra en la parte superior una instruccin OUT programada. Esta parte de programa se encuentra en el rea principal de memoria. La salida Y70 no se utiliza en el subrea de memoria.
CHG__AB6, CHG_0E9
En la parte inferior se indican los respectivos transcursos de seal. El procesamiento del rea principal se marca con 1 y el procesamiento del subrea con 2. La salida Y70 se activa o bien desactiva el en procesamiento del rea principal en funcin de la condicin de entrada X0. Durante el procesamiento del subrea se mantiene sin alteracin el estado de Y70 incluso al modificarse la condicin de entrada.
7 154
CHG
Ejemplo 1
CHG (A3CPU) Para un procesamiento correcto de la instruccin CHG debe compararse el resultado de procesamiento de un ciclo de programa con el ciclo anterior. Debido a este motivo debe activarse siempre el rel interno especial M9050 antes de la ejecucin de la instruccin CHG para cargar el resultado de procesamiento del ciclo anterior de la memoria intermedia hacia la memoria de trabajo. Ya que la instruccin CHG se ejecuta en combinacin con una CPU de A3 solamente al cumplirse la condicin de entrada, deben escribirse los programas en funcin del siguiente esquema. El programa izquierdo se encuentra en el rea principal de memoria y el programa derecho se encuentra en el subrea de memoria. Se activa siempre el rel interno especial M9036.
CHG__KB1, CHG__KB2
INDICACIN
La modificacin de un programa en el subrea durante el procesamiento del programa en el rea principal (o bien inversamente) supone que los rels internos especiales M9051, M9056 y M9057 se activan para evitar una ejecucin de la instruccin CHG y por lo tanto una conmutacin de programa. Esto significa que durante un cambio en lnea en el subrea, no se procesa el rea principal. Esto se ejecuta automticamente en el GX Developer y el GX IEC Developer.
7 155
CHG
Ejemplo 2 CHG (CPU de A3N)
La instruccin CHG se ejecuta en combinacin con una CPU de A3N solamente al cumplirse la condicin de entrada. Los programas deben estructurarse segn el esquema indicado en este ejemplo de programa. El programa izquierdo se encuentra en el rea principal de memoria y el programa derecho se encuentra en el subrea de memoria.
CHG__KB3, CHG__KB4
Ejemplo 3
CHG (CPU de A3H) Los programas deben estructurarse segn el esquema indicado en este ejemplo de programa. El programa izquierdo se encuentra en el rea principal de memoria y el programa derecho se encuentra en el subrea de memoria.
CHG__KB5, CHG__KB6
7 156
SUB, SUBP
7.6.9
SUB, SUBP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X n Y M L S B F T Operandos de palabra (16 bits) C D W R A0 A1 Z V Constante K
Largo de bloque
H P (16#)
ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag M9012
GX IEC Developer
Plano de contactos
SUB__ME1, SUB__KE1, SUB__IE1
Variables
Operando n
Valor de comando Direccin del programa de microcomputador que debe llamarse.
Tipo de datos Direccin
7 157
SUB, SUBP
Funcionamiento Llamada de programa de microcomputador
SUB Llamada de programa de un programa de microcomputador La llamada de un programa de microcomputador generado por el usuario, se ejecuta con la instruccin SUB/SUBP. Con la condicin de entrada aplicada, la instruccin SUB activa el programa de microcomputador que se encuentra en la direccin "n". Despus de procesar el programa de microcomputador, se reinicia el programa de ejecucin despus de tal paso del programa que sigue a la instruccin SUB/SUBP. La instruccin SUB/SUBP puede programarse en el programa de ejecucin del rea principal/ subrea de memoria.
1 2
Parmetros Valores nominales para temporizador y contador 3 Programa de microcomputador 4 rea del programa de ejecucin 5 rea del programa del microcomputador 6 rea principal o subrea de memoria
SUB_0E1
Dentro de un rea de programa de microcomputador pueden generarse varios programas.
Programa de microcomputador
SUB__AB1, SUB_0E2
7 158
SUB, SUBP
INDICACIN
La instruccin SUB tiene la funcin de determinar una constante de 16 bits en el bloque de instruccin en las instrucciones ampliadas de aplicacin de las CPUs de AnA, AnAS y AnU (Dedicated Instructions).
Mayores informaciones acerca de los programas de microcomputadores se encuentran en el Cap. 10 de estas instrucciones de programacin.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Se excede la capacidad mxima del programa del microcomputador. La direccin indicada en n, se encuentra fuera del rango permitido.
INDICACIN
El tiempo de procesamiento de un programa de microcomputador que se llam mediante una instruccin SUB(P), no debe exceder los 5 ms. En caso que la duracin del procesamiento supera los 5 ms, surge un conflicto con el programa de ejecucin de modo que el PLC no puede continuar trabajando correctamente. En caso de querer ejecutar un programa de microcomputador que dura ms de 5 ms, debe dividirse este programa en diferentes bloques para procesar estos bloques a continuacin en forma secuencial. De este modo puede abreviarse el tiempo de procesamiento del programa de microcomputador.
7 159
IX, IXEND
7.6.10 IX, IXEND
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q

Operandos MELSEC Q
FileRegister
Otros
Error Flag
Pasos
s
1
SM0
2/1
1
La instruccin IX requiere dos pasos y la instruccin IXEND requiere un paso.
GX IEC Developer
Plano de contactos
IX___ME1, IX___KE1, IX___IE1
GX Developer
IX___GE1
Variables
Operando s
Valor de comando
Tipo de datos
Primera direccin del operando en el cual estn almacenados los datos para el BIN 16 bits direccionamiento indexado.
7 160
IX, IXEND
Funcionamiento
Direccionamiento indexado de una parte completa de programa IX, IXEND Instruccin de direccionamiento
Las instrucciones IX e IXEND puede aplicarse exclusivamente en el modo MELSEC del GX IEC Developer. Las instrucciones IX e IXEND realizan un direccionamiento indexado de las direcciones de operandos en la seccin de programa que se programa entre las instrucciones IX e IXEND. En este proceso se suman los valores numricos decimales del listado de ndice (s) con las direcciones de operando. La nueva direccin en visualizacin hexadecimal resulta ser la direccin vlida para el siguiente procesamiento de programa. A cada uno de los operandos indicados en s, se asigna un determinado tipo de operando cuya direccin se utiliza para la suma. La siguiente ilustracin explica esto con mayor detalle.
El valor en D100 (8) se suma a la direccin del temporizador TS495. La nueva direccin es TS49D. El valor en D101 (5) se suma a la direccin del contador CS270. La nueva direccin es CS275. El valor en D102 (2) se suma a las direcciones de las entradas X1 y X19. Las nuevas direcciones son X3 y X1B. El valor en D103 (10) se suma a las direcciones de las salidas Y24 y Y40. Las nuevas direcciones son Y2E y Y4A.
IX___AB3, IX___AB4, IX___AB1, IX___AB2, IX__0E1
El valor en D104 (16) se suma a las direcciones de los rels internos M6 y M62. Las nuevas direcciones son M16 y M72.
7 161
IX, IXEND
El valor en D106 (16) se suma a la direccin del rel interno de enlace B20. La nueva direccin es B30. El valor en D108 (1) se suma a la direccin del registro D0. La nueva direccin es D1. Las instrucciones PLS, PLF y pulsadas que se ejecutan una sola vez al cumplirse la condicin de entrada, no pueden direccionarse en forma indexada mediante el bucle de instrucciones IX-/IXEND. En casos donde la nueva direccin abandona el rango permitido de direcciones debido a la suma, ya no se garantiza un procesamiento correcto de la instruccin. Cuando se ejecuta la instruccin IX e IXEND durante el cambio entre las secuencias de programa en el modo en lnea (escritura durante el modo RUN), tampoco se garantiza el procesamiento correcto. Los valores que se suman a las direcciones de los operandos de palabra, en los cuales se accede a cada bit, estn almacenados como valores binarios. En s est almacenada la direccin inicial del operando para el cual se indican estos valores. En un programa, no puede ejecutarse un direccionamiento indexado entre la instruccin IX e IXEND. Las direcciones indexadas entre la instruccin IX e IXEND del operando de una parte de programa se convierten durante una ampliacin de programa en direcciones que se utilizan por los registros de ndice (Zn). La asignacin de las direcciones indexadas a los registros respectivos de ndice, se indican en la siguiente tabla.
Direccin Valores de suma para direcciones de temporizador (T) Valores de suma para direcciones de contador (C) Valores de suma para Direcciones de entrada (X) Valores de suma para direcciones de salida (Y) Valores de suma para Direcciones de rel interno Valores de suma para direcciones de rel interno de rango detentivo (L) Valores de suma para direcciones de rel interno de enlace (B) Valores de suma para direcciones de rel interno de flanco (V)
Registro de ndice Z0
Direccin Valores de suma para direcciones de registro de datos (D) Valores de suma para Direcciones de registro de enlace (W) Valores de suma para direcciones de registro de archivo (R) Valores de adicin para direcciones de entrada/salida (U) de registro de bfer Valores de suma para Direcciones de registro de bfer (G) Valores de suma para direcciones de red de operandos de enlace con acceso directo (J) Valores de adicin para direcciones locales de registro de archivo (ZR) Valores de suma para direcciones de puntero (etiqueta)
Registro de ndice Z8
s+8
s+1
Z1
s+9
Z9
s+2
Z2
s+10
Z10
s+3
Z3
s+11
Z11
s+4
Z4
s+12
Z12
s+5
Z5
s+13
Z13
s+6
Z6
s+14
Z14
s+7
Z7
s+15
Z15
Con una CPU de Q00J, Q00 Q01CPU, no estn disponibles los registros de ndice Z10 a Z15. Segn el software utilizado para la programacin, puede requerirse una indicacin de los registros de ndice en la parte de programa entre la instruccin IX e IXEND.
7 162
IX, IXEND
Ejemplo
GX Developer
Programa sin indicacin de los registros de
Programa con indicacin de los registros de
Los registros de ndice utilizados entre la instruccin IX e IXEND (Z0 a Z15) no influyen las dems instrucciones en el programa que se direcciona mediante una asignacin de ndice.
INDICACIN
Para el direccionamiento indexado de los operandos de una parte de programa se requiere un arranque de los equipos perifricos en el modo estndar y una ejecucin de la extensin de programa (solamente para serie QnA). En el arranque de los equipos perifricos con una CPU de Q2A, Q2A-S1, Q3A Q4A con utilizacin simultnea del direccionamiento indexado de los operandos de una parte de programa entre la instruccin IX e IXEND, no se garantiza un procesamiento correcto. Se ha de prever un bloque que previene la ejecucin simultnea de varias instrucciones IX e IXEND cuando se utiliza la instruccin IX e IXEND en el programa normal y de interrupcin. En el programa normal deben bloquearse las interrupciones entre la instruccin IX e IXEND.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: La instruccin IX e IXEND no ha sido programada en contexto (cdigo de error 4231). Despus de la ejecucin de una instruccin IX se ejecuta una instruccin END, FEND, GOEND o STOP sin ejecutar previamente una instruccin IXEND (cdigo de error 4231).
7 163
IX, IXEND
Ejemplo IX, IXEND
El siguiente programa ejecuta en total 10 veces el bucle de programa entre la instruccin IX e IXEND. En cada pasada se aumentan por el valor de 1, las direcciones de los operandos programados en este rango. En la tabla que se indica despus de la ilustracin, se listan los registros en los cuales se contienen los valores a sumar de los operandos correspondientes. Adems se indican las modificaciones de las direcciones de operando para la primera, segunda, tercera y dcima pasada del bucle de programa.
IX___MB1
Modificacin de direcciones de operandos / Pasadas D Valores de adicin 1. Valores de adicin para direcciones D100 de temporizador (T) D101 D102 D103 D104 Valores de adicin para dir. de contador (C) Valores de suma para direcciones de entrada (X) Valores de suma para direcciones de salida (Y) Valores de suma para direcciones de rels internos (M) T3 C4 X10 Y30 M0 2. T4 C5 X11 Y31 M1 3. T5 C6 X12 Y32 M2 10. TC CD X19 Y39 M9
Valores de suma para D106 direcciones de rel interno de enlace (B) Valores de suma para D108 direcciones de registro de datos (D)
B0 D0 D10 D40
B1 D1 D11 D41
B2 D2 D12 D42
B9 D9 D19 D49
7 164
IXDEV, IXSET
7.6.11
IXDEV, IXSET
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos internos (Sistema, Operador) Bit p d

1
Filendice
Palabra
Mdulos Registro especiales de ndice U\G Zn
Otros P
SM0
1/3
1
La instruccin IXDEV requiere un paso y la instruccin IXSET requiere tres pasos.
GX IEC Developer
Plano de contactos
IXDEVME1, IXDEVKE1
GX Developer
Contactos ficticios
IXDEVGE1
Variables
Operando p d
Valor de comando Primera direccin del operando (solo puntero/etiqueta) en el cual estn almacenados los datos para el direccionamiento indexado. Primera direccin del operando en el cual se almacenan las direcciones indexadas de los operandos.
Tipo de datos Puntero/ Etiqueta BIN 16 bits
7 165
Pasos
Error Flag
Operandos MELSEC Q
Operandos
IXDEV, IXSET
Funcionamiento
Almacenamiento de direcciones indexadas de operandos en un listado de ndice IXDEV/IXSET Instruccin para la escritura de un listado de ndice
Las instrucciones IXDEV e IXSET pueden aplicarse en el GX IEC Developer solamente en el modo MELSEC o bien en el GX Developer. Las instrucciones IXDEV e IXSET leen las direcciones de un operando ubicado en el rea de offset y escriben estos valores de offset como listado de ndice en el operando indicado en d. La asignacin de los tipos de operandos a los registros respectivos se indica en la instruccin IX e IXEND. Cuando el tipo respectivo de operando no se encuentra en el rango de offset, la entrada correspondiente en el listado de ndice resulta igual a 0. Los diferentes bits de los operandos de palabra se tratan como contactos ficticios (dummy), esto quiere decir que es posible leer solamente una direccin de un bit particular para su entrada en el listado de ndice. En el direccionamiento de los dummys se indica luego el bit correspondiente. Por ejemplo, el bit 0 (b0) en el registro de datos D0, se indica con D0.0. Para la indicacin de los bits en una palabra de datos de 16 bits se utilizan los valores hexadecimales 0 a F.
La lectura de los valores de offset se ejecuta segn la siguiente descripcin. Lectura de los operandos: T, C, X, Y, M, L, V, B El valor de offset marcado con se lee y se escribe en el registro correspondiente. Lectura de los operandos: D.XX, W.XX, R.XX1, U\G.XX1, ZR.XX1 El valor de offset marcado con se lee y se escribe en el registro correspondiente. El valor marcado con XX presenta la variable para la definicin del bit.
1
Lectura del operando: J\B1 ,J\W1, J\X1, J\Y1 El valor de offset marcado con se lee y se escribe en el registro correspondiente. Cuando no debe ingresar un offset para el operando que sigue despus de J\, debe ajustarse este valor en 0.
1
El valor de offset del operando P se indica directamente como direccin (puntero/etiqueta) en la programacin de la instruccin IXSET.
Al indicar dos tipos idnticos de operandos en el rango de offset, se aplica el valor de offset del ltimo operando que se encuentra en la secuencia de contactos. Las instrucciones IXDEV e IXSET deben utilizarse conjuntamente. El valor de offset del operando ZR.XX puede asumir un valor entre 0 y 32767. Esto resulta debido a la circunstancia que el resto del cuociente de la divisin de la direccin del operando por el valor de 32767 se escribe como valor de offset en el registro correspondiente. Como contactos ficticios (dummy) denro del rango de offset se permiten solamente las instrucciones LD y AND. Se omiten todas las dems instrucciones.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: La instruccin IXDEV e IXSET no ha sido programada en contexto (cdigo de error 4231).
7 166
IXDEV, IXSET
Ejemplo
IXDEV, IXSET El siguiente programa escribe las direcciones (valores de offset) de los contactos ficticios (dummy) del rango de offset en los registros correspondientes. El valor de offset del puntero/ etiqueta se indica en la instruccin IXSET. La asignacin de los tipos de operandos a los registros respectivos se indica en el prrafo sobre las instrucciones IX e IXEND.
IXDEVMB1, IXDEV0B1
7 167
7.7

Las instrucciones de procesamiento para listados de datos escriben y leen los datos en o bien desde un listado de datos. Los datos actuales se escriben en el listado y se leen nuevamente para un procesamiento continuo en secuencia diferente. Estas instrucciones ofrecen al usuario la posibilidad de eliminar o bien agregar determinados bloques de datos en el listado de datos.
Funcin Escritura de datos en un listado de datos Lectura de datos inicialmente ingresados en el listado de datos Lectura de datos finalmente ingresados en el listado de datos Eliminacin de determinados bloques de datos del listado de datos Introduccin de determinados bloques de datos en el listado de datos
Instruccin MELSEC en el Editor MELSEC FIFW FIFWP FIFR FIFRP FPOP FPOPP FDEL FDELP FINS FINSP
Instruccin MELSEC en el editor IEC FIFW_M FIFWP_M FIFR_M FIFRP_M FPOP_M FPOPP_M FDEL_M FDELP_M FINS_M FINSP_M
7.7.1
7 168
FIFW, FIFWP
7.7.1
FIFW, FIFWP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Largo de bloque
H P (16#)
ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag M9012
s d
1
K1 K4
7 1
Filendice

Palabra

Palabra

Constantes
Otros
SM0
GX IEC Developer
Plano de contactos
FIFW_ME1, FIFW_KE1, FIFW_IE1
GX Developer
FIFW_GE1
Variables
Operando s d
Valor de comando
Tipo de datos
Daten que se escriben en el listado de datos o bien operandos en los cuales se almacenan estos datos. BIN 16 bits Primera direccin del listado de datos.
7 169
Pasos 3
Error Flag
Operandos MELSEC Q
FIFW, FIFWP
Funcionamiento
Escribir datos en un listado de datos FIFW Instruccin para la entrada de datos La instruccin FIFW escribe la secuencia de datos determinada en s, en un listado de datos. Este listado se define por el rango de direcciones en d y administra los datos en el orden de su entrada. En la primera direccin del rango de datos en d se almacena la cantidad de registros de datos que se contienen en total en el listado de datos. El valor de esta direccin es por lo tanto el indicador de posicin para los datos que se ingresan nuevamente en el listado. Con cada ejecucin de la instruccin FIFW se aumenta el valor por 1. Los datos se almacenan a partir de la direccin d+1.
1 2
Listado de datos Indicador de posicin 3 Rango de direcciones del listado de datos

FIFW0E1
Antes de la primera ejecucin de la instruccin FIFW deben eliminarse los contenidos de los operandos indicados en d. En la programacin debe controlarse la cantidad de los registros de datos a escribir, as como el rango de direcciones en el listado de datos. Para la administracin de varios registros de datos en diferentes listados de datos debe utilizarse un programa de aplicacin.
Fuentes de error
En el siguiente caso se presenta un error de procesamiento y se aplica un Error Flag: El largo del listado FIFO excede el rango previsto para el operando en el almacenamiento en la ejecucin de la instruccin FIFW (Serie Q/System Q = Cdigo de error 4101).
7 170
FIFW, FIFWP
Ejemplo 1
FIFWP En el siguiente programa se asigna el rango de memoria del listado de datos mediante los registros de datos R0 a R5. La direccin inicial (R0) del rango contiene el indicador de posicin que indica la cantidad de registros de datos almacenados. Con flanco positivo de X10, se almacenan los datos de D0 en las siguientes posiciones disponibles de memoria del listado de datos (en el ejemplo, es R5).
Plano de contactos
1 2

FIFW_MB1, FIFW_KB1, FIFW_IB1, FIFW0B1
7 171
FIFW, FIFWP
Ejemplo 2 FIFWP
En el siguiente programa se asigna el rango de memoria del listado de datos mediante los registros de datos D38 a D44. La direccin inicial (D38) del rango contiene el indicador de posicin que indica la cantidad de registros de datos almacenados. Con flanco positivo de X1B, se almacenan los datos de las entradas X20 a X2F en la siguiente posicin disponible de memoria del listado de datos (en el ejemplo, D44). En el listado de datos prescrito, puede almacenarse un mximo de 6 registros de datos. Por lo tanto, Y60 se programa como bloqueo de la instruccin FIFW. La salida se activa cuando el contenido de D38 resulta mayor o igual a 6.
Plano de contactos
1 2
Listado de datos Indicador de posicin 3 Rango de direcciones del listado de datos 4 ltima direccin de memoria
FIFW_MB2, FIFW_KB2, FIFW_IB2, FIFW0B2
7 172
FIFR, FIFRP
7.7.2
FIFR, FIFRP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X s d

1
Largo de bloque
Constante K
H P (16#)
ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag M9012
K1 K4
7 1
Filendice

Palabra

Palabra

Constantes
Otros
SM0
GX IEC Developer
Plano de contactos
FIFR_ME1, FIFR_KE1, FIFR_IE1
GX Developer
FIFR_GE1
Variables
Operando s d
Valor de comando Direccin inicial del operando en el cual se almacenan los datos ledos.
Direccin inicial del listado de datos.
7 173
Pasos
3
Error Flag
Operandos MELSEC Q
FIFR, FIFRP
Funcionamiento
Lectura de los datos inicialmente ingresados del listado de datos FIFR Instruccin para la lectura de datos inicialmente ingresados La instruccin FIFR lee los datos de un listado de datos y almacena estos en un rango definido de direcciones. La lectura de los datos se inicia con la primera direccin d+1 despus del indicador de posicin. La transferencia se ejecuta al rango de direcciones indicado en s. Los datos del listado de datos se desplazan secuencialmente en el orden de su entrada al inicio del listado. Se eliminan todos los datos anteriores. Despus de la lectura se reduce el valor del indicador de posicin (primera direccin en d) por el valor de 1.
1 2
Listado de datos Indicador de posicin 3 Estos registros se escriben con el valor de 0.

FIFR0E1
INDICACIN Fuentes de error
Se ha de observar que la instruccin no se activa cuando el valor en d (indicador de posicin) es igual a 0.

En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Una instruccin FIFR se ejecuta cuando el valor del indicador de posicin es igual a 0 (Serie Q/System Q = Cdigo de error 4100). El largo del listado de datos excede el rango de operandos en la ejecucin de la instruccin FIFR (Serie Q/System Q = Cdigo de error 4101).
7 174
FIFR, FIFRP
Ejemplo 1
FIFRP En el siguiente programa con flanco positivo de X10, se lee el valor de datos de la direccin R1 (valor inicialmente ingresado) del listado de datos de R0 a R7 y se almacena en el registro D0. En el ejemplo, el valor del indicador de posicin al inicio de la ejecucin es igual a 5 y asume el valor de 4 despus de la ejecucin. La instruccin previa de comparacin previene la ejecucin de la instruccin FIFR cuando el indicador de posicin (R0) asume el valor de 0.
Plano de contactos
1 2

FIFR_MB1, FIFR_KB1, FIFR_IB1, FIFR0B1
7 175
FIFR, FIFRP
Ejemplo 2 FIFRP
El siguiente programa escribe con cada flanco positivo de X1C, el valor de D0 en el listado de datos de D38 a D43. Cuando el valor del indicador de posicin es igual a 5, se lee el primer valor del listado FIFO y se transmite a R0. Este proceso se repite con cada flanco positivo de X1C.
Plano de contactos
1 2

FIFR_MB2, FIFR_KB2, FIFR_IB2, FIFR0B2
7 176
FPOP, FPOPP
7.7.3
FPOP, FPOPP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos internos (Sistema, Operador) Bit s d
Filendice

Palabra

Palabra

Constantes
Otros
SM0
GX IEC Developer
Plano de contactos
FPOPME1, FPOPKE1, FPOPIE1
GX Developer
FPOPGE1
Variables
Operando s d
Valor de comando Direccin inicial del operando en el cual se almacenan los datos ledos.
Direccin inicial del listado de datos.
7 177
Pasos 3
Error Flag
Operandos MELSEC Q
Operandos
FPOP, FPOPP
Funcionamiento
Lectura de los datos finalmente ingresados del listado de datos FPOP Instruccin para la lectura de datos finalmente ingresados
La instruccin FPOP lee los datos de un listado de datos y almacena estos en un rango definido de direcciones. La lectura de los datos se inicia en la ltima direccin d+n escrita en el listado de datos. La transferencia se ejecuta al rango de direcciones indicado en s. La direccin leda del listado de datos se escribe con el valor de 0. Despus de la lectura se reduce el valor del indicador de posicin (primera direccin en d) por el valor de 1.
1 2
Listado de datos Indicador de posicin 3 Estos registros se escriben con el valor de 0.

FPOP0E1
INDICACIN Fuentes de error
Se ha de observar que la instruccin no se activa cuando el valor en d (indicador de posicin) es igual a 0.

En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Una instruccin FPOP se ejecuta cuando el valor del indicador de posicin es igual a 0 (cdigo de error 4100). El largo del listado de datos excede el rango de operandos en la ejecucin de la instruccin FPOP (Serie Q/SystemQ = Cdigo de error 4101).
7 178
FPOP, FPOPP
Ejemplo 1
FPOPP En el siguiente programa con flanco positivo de X10, se lee el valor de datos de la direccin R5 (valor finalmente ingresado) del listado de datos de R0 a R7 y se almacena en el registro D0. En el ejemplo, el valor del indicador de posicin al inicio de la ejecucin es igual a 5 y asume el valor de 4 despus de la ejecucin. La instruccin previa de comparacin previene la ejecucin de la instruccin FPOPP cuando el indicador de posicin (R0) asume el valor de 0.
Plano de contactos
1 2
Listado de datos Estos registros se escriben con el valor de 0.

FPOPMB1, FPOPKB1, FPOPIB1, FPOP0B1
7 179
FPOP, FPOPP
Ejemplo 2 FPOPP
El siguiente programa escribe con cada flanco positivo de X1C, el valor de D0 en el listado de datos de D38 a D43. Cuando el valor del indicador de posicin asume el valor de 5, se lee el valor del registro D43 con flanco positivo de X1D y se transmite a R0.
Plano de contactos
1 2
Listado de datos Flanco positivo de X1C 3 Flanco positivo de X1D 4 Indicador de posicin 5 Rango de direcciones actual del listado de datos
FPOPMB2, FPOPKB2, FPOPIB2, FPOP0B2
7 180
FDEL, FDELP, FINS, FINSP
7.7.4
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos internos (Sistema, Operador) Bit s d n
Filendice

Palabra

Palabra

Otros
SM0
GX IEC Developer
Plano de contactos
FDEL_ME, FDEL_KE1, FDEL_IE1
GX Developer
FDEL_GE1
Variables
Operando
Valor de comando
Tipo de datos
Datos que se ingresan en una determinada direccin en el listado de datos, u operando en el cual se almacenan estos datos. Primera direccin del operando que almacena los datos que se eliminan en una determinada direccin en el listado de datos. BIN 16 bits Direccin inicial del listado de datos. Indicacin de la direccin en la cual se ingresan o eliminan datos.
d n
7 181
Pasos 4
Error Flag
Operandos MELSEC Q
Operandos

Funcionamiento
Eliminacin o introduccin de determinados bloques de datos en el listado de datos FDEL Eliminacin de determinados bloques de datos
La instruccin FDEL elimina el bloque de datos N n despus del indicador de posicin en el listado de datos indicado en d y almacena este valor en el operando indicado en s. Los datos del listado de datos se juntan despus de la eliminacin de un bloque de datos. Despus de la lectura se reduce el valor del indicador de posicin (primera direccin en d) por el valor de 1.
1 2
Listado de datos Para n=3 se elimina el bloque de datos d+3. 3 Este registro se escribe con el valor de 0.
FDEL0E1
7 182
FINS
Introduccin de determinados bloques de datos
La instruccin FINS introduce un bloque de datos de 16 bits indicado en s, en la posicin N n despus del indicador de posicin en el listado de datos indicado en d. Los bloques de datos que siguen a la posicin de introduccin, se desplazan por una direccin. Despus de la introduccin, se aumenta el valor del indicador de posicin (primera direccin en d) por el valor de 1.
1 2
Listado de datos Indicador de posicin 3 Para n=2 se introduce el bloque de datos como d+2.
FINS0E1
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El operando indicado con n, excece el rango del operando indicado en d en la ejecucin de la instruccin FDEL o FINS (cdigo de error 4101). El operando indicado con n en d, se encuentra fuera del rango de direcciones de los bloques de datos + 1 disponibles en la ejecucin de la instruccin FDEL o FINS (cdigo de error 4101). La instruccin FDEL o FINS ha sido ejecutada y para n se introdujo el valor de 0. (cdigo de error 4100). La instruccin FDEL ha sido ejecutada y el valor de d fue 0 (cdigo de error 4100). El largo del listado de datos excede el rango de operandos en la ejecucin de la instruccin FPOP o FINS (Serie Q/SystemQ = Cdigo de error 4101).
7 183

Ejemplo 1 FDELP
El siguiente programa con flanco positivo de X10, elimina en el listado de datos R0 hasta R7 el segundo bloque de datos (R2) que viene despus del indicador de posicin y almacena este valor en D0.
Plano de contactos
1 2
Listado de datos Flanco positivo de X10

FDELMB1, FDELKB1, FDELIB1, FDEL0B1
7 184
Ejemplo 2
FINSP El siguiente programa con flanco positivo de X10, agrega el bloque de datos indicado en D0 como bloque de datos R3 en el listado de datos R0 a R7.
Plano de contactos
R0 R1 R2 R3 R4 R5 R6 R7 D0
1 2
1 4 1234 4444 -123 5000 0 0 0
R0 R1 R2 R3 R4 R5 R6 R7
1 4 1234 4444 -3210 -123 5000 0 0
-3210
Listado de datos Flanco positivo de X10

FDELMB2, FDELKB2, FDELIB2, FINS0B1
7 185
7 186
Instrucciones para el acceso a la memoria de bfer
7.8

Las instrucciones descritas a continuacin, acceden a la memoria de bfer de los mdulos especiales. Las instrucciones permiten a la CPU el intercambio de datos con los mdulos respectivos. La siguiente tabla contiene una vista sinptica de las instrucciones.
Funcin
Instruccin MELSEC en el Editor MELSEC FROM
Instruccin MELSEC en el editor IEC FROM_M FROMP_M DFRO_M DFROP_M TO_M TOP_M DTO_M DTOP_M
Lectura de datos de un mdulo especial
FROMP DFRO DFROP TO
Escritura de datosen un mdulo especial
TOP DTO DTOP
7 187
FROM, FROMP, DFRO, DFROP

7.8.1 FROM, FROMP, DFRO, DFROP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X n1 n2 d 1 1 1 1 1 1 1 1 1 1 1 1 n3

1 2
Largo de bloque
Constante K
Y M L
H P (16#)
ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag M9012
K1 K4 2 K1 K8
9 3
En combinacin con una CPU de A3H no pueden procesarse operandos de bits. El largo de bloque puede determinarse en la programacin de una instruccin FROM/P entre K1 y K4 y con una instruccin DFRO/P entre K1 y K8. 3 La cantidad de pasos en caso de utilizacin de una CPU de AnA, AnAS o AnU se indica en el prrafo 3.10.2 Con una CPU de AnA, AnAS y AnU de estas Instrucciones de Programacin.
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit n1 n2 d n3

Filendice


Palabra

Mdulos especiale Registro de ndice s Zn Palabra U\G


Otros U
Error Flag
Pasos
SM0 5
GX IEC Developer
Plano de contactos
FROM_ME1, FROM_IE1, FROM_KE1
GX Developer
F R O M _ G E 1
Variables
Operando n1 n2 d n3
Valor de comando Direccin cabezal del mdulo especial en el portador de componente. Direccin inicial del rango de direcciones del cual se lee. Direccin inicial del rango de direcciones de la CPU en la cual se escribe.
Tipo de datos BIN 16 bits BIN-16/32 bits BIN 16 bits
Cantidad de las palabras de datos a leer.
7 188
Funcionamiento
Lectura de datos de 1 y 2 palabras (32 bits) de un mdulo especial FROM Lectura de datos de 1 palabra (16 bits)
La instruccin FROM lee datos de 1 palabra del rango de memora de bfer de un mdulo especial y almacena estos en un rango prescrito de direcciones de la CPU. La direccin inicial de los datos a leer se define en n2, la cantidad de palabras de datos en n3 y la direccin del mdulo del cual resulta la posicin del mdulo en el portador de componentes, en n1. El rango de direcciones de la CPU, en el cual deben almacenarse los datos, se determina en d.
1 2
Memoria de bfer del mdulo especial Memoria de la CPU

FROM0E1
INDICACIN
Con la instruccin FROM pueden leerse tambin los datos de otra CPU en el servicio de CPU mltiple. Mayores informaciones se encuentran en el Cap. 9.6.2.
DFRO Lectura de datos de 2 palabras (32 bits)
La instruccin DFRO lee datos de 2 palabras de la memoria de bfer de un mdulo especial. La direccin inicial de los datos a leer se define en n2, la cantidad de palabras de datos (por 2) en n3 y la direccin del mdulo especial en n1. El rango de direcciones de la CPU, en el cual deben almacenarse los datos, se determina en d.
1 2
Memoria de bfer del mdulo especial Memoria de la CPU

DFRO0E1
INDICACIN
Una CPU de la Serie Q o del System Q puede acceder adems directamente a la memoria de bfer de los mdulos especiales. En este caso se indican los operandos en la forma U\G (U(direccin cabezal del mdulo especial)/G(direccin inicial de la memoria de bfer)).
7 189

Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Antes de la ejecucin de la instruccin no se ejecut ningn intercambio de datos con el mdulo especial (Serie Q/System Q = Cdigo de error 1412). Antes de la ejecucin de la instruccin se present un error en el mdulo especial. (Serie Q/System Q = Cdigo de error 1402). No se encuentra ningn mdulo especial en la direccin I/O indicada en n1. (Serie Q/System Q = Cdigo de error 2110). La cantidad de palabras de datos indicada en n3 sobrepasa el rango previsto en d para el almacenamiento del operando (Serie Q/System Q = Cdigo de error 4101). La direccin indicada en n2 se encuentra fuera del rango de la memoria de bfer (Serie Q/System Q = Cdigo de error 4100). La direccin indicada en n2 es errnea (AJ71QC24) (Serie Q/System Q = Cdigo de error 4100). No resulta posible el acceso a un mdulo especial.
Ejemplo 1
FROMP En el siguiente programa con flanco positivo de X0, se leen los valores digitales del canal CH1 de la direccin 10 de la memoria de bfer de un mdulo A68AD. El rango de direcciones de mdulos es de 040 a 05F. Los datos ledos se almacenan en D0.
Plano de contactos
FROM_MB1, FROM_KB1, FROM_IB1
Ejemplo 2
DFROP En el siguiente programa con flanco positivo de X0, se leen los datos del eje X de las direcciones 602 y 603 de la memoria de bfer de un mdulo AD71. El rango de direcciones de mdulos es de 040 a 05F. Los datos ledos se almacenan en D0 y D1.
Plano de contactos
FROM_MB2, FROM_KB2, FROM_IB2
7 190
INDICACIN E
La direccin cabezal que debe indicarse en n1, se define del siguiente modo: n1 = 10 Direccin cabezal = 1 n1 = 20 Direccin cabezal = 2
Direccin inicial del registro especial: n1 = K4 H4

DFRO0E2
7 191
TO, TOP, DTO, DTOP

7.8.2 TO, TOP, DTO, DTOP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X n1 n2 s n3

1 2
1 1 1 1 1 1 1 1 1 1 1 1
Largo de bloque
Constante K

2
Y M L
H P (16#)
2
ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag M9012
K1 K4
3 9/11 K1 4
K8
En combinacin con una CPU de A3H no pueden procesarse operandos de bits. El rango posible de las constantes para s es: H0 a FFFF, K-32768 a 32767 3 El largo de bloque puede determinarse en la programacin de una instruccin TOP entre K1 y K4 y con una instruccin DTOP entre K1 y K8. 4 La cantidad de pasos en caso de utilizacin de una CPU de AnA o AnAS se indica en el prrafo 3.10.2 Con una CPU de AnA, AnAS y AnU de estas Instrucciones de Programacin.
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit n1 n2 s n3

Filendice


Palabra

Mdulos especiale Registro de ndice s Zn Palabra U\G


Otros U
Error Flag
Pasos
SM0 5
GX IEC Developer
Plano de contactos
TO___ME1, TO___KE1, TO___IE1
GX Developer
TO___GE1
7 192
TO, TOP, DTO, DTOP
Variables
Operando n1 n2 s n3
Valor de comando Direccin cabezal del mdulo especial en el portador de componente.
Direccin inicial del rango de direcciones del cual se escribe. Los datos a escribir o la direccin inicial del rango de direcciones de la CPU en BIN 16/32 bits la cual estn almacenados los datos a escribir. Cantidad de las palabras de datos a escribir. BIN 16 bits
Funcionamiento
Escritura en la memoria de bfer TO Escritura de datos de 1 palabra
La instruccin TO escribe datos de 1 palabra de la memoria de la CPU en la memoria de bfer de un mdulo especial. La direccin inicial del rango de memoria al cual deben transferirse los datos, se indica en n2, la cantidad de palabras de datos en n3 y la direccin del mdulo del cual resulta la posicin del mdulo en el portador de componentes, en n1. La direccin del rango de direcciones, de la cual deben leerse los datos, se determina en d.
1 2
Memoria de la CPU Memoria de bfer del mdulo especial

TO__0E1
DTO
Escritura de datos de 2 palabras (32 bits)
La instruccin DTO escribe los datos de 2 palabras (32 bits) en la memoria de bfer de un mdulo especial. La direccin inicial del rango de memoria al cual deben transferirse los datos, se define en n2, la cantidad de palabras de datos (por 2) en n3 y la direccin del mdulo especial en n1. La direccin del rango de direcciones, de la cual deben leerse los datos, se determina en d.
1 2
Memoria de la CPU Memoria de bfer del mdulo especial

DTO_0E1
7 193
TO, TOP, DTO, DTOP

Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Antes de la ejecucin de la instruccin no se ejecut ningn intercambio de datos con el mdulo especial (Serie Q/System Q = Cdigo de error 1412). Antes de la ejecucin de la instruccin se present un error en el mdulo especial. (Serie Q/System Q = Cdigo de error 1402). No se encuentra ningn mdulo especial en la direccin I/O indicada en n1. (Serie Q/System Q = Cdigo de error 2110). La cantidad de palabras de datos indicada en n3 sobrepasa el rango previsto en s para el almacenamiento del operando (Serie Q/System Q = Cdigo de error 4101). La direccin indicada en n2 se encuentra fuera del rango de la memoria de bfer (cdigo de error 4100). La direccin indicada en n2 es errnea (AJ71QC24) (Serie Q/System Q = Cdigo de error 4100). No resulta posible el acceso a un mdulo especial.
Ejemplo 1
TOP En el siguiente programa con flanco positivo de X0, se activa la conversin A/D de los canales CH1 y CH2 de un mdulo A68AD. El mdulo especial ocupa las direcciones 040 a 05F. En la memoria de bfer se escribe el valor de 3 en la direccin 0.
Plano de contactos
TO___MB1, TO___KB1, TO___IB1
Ejemplo 2
DTOP En el siguiente programa con flanco positivo de X0, se ajustan en 0 los valores de datos X en las direcciones de memoria de bfer var_D0 de un mdulo AD71. El mdulo especial se encuentra en la direccin 040 a 05F.
Plano de contactos
TO___MB2, TO___KB2, TO___IB2
7 194
TO, TOP, DTO, DTOP
INDICACIN
La direccin cabezal que debe indicarse en n1, se define del siguiente modo: n1 = 10 Direccin cabezal = 1 n1 = 20 Direccin cabezal = 2
Direccin inicial del registro especial: n1 = K4 H4

DFRO0E2
7 195
7.9
La Serie Q de MELSEC y la Serie A de MELSEC dispone de una serie de instrucciones mediante las cuales pueden emitirse caracteres ASCII hacia las salidas de un mdulo de salida o bien indicarse mediante la pantalla LED en el lado frontal de los mdulos CPU respectivos. En total estn disponibles 7 instrucciones diferentes de pantalla.
Funcin
Instruccin MELSEC en el Editor MELSEC PR
Instruccin MELSEC en el editor IEC PR_M PRC_M LED_M LEDC_M LEDA_M LEDB_M LEDR_M
Emisin ASCII PRC LED Indicacin de caracteres ASCII y comentarios LEDC LEDA LEDB Eliminacin de la indicacin LEDR
INDICACIONES
La instruccin LEDA y LEDB no puede procesarse fcilmente como instruccin de pantalla en combinacin con una CPU de A3A. Las instrucciones sirven aqu como comando inicial para las instrucciones extendidas de aplicacin. Para poder ejecutar la funcin descrita de la instruccin LEDA y LEDB con una CPU de A3A, debe modificarse la secuencia de caracteres de los datos mediante las instrucciones extendidas de aplicacin de las CPUs de AnA o AnAS. Mayores indicaciones se encuentran en las Instrucciones de Programacin particulares de la Serie AnA y AnAS (Dedicated Instructions).
La indicacin de LED de la CPU est sujeta a la siguiente prioridad de visualizacin : 1. Indicacin de errores despus del autodiagnstico 2. Indicacin mediante instruccin CHK 3. Indicacin del nmero de un rel interno de error F 4. Indicacin de caracteres ASCII mediante una instruccin LED(A,B,C) 5. BATTERY ERROR
En caso de utilizar una CPU de A3A puede modificarse libremente esta prioridad. Mayores indicaciones se encuentran en los manuales de la Serie AnA. En caso que en la indicacin se presenta uno de los primeros tres mensajes, no se modifica el contenido actual de la indicacin al ejecutar una instruccin de pantalla. Sin embargo, cuando en la indicacin se muestra el mensaje BATTERY ERROR, se modifica el contenido de la indicacin al ejecutar la instruccin LED(A,B,C).
7.9.1
7 196
La ilustracin muestra esquemticamente la visualizacin en la pantalla LED despus de una instruccin LED(A,B,C).
LED_AB1
En la ejecucin de una instruccin LED se visualizan hasta 16 caracteres (9) en la indicacin (1). Despus de la ejecucin de una instruccin LEDA se utilizan los primeros 8 caracteres (7). Las ltimas 8 posiciones (8) se mantienen libres (2). Al ejecutar a continuacin una instruccin LEDB, se indican los datos en la segunda mitad de la pantalla (3). Una ejecucin repetida de la instruccin LEDB sobreescribe los datos originales en la segunda mitad. Los datos de las primeras 8 posiciones se mantienen sin alteracin (4). Despus de la ejecucin de una instruccin LEDC se indica un comentario definido (15 caracteres) en la pantalla (5). La ejecucin de una instruccin LEDB sobreescribe nuevamente los datos originales. Las primeras 8 posiciones se mantienen libres (6). En la pantalla LED de las CPUs respectivas pueden indicarse nmeros de 0 a 9, todas las letras entre A y Z (solamente maysculas sin caracteres especiales), as como los siguientes caracteres especiales : < > = x / ' + -
7 197
PR
7.9.1 PR
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1

Operandos Operandos de bit X s d
Largo de bloque
Constante K
Y M L
H (16#) P
ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag
Error Flag
M9010 M9012 M9011

7 1
Operandos Operandos internos (Sistema, Usuario) Bit Palabra

Filendice
Mdulos Registro especiale de ndice s Zn Palabra U\G

Constantes $
Otros
s d
1
Solo para Y
GX IEC Developer
Plano de contactos
PR___ME1, PR___KE1, PR___IE1
GX Developer
PR___GE1
Variables
Operando s d
Valor de comando Primera direccin del operando en el cual se almacena el cdigo ASCII. Direccin inicial del mdulo de salida al cual se emite el cdigo ASCII.
Tipo de datos Secuencia de caracteres BIT
7 198
Pasos 3
Error Flag
Operandos MELSEC Q
PR
Funcionamiento
Emisin a un equipo perifrico PR Emisin de una secuencia de caracteres ASCII
La instruccin PR dispone de dos funciones. La funcin depende del estado del rel interno especial M9049 (Serie A) o bien del rel interno SM701 (Serie Q/System Q). Activacin de M9049/SM701 (1)(Funcin 1): Emisin de una secuencia de caracteres ASCII con 16 caracteres a un mdulo de salida. La secuencia de caracteres se divide en 2 por 8 caracteres y se lee del rea de direcciones s para ser emitida a las salidas definidas en d.
1 2
Operando en el cual se almacena el cdigo ASCII. Subprograma 3 Flag para la indicacin del procesamiento de una instruccin PR (se utiliza como interlock) 4 Inicio de la emisin 5 Salidas Y 6 Emisin del cdigo ASCII 7 Emisin de la seal Strobe 8 Impresora del equipo de visualizacin
PR_0E1
La instruccin PR puede acceder solamente a los datos ASCII ya almacenados. En caso de modificarse los datos almacenados, se emiten los datos actuales. Para la conversin de caracteres alfanumricos a un cdigo ASCII debe utilizarse la instruccin ASC. Durante la transmisin del cdigo ASCII que se compone de 16 caracteres, se activa una identificacin de ejecucin de la instruccin PR en la direccin d+9. Esto significa que la salida Y con la direccin d+9 permanece activada mientras dura la ejecucin de la instruccin PR.
7 199
PR
Sin activacin de M9049/SM701 (0)(Funcin 2):
Emisin de una secuencia de caracteres ASCII hasta el cdigo de caracter "00H" del rea de direcciones s como cdigo hexadecimal a las direcciones definidas en d.
1 2
Operando en el cual se almacena el cdigo ASCII. Subprograma 3 Flag para la indicacin del procesamiento de una instruccin PR (se utiliza como interlock) 4 Inicio de la emisin 5 Fin de la secuencia de caracteres (transferencia) 6 Salidas Y 7 Emisin del cdigo ASCII 8 Emisin de la seal Strobe 9 Impresora o equipo de visualizacin
PR_0E2
INDICACIN
Con una CPU de Serie A puede ejecutarse exclusivamente la primera funcin.
Al sobreescribir el contenido de las direcciones de operandos que almacenan el cdigo ASCII, an durante la emisin, se emiten los datos nuevos. El fin de la secuencia de caracteres ASCII se marca por el cdigo de caracter "00H". En caso de no disponer del cdigo hexadecimal "00H" en el operando determinado, se interrumpe el procesamiento y se activa una identificacin de error. Durante la transmisin del cdigo ASCII, se activa una identificacin de ejecucin de la instruccin PR en la direccin Y=d+9. Para la ejecucin de la instruccin PRC se requiere un mdulo de salida con 10 salidas binarias secuenciales. El rango de direcciones se inicia con la direccin de salida indicada en d. El tiempo de procesamiento de una seal de salida en un mdulo de salida es de 30 ms por caracter. Por lo tanto, hasta el procesamiento de n caracteres se requieren n x 30 ms. El programa de ejecucin se ejecuta continuamente, ya que el control de emisin de la transferencia se regula con un procesamiento de interrupcin en intervalos de 10 ms. El procesamiento de las 10 direcciones de salida en el mdulo de salida se ejecuta independientemente de una actualizacin de los estados I/O (Refresh I/O) despus de una instruccin END en la secuencia de trabajo. Adicionalmente al cdigo ASCII se emite una seal Strobe (CON = 10 ms, DESC = 20 ms) mediante la direccin Y= d+8.
7 200
PR
Las instrucciones PR y PRC pueden ejecutarse repetidamente. Sin embargo, la programacin debe ejecutarse de tal modo que se excluye la ejecucin simultnea de dos o ms instrucciones PR/PRC. Debido a este motivo debe programarse la identificacin de ejecucin (operando de salida en Y= d+9) como bloqueo de la instruccin.
7 201
PR
Ejemplo PR
El siguiente programa con flanco positivo de X0, convierte la secuencia de caracteres "ABCDEFGHIJKLMNOP" en un cdigo ASCII y almacena este en los registros de datos D0 a D7. Despus de la activacin de X3 se emite el cdigo ASCII de D0 a D7 a las salidas Y14 a Y1D.
Plano de contactos
PR___MB1, PR___IB1, PR___KB1
7 202
PR
Los siguientes diagramas de flujo de seales explican con mayor detalle el modo de procesamiento del programa.
1 2
Almacenamiento de la secuencia de caracteres "ABCDEFGH" en D0 a D3 Almacenamiento de la secuencia de caracteres "IJKLMNOP" en D4 a D7 3 Cdigo ASCII 4 Seal Strobe 5 Flag para la visualizacin del procesamiento de la instruccin PR 6 Procesamiento de la instruccin PR (duracin = 480 ms)
PR___AB1, PR_0E1, PR_0E2
INDICACIONES
Al no utilizar una CPU de la Serie A y al no estar activado el SM701, debe escribirse el valor "00H" en el registro D8. Sin este cdigo de caracteres puede presentarse un error en el ejemplo arriba indicado. Este ejemplo de programa no es ejecutable sin definicin de variables en el cabezal de la Unidad de Organizacin de Programa (POE). Mayores informaciones se encuentran en el prrafo 3.5.2 Direccionamiento de secuencia de bits y registro en el GX IEC Developer de estas Instrucciones de Programacin. Como consecuencia pueden emitirse mensajes de error del compilador o controlador.
7 203
PRC
7.9.2 PRC
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1

Operandos Operandos de bit X Y M L S B F Operandos de palabra (16 bits) T C D W R A0 A1 Z V Constante K Punter Nivel o I N Largo de bloque
H (16#) P
ndice
Pasos
Operandos MELSEC A
Carry Flag
Error Flag
M9010 M9012 M9011

7 1
s d
1

Filendice

Constantes $
Otros P, I, J, U
s d
1
Solo para Y
GX IEC Developer
Plano de contactos
PRC__ME1, PRC__KE1, PRC__IE1
GX Developer
PRC__GE1
Variables
Operando s d
Valor de comando Primera direccin del operando en el cual se almacena el comentario a emitir. Direccin del mdulo de salida al cual se emite el comentario.
Tipo de datos BIN 16 bits Bit
7 204
Pasos
Error Flag
Operandos MELSEC Q
PRC
Funcionamiento
Emisin a un equipo perifrico PRC Emisin de un comentario
La instruccin PRC emite un comentario de un operando (en cdigo ASCII) a un mdulo de salida. En la Serie A de MELSEC se lee la secuencia de caracteres, dividida en 2 por 8 caracteres, del rango de direcciones s y se emite hacia las salidas indicadas en d. En la Serie Q o en el System Q puede efectuarse una seleccin entre la emisin de 16 o 32 caracteres. La seleccin se efecta mediante el rel interno especial SM701. En caso de estar activado SM701 (1), se emiten 16 caracteres, en caso de no estar activado SM701 (0), se emiten 32 caracteres.
1 2
Comentario (cdigo ASCII) a partir de X1 Inicio de la emisin 3 Salidas Y 4 Subprograma 5 Flag para la indicacin del procesamiento de una instruccin PR (se utiliza como interlock) 6 Emisin del cdigo ASCII 7 Emisin de la seal Strobe 8 Impresora o equipo de visualizacin
PRC__AB1, PRC0E1
7 205
PRC
Los siguientes diagramas de flujo de seales explican con mayor detalle el modo de procesamiento de la instruccin PRC. Transcurso de seal con una CPU de QnA:
1 2
Seal Strobe Seal para la visualizacin del procesamiento de la instruccin PRC 3 Procesamiento de la instruccin PRC (duracin = 16 x 30 ms = 480 ms)
PRC0E2
Transcurso de seal con una CPU de Q de procesador mltiple

A Y30 - Y37 Vorverarbeitung 41H 30ms EIN PRC AUS EIN 1 Y38 AUS 10 10 10 ms msms EIN 2 Y39 AUS 3 EIN 4 SM721 AUS EIN 6 SM 720 AUS 7
1 2
B 42H
C 43H
N 4EH
O 4FH
Seal Strobe Seal para la visualizacin de la emisin de seales 3 Procesamiento de la instruccin PRC (duracin = 16 x 30 ms = 480 ms) 4 Indicacin que se accede a un archivo 5 Durante este tiempo no puede ejecutarse otra instruccin PRC. 6 Indicacin que se termin el acceso al archivo 7 Durante este tiempo no pueden ejecutarse otras instrucciones 8 Todas las instrucciones con excepcin de PRC, S.FREAD, S.FWRITE, PLOAD, PUNLOAD y PSWAPP, pueden ejecutarse
PRC0E3
7 206
PRC
Se ocupan 10 salidas binarias de un mdulo digital de salida. El rango de direcciones se inicia con la direccin de salida Y indicada en d. El tiempo de procesamiento de una seal de salida en un mdulo de salida es de 30 ms por caracter. Por lo tanto, hasta el procesamiento de n caracteres se requieren n x 30 ms. El programa de ejecucin se ejecuta continuamente, ya que el control de emisin de la transferencia se regula con un procesamiento de interrupcin en intervalos de 10 ms. Adicionalmente al cdigo ASCII se emite una seal Strobe (CON = 10 ms, DESC = 20 ms) mediante la direccin Y = d+8. Durante la transferencia del cdigo ASCII que se compone de 16 caracteres, se activa una identificacin de ejecucin de la instruccin PRC en la direccin d+9, esto quiere decir que la salida Y con la direccin d+9 se mantiene activado mientras dure la ejecucin de la instruccin PRC. Las instrucciones PR y PRC pueden ejecutarse repetidamente. Sin embargo, la programacin debe ejecutarse de tal modo que se excluye la ejecucin simultnea de dos o ms instrucciones PR/PRC. Debido a este motivo debe programarse la identificacin de ejecucin (operando de salida en d+9) como bloqueo de la instruccin. En caso de no encontrarse datos en el rango de direcciones s, no se ejecuta la instruccin. La instruccin PRC puede acceder solamente a los comentarios ya almacenados en el PLC. Para la conversin de caracteres alfanumricos a un cdigo ASCII debe utilizarse la instruccin ASC. El rel interno especial SM720 de la Serie Q/System Q se activa despus de la ejecucin de la instruccin para un ciclo. SM721 se activa durante la ejecucin de la instruccin PRC. La instruccin PRC no puede seleccionarse cuando se activ el SM721. INDICACIONES
Los comentarios a los cuales accede con la instruccin PRC, deben estar almacenados en la tarjeta de memoria. No es posible acceder a los comentarios almacenados en la memoria interna. El archivo de comentarios al cual accede la instruccin PRC, se ajusta en el modo de parametrizacin PC File Setting. Una emisin de comentarios no es posible con la instruccin PRC cuando no se ajust ningn archivo. La instruccin PRC no debe ejecutarse en un programa de interrupcin. Como consecuencia pueden surgir funciones errneas. Los operandos de comentario para la instruccin PRC se almacena en la tarjeta de memoria IC. En la memoria interna de la CPU no pueden almacenarse los comentarios (solamente para la Serie Q).
7 207
PRC
Ejemplo PRC
En el siguiente programa se activa la salida Y35 despus de la activacin del X0, simultneamente se emite el comentario de Y35 como cdigo ASCII hacia las salidas Y60 a Y69. Despus de la activacin del X3 se repone el Y35.
Plano de contactos
PRC__MB1, PRC__KE1, PRC__IE1
7 208
LED
7.9.3
LED
CPU
1 2
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Solamente para CPU de A3N Solamente para CPU de A3A 3 No para CPU de Q2A(S1)
Operandos Operandos de bit X s
1
Largo de bloque
Constante K
Y M L
H P (16#)
ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag
Error Flag
M9012 M9010 M9011 3

1

Filendice
Constantes $
Otros
GX IEC Developer
Plano de contactos
LED__ME1, LED__KE1, LED__IE1
Variables
Operando s
Valor de comando
Tipo de datos
Primera direccin del operando en el cual estn almacenados los datos ASCII a Secuencia de indicar. caracteres
7 209
Pasos 2
Error Flag
Operandos MELSEC Q
LED
Funcionamiento Emisin a una indicacin de LED LED
Indicacin de los datos ASCII almacenados en la pantalla LED de la CPU
La instruccin LED llama los datos ASCII (16 caracteres) de un rango de direcciones predefinido y visualiza estos en una pantalla LED de una CPU apropiada. La direccin inicial de los cdigos almacenados en las 8 direcciones, se determina en s (vase el siguiente esquema).
1 2
Datos a visualizar Caracteres ASCII 3 Cdigo ASCII (hexadecimal) 4 Pantalla LED en la CPU frontal
LED_0E1
En caso de no encontrarse datos ASCII en el rango de direcciones indicado, se mantiene vaca la indicacin de los temporizadores, contadores, datos y registros de enlaces. En los registros de archivo R se efecta una visualizacin discrecional. La indicacin se mantiene vaca en caso de haber eliminado previamente los registros respectivos de archivos. En la pantalla LED de las CPUs respectivas pueden indicarse nmeros de 0 a 9, todas las letras entre A y Z (solamente maysculas sin caracteres especiales), as como los siguientes caracteres especiales : < > = x / ' + La instruccin LED puede acceder solamente a los datos ASCII ya almacenados. Para la conversin de caracteres alfanumricos a un cdigo ASCII debe utilizarse la instruccin $MOV o bien ASC.
INDICACIN
La instruccin LED puede ejecutarse solamente por una CPU de A3N, A3A, Q3A, Q4A y Q4AR CPU. En caso de CPUs sin indicacin de LED se ejecuta el procesamiento de la instruccin sin reaccin.
7 210
LED
Ejemplo
LED El siguiente programa convierte una secuencia de caracteres en un cdigo ASCII, almacena este en los registros indicados y emite el contenido de registro a la pantalla LED de la CPU. Despus de la activacin de X0, en el primer paso se convierte la secuencia de caracteres "ABCDEFGHIJKLMNOP" en un cdigo ASCII y se almacena en los registros de datos D88 a D95. Despus de la activacin de X16 se indican los datos ASCII almacenados en D88 a D95, en la pantalla de la CPU.
Plano de contactos
LED__MB1, LED__KB1, LED__IB1
7 211
LEDC
7.9.4 LEDC
CPU
1 2
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Solamente para CPU de A3N. Solamente para CPU de A3A. 3 No para CPU de Q2A(S1)
H P (16#)
ndice
Pasos
Operandos MELSEC A
Carry Flag
Error Flag
M9012 M9010 M9011 3

1
Operandos Mdulos especiale Registro de ndice s Zn Palabra U\G

Operandos MELSEC Q
Filendice Bit s
Constantes $
Palabra

Bit
BL BL\S, BL\TR
GX IEC Developer
Plano de contactos
LEDC_ME1, LEDC_KE1
Variables
Operando s
Valor de comando
Tipo de datos
Primera direccin del operando en el cual se almacena el comentario a indicar. Direccin
7 212
Pasos 2
Error Flag
Operandos internos (Sistema, Usuario)
MELSECNET/10 Directo J\
Otros
LEDC
Funcionamiento
Emisin a una indicacin de LED LEDC Indicacin de los comentarios almacenados en la pantalla LED de la CPU
La instruccin LEDC llama los comentarios de operandos (16 caracteres) de un rango de direcciones predefinido y visualiza estos en una pantalla LED de una CPU apropiada. En caso de estar pendientes ms de 16 caracteres, se indican solamente los primeros 16 caracteres. En s se determina la direccin inicial del operando cuyos comentarios deben indicarse. En caso que el operando indicado en s, no dispone de ningn comentario, se mantiene vaca la pantalla de la CPU frontal o bien se elimina. Cuando los datos se encuentran fuera del rango de comentarios, no se ejecuta el procesamiento de la instruccin LEDC y se mantiene el contenido previo de la visualizacin. Cuando un comentario contiene caracteres que no pueden indicarse en la pantalla de la CPU, se ejecuta una indicacin defectuosa. En la pantalla LED de las CPUs respectivas pueden indicarse nmeros de 0 a 9, todas las letras entre A y Z (solamente maysculas sin caracteres especiales), as como los siguientes caracteres especiales : < > = x / ' + La instruccin LED no puede ejecutarse por la CPU de Q2A (S1). El procesamiento se ejecuta sin reaccin.
INDICACIN
La instruccin LEDC sirve en la instrucciones extendidas de aplicacin de las CPUs de AnA para la activacin de los operandos. Para la programacin de la instruccin LEDC en combinacin con una CPU de A3A CPU deben observarse las indicaciones respectivas en las instrucciones de programacin particulares de las CPUs de AnA (Dedicated Instructions) (solamente para Serie A).
7 213
LEDC
Ejemplo LEDC
En el siguiente programa se indican los comentarios de D0 a D15 con una frecuencia de 30 segundos. El temporizador T5 activa para esto en un ritmo de cada 30 segundos, la condicin de entrada de la instruccin LEDC. Al activarse el temporizador, se indica el comentario del registro de datos D(0+Z). Con cada activacin se aumenta en 1 el valor de Z. El valor en Z se ajusta nuevamente en 0 cuando Z es igual a 16.
Plano de contactos
LEDC_MB1, LEDC_KB1
7 214
LEDA, LEDB
7.9.5
LEDA, LEDB
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Solamente para CPUs de A3N

Operandos Operandos de bit X n Y M L S B F Operandos de palabra (16 bits) T C D W R A0 A1 Z V Constante K Punter Nivel o I N Largo de bloque
H (16#) P
ndice
Pasos
Operandos MELSEC A
Carry Flag
Error Flag
M9010 M9012 M9011 13
GX IEC Developer
Plano de contactos
LEDA_ME1
Variables
Operando n
Valor de comando Datos ASCII
7 215
LEDA, LEDB
Funcionamiento Emisin a una indicacin de LED LEDA, LEDB
Indicar una secuencia de caracteres ASCII en la pantalla LED de la CPU
Las instrucciones indican una secuencia de caracteres ASCII en la pantalla LED de una CPU apropiada. La secuencia dea caracters ASCII se compone de 8 caracteres respectivamente para cada instruccin y se define en la instruccin LEDA/ LEDB. En total puede presentarse una secuencia de caracteres de hasta 16 caracteres con ambas instrucciones. La instruccin LEDA determina los primeros 8 caracteres (mitad izquierda) y la instruccin LEDB determina los ltimos 8 caracteres (mitad derecha) de la indicacin de LED.
LEDA0E1
1 2
Definicin de los primeros ocho caracteres Definicin de los segundos ocho caracteres
En la pantalla LED de las CPUs respectivas pueden indicarse nmeros de 0 a 9, todas las letras entre A y Z (solamente maysculas sin caracteres especiales), as como los siguientes caracteres especiales : < > = x / ' + -
INDICACIN
La instruccin LEDA/LEDB sirve, en combinacin con una CPU de AnA o AnU, para la identificacin del inicio de las instrucciones extendidas de aplicacin. Para la programacin de la instruccin LEDA/LEDB en combinacin con una CPU de AnA o AnU, deben observarse las indicaciones en las instrucciones de programacin particulares de las CPUs de AnA/ AnU (Dedicated Instructions).
Ejemplo
LEDA, LEDB Despus de la activacin de XC, mediante el siguiente programa se indica la secuencia de caracteres "ABCDEFGH IJKLMNOP" en la pantalla LED de la CPU.
Plano de contactos
LEDA_MB1
INDICACIN
Observacin para la indicacin de la CPU Se apaga la segunda mitad de una secuencia de caracteres de 16 caracteres indicada mediante una instruccin LED al sobreescribir los primeros 8 caracteres mediante una instruccin LEDA. Inversamente acta una instruccin LEDB, esto quiere decir que se apaga la primera mitad de la indicacin cuando los ltimos 8 caracteres de una secuencia de caracteres indicada mediante una instruccin LED, se sobreescribe luego por una instruccin LEDB.
7 216
LEDR
7.9.6
LEDR
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1

H (16#) P
ndice
Pasos
Operandos MELSEC A
Carry Flag
Error Flag
M9010 M9012 M9011 1
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit Palabra Filendice MELSECNET/10 Directo J\ Bit Palabra Mdulos especiale Registro de ndice s Zn U\G Constantes Otros Error Flag Pasos
GX IEC Developer
Plano de contactos
LEDR_ME1, LEDR_KE1, LEDR_IE1
GX Developer
LEDR_GE1
Variables
Operando
Valor de comando
Tipo de datos
7 217
LEDR
Funcionamiento Reposicin de rels internos de errores e indicaciones de LED LEDR Instruccin de reposicin
La instruccin LEDR repone los rels internos de errores que se activan automticamente despus de presentarse un error. En caso de mdulos de CPU con pantalla LED, el accionamiento de la tecla INDICATOR RESET corresponde a la funcin de la instruccin LEDR (solamente para Serie A). Procesamiento de la instruccin LEDR mediante autodiagnstico de los rels internos activados de errores (solamente para Serie Q): En caso de haberse presentado un error en el autodiagnstico que no influye el servicio de la CPU, se eliminan los LED de "ERROR" y la indicacin de error en al pantalla LED de la CPU al ejecutarse la instruccin LEDR. Adicionalmente se requiere la reposicin de SM1 y SD0 del programa de aplicacin, ya que estos no se reponen automticamente con la instruccin LEDR. As mismo no se ejecutan los dems pasos requeridos que se requieren en relacin a la reposicin del rel interno de errores.
Procesamiento de la instruccin LEDR en un fallo de batera (Serie Q): Al ejecutar la instruccin LEDR despus del reemplazo de la batera, se elimina el LED "BAT. ARM" en el lado frontal de la CPU y la indicacin de error en la pantalla LED de la CPU. En esto se repone automticamente el SM51.
Procesamiento de la instruccin LEDR con rel interno de errores F activado con una CPU sin pantalla LED: Despus de la ejecucin de la instruccin LEDR se ejecutan los siguientes procesos. El LED de ERROR en la CPU parpadea y se apaga luego. Se reponen los rels internos de errores F almacenados en D9009 (Serie A) o bien SD62 (Serie Q/System Q). Los registros D9009 y D9125 (Serie A) o bien SD62 y SD64 (Serie Q/System Q) se eliminan y los rels internos de errores almacenados en D9126 a D9131 (Serie A) o bien SD65 a SD79 (Serie Q/System Q) se desplazan hacia adelante para su procesamiento. La direccin desplazada en D9125 (Serie A) o bien SD64 (Serie Q/System Q) del siguiente rel interno de errores se transmite hacia D9009 (Serie A) o bien SD62 (Serie Q/System Q). El acumulador de los rels internos de errores en D9124 (Serie A) o bien SD63 (Serie Q/ System Q) se reduce en 1. En caso que D9124 (Serie A) o bien SD63 (Serie Q/System Q) ya tiene el valor de 0, se mantiene el valor.
1 2
Cantidad de los rels internos de errores almacenados Rango de memoria de los rels internos de errores
LEDR0E1
7 218
LEDR
Procesamiento de la instruccin LEDR con rel interno de errores F activado con una una CPU con pantalla LED: Despus de la ejecucin de la instruccin LEDR se ejecutan los siguientes procesos. Se elimina el rel interno de error indicado en la pantalla LED de la CPU. Se elimina el rel interno de error F almacenado en D9009 (Serie A) o bien SD62 (Serie Q). Los registros de datos D9009 y D9125 (Serie A) o bien SD62 y SD64 (Serie Q) se reponen y los rels internos de errores almacenados en D9126 a D9131 (Serie A) o bien SD65 a SD79 (Serie Q) se desplazan hacia adelante para su procesamiento. La direccin desplazada en D9125 (Serie A) o bien SD64 (Serie Q) del siguiente rel interno de errores se transmite hacia D9009 (Serie A) o bien SD62 (Serie Q). El acumulador de los rels internos de errores en D9124 (Serie A) o bien SD63 (Serie Q) se reduce en 1. En caso que D9124 (Serie A) o bien SD63 (Serie Q) ya tiene el valor de 0, se mantiene el valor. En la pantalla se indica el rel interno de error F almacenado ahora en D9009 (Serie A) o bien SD62 (Serie Q). En caso que D9124 (Serie A) o bien SD63 (Serie Q) ya tiene el valor de 0, no se indica nada.
1 2
Ya que D63 tiene el valor de 0, no se indica ningn rel interno de error en la pantalla LED Cantidad de los rels internos de errores almacenados
LEDR0E2
INDICACIN
En combinacin con una CPU de AnA o AnU, la instruccin LEDR sirve para la terminacin de las instrucciones extendidas de aplicacin. Para la programacin de la instruccin LEDR en combinacin con una CPU de A3A deben observarse las indicaciones respectivas en las instrucciones de programacin particulares de las CPUs de AnA (Dedicated Instructions) (solamente para Serie A).
7 219
LEDR
Ejemplo LEDR
En el siguiente programa se ejecuta la instruccin LEDR cuando el valor en el registro SD63 difiere de 0 y cuando se ha activado el X9.
Plano de contactos
LEDR_MB1, LEDR_KB1, LEDR_IB1
INDICACIN
En la siguiente tabla se indican los ajustes por defecto de los nmeros de error y de las prioridades en los registros de diagnstico SD207 a SD209.
Prioridad 1 2
N de errorr (hexadecimal) 1 2
Descripcin AC DOWN UNIT VERFY ERR. FUSE BREAK OFF P. UNIT ERROR OPERATIN ERROR LINK PARA ERROR SFCP OPE. ERROR SFCP OPE. ERROR ICM.OPE ERROR FILE OPE ERROR EXTEND INST. ERROR PRG.TIME OVER Instruccin CHK Rel interno de error Instruccin LED BATTERY ERROR Datos de reloj
Observacin Interrupcin de la alimentacin de tensin Error en control de mdulos I/O Disparo del fusible Error en control de un mdulo especial Error en ejecucin de una instruccin Error en parmetros de red Programa defectuoso de lengua de proceso Error en ejecucin de programa de pasos Error de tarjeta de memoria Error en acceso a archivo Error en instruccin extendida Exceso en tiempo de ciclo constante o WDT Deteccin de error con instruccin CHG
4 5 6 7 8 9 10
4 5 6 7 8 9 A
Batera defectuosa
7 220
7.10

Las instrucciones para la deteccin y eliminacin de errores (Debugging) sirven para el control de errores, la activacin y reposicin de la activacin/reposicin (Status Latch), de la supervisin de exploracin (Sampling Trace) y la supervisin de programa (Program Trace). La siguiente tabla contiene una vista sinptica de las instrucciones.
Funcin
Instruccin MELSEC en el Editor MELSEC CHKST
Instruccin MELSEC en el editor IEC CHKST_M CHK_M CHKCIR_M CHKEND_MD SLT_M SLTR_M STRA_M STRAR_M PTRA_M PTRAR_M PTRAEXE_M PTRAEXEP_M
Fuentes errores
CHK CHKCIR CHKEND
Activacin/reposicin del rango detentivo (Status Latch) Activacin/reposicin de la supervisin de exploracin (Sampling Trace)
SLT SLTR STRA STRAR PTRA
Ejecucin/activacin/reposicin de la supervisin de programa (Program Trace)
PTRAR PTRAEXE PTRAEXEP
INDICACIN
Le rogamos controlar su versin disponible del GX IEC Developers, para determinar si esta versin soporta estas instrucciones.
7.10.1
7 221
CHKST, CHK (Serie Q/System Q)

7.10.1 CHKST, CHK (Serie Q/System Q)
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit Palabra Filendice MELSECNET/10 Directo J\ Bit Palabra Mdulos Registro especiale de ndice s Zn U\G Constantes K, H (16#) Otros DY SM0 1 Error Flag Pasos
GX IEC Developer
Plano de contactos
CHKSTME1, CHKSTKE1, CHKSTIE1
GX Developer
CHKSTGE1
Variables
Operando
Valor de comando
Tipo de datos
7 222
Funcionamiento
Control de errores en procesos bidireccionales de conmutacin (Serie Q y System Q) CHKST Instruccin de arranque de la instruccin CHK La instruccin CHKS arranca la ejecucin de la instruccin CHK. Cuando no est activada (0) la condicin de ejecucin de la instruccin CHKST, se ejecuta el siguiente paso de programa despus de la instruccin CHK. Con la condicin de ejecucin activada de la instruccin CHKST (1) se ejecuta la instruccin CHK. En la siguiente ilustracin se programaron estas instrucciones.
Plano de contactos
CHKSTME2, CHKSTKE2, CHKSTIE2
CHK
Instruccin para el control de errores
La instruccin CHK posibilita en algunos tipos de CPU (en funcin del tipo de procesamiento) un control de errores en una disposicin de contactos con interruptores lmite que sirven para el control de fallos en procesos bilaterales de movimiento. Al presentarse un error en esta disposicin, se aplica el rel interno SM80 y se almacena el cdigo de error correspondiente en el registro de diagnstico SD80. Al utilizar la Serie Q, se almacena el cdigo de error en forma de un valor de datos BCD de 4 posiciones en el registro de diagnstico SD80. En los 3 dgitos superiores se almacena el N de contacto del contacto correspondiente (en el ejemplo: contacto 62) y en el dgito inferior se almacena el N de la red de control de errores (estado de error 1-6) (en el ejemplo: estado de error 3).
1 2
Contacto 62; Bobina 3 (con deteccin de errores) antes de la deteccin de errores 3 despus de la deteccin de errores
CHK_0E3
Los contactos de entrada programados antes de la instruccin CHK, no sirven como condicin de ejecucin de la instruccin CHK, sino para determinar las condiciones de control.
7 223
A continuacin se explica con mayor detalle y basndose en un ejemplo concreto, la estructura del programa para el control de errores mediante una instruccin CHK. La siguiente ilustracin muestra una cinta de transporte que se desplaza en direccin inversa despus de alcanyar el lmite derecho o bien izquierdo. Los respectivos puntos finales se determinan mediante interruptores lmites (X0 y X1). El contacto de arranque para el movimiento de avance de la cinta es el X4, as como el X5 para el movimiento de retroceso.
1 2
Direcci de avance Direccin de retroceso 3 Arranque de avance 4 Arranque de retroceso

CHK_0E2
7 224
La siguiente ilustracin muestra el esquema de programa para el servicio y el control de errores de la cinta de transporte arriba indicada bajo aplicacin de una CPU de Serie Q. En caso de un servicio sin fallos, el procesamiento salta al paso de programa que sigue a la instruccin CHK. Con flanco positivo de X4, se desplaza la cinta en direccin de avance y se activa el Y0 para la deteccin de errores. Con flanco positivo de X5, se activa la cinta en direccin de retroceso y se repone el Y0. Con el temporizador T0 se supervisa la duracin del ciclo de trabajo. En caso de un sobrepaso de tiempo se activa la instruccin CHKST mediante el contacto TS0. En el siguiente paso de programa se ejecuta la instruccin CHK y se almacena el cdigo de error en el registro de diagnstico SD80.
Plano de contactos
CHKSTMB1, CHKSTKB1, CHKSTIB1
7 225
El modo de procesamiento de la instruccin CHK puede explicarse con los siguientes planos de contacto que coinciden en la funcin con el procesamiento de la instruccin CHK. Las direcciones de contacto del interruptor lmite para el movimiento de avance X y del interruptor lmite para el movimiento de retroceso X+1 deben asignarse secuencialmente. La direccin del interruptor lmite para el movimiento de avance X debe ser siempre inferior a la direccin del interruptor lmite para el movimiento de retroceso X+1. La direccin de contacto para el interruptor lmite de avance X se asigna a una salida Y con direccin idntica. Esta salida se activa segn la programacin (vase el ejemplo) en el servicio con direccin de avance, as como en el servicio con direccin de retroceso. Para una visualizacin ms clara del ejemplo anterior se activaron aqu directamente los contactos X0 (X), X1 (X+1) y Y0 (Y) para la determinacin de las condiciones de control. En su lugar pueden aplicarse otras direcciones en funcin del programa.
INDICACIN
Las salidas Y se tratan como rels internos y no pueden consultarse externamente.

A continuacin se indican las instrucciones CHK. El contacto marcado X sirve como variable para un mximo de 150 contactos (150 cintas de transporte o aplicaciones similares).
CHKQ_AB1
Red de control de errores 1 (estado de error 1): Ambos interruptores lmites se activan en servicio de avance de la cinta de transporte.
CHKQ_AB2
CHKSTMB1, CHKSTKB1, CHKSTIB1
7 226
Red de control de errores 2 (estado de error 2): Ambos interruptores lmites se activan en servicio de retroceso de la cinta de transporte.
CHKQ_AB3
Red de control de errores 3 (estado de error 3): Activacin del servicio de avance con interruptor lmite activado "Avance".
CHKQ_AB4
Red de control de errores 4 (estado de error 4): Activacin del servicio de retroceso con interruptor lmite activado "Retroceso".
CHKQ_AB5
Red de control de errores 5 (estado de error 5): Activacin del servicio de avance con interruptor lmite activado "Retroceso".
CHKQ_AB6
7 227

Red de control de errores 6 (estado de error 6):
Activacin del servicio de retroceso con interruptor lmite no activado "Avance".
CHKQ_AB7
En caso de utilizar una instruccin CHK puede utilizarse un mximo de 150 direcciones de contacto para los interruptores lmite para la direccin de avance. En la indicacin de las direcciones de contacto se omite respectivamente la direccin para el interruptor lmite para la direccin de retroceso.
CHKSTAB2
El rel interno SM80 y el registro de diagnstico SD80 deben reponerse despus de la ejecucin de la instruccin CHK ya que mantienen su estado despus de la activacin mediante la instruccin CHK. En caso de no reponer los operandos en una nueva ejecucin de la instruccin, no puede ejecutarse la instruccin CHK. La instruccin CHKST debe programarse antes de la instruccin CHK. La instruccin CHK puede escribirse en cualquier paso de programa del programa de ejecucin. La instruccin CHK puede ejecutarse hasta dos veces en una Unidad de Organizacin de Programa (POE). Las condiciones de control deben programarse con una instruccin LD o AND antes de la instruccin CHK. No es posible utilizar otras instrucciones de entrada. Cuando se programa una instruccin LDI o ANI en las condiciones de control, no es posible ejecutar un control de error de la instruccin CHK. Las direcciones de control involucradas en el control de errores, pueden referenciarse por las instrucciones LDI y ANI. En la siguiente ilustracin se omite el interruptor con la direccin X9, ya que se trata de un contacto NC.
CHKSTAB2, CHKSTAB5
CHKA_AB6, CHKQ_AB6
7 228
El algoritmo de control depende del estado del rel interno SM710: Se repone el SM710 (0): En este caso se ejecuta el control de errores empezando con la primera direccin de interruptor lmite indicado con la primera red de control de errores. Al haberse ejecutado el control con la primera red de control para todas las disposiciones de conmutacin indicadas con las direcciones de interruptor lmite de avance, se ejecuta un nuevo control de error en la primera direccin de interruptor lmite con la segunda red de control de errores. El control de errores termina al haber controlado la ltima disposicin de conmutacin con la ltima (6.) red de control. Se activ el SM710 (1): El control de errores se ejecuta en el orden de los contactos de entrada que se programaron como variables de control antes de la instruccin CHK. Esto significa que cada disposicin de conmutacin indicada con la direccin del interruptor lmite de avance, se controla por las 6 redes de control de errores. La siguiente disposicin de conmutacin se controla solamente despus de haber terminado completamente el procesamiento de todas las 6 redes de control de errores. El control de errores termina al haber controlado la ltima disposicin de conmutacin con las 6 redes de control de errores.
En caso de reconocer dos o ms errores, se almacena el cdigo de error con prioridad ms alta. Ya que el error con la prioridad ms alta resulta idntico al error inicialmente encontrado, se almacena el cdigo de error del primer error detectado.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: En las condiciones de control de la instruccin CHK se encuentran dos contactos de entrada con conmutacin en paralelo (cdigo de error 4235). Las condiciones de control de la instruccin CHK contienen ms de 150 operandos de entrada (cdigo de error 4235). Despus de la instruccin CHKST no se program ninguna instruccin (cdigo de error 4235). La instruccin CHK se ejecuta sin ejecucin preva de la instruccin CHKST (cdigo de error 4235).
7 229
CHK (Serie A)
7.10.2 CHK (Serie A)
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Solamente para procesamiento directo

H (16#) P
ndice
Pasos
Operandos MELSEC A
Carry Flag
Error Flag
M9010 M9012 M9011

5 1
d1 d2
1
GX IEC Developer
CJ
X X X X X
**
CHK
P
d1
d2
**
CHKA0E1
Variables
Operando d1 d2
Valor de comando Operando que se activa con una deteccin de errores. Operando en el cual se almacena el cdigo de error.
7 230
CHK (Serie A)
Funcionamiento
Control de errores con procesos bilatarales de conmutacin (Serie A) CHK Instruccin para el control de errores
La funcin de la instruccin CHK depende del lugar de procesamiento seleccionado. En caso de una CPU de A1S y AnN, la instruccin CHK posibilita el procesamiento segn el esquema de proceso, y la generacin de un Fip-Flop. En el procesamiento directo de los estados de entrada y salida (con excepcin de las CPUs AnA, AnAS, AnU y A2C) se utiliza la instruccin para el control de errores en procesos bilaterales de conmutacin. La programacin de la instruccin resulta posibile solamente en el listado de instruccin MELSEC MEDOC debido al puntero 254. La instruccin CHK posibilita en algunos tipos de CPU (en funcin del tipo de procesamiento) un control de errores en una disposicin de contactos con interruptores lmite que sirven para el control de fallos en procesos bilaterales de movimiento. Al presentarse un error en esta disposicin, se aplica el operando d1 y se almacena el cdigo de error correspondiente en d2. Los contactos de entrada programados antes de la instruccin CHK, no sirven como condicin de ejecucin de la instruccin CHK, sino para determinar las condiciones de control. Una instruccin CHK tiene la funcin de indicar la presentacin y la causa de un error, como por ejemplo, el exceso de tiempo de un ciclo de trabajo. La ejecucin de una parte de programa que contiene la instruccin CHK, debe omitirse en caso de un procesamiento sin errores. Para la omisin de la parte de instruccin CHK puede utilizarse una instruccin CJ, SCJ o JMP. La ejecucin de la instruccin CHK se ejecuta con cada ciclo de programa y no depende del estado de los operandos de entrada que se encuentran previamente a la instruccin como condicin de control. En el siguiente programa se activa el Y60 despus del exceso de tiempo de un ciclo de trabajo y se ejecuta la instruccin CHK. Despus del registro de un error por la instruccin CHK se activa el M0 y se ejecuta un salto de programa hacia la direccin de destino de salto P31 (no indicado en el ejemplo). En la marca de destino P31 podra encontrarse, por ejemplo, una parte de programa para el procesamiento de errores. En caso de no haber un exceso de tiempo, se omite la parte de programa para el control de errores y se ejeucta el paso 18 en la direccin de destno de salto P30. La programacin de este programa resulta posibile solamente en el listado de instruccin MELSEC MEDOC debido al puntero 254.
CHKA0B1
7 231
CHK (Serie A)
A continuacin se explica con mayor detalle y basndose en un ejemplo concreto, la estructura del programa para el control de errores mediante una instruccin CHK. La siguiente ilustracin muestra una cinta de transporte que se desplaza en direccin inversa despus de alcanyar el lmite derecho o bien izquierdo. Los respectivos puntos finales se determinan mediante interruptores lmites (X0 y X1). El contacto de arranque para el movimiento de avance de la cinta es el X4, as como el X5 para el movimiento de retroceso.
1 2
Direcci de avance Direccin de retroceso 3 Arranque de avance 4 Arranque de retroceso

CHKA0E2
La siguiente ilustracin muestra el esquema de programa para el servicio y el control de errores de la cinta de transporte arriba indicada. La programacin de este programa resulta posibile solamente en el listado de instruccin MELSEC MEDOC debido al puntero 254. En caso de un servicio sin errores, el procesamiento salta a la direccin de destino de salto P0. Despus de la activacin del X4, se desplaza la cinta en direccin de avance y se activa el Y0 para la deteccin de errores. Despus de la activacin del X5, se activa la cinta en direccin de retroceso y se repone el Y0. Con el temporizador T0 se supervisa la duracin del ciclo de trabajo. En caso de un exceso de tiempo se activa el M0 mediante una instruccin CHK y se almacena el cdigo de error en D0. El procesamiento de programa se continua para el procesamiento de errores en la direccin de destino de salto P1 (paso 35).
T0 CJ M0 CJ CHK X005 X000 Y050 SET Y000 Y051 Y051 RST Y000 K100 T0 M0 P0 P1 D0
4 P254 X000 8 P8 X004 15 Y050 22 X005
X004
X001
28
Y050 Y051
X000 X001
34
FEND
CHKA0B2
7 232
CHK (Serie A)
El modo de procesamiento de la instruccin CHK puede explicarse con el siguiente plano de contacto que coincide en la funcin con el procesamiento de la instruccin CHK. Para una mejor explicacin del ejemplo anterior se aplican aqu en forma directa los contactos X0, X1 y Y0 para la determinacin de las condiciones de control. En su lugar pueden aplicarse otras direcciones en funcin del programa.
CHKA0B3
Es posible que existen los siguientes estados de error : Estado 1: Ambos interruptores lmites se activan en servicio de avance de la cinta de transporte. Estado 2: Ambos interruptores lmites se activan en servicio de retroceso de la cinta de transporte. Estado 3: Activacin del servicio de avance con interruptor lmite activado "Avance". Estado 4: Activacin del servicio de retroceso con interruptor lmite activado "Retroceso". Estado 5: Activacin del servicio de avance con interruptor lmite activado "Retroceso". Estado 6: Activacin del servicio de retroceso con interruptor lmite no activado "Avance". El nmero del error almacenado en D0 corresponde al nmero del estado de error arriba indicado. El control de errores de la instruccin CHK se ejecuta segn el patrn indicado. La estructura del patrn de plano de contacto no puede modificarse. Los operandos en d1 y d2 deben reponerse despus de la ejecucin de la instruccin CHK ya que mantienen su estado despus de la activacin mediante la instruccin CHK. En caso de no reponer los operandos en una nueva ejecucin de la instruccin, no puede ejecutarse la instruccin CHK. Delante de una lnea de programa con instruccin CHK debe encontrarse siempre el puntero P254 como direccin de destino de salto. El puntero identifica el inicio del control de errores. La instruccin CHK puede programarse en cualquier paso de programa del programa de ejecucin. En total, la instruccin CHK puede presentarse solamente una vey en el programa. La escritura de la instruccin CHK en servicio RUN de la CPU no resulta posible. Las condiciones de control deben programarse con una instruccin LD o AND antes de la instruccin CHK. No es posible utilizar otras instrucciones de entrada. Cuando se programa una instruccin ANI en las condiciones de control, no es posible ejecutar un control de error de la instruccin CHK.
7 233
CHK (Serie A)
CHKA0B4
El control de errores se ejecuta en el orden de los contactos de entrada que se programaron como variables de control antes de la instruccin CHK. En caso de reconocer dos o ms errores, se almacena el cdigo de error con prioridad ms alta.
CHKA0B5
7 234
CHK (Serie A)
El valor de datos del cdigo de error almacenado en s2 depende de diferentes factores.
Estados de error Estado de error 1 (N de cdigo de error 1). Estado de error 2 (N de cdigo de error 2). Estado de error 3 (N de cdigo de error 3). Estado de error 4 (N de cdigo de error 4). Estado de error 5 (N de cdigo de error 5). Estado de error 6 (N de cdigo de error 6).
1 2
Contactos de entrada 1 a 50
100 + (2 x (dir. contacto) - 1 400 + (2 x (dir. contacto) - 1 700 + (2 x (dir. contacto) - 1 101 + (2 x (dir. contacto) - 1 401 + (2 x (dir. contacto) - 1 701 + (2 x (dir. contacto) - 1 200 + (2 x (dir. contacto) - 1 500 + (2 x (dir. contacto) - 1 800 + (2 x (dir. contacto) - 1 201 + (2 x (dir. contacto) - 1 501 + (2 x (dir. contacto) - 1 801 + (2 x (dir. contacto) - 1 300 + (2 x (dir. contacto) - 1 600 + (2 x (dir. contacto) - 1 900 + (2 x (dir. contacto) - 1 301 + (2 x (dir. contacto) - 1 601 + (2 x (dir. contacto) - 1 901 + (2 x (dir. contacto) - 1
Direccin de contacto 1 Direccin de contacto 50 3 Direccin de contacto 51 4 Direccin de contacto 100 5 Direccin de contacto 101 6 Direccin de contacto 150
CHKA0B8
Los cdigos de error indicados despus de la ejecucin de la instruccin CHK informan acerca del tipo del error presentado. Para un diagnstico rpido de error se recomienda crear una tabla de vista sinptica de los cdigos de error.
Cdigo de error 301
Causa de error Error en transporte de cinta 1 : Llamada del servicio en retroceso aunque no se activ el interruptor lmite para servicio de avance. Error en transporte de cinta 1 :
Eliminacin de error Controlar el interruptor lmite X1, controlar el transporte de cinta
302
7 235
CHK (Serie A)
Vista sinptica de las direcciones de cdigo de error
1 2
alta (prioridad) Prioridad 3 baja (prioridad) 4 Direccin de cdigo de error

CHKA0B6 FUENTES DE ERROR
7 236
CHK (Serie A)
En los siguientes casos se presenta un error de procesamiento y se aplica el Error-Flag (las indicaciones en parntesis se refieren a la siguiente ilustracin): En las condiciones de control de la instruccin CHK (1) o en el bloque de instrucciones de la instruccin CJ (2) se conmutan en paralelo dos contactos de entrada. Dentro de las condiciones de control de la instruccin CHK, se encuentra una instruccin NOP (3). La direccin de salto de destino P254 falta en el programa (4). Las condiciones de control de la instruccin CHK contienen ms de 150 operandos de entrada (5). Antes del bloque de instruccin CHK falta la instruccin de salto (CJ)(6).
7ms
de 150 contactos
CHKA0B7
7 237
CHKCIR, CHKEND
7.10.3 CHKCIR, CHKEND
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
2
Esta instruccin extendida puede programarse con una CPU de AnA y AnU en el editor IEC como componente normal (funcin) y en el editor MELSEC en relacin con las instrucciones LEDA, -C y R (solamente CHKEND). No para Q00JCPU, Q00CPU y Q01CPU.
Operandos MELSEC Q
SM0
GX IEC Developer
Plano de contactos
CHKCIME1, CHKCIKE1, CHKCIIE1
GX Developer
CHKCIGE1
Variables
Operando
Valor de comando
Tipo de datos
7 238
CHKCIR, CHKEND
Funcionamiento
Generacin de redes de control para la instruccin CHK CHKCIR, CHKEND Instruccin de arranque y fin para rango de programa con redes de control generadas
Las instrucciones CHKCIR y CHKEND sirven para la modificacin de las redes de control con las cuales trabaja la instruccin CHK. Es posible generar cualquier formato de red de control requerido. El control verdadero de errores se ejecuta con las instrucciones CHKST y CHK. El control de errores se ejecuta con las redes de control de errores que se programaron entre las instrucciones CHKCIR y CHKEND.
INDICACIN
Al modificar los formatos de las redes de control para la instruccin CHK mediante la instruccin CHKCIR y CHKEND, se requiere el arranque de los equipos perifricos en el modo estndar para ejecutar luego una amplificacin del programa. En el caso que un equipo perifrico se arranca por una CPU de Q2A, Q2AS, Q3A o Q4A CPU y se intenta luego la generacin de las redes de control de errores mediante la instruccin CHKCIR y CHKEND para la instruccin CHK, ya no puede garantizarse un procesamiento correcto.
De las redes de control de errores programados entre la instruccin CHKCIR y CHKEND se generan nuevas redes de control de errores mediante direccionamiento indexado. A las redes de errores programadas entre las instrucciones, pueden asignarse hasta 9 rels internos de errores (F1 - F9). El direccionamiento indexado se ejecuta mediante adicin de las direcciones de contacto indicadas antes de la instruccin CHK, a las direcciones de contacto de las redes de control de errores. El contacto X10 en las redes de control de errores en la siguiente ilustracin, se aplicar a travs de los contactos X2 y X8 programados antes de la instruccin CHK, en las redes de control X12 y X18 indexadamente direccionadas. El algoritmo de control de errores depende del estado del rel interno SM710 del siguiente modo. Se repone el SM710 (0): En este caso se direcciona indexadamente cada direccin de contacto de las redes de control de errores programadas entre la instruccin CHKCIR y CHKEND, con la primera direccin de contacto indicada antes de la instruccin CHK. A continuacin se direcciona indexadamente cada red de control programada con la direccin de contacto indicada antes de la instruccin CHK. Este proceso se termina cuando existe una cantidad equivalente de nuevas redes de control para cada red de control programada con rels internos de errores (F) para los contactos de entrada de la instruccin CHK.
CHKCIAB1, PFEIL0E1, CHKCIAB2
7 239
CHKCIR, CHKEND
Se activ el SM710 (1):
En este caso se direcciona indexadamente la primera red de control de errores programada con un rel interno de errores asignado con todas las direcciones de contacto programadas antes de la instruccin CHK. A continuacin se direcciona indexadamente la siguiente red de control con todas las direcciones de contacto programadas antes de la instruccin CHK. Este proceso se termina cuando existe una cantidad equivalente de nuevas redes de control para cada red de control programada con rels internos de errores (F) para los contactos de entrada de la instruccin CHK.
CHKCIAB3, PFEIL0E1, CHKCIAB4
Durante la bsqueda de errores de las redes de control de errores indexadamente direccionadas, se consultan las salidas (F) activadas con la instruccin OUT F por su estado. En caso de activacin de una salida (F), se activa el rel interno SM80. El cdigo de error se compone del nmero de contacto y de la red de control de errores (F1 - F9) y se almacena en formato de datos BCD en el registro de diagnstico SD80. Las redes de control de errores entre la instruccin CHKCIR y CHKEND pueden programarse con las siguientes instrucciones. Contactos: LD, LDI, AND, ANI, OR, ORI, ANB, ORB, MPS, MPP, MRD e instrucciones de comparacin. Bobinas: OUT F
Como operandos para los contactos deben programarse las entradas X y las salidas Y. Como salidas de las redes de control de errores deben utilizarse solamente los rels internos de errores (F). La denominacin de las redes de control de errores puede realizarse discrecionalmente a partir del rel interno de error F0, ya que estas entradas se procesan como dummys. Debido a este motivo no se presentan problemas en el procesamiento de rels internos de errores (F) que se intercalan. El control de los estados de los rels internos de errores (F) se ejecuta correctamente incluso cuando un rel interno de error (F) idntico se programa simultneamente en otro contexto fuera de la instruccin CHK, ya que ambos rels internos de errores se procesan individualmente. Ya que los rels internos de errores (F) utilizados por la instruccin CHK, no modifican su estado (0/1), no se activan los rels internos de errores (F) incluso cuando se supervisan por un equipo perifrico.
7 240
CHKCIR, CHKEND
Las redes de control de errores programadas entre la instruccin CHKCIR y CHKEND, pueden componerse de 256 pasos de programa (bifurcaciones de contacto) y ms de 9 instrucciones OUT F (rels internos de errores F1 - F9). La denominacin de las redes de control de errores entre la instruccin CHKCIR y CHKEND se ejecuta empezando desde arriba con la red de control 1 (F0) hasta la red de control 9 (F8).
CHKCIAB5
Las instrucciones CHKCIR y CHKEND pueden programarse en cualquier paso de programa del programa de ejecucin. Estas instrucciones pueden presentarse hasta 2 veces en todos los archivos de programa que se indican, as como una vez en un proyecto.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Las instrucciones CHKCIR y CHKEND se presentan tres o ms veces dentro de un proyecto (cdigo de error 4235). La instruccin CHKEND no se ejecuta despus de la instruccin CHKCIR (cdigo de error 4230). La instruccin CHKEND se ejecuta sin ejecutar previamente una instruccin CHKCIR (cdigo de error 4230). Se programan diez o ms rels internos de errores (F) (redes de control de errores (cdigo de error 4235). En las redes de control de errores se utilizaron operandos no permitidos (cdigo de error 4235). Uno de los operandos programados en las redes de control de errores, se direccion previamente en forma indexada (cdigo de error 4235).
INDICACIN
Todos los errores siguientes que se presentan en un equipo perifrico durante la ampliacin del programa, pueden obstaculizar la ejecucin de la ampliacin de programan:
En las redes de control de errores se utilizaron operandos no permitidos. Uno de los operandos programados en las redes de control de errores, se direccion previamente en forma indexada.
E n e l c a s o q u e s e p r e s e n t a u n o d e l o s e r r o r e s i n d i c a d o s, d e b e n r e p a r a r s e correspondientemente las redes de control de errores.
7 241
CHKCIR, CHKEND
Ejemplo CHKCIR, CHKEND
El siguiente programa sirve para la generacin de redes de control de errores direccionadas en forma indexada. El modo de trabajo de este ejemplo de programa se explica en el prrafo Funcionamiento. En forma suplementaria al plano de contactos se indican aqu tambin los listados de instrucciones MELSEC e IEC.
Plano de contactos
CHKCIRMB1, CHKCIRKB1, CHKCIRIB1
7 242
SLT, SLTR
7.10.4
SLT, SLTR
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
No en relacin con una CPU de A1N.

H (16#) P
ndice
Pasos
Operandos MELSEC A
Carry Flag
Error Flag
M9010 M9012 M9011 1
Operandos MELSEC Q
GX IEC Developer
Plano de contactos
SLT__ME1, SLT__KE1, SLT__IE1
Variables
Operando
Valor de comando
Tipo de datos
7 243
SLT, SLTR
Funcionamiento Activacin y reposicin del rango detentivo SLT Activacin del rango detentivo
Durante la supervisin de programa mediante el GX IEC Developer, no puede transferirse e indicarse en cualquier momento cada estado de operando. Para este propsito existe una memoria de estado (rango detentivo, status latch) prevista en el rango de memoria de la CPU. La memoria del rango detentivo debe definirse mediante parmetros. Se almacenan los datos de un ciclo. (Vase GX IEC Developer) La instruccin SLT ejecuta el almacenamiento intermedio de los datos de operando definidos. Los datos se salvaguardan en la memoria del rango detentivo y pueden controlarse e indicarse. La instruccin SLT puede utilizarse solamente una vez en un ciclo de programa. Para una posterior ejecucin debe reponerse la instruccin SLT con la instruccin SLTR.
SLTR
Reposicin del rango detentivo
Con la instruccin SLTR se eliminan los datos almacenados intermediariamente en el rango detentivo, as mismo se repone la instruccin SLT. La nueva ejecucin de la instruccin SLT se posibilita solamente despus de ejecutar la instruccin SLTR. INDICACIONES
Por favor, controle su versin del GX IEC Developer, para saber si la funcionalidad del rango detentivo est disponible. Mayores informaciones acerca del rango detentivo se encuentran en las instrucciones de uso de las CPUs y en el manual de usuario del GX IEC Developer-. Con la ejecucin de una instruccin SLT aumenta con intensidad variable, el tiempo de ciclo de programa del programa procesado en la CPU. Los tiempos respectivos de procesamiento de la instruccin SLT se encuentran indicados en las instrucciones de uso de la CPU respectiva. El valor nominal del temporizador de vigilancia debe determinarse bajo consideracin de los valores indicados (solamente Serie A).
7 244
SLT, SLTR
Ejemplo
SLT/SLTR En el siguiente programa se ejecuta la instruccin SLT para la duracin de activacin del X0. La instruccin SLTR repone la instruccin SLT durante la duracin de activacin de X1.
Plano de contactos
SLT__MB1, SLT__KB1, SLT__IB1
7 245
STRA, STRAR
7.10.5 STRA, STRAR
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Largo de bloque
H P (16#)
ndice
Pasos
Operandos MELSEC A
Carry Flag M9012
Operandos MELSEC Q
GX IEC Developer
Plano de contactos
STRA_ME1, STRAK_E1, STRA_IE1
Variables
Operando
Valor de comando
Tipo de datos
7 246
Deteccin y eliminacin de errores Activacin y reposicin del sampling trace STRA
STRA, STRAR
Funcionamiento
Activacin del sampling trace (supervisin de exploracin)
La funcin del sampling trace supervisa los datos y estados de operandos seleccionados durante un perodo determinado y almacena los datos acumulados de los operandos explorados en un rango de memoria especial. La seleccin de los operandos y del perodo de la exploracin se define en los parmetros.
STRAR Reposicin del sampling trace (supervisin de exploracin) Con la instruccin STRAR se eliminan los datos del archivo de programa del sampling trace y se repone simultneamente la instruccin STRA y un rel interno especial M9043 (Serie A) o bien los rels internos SM801 - SM805 (Serie Q/System Q). La nueva ejecucin de una instruccin STRA resulta posible solamente despus de la ejecucin de la instruccin STRAR.
INDICACIONES
Controle la versin de su GX IEC Developer, para determinar si la funcionalidad del sampling trace resulta disponible . Mayores informaciones acerca del sampling trace pueden encontrarse en las instrucciones de uso de las CPUs y en el manual de usuario del X IEC Developer-. Durante el acceso a un ROM, no es posible ejecutar una instruccin STRA o STRAR (solamente para Serie A).
7 247
STRA, STRAR
Ejemplo STRA/STRAR
En el siguiente programa se ejecuta la instruccin STRA para la duracin de activacin del X0. La instruccin STRA se repone por la ejecucin de la instruccin STRAR. La instruccin STRAR se ejecuta durante la duracin de activacin de X1.
Plano de contactos
STRA_MB1, STRA_KB1, STRA_IB1
7 248
PTRA, PTRAR, PTRAEXE, PTRAEXEP
7.10.6
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
GX IEC Developer
Plano de contactos
PTRAEME1, PTRAEKE1, PTRAEIE1
Variables
Operando
Valor de comando
Tipo de datos
7 249

Funcionamiento Ejecucin, activacin y reposicin del program trace PTRA
Activacin del program trace (supervisin de programa)
La funcin del program trace supervisa los datos y estados de operandos de programas seleccionados durante un perodo determinado y almacena los datos acumulados de los operandos explorados en un rango de memoria especial. Con la ejecucin de la instruccin PTRA se posibilita la exploracin de programas para la cantidad definida de ciclos de exploracin, as como el almacenamiento intermedio de datos en un rango especial de memoria de la CPU para la funcin del program trace. La ejecucin verdadera del program trace se arranca con la instruccin PTRAEXE. Para el almacenamiento se requiere el estado activado (1) de los rels internos SM810 - SM812. En la ejecucin de la instruccin PTRA se activa el rel interno SM813. Despus de ejecutar la cantidad prescrita de ciclos de exploracin, se almacenan los datos para su posterior procesamiento y se interrumpe la ejecucin del program trace. Al reponer el rel interno SM811 durante la ejecucin del program trace, se interrumpe el proceso de exploracin. Despus de la ejecucin completa de la instruccin PTRA se activa el rel interno SM815. Antes de una nueva ejecucin de la instruccin PTRA debe ejecutarse la instruccin PTRAR. Los resultados de la funcin de program trace pueden supervisarse por un equipo perifricos.
PTRAR
Reposicin del program trace (supervisin de programa)
Con la instruccin PTRAR se eliminan los datos del archivo de programa del program trace y se reponen la instruccin PTRA y los rels internos SM811 - SM815. La nueva ejecucin de una instruccin PTRA se posibilita solamente despus de la ejecucin de una instruccin PTRAR.
PTRAEXE
Ejecucin del program trace (supervisin de programa)
Con la ejecucin de la instruccin PTRAEXE se arranca la ejecucin del program trace. Al reponer el rel interno SM811 durante la ejecucin del program trace, se interrumpe el proceso de exploracin. En caso de no estar activada la condicin de ejecucin de la instruccin PTRAEXE, no se ejecuta el program trace. INDICACIONES
Controle la versin de su GX IEC Developer, para determinar si la funcionalidad del program trace resulta disponible. Mayores informaciones acerca del program trace pueden encontrarse en las instrucciones de uso de las CPUs y en el manual de usuario del X IEC Developer-.
7 250
Instr. de procesamiento para secuencias de caracteres
7.11

Funcin Instruccin MELSEC en el Editor MELSEC Instruccin MELSEC en el editor IEC BINDA_MD BINDA BINDA _K_MD BINDA_S_MD BINDA_P_MD BINDAP Conversin de datos binarios de 16/32 bits en nmeros decimales en cdigo ASCII DBINDA BINDA_K_P_MD BINDA_P_S_MD DBINDA_MD DBINDA_K_MD DBINDA_S_MD DBINDA_P_MD DBINDAP DBINDA_K_P_MD DBINDA_P_S_MD BINHA_MD BINHA BINHA_K_MD BINHA_S_MD BINHA_P_MD BINHAP Conversin de datos binarios de 16/32 bits en nmeros hexadecimales en cdigo ASCII DBINHA BINHA_K_P_MD BINHA_P_S_MD DBINHA_MD DBINHA_K_MD DBINHA_S_MD DBINHA_P_MD DBINHAP DBINHA_K_P_MD DBINHA_P_S_MD BCDDA_MD BCDDA BCDDA_K_MD BCDDA_S_MD BCDDA_P_MD BCDDAP Conversin de datos BCD de 4/8 posiciones en cdigo ASCII DBCDDA BCDDA_K_P_MD BCDDA_P_S_MD DBCDDA_MD DBCDDA_K_MD DBCDDA_S_MD DBCDDA_P_MD DBCDDAP DBCDDA_K_P_MD DBCDDA_P_S_MD
7 251
Funcin
Instruccin MELSEC en el Editor MELSEC DABIN
Instruccin MELSEC en el editor IEC DABIN_MD DABIN_S_MD DABIN_P_MD
Conversin de datos ASCII decimales en datos binarios de 16/32 bits
DABINP DABIN_P_S_MD DDABIN_MD DDABIN DDABIN_S_MD DDABIN_P_MD DDABINP DDABIN_P_S_MD HABIN_MD HABIN HABIN_S_MD HABIN_P_MD
Conversin de datos ASCII hexadecimales en datos binarios de 16/32 bits
HABINP HABIN_P_S_MD DHABIN_MD DHABIN DHABIN_S_MD DHABIN_P_MD DHABINP DHABIN_P_S_MD DABCD_MD DABCD DABCD_S_MD DABCD_P_MD DABCDP DABCD_P_S_MD DDABCD_MD DDABCD DDABCD_S_MD DDABCD_P_MD DDABCDP DDABCD_P_S_MD COMRD_MD COMRD COMRD_S_MD
Conversin de datos ASCII decimales en datos BCD de 4/8 posiciones
Lectura de datos de comentario COMRD_P_MD COMRDP COMRD_P_S_MD LEN_E Registro del largo de secuencias de caracteres LEN LEN_MD LEN_S_MD LENP LEN_P_S_MD STR_MD STR STR_K_MD STR_S_MD STR_P_MD STRP Conversin de datos binarios de 16/32 bits en secuencias de caracteres DSTR STR_K_P_MD STR_P_S_MD DSTR_MD DSTR_K_MD DSTR_S_MD DSTR_P_MD DSTRP DSTR_K_P_MD DSTR_P_S_MD
7 252
Funcin
Instruccin MELSEC en el Editor MELSEC VAL
Instruccin MELSEC en el editor IEC VAL_MD VAL_S_MD VAL_P_MD
Conversin de secuencias de caracteres en datos binarios de 16/32 bits
VALP VAL_P_S_MD DVAL_MD DVAL DVAL_S_MD DVAL_P_MD DVALP DVAL_P_S_MD
Conversin de nmeros de coma flotante en secuencias de caracteres Conversin de secuencias de caracteres en nmeros de coma flotante
ESTR ESTRP EVAL EVALP
ESTR_M ESTRP_M EVAL_M EVALP_M ASC_MD
ASC Conversin de secuencias de caracteres alfanumricos hacia el cdigo ASCII ASCP
ASC_K_MD ASC_S_MD ASC_P_MD ASC_P_S_MD ASC_K_P_MD HEX_MD
HEX Conversin de valores ASCII hexadecimales hacia valores binarios HEXP
HEX_K_MD HEX_S_MD HEX_P_MD HEX_K_P_MD HEX_P_S_MD
Extracto de los datos de secuencia de caracteres (parte derecha de la secuencia de caracteres) Extracto de los datos de secuencias de caracteres (parte izquierda de la secuencia de caracteres)
RIGHT RIGHTP LEFT LEFTP MIDR
RIGHT_M RIGHTP_M LEFT_M LEFTP_M MIDR_M MIDRP_M MIDW_M MIDWP_M INSTR_M INSTRP_M EMOD_M EMODP_M EREXP_M EREXPP_M
Almacenamiento y desplazamiento de partes de secuencias de caracteres
MIDRP MIDW MIDWP
Bsqueda de secuencias de caracteres Conversin de nmeros de coma flotante al formato BCD Conversin de nmeros de coma flotante al formato decimal
INSTR INSTRP EMOD EMODP EREXP EREXPP
7 253
BINDA, BINDAP, DBINDA, DBINDAPInstr. de procesamiento para secuencias de caracteres

7.11.1 BINDA, BINDAP, DBINDA, DBINDAP
CPU
1
AnS
AnN
AnA(S)
1
AnU
1
QnA(S), Q4AR
System Q
2
Esta instruccin extendida puede programarse con una CPU de AnA y AnU en el editor IEC como componente normal (funcin) y en el editor MELSEC en relacin con las instrucciones LEDA, -C y -R. 2 No para Q00JCPU, Q00CPU y Q01CPU
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit s d
Palabra

Registro de archivo

Palabra

Otros
Error Flag
Pasos
GX IEC Developer
Plano de contactos
BINDAME1, BINDAKE1, BINDAIE1
GX Developer
BINDAGE1
Variables
Operando s Valor de comando Datos binarios que se convierten al formato ASCII.
Tipo de datos MELSEC BIN 16/32 bits IEC ANY16/32
Array [1..4]/ Primera direccin del operando en el cual se almacena el resultado Secuencia de [1..6] of de conversin. caracteres ANY16
7 254
Instr. de procesamiento para secuencias de caracteresBINDA,
BINDAP, DBINDA, DBINDAP
Funcionamiento
Conversin de datos binarios de 16/32 bits en nmeros decimales en cdigo ASCII BINDA Conversin de datos binarios de 16 bits
La instruccin BINDA convierte el nmero binario de 16 bits indicado en s, en un nmero decimal en cdigo ASCII y almacena este en d (Array_d[1]) hasta d+3 (Array_d[4]).
b15 b15 s 1 b0 d d+1 d+2 d+3
b8b7
b0 2 3 4
1 2
Datos binarios de 16 bits Posicin de diez mil en cdigo ASCII/signo 3 Posicin de cien en cdigo ASCII/Posicin de mil en cdigo ASCII 4 Posicin de uno en cdigo ASCII/Posicin de diez en cdigo ASCII 5 En caso de no activacin del rel interno SM701
BINDA0E1
El valor indicado en s se almacena como nmero decimal en cdigo ASCII empezando con d (Array_d[1]) avanzando hasta d+3 (Array_d[4]).
b15 b15 - 1 2 1 3 4 b0 5 d d+1 d+2 d+3
b8b7 31H (1) 33H (3) 35H (5) 00H
b0 2DH(-) 32H (2) 34H (4)
Nmero binario
BINDA0E2
El nmero binario de 16 bits indicado en s puede encontrarse en un rango entre -32768 y 32767. Los resultados de las operaciones de conversin se almacenan del siguiente modo en d. Cuando el nmero binario de 16 bits resulta positivo, se almacena el signo como "20H". En un nmero binario negativo se almacena el signo como "2DH".
El signo "20H" almacenado reemplaza los nmeros antepuestos. En el nmero 00325 se reemplazan los ceros de las posiciones de diez mil y mil por "20H", de modo que se almacenan solamente las posiciones que se requieren efectivamente. El almacenamiento de los datos en el operando indicado en d+3 (Array_d[4]), depende del estado del rel interno SM701. En caso de no activar este rel interno, se escribe un cero "00H" en el rea d+3 (Array_d[4]). En caso de activar este rel interno, se queda sin modificacin alguna el valor en d+3 (Array_d[4])
7 255

DBINDA Conversin de datos binarios de 32 bits
La instruccin DBINDA convierte los datos binarios de 32 bits indicados en s y s+1 en un nmero decimal en cdigo ASCII y almacena este en d (Array_d[1]) hasta d+5 (Array_d[6]).
b15 s+1 1 3 s 2 d d+1 d+2 d+3 d+4 d+5
b8b7
b0 4 5 6 7 8 9
10
1 2
16 bits superiores 16 bits inferiores 3 Datos binarios de 32 bits 4 Signo/Posicin de mil millones en cdigo ASCII/signo 5 Posicin de diez millones/cien millones en cdigo ASCII 6 Posicin de cien mil/ millones en cdigo ASCII 7 Posicin de mil/ diez mil en cdigo ASCII 8 Posicin de diez/cien en cdigo ASCII 9 0 20H/ Posicin de 1 en cdigo ASCII 10 Sin activacin del rel interno SM701 (0)/ Con activacin del rel interno SM701 (20H)
DBINDA0E1
El valor indicado en s se almacena como nmero decimal en cdigo ASCII empezando con d (Array_d[1]) avanzando hasta d+5 (Array_d[6]).
b15 s+1 -12 3 4 5 6 7 8 d d+1 d+2 d+3 d+4 d+5
b8b7 20 H 31 H (1) 33 H (3) 35 H (5) 37 H (7) 0/20 H
b0 2D H 20 H 32 H 34 H 36 H 38 H (-) (2) (4) (6) (8)
DBINDA0E2
El nmero binario de 32 bits indicado en s puede encontrarse en un rango entre -2147483648 y 2147483647. Los resultados de las operaciones de conversin se almacenan del siguiente modo en d (Array_d[1]) hasta d+5 (Array_d[6]): Cuando el nmero binario resulta positivo, se almacena el signo como "20H". En un nmero binario negativo se almacena el signo como "2DH".
El signo "20H" almacenado reemplaza los nmeros antepuestos. En el nmero 0012034560 se reemplazan los ceros de las posiciones de mil millones y de cien millones por "20H", de modo que se almacenan solamente las posiciones que se requieren efectivamente.
7 256
Instr. de procesamiento para secuencias de caracteresBINDA,
BINDAP, DBINDA, DBINDAP
El almacenamiento de los datos en los 8 bits de valor superior del operando +5 (Array_d[6]) depende del estado del rel interno SM701. En caso de no activar este rel interno, se escribe un cero "00H" en el rea d+5 (Array_d[6]). En caso de no activar este rel interno, se escribe un espacio vaco (20H) en el rea d+5 (Array_d[6]).
Ejemplo 1
BINDAP El siguiente programa con flanco positivo de SM400 emite el valor de los datos binarios de 16 bits de W0 mediante una instruccin BINDAP como valor decimal en cdigo ASCII. Los caracteres se emiten a Y40 hasta Y48 mediante la instruccin PR.
Plano de contactos
b15 W0 5126 1 D0 D1 D2 D3 20 H 31 H 36 H
b8b7
b0 20 H 35 H (5) 32 H
PR Y40 Y48 5126 2
00 H
1 2
Nmero binario Emisin

BINDAMB1, BINDAKB1, BINDAIB1, DBINDA0B1
7 257

Ejemplo 2 DBINDAP El siguiente programa con flanco positivo de SM400 emite el valor de los datos binarios de 32 bits de W10 y W11 mediante una instruccin DBINDAP como valor decimal en cdigo ASCII. Los caracteres se emiten a Y40 hasta Y48 mediante la instruccin PR.
Plano de contactos
b15 W11 - 3 8 4 1 W10 2 5 6 3 D0 D1 D2 D3 D4 D5 20 H 20 H 38 H (8) 32 H (2) 36 H (6) 00 H
b8b7 2D H 20 H 33 H 34 H 35 H 33 H (-) (3) (4) (5) (3)
b0
PR Y40 Y48 3842563 2
1 2
Emisin Nmero binario

BINDAMB2, BINDAKB2, BINDAIE2, DBIND0B2
INDICACIN
7 258
Instr. de procesamiento para secuencias de caracteresBINHA,
BINHAP, DBINHA, DBINHAP
7.11.2
BINHA, BINHAP, DBINHA, DBINHAP
CPU
1
AnS
AnN
AnA(S)
1
AnU
1
QnA(S), Q4AR
System Q
2
Operandos MELSEC Q
Palabra

Registro de archivo

Palabra

Otros
Error Flag
Pasos
GX IEC Developer
Plano de contactos
BINHAME1, BINHAKE1, BINHAIE1
GX Developer
BINHAGE1
Variables
Operando s Valor de comando Datos binarios que se convierten al formato ASCII.
Tipo de datos MELSEC BIN 16/32 bits IEC ANY16/32
Primera direccin del operando en el cual se almacena el resultado Array [1.0,3]/ Secuencia de de conversin. [1.0,5] of caracteres ANY16
7 259
BINHA, BINHAP, DBINHA, DBINHAPInstr. de procesamiento para secuencias de caracteres

Funcionamiento Conversin de datos binarios de 16/32 bits en nmeros hexadecimales en cdigo ASCII BINHA Conversin de datos binarios de 16 bits
La instruccin BINHA convierte los datos binarios de 16 bits indicados en s, en un nmero hexadecimal en cdigo ASCII y almacena este en d (Array_d[1]) hasta d+2 (Array_d[3]).
b15 b15 s 1 b0 d d+1 d+2
b8b7
b0 2 3
1 2
Datos binarios de 16 bits Cdigo ASCII de la tercera posicin/Cdigo ASCII de la cuarta posicin 3 Cdigo ASCII de la primera posicin/Cdigo ASCII de la segunda posicin 4 En caso de no activacin del rel interno SM701
BINHA0E1
El valor indicado en s se almacena en cdigo binario en d (Array_d[1]) hasta d+2 (Array_d[3]).
b15 b15 s 02A6H 1 b0 d d+1 d+2 32 H (2) 36 H (6)
b8b7 30 H (0) 41 H (A) 00
b0
1 2
Datos binarios de 16 bits En caso de no activacin del rel interno SM701

BINHA0E2
Los datos binarios de 16 bits indicados en s, deben encontrarse en un rango entre 0H y FFFFH. El resultado de la operacin de conversin se almacena como valor hexadecimal de 4 posiciones en d (Array_d[1]) hasta d+2 (Array_d[3]). Cuando una de las posiciones es un cero, se procesa este valor tambin como cero (no se ejecuta una supresin de ceros). El almacenamiento de los datos en el operando indicado en d+2 (Array_d[3]), depende del estado del rel interno SM701. En caso de no activar este rel interno, se escribe un cero "00H" en el rea d+2 (Array_d[3]). En caso de activar este rel interno, se queda sin modificacin alguna el valor en d+2 (Array_d[3]).
7 260
DBINHA Conversin de datos binarios de 32 bits Los datos binarios de 32 bits indicados en s y s+1, se almacenan en modo hexadecimal en cdigo ASCII en d (Array_d[1]) hasta d+4 (Array_d[5]).
b15 s+1 1 3 s 2 d d+1 d+2 d+3 d+4
b8b7
b0 4 5 6 7
1 2
8 bits superiores 8 bits inferiores 3 Datos binarios de 32 bits 4 Cdigo ASCII de la sptima posicin/Cdigo ASCII de la octava posicin 5 Cdigo ASCII de la quinta posicin/Cdigo ASCII de la sexta posicin 6 Cdigo ASCII de la tercera posicin/Cdigo ASCII de la cuarta posicin 7 Cdigo ASCII de la primera posicin/Cdigo ASCII de la segunda posicin 8 En caso de no activacin del rel interno SM701
DBINH0E1
El valor indicado en s y s+1 "03AC625EH" se almacena del siguiente modo a partir de d:
b15 s+1 03AC 1 625EH d d+1 d+2 d+3 d+4 33 H 43 H 32 H 45 H (3) (C) (2) (E)
b8b7 30 H (0) 41 H (A) 36 H (6) 35 H (5) 00 H
b0
Datos binarios de 32 bits

DBINH0E2
El valor binario de 32 bits indicado en s y s+1, puede encontrarse en un rango entreH y FFFFFFFFH. El resultado de la operacin de conversin se almacena como valor hexadecimal de 8 posiciones en d (Array_d[1]) hasta d+4 (Array_d[5]). Cuando una de las posiciones es un cero, se procesa este valor tambin como cero (no se ejecuta una supresin de ceros). El almacenamiento de los datos en el operando indicado en d+4 (Array_d[5]), depende del estado del rel interno SM701. En caso de no activar este rel interno, se escribe un cero "00H" en el rea d+4 (Array_d[5]). En caso de activar este rel interno, se queda sin modificacin alguna el valor en d+4 (Array_d[5]).
7 261
BINHA, BINHAP, DBINHA, DBINHAPInstr. de procesamiento para secuencias de caracteres

Ejemplo 1 BINHAP El siguiente programa con flanco positivo de SM400 emite el valor de los datos binarios de 16 bits de W0 mediante una instruccin BINHAP como valor decimal en cdigo ASCII. Los caracteres se emiten a Y40 hasta Y48 mediante la instruccin PR.
Plano de contactos
b15 W0 9C06H 1 D0 D1 D2 43 H (C) 36 H (6)
b8b7 39 H (9) 30 H (0) 00
b0 PR Y40 Y48 9C06 2
1 2

BINHAMB1, BINHAKB1, BINHAIB1, DBINH0B1
7 262
Ejemplo 2
DBINHAP El siguiente programa con flanco positivo de SM400 emite el valor de los datos binarios de 32 bits de W10 y W11 mediante una instruccin DBINHAP como valor decimal en cdigo ASCII. Los caracteres se emiten a Y40 hasta Y48 mediante la instruccin PR.
Plano de contactos
b15 W10 W11 7 B 3 C 5 8 1 FH 1 D0 D1 D2 D3 D4 42 H (B) 43 H (C) 38 H (8) 46 H (F)
b8b7 37 H (7) 33 H (3) 35 H (5) 31 H (1) 00 H
b0 PR Y40 Y48 7B3C581F 2
1 2

BINHAMB2, BINHAKB2, BINHAIB2, DBINHA0B2
INDICACIN
7 263
BCDDA(P), DBCDDA(P)
7.11.3 BCDDA(P), DBCDDA(P)
CPU
1
AnS
AnN
AnA(S)
1
AnU
1
QnA(S), Q4AR
System Q
2
Operandos MELSEC Q
Palabra

Registro de archivo

Palabra

Constantes $
Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
BCDDAME1, BCDDAKE1, BCDDAIE1
GX Developer
BCDDAGE1
Variables
Operando s d Valor de comando Datos BCD que se convierten al formato ASCII. Primera direccin a partir de la cual se almacena el resultado de conversin.
Tipo de datos MELSEC Palabra IEC ANY16/32
Array [1.0,3]/ Secuencia de [1.0,5] of caracteres ANY16
7 264
BCDDA(P), DBCDDA(P)
Funcionamiento
Conversin de datos BCD de 4/8 posiciones al cdigo ASCII BCDDA Conversin de datos BCD de 4 posiciones
La instruccin BCDDA convierte los datos BCD de 4 posiciones indicados en s, en un formato ASCII y almacena este en d (Array_d[1]) hasta d+2 (Array_d[3]).
b15 b15 s 1 2 3 4 b12 b11 b8 b7 b4b3 b0 d d+1 d+2
b7b8
b0 6 7
0 5
1 2
Posicin de mil Posicin de cien 3 Posicin de diez 4 Posicin de uno 5 En caso de no activacin del rel interno SM701 6 Cdigo ASCII de la tercera posicin/Cdigo ASCII de la cuarta posicin 7 Cdigo ASCII de la primera posicin/Cdigo ASCII de la segunda posicin
BCDDA0E1
El valor 9105 indicado en s, se almacena en d del siguiente modo:
b15 b15 9 b12 b11 1 b8b7 0 b4b3 5 b0 d d+1 d+2 31 H (1) 35 H (5)
b8b7 39 H (9) 30 H (0) 00 H
b0
BCDDA0E2
El nmero BCD indicado en s puede encontrarse en un rango entre 0 y 9999. El resultado de la operacin de conversin se almacena en d (Array_d[1]) hasta d+2 (Array_d[3]). Cuando una de las posiciones es un cero, se almacena este valor como "30H" (no se ejecuta una supresin de ceros). El almacenamiento de los datos en el operando indicado en d+2 (Array_d[3]), depende del estado del rel interno SM701. En caso de no activar este rel interno, se escribe un "00H" (cero) en el rea d+2 (Array_d[3]). En caso de activar este rel interno, se queda sin modificacin alguna el valor en d+2 (Array_d[3]).
7 265
BCDDA(P), DBCDDA(P)
DBCDDA
Conversin de datos BCD de 8 posiciones
La instruccin DBCDDA convierte los datos BCD de 8 posiciones indicados en s y s+1, en un formato ASCII y almacena este en d (Array_d[1]) hasta d+2 (Array_d[5]).
b15 s+1
b31 b16 b15
b7b8
b0 9 10 11 12
s
b0
d d+1 d+2 d+3 0
13
1 2
Posicin de diez millones Posicin de millon 3 Posicin de cien mil 4 Posicin de diez mil 5 Posicin de mil 6 Posicin de cien 7 Posicin de diez 8 Posicin de uno 9 Cdigo ASCII de la sptima posicin/Cdigo ASCII de la octava posicin 10 Cdigo ASCII de la quinta posicin/Cdigo ASCII de la sexta posicin 11 Cdigo ASCII de la tercera posicin/Cdigo ASCII de la cuarta posicin 12 Cdigo ASCII de la primera posicin/Cdigo ASCII de la segunda posicin 13En caso de no activacin del rel interno SM701
DBCDDA0E1
El valor 01234056 indicado en s y s+1, se almacena en d del siguiente modo:
b15
b31 b16 b15 b0
0 s
d d+1 d+2 d+3 d+4
s+1
b7b8 31 H (1) 33 H (3) 30 H (0) 36 H (6) 00 H
b0 30 H (0) 32 H (2) 34 H (4) 35 H (5)
DBCDDA0E2
El nmero BCD indicado en s y s+1 puede encontrarse en un rango entre 0 y 99999999. El resultado de la operacin de conversin se almacena en d (Array_d[1]) hasta d+4 (Array_d[5]). Cuando una de las posiciones es un cero, se almacena este valor como "30H" (no se ejecuta una supresin de ceros). El almacenamiento de los datos en el operando indicado en d+4 (Array_d[5]), depende del estado del rel interno SM701. En caso de no activar este rel interno, se escribe un cero "00H" en el rea d+4 (Array_d[5]). En caso de activar este rel interno, se queda sin modificacin alguna el valor en d+4 (Array_d[5]).
7 266
BCDDA(P), DBCDDA(P)
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Los datos BCD en s se encuentran fuera del rango de 0 a 9999 durante el procesamiento de la instruccin BCDDA (cdigo de error 4100). Los datos BCD en s se encuentran fuera del rango de 0 a 99999999 durante el procesamiento de la instruccin DBCDDA (cdigo de error 4100).
Ejemplo 1
BCDDAP El siguiente programa con flanco positivo de SM400 emite el valor de los datos BCD de 4 posiciones de W0 mediante una instruccin BCDDAP como valor decimal en cdigo ASCII. Los caracteres se emiten a Y40 hasta Y48 mediante la instruccin PR.
Plano de contactos
b15 W0 1 2 9 5 D0 D1 D2 32 H (2) 35 H (5)
b7b8 31 H (1) 39 H (9) 00 H
b0 PR Y 40 Y48 1295
BCDDAMB1, BCDDAKB1, BCDDAIB1, DBCDDA0B1
7 267
BCDDA(P), DBCDDA(P)
Ejemplo 2 DBCDDAP
El siguiente programa con flanco positivo de SM400 emite el valor de los datos BCD de 8 posiciones de W10 y W11 mediante una instruccin DBCDDAP como valor decimal en cdigo ASCII. Los caracteres se emiten a Y40 hasta Y48 mediante la instruccin PR.
Plano de contactos
b15 W11 W10 D0 D1 D2 D3 D4 35 H (5) 37 H (7) 33 H (3) 32 H (2)
b7b8 33 H 34 H 38 H 35 H 00 H (3) (4) (8) (5)
b0 PR Y40 Y48 35478352
3 5 4 7 8 3 5 2
BCDDAMB2, BCDDAKB2, BCDDAIB2, DBCDDA0B2
INDICACIN
7 268
Instr. de procesamiento para secuencias de caracteresDABIN,
DABINP, DDABIN, DDABINP
7.11.4
DABIN, DABINP, DDABIN, DDABINP
CPU
1
AnS
AnN
AnA(S)
1
AnU
1
QnA(S), Q4AR
System Q
2
Operandos MELSEC Q
Palabra

Registro de archivo

Palabra
Constantes $
Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
DABINME1, DABINKE1, DABINIE1
GX Developer
DABINGE1
Variables
Operando Valor de comando Rango de memoria en el cual se almacenan los datos ASCII a convertir. Rango de memoria en el cual se almacena el resultado de conversin.
Array [1.0,3]/ Secuencia de [1..6] of caracteres ANY16 BIN 16/32 bits ANY16/32
7 269
DABIN, DABINP, DDABIN, DDABINPInstr. de procesamiento para secuencias de caracteres

Funcionamiento Conversin de datos ASCII decimales en datos binarios de 16/32 bits DABIN Conversin en datos binarios de 16 bits
La instruccin DABIN convierte los datos decimales ASCII indicados en s (Array_s[1]) hasta s+2 (Array_s[3]), al formato binario de 16 bits y almacena estos luego en d.
b15 s s+1 s+2
b8b7
b0 1 2 3 b15 d 4 b0
1 2
Cdigo ASCII de la posicin de diez mil/signo Cdigo ASCII de la posicin de cien/Cdigo ASCII de la posicin de mil 3 Cdigo ASCII de la posicin de uno /Cdigo ASCII de la posicin de diez 4 Datos binarios de 16 bits
DABIN0E1
El valor indicado en s (Array_s[1]) hasta s+2 (Array_s[3]), se almacena del siguiente modo en d como -25018H:
b15 s s+1 s+2 32 H (2) 31 H (1) 38 H (8)
b8b7 2DH (-) 35 H (5) 30 H (0)
b0 d b15 b0 - 2 5 1 0 8
DABIN0E2
El valor ASCII indicado en s (Array_s[1]) hasta s+2 (Array_s[3]) puede encontrarse en un rango entre -32768 y 32767. El signo se almacena como "20H" cuando el valor binario es positivo. Con un valor negativo se almacena el valor como "2DH". Cada posicin almacenada del cdigo ASCII puede asumir un valor entre "30H" y "39H". Cuando una posicin tiene el valor de "20H" "00H", se sobreescribe este valor automticamente con el valor "30H".
7 270
DDABIN
Conversin en datos binarios de 32 bits
La instruccin DDABIN convierte los datos decimales ASCII indicados en s (Array_s[1]) hasta s+5 (Array_s[6]), al formato binario de 32 bits y almacena estos luego en d.
b15 s s+1 s+2 s+3 s+4 s+5
b8b7
b0 4 5 6 7 8 9 d+1 3 1 d 2
b31
b16 b15
b0
1 2
Datos binarios de 32 bits 16 bits inferiores 3 16 bits superiores 4 Cdigo ASCII de la posicin de mil millones/signo 5 Cdigo ASCII de la posicin de diez millones/Cdigo ASCII de la posicin de cien millones 6 Cdigo ASCII de la posicin de cien mil/Cdigo ASCII de la posicin de milln 7 Cdigo ASCII de la posicin de mil/Cdigo ASCII de la posicin de diez mil 8 Cdigo ASCII de la posicin de diez /Cdigo ASCII de la posicin de cien 9 Se omite / Cdigo ASCII de la posicin de diez
DDABI0E1
El valor indicado en s (Array_s[1]) hasta s+5 (Array_s[6]), se almacena del siguiente modo a partir de d como -1234543210H:
b15 s s+1 s+2 s+3 s+4 s+5
b8b7 31H (1) 33 H (3) 35 H (5) 33H (3) 31H (1)
b0 2DH (-) 32 H (2) 34 H (4) 34 H (4) 32 H (2) 30 H (0)
d+1 -12345
d 43210
DDABI0E2
El valor ASCII indicado en s (Array_s[1]) hasta s+5 (Array_s[6]) puede encontrarse en un rango entre -2147483648 y 2147483647. El signo se almacena como "20H" cuando el valor binario es positivo. Con un valor negativo se almacena el valor como "2DH". Cada posicin almacenada del cdigo ASCII puede asumir un valor entre "30H" y "39H". Cuando una posicin tiene el valor de "20H" "00H", se sobreescribe este valor automticamente con el valor "30H".
7 271
DABIN, DABINP, DDABIN, DDABINPInstr. de procesamiento para secuencias de caracteres

Fuentes de error En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El signo en los 8 bits inferiores del operando s (Array_s[1]) contiene un valor que difiere de "20H" "2DH" (cdigo de error 4100). El cdigo ASCII en s (Array_s[1]) hasta s+5 (Array_s[6]) contiene valores que difieren de "30H" hasta "39H, "20H" "00H" (cdigo de error 4100). El cdigo ASCII en s (Array_s[1]) hasta s+5 (Array_s[6]) se encuentra fuera de los siguientes rangos: En la instruccin DABIN -32768 hasta 32767 En la instruccin DDABIN -2147483648 hasta 2147483647 (cdigo de error 4100)
Ejemplo 1
DABINP El siguiente programa con flanco positivo de SM400, convierte el valor decimal ASCII de 5 posiciones de D20 (var_D20 Array [0]) hasta D22 (var_D20 Array [2]) en un valor binario y almacena este en D0.
Plano de contactos
b15 D20 D21 D22 20 H 32 H (2) 36 H (6) 276
b8b7 2DH (-) 20 H 37 H (7)
b0
D0 - 276 1 2
1 2
Se lee como -00276 Valor binario

DABINMB1, DABINKB1, DABINIB1, DDABI0B1
7 272
Ejemplo 2
DDABINP El siguiente programa con flanco positivo de SM400, convierte el valor decimal ASCII de 10 posiciones de D20 (var_D20 Array [0]) hasta D25 (var_D20 Array [5]) en un valor binario y almacena este en D11.
Plano de contactos
b15 D20 D21 D22 D23 D24 D25 20 H 20 H 39 H (9) 38 H (8) 37 H (7)
b8b7 20 H 20 H 33 H (3) 36 H (6) 33 H (3) 30 H (0)
b0
D11 1 3 9 6 2
D10 8 3 7 0
3968370
1 2
Se lee como +0003968370 Valor binario

DABINMB2, DABINKB2, DABINIB2, DDABI0B2
INDICACIN
7 273
HABIN, HABINP, DHABIN, DHABINPInstr. de procesamiento para secuencias de caracteres

7.11.5 HABIN, HABINP, DHABIN, DHABINP
CPU
1
AnS
AnN
AnA(S)
1
AnU
1
QnA(S), Q4AR
System Q
2
Operandos MELSEC Q
Palabra

Registro de archivo

Palabra
Constantes $
Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
HABINME1,HABINKE1,HABINIE1
GX Developer
HABINGE1
Variables
ANY32/Array Secuencia de [1..4] of caracteres ANY16 BIN 16/32 bits ANY16/32
7 274
Instr. de procesamiento para secuencias de caracteresHABIN,
HABINP, DHABIN, DHABINP
Funcionamiento
Conversin de datos ASCII hexadecimales en datos binarios de 16/32 bits HABIN Conversin en datos binarios de 16 bits
La instruccin HABIN convierte los datos ASCII hexadecimales, indicados en s, hacia el formato BIN de 16 bits y almacena stos en d.
b15 s s+1
b8b7
b0 1 2 b15 d 3 b0
1 2
Cdigo ASCII para la tercera posicin/Cdigo ASCII para la cuarta posicin Cdigo ASCII para la primera posicin/Cdigo ASCII para la segunda posicin 3 Datos binarios de 16 bits
HABIN0E1
El valor indicado en s hasta s+1 "5A8DH" se almacena en d del siguiente modo despus del procesamiento:
b15 s s+1 41H (A) 44 H (D)
b8b7 35H (5) 38H (8)
b0 d
b15 5A8D H
b0
HABIN0E2
El valor ASCII indicado en s hasta s+1 puede encontrarse en el rango entre 0000H y FFFFH . Cada posicin almacenada del cdigo ASCII puede asumir un valor entre "30H" y "39H" y "41H" y "46H".
7 275
HABIN, HABINP, DHABIN, DHABINPInstr. de procesamiento para secuencias de caracteres

DHABIN Conversin en datos binarios de 32 bits La instruccin DHABIN convierte los datos hexadecimales ASCII indicados en s (Array_s[1]) hasta s+3 (Array_s[4]), al formato binario de 32 bits y almacena estos luego en d y d+1.
b15 s s+1 s+2 s+3
b8b7
b0 1 2 3 4 d+1 b31 5 7 b16 b15 6 d b0
1 2
Cdigo ASCII de la sptima posicin/Cdigo ASCII de la octava posicin Cdigo ASCII de la quinta posicin/Cdigo ASCII de la sexta posicin 3 Cdigo ASCII de la tercera posicin/Cdigo ASCII de la cuarta posicin 4 Cdigo ASCII de la primera posicin/Cdigo ASCII de la segunda posicin 5 16 bits superiores 6 16 bits inferiores 7 Datos binarios de 32 bits
DHABI0E1
El valor "5CB807E1" indicado en s (Array_s[1]) hasta s+3 (Array_s[4]) se almacena en d y d+1 despus del procesamiento en el siguiente modo:
b15 s s+1 43 H 38 H 37 H 31 H (C) (8) (7) (1)
b8b7 35 H 42 H 30 H 45 H (5) (B) (0) (E)
b0 b31 d+1 5 C B 8H b16 b15 d 0 7 E 1H b0
DHABI0E2
El valor ASCII indicado en s (Array_s[1]) hasta s+3 (Array_s[4]) puede encontrarse en el rango entre 00000000H y FFFFFFFFH. Cada posicin almacenada del cdigo ASCII puede asumir un valor entre "30H" y "39H" y "41H" y "46H".
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El cdigo ASCII en s (Array_s[1]) hasta s+3 (Array_s[4]) se encuentra fuera de rango de "30H" hasta "39H" y "41H" hasta "46H" (cdigo de error 4100).
7 276
Instr. de procesamiento para secuencias de caracteresHABIN,
HABINP, DHABIN, DHABINP
Ejemplo 1
HABINP El siguiente programa con flanco positivo de SM400, convierte el valor ASCII de 4 posiciones de D20 (var_D20 Array [0]) hasta D21 (var_D20 Array [1]) en un valor binario y almacena este en D0.
Plano de contactos
b15 D20 D21 36 H (6) 46 H (F)
b8b7 41 H (A) 33 H (3)
b0
D0 - 22977
A63F
HABINMB1, HABINKB1, HABINIB1, DHABI0B1
Ejemplo 2
DHABINP El siguiente programa con flanco positivo de SM400, convierte el valor ASCII de 8 posiciones de D20 (var_D20 Array [0]) hasta D23 (var_D20 Array [3]) en un valor binario y almacena este en D11 y D11.
Plano de contactos
b15 D20 D21 D22 D23 46H (F) 32H (2) 37H (7) 30 H (0)
b8b7 34 H (4) 44 H (D) 38 H (8) 35 H (5)
b0 D11 13391 D10 97264
4FD28750
HABINMB2, HABINKB2, HABINIB2, DHABI0B2
INDICACIN
7 277
DABCD(P), DDABCD(P)
7.11.6 DABCD(P), DDABCD(P)
CPU
1
AnS
AnN
AnA(S)
1
AnU
1
QnA(S), Q4AR
System Q
2
Operandos MELSEC Q
Palabra

Registro de archivo

Palabra
Constantes $
Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
DABCDME1, DABCDKE1, DABCDIE1
GX Developer
DABCDGE1
Variables
ANY32/ Secuencia de Array [1..4] caracteres of ANY16 Datos BCD de 4/8 posiciones ANY16/32
7 278
DABCD(P), DDABCD(P)
Funcionamiento
Conversin de datos ASCII decimales en datos BCD de 4/8 bits DABCD Conversin en datos BCD de 4 posiciones
La instruccin DABCD convierte los datos decimales ASCII en s y s+1 al formato de datos BCD de 4 posiciones y almacena los datos en d.
b15 s s+1
b7b8
b0 1 2 d
b15
b12 b11 3 4
b8b7 5
b4b3 6
b0
1 2
Cdigo ASCII de la posicin de cien/Cdigo ASCII de la posicin de mil Cdigo ASCII de la posicin de uno /Cdigo ASCII de la posicin de diez 3 Posicin de mil 4 Posicin de cien 5 Posicin de diez 6 Posicin de uno
DABCD0E1
El valor 8765 indicado en s y s+1, se almacena en d del siguiente modo:
b15 s s+1 37 H (7) 35 H (5)
b7b8 38 H (8) 36 H (6)
b0 d
b15 8
b12b11 7
b8b7 6
b4 b3 5
b0
DABCD0E2
El valor ASCII indicado en s hasta s+1 puede encontrarse en un rango entre 0 y 9999. Cada posicin almacenada del cdigo ASCII puede asumir un valor entre "30H" y "39H". Cuando una posicin tiene el valor de "20H" "00H", se sobreescribe este valor automticamente con el valor "30H".
7 279
DABCD(P), DDABCD(P)
DDABCD
Conversin en datos BCD de 8 posiciones
La instruccin DDABCD convierte los datos decimales ASCII indicados en s (Array_s[1]) hasta s+3 (Array_s[4]), al formato BCD de 8 posiciones y almacena estos luego en d y d+1.
b15 s s+1 s+2 s+3
b7b8
b0 1 2 3 4
d+1
b31 b16 b15
d
b0
9 10 11 12
1 2
Cdigo ASCII de la posicin de milln/Cdigo ASCII de la posicin de diez millones Cdigo ASCII de la posicin de diez mil/Cdigo ASCII de la posicin de cien mil 3 Cdigo ASCII de la posicin de cien/Cdigo ASCII de la posicin de mil 4 Cdigo ASCII de la posicin de uno /Cdigo ASCII de la posicin de diez 5 Posicin de diez millones 6 Posicin de millon 7 Posicin de cien mil 8 Posicin de diez mil 9 Posicin de mil 10 Posicin de cien 11 Posicin de diez 12 Posicin de uno
DDABC0E1
El valor 987654321 indicado en s (Array_s[1]) hasta s+3 (Array_s[4]) se almacena en d y d+1 en el siguiente modo:
b15 s s+1 s+2 s+3 37 H 35 H 33 H 31 H (7) (5) (3) (1)
b8b7 38 H (8) 36 H (6) 34 H (4) 32 H (2)
b0
b31 b16 b15 b0
3 d
d+1
DDABC0E2
El valor ASCII indicado en s (Array_s[1]) hasta s+3 (Array_s[4]) puede encontrarse en un rango entre 0 y 99999999. Cada posicin almacenada del cdigo ASCII puede asumir un valor entre "30H" y "39H". Cuando una posicin tiene el valor de "20H" "00H", se sobreescribe este valor automticamente con el valor "30H".
7 280
DABCD(P), DDABCD(P)
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El cdigo ASCII en s (Array_s[1]) hasta s+3 (Array_s[4]) se encuentra fuera del rango permitido de "30H" hasta "39H" (cdigo de error 4100).
Ejemplo 1
DABCDP El siguiente programa con flanco positivo de SM400, convierte el valor ASCII de D20 (var_D20 Array [0]) hasta D21 (var_D20 Array [1]) en un valor BCD de 4 posiciones y emite este a Y40 hasta Y4F.
Plano de contactos
b15 D20 D21 34H (4) 34H (4)
b7b8 20 H 39 H (9)
b0
Y40 Y4F 0 4 9 4
DABCDMB1, DABCDKB1, DABCDIB1, DDABC0B1
7 281
DABCD(P), DDABCD(P)
Ejemplo 2 DDABCDP
El siguiente programa con flanco positivo de SM400, convierte el valor ASCII de D20 (var_D20 Array [0]) hasta D23 (var_D20 [3]) en un valor BCD de 8 posiciones, almacena el resultado en D10 y D11 y emite este a Y40 hasta Y5F.
Plano de contactos
b15 D20 D21 D22 D23
b7b8 34 H (4) 37 H (7) 39 H (9) 39 H (9)
b0 20 H 39 H (9) 32 H (2) 34 H (4)
D11
D10
DMOV
Y5F
Y50Y4F
Y40
0 4 9 7 2 9 4 9
0 4 9 7 2 9 4 9
DABCDMB2, DABCDKB2, DABCDIB2, DDABC0B2
7 282
COMRD, COMRDP
7.11.7
COMRD, COMRDP
CPU
1
AnS
AnN
AnA(S)
1
AnU
1
QnA(S), Q4AR
System Q
2
Operandos MELSEC Q
Palabra

Registro de archivo

Palabra
Otros Constantes K, H (16#) BL\S,BL\TR, BL, P, I, J, U
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
COMRDME1, COMRDKE1, COMRDIE1
GX Developer
COMRDGE1
Variables
Operando s Valor de comando
Tipo de datos MELSEC IEC ANY16
Primera direccin del operando del cual debe leerse un comentario Direccin almacenado. Primera direccin del operando en el cual se almacenan los datos de comentario.
Secuencia de Secuencia de bits [1.0,8] caracteres of ANY16
7 283
COMRD, COMRDP
Funcionamiento Lectura de datos de comentario COMRD Instruccin de lectura
La instruccin COMRD lee los datos de comentario de s y almacen estos como cdigo ASCII en d (Array_d[1]) hasta d+7 (Array_d[8]).
b15 d d+1 d+2 d+3
b7b8
b0 2 3 4 5 6 7 00 H
s 1
1 2
Comentario Cdigo ASCII del segundo caracter/Cdigo ASCII del primer caracter 3 Cdigo ASCII del cuarto caracter/Cdigo ASCII del tercer caracter 4 Cdigo ASCII del sexto caracter/Cdigo ASCII del quinto caracter 5 Cdigo ASCII del octavo caracter/Cdigo ASCII del sptimo caracter 6 Cdigo ASCII del trigsimo caracter/Cdigo ASCII del vigesimonoveno caracter 7 Cdigo ASCII del trigesimosegundo caracter/Cdigo ASCII del trigesimoprimer caracter 8 Almacana un mx. de 32 caracteres
COMRD0E1
El comentario almacenado en s con la secuencia de caracteres "NO.1 LINE START" se almacena del siguiente modo a partir de d (Array_d[1]):
b15 d d+1 d+2 d+3 d+4 d+5 d+6 d+7
NO.1 LINE
START
b7b8 F H (0) 31 H (1) 4C H (L) 4E H (N) 20 H 54 H (T) 52 H (R) 00 H
b0 4E H (N) 2E H (.) 20 H 49 H (I) 45 H (E) 53 H (S) 41 H (A) 54 H (T)
COMRD0E2
El rango de direcciones en s deben encontrarse dentro del rango de direcciones para comentarios. En caso de no indicar ningn comentario en s, se convierten los caracteres en espacios de vaco. El tamao de un comentario no debe exceder la cantidad mxima de 32 caracteres. El contenido del byte despus del ltimo caracter depende del siguiente modo del estado del rel interno de diagnstico SM701: En caso de no activar el SM701, se almacena un cero. En caso de activar el SM701, no existen modificaciones. El SM720 de una CPU de Q de la serie Q o bien del System Q se activa para un ciclo cuando se ejecut la instruccin. El SM721 se activa durante la ejecucin. La instruccin COMRD(P) no puede seleccionarse cuando se activ el SM721.
7 284
COMRD, COMRDP
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El rango de direcciones en s se encuentra fuera del rango de comentarios (cdigo de error 4100). La instruccin COMRD(P) se ejecuta mientras se escribe un comentario en estado RUN (cdigo de error 4100). No existe el archivo seleccionado (cdigo de error 2410).
INDICACIONES
Una CPU del System Q requiere varias pasadas de programa para el procesamiento, mientras que una CPU de QnA ejecuta la instruccin en forma inmediata. Antes de seleccionar una instruccin COMRD(P)/PRC, debe haberse terminado una instruccin en curso COMRD(P)/PRC (el SM720 debe haber estado en"1"). No se puede acceder simultneamente a dos o ms comentarios. Las siguientes instrucciones no pueden ejecutarse simultneamente porque utilizan el rel interno respecial SM721:
Instruccin S.FREAD S.FWRITE
Activado durante la ejecucin
Activado para un ciclo despus Activado despus de procesamiento de la ejecucin defectuoso Bit indicado en la instruccin Bit indicado en la instruccin + siguiente bit
SM721 PRC COMRD SM720
7 285
COMRD, COMRDP
Ejemplo COMRDP
El siguiente programa con flanco positivo de X1C, almacena el comentario en D100 como cdigo ASCII en W0 (var_W0 Array [0]) hasta W7 (var_W0 Array [7]).
Plano de contactos
b15 W0 W1 W2 W3 W4 W5 W6 W7 4C H 4E H 20 H 41 H 57 H 54 H 20 H
b8b7 41 H 49 H 45 H 54 H 52 H 55 H 20 H 00 H
b0
ALINE TARGET
COMRDMB1, COMRDKB1, COMRDIB1, COMRD0B1
INDICACIN
7 286
LEN, LENP
7.11.8
LEN, LENP
CPU
1
AnS
AnN
AnA(S)
1
AnU
1
QnA(S), Q4AR
System Q
2
Operandos MELSEC Q
Palabra

Registro de archivo

Palabra
Constantes $
Otros U
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
LEN_ME1, LEN_KE1, LEN_IE1
GX Developer
LEN_GE1
Variables
Operando s d
Valor de comando Primera direccin del operando en el cual se almacena la secuencia de caracteres cuyo largo debe definirse. Rango de direcciones en el cual se almacena el largo de la secuencia de caracteres.
Tipo de datos Secuencia de caracteres BIN 16 bits
7 287
LEN, LENP
Funcionamiento
Registro del largo de secuencias de caracteres LEN Registro de largo
La instruccin LEN registra el largo de una secuencia de caracteres que se indica en s y almacena el resultado en d.
b15 s s+1 s+2
b8b7
b0 1 2 3 b15 d 6 b0
s+n
00 H 5
1 2
2. Caracter/Primer caracter 4. Caracter/Tercer caracter 3 6. Caracter/Quinto caracter 4 Caracter N n 5 Fin de secuencia de caracteres 6 Largo de secuencia de caracteres
LEN_0E1
La secuencia de caracteres "ABCDEFGHI" almacenada en s, se almacena del siguiente modo como 9 en d:
b15 s s+1 s+2 s+3 s+4 42 H (B) 44 H (D) 46 H (F) 48 H (H) 00 H
b8b7 41 H (A) 43 H (C) 45 H (E) 47 H (G) 49 H (I)
b0 ABCDEFGHI d b15 9 b0
LEN_0E2
La secuencia de caracteres almacenada en s, se procesa hasta alcanzar el cdigo de caracter "00H". El resultado se almacena en d.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: En el ltimo byte a partir de s falta el cdigo de caracter "00H" (cdigo de error 4101).
7 288
LEN, LENP
Ejemplo
LENP El siguiente programa con flanco positivo de SM400, determina el largo de la secuencia de caracteres a partir de D0 hasta el cdigo de caracter "00H". El resultado se emite a Y40 Y4F.
Plano de contactos
b15 D0 D1 D2 D3 D4 D5 D6 49 H (I) 53 H (S) 42 H (B) 53 H (S) 49 H (I) 41 H (A) 43 H (C)
b8b7 4D H (M) 54 H (T) 55 H (U) 49 H (I) 48 H (H) 00 H 42 H (B)
b0 D10 10 BCD 1 Y4F Y40
0 0 1 0
Se suprimen los caracteres despus del cdigo de caracter "00H" (se registra solamente el largo de la secuencia de caracteres "MITSUBISHI")
LEN_MB1, LEN_KB1, LEN_IB1, LEN__0B1
INDICACIN
7 289
STR, STRP, DSTR, DSTRP

7.11.9 STR, STRP, DSTR, DSTRP
CPU
1
AnS
AnN
AnA(S)
1
AnU
1
QnA(S), Q4AR
System Q
2
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit s1 s2 d

Palabra

Registro de archivo


Palabra


Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
STR__ME1, STR__KE1, STR__IE1
GX Developer
STR__GE1
Variables
Operando s1 s2 Valor de comando Primera direccin del operando en el cual se almacena la cantidad de posiciones del valor numrico a convertir. Datos binarios a convertir.
Tipo de datos MELSEC BIN 16 bits BIN 16/32 bits IEC ANY32 ANY16/32
Array [1.0,5]/ Primera direccin del operando en el cual se almacena la secuencia Secuencia de [1..6] of de caracteres a convertir. caracteres ANY16
7 290
Funcionamiento
Conversin de datos binarios de 16/32 bits hacia secuencias de caracteres STR Conversin de datos binarios de 16 bits
La instruccin STR agrega una coma decimal al valor de datos binarios de 16 bits en s2 en la posicin indicada en s1 y (s1)+1. El resultado se convierte en una secuencia de caracteres y se almacena en d (Array_d[1]) hasta d+4 (Array_d[5]).
1 s1 (s1)+1 2 d d+1 3 s2 4 d+2 d+3 d+4 D0 H 5

1 2
b15
b8b7
b0 6 7 8 10 9
Cantidad de posiciones Posiciones despus de la coma 3 Signo 4 Valor binario 5 Fin de secuencia de caracteres con activacin automtica 6 Cdigo ASCII del caracter, cantidad total de caracteres -1/ Cdigo ASCII del signo 7 Cdigo ASCII del caracter, cantidad total de caracteres -3/ Cdigo ASCII del caracter, cantidad total de caracteres-2 8 Cdigo ASCII del caracter, cantidad total de caracteres -5/ Cdigo ASCII del caracter, cantidad total de caracteres -4 9 Cdigo ASCII del caracter, cantidad total de caracteres -7/ Cdigo ASCII del caracter, cantidad total de caracteres -6 10 Cantidad de posiciones
STR_0E1
s1 (s1)+1
5 1 - 1 2 . 3 d d+1 d+2
b15 31 H (1) 2E H (.) 00 H
b8b7 2D H 32 H 33 H
b0
s2
- 1 2 3
STR_0E2
La cantidad de posiciones que pueden almacenarse en s1, se encuentra entre 2 y 8. La cantidad de posiciones despus de la coma que pueden almacenarse en (s1)+1, se encuentra entre 0 y 5 y no debe ser mayor a la cantidad de posiciones menos 3. Los datos binarios de 16 bits en s2 deben encontrarse entre -32768 y 32767. Despus de la conversin a una secuencia de caracteres, se almacena sta en d (Array_d[1]) bis d+4 (Array_d[5]) del siguiente modo: Como signo positivo de los datos binarios se utiliza el caracter ASCII "20H" (espacio en vaco). Como signo negativo de los datos binarios se utiliza el caracter ASCII "2DH" (signo de menos).
7 291
Cuando la cantidad de posiciones despus de la coma es mayor a cero, se coloca automticamente la coma decimal "2EH" (.) delante de la primera posicin indicada.
6 2 1234
1 2 3
1 2
1 2 . 3 4 5 4
Cantidad de posiciones Cantidad de posiciones despus de la coma 3 Valor binario 4 Coma decimal con activacin automtica 5 Posiciones despus de la coma
STR_0B1
Cuando la cantidad de posiciones despus de la coma es igual a cero, no se activa el caracter de la coma decimal "2DH" (.). Cuando la cantidad de posiciones despus de la coma es mayor a la cantidad de posiciones del valor binario, se llenan las posiciones faltantes automticamente con ceros que desplazan el nmero del valor binario hacia la derecha, la coma decimal se coloca en la posicin respectiva (0.).
6 3 1 2
1 2 3
1 2
0 .0 1 2 4
Cantidad de posiciones Cantidad de posiciones despus de la coma 3 Valor binario 4 Ceros con activacin automtica y coma decimal
STR_0B2
Cuando la cantidad de posiciones incluyendo el signo y la coma decimal resulta mayor a la cantidad de posiciones del valor binario, se llenan las posiciones faltantes entre el signo y el valor numrico automticamente con "20H".
8 1 - 1 2 3
1 2 3
1 2 .3 4
Cantidad de posiciones Cantidad de posiciones despus de la coma 3 Valor binario 4 Activacin automtica del espacio en vaco
2
STR__0B3
Al final de la secuencia de caracteres convertida se almacena automticamente el cdigo de caracter "00H".
7 292
DSTR
Conversin de datos binarios de 32 bits
La instruccin DSTR agrega una coma decimal al valor de datos binarios de -32 bits en s2 y (s2)+1 en la posicin indicada en s1 y (s1)+1. El resultado se convierte en una secuencia de caracteres y se almacena en d (Array_d[1]) hasta d+5 (Array_d[6]).
1 s1 (s1)+1 2 d d+1 (s2)+1 b31 4 6 b16 b15 5 s2 3 b0 d+2 d+3 d+4 d+5 00 H 7
1 2
b15
b8b7
b0 8 9 10 14 11 12 13
Cantidad de posiciones Posiciones despus de la coma 3 Signo 4 16 bits superiores 5 16 bits inferiores 6 Valor binario 7 Fin de secuencia de caracteres con activacin automtica 8 Cdigo ASCII del caracter, cantidad total de caracteres -1/ Cdigo ASCII del signo 9 Cdigo ASCII del caracter, cantidad total de caracteres -3/ Cdigo ASCII del caracter, cantidad total de caracteres -2 10 Cdigo ASCII del caracter, cantidad total de caracteres -5/ Cdigo ASCII del caracter, cantidad total de caracteres -4 11 Cdigo ASCII del caracter, cantidad total de caracteres -7/ Cdigo ASCII del caracter, cantidad total de caracteres -6 12Cdigo ASCII del caracter, cantidad total de caracteres -9/ Cdigo ASCII del caracter, cantidad total de caracteres -8 13Marca del fin de la secuencia de caracteres/ Cdigo ASCII del caracter, cantidad total de posiciones -10 14 Cantidad de posiciones
DSTR0E1
s1 (s1)+1
8 3 d d+1 d+2 d+3 d+4
b15 36 H (6) 34 H (4) 33 H (3) 31 H (1)
b8b7
- 6 5 4 . 3 2 1 (s2)+1 -6 5 4 s2 3 2 1
b0 2D H (-) 35 H (5) 2E H (.) 32 H (32)
00 H
DSTR0E2
La cantidad de posiciones que pueden almacenarse en s1, se encuentra entre 2 y 13. La cantidad de posiciones despus de la coma que pueden almacenarse en (s1)+1, se encuentra entre 0 y 10 y no debe ser mayor a la cantidad de posiciones menos 3. Los datos binarios de 32 bits que se almacenan en s2 y (s2)+1, deben estar en el rango entre -2147483648 y 32147483647.
7 293
Despus de la conversin a una secuencia de caracteres, se almacena sta en d (Array_d[1]) bis d+5 (Array_d[6]) del siguiente modo: Como signo positivo de los datos binarios se utiliza el caracter ASCII "20H" (espacio en vaco). Como signo negativo de los datos binarios se utiliza el caracter ASCII "2DH" (signo de menos).
Cuando la cantidad de posiciones despus de la coma es mayor a cero, se coloca automticamente la coma decimal "2EH" (.) delante de la primera posicin indicada.
10 3 1234
1 2 5678 3
1 2
12345.678 5 4
3 4 5
Cantidad de posiciones Posiciones despus de la coma Valor binario Coma decimal con activacin automtica Cantidad de posiciones despus de la coma
DSTR0E3
Cuando la cantidad de posiciones despus de la coma es igual a cero, no se activa el caracter de la coma decimal "2DH" (.). Cuando la cantidad de posiciones despus de la coma es mayor a la cantidad de posiciones del valor binario, se llenan las posiciones faltantes automticamente con ceros que desplazan el nmero del valor binario hacia la derecha, la coma decimal se coloca en la posicin respectiva (0.).
13 10 5 4
1 2 321 3
1 2
0 .0 0 0 0 0 5 4 3 21
Cantidad de posiciones Posiciones despus de la coma 3 Valor binario 4 Ceros y coma decimal con activacin automtica
DSTR0E4
Cuando la cantidad de posiciones incluyendo el signo y la coma decimal resulta mayor a la cantidad de posiciones del valor binario, se llenan las posiciones faltantes entre el signo y el valor numrico automticamente con "20H".
13 2 . - 5 4
1 2 3210 3
5432.10
1 2
Cantidad de posiciones Cantidad de posiciones despus de la coma 3 Valor binario 4 Activacin automtica del espacio en vaco
DSTR0E5
Al final de la secuencia de caracteres convertida se almacena automticamente el cdigo de caracter "00H".
7 294
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: La cantidad de todas las posiciones almacenadas en s1 se encuentra fuera de los rangos de valores indicados a continuacin (cdigo de error 4100). Rango de valores para la instruccin STR.......2 a 8 Rango de valores para la instruccin DSTR.......2 a 13 La cantidad de las posiciones despus de la coma, almacenadas en (s1)+1 se encuentra fuera de los rangos de valores indicados a continuacin (cdigo de error 4100). Rango de valores para la instruccin STR.......0 a 5 Rango de valores para la instruccin DSTR.......0 a 10 Los valores almacenados en s1 y (s1)+1 no corresponden en el siguiente aspecto: La cantidad de posiciones menos 3 es mayor o igual a la cantidad de posiciones despus de la coma (cdigo de error 4100). La cantidad de posiciones que estn almacenadas en s1 y (s1)+1, es inferior a la cantidad de posiciones del valor binario en s2 y (s2)+1 (cdigo de error 4100). El rango de memoria en el cual se almacena la secuencia de caracteres indicada a partir de d (Array_d[1]), se encuentra fuera del rango previsto para el almacenamiento (cdigo de error 4100).
Ejemplo 1
STRP El siguiente programa con flanco positivo de X0, convierte el valor binario indicado en D10 en funcin de la cantidad de posiciones indicada en D0 y D1 y almacena el resultado en el rango de D20 (var_D20 Array [1]) bis D23 (var_D20 Array [4]).
Plano de contactos
b15 D10 D0 D1 12672 6 0 D20 D21 D22 D23
b8b7 31 H (1) 36 H (6) 32 H (2) 00 H
b0 20 H 32 H (2) 37H (7) 12672
STR_MB1, STR_KB1, STR_IB1, DSTR0B1
7 295

Ejemplo 2 DSTRP
El siguiente programa con flanco positivo de X0, convierte el valor binario indicado en D11 y D12 en funcin de la cantidad de posiciones indicadas en D0 y D1 y almacena el resultado en el rango de D30 (var_D20 Array [1]) hasta D36 (var_D20 Array [7]) .
D12
D11 D30 D31 D32 D33 D34 D35 D36
b15 30 H 30 H 32 H 34 H 36 H 38 H
12345678 D0 D1 12 9
b8b7 (0) (0) (2) (4) (6) (8) 00 H
b0 20
H
2E H (.) 31 H (1) 33 H (3) 35 H (5) 37 H (7)
0.012345678
DSTR_MB1, DSTR_KB1, DSTR_IB1, DSTR0B2
INDICACIN
7 296
VAL, VALP, DVAL, DVALP
7.11.10
CPU
1
AnS
AnN
AnA(S)
1
AnU
1
QnA(S), Q4AR
System Q
2
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit

Palabra

Registro de archivo

Palabra
Constantes $
Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
VAL_ME1, VAL_KE1, VAL_IE1
GX Developer
VAL_GE1
Variables
Array [1.0,5]/ Primera direccin del operando en la cual se almacena la secuencia Secuencia de [1.0,7] of de caracteres de los datos binarios a convertir. caracteres ANY16 Primera direccin del operando en el cual se almacena la cantidad de posiciones de datos binarios despus de la conversin. Direccin inicial del operando en el cual se almacenan los datos binarios a convertir. BIN 16 bits BIN 16/32 bits ANY32 ANY16/32
d1 d2
7 297

Funcionamiento
Conversin de secuencias de caracteres en datos binarios de 16/32 bits VAL Conversin en datos binarios de 16 bits
La instruccin VAL convierte las secuencias de caracteres almacenados en s (Array_s[1]) bis s+4 (Array_s[5]) hacia datos binarios de 16 bits. La cantidad de posiciones y el valor binario se almacenan en d1, (d1)+1 y d2. Para la conversin al formato de datos binarios de 16 bits, se reconocen todos los datos en el rango s (Array_s[1]) bis s+4 (Array_s[5]) hasta el cdigo de caracter "00H" como secuencia de caracteres.
b15 s s+1 s+2 s+3 s+4
b8b7
b0 1 2 3 4 6 7 8 . 9
d1 (d1)+1
10 11
d2 13
12
5
1
VAL_0E1
Cdigo ASCII para el primer caracter/Cdigo ASCII para el signo 2 Cdigo ASCII para el tercer caracter/Cdigo ASCII para el segundo caracter 3 Cdigo ASCII para el quinto caracter/Cdigo ASCII para el cuarto caracter 4 Cdigo ASCII para el sptimo caracter/Cdigo ASCII para el sexto caracter 5 Identifica el fin de la secuencia de caracteres 6 Signo 7 1. Caracter 8 2. Caracter 9 7. Caracter 10Cantidad de posiciones 11 Cantidad de posiciones despus de la coma 12 Valor ntegro, la coma decimal no se considera en el procesamiento 13 Datos binarios de 16 bits
Se convierte la secuencia de caracteres"-123.45" en s (Array_s[1]) hasta s+4 (Array_s[5]). El resultado se almacena del siguiente modo en d1, (d1)+1 y d2.
d1 (d1)+1 s s+1 s+2 s+3 b15 b8b7 31 H (1) 33 H (3) 34 H (4) 00 H b0 2D H (-) 32 H (2) 2E H (.) 35 H (5)
7 2
- 1 2 3 . 4 5
d2 - 1 2 3 4 5
VAL_0E2
La cantidad de todos los caracteres almacenados en s (Array_s[1]) hasta s+4 (Array_s[5]), puede encontrarse en el rango entre 2 y 8.
7 298
La cantidad de caracteres que pueden aplicarse como posiciones despus de la coma y que estn almacenadoos en s (Array_s[1]) hasta s+4 (Array_s[5]), puede encontrarse entre 0 y 5. Por lo general, la cantidad de posiciones despus de la coma no debe ser mayor a la cantidad de todas las posiciones menos 3. El valor numrico de una secuencia de caracteres a convertir, debe encontrarse entre -32768 y 32767 con una coma decimal omitida. El valor numrico de la secuencia de caracteres ASCII puede asumir solamente un valor entre "30H" y "39H" sin consideracin del signo y de la coma decimal. Como signo positivo se utiliza el caracter ASCII "20H" (espacio en vaco). Como signo negativo se utiliza el caracter ASCII "2DH" (signo de menos). El caracter ASCII "2EH" se aplica como coma decimal. La cantidad de posiciones almacenadas en d1, (d1)+1 y d2, contiene todos los caracteres que indican el valor numrico, como tambin el signo d1 y las posiciones despus de la coma (d1)+1. En los datos binarios almacenados en d2 despus de la conversin, se omite la coma decimal. Al encontrarse los caracteres "20H" (espacio en vaco) o "30H" (cero) entre el signo y el primer valor numrico, se omiten estos durante la conversin.
123.45 1
2 3
8 2 5
0 .0 0 1 2 6
7 8 9
7 4 12
4 -12345
VAL_0E3
Estos caracteres no se consideran en el procesamiento. 2 Cantidad de posiciones 3 Cantidad de posiciones despus de la coma 4 Valor binario 5 Signo 6 Estos caracteres no se consideran en el procesamiento. 7 Cantidad de posiciones 8 Cantidad de posiciones despus de la coma 9 Valor binario
7 299

DVAL
Conversin en datos binarios de 32 bits
La instruccin DVAL convierte las secuencias de caracteres almacenados en s (Array_s[1]) bis s+6 (Array_s[7]) hacia datos binarios de 32 bits. La cantidad de posiciones y el valor binario se almacenan en d1, (d1)+1, d2 y (d2)+1. Para la conversin al formato binario de 32 bits se reconocen todos los datos en el rango s (Array_s[1]) hasta s+6 (Array_s[7]) con el cdigo de caracter "00H" como secuencia de caracteres.
b15 s s+1 s+2 s+3 s+4 s+5 s+6 8

H
b8b7
b0 1 2 3 4 5 6 7
d1 (d1)+1 (d2)+1 9 10 11 12 16 d2
13 14
15
DVAL0E1
Cdigo ASCII para el primer caracter/Cdigo ASCII para el signo 2 Cdigo ASCII para el tercer caracter/Cdigo ASCII para el segundo caracter 3 Cdigo ASCII para el quinto caracter/Cdigo ASCII para el cuarto caracter 4 Cdigo ASCII para el sptimo caracter/Cdigo ASCII para el sexto caracter 5 Cdigo ASCII para el noveno caracter/Cdigo ASCII para el octavo caracter 6 Cdigo ASCII para el unodcimo caracter/Cdigo ASCII para el dcimo caracter 7 Cdigo ASCII para el caracter cero/Cdigo ASCII para el duodcimo caracter 8 Identifica el fin de la secuencia de caracteres 9 Signo 10 1. Caracter 11 2. Caracter 12 12. Caracter 13 Cantidad de posiciones 14 Cantidad de posiciones despus de la coma 15 Valor ntegro, la coma decimal no se considera en el procesamiento 16 Valor de datos binarios de 32 bits
b15 s s+1 s+2 s+3 s+4 s+5
b8b7 31 H (1) 2D H 32 H 33 H (3) 35 H (5) 34 H 2E H 36 H (6) 37 H 38 H (8)

H
b0 (-) (2) (4) (.) (7)
d1 (d1)+1
10 3
- 1 2 3 4 5 . 6 7 8
-1 2 3 4 5 6 7 8 (d2)+1 d2
DVAL0E2
La cantidad de todos los caracteres almacenados en s (Array_s[1]) hasta s+6 (Array_s[7]), puede encontrarse en el rango entre 2 y 13.
7 300
La cantidad de caracteres que pueden aplicarse como posiciones despus de la coma y que estn almacenadoos en s (Array_s[1]) hasta s+6 (Array_s[7]), puede encontrarse entre 0 y 10. Por lo general, la cantidad de posiciones despus de la coma no debe ser mayor a la cantidad de todas las posiciones menos 3. El valor numrico de una secuencia de caracteres a convertir, debe encontrarse entre 2147483648 y 2147483647 con una coma decimal omitida. El valor numrico de la secuencia de caracteres ASCII puede asumir solamente un valor entre "30H" y "39H" sin consideracin del signo y de la coma decimal. Como signo positivo se utiliza el caracter ASCII "20H" (espacio en vaco). Como signo negativo se utiliza el caracter ASCII "2DH" (signo de menos). El caracter ASCII "2EH" se aplica como coma decimal. La cantidad de posiciones almacenadas en d1, (d1)+1 y d2, contiene todos los caracteres que indican el valor numrico, como tambin el signo d1 y las posiciones despus de la coma (d1)+1. En los datos binarios almacenados en d2 y (d2)+1 despus de la conversin, se omite la coma decimal. Al encontrarse los caracteres "20H" (espacio en vaco) o "30H" (cero) entre el signo y el primer valor numrico, se omiten estos durante la conversin.
1
6543. 21 1
2 3
12 2 321
4 -654
Estos caracteres no se consideran en el procesamiento. 2 Cantidad de posiciones 3 Cantidad de posiciones despus de la coma 4 Valor binario de 32 bits
DVAL0E3
1 2
0. 0 0 0 5 4 3 2 1 1 2
3 4
11 8 2 1
5 5 4 3
Signo Estos caracteres no se consideran en el procesamiento. 3 Cantidad de posiciones 4 Cantidad de posiciones despus de la coma 5 Valor binario de 32 bits
DVAL0E4
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: La cantidad de todas las posiciones almacenadas a partir de s (Array_s[0]), se encuentra fuera de los rangos de valores 2 a 8 8 (VAL) o bien 2 a 13 (DVAL) (cdigo de error 4101). La cantidad de posiciones despus de la coma que se almacen en (d1)+1, se encuentra fuera del rango de valores 0 a 5 (VAL) o bien 0 a 10 (DVAL) (cdigo de error 4100). La cantidad de posiciones menos 3, macenada en d1 y (d1)+1, es mayor o igual a la cantidad de posiciones despus de la coma (cdigo de error 4100). Se utilizaron caracteres ASCII diferentes a "20H" "2DH" como signos (cdigo de error 4100). En un nmero se utilizaron caracteres ASCII que difieren de "30H", "39H" "2EH" (cdigo de error 4100). En un nmero se contiene ms de una coma decimal (cdigo de error 4100). Despus de la conversin, el valor binario se encuentra fuera de los rangos de valores 32768 a 32767 (VAL) o bien -2147483648 a 2147483647 (DVAL) (cdigo de error 4100). El caracter ASCII "00H" se aplic en una posicin equivocada (cdigo de error 4100).
7 301

Ejemplo 1 VALP
El siguiente programa con flanco positivo de X0, convierte la secuencia de caracteres almacenada en el rango de D20 (var_ D20 Array [1]) hasta D23 (var_ D20 Array [4]) en un valor ntegro, convierte este valor en un valor binario de 16 bits y almacena este luego en D0.
Plano de contactos
b15 D20 D21 D22 D23
b8b7 31 H (1) 2D 36 2E H (.) 34 H (4) 35

H
H H H
b0 (-) (6) (5)
D0 D10 D11
-1654 6 2
VAL_MB1, VAL_KB1, VAL_IB1, DVAL0B1
Ejemplo 2
DVALP El siguiente programa con flanco positivo de X0, convierte la secuencia de caracteres almacenada en el rango de D20 (var_ D20 Array [1]) hasta D24 (var_ D20 Array [5]) en un valor ntegro, convierte este valor en un valor binario de 32 bits y almacena este luego en D0 y D1.
Plano de contactos
b15 37 31 30 36 D23 31 D24 D25 D20 D21 D22
H H H H H
b8b7 (7) 20 H (1) 39 H (0) 30 H (6) 2E H (1) 31 H

H
b0 (9) (0) (.) (1)
D1 7 9 1 0 D10 D11 6 2
D0 0 6 1 1
VAL_MB2, VAL_KB2, VAL_IB2, DVAL0B2
INDICACIN
7 302
ESTR, ESTRP
7.11.11
ESTR, ESTRP
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1


Operandos MELSEC Q
Registro de archivo

Constantes E
Otros
Error Flag
Pasos
s1 s2 d
SM0
GX IEC Developer
Plano de contactos
ESTR_ME1, ESTR_KE1, ESTR_IE1
GX Developer
ESTR_GE1
Variables
Operando s1 Valor de comando Datos de coma flotante a convertir o direccin inicial del operando en el cual se almacenan estos datos. Primera direccin de los operandos en los cuales se almacena el formato de reproduccin de los datos numricos a convertir. Primera direccin del operando en el cual se almacenan los datos convertidos
Tipo de datos MELSEC Nmero real IEC Nmero real Secuencia de bits [1.0,3] de ANY16
s2
BIN 16 bits
d1
Secuencia de Secuencia de caracteres caracteres
7 303
ESTR, ESTRP
Funcionamiento
Conversin de nmeros de coma flotante en secuencias de caracteres ESTR Conversin de nmeros de coma flotante
La instruccin convierte los nmeros de coma flotante (nmeros reales) en s1 y (s1)+1 en una secuencia de caracteres. El formato de esta secuencia de caracteres se indica en s2 (Array_s2[1]) hasta (s2)+2 (Array_s2[3]). El resultado se almacena a partir de d1. El formato de visualizacin de los datos despus de la conversin depende del formato en s2 (Array_s2[1]) hasta (s2)+2 (Array_s2[3]).
s2 (s2)+1 (s2)+2
1 2 3
Formato de visualizacin (visualizacin decimal "0"/Visualizacin exponencial "1") 2 Cantidad de posiciones 3 Cantidad de posiciones despus de la coma
ESTR0E1
s2 (s2)+1 (s2)+2
1 2 3 d1 (d1)+1 (d1)+2 (d1)+3 (d1)+4
b15
b8b7
b0 7 8 9 10
. 4 (s1)+1 s1
00 H 6
5
1 2
Formato de visualizacin (Visualizacin decimal "0"/ Visualizacin exponencial "1") Cantidad de posiciones 3 Cantidad de posiciones despus de la coma 4 Signo 5 Nmero de coma flotante (nmero real) 6 Fin de secuencia de caracteres con activacin automtica 7 Cdigo ASCII del caracter, cantidad total de posiciones -1/ Cdigo ASCII del signo 8 Cdigo ASCII del caracter, cantidad total de caracteres -3/ Cdigo ASCII del caracter, cantidad total de posiciones -2 9 Cdigo ASCII del caracter, cantidad total de caracteres -5/ Cdigo ASCII del caracter, cantidad total de posiciones -4 10 Cdigo ASCII del caracter, cantidad total de caracteres -7/ Cdigo ASCII del caracter, cantidad total de posiciones -6
ESTR0E2
7 304
ESTR, ESTRP
Visualizacin decimal El nmero real -1.23456 se convierte a una secuencia de caracteres con un total de 8 posiciones (3 de estos como posiciones despus de la coma). El resultado se almacena a partir de d1.
s2 (s2)+1 (s2)+2
0 8 3
b15 d1 (d1)+1 1 . 2 3 4 1 (d1)+2 (d1)+3 (d1)+4 20 H 31 H (1) 32 H (2) 34 H (4)
b8b7 2D H (-) 20 H 2E H (.) 33 H (3) 00 H
b0
(s1)+1 -1.2 3 2
1 2
s1 4 5 6
Signo Nmero de coma flotante (nmero real) 3 Fin de secuencia de caracteres con activacin automtica
La cantidad de posiciones del nmero a convertir en (s2)+1 (Array_s2[2]) se indica del siguiente modo: Cuando la cantidad de posiciones despus de la coma es igual a cero, la cantidad de todas las posiciones es >= 2. Cuando la cantidad de las posiciones despus de la coma asume un valor diferente, la cantidad de todas las posiciones resulta ser 3 ms la cantidad de las posiciones despus de la coma. La cantidad de posiciones despus de la coma que se indican, debe ser entre 0 y 7. Por lo general se aplica que la cantidad de posiciones despus de la coma es inferior o igual a la cantidad de todas las posiciones menos 3. Despus de la conversin se almacena la secuencia de caracteres a partir de d1 del siguiente modo: Como signo positivo del nmero de coma flotante se utiliza el caracter ASCII "20H" (espacio en vaco). Como signo negativo del nmero de coma flotante se utiliza el caracter ASCII "2DH" (signo de menos). En los casos donde la cantidad efectiva de posiciones despus de la coma del nmero de coma flotante es mayor a la cantidad ingresada de posiciones despus de la coma del nmero convertido, se cortan las posiciones en exceso.
Formato de visualizacin (visualizacin decimal (0) 2 Cantidad de posiciones 3 Cantidad de posiciones despus de la coma 4 Cantidad de posiciones 5 Cantidad de posiciones despus de la coma 6 Estas cifras se cortan
ESTR0E4
ESTR0E3
s2 (s2)+1 (s2)+2
0 8 3
1 2 3
4 1 . 2 3 456 5 6
(s1)+1 s1 -1.2 3 4 5 6
Cuando la cantidad de posiciones despus de la coma se ajusta en un valor diferente a cero, se coloca la coma decimal 2EH" (.) automticamente en la posicin indicada.
Cuando la cantidad de posiciones despus de la coma se ajusta en cero, no se aplica la coma decimal "2EH" (.).
7 305
ESTR, ESTRP
s2 (s2)+1 (s2)+2 (s1)+1 -1.2 3
4 5 6 s1 4 5 6
3 1 . 2 3 1 2
1 2
Cantidad de posiciones despus de la coma Activacin automtica y almacenamiento coma decimal 3 Cantidad de posiciones
ESTR0E5
Cuando la cantidad de todas las posiciones a indicar sin signo resulta menor a la cantidad de comas y posiciones despus de la coma, se llenan las posiciones entre el signo y la primera posicin a indicar con el cdigo de caracter "20H" (espacio en vaco).
s2 (s2)+1 (s2)+2
0 8 2
1 2 1 . 2 3 3
1 2
(s1)+1 s1 -1.2 3 4 5 6
Cantidad de posiciones Se almacenan los espacios en vaco "20H" 3 Cantidad de posiciones despus de la coma
ESTR0E6
El cdigo de caracter "00H" se almacena automticamente al final de la secuencia de caracteres
7 306
ESTR, ESTRP
Visualizacin exponencial
s2 (s2)+1 (s2)+2
1 2 3
b15 d1 (d1)+1 . 5 E 7 (d1)+2 (d1)+3 (d1)+4 6 (d1)+5 (d1)+6
b8b7
b0 9 10 11 12 13 14
(s1)+1
s1
00 H 8
1 2
Formato de visualizacin (visualizacin exponencial (1) Cantidad de posiciones 3 Cantidad de posiciones despus de la coma 4 Nmero de coma flotante (nmero real) 5 Signo del valor ntegro 6 La "E" se activa automticamente 7 Signo del exponente 8 Fin de secuencia de caracteres con activacin automtica 9 Cdigo ASCII del caracter, cantidad total de caracteres -1/ Cdigo ASCII del signo 10Cdigo ASCII del caracter, cantidad total de caracteres -3/ Cdigo ASCII del caracter, cantidad total de caracteres -2 11 Cdigo ASCII del caracter, cantidad total de caracteres -5/ Cdigo ASCII del caracter, cantidad total de caracteres -4 12 Cdigo ASCII del caracter, cantidad total de caracteres -7/ Cdigo ASCII del caracter, cantidad total de caracteres -6 13Signo del exponente/ 45H (E) 14 Cdigo ASCII del caracter, cantidad total de caracteres 11 (exponente)/ Cdigo ASCII del caracter, cantidad total de posiciones 10 (exponente)
ESTR0E7
7 307
ESTR, ESTRP
El nmero real -12.34567 debe indicarse en notacin exponencial. La cantidad de todas las posiciones asciende a 12. De estas deben indicarse 4 posiciones despus de la coma en la parte decimal. El resultado se almacena a partir de d1.
s2 (s2)+1 (s2)+2
1 12 4 d1 2 1 . 2 3 4 5 E + 0 1 3 (d1)+1 (d1)+2 (d1)+3 (d1)+4 (d1)+5 (d1)+6
b15
s1 (s1)+1 -1 2 . 3 4 5 6 7 1
1 2
b8b7 b0 20 H 2D H (-) 31 H (1) 2E H (.) 32 H (2) 33 H (3) 34 H (4) 35 H (5) 2C H (+) 45 H (E) 30 H (0) 31 H (1) 00 H 4
Nmero de coma flotante (nmero real) Signo del valor ntegro 3 Signo del exponente 4 Fin de secuencia de caracteres con activacin automtica
ESTR0E8
La cantidad de posiciones del nmero a convertir en (s2)+1 (Array_s2[2]) se indica del siguiente modo: Cuando la cantidad de posiciones despus de la coma es igual a cero, la cantidad de todas las posiciones es >= 2. Cuando la cantidad de las posiciones despus de la coma asume un valor diferente, la cantidad de todas las posiciones resulta ser 7 ms la cantidad de las posiciones despus de la coma. La cantidad de posiciones despus de la coma que se indican, debe ser entre 0 y 7. Por lo general se aplica que la cantidad de posiciones despus de la coma es inferior o igual a la cantidad de todas las posiciones menos 7. Despus de la conversin se almacena la secuencia de caracteres a partir de d1 del siguiente modo: Como signo positivo del nmero de coma flotante de la parte decimal se utiliza el caracter ASCII "20H" (espacio en vaco). Como signo negativo del nmero de coma flotante de la parte decimal se utiliza el caracter ASCII "2DH" (signo de menos).
El rango ntegro se define con 2 posiciones. Cuando el rango ntegro tiene solamente una posicin, se coloca un espacio en vaco entre el signo y la posicin ntegrada en cdigo ASCII y se almacena luego.
s2 (s2)+1 (s2)+2 (s1)+1 -1 2 . 3 4 5
1 12 4 s1 6 7
1 1 . 2 3 4 5 E + 0 1
1 2
Cantidad de posiciones (12) Se convierte en espacio en vaco

ESTR0E9
7 308
ESTR, ESTRP
Cuando el nmero de coma flotante de la parte decimal resulta mayor al rango de memora previsto, se cortan las posiciones que no pueden almacenarse.
s2 (s2)+1 (s2)+2 (s1)+1 -1 2 . 3 4
1 12 4 s1 5 6 7
1 1 . 2 3 4 5 6 7 E + 0 1 2 3
1 2
Cantidad de todas las posiciones (12) Cantidad de posiciones en el rango decimal (4) 3 Estas cifras se cortan
ESTR0E10
Cuando la cantidad de posiciones despus de la coma se ajusta en un valor diferente a cero, se coloca la coma decimal 2EH" (.) automticamente en la posicin indicada.
s2 (s2)+1 (s2)+2 (s1)+1 -1 2 . 3 4
1 12 4 s1 5 6 7
1 1 . 2 3 4 5 E + 0 1 3 2
1 2
Cantidad de posiciones (12) Se activa automticamente 3 Cantidad de posiciones en el rango decimal (4)
ESTR0E11
Cuando la cantidad de posiciones en la parte decimal se ajusta en cero, no se aplica la coma decimal "2EH" (.). El cdigo ASCII "2CH" (+) se aplica y almacena para un exponente positivo y el cdigo ASCII "2DH" (-) para un exponente negativo. El rango exponencial se define con 2 posiciones. Cuando la cantidad de posiciones del rango exponencial est en 1, se aplica y almacena el cdigo ASCII "30H" (0) entre signo de exponente y exponente.
s2 (s2)+1 (s2)+2 (s1)+1 -1 2 . 3 4 5
1 12 4 s1 6 7
1 2 1 . 2 3 4 5 E + 0 1
1
Cantidad de todas las posiciones (12) Se define en 2 posiciones 3 Se ajusta automticamente en cero
2
ESTR0E12
El cdigo ASCII "00H" se ajusta y almacena automticamente al final de la secuencia de caracteres
7 309
ESTR, ESTRP
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Los valores indicados en s1 y (s1)+1 no son cero o bien no se encuentran dentro del rango de valores de + 2-127 < s1 < + 2 129 (cdigo de error 4100). El formato en s2 (Array_s2[1]) no es 0 ni 1 (cdigo de error 4100). La cantidad de posiciones en (s2)+1 (Array_s2[2]) se encuentra fuera de los siguientes rangos de valores (cdigo de error 4100).
En formato decimal La cantidad de posiciones despus de la coma es igual a cero (cantidad de todas las posiciones > 2). La cantidad de las posiciones despus de la coma asume un valor diferente a cero. (Cantidad de todas las posiciones > (Cantidad de posiciones despus de la coma + 3)). En formato exponencial La cantidad de posiciones despus de la coma es igual a cero (cantidad de todas las posiciones > 2). La cantidad de las posiciones despus de la coma asume un valor diferente a cero. (Cantidad de todas las posiciones > (Cantidad de posiciones despus de la coma +7)).
La cantidad de posiciones en (s2)+2 (Array_s2[3]) que forman la parte decimal, se encuentra fuera del rango de valores (cdigo de error 4100):
En formato decimal La cantidad de posiciones que forman la parte decimal, es inferior o igual a la cantidad de todas las posiciones menos 3. En formato exponencial La cantidad de posiciones que forman la parte decimal, es inferior o igual a la cantidad de todas las posiciones menos 7.
El rango de memoria a partir de d1 se encuentra fuera del rango previsto para el almacenamiento de los operandos (cdigo de error 4101). Ejemplo 1 ESTRP El siguiente programa con flanco positivo de X0, convierte un nmero de coma flotante (nmero real) indicado en R0 y R1, en el formato indicado en R10 (var_R10 Array [1]) hasta R12 (var_R10 Array [3]) y almacena el resultado en D0 hasta D3.
Plano de contactos
b15 R10 R11 R12 0 7 3 2 1 0 . 3 2 7 3 D0 D1 D2 D3
R1 R0 0 .0 3 2 7 4 5 7
1
b8b7 20 H 2E H (.) 32 H (2) 00 H 4
b0 20 H 30 H (0) 33 H (3) 37 H (7)
Cantidad de posiciones 2 Espacio en vaco 3 Cantidad de posiciones despus de la coma 4 Se almacena automticamente
ESTRMB1, ESTRKB1, ESTRI1, ESTR0B1
7 310
ESTR, ESTRP
Ejemplo 2
ESTRP El siguiente programa con flanco positivo de X0, convierte un nmero de coma flotante (nmero real) indicado en D0 y D1, en el formato indicado en R10 (var_R10 Array [1]) hasta R12 (var_R10 Array [3]) y almacena el resultado en D10 hasta D16.
Plano de contactos
R10 R11 R12
1 12 4
1 2 3 5 4 3 . 2 7 4 5 E - 0 2 6 b15 D10 D11 D12 D13 D14 D15 D16 b8b7 b0 20 H 20 H 33 H (3) 2E H (.) 37 H (7) 32 H (2) 35 H (5) 34 H (4) 45 H (E) 2D H (-) 30 H (0) 32 H (2) 00 H 7
R1 R0 0 .0 3 2 7 4 5 7 8
1 2
Formato de visualizacin (visualizacin exponencial (1) Cantidad de posiciones 3 Cantidad de posiciones despus de la coma 4 Cantidad de posiciones 5 Espacio en vaco 6 Cantidad de posiciones despus de la coma en la parte decimal 7 Se almacena automticamente
ESTRMB2, ESTRKB2, ESTRIB2, ESTR0B2
7 311
EVAL, EVALP
7.11.12 EVAL, EVALP
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1


Operandos MELSEC Q
Registro de archivo

Constantes $
Otros
Error Flag
Pasos
s d
SM0
GX IEC Developer
Plano de contactos
EVAL_ME1, EVAL_KE1, EVAL_IE1
GX Developer
EVAL_GE1
Variables
Operando s
Valor de comando Secuencia de caracteres a convertir en un nmero de coma flotante decimal (nmero real) o direccin inical del operando en el cual se almacenan estos datos. Primera direccin del operando en el cual se almacena el nmero de coma flotante decimal (nmero real) despus de la conversin.
Tipo de datos Secuencia de caracteres Nmero real
7 312
EVAL, EVALP
Funcionamiento
Conversin de secuencias de caracteres en nmeros decimales de coma flotante EVAL Conversin de secuencias de caracteres
La instruccin convierte la secuencia de caracteres en s hasta s+4 en un nmero decimal de coma flotante (nmero real). El resultado se almacena a partir de d. La secuencia de caracteres destinada para la conversin, puede convertirse tanto en el formato decimal de coma flotante como tambin en el formato exponencial.
1
b15 s s+1 s+2 s+3 s+4
b8b7
b0 2 3 4 5 d+1 d
Nmero decimal de coma flotante (nmero real) Cdigo ASCII del primer caracter/ ASCIICdigo del signo 3 Cdigo ASCII del tercer caracter/ Cdigo ASCII del segundo caracter 4 Cdigo ASCII del quinto caracter/ ASCIIASCII del cuarto caracter 5 Cdigo ASCII del sptimo caracter/ Cdigo ASCII del sexto caracter 6 Identifica el fin de una secuencia de caracteres
2
EVAL0E1
Visualizacin decimal
b15 s s+1 s+2 s+3 s+4 31 H 30 H 38 H 32 H
b8b7 (1) 2D H (0) 2E H (8) 37 H (2) 31 H

H
b0 (-) (.) (7) (1)
d+1 d -1. 0 7 8 1 2 1
- 1 . 0 7 8 1 2
1
Nmero decimal de coma flotante (nmero real)

EVAL0E2
b15 s s+1 s+2 s+3 s+4 s+5 s+6 1
b8b7 20 H 2E H 32 H 31 H 2C H 30 H (.) (2) (1) (+) (0)

H
b0 2D H 31 H 33 H 30 H 45 H 31 H (-) (1) (3) (0) (E) (1)
d+1 -1.3 2 1
d 0 1 E+10
1 . 3 2 0 1E + 1 0
Nmero decimal de coma flotante (nmero real)

EVAL0E3
7 313
EVAL, EVALP
Se convierten 6 posiciones (sin signo, coma decimal y posiciones exponenciales del resultado) de la secuencia de caracteres a partir de s, en un nmero decimal de coma flotante. A partir de la sptima posicin se cortan las dems posiciones del resultado. Visualizacin decimal
b15 s s+1 s+2 s+3 s+4 s+5 s+6 20 H 31 H (1) 33 H (3) 31 H (1) 36 H (6) 31 H (1) 00 H
b8b7 2D H 20 H 2E H 30 H 35 H 38 H 32 H (-) (.) (0) (5) (8) (2)
b0
d+1 d -1. 3 0 1 5 2
1 . 9 0 1 5 6 8 1 2
1
1 2
Estas cifras se cortan. Nmero decimal de coma flotante (nmero real)

EVAL0E4
b15 s s+1 s+2 s+3 s+4 s+5 s+6 s+7 b8b7 20 H 2E H (-) 35 H (5) 33 H (3) 31 H (1) 45 H (E) 30 H (0) 00H b0 2D H 31 H 33 H 30 H 34 H 32 H 2D H 32 H (-) (1) (3) (0) (4) (2) (-) (2)
d+1 d -1 . 3 5 0 3 4 E -2 2
1 . 3 5 0 3 4 1 2 E - 0 2
1
1 2
Estas cifras se cortan. Nmero decimal de coma flotante (nmero real)

EVAL0E5
7 314
EVAL, EVALP
Cuando en la secuencia de caracteres a partir de s, se aplica el cdigo ASCII para "20H" (espacio en vaco) o para "30H" (cero) antes del primer nmero a indicar, se omiten estos caracteres en la conversin.
b15 s s+1 s+2 s+3 s+4 20 H 31 H(1) 32 H(2) 31 H(1)
H
b8b7 2D H (-) 30 H (0) 2E H (.) 33 H (3)
b0 d+1 1 . 2 2 d 3 1
0 1 . 2 3 1
1
1 2
Estos nmeros no se consideran en el procesamiento. Nmero decimal de coma flotante (nmero real)
EVALOE6
Cuando se ajusta el cdigo ASCII para (cero) "30H" entre el caracter "E" y la secuencia de caracteres para el formato exponencial, se omiten estos caracteres en la conversin.
b15 20 H 2E H (.) 34 H (4) 33 H (3) 2C H (+) 33 H (3)
H
b8b7 2D H (-) 31 H (1) 30 H (0) 35 H (5) 45 H (E) 30 H (0)
b0
d+1 d - 1 . 0 4 5 3 E +3 2
1 . 0 4 5 3 E + 0 3 1
1 2
Este nmero no se considera en el procesamiento. Nmero decimal de coma flotante (nmero real)
EVAL0E7
Una secuencia de caracteres a convertir puede componerse de un mximo de 24 caracteres.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: La secuencia de caracteres empieza con un caracter que difiere de "20H" (espacio en vaco) o "2DH" (menos) (cdigo de error 4100). Las posiciones delan te de la coma o las posiciones despus de la coma muestran otros caracteres que los del rango de valores entre "30H" (0) hasta "39H" (9) (cdigo de error 4100). El caracter "2EH" se utiliz ms de una vez en la secuencia de caracteres (cdigo de error 4100). En la parte exponencial se utilizaron caracteres que difieren de "45H (E), 2CH (+)" o bien "45H (E), 2DH (-)", o bien existe ms de un exponente (cdigo de error 4100). El valor no es cero o mayor a 1.0 x 2129 o inferior a 1.0 x 2-127 (cdigo de error 4100). La marca final "00H" no se encuentra dentro del rango previsto para el almacenamiento de la secuencia de caracteres (cdigo de error 4100). La cantidad de caracteres en la secuencia de caracteres es cero o bien superior a 24.
7 315
EVAL, EVALP
Ejemplo 1 EVALP
El siguiente programa con flanco positivo de X20, convierte la secuencia de caracteres indicada en R0 hasta R5 en un nmero decimal de coma flotante (nmero real) y almacena el resultado en D0 y D1.
Plano de contactos
b15 R0 R1 R2 R3 R4 R5 20 H 31 H (1) 32 H (2) 34 H (4) 32 H (2) 00 H
b8b7 2D H 30 H 2E H 33 H 35 H 31 H (-) (0) (.) (3) (5) (1)
b0
D0 D1 -1. 2 3 4 5 2
0 1 . 2 3 4 5 2 1
1
1 2
Esta posicin no se considera en el procesamiento. Esta cifra se corta.

EVALMB1, EVALKB1, EVALIB1, EVAL0B1
7 316
EVAL, EVALP
Ejemplo 2
EVALP El siguiente programa con flanco positivo de X20, convierte la secuencia de caracteres indicada en D10 hasta D16 en un nmero decimal de coma flotante (nmero real) y almacena el resultado en D000 y D101.
Plano de contactos
b15 D10 D11 D12 D13 D14 D15 D16 20 H 2E H 33 H 35 H 2D H 32 H
b8b7 20 H 31 H 32 H 34 H 45 H 30 H 00 H
b0
D100 D101 - 1 . 2 3 4 5 E -2
1 . 2 3 4 5 E - 0 2
Estas posiciones no se consideran en el procesamiento.

EVALMB2, EVALKB2, EVALIB2, EVAL0B2
INDICACIN
7 317
ASC, ASCP (Serie Q y System Q)

7.11.13
CPU
1
AnS
AnN
AnA(S)
1
AnU
1
QnA(S), Q4AR
System Q
2
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit s d n
Palabra

Registro de archivo

Palabra
Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
Los comandos ASC y ASCP no funcionan en los editores IEC. Se pueden programar exlusivamente en la lista de instrucciones MELSEC. Medida: Los valores ASC hexadecimales deben desplazarse direcamtente hacia las palabras de datos.
,, ASC__ME1, ASC__KE1, ASC_IE1
GX Developer
ASC__GE1
Variables
Operando s n d
Valor de comando
Tipo de datos
Primera direccin del operando en el cual estn almacenados los datos binarios a convertir. BIN 16 bits Cantidad de caracteres a convertir. Primera direccin del operando en el cual se almacenan las secuencias de caracteres convertidas. Secuencia de caracteres
7 318
Funcionamiento
Conversin de los datos binarios de 16 bits en el cdigo ASCII ASC/ASCP Instruccin de conversin
La instruccin AS convierte los datos binarios de 16 bits almacenados a partir de s, al formato ASCII hexadecimal y almacena el resultado a partir de d bajo consideracin de la cantidad de caracteres indicada en n.
b15 s s+1
b12b11
b8b7
b4b3
b0 1 2
b15 d d+1 d+2 d+3
b8b7
b0 5 6 7 8 10
3 4 9
1 2
Primera posicin / Segunda posicin / Tercera posicin / Cuarta posicin Primera posicin / Segunda posicin / Tercera posicin / Cuarta posicin 3 Primera posicin / Segunda posicin / Tercera posicin / Cuarta posicin 4 Datos binarios 5 Cdigo ASCII de la primera posicin/Cdigo ASCII de la segunda posicin 6 Cdigo ASCII de la tercera posicin/Cdigo ASCII de la cuarta posicin 7 Cdigo ASCII de la quinta posicin/Cdigo ASCII de la sexta posicin 8 Cdigo ASCII de la sptima posicin/Cdigo ASCII de la octava posicin 9 Cdigo ASCII de la novena posicin/Cdigo ASCII de la dcima posicin 10Cantidad de caracteres indicados en n
ASC_0E1
b15 s s+1 s+2 s+3
b12b11 b8b7 b4b3 b0 3H 4H 1H 2H 5H 8H 7H 6H EH CH DH FH 9H AH 6H BH
b15 d d+1 d+2 d+3 d+4 d+5 d+6 d+7 33 H (3) 31 H (1) 37 H (7) 35 H (5) 44 H (D) 46 H (F) 42 H (B) 00 H
b8b7 34 H (4) 32 H (2) 38 H (8) 36 H (6) 43 H (C) 45 H (E) 36 H (6) 39 H (9)
b0
ASC_0E2
La cantidad de caracters que se indica en n, condiciona los rangos de valores de los operandos indicados a partir de s y d. Los operandos indicados a partir de s, contienen datos binarios a convertir. En los operandos indicados a partir de d, se almacena la secuencia de caracteres a convertir. El procesamiento de programa se ejecuta precisamente y sin mensajes de errores, cuando el rango de memoria de los datos binarios convertideos se intercala con los datos ASCII a convertir.
b0 b15 b12b11 b8b7 b4b3 4H D10 3H 2H 1H D11 8H 7H 6H 5H D12 AH 9H
b15 D10 D11 D12 D13 D14 32 H 34 H 36 H 38 H 41H
b8b7 31 H 33 H 35 H 37 H 39 H
b0
ASC_0E3
7 319
Cando se indica una cantidad impar de caracteres en n, se ajusta el caracter ASCII "00H" automticamente a los 8 bits superiores de la ltima direccin del rea en el cual debe almacenarse la secuencia de caracteres.
b0 b15 b12b11 b8b7 b4b3 s A 1 2 B s+1 B
b15 s s+1 s+2 32 H (2) 31 H(1) 00 H
b8b7 42 H (B) 41 H (A) 38 H (8)
b0
ASC_0E4
Cuando la cantidad de caracteres indicadas en n, es igual a cero, no se ejecuta el programa.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: La cantidad indicada de caracteres en n y por lo tanto la cantidad de registros a partir de s, se encuentra fuera del rango previsto para el almacenamiento del operando (cdigo de error 4101). La cantidad indicada de caracteres en n y por lo tanto la cantidad de registros a partir de d, se encuentra fuera del rango previsto para el almacenamiento del operando (cdigo de error 4101).
Ejemplo
ASCP El siguiente programa con flanco positivo de X0, lee los datos binarios almacenados en D0, como valores hexadecimales para convertirlos luego en una secuencia de caracteres. El resultado se almacena en D10 hasta D14.
Plano de contactos
b0 b15 b12b11 b8b7 b4b3 9H 7H D0 CH 2H AH 5H D1 0H FH 2H 0H 2H 0H D2
b15 D10 D11 D12 D13 D14 32 H (2) 43 H (C) 41H (A) 30 H (0) 32 H (2)
b8b7 39 H (9) 37 H (7) 46 H (F) 35 H (5) 32 H (2)
b0
ASC_0B1
7 320
ASC (Serie A)
7.11.14
ASC (Serie A)
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q

1
Largo de bloque
Constante K
Y M L
H (16#) P
ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag
Error Flag
M9010 M9012 M9011

13 1
La cantidad de pasos en caso de utilizacin de una CPU de AnA, AnUS o AnAS se indica en el prrafo 3.10.2 Con una CPU de AnA, AnAS y AnU de estas Instrucciones de Programacin.
GX IEC Developer
ASC
Secuencia de caracteres
ASCA0E1
Variables
Operando d
Valor de comando Operando en el cual se almacenan los caracteres a convertir.
7 321
ASC (Serie A)
Funcionamiento
Conversin de secuencias de caracteres en el cdigo ASCII ASC Conversin de secuencias de caracteres alfanumricos
La instruccin ASC convierte las secuencias de caracteres con hasta 8 caracteres al formato ASCII. El resultado se almacena a partir de d. Una impresin del cdigo ASCII almacenado puede ejecutarse mediante la instruccin PR/ PRC. La indicacin mediante los LEDs puede ejecutarse mediante una instruccin LED a travs de una CPU apropiada.
ASC
ABCDEFGH
D9
D9 D10 D11 D12
42 (B) 44 (D) 46 (F) 48 (H)
41 (A) 43 (C) 45 (E) 47 (G)
ASCA0E2
Ejemplo
ASCP Despus de la activacin X8, el siguiente programa convierte la secuencia de caracteres "ABCDEFGHIJKLMNOP" en un cdigo ASCII y almacena el resultado en D88 hasta D91 y D92 hasta D95. Despus de la activacin de X16 se indican los datos ASCII de D88 hasta D95 mediante los LEDs en el lado frontal de la CPU.
ASC ASC
ABCDEFGH IJKLMNOP LED
D88 D92 D88
ASCA0B1
7 322
HEX, HEXP
7.11.15
HEX, HEXP
CPU
1
AnS
AnN
AnA(S)
1
AnU
1
QnA(S), Q4AR
System Q
2
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit s d n
Palabra

Registro de archivo

Palabra
Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
HEX__ME1, HEX__KE1, HEX__IE1
GX Developer
HEX__GE1
Variables
Operando s d n
Valor de comando
Tipo de datos
Primera direccin del operando en el cual estn almacenados las secuencias de Secuencia de caracteres a convertir en datos binarios. caracteres Primera direccin del operando en el cual se almacenan los datos binarios convertidos. Cantidad de caracteres a convertir. BIN 16 bits
7 323
HEX, HEXP
Funcionamiento
Conversin de valores ASCII hexadecimales en valores binarios HEX Conversin de valores ASCII hexadecimales
La instruccin convierte los caracteres ASCII hexadecimales a partir de s en valores binarios. La cantidad de caracteres a convertir se define en n. El resultado de la conversin se almacena a partir de d.
b15 s s+1 s+2 n s+3
b8b7
b0 4 5 6 7
b15 d d+1
b12b11
b8b7
b4b3
b0 1 2
1 2
Cuarta posicin / Tercera posicin / Segunda posicin / Primera posicin Cuarta posicin / Tercera posicin / Segunda posicin / Primera posicin 3 Datos binarios 4 Cdigo ASCII de la segunda posicin/Cdigo ASCII de la primera posicin 5 Cdigo ASCII de la cuarta posicin/Cdigo ASCII de la tercera posicin 6 Cdigo ASCII de la segunda posicin/Cdigo ASCII de la primera posicin 7 Cdigo ASCII de la cuarta posicin/Cdigo ASCII de la tercera posicin
HEX_0E1
La cantidad de caracteres en n asciende a 9.
b15 s s+1 2 s+2 s+3 s+4 33 H (3) 31 H (1) 42 H (B) 41 H (A) 38 H (8)
b8b7 34 H 32 H 36 H 39 H 45 H (4) (2) (6) (9) (E)
b0 b15 b12b11 b8b7 b4b3 b0 d 2H 4H 3H 1H AH 9H 6H d+1 BH 0 H H 0 0 H H E d+2
1 2
Ya que se indic una secuencia de caracteres con 9, no se modifica ni transmite el "38H". n=9
HEX_0E2
Mediante indicacin de la cantidad de caracteres en n se activa automticamente el rango de valores de la secuencia de caracteres a partir de s y de los datos binarios a partir de d.
7 324
HEX, HEXP
Aunque debe convertirse el rango de valores del cdigo ASCII que se intercala con los valores binarios convertidos, los datos se procesan correctamente con esta instruccin.
b15 D10 D11 D12 D13 D14 32 43 41 30 32

H H H H H
b8b7 39 37 46 35 32
H H H H H
b0
b15 b12b11 b8b7 b4b3 7H D11 9 2 H CH 0H F AH 5H D12 2 2 H 0H 0H D13
b0
H H H
HEX_0E3
Cuando la cantidad de caracteres en n no puede dividirse por 4, se escribe automticamente un cero despus de la cantidad indicada de caracteres en los ltimos registros en los cuales deben almacenarse los valores binarios convertidos.
b15 s s+1 s+2 32 H (2) 31 H (1) 43 H (C)
b8b7 42 H (B) 41H (A) 38 H (8)
b0
b15 d d+1
b12b11 b8b7 b4b3 b0 A 1 2 B 0 0 0 8 1
El valor de cero se almacena automticamente.

HEX_0E4
Cuando la cantidad de caracteres en n es igual a cero, no se ejecuta el proceso de conversin. El cdigo ASCII a partir de s puede encontrarse en los rangos de "30H" hasta "39H" y "41H" hasta "46H".
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Los operandos indicados a partir de s contienen caracteres que difieren de los caracteres en el rango de "30H" hasta "39H" y "41H" y "46H" (cdigo de error 4100). La cantidad indicada de caracteres en n y por lo tanto la cantidad de registros a partir de s, se encuentra fuera del rango previsto para el almacenamiento del operando (cdigo de error 4101). La cantidad indicada de caracteres en n y por lo tanto la cantidad de registros a partir de d, se encuentra fuera del rango previsto para el almacenamiento del operando (cdigo de error 4101). El valor en n es negativo.
7 325
HEX, HEXP
Ejemplo HEXP
El siguiente programa con flanco positivo de X0, convierte la secuencia de caracteres "6B52A71379" almacenada en D0 hasta D4, en datos binarios y almacena el resultado en D10 hasta D14.
Plano de contactos
b15 D0 D1 D2 D3 D4 42 H (B) 32 H (2) 37 H (7) 33 H (3) 39 H (9)
b8b7 36 H (6) 35 H (5) 41 H (A) 31 H (1) 37 H (7)
b0
b15 2 3 0
b12b11 b8b7 b4b3 b0 5H BH 6H H 1H 7H AH H 9H 0H 7H
HEX_MB1, HEX_KB1, HEX_IB1 HEX_0B1
INDICACIN
7 326
RIGHT, RIGHTP, LEFT, LEFTP
7.11.16
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1

Operandos Operandos internos (Sistema, Usuario) Registro de Bit Palabra archivo MELSECNET/10 Directo J\ Bit
Operandos MELSEC Q
Mdulos Registro especial de ndice es Zn Palabra U\G
Otros U
Error Flag
Pasos
s d n
SM0
GX IEC Developer
Plano de contactos
RIGHTME1, RIGHTKE1, RIGHTIE1
GX Developer
RIGHTGE1
Variables
Operando s d n
Valor de comando Primera direccin del operando en el cual se almacena la secuencia de caracteres. Primera direccin del rango de operandos en el cual se encuentran los caracteres registrados de la secuencia de caracteres. Cantidad de caracteres que se almacenan desde la izquierda o bien desde la derecha.
Tipo de datos Secuencias de caracteres
BIN 16 bits
7 327

Funcionamiento
Extracto de datos de secuencia de caracteres desde la derecha o la izquierda RIGHT Extracto de datos de secuencia de caracteres desde la derecha
La instruccin RIGHT almacena los caracteres desde el lado derecho de la secuencia de caracteres (fin de la secuencia de caracteres) a partir de s. Los caracteres se almacenan a partir de d.
b15 s s+1
b8b7
b0 1 2 3 4 5 6 d d+1
b15
b8b7
b0 7 8 9 10
00 H
00 H
1 2
Cdigo ASCII del segundo caracter/Cdigo ASCII del primer caracter Cdigo ASCII del cuarto caracter/Cdigo ASCII del tercer caracter 3 Cdigo ASCII del ltimo caracter menos n+2/ Cdigo ASCII del ltimo caracter menos n+1 4 Cdigo ASCII del ltimo caracter menos n+4/ Cdigo ASCII del ltimo caracter menos n+3 5 Cdigo ASCII del ltimo caracter menos n+1/ Cdigo ASCII del ltimo caracter menos 2 6 "00H"/ Cdigo ASCII del ltimo caracter 7 Cdigo ASCII del ltimo caracter menos n+2/ Cdigo ASCII del ltimo caracter menos n+1 8 Cdigo ASCII del ltimo caracter menos n+4/ Cdigo ASCII del ltimo caracter menos n+3 9 Cdigo ASCII del ltimo caracter menos n+1/ Cdigo ASCII del ltimo caracter menos 2 10 "00H"/ Cdigo ASCII del ltimo caracter
RIGH0E1
Con n = 5
b15 s s+1 s+2 s+3 s+4 s+5 42 H (B) 44 H (D) 46 H (F) 32 H (2) 34 H (4) 00 H
b8b7 41 H (A) 43 H (C) 45 H (E) 31 H (1) 33 H (3) 35 H (5)
b0 d d+1 d+2 1
b15 32 H (2) 34 H (4) 00 H
b8b7 31 H (1) 33 H (3) 35 H (5)
b0
1 2 3 4 5
A B C D E F 1 2 3 4 5
1
Cdigo ASCII para el quinto caracter

RIGH0E2
Cuando la cantidad de caracteres en n es igual a cero, se almacena el cdigo de caracter "00H" a partir de d.
7 328
LEFT
Extracto de datos de secuencia de caracteres desde la izquierda
La instruccin LEFT almacena los caracteres desde el lado izquierdo de la secuencia de caracteres (inicio de la secuencia de caracteres) a partir de s. Los caracteres se almacenan a partir de d.
b15 s s+1
b8b7
b0 1 2 3 4 5 6 d d+1
b15
b8b7
b0 7 8 9 10
00 H
00 H
1 2
Cdigo ASCII del segundo caracter/Cdigo ASCII del primer caracter Cdigo ASCII del cuartocaracter/Cdigo ASCII del tercer caracter 3 Cdigo ASCII del caracter n-1/Cdigo ASCII del caracter n-2 4 Cdigo ASCII del caracter n+1/Cdigo ASCII del caracter N n 5 "00H"/ Cdigo ASCII del ltimo caracter 6 Cdigo ASCII del segundo caracter/Cdigo ASCII del primer caracter 7 Cdigo ASCII del cuartocaracter/Cdigo ASCII del tercer caracter 8 Cdigo ASCII del caracter n-1/Cdigo ASCII del caracter n-2 9 "00H"/ Cdigo ASCII del caracter N n
Con n=7
LEFT0E1
b15 s s+1 s+2 s+3 s+4 s+5 42 H (B) 44 H (D) 46 H (F) 32 H (2) 34 H (4) 00 H
b8b7 41 H (A) 43 H (C) 45 H (E) 31 H (1) 33 H (3) 35 H (5)

H
b0 d d+1 d+2 d+3 1
b15 42 H (B) 44 H (D) 46 H (F) 00 H
b8b7 41H (A) 43 H (C) 45 H (E) 31H (1)
b0
A B C D E F 1
A B C D E F 1 2 3 4 5
1
Cdigo ASCII del sptimo caracter

LEFT0E2
Cuando la cantidad de caracteres en n es igual a cero, se almacena el cdigo de caracter "00H" a partir de d.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El valor en n es mayor al caracter disponible a partir de s (cdigo de error 4101). El rango indicado con n se encuentra fuera del rango previsto para el almacenamiento del operando a partir de d (cdigo de error 4101).
7 329

Ejemplo 1 RIGHTP
El siguiente programa con flanco positivo de X0, determina los 4 caracteres de los datos del lado derecho de la secuencia de caracteres almacenada en R0 hasta R4 y almacena estos en D0 hasta D2.
Plano de contactos
b15 R0 R1 R2 R3 R4 41 H (A) 31 H (1) 45 H (E) 41 H (A)
b8b7 42 H (B) 32 H (2) 30 H (0) 46 H (F)
b0 D0 D1 D2 1
b15 45 H (E) 41H (A)
b8b7 30 H (0) 45 H (F) 00 H DEFA
b0
00 H BA210EFA
Cdigo ASCII del cuarto caracter

RIGHTMB1, RIGHTKB1, RIGHTIB1, RIGH0B1
Ejemplo 2
LEFTP El siguiente programa con flanco positivo de X1C, determina la cantidad de caracteres indicada en D0 del lado izquerido de la secuencia de caracteres indicada en D100 hasta D104 y almacena estos en R10 hasta R13.
Plano de contactos
b15 D100 D101 D102 D103 D104 1

1
b8b7 51 H (Q) 4E H (N) 44 H (D) 42 H (B) 00 H SQONHDAB 53 H (S) 4F H (O) 48 H (H) 41 H
b0 R10 R11 R12 R13
b15 51 H 4E H 44 H
b8b7 53 H 4F H 48 H 00 H SQONHD
b0
D0
Cdigo ASCII del sexto caracter

LEFTMB2, LEFTKB2, LEFTIB2, LEFT0B1
INDICACIN
7 330
MIDR, MIDRP, MIDW, MIDWP
7.11.17
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1


Operandos MELSEC Q
Registro de archivo

Palabra
Constantes $
Otros
Error Flag
Pasos
s1 d s2
SM0
GX IEC Developer
Plano de contactos
MIDR_ME1, MIDR_KE1, MIDR_IE1
GX Developer
MIDR_GE1
Variables
Operando s1 d Valor de comando
Primera direccin del operando en el cual se almacena la secuencia de caracteres. Secuencia de Secuencia de caracteres Primera direccin del operando en el cual se almacena la secuencia caracteres de caracteres del resultado de procesamiento. Primera direccin del operando en el cual se almacena el primer caracter y la cantidad de caracteres. (s2)+0 (Array_s2[1]): Registro del primer caracter (s2)+1 (Array_s2[2]): Cantidad de caracteres Secuencia de bits [1.0,2] de ANY16
s2
BIN 16 bits
7 331

Funcionamiento
Almacenamiento y desplazamiento de partes de secuencias de caracteres MIDR Almacenamiento de partes definidas de secuencia de caracteres
La instruccin MID almacena a partir de d, una parte definida de una secuencia de caracteres almacenada a partir de s1 . El primer caracter de la parte a almacenar se indica en s2 (Array_s2[1]) y se cuenta empezando desde la parte izquierda de la secuencia de caracteres (byte inferior de s1). El largo de la parte a almacenar se indica en s2+1 (Array_s2[2]).
b8b7 42 H (B) 44 H (D) 46 H (F) 48 H (H) 4A H (J) D0 H 41 H 43 H 45 H 47 H 49 H 4B H (A) (C) (E) (G) (I) (K) b0 b15 d d+1 d+2 46 H (F) 48 H (H) 00 H EFGHI 2 b8b7 45 H (E) 47 H (G) 49 H (I)
b15 s1 (s1)+1 (s1)+2 (s1)+3 (s1)+4 (s1)+5
b0
ABCDEFGHIJK
s2 (s2)+1
1 2
5 5
Posicin del quinto caracter (s2) Posicin del ltimo caracter a almacenar
MIDR0E1
No se ejecuta un procesamiento cuando la cantidad de caracteres en (s2)+1 (Array_s2[2]) es igual a cero. Cuando se indica el valor de 1 en (s2)+1 (Array_s2[2]), se ejecuta el procesamiento de todos los caracteres indicados a partir de s2 (Array_s2[1]).
b15 s1 (s1)+1 (s1)+2 (s1)+3 (s1)+4 (s1)+5 42 H (B) 44 H (D) 46 H (F) 48 H (H) 4A H (J) 00 H
b8b7 41 43 45 47 49 4B
H H H H H H
b0 (A) (C) (E) (G) (I) (K)
b15 d d+1 d+2 1 46 H (F) 48 H (H) 4A H (J) 00 H
b8b7 45 H (E) 47 H (G) 49 H (I) 4B H (K)
b0
ABCDEFGHIJK s2 (s2)+1
1
5 -1
Posicin del quinto caracter (s2)

MIDR0E2
7 332
MIDW
Desplazamiento de partes de secuencias de caracteres en un rango definido
La instruccin MIDW almacena una parte del largo definido de la secuencia de caracteres almacenada a partir de s1, en un rango definido en d hasta d+n. La primera direccin del rango de memoria en d hasta d+n se indica en s2 (Array_s2[1]) y se cuenta empezando desde la parte izquierda de la secuencia de caracteres (byte inferior de d). El largo de la parte a almacenar se indica en s2+1 (Array_s2[2]).
b15 s1 (s1)+1 (s1)+2 (s1)+3 (s1)+4 s2 (s2)+1
b8b7 31 H (1) 30 H 33 H (3) 32 H 34 H 35 H (5) 37 H (7) 36 H 00 H 38 H 012345678 3 6
b0 (0) (2) (4) (6) (8) d d+1 d+2 d+3 d+4
b15
b0 b8b7 42 H (B) 41H (A) 43 H (C) 44 H (D) 46 H (H) 45 H (E) 48 H (H) 47 H (G) 00 H 49 H (I) ABCDEFGHI b8b7 b0 42 H (B) 41H (A) 31H (1) 30 H (D) 33 H (3) 32 H (2) 35 H (5) 34 H (4) 00 H 49 H (I) AB012345
b15 d d+1 d+2 d+3 d+4
MIDW0E1
No se ejecuta un procesamiento cuando la cantidad de caracteres en (s2)+1 (Array_s2[2]) es igual a cero. Cuando la cantidad de caracteres indicadas en (s2)+1 (Array_s2[2]), se encuentra fuera del rango de memora indicado a partir de, se corta el resto de la secuencia de caracteres. En la siguiente ilustracin no se almacenan los caracteres "35H" bis "37H".
b15 s1 (s1)+1 (s1)+2 (s1)+3 (s1)+4 s2 (s2)+1
b0 b8b7 31 H (1) 30 H (0) 32 H (2) 33 H (3) 34 H (4) 35 H (5) 36 H (6) 37 H (7) 00 H 38 H (8) 012345678 5 8
b15 d d+1 d+2 d+3 d+4
b0 b8b7 42 H (B) 41 H (A) 43H (C) 44 H (D) 46 H (H) 45H (E) 48 H (H) 47 H (G) 00 H 49 H (I) ABCDEFGHI b8b7 42 H (B) 44 H (1) 31 H (3) 33 H (5) 00 H AB01234 b0 41 H (A) 43 H (D) 30 H (2) 32 H (4) 34 H (I)
b15 d d+1 d+2 d+3 d+4
MIDW0E2
7 333
Cuando se indica el valor de 1 en (s2)+1 (Array_s2[2]), se ejecuta el almacenamiento de todos los caracteres de la secuencia de caracteres a partir de s1.
b15 s1 (s1)+1 (s1)+2 (s1)+3 31 H (1) 33 H (3) 35 H (5)
b8b7 30 H (0) 32 H (2) 34 H (4)
b0 d d+1 d+2 d+3 d+4 d+5
b15
00 H 012345 2 -1 1 2
s2 (s2)+1
b8b7 (B) 41 H 42 H (B) 44 H 43 H 46 H 45 H 48 H 47 H 4A H 49 H 00 H 48 H ABCDEFGHIJK b8b7 35 H 32 H 34 H 48 H 4A H 00 H 41 H 31 H 33 H 35 H 49 H 48 H
b0
b15 d d+1 d+2 d+3 d+4 d+5
b0
A012345HIJK
MIDW0E3
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Para la instruccin MIDR La direccin inicial indicada en s2 (Array_s2[1]) de los caracteres a almacenar, se encuentra fuera del rango de s1 hasta (s1)+n (cdigo de error 4101). La cantidad de caracteres a almacenar en (s2)+1 (Array_s2[2]) se encuentra fuera del rango de memoria de d hasta d+n (cdigo de error 4101). Para la instruccin MIDW La direccin inicial indicada en s2 (Array_s2[1]) del rango de memoria se encuentra fuera del rango de d hasta d+n (cdigo de error 4101). La cantidad de caracteres a almacenar en (s2)+1 (Array_s2[2]) se encuentra fuera del rango de memoria de s1 hasta (s1)+n (cdigo de error 4101).
7 334
Ejemplo 1
MIDRP El siguiente programa con flanco positivo de X0, almacena la cantidad de caracteres indicados en R1 (var_R0 Array [2]) a partir de la posicin indicada en R0 (var_R0 Array [1])de D10 hasta D13 en D0 hasta D2.
Plano de contactos
b15 D10 D11 D12 D13 41 H (A) 31 H (1) 46 H (E) 00 H
b8b7 42 H 32 H 33 H 45 H (B) (2) (3) (D)
b0 b15 31H (1) 46 H (E) 00 H 213E b8b7 32 H (2) 33 H (3)
b0
BA213ED R0 R1 3 4
MIDR_MB1, MIDR_KB1, MIDR_IB1, MIDW0B1
7 335

Ejemplo 2 MIDWP
El siguiente programa con flanco positivo de X1C, almacena los primeros caracteres indicados con R1 (var_R0 Array [2]) de D0 hasta D3 a partir de la posicin indicada en R0 (var_R0 Array [1]) en D100 hasta D104.
Plano de contactos
b15 D0 D1 D2 D3 31 H (3) 45 H (E) 33 H (3)
b8b7 32 H (2) 46 H (F) 30 H (0)
b0 D100 D101 D102 D103 D104
b15 53 H (S) 59 H (Y) 31 H (1) 42 H (B)
b8b7 55 H 43 H 5A H 30 H (U) (C) (Z) (0)
b0
00 H 21FE03 3 4
00 H USCYZ10B
R0 R1
b15 D100 D101 D102 D103 D104 53 H (S) 31 H (1) 45 H (E) 42 H (B)
b8b7 55 H 32 H 46 H 30 H 00 H US21FE0B (U) (2) (F) (0)
b0
MIDRMB2, MIDRKB2, MIDRIB2, MIDW0B2
INDICACIN
7 336
INSTR, INSTRP
7.11.18
INSTR, INSTRP
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1


Operandos MELSEC Q

Otros U
Error Flag
Pasos
s1 s2 d n
SM0
GX IEC Developer
Plano de contactos
INSTRME1, INSTRKE1, INSTRIE1
GX Developer
INSTRGE1
Variables
Operando s1 s2 d n
Valor de comando Primera direccin del operando en el cual se almacena la secuencia de caracteres a buscar. Primera direccin del operando en el cual se almacena la secuencia de caracteres buscada. Primera direccin a partir de la cual se almacena el resultado de bsqueda.
BIN 16 bits Direccin inicial de la bsqueda.
7 337
INSTR, INSTRP
Funcionamiento
Bsqueda de secuencias de caracteres INSTR Bsqueda de secuencias de caracteres
La instruccin INSTR busca en la secuencia de caracteres en s2 hasta (s2)+n la secuencia de caracteres indicada en s1 hasta (s1)+n. La bsqueda se inicia con los caracteres indicados en n. El caracter en el cual se encuentra la secuencia de caracteres buscada, se almacena en d. El caracter se cuenta empezando en la parte izquierda de la secuencia de caracteres (byte inferior de s2). Con n=3
b15 s2 (s2)+1 (s2)+2 (s2)+3 (s2)+4 (s2)+5 42 H (B) 44 H (D) 46 H (F) 48 H (H) 4A H (J) D0 H
b8b7 41 H 43 H 45 H 47 H 49 H 4B H (A) (C) (E) (G) (I) (K)
b0 1 2 s1 (s1)+1 (s1)+2
b15 46 H (F) 48 H (H)
b8b7 45 H (E) 47 H (E)
b0
00 H EFGHIJK
ABCDEFGHIJK
1 2
La bsqueda se inica con el tercer caracter Primer caracter de la secuencia de caracteres buscada 3 Resultado de bsqueda
INST0E1
Cuando no se encontr ninguna secuencia de caracteres, se almacena un cero en d. La instruccin no se procesa cuando el valor indicado en n es negativo o igual a cero.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: La direccin inicial indicada en n de la bsqueda se encuentra fuera del rango de s2 hasta (s2)+n (cdigo de error 4100).
7 338
INSTR, INSTRP
Ejemplo 1
INSTRP El siguiente programa con flanco positivo de X0, busca en X0 hasta R0 la secuencia de caracteres indicada en D0 hasta D2. La bsqueda empieza a partir del quinto caracter de la secuencia de caracteres a partir de R0. El resultado de bsqueda (0) se almacena en D100.
Plano de contactos
b15 R0 R1 R2 R3 R4 49 H (I) 33 H (3) 32 H (2) 49 H (I) 00 H
b8b7 43 H (C) 32 H (2) 31 H (1) 43 H (C) 4D H (M)
b0 1 2 D0 D1 D2
b15 49 H (I) 33 H (3)
b8b7 43 H (C) 32 H (2) 00 H C123
b0
C12312CIM
D100
1 2
La bsqueda no se ejecuta en este rango, ya que la bsqueda empieza solamente con el quinto caracter. La bsqueda se inica con el quinto caracter
INSTRMB1, INSTRKB1, INSTRIE2, INST0B1
7 339
INSTR, INSTRP
Ejemplo 2 INSTRP
El siguiente programa con flanco positivo de X0, realiza la bsqueda de la secuencia de caracteres "AB" a partir de D0. La bsqueda empieza a partir del tercer caracter de la secuencia de caracteres a partir de D0. El resultado de bsqueda (5) se almacena en D100.
Plano de contactos
b15 D0 D1 D2 D3 D4 D5 32 H 34 H 42 H 36 H 42 H (2) (4) (B) (6) (B)
b8b7 31 H (1) 33 H (3) 41 H (A) 35 H (5) 41 H (A) 00 H 1234AB56AB
b0 1 2 D100 5
1 2
Inicio de la bsqueda a partir del tercer caracter La secuencia de caracteres buscada se inicia con el quinto caracter.
INSTRMB2, INSTRKB2, INSTRIB2, INST0B2
INDICACIN
7 340
EMOD, EMODP
7.11.19
EMOD, EMODP
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1

Operandos MELSEC Q

Constantes Otros K, H (16#)
Error Flag
Pasos
s1 s2 d1
SM0 4
GX IEC Developer
Plano de contactos
EMOD_ME1, EMOD_KE1, EMOD_IE1
GX Developer
EMOD_GE1
Variables
Operando s1
Valor de comando
Tipo de datos
Nmero de coma flotante (nmero real) o primera direccin del operando en el Nmero real cual se almacena el nmero de coma flotante. Cantidad de posiciones por las cuales se desplaza la coma decimal hacia la derecha o bien primera direccin del operando en el cual se almacenan estos datos. Primera direccin del operando en el cual se almacena el nmero de coma flotante en formato de datos BCD.
s2
BIN 16 bits
d1
7 341
EMOD, EMODP
Funcionamiento
Conversin de nmero de coma flotante al formato BCD EMOD Conversin al formato BCD
La instruccin EMOD calcula el formato BCD en base al nmero de coma flotante (nmero real) en s1 y (s1)+1 bajo consideracin del desplazamiento de coma indicado en s2 hacia la derecha. El resultado se almacena en d1 hasta (d1)+4.
1 2
(s1)+1
s1
d1 d1+1 d1+2 d1+3 d1+4
3 4 7 5 6
1 s2 2
Nmero de coma flotante (nmero real) Desplazamiento de la coma decimal hacia la derecha 3 Signo (0 = positivo/ 1 = negativo) 4 7 Posiciones BCD 5 Signo de exponente (0 = positivo/ 1 = negativo) 6 BCD Exponente (Rango de valores 0 hasta 38) 7 Nmero de coma flotante en formato de datos BCD
EMOD0E1
En las siguientes ilustraciones se indican algunos ejemplos de conversin.
(s1)+1
s1
d1 d1+1 d1+2 d1+3 d1+4
0 3254278 H 1 3
1
3 .2 5 4 27 8 1 3
s2

EMOD0E2
(s1)+1
s1
d1 d1+1 d1+2 d1+3 d1+4
1 3542768 H 1 4
EMOD0E3
-0 . 0 3 5 4 2 7 6 8
s2
(s1)+1
s1
d1 d1+1 d1+2 d1+3 d1+4
0 H154321 0 0
EMOD0E4
1 . 5 4 3 2 1 E+2
s2
7 342
EMOD, EMODP
El nmero de coma flotante en s1 y (s1)+1 se redondea en 7 posiciones y se almacena luego en (d1)+1 y (d1)+2.
(s1)+1
s1
d1 d1+1 d1+2 d1+3 d1+4
0 1234568H 1 5 123456789 1 1234568
1. 2 3 4 5 6 7 8 9
s2
redondeado
EMOD0E5
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: La cantidad de posiciones del desplazamiento de coma s2 se encuentra fuera del rango de 0 hasta 7 (cdigo de error 4100). El valor ingresado en d1 hasta (d1)+4 se encuentra fuera del rango de memoria del operando (cdigo de error 4101).
7 343
EMOD, EMODP
Ejemplo EMOD
El siguiente programa calcula para la duracin de activacin de X0, el nmero de coma flotante indicado en D0 y D1 (nmero real) bajo consideracin del desplazamiento de coma indicado en R10 y almacena el resultado en D100 hasta D104.
Plano de contactos
D1
D0
1 .2 3 4 5 6 7 8 9
R10
D100 D101 D102 D103 D104
0 1234568 H 1 5
EMODMB1, EMODKB1, EMODIB1, EMOD0B1
INDICACIN
7 344
EREXP, EREXPP
7.11.20
EREXP, EREXPP
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1


Operandos MELSEC Q
Registro de archivo

Palabra


Otros U
Error Flag
Pasos
s1 s2 d1
SM0
GX IEC Developer
Plano de contactos
EREXPME1, EREXPKE1, EREXPIE1
GX Developer
EREXPGE1
Variables
Operando s1 s2 d1
Valor de comando Primera direccin del operando en el cual se almacena el nmero de coma flotante en formato de datos BCD.
Tipo de datos
BIN 16 bits Datos despus de la coma u operando en el cual estn almacenados estos datos. Operando en el cual se almacena el nmero de coma flotante (nmero real). Nmero real
7 345
EREXP, EREXPP
Funcionamiento
Conversin de nmero de coma flotante al formato decimal EREXP Conversin al formato decimal
La instruccin EREXP calcula el formato decimal del nmero de coma flotante (nmero real) en base al nmero de coma flotante en el formato BCD en s1 hasta (s1)+4 bajo consideracin de las posiciones despus de la coma indicdas en s2. El resultado se almacena en d1 y (d1)+1.
s1 1 (s1)+1 (s1)+2 (s1)+3 (s1)+4
2 3 4 5
(d1)+1
d1
s2
1 2
Nmero de coma flotante en formato de datos BCD Signo (0 = positivo/ 1 = negativo) 3 7 Posiciones BCD 4 Signo de exponente (0 = positivo / 1 = negativo) 5 BCD Exponente (Rango de valores 0 hasta 38) 6 Cantidad de posiciones despus de la coma (rango de valores 0 a 7) 7 Nmero de coma flotante (nmero real)
EREX0E1
El signo en s1 y el signo del exponente en (s1)+3 se ajustan en 0 en caso de un valor positivo. En caso de un valor negativo, se ajusta un 1. El valor del exponente BCD (s1)+4 puede encontrarse entre 0 y 38. Las posiciones despus de la coma en s2 pueden asumir un valor entre 0 y 7.
s1 (s1)+1 (s1)+2 (s1)+3 (s1)+4
1 3215423 H 0 2
(d1)+1
-3. 2 1 5 4 2 3 E+2
s2
EREX0E2
7 346
EREXP, EREXPP
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: La indicacin del signo en s1 tiene un valor que difiere de 0 1 (cdigo de error 4100). Los datos BCD en (s1)+1 y (s1)+2 tienen ms de 8 posiciones (cdigo de error 4100). El signo de exponente en (s1)+3 tiene un valor que difiere de 0 1. (cdigo de error 4100). Los datos de exponente en (s1)+4 se encuentran fuera del rango de 0 hasta 38. (cdigo de error 4100). La cantidad de posiciones despus de la coma en s2 se encuentra fuera del rango de 0 a 7. (cdigo de error 4101).
Ejemplo
EREXPP El siguiente programa con flanco positivo de X0, convierte el nmero de coma flotante indicado en D0 hasta D4 en formato BCD bajo consideracin de las posiciones despus de la coma indicadas en D10, en un nmero de coma flotante (nmero real) en formato decimal y almacena el resultado en D100 y D101.
Plano de contactos
EREXPMB1, EREXKB1, EREXIB1
7 347
Funciones especiales
7.12
7.12.1
Funcin
Instruccin MELSEC en el Editor MELSEC SIN
Instruccin MELSEC en el editor IEC SIN_MD SIN_E_MD
Clculo del seno SIN_P_MD SINP SIN_P_E_MD COS_MD COS COS_E_MD Clculo del coseno COS_P_MD COSP COS_P_E_MD TAN_MD TAN TAN_E_MD Clculo de la tangente TAN_P_MD TANP TAN_P_E_MD ASIN_MD ASIN ASIN_E_MD Clculo de arcoseno ASIN_P_MD ASINP ASIN_P_E_MD ACOS_MD ACOS ACOS_E_MD Clculo del arcocoseno ACOS_P_MD ACOSP ACOS_P_E_MD ATAN_MD ATAN ATAN_E_MD Clculo de arcotangente ATAN_P_MD ATANP ATAN_P_E_MD RAD_MD RAD RAD_E_MD Conversin de grados a radianes RAD_P_MD RADP RAD_P_E_MD DEG_MD DEG DEG_E_MD Conversin de radianes a grados DEG_P_MD DEGP DEG_P_E_MD SQR_MD SQR SQR_E_MD Clculo de la raz cuadrada SQR_P_MD SQRP SQR_P_E_MD EXP_MD EXP Nmeros de coma flotante como exponente de e EXPP EXP_P_E_MD EXP_E_MD EXP_P_MD
7 348
Funcin
Instruccin MELSEC en el Editor MELSEC LOG
Instruccin MELSEC en el editor IEC LOG_MD LOG_E_MD
Clculo de logaritmo natural LOG_P_MD LOGP LOG_P_E_MD RND Generacin de nmeros aleatorios RNDP Actualizacin de series de nmeros aleatorios SRND SRNDP BSQR Clculo de la raz cuadrada de datos BCD de 4 posiciones BSQRP BSQR_K_P_MD BDSQR_MD BDSQR Clculo de la raz cuadrada de datos BCD de 8 posiciones BDSQRP BDSQR_K_P_MD BSIN_MD BSIN BSIN_K_MD Clculo de seno con datos BCD BSIN_P_MD BSINP BSIN_K_P_MD BCOS_MD BCOS BCOS_K_MD Clculo de coseno con datos BCD BCOS_P_MD BCOSP BCOS_K_P_MD BTAN_MD BTAN BTAN_K_MD Clculo de tangente con datos BCD BTAN_P_MD BTANP BTAN_K_P_MD Clculo de arcoseno con datos BCD Clculo de arcocoseno con datos BCD Clculo de arcotangente con datos BCD BASIN BASINP BACOS BACOSP BATAN BATANP BASIN_MD BASIN_P_MD BACOS_MD BACOS_P_MD BATAN_MD BATAN_P_MD BDSQR_K_MD BDSQR_P_MD BSQR_K_MD BSQR_P_MD RNDP_M SRND_M SRNDP_M BSQR_MD RND_M
INDICACIN
7 349
SIN, SINP
7.12.1 SIN, SINP
CPU
1
AnS
AnN
AnA(S)
1
AnU
1
QnA(S), Q4AR
System Q
2
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit s d Palabra

Registro de archivo



Constantes E
Otros
Error Flag
Pasos
GX IEC Developer
Plano de contactos
SIN__ME1, SIN__KE1, SIN_IE1
GX Developer
SIN__GE1
Variables
Operando s d
Valor de comando Primera direccin del operando en el cual se almacenan los datos de ngulo que se requieren para la ejecucin de la instruccin SIN (seno). Primera direccin del operando en el cual se almacena el resultado.
7 350
SIN, SINP
Funcionamiento
Clculo del seno SIN Clculo de seno con nmeros de coma flotante
La instruccin SIN calcula el valor de seno con los datos de ngulo en s y s+1 y almacena el resultado en d y d+1.
s+1 SIN 1
d+1

SIN_0E1
Las indicaciones de ngulo en s y s+1 deben ingresarse en la medida de arco (grado x /180). La conversin entre grados y radianes se explica ms detalladamente en las instrucciones RAD y DEG.
Fuentes de error
En la utilizacin de la CPU de Q4AR, cuando la direccin indicada en s contiene el valor -0 y no se activ el rel interno especial SM707, se emite el cdigo de error 4100.
7 351
SIN, SINP
Ejemplo SIN
El siguiente programa calcula para la duracin de activacin de SM400 el valor de seno, basndose en las indicaciones de ngulo BCD de 4 posiciones en X20 hasta X2F y almacena el resultado como nmero de coma flotante (nmero real) en D0 y D1.
Plano de contactos
X2F X20 0 15 0 1
2 BIN
D30 b15 b0 150 3 4 FLT
D21 150 5
D20
6 RAD
D11
D10
7 SIN
D1
D0
2 .6 1 7 9 9 3 5
0 .5 0 0 0 0 0 0 6 5
1 2
Valor BCD Conversin al formato BIN 3 Valor BIN 4 Conversin al formato de coma flotante 5 Nmero de coma flotante (nmero real) 6 Conversin a la medida de arco 7 Clculo del valor de seno
SIN_MB, SIN_KB, SIN_IB, SIN_0B1
INDICACIN
7 352
COS, COSP
7.12.2
COS, COSP
CPU
1
AnS
AnN
AnA(S)
1
AnU
1
QnA(S), Q4AR
System Q
2
Operandos MELSEC Q

Registro de archivo



Constantes E
Otros
Error Flag
Pasos
GX IEC Developer
Plano de contactos
COS__ME1, COS__KE1, COS__IE1
GX Developer
COS__GE1
Variables
Operando s d
Valor de comando Primera direccin del operando en el cual se almacenan los datos de ngulo que se requieren para la ejecucin de la instruccin COS (coseno). Primera direccin del operando en el cual se almacena el resultado.
7 353
COS, COSP
Funcionamiento Clculo del coseno COS Clculo de coseno con nmeros de coma flotante
La instruccin COS calcula el valor de coseno con los datos de ngulo en s y s+1 y almacena el resultado en d y d+1.
s+1 COS 1
d+1

COS_0E1
Las indicaciones de ngulo en s y s+1 deben ingresarse en la medida de arco (grado x /180). La conversin entre grado y radianes se explica ms detalladamente en las instrucciones RAD y DEG.
Fuentes de error
7 354
COS, COSP
Ejemplo
COS El siguiente programa calcula para la duracin de activacin de SM400 el valor de coseno, basndose en las indicaciones de ngulo BCD de 4 posiciones en X20 hasta X2F y almacena el resultado como nmero de coma flotante (nmero real) en D0 y D1.
Plano de contactos
X2F X20 0 0 6 0 1
2 BIN
D30 b15 b0 60 3 4 FLT
D21 60 5
1 2
D20
6 RAD
D11
D10
7 COS
D1
D0
1 .0 4 7 1 9 7 5
0 .4 9 9 99 9 9 7 0 5
Valor BCD Conversin al formato BIN 3 Valor binario 4 Conversin al formato de coma flotante 5 Nmero de coma flotante (nmero real) 6 Conversin en radianes 7 Clculo del valor de coseno
COS__MB, COS__KB, COS__IB, COS_0B1
INDICACIN
7 355
TAN, TANP
7.12.3 TAN, TANP
CPU
1
AnS
AnN
AnA(S)
1
AnU
1
QnA(S), Q4AR
System Q
2
Operandos MELSEC Q

Registro de archivo



Constantes E
Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
TAN__ME1, TAN__KE1, TAN__IE1
GX Developer
TAN__GE1
Variables
Operando s d
Valor de comando Primera direccin del operando en el cual se almacenan los datos de ngulo que se requieren para la ejecucin de la instruccin TAN (tangente). Primera direccin del operando en el cual se almacena el resultado.
7 356
TAN, TANP
Funcionamiento
Clculo de la tangente TAN Clculo de tangente con nmeros de coma flotante
La instruccin TAN calcula el valor de tangente con los datos de ngulo en s y s+1 y almacena el resultado en d y d+1.
s+1 TAN 1
d+1

TAN_0E1
Las indicaciones de ngulo en s y s+1 debe ingresarse en la medida de arco (grado x /180). La conversin entre grados y radianes se explica ms detalladamente en las instrucciones RAD y DEG. Cuando las indicaciones de ngulo en s y s+1 asumen los valores /2 rad o bien (3/2)x rad, se genera un mensaje de error en el clgulo de la medida de arco.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El resultado de procesamiento asume el valor de cero o bien no se encuentra entre +2-127 y +2129 (cdigo de error 4100). En la utilizacin de la CPU de Q4AR, cuando la direccin indicada en s contiene el valor 0 y no se activ el rel interno especial SM707, se emite el cdigo de error 4100.
7 357
TAN, TANP
Ejemplo TAN
El siguiente programa con flanco positivo de SM400, calcula el valor de tangente, basndose en las indicaciones de ngulo BCD de 4 posiciones en X20 hasta X2F y almacena el resultado como nmero de coma flotante (nmero real) en D0 y D1.
Plano de contactos
X2F X20 0 13 5 1
2 BIN
D30 b15 b0 135 3 4 FLT
D21 135 5
D20
6 RAD
D11
D10
7 TAN
D1 5
D0
2.35 6194 5
-1 . 0 0 0 0 0 1
1 2
Valor BCD Conversin al formato BIN 3 Valor binario 4 Conversin al formato de coma flotante 5 Nmero de coma flotante (nmero real) 6 Conversin en radianes 7 Clculo del valor de tangente
TAN__MB, TAN__KB, TAN__IB, TAN_0B1
INDICACIN
7 358
ASIN, ASINP
7.12.4
ASIN, ASINP
CPU
1
AnS
AnN
AnA(S)
1
AnU
1
QnA(S), Q4AR
System Q
2
Operandos MELSEC Q

Registro de archivo



Constantes E
Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
ASINME1, ASINKE1, ASINIE1
GX Developer
ASINGE1
Variables
Operando s d
Valor de comando
Tipo de datos
Primera direccin del operando en el cual se almacena el valor de seno que se requiere para el clculo del arcoseno. Nmero real Primera direccin del operando en el cual se almacena el resultado.
7 359
ASIN, ASINP
Funcionamiento Clculo de arcoseno ASIN
Clculo del arcoseno con nmeros de coma flotante
La instruccin ASIN calcula los datos de ngulo del valor de seno en s y s+1 y almacena el resultado en d y d+1.
s+1
-1
d+1
SIN 1 1

ASIN0E1
El valor de seno en s y s+1 puede encontrarse dentro del rango de valores entre -1 y 1. Las indicaciones de ngulo en d y d+1 deben ingresarse en la medida de arco (grado x /180). La conversin entre grados y radianes se explica ms detalladamente en las instrucciones RAD y DEG.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El valor en s y s+1 se encuentra fuera del rango de valores de -1 hasta 1 (cdigo de error 4100). En la utilizacin de la CPU de Q4AR, cuando la direccin indicada en s contiene el valor -0 y no se activ el rel interno especial SM707, se emite el cdigo de error 4100.
7 360
ASIN, ASINP
Ejemplo
ASIN El siguiente programa calcula el valor de arcocoseno para la duracin de activacin de SM400, basndose en el nmero de coma flotante (nmero real) en D0 y D1 y emite la medida de arco calculada a Y20 hasta Y4F como valor BCD de 4 posiciones.
D1 0 .5 1
D0
2 ASIN
D10 D11 0.5235988 3 4 DEG
D21 30 5
D20
6 INT
D30 b15 b0 8 30 7 BCD
Y4F Y40 0 0 3 0 9
1 2
Nmero de coma flotante (nmero real) Clculo de arcoseno 3 Nmero de coma flotante (nmero real) 4 Conversin de las indicaciones de ngulo 5 Nmero de coma flotante (nmero real) 6 Conversin al formato BIN 7 Valor binario 8 Conversin al formato BCD 9 Valor BCD
ASINMB1, ASINKB1, ASINIB1, ASIN0B1
INDICACIN
7 361
ACOS, ACOSP
7.12.5 ACOS, ACOSP
CPU
1
AnS
AnN
AnA(S)
1
AnU
1
Qn(S), Q4AR
System Q
2
Operandos MELSEC Q

Registro de archivo



Constantes E
Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
ACOS_ME1, ACOS_KE1, ACOS_IE1
GX Developer
ACOS_GE1
Variables
Operando s d
Valor de comando Primera direccin del operando en el cual se almacena el valor de coseno que se requiere para el clculo del arcocoseno. Primera direccin del operando en el cual se almacena el resultado.
7 362
ACOS, ACOSP
Funcionamiento
Clculo del arcocoseno ACOS Clculo de arcocoseno con nmeros de coma flotante
La instruccin ACOS calcula los datos de ngulo del valor de coseno en s y s+1 y almacena el resultado en d y d+1.
s+1
-1
d+1
COS 1 1

ACOS0E1
El valor de coseno en s y s+1 puede encontrarse dentro del rango de valores entre -1 y 1. Las indicaciones de ngulo en d y d+1 deben ingresarse en la medida de arco (grado x /180). La conversin entre grados y radianes se explica ms detalladamente en las instrucciones RAD y DEG.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El valor en s y s+1 se encuentra fuera del rango de valores de -1 hasta 1 (cdigo de error 4100). En la utilizacin de la CPU de Q4AR, cuando la direccin indicada en s contiene el valor -0 y no se activ el rel interno especial SM707, se emite el cdigo de error 4100.
7 363
ACOS, ACOSP
Ejemplo ACOS
El siguiente programa calcula el valor de arcocoseno para la duracin de activacin de SM400, basndose en el nmero de coma flotante (nmero real) en D0 y D1 y emite la medida de arco calculada a Y20 hasta Y4F como valor BCD de 4 posiciones.
Plano de contactos
D1 0 .5 1
D0
2 ACOS
D10 D11 1 . 0 4 7 1 9 8 3 4 DEG
D21 60 5
D20
6 INT
D30 8 b0 b15 60 7 BCD
Y4F Y40 0 0 6 0 9
1 2
Nmero de coma flotante (nmero real) Clculo de arcocoseno 3 Nmero de coma flotante (nmero real) 4 Conversin de las indicaciones de ngulo 5 Nmero de coma flotante (nmero real) 6 Conversin al formato BIN 7 Valor binario 8 Conversin al formato BCD 9 Valor BCD
ACOS_MB1, ACOS_KB1, ACOS_IB1, ACOS0B1
INDICACIN
7 364
ATAN, ATANP
7.12.6
ATAN, ATANP
CPU
1
AnS
AnN
AnA(S)
1
AnU
1
QnA(S), Q4AR
System Q
2
Operandos MELSEC Q

Registro de archivo



Constantes E
Otros
Error Flag
Pasos
GX IEC Developer
Plano de contactos
ATAN_ME1, ATAN_KE1, ATAN_IE1
GX Developer
ATAN_GE1
Variables
Operando s d
Valor de comando
Tipo de datos
Primera direccin del operando en el cual se almacena el valor de tangente que se requiere para el clculo del arcotangente. Nmero real Primera direccin del operando en el cual se almacena el resultado.
7 365
ATAN, ATANP
Funcionamiento Clculo de arcotangente ATAN
Clculo de arcotangente con nmeros de coma flotante
La instruccin ATAN calcula los datos de ngulo del valor de tangente en s y s+1 y almacena el resultado en d y d+1.
s+1
-1
d+1
TAN 1 1

ATAN0E1
Las indicaciones de ngulo en d y d+1 deben ingresarse en la medida de arco (grado x /180). La conversin entre grados y radianes se explica ms detalladamente en las instrucciones RAD y DEG.
Fuentes de error
7 366
ATAN, ATANP
Ejemplo
ATAN El siguiente programa calcula el valor de arcotangente para la duracin de activacin de SM400, basndose en el nmero de coma flotante (nmero real) en D0 y D1 y emite la medida de arco calculada a Y20 hasta Y4F como valor BCD de 4 posiciones.
Plano de contactos
D1 1 1
D0
2 ATAN
D11
D10
0 .7 8 5 3 98 3 4 DEG
D21 45 5
D20
6 INT
D30 8 b0 b15 45 7 BCD
Y4F Y40 0 0 4 5 9
1 2
Nmero de coma flotante (nmero real) Clculo de arcotangente 3 Nmero de coma flotante (nmero real) 4 Conversin de las indicaciones de ngulo 5 Nmero de coma flotante (nmero real) 6 Conversin al formato BIN 7 Valor binario 8 Conversin al formato BCD 9 Valor BCD
ATANME1, ATANKE1, ATANIE1, ATAN0B1
INDICACIN
7 367
RAD, RADP
7.12.7 RAD, RADP
CPU
1
AnS
AnN
AnA(S)
1
AnU
1
QnA(S), Q4AR
System Q
2
Operandos MELSEC Q

Registro de archivo



Constantes E
Otros
Error Flag
Pasos
GX IEC Developer
Plano de contactos
RAD__ME1, RAD__KE1, RAD__IE1
GX Developer
RAD__GE1
Variables
Operando s d
Valor de comando Primera direccin del operando en el cual se almacenan los grados de ngulo que deben convertirse en radianes.
Tipo de datos
Nmero real Primera direccin del operando en el cual se almacena el resultado de la conversin.
7 368
RAD, RADP
Funcionamiento
Conversin de grados a radianes RAD Instruccin de conversin
La instruccin RAD calcula el valor correspondiente de radiansy (rad) b asndose en la indicacin de grados () en s y s+1 y almacena el resultado en d y d+1.
s+1
s 0
d+1
d rad

RAD_0E1
La conversin de grados a radianes se ejecuta en base a la siguiente ecuacin :
Valor de radianes = Valor de grados x / 180

Fuentes de error En la utilizacin de la CPU de Q4AR, cuando la direccin indicada en s contiene el valor -0 y no se activ el rel interno especial SM707, se emite el cdigo de error 4100.
7 369
RAD, RADP
Ejemplo RAD
El siguiente programa calcula un valor de radianes para la duracin de activacin de SM400 basndose en el valor de grados del valor BCD de 4 posiciones en X20 hasta X2F y almacena el resultado como nmero de coma flotante en D20 y D21.
Plano de contactos
D0 X2F X20 01 2 0 4 BIN 1 b15 120 5 FLT b0 2 D11 6 D10 120 RAD 3 D20 2 . 0 9 4 3 9 5 ... 7 D21
1 2
Conversin al formato BIN Conversin al formato de coma flotante 3 Conversiones en radianes 4 Valor BCD 5 Valor binario 6 Nmero de coma flotante (nmero real) 7 Nmero de coma flotante (nmero real)
RAD__MB1, RAD__KB1, RAD__IB1, RAD_0B1
INDICACIN
7 370
DEG, DEGP
7.12.8
DEG, DEGP
CPU
1
AnS
AnN
AnA(S)
1
AnU
1
QnA(S), Q4AR
System Q
2
Operandos MELSEC Q

Registro de archivo



Constantes E
Otros
Error Flag
Pasos
GX IEC Developer
Plano de contactos
DEG__ME1, DEG__KE1, DEG__IE1
GX Developer
DEG__GE1
Variables
Operando s d
Valor de comando Primera direccin del operando en el cual se almacena el valor de radianes que debe convertirse en grados.
Tipo de datos
Nmero real Primera direccin del operando en el cual se almacena el resultado de la conversin.
7 371
DEG, DEGP
Funcionamiento Conversin de radianes en grados DEG Instruccin de conversin
La instruccin DEG calcula el valor correspondiente de grados () b asndose en la indicacin de radianes (rad) en s y s+1 y almacena el resultado en d y d+1.
s+1
s rad 1
d+1
d
0

DEG_0E1
La conversin de radianes a grados se ejecuta en base a la siguiente ecuacin :
Valor de grados = Valor de radianes x 180 /

Fuentes de error En la utilizacin de la CPU de Q4AR, cuando la direccin indicada en s contiene el valor -0 y no se activ el rel interno especial SM707, se emite el cdigo de error 4100.
7 372
DEG, DEGP
Ejemplo
DEG El siguiente programa calcula para la duracin de activacin de SM400 un valor de grados basndose en el valor de radianes almacenado como valor BCD de 4 posiciones en D20 y D21 y emite el resultado como valor BCD de 4 posiciones a Y20 hasta Y4F.
Plano de contactos
D0 D21 D20 1 D11 D10 2 b15 82 BIN 6 BCD b0 3 Y4F Y40 0 0 8 2 7 1 .4 3 5 79 2 4 DEG 8 2 .2 6 48 2 5
1 2
Conversin en grados Conversin al formato BIN 3 Conversin al formato BCD 4 Nmero de coma flotante (nmero real) 5 Nmero de coma flotante (nmero real) 6 Valor binario 7 Valor BCD
SEG__MB1, SEG__KB1, SEG__IB1, SEG_0B1
INDICACIN
7 373
SQR, SQRP
7.12.9 SQR, SQRP
CPU
1
AnS
AnN
AnA(S)
1
AnU
1
QnA(S), Q4AR
System Q
2
Operandos MELSEC Q

Registro de archivo



Constantes E
Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
SQR__ME1, SQR__KE1, SQR__IE1
GX Developer
SQR__GE1
Variables
Operando s d
Valor de comando
Tipo de datos
Primera direccin del operando en el cual se almacena el valor con el cual debe calcularse la raz cuadradra. Nmero real Primera direccin del operando en el cual se almacena el resultado de clculo.
7 374
SQR, SQRP
Funcionamiento
Clculo de la raz cuadrada SQR Raz cuadrada de nmerso de coma flotante
La instruccin SQR calcula la raz cuadrada del nmero de coma flotante en s y s+1 y almacena el resultado en d y d+1.
s+1
d+1

SQR_0E1
Se pueden almacenar exclusivamente los valores positivos en s y s+1. La instruccin no puede ejecutarse con valores negativos.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El valor que se ingres a partir de s, resulta negativo. En la utilizacin de la CPU de Q4AR, cuando la direccin indicada en s contiene el valor -0 y no se activ el rel interno especial SM707, se emite el cdigo de error 4100.
7 375
SQR, SQRP
Ejemplo SQR
El siguiente programa calcula la raz cuadrada para la duracin de activacin de SM400 basndose en el valor BCD de 4 posiciones en X20 hasta X2F y almacena el resultado como nmero de coma flotante en D0 y D1.
Plano de contactos
D20 X2F X20 0 6 5 0 4 BIN 1 b15 650 5 FLT b0 2 D11 6 D10 650 SQR 3 D1 7 D0 2 5 .4 9 5 1
1 2
Conversin al formato BIN Conversin al formato de coma flotante 3 Clculo de la raz cuadrada 4 Valor BCD 5 Valor binario 6 Nmero de coma flotante (nmero real) 7 Nmero de coma flotante (nmero real)
SQR__MB1, SQR__KB1, SQR__IB1, SQR_0B1
INDICACIN
7 376
EXP, EXPP
7.12.10
EXP, EXPP
CPU
1
AnS
AnN
AnA(S)
1
AnU
1
QnA(S), Q4AR
System Q
2
Operandos MELSEC Q

Registro de archivo



Constantes E
Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
EXP__ME1, EXP__KE1, EXP__IE1
GX Developer
EXP__GE1
Variables
Operando s d
Valor de comando
Tipo de datos
Primera direccin del operando en el cual se almacena el valor con el cual debe ejecutarse la instruccin EXP. Nmero real Primera direccin del operando en el cual se almacena el resultado de clculo.
7 377
EXP, EXPP
Funcionamiento Nmeros de coma flotante como exponente para la base e EXP Exponente de e
La instruccin EXP ejecuta el clculo de exponentes en base e basndose en el nmero de coma flotante en s y s+1 y almacena el resultado en d y d+1.
s+1
d+1
e
1 1

EXP_0E1
El clculo se basa en el nmero de Euler (e = 2.718281828).
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El resultado de clculo se encuentra fuera del rango de valores de 2-127 y 2129 (cdigo de error 4100). En la utilizacin de la CPU de Q4AR, cuando la direccin indicada en s contiene el valor -0 y no se activ el rel interno especial SM707, se emite el cdigo de error 4100.
7 378
EXP, EXPP
Ejemplo
EXP El siguiente programa calcula el resultado de la funcin exponencial para la base e con el valor BCD de 2 posiciones en X20 hasta X27 y almacena el resultado como nmero de coma flotante en D0 y D1.
Plano de contactos
D20 X27 X20 1 3 4 1 BIN b15 13 5 b0 2 FLT D11 13 6 D10 3 EXP D1 D0 4 4 24 1 3 .4 7
1 2
Conversin al formato BIN Conversin al formato de coma flotante 3 Clculo exponencial 4 Valor BCD 5 Valor binario 6 Nmero de coma flotante (nmero real) 7 Nmero de coma flotante (nmero real)
EXP__MB1, EXP__KB1, EXP__IB1, EXP_0B1
INDICACIONES
El resultado de clculo no debe exceder 2129 ln = 89.41598. Cuando el valor BCD excede el valor de 90, se genera un mensaje de error por el SM0. Este ejemplo de programa no es ejecutable sin definicin de variables en el cabezal de la Unidad de Organizacin de Programa (POE). Como consecuencia pueden emitirse mensajes de error del compilador o controlador. Mayores informaciones se encuentran en el prrafo 3.5.2 Direccionamiento de secuencia de bits y registro en el GX IEC Developer de estas Instrucciones de Programacin.
7 379
LOG, LOGP
7.12.11 LOG, LOGP
CPU
1
AnS
AnN
AnA(S)
1
AnU
1
QnA(S), Q4AR
System Q
2
Operandos MELSEC Q

Registro de archivo



Constantes E
Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
LOG__ME1, LOG__KE1, LOG__IE1
GX Developer
LOG__GE1
Variables
Operando s d
Valor de comando
Tipo de datos
Primera direccin del operando en el cual se almacena el valor con el cual debe ejecutarse la instruccin LOG. Nmero real Primera direccin del operando en el cual se almacena el resultado de clculo.
7 380
LOG, LOGP
Funcionamiento
Clculo del logaritmo natural LOG Clculo del logaritmo natural con nmeros de coma flotante
La instruccin LOG calcula el logaritmo natural con el nmero de coma flotante en s y s+1 y almacena el resultado en d y d+1.
s+1 log 1
d+1

LOG_0E1
Se pueden ingresar exclusivamente los valores positivos en s y s+1. El clculo no puede ejecutarse con valores negativos.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El valor ingresado a partir de s, resulta negativo (cdigo de error 4100). El resultado de clculo se encuentra fuera del rango de valores de 2-127 y 2129 (cdigo de error 4100). En la utilizacin de la CPU de Q4AR, cuando la direccin indicada en s contiene el valor -0 y no se activ el rel interno especial SM707, se emite el cdigo de error 4100.
7 381
LOG, LOGP
Ejemplo 1 LOG
El siguiente programa calcula el logarimo natural con el valor 10 y almacena el resultado en D30 y D31.
Plano de contactos
D50 b15 b0 10 MOV 10 3
1 FLT
D41 10 4
D40
2 LOG
D31 D30 2 .3 0 2 5 8 5 5
1 2
Conversin al formato de coma flotante Clculo de logaritmo 3 Valor binario 4 Nmero de coma flotante (nmero real) 5 Nmero de coma flotante (nmero real)
LOG__MB1, LOG__KB1, LOG__IB1, LOG_0B1
INDICACIN
La CPU trabaja con el logaritmo natural en base e. Para convertir el valor en el logaritmo decimal en base 10, puede utilizarse la siguiente ecuacin: log10 X = 0,43429 x logeX
INDICACIN
7 382
RND, RNDP, SRND, SRNDP
7.12.12
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1

Operandos Operandos internos (Sistema, Usuario) Bit Palabra Registro de archivo MELSECNET/10 Directo J\ Bit
Operandos MELSEC Q
Palabra
Otros
Error Flag
Pasos
GX IEC Developer
Plano de contactos
RND__ME1, RND__KE1, RND__IE1
GX Developer
RND__GE1
Variables
Operando d s
Valor de comando Primera direccin del operando en el cual se almacena el nmero aleatorio.
Tipo de datos
Serie de nmeros aleatorios o bien primera direccin del operando en el cual se BIN 16 bits almacenan estos datos.
7 383

Funcionamiento Generacin de nmeros aleatorios y actualizacin de series RND Generacin de nmeros aleatorios
La instruccin RND genera un nmero aleatorio del rango de 0 a 32767 y almacena este en d.
SRND
Actualizacin de series de nmeros aleatorios
La instruccin SRND actualiza la serie de nmeros aleatorios almacenada en s.
Ejemplo 1
RND El siguiente programa almacena el nmero aleatorio generado en D100 para la duracin de activacin de X10.
Plano de contactos
RND__MB1, RND__KB1, RND__IB1
Ejemplo 2
SRND El siguiente programa actualiza la serie de nmeros aleatorios en D0 para la duracin de activacin de X10.
Plano de contactos
RND__MB2, RND__KB2, RND__IB2
7 384
BSQR, BSQRP, BDSQR, BDSQRP
7.12.13
CPU
1
AnS
AnN
AnA(S)
1
AnU
1
QnA(S), Q4AR
System Q
2
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit s d Palabra Registro de archivo MELSECNET/10 Directo J\ Bit

Palabra
Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
BSQR_ME1, BSQR_KE1, BSQR_IE1
GX Developer
BSQR_GE1
Variables
Operando s d
Valor de comando
Tipo de datos
Datos con los cuales se ejecuta un clculo de la raz cuadrada, o bien direccin BCD de los operandos en los cuales estn almacenados estos datos. 4/8 posiciones Primera direccin del operando en el cual se almacena el resultado del clculo de raz cuadrada. BCD 4 posiciones
7 385

Funcionamiento Clculo de raz cuadrada de datos BCD de 4/8 posiciones BSQR
La instruccin BSQR calcula la raz cuadrada de s y almacena el resultado en d y d+1.
d s = 1 .
d+1 2
1 2
Parte ntegra Posiciones despus de la coma

BSQR0E1
El valor en s puede ser solamente un valor BCD de un mximo de 4 posiciones. No debe abandonarse el rango de valores de 0 hasta 9999. El resultado de clculo que se almacena en d y d+1, no debe abandonar el rango de valores de 0 hasta 9999. El resultado de clculo se calcula con una precisin de 5 posiciones y se indica como valor redondeado de 4 posiciones.
BDSQR
La instruccin BDSQR calcula la raz cuadrada de s y s+1 y almacena el resultado en d y d+1.
d s+1 1 s = 2
d+1
1 2
Datos de dos palabras Parte ntegra 3 Posiciones despus de la coma

BDSQ0E1
El valor en s y s+1 puede ser solamente un valor BCD de un mximo de 8 posiciones. No debe abandonarse el rango de valores de 0 hasta 99999999. El resultado de clculo que se almacena en d y d+1, no debe abandonar el rango de valores de 0 hasta 9999. El resultado de clculo se calcula con una precisin de 5 posiciones y se indica como valor redondeado de 4 posiciones.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Los datos almacenados a partir de s, no son datos BCD (cdigo de error 4100).
7 386
Ejemplo 1
BSQR El siguiiente programa calcula para la duracin de activacin de SM400, la raz cuadrada del valor BCD 1325 y emite la parte ntegra del resultado como valor BCD de 4 posiciones a Y50 hasta Y5F. Las posiciones despus de la coma se emiten como valor BCD de 4 posiciones a Y40 hasta Y4F.
Plano de contactos
D0 1325 H MOV 1 3 2 5 BCD BSQR
D1 0 0 3 6 BCD D2 4 0 0 5 BCD MOV
Y5F
Y50
0 0 3 5 BCD Y4F Y40 4 0 0 5 BCD
MOV
BSQR_MB1, BSQR_KB1, BSQR_IB1, BSQR0B1
Clculo de raz cuadrada
7 387

Ejemplo 2 BDSQR
El siguiiente programa calcula para la duracin de activacin de SM400, la raz cuadrada del valor BCD 74625813 y emite la parte ntegra del resultado como valor BCD de 4 posiciones a Y50 hasta Y5F. Las posiciones despus de la coma se emiten como valor BCD de 4 posiciones a Y40 hasta Y4F.
Plano de contactos
D1 74625813 BCD DMOV
D0
D2 8 6 3 8 BCD D3 6 2 3 3 BCD MOV
Y5F
Y50
7 4 6 2 5 8 1 3 BCD BDSQR
8 6 3 8 BCD Y4F Y40 6 2 3 3 BCD
MOV
Clculo de raz cuadrada

BSQR_MB2, BSQR_KB2, BSQR_IB2, BSQR0B2
INDICACIN
7 388
BSIN, BSINP
7.12.14
BSIN, BSINP
CPU
1
AnS
AnN
AnA(S)
1
AnU
1
QnA(S), Q4AR
System Q
2
Operandos MELSEC Q
Palabra

Registro de archivo

Palabra

Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
BSIN_ME1, BSIN_KE1, BSIN_IE1
GX Developer
BSIN_GE1
Variables
Operando s d
Valor de comando Primera direccin del operando en el cual se almacenan los datos de ngulo que se requieren para la ejecucin de la instruccin SIN (seno). Primera direccin del operando en el cual se almacena el resultado.
Tipo de datos BCD 4 posiciones
7 389
BSIN, BSINP
Funcionamiento Clculo de seno con datos BCD BSIN Clculo de seno
La instruccin BSIN calcula el valor de seno de los datos de ngulo en s. El signo del resultado se almacena en d. El valor numrico del resultado se almacena en d+1 y d+2.
d SIN(s) = 1
d+1 2
d+2 3
1 2
Signo Parte ntegra 3 Posiciones despus de la coma

BSIN0E1
El valor s debe ser un valor BCD dentro del rango de valores de 0 hasta 360. El signo del resultado en d asume el valor de 0 en caso de un valor positivo, y el valor de 1 en caso de un valor negativo. El resultado en d+1 y d+2 puede ser un valor BCD entre -1.000 y 1.000. El resultado de clculo se redondea a partir de la quinta posicin. Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Los datos indicados en s, no son datos BCD (cdigo de error 4100). Los datos indicados en s se encuentran fuera del rango de valores de 0 hasta 360 (cdigo de error 4100).
7 390
BSIN, BSINP
Ejemplo
BSIN El siguiente programa calcula para la duracin de activacin de SM400, el valor de seno del valor BCD de 3 posiciones en X20 hasta X2B. Cuando el valor en X20 hasta X2B resulta mayor a 360, se corrige el valor en un rango de valores entre 0 hasta 360. El signo se emite al Y60. La parte ntegra se emite como valor BCD de 1 posicin a Y50 hasta Y53. Las posiciones despus de la coma se emiten como valor BCD de 4 posiciones a Y40 hasta Y4F.
Plano de contactos
X2B X20 5 9 0 BCD B/
D10 0 0 1 1 BCD D11 0 2 3 0 BCD BSIN 1 D20 0 0 0 1 BCD D21 0 0 0 0 BCD D22 7 6 6 0 BCD Y60 OUT X53 X50 0 BCD X4F X40 7 6 6 0 BCD
MOV
MOV
Clculo de seno
INDICACIN
7 391
BCOS, BCOSP
7.12.15 BCOS, BCOSP
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
2
Operandos MELSEC Q
Palabra

Registro de archivo

Palabra

Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
BCOS_ME1, BCOS_KE1, BCOS_IE1
GX Developer
BCOS_GE1
Variables
Operando s d
Valor de comando Primera direccin del operando en el cual se almacenan los datos de ngulo que se requieren para la ejecucin de la instruccin BCOS (coseno). Primera direccin del operando en el cual se almacena el resultado.
7 392
BCOS, BCOSP
Funcionamiento
Clculo de coseno con datos BCD BCOS Clculo de coseno
La instruccin BCOS calcula el valor de coseno de los datos de ngulo en s. El signo del resultado se almacena en d. El valor numrico del resultado se almacena en d+1 y d+2.
d COS(s) =
1
d+1
2
d+2
3
1 2

BCOS0E1
El valor en s debe ser un valor BCD dentro del rango de valores de 0 hasta 360. El signo del resultado en d asume el valor de 0 en caso de un valor positivo, y el valor de 1 en caso de un valor negativo. El resultado en d+1 y d+2 puede ser un valor BCD entre -1.000 y 1.000. El resultado de clculo se redondea a partir de la quinta posicin. Fuentes de error En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Los datos indicados en s, no son datos BCD (cdigo de error 4100). Los datos indicados en s se encuentran fuera del rango de valores de 0 hasta 360 (cdigo de error 4100).
7 393
BCOS, BCOSP
Ejemplo BCOS
El siguiente programa calcula para la duracin de activacin de SM400, el valor de coseno del valor BCD de 3 posiciones en X20 hasta X2B. Cuando el valor en X20 hasta X2B resulta mayor a 360, se corrige el valor en un rango de valores entre 0 hasta 360. El signo se emite al Y60. La parte ntegra se emite como valor BCD de 1 posicin a Y50 hasta Y53. Las posiciones despus de la coma se emiten como valor BCD de 4 posiciones a Y40 hasta Y4F.
Plano de contactos
X2B X20 4 3 0 BCD
B/
D10 0 00 1 BCD D11 0 0 7 0 BCD
BCOS
D20 0 0 0 0 BCD D21 0 0 0 0 BCD D22 3 4 2 0 BCD
Y60 OUT Y53 Y50 0 BCD Y4F Y40 3 4 20 BCD
MOV
MOV
Clculo de coseno
BCOS_MB1, BCOS_KB1, BCOS_IB1, BCOS0B1
INDICACIN
7 394
BTAN, BTANP
7.12.16
BTAN, BTANP
CPU
1
AnS
AnN
AnA(S)
1
AnU
1
QnA(S), Q4AR
System Q
2
Operandos MELSEC Q
Palabra

Registro de archivo

Palabra

Otros
Error Flag
Pasos
SM0 3
GX IEC Developer
Plano de contactos
BTAN_ME1, BTAN_KE1, BTAN_IE1
GX Developer
BTAN_GE1
Variables
Operando s d
Valor de comando Primera direccin del operando en el cual se almacenan los datos de ngulo que se requieren para la ejecucin de la instruccin BTAN (tangente). Primera direccin del operando en el cual se almacena el resultado.
7 395
BTAN, BTANP
Funcionamiento Clculo de tangente con datos BCD BTAN Clculo de tangente
La instruccin BTAN calcula el valor de tangente de los datos de ngulo en s. El signo del resultado se almacena en d. El valor numrico del resultado se almacena en d+1 y d+2.
d TAN(s) = 1
d+1 . 2
d+2 3
1 2

BTAN0E1
El valor en s debe ser un valor BCD dentro del rango de valores de 0 hasta 360. El signo del resultado en d asume el valor de 0 en caso de un valor positivo, y el valor de 1 en caso de un valor negativo. El resultado en d+1 y d+2 puede ser un valor BCD entre -57,2900 y 57,2900. El resultado de clculo se redondea a partir de la quinta posicin.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Los datos indicados en s, no son datos BCD (cdigo de error 4100). Los datos indicados en s se encuentran fuera del rango de valores de 0 hasta 360 (cdigo de error 4100). Los valores indicados en ascienden a 90 o bien 270 (cdigo de error 4100).
7 396
BTAN, BTANP
Ejemplo
BTAN El siguiente programa calcula para la duracin de activacin de SM400, el valor de tangente del valor BCD de 3 posiciones en X20 hasta X2B. Cuando el valor en X20 hasta X2B resulta mayor a 360, se corrige el valor en un rango de valores entre 0 hasta 360. El signo se emite al Y60. La parte ntegra se emite como valor BCD de 1 posicin a Y50 hasta Y53. Las posiciones despus de la coma se emiten como valor BCD de 4 posiciones a Y40 hasta Y4F.
Plano de contactos
X2B X20 3 9 0 BCD
B/
D10 0 00 1 BCD D11 0 0 3 0 BCD BTAN
D20 0 0 0 0 BCD D21 0 0 0 0 BCD D22 5 7 7 4 BCD
Y60 OUT Y53 Y50 0 BCD Y4F Y40 5 7 7 4 BCD
MOV
MOV
Clculo de tangente
INDICACIN
BTAN_MB1, BTAN_KB1, BTAN_IB1, BTAN0B1 Este ejemplo de programa no es ejecutable sin definicin de variables en el cabezal de la Unidad de Organizacin de Programa (POE). Como consecuencia pueden emitirse mensajes de error del compilador o controlador. Mayores informaciones se encuentran en el prrafo 3.5.2 Direccionamiento de secuencia de bits y registro en el GX IEC Developer de estas Instrucciones de Programacin.
7 397
BASIN, BASINP
7.12.17 BASIN, BASINP
CPU
1
AnS
AnN
AnA(S)
1
AnU
1
QnA(S), Q4AR
System Q
2
Operandos MELSEC Q
Palabra

Registro de archivo

Palabra
Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
BASINME1, BASINKE1, BASINIE1
GX Developer
BASINGE1
Variables
Operando s d
Valor de comando
Tipo de datos
Primera direccin del operando en el cual se almacena el valor de seno que se BCD 4 requiere para la ejecucin de la instruccin BASIN (arcoseno). posiciones Primera direccin del operando en el cual se almacena el resultado.
7 398
BASIN, BASINP
Funcionamiento
Clculo de arcoseno con datos BCD BASIN Clculo de arcoseno
La instruccin BASIN calcula los datos de ngulo del valor de seno en s, s+1 y s+2 y almacena el resultado en d.
-1
s = ( 1
s+1 . 2
s+2 ) =d 3
1 2
SIN

BASIN0E1
El signo en s asume el valor de 0 en caso de un valor positivo, y el valor de 1 en caso de un valor negativo. La parte ntegra delante de la coma decimal y las posiciones despus de la coma deben ser valores BCD entre 0 y 1.0000. El valor numrico del resultado en d puede ser un valor BCD entre 0 y 90 o entre 270 y 360. El resultado de clculo se redondea a partir de la quinta posicin despus de la coma. Fuentes de error En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Los datos indicados en s hasta s+2, no son datos BCD (cdigo de error 4100). Los datos indicados en s hasta s+2 se encuentran fuera del rango de valores de -1.0000 hasta 1.0000 (cdigo de error 4100).
7 399
BASIN, BASINP
Ejemplo BASIN
El siguiente programa calcula para la duracin de activacin de SM400, el valor de arcoseno basndose en el valor de signo de X0 (positivo = activacin de X0, negativo = desactivacin de X0), la parte ntegra BCD de 1 posicin en X30 hasta X33 y las posiciones despus de la coma del valor BCD de 4 posiciones en X20 hasta X2F. El valor de ngulo calculado se emite como valor BCD de 4 posiciones a Y40 hasta Y4F.
Plano de contactos
X0 X33 X30 0 MOV X2F X20 4 75 3 BCD
0 0 0 0 BCD 1 0 0 0 0 BCD 4 7 5 3 BCD BASIN Y4F Y40 0 0 2 8 BCD
MOV
Clculo de arcoseno
BASINMB1, BASINKB1, BASINIB1, BASIN0B1
INDICACIN
7 400
BACOS, BACOSP
7.12.18
BACOS, BACOSP
CPU
1
AnS
AnN
AnA(S)
1
AnU
1
QnA(S), Q4AR
System Q
2
Operandos MELSEC Q
Palabra

Registro de archivo

Palabra
Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
BACOSME1, BACOSKE1, BACOSIE1,
GX Developer
BACOSGE1
Variables
Operando s d
Valor de comando Primera direccin del operando en el cual se almacena el valor de coseno que se requiere para la ejecucin de la instruccin BACOS (arcocoseno). Primera direccin del operando en el cual se almacena el resultado.
7 401
BACOS, BACOSP
Funcionamiento Clculo de arcocoseno con datos BCD BACOS Clculo de arcocoseno
La instruccin BACOS calcula los datos de ngulo del valor de coseno en s, s+1 y s+2 y almacena el resultado en d.
-1
s = ( 1
s+1 . 2
s+2 ) =d 3
1 2
COS

BACOS0E1
El signo en s asume el valor de 0 en caso de un valor positivo, y el valor de 1 en caso de un valor negativo. La parte ntegra delante de la coma decimal y las posiciones despus de la coma deben ser valores BCD entre 0 y 1.0000. El valor numrico del resultado en d puede ser un valor BCD entre 0 y 180. El resultado de clculo se redondea a partir de la quinta posicin despus de la coma. Fuentes de error En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Los datos indicados en s hasta s+2, no son datos BCD (cdigo de error 4100). Los datos indicados en s hasta s+2 se encuentran fuera del rango de valores de -1.000 hasta 1.000 (cdigo de error 4100).
7 402
BACOS, BACOSP
Ejemplo
BACOS El siguiente programa calcula para la duracin de activacin de SM400, el valor de arcocoseno basndose en el valor de signo de X0 (positivo = activacin de X0, negativo = desactivacin de X0), la parte ntegra BCD de 1 posicin en X30 hasta X33 y las posiciones despus de la coma del valor BCD de 4 posiciones en X20 hasta X2F. El valor de ngulo calculado se emite como valor BCD de 4 posiciones a Y40 hasta Y4F.
Plano de contactos
X2B X20 4 3 0 BCD B/
D10 0 00 1 BCD 1 D11 0 0 7 0 BCD BACOS
D20 0 0 0 0 BCD D21 0 0 0 0 BCD D22 3 4 2 0 BCD
Y60 OUT Y53 Y50 0 MOV BCD Y4F Y40 3 4 20 BCD
MOV
Clculo de arcocoseno
BACOSMB2, BACOSKB2, BACOSIB2, BACOS0B1
INDICACIN
7 403
BATAN, BATANP
7.12.19 BATAN, BATANP
CPU
1
AnS
AnN
AnA(S)
1
AnU
1
QnA(S), Q4AR
System Q
2
Operandos MELSEC Q
Palabra

Registro de archivo

Palabra
Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
BATAN_ME1, BATAN_KE1, BATAN_IE1
GX Developer
BATANGE1
Variables
Operando s d
Valor de comando
Tipo de datos
Primera direccin del operando en el cual se almacena el valor de tangente que BCD 4 se requiere para la ejecucin de la instruccin BATAN (arcotangente). posiciones Primera direccin del operando en el cual se almacena el resultado.
7 404
BATAN, BATANP
Funcionamiento
Clculo de arcotangente con datos BCD BATAN Clculo de arcotangente
La instruccin BATAN calcula los datos de ngulo del valor de tangente en s, s+1 y s+2 y almacena el resultado en d.
-1
s = ( 1
s+1 . 2
s+2 ) =d 3
1 2
TAN

BATAN0E1
El signo en s asume el valor de 0 en caso de un valor positivo, y el valor de 1 en caso de un valor negativo. La parte ntegra delante de la coma decimal y las posiciones despus de la coma deben ser valores BCD entre 0 y 9999,9999. El valor numrico del resultado en d puede ser un valor BCD entre 0 y 90 o entre 270 y 360. El resultado de clculo se redondea a partir de la quinta posicin despus de la coma.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Los datos indicados en s hasta s+2, no son datos BCD (cdigo de error 4100).
7 405
BATAN, BATANP
Ejemplo BATAN
El siguiente programa calcula para la duracin de activacin de SM400, el valor de arcotangente basndose en el valor de signo de X0 (positivo = activacin de X0, negativo = desactivacin de X0), la parte ntegra BCD de 1 posicin en X20 hasta X23 y las posiciones despus de la coma del valor BCD de 4 posiciones en X30 hasta X3F. El valor de ngulo calculado se emite como valor BCD de 4 posiciones a Y40 hasta Y4F.
Plano de contactos
D0 X0 X33 X30 0 0 0 1 BCD X2F X20 2 6 54 BCD 0 0 0 0 BCD D1 0 0 0 1 BCD D2 2 6 5 4 BCD Y4F Y40 0 0 5 2 BCD
MOV
BATAN
MOV
Clculo de arcotangente
BATANMB1, BATANKB1, BATANEB1, BATAN0B1
INDICACIN
7 406
7.13

Las instrucciones de control de datos indicados en la tabla, disponen de operandos de entrada y salida. Los datos binarios de 16- y 32 bits de los operandos de entrada se emiten despus de una restriccin del valor de salida o bien despus de la generacin de un offset de entrada/ salida, nuevamente a los operandos de salida.
Funcin
Instruccin MELSEC en el Editor MELSEC LIMIT
Instruccin MELSEC en el editor IEC LIMIT_MD LIMIT_P_MD DLIMIT_MD DLIMIT_P_MD BAND_MD BAND_P_MD DBAND_MD DBAND_P_MD ZONE_MD ZONE_P_MD DZONE_MD DZONE_P_MD
Limitacin del rango de valores de salida de datos binarios de 16/32 bits
LIMITP DLIMIT DLIMITP BAND
Valor de offset de entrada de datos binarios de 16/32 bits
BANDP DBAND DBANDP ZONE
Valor de offset de salida de datos binarios de 16/32 bits
ZONEP DZONE DZONEP
INDICACIN
7 407
LIMIT, LIMITP, DLIMIT, DLIMITP

7.13.1 LIMIT, LIMITP, DLIMIT, DLIMITP
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Esta instruccin extendida puede programarse con una CPU de AnA y AnU en el editor IEC como componente normal (funcin) y en el editor MELSEC en relacin con las instrucciones LEDA, -C y -R.

Operandos MELSEC Q
Registro de archivo


Palabra



Otros
Error Flag
Pasos
s1 s2 s3 d
SM0
GX IEC Developer
Plano de contactos
LIMITME1, LIMITKE1, LIMITIE1
GX Developer
LIMITGE1
Variables
Operando s1 s2 s3 d
Valor de comando Valor lmite inferior (valor umbral ms bajo) del valor de salida. Valor lmite superior (valor umbral de salida ms grande) del valor de salida.
Tipo de datos
BIN 16 bits Valor de entrada a limitar. Direccin del operando en el cual se almacena el valor de salida limitado.
7 408
Funcionamiento
Limitacin del rango de valores de salida de datos binarios de 16 y 32 bits LIMIT Instruccin de limitacin para datos binarios de 16 bits
La instruccin LIMIT controla los datos indicados en el operando s3, si se encuentra dentro del valor lmite inferior indicado en s1 o bien dentro del valor lmite superior indicado en s2. En funcin del resultado de control se almacenan los valores del siguiente modo en el operando indicado en d: Cuando el valor de datos indicado en s3 es inferior al valor lmite inferior indicado en s1, se almacena el valor lmite inferior en el operando indicado en d. Cuando el valor de datos indicado en s3 es superior al valor lmite superior indicado en s2, se almacena el valor lmite superior en el operando indicado en d. Cuando el valor de datos indicado en s3 se encuentra entre el valor lmite inferior y superior, se almacena el valor de datos correspondiente en el operando indicado en d.
1 2
Valor de salida Valor de entrada 3 Valor de salida (d) 4 Valor de entrada (s3) 5 Valor lmite superior (s2) 6 Valor lmite inferior (s1)
LIMIT0E4
El valor indicado en s1, s2 y s3 puede encontrarse entre -32768 y 32767. Si debe controlarse solamente el valor lmite superior, debe ingresarse en s1 el valor de 32768 para el valor lmite inferior. Si debe controlarse solamente el valor lmite inferior, debe ingresarse en s2 el valor de 32767 para el valor lmite superior.
7 409
DLIMIT Instruccin de limitacin para datos binarios de 32 bits superiorLa instruccin DLIMIT controla los datos indicados en los operandos s3 y (s3)+1, si se encuentran dentro del valor lmite inferior indicado en s1 y (s1)+1 o bien dentro del valor lmite superior indicado en s2 y (s2)+1. En funcin del resultado de control se almacenan los valores del siguiente modo en los operandos indicados en d y d+1: Cuando el valor de datos indicado en s3 y (s3)+1 es inferior al valor lmite inferior indicado en s1 y (s1)+1, se almacena el valor lmite inferior en los operandos indicados en d y d+1. Cuando el valor de datos indicado en s3 y (s3)+1 es superior al valor lmite superior indicado en s2 y (s2)+1, se almacena el valor lmite superior en los operandos indicados en d y d+1. Cuando el valor de datos indicado en s3 y (s3)+1 se encuentra entre el valor lmite inferior y superior, se almacena el valor de datos correspondiente en los operandos indicados en d y d+1.
1 2
Valor de salida Valor de entrada 3 Valor de salida (d+1, d) 4 Valor de entrada ((s3)+1, s3) 5 Valor lmite superior ((s2)+1, s2) 6 Valor lminte inferior ((s1)+1, s1)
LIMIT0E4
El valor indicado en s1 y (s1)+1 y en s2, (s2)+1, s3 y (s3)+1 puede encontrarse entre -2147483648 y 2147483647. Si debe controlarse solamente el valor lmite superior, debe ingresarse en s1 y (s1)+1 el valor de -2147483648 para el valor lmite inferior. Si debe controlarse solamente el valor lmite inferior, debe ingresarse en s2 y (s2)+2 el valor de 2147483647 para el valor lmite superior.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El valor indicado en s1 ((s1)+1) resulta mayor al valor indicado en s2 ((s2)+1) (cdigo de error 4100).
7 410
Ejemplo 1
LIMITP En el siguiente programa con flanco positivo de X0 se controla el valor de los datos BCD en X20 a X2F para determinar si se encuentra entre el lmite inferior 500 y el lmite superior 5000. El resultado del control se almacena en D1. Cuando el valor en D0 es mayor a 5000, se ingresa en D1 el valor de 5000. Cuando el valor en D0 es inferior a 500, se ingresa en D1 el valor de 500. Cuando el valor en D0 se encuentra entre 500 y 5000, se almacena el valor correspondiente en D1.
Plano de contactos
LIMITMB1, LIMITKB1, LIMITIB1
Ejemplo 2
DLIMIT En el siguiente programa con flanco positivo de X0 se controla el valor de los datos BCD en X20 a X3F para determinar si se encuentra entre el lmite inferior 10000 y el lmite superior 1000000. El resultado del control se almacena en D10 y D11. Cuando el valor en D0 y D1 es mayor a 1000000, se ingresa en D10 y D11 el valor de 1000000. Cuando el valor en D0 y D1 es inferior a 10000, se ingresa en D10 y D11 el valor de 10000. Cuando el valor en D0 se encuentra entre 10000 y 1000000, se almacena el valor correspondiente en D10 y D11.
Plano de contactos
LIMITMB2, LIMITKB2, LIMITIB2
7 411
BAND, BANDP, DBAND, DBANDP

7.13.2 BAND, BANDP, DBAND, DBANDP
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q

Operandos MELSEC Q
Registro de archivo


Palabra



Otros
Error Flag
Pasos
s1 s2 s3 d
SM0
GX IEC Developer
Plano de contactos
BAND_ME1, BAND_KE1, BAND_IE1
GX Developer
BAND_GE1
Variables
Operando s1 s2 s3 d
Valor de comando Valor de offset de entrada inferior (en este rango, el valor de salida es 0). Valor de offset de entrada superior (en este rango, el valor de salida es 0). Valor de entrada con el cual se aplica el valor de offset. Direccin del operando en el cual se almacena el resultado de sustraccin del valor de entrada y del valor de offset.
Tipo de datos
BIN 16 bits
7 412
Funcionamiento
Offset de entrada de datos binarios de 16 y 32 bits BAND Offset de entrada de datos binarios de 16 bits
La instruccin BAND sustrae del nmero binario de 16 bits almacenado en el operando indicado en s3, el valor de offset inferior (negativo) y superior (positivo). El valor inferior de offset se almacena en s1, mientras que el valor superior de offset se almacena en s2. El resultado se almacena del siguiente modo en funcin del valor de entrada en el operando indicado en d: Cuando el valor de datos en s3 es inferior al valor inferior de offset en s1, se almacena el resultado de la sustraccin s3-s1 en el operando indicado en d. Cuando el valor de datos en s3 es superior al valor superior de offset en s2, se almacena el resultado de la sustraccin s3-s2 en el operando indicado en d. Cuando el valor de datos en s3 se encuentra dentro de ambos rangos de offset, se almacena el valor de 0 en el operando indicado en d.
1 2
Valor de salida Valor de entrada 3 Valor de salida (d) 4 Valor de entrada (s3) 5 Offset de entrada inferior (negativo) (s1) 6 Valor de salida = 0 7 Offset de entrada superior (positivo) (s2)
BAND0E4
El valor indicado en s1, s2 y s3 puede encontrarse entre -32768 y 32767. Cuando el resultado de sustraccin abandona el rango entre -32768 y 32767, se ejecuta el siguiente proceso: Al pasar por inferior del valor 32768, se ejecuta el resto de la sustraccin empezando con 32767. Por ejemplo, cuando en s3 se almacena el valor de 32768 y al sustraer s1 con el valor de 10, resulta -32768 - 10 = 8000H - AH = 7FF6H = 32758. Al pasar por sobre el valor 32760, se ejecuta el resto de la sustraccin empezando con -32768.
7 413

DBAND Offset de entrada de datos binarios de 32 bits
La instruccin DBAND sustrae del nmero binario de 32 bits almacenado en el operando indicado en s3 y (s3)+1, el valor de offset inferior (negativo) y superior (positivo). El valor de offset inferior se almacena en s1 y (s1)+1, mientras que el valor de offset superior se almacena en s2 y (s2)+1. El resultado se almacena del siguiente modo en funcin del valor de entrada en el operando indicado en d y d+1: Cuando el valor de datos en s3 y (s3)+1 es inferior al valor de offset inferior en s1 y (s1)+1, se almacena el resultado de la sustraccin s3, (s3)+1 - s1, (s1)+1 en el operando indicado en d y d+1. Cuando el valor de datos en s3 y (s3)+1 es superior al valor de offset superior en s2 y (s2)+1, se almacena el resultado de la sustraccin s3, (s3)+1 - s2, (s2)+1 en el operando indicado en d y d+1. Cuando el valor de datos en s3 y (s3)+1 se encuentra dentro de ambos rangos de offset, se almacena el valor de 0 en el operando indicado en d y d+1.
1 2
Valor de salida Valor de entrada 3 Valor de salida (d+1, d) 4 Valor de entrada ((s3)+1, s3) 5 Offset de entrada inferior (negativo) ((s1)+1, s1) 6 Valor de salida = 0 7 Offset de entrada superior (positivo) ((s2)+1, s2)
BAND0E4
El valor indicado en s1 y (s1)+1, en s2 y (s2)+1, s3 y en (s3)+1 puede encontrarse entre -2147483648 y 2147483647. Cuando el resultado de sustraccin abandona el rango entre -2147483648 y 2147483647, se ejecuta el siguiente proceso: Al pasar por inferior del valor -2147483648 se ejecuta el resto de la sustraccin empezando con 2147483647. Por ejemplo, cuando en s3 y (s3)+1 se almacena el valor de -2147483648 y al sustraer s1 y (s1)+1 con el valor de 1000, resulta -2147483648 - 1000 = 80000000H - 3E8H = 7FFFFC18H = 2147482648. Al pasar por sobre el valor 2147483647, se ejecuta el resto de la sustraccin empezando con -2147483648.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El valor indicado en s1 ((s1)+1) resulta mayor al valor indicado en s2 ((s2)+1) (cdigo de error 4100).
7 414
Ejemplo 1
BANDP En el siguiente programa con flanco positivo de X0, se sustrae de los datos BCD en X20 a X2F, el valor de offset inferior (negativo) 1000 y el valor de offset superior (positivo) 1000. El resultado se almacena en D1. Cuando el valor en D0 es mayor a 1000, se ingresa en D0 el valor de -1000. Cuando el valor en D0 es inferior a -1000, se ingresa en D1 el valor de D0 - (-1000). Cuando el valor en D0 se encuentra entre -1000 y 1000, se almacena el valor de 0 en D1.
Plano de contactos
BAND_MB1; BAND_KB1; BAND_IB1
Ejemplo 2
DBANDP En el siguiente programa con flanco positivo de X0, se sustrae de los datos BCD en X20 a X3F, el valor de offset inferior (negativo) 10000 y el valor de offset superior (positivo) 10000. El resultado se almacena en D10 y D11. Cuando el valor en D0 y D1 es mayor a 10000, se ingresa en D10 y D11 el valor D0, D1 -10000. Cuando el valor en D0 y D1 es inferior a -10000, se ingresa en D10 y D11 el valor D0, D1 - (10000). Cuando el valor en D0 y D1 se encuentra entre -10000 y 10000, se almacena el valor de 0 en D10 y D11.
Plano de contactos
BAND_MB2, BAND_KB2, BAND_IB2
7 415
ZONE, ZONEP, DZONE, DZONEP

7.13.3 ZONE, ZONEP, DZONE, DZONEP
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q

Operandos MELSEC Q
Registro de archivo


Palabra



Otros
Error Flag
Pasos
s1 s2 s3 d
SM0
GX IEC Developer
Plano de contactos
ZONE_ME1, ZONE_KE1, ZONE_IE1
GX Developer
ZONE_GE1
Variables
Operando s1 s2 s3 d
Valor de comando Valor de offset negativo que se suma al valor de entrada. Valor de offset positivo que se suma al valor de entrada. Valor de entrada con el cual se aplica el valor de offset. Direccin del operando en el cual se almacena la suma del valor de entrada y del valor de offset.
Tipo de datos
BIN 16 bits
7 416
Funcionamiento
Offset de salida de datos binarios de 16 y 32 bits ZONE Offset de salida de datos binarios de 16 bits
La instruccin ZONE suma un valor de offset negativo y positivo al nmero binario de 16 bits en el operando indicado en s3. El valor negativo de offset se almacena en s1, mientras que el valor positivo de offset se almacena en s2. El resultado se almacena del siguiente modo en funcin del valor de entrada en el operando indicado en d: Cuando el valor de datos en s3 es inferior a 0, se almacena el resultado de la adicin s3 + s1 en el operando indicado en d. Cuando el valor de datos en s3 es superior a 0, se almacena el resultado de la adicin s3 + s2 en el operando indicado en d. Cuando el valor de datos en s3 es igual a 0, se almacena el valpr de 0 en el operando indicado en d.
1 2
Valor de salida Valor de entrada 3 Valor de salida (d) 4 Valor de entrada (s3) 5 Offset de salida superior (positivo) (s2) 6 Valor de entrada = 0 7 Offset de salida inferior (negativo) (s1)
ZONE0E4
El valor indicado en s1, s2 y s3 puede encontrarse entre -32768 y 32767. Cuando el resultado de adicin abandona el rango entre -32768 y 32767, se ejecuta el siguiente proceso: Al pasar por inferior del valor 32768, se ejecuta el resto de la operacin empezando con 32767. Por ejemplo, cuando en s3 se almacena el valor de 32768 y al sumar s1 con el valor de -100, resulta -32768 + (-100) = 8000H + FF9CH = 7F9CH = 32668. Al pasar por sobre el valor 32760, se ejecuta el resto de la adicin empezando con -32768.
7 417

DZONE Offset de salida de datos binarios de 32 bits
La instruccin DZONE suma un valor de offset negativo y positivo al nmero binario de 32 bits en el operando indicado en s3 y (s3)+1. El valor de offset negativo se almacena en s1 y (s1)+1, mientras que el valor de offset positivo se almacena en s2 y (s2)+1. El resultado se almacena del siguiente modo en funcin del valor de entrada en el operando indicado en d y d+1: Cuando el valor de datos en s3 y (s3)+1 es inferior a 0, se almacena el resultado de la adicin s3, (s3)+1 + s1, (s1)+1 en el operando indicado en d y d+1. Cuando el valor de datos en s3 y (s3)+1 es superior a 0, se almacena el resultado de la adicin s3, (s3)+1 + s2, (s2)+1 en el operando indicado en d y d+1. Cuando el valor de datos en s3 y (s3)+1 es igual a 0, se almacena el valor de 0 en el operando indicado en d y d+1.
1 2
Valor de salida Valor de entrada 3 Valor de salida (d+1, d) 4 Valor de entrada ((s3)+1, s3) 5 Offset de salida superior (positivo) ((s2)+1, s2) 6 Valor de entrada = 0 7 Offset de salida inferior (negativo) ((s1)+1, s1)
ZONE0E4
El valor indicado en s1 y (s1)+1, en s2 y (s2)+1, s3 y en (s3)+1 puede encontrarse entre -2147483648 y 2147483647. Al pasar por inferior del valor - 2147483648, se ejecuta el resto de la operacin empezando con 2147483647. Por ejemplo, cuando en s3 y (s3)+1 se almacena el valor de -2147483648 y al sumar s1 y (s1)+1 con el valor de -1000, resulta -2147483648 + (-1000) = 80000000H +FFFFFC18H = 7FFFFC18H = 2147482648. Al pasar por sobre el valor 2147483647, se ejecuta el resto de la adicin empezando con 2147483648.
7 418
Ejemplo 1
ZONEP En el siguiente programa con flanco positivo de X0, se suma a los datos BCD en X20 a X2F, el valor de offset negativo 1000 y el valor de offset positivo 100. El resultado se almacena en D1. Cuando el valor en D0 es mayor a 0, se ingresa en D0 el valor de +100. Cuando el valor en D0 es inferior a 0, se ingresa en D1 el valor de D0 + (-100). Cuando el valor en D0 es igual a 0, se almacena el valor de 0 en D1.
Plano de contactos
ZONE_MB1, ZONE_KB1, ZONE_IE1
Ejemplo 2
DZONEP En el siguiente programa con flanco positivo de X0, se suma a los datos BCD en X20 a X3F, el valor de offset negativo 10000 y el valor de offset positivo 10000. El resultado se almacena en D10 y D11. Cuando el valor en D0 y D1 es mayor a 0, se ingresa en D10 y D11 el valor D0, D1 +10000. Cuando el valor en D0 y D1 es inferior a 0, se ingresa en D10 y D11 el valor D0, D1 + (-10000). Cuando el valor en D0 y D1 es igual a 0, se almacena el valor de 0 en D10 y D11.
Plano de contactos
ZONE_MB2, ZONE_KB2, ZONE_IE2
7 419
7.14

Las instrucciones de conmutacin posibilitan la conmutacin entre los bloquesw de registros de archivo y entre los nombres de archivo en registros de archivo. La siguiente tabla contiene una vista sinptica de las instrucciones.
Funcin
Instruccin MELSEC en el Editor MELSEC RSET
Instruccin MELSEC en el editor IEC RSET_MD
Conmutacin entre bloques de registros de archivo RSETP
RSET_K_MD RSET_P_MD RSET_K_P_MD
Conmutacin entre archivos en registros de archivo Conmutacin entre archivos para datos de comentario en registros de archivo
QDRSET QDRSETP QCDSET QCDSETP
QDRSET_M QDRSET_P_MD QCDSET_M QCDSET_P_MD
7.14.1
7 420
RSET, RSETP
7.14.1
RSET, RSETP
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos internos (Sistema, Usuario) Bit s
Operandos MELSEC Q
Palabra
Registro de archivo
Palabra

Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
RSET_ME1, RSET_KE1, RSET_IE1
GX Developer
RSET_GE1
Variables
Operando s
Valor de comando Direccin del bloque de registro de archivo o del operando en el cual se almacena esta direccin.
7 421
RSET, RSETP
Funcionamiento
Conmutacin entre bloques de registro de archivo RSET Instruccin de conmutacin para bloques de registro de archivo
La instruccin RSET conmuta de un bloque de registro de archivos que se utiliza en un programa, al bloque de registro de archivos con la direccin indicada en s. Despus de la conmutacin se utilizan todos los registros de archivos utilizados del programa de ejecucin (R0 - R32767) del bloque al cual se conmut.
1 2
Procesamiento con acceso a registro de archivos Archivo utilizado por el programa 3 Seleccin del bloque de registro de archivos (s) 4 Bloque 0 5 Bloque 1 6 Bloque n
RSET0E1
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: En la direccin indicada en s, no se encuentra ningn bloque de registro de archivos (cdigo de error 4100). En el bloque de registro direccionado en s, no se encuentran registros de archivo (cdigo de error 4101).
7 422
RSET, RSETP
Ejemplo
RSETP En el siguiente programa con flanco positivo de SM400, se comparan los registros de archivos R0 en el bloque de registro de archivos 0 y 1. Los bloques de registros de archivos 0 y 1 se direccionan mediante una instruccin RSET. Ambos registros de archivos R0 se leen mediante la instruccin MOV. Cuando el valor de R0 (bloque 0) es igual a R0 (bloque1), se activa la salida Y40. Cuando el valor de R0 (bloque 0) es inferior a R0 (bloque1), se activa la salida Y41. Cuando el valor de R0 (bloque 0) es superior a R0 (bloque1), se activa la salida Y42.
Plano de contactos
1 2
Bloque 0 Bloque 1 3 Y41 se activa, ya que D0 es inferior a D1

RSET_MB1, RSET_KB1, RSET_IB1, RSET0B1
7 423
QDRSET, QDRSETP
7.14.2 QDRSET, QDRSETP
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1

Operandos MELSEC Q
Registro de archivo
Constantes $
Otros
Error Flag
Pasos
s
1
SM0
2 + n1)
n = (Cantidad de caracteres en el nombre de archivo/2) = Cantidad de caracteres adicionales. (Las posiciones despus de la coma se redondean.)
GX IEC Developer
Plano de contactos
QDRSEME1, QDRSEKE1, QDRSEIE1
GX Developer
QDRSEGE1
Variables
Operando s
Valor de comando
Tipo de datos
Direccin de la unidad de disco y nombre del archivo en el cual se encuentra el Secuencia de archivo de registro al cual se conmuta, o bien del operando en el cual se caracteres almacenan estos datos.
7 424
QDRSET, QDRSETP
Funcionamiento
Conmutacin entre archivos de registro de archivo QDRSET Instruccin de conmutacin para archivos de registro de archivo
La instruccin QDRSET conmuta de un archivo de registro de archivos utilizado en el programa hacia el archivo de registro de archivo indicado en s. Despus de la conmutacin se utilizan todos los registros de archivos utilizados del programa de ejecucin (R0 - R32767) del bloque 0 del archivo de registro de archivo al cual se conmut. La conmutacin entre los bloques se ejecuta con una instruccin RSET.
1 2
Procesamiento con acceso a registro de archivos Seleccin de la unidad de disco y del archivo (s) 3 Unidad de disco 1, archivo A 4 Unidad de disco 1, archivo B 5 Unidad de disco 1, archivo C 6 Unidad de disco 2, archivo A 7 Unidad de disco 3, archivo A 8 Unidad de disco 4, archivo A
QDRSE0E1
Se pueden direccionar 4 unidades de disco (1 - 4). La direccin de unidad de disco 0 no puede asignarse, ya que esta rea se encuentra reservada para la memoria interna. La extensin .QDR no debe indicarse al indicar el archivo de registro de archivo. La seleccin del archivo de registro de archivo se elimina nuevamente mediante indicacin del valor de 0 en el cdigo hexadecimal (00H) como nombre de archivo de registro de archivo. Los archivos de registro de archivo a los cuales se conmut con la instruccin QDRSET, tienen prioridad de procesamiento incluso en aquellos casos donde las direcciones de unidad de disco y los nombres de archivo de registro de archivo se indican en los parmetros.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El archivo de registro de archivo no se encuentra en la unidad de disco indicada en s (cdigo de error 2410).
7 425
QDRSET, QDRSETP
Ejemplo QDRSET/QDRSETP
En el siguiente programa con flanco positivo de X0, se conmuta al archivo de registro de archivo ABC.QDR en la unidad de disco 1. Durante el perodo de activacin de X1, se conmuta al archivo de registro de archivo DEF.QDR en la unidad de disco 3.
Plano de contactos
QDRSEMB1, QDRSEKB1, QDRSEIB1
7 426
QCDSET, QCDSETP
7.14.3
QCDSET, QCDSETP
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1

Operandos MELSEC Q
Registro de archivo
Constantes $
Otros
Error Flag
Pasos
s
1
SM0
2 + n1)
n = (Cantidad de caracteres en el nombre de archivo/2) = Cantidad de caracteres adicionales. (Las posiciones despus de la coma se redondean.)
GX IEC Developer
Plano de contactos
QCDSEME1, QCDSEKE1, QCDSEIE1
GX Developer
QCDSEGE1
Variables
Operando s
Valor de comando
Tipo de datos
Direccin de la unidad de disco y nombre del archivo en el cual se encuentra el Secuencia de archivo de comentario al cual se conmuta, o bien del operando en el cual se caracteres almacenan estos datos.
7 427
QCDSET, QCDSETP
Funcionamiento
Conmutacin entre archivos de comentario QCDSET Instruccin de conmutacin para archivos de comentario
La instruccin QCDSET conmuta de un archivo de comentarios utilizado en el programa hacia el archivo de comentarios indicado en s. Despus de la conmutacin se utilizan todos los datos de comentario utilizados por el programa de ejecucin, al cual se conmut.
1 2
Procesamiento con acceso a datos de comentario Seleccin de la unidad de disco y del archivo de comentario (s) 3 Unidad de disco 1, archivo de comentario A 4 Unidad de disco 1, archivo de comentario B 5 Unidad de disco 1, archivo de comentario C 6 Unidad de disco 2, archivo de comentario A 7 Unidad de disco 3, archivo de comentario A 8 Unidad de disco 4, archivo de comentario A
QDRSE0E1
Se pueden direccionar 4 unidades de disco (1 - 4). La direccin de unidad de disco 0 no puede asignarse, ya que esta rea se encuentra reservada para la memoria interna. La extensin .QCD no debe indicarse al indicar el archivo de comentario. La seleccin del archivo de comentario se elimina nuevamente mediante indicacin del valor de 0 en el cdigo hexadecimal (00H) como nombre de archivo de registro de archivo. Los archivos de comentario a los cuales se conmut con la instruccin QCDSET, tienen prioridad de procesamiento incluso en aquellos casos donde las direcciones de unidad de disco y los nombres de archivo de comentario se indican en los parmetros.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El archivo de comentario no se encuentra en la unidad de disco indicada en s (cdigo de error 2410).
7 428
QCDSET, QCDSETP
Ejemplo
QCDSET/QCDSETP En el siguiente programa con flanco positivo de X0, se conmuta al archivo de comentario ABC.QCD en la unidad de disco 1. Durante el perodo de activacin de X1, se conmuta al archivo de comentario DEF.QCD en la unidad de disco 3.
Plano de contactos
QCDSEMB1, QCDSEKB1, QCDSEIB1
7 429
7.15
Con las instrucciones de reloj es posible leer y escribir datos de reloj, ejecutar operaciones de clculo con los datos de reloj y modificar el formato de datos de los datos de reloj. La siguiente tabla contiene una vista sinptica de las instrucciones.
Funcin
Instruccin MELSEC en el Editor MELSEC DATERD
Instruccin MELSEC en el editor IEC DATERD_MD DATERD_P_MD DATEWR_MD DATEWR_P_MD DATEPLUS_M DATEPLUSP_M DATEMINUS_M DATEMINUSP_M SECOND_M SECONDP_M HOUR_M HOURP_M
Lectura de datos de reloj DATERDP DATEWR Escritura de datos de reloj DATEWRP DATE+ Adicin de datos de reloj DATE+P DATESustraccin de datos de reloj DATE-P Cambio del formato de datos de los datos de reloj de hrs., min. y seg. hacia segundos Cambio del formato de datos de los datos de reloj de segundos hacia hrs., min. y seg. SECOND SECONDP HOUR HOURP
7.15.1
7 430
DATERD, DATERDP
7.15.1
DATERD, DATERDP
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Registro de archivo
Constantes
Otros
Error Flag
Pasos
GX IEC Developer
Plano de contactos
DATERME1, DATERKE1, DATERIE1
GX Developer
DATERGE1
Variables
Operando Valor de comando Primera direccin del operando en el cual se almacenan los datos de reloj ledos.
Tipo de datos MELSEC BIN 16 bits IEC Secuencia de bits [0.0,6] de ANY16
7 431
DATERD, DATERDP
Funcionamiento Lectura de datos de reloj DATERD Instruccin de lectura
La instruccin DATERD lee el ao, mes, da, hora, minuto, segundo y da de la semana del reloj interno de la CPU y almacena estos datos de reloj en formato de datos binarios en el operando indicado en d+0 (Array_d[1]) hasta d+6 (Array_d[7]). La asignacin de los registros a los datos de reloj se indica en la siguiente ilustracin: d+0, Array_d[1] = Ao (1) d+1, Array_d[2] = Mes (Enero = 1, Diciembre = 12)(2) d+2, Array_d[3] = Da (3) d+3, Array_d[4] = Hora (reloj de 24 horas)(4) d+4, Array_d[5] = Minuto (5) d+5, Array_d[6] = Segundo (6) d+6, Array_d[7] = Da de la semana (7)
El reloj de CPU se identifica en la ilustracin con 8.
DATER0E1
La siguiente tabla contiene los rangos de valores de los datos de reloj almacenados en d+0 (Array_d[1]) hasta d+6 (Array_d[7]).
datos de reloj Rango de entrada Operandos

1
Ao
1)
Mes 1 - 12 d+1 (Array_d[1])
Da 1 - 31 d+2 (Array_d[2])
Hora 0 - 23 d+3 (Array_d[3])
Minuto 0 - 59 d+4 (Array_d[4])
Segundo 0 - 59 d+5 (Array_d[5])
Da de semana 0-6 d+6 (Array_d[6])
d+0 (Array_d[0])
Rango de valor de 0 a 99 en una CPU de QnA, 1980 a 2079 en una CPU del System Q
En el almacenamiento de la indicacin del ao se almacenan solamente las posiciones de uno y decimales en una CPU de QnA (por ejemplo, 1995 = 95). En una CPU del System Q se almacena el nmero de ao como cifra de cuatro posiciones. El da de la semana almacenado en D+6 (Array_d[7]), se indica con un 0 a 6. La asignacin de los das de la semana se indica en la siguiente tabla.
Da de semana Valores de memoria
Domingo 0
Lunes 1
Martes 2
Mircoles 3
Jueves 4
Viernes 5
Sbado 6
Los aos bisiestos se consideran automticamente por el reloj de la CPU.
7 432
DATERD, DATERDP
Ejemplo 1
DATERD (QnA-CPU) En el siguiente programa se leen los datos de reloj del reloj interno de la CPU y se emiten mediante las salidas Y47 - Y67 como datos BCD del siguiente modo, durante el perodo de activacin del SM400: Y60 - Y67 = Mes Y58 - Y5F = Da Y50 - Y57 = Hora Y48 - Y4F = Minuto Y40 - Y47 = Segundo
datos de reloj Operandos
Ao D0 (var_D0[0])
Mes D1 (var_D0[1])
Da D2 (var_D0[2])
Hora D3 (var_D0[3])
Minuto D4 (var_D0[4])
Segundo D5 (var_D0[5])
Da de semana D6 (var_D0[6])
Plano de contactos
1 2
datos de reloj Mes 3 Da, Hora 4 Minuto, Segundo

DATERMB1, DATERKB1, DATERIB1, DATER0B1
7 433
DATERD, DATERDP
INDICACIN
7 434
DATERD, DATERDP
Ejemplo 2
DATERD (CPU del System Q) En el siguiente programa se leen los datos de reloj del reloj interno de la CPU y se emiten mediante las salidas Y47 - Y67 como datos BCD del siguiente modo, durante el perodo de activacin del SM400: Y70 - Y7F =Ao Y60 - Y67 = Tag Y50 - Y57 = Minuto Y44 - Y47 = Da de semana Y68 - Y6F = Mes Y58 - Y5F = Hora Y48 - Y4F = Segundo
Datos de reloj Operandos
Ao D0
Mes D1
Da D2
Hora D3
Minuto D4
Segundo D5
Da de semana D6
Plano de contactos
BCD
Y7F-------Y78 Y77-------70 2 0 0 0
D0 D1
2000 12 24 12 57 39 0 BIN
Y6F-------Y68 Y67-------Y60 1 2 2 4
1
2000, 12, 24, 12 : 57 : 39, Sonntag
D2 D3 D4 D5 D6
3 4
Y5F-------Y58 Y57-------Y50 1 2 5 7
Y4F-------Y48 Y47-------Y40 3 9 0
1 2
datos de reloj Ao 3 Mes, Da 4 Hora, Minuto, 5 Segundo, Da de semana

DATERGB2, DATERLB2, DATER0B2
7 435
DATEWR, DATEWRP
7.15.2 DATEWR, DATEWRP
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Registro de archivo
Otros DY
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
DATEWME1, DATEWKE1, DATEWIE1
GX Developer
DATEWGE1
Variables
Tipo de datos MELSEC IEC Secuencia de bits [0.0,6] de ANY16
Primera direccin del operando en el cual se almacenan los datos a BIN 16 bits escribir en el reloj interno de la CPU.
7 436
DATEWR, DATEWRP
Funcionamiento
Escritura de datos de reloj DATEWR Instruccin de escritura
La instruccin DATEWR escribe en el reloj interno de la CPU, los datos de reloj ao, mes, da, hora, minuto, segundo y da de la semana que se almacenaron en los operandos indicados en s+0 (Array_s[1]) a s+6 (Array_s[7]). Los datos de reloj se almacenan en formato de datos binarios. La asignacin de los registros a los datos de reloj que se escriben en el reloj interno de la CPU, se indica en la siguiente ilustracin: s+0, Array_s[1] = Ao (1) s+1, Array_s[2] = Mes (Enero = 1, Diciembre = 12)(2) s+2, Array_s[3] = Da (3) s+3, Array_s[4] = Hora (reloj de 24 horas, 0 a 23 hrs)(4) s+4, Array_s[5] = Minuto (5) s+5, Array_s[6] = Segundo (6) s+6, Array_s[7] = Da de semana (7)
El reloj de CPU se identifica en la ilustracin con 8.
DATEW0E1
La siguiente tabla contiene los rangos de valores de los datos de reloj almacenados en s+0 (Array_s[1]) hasta s+6 (Array_s[7]).
datos de reloj Rango de entrada Operandos
1
Ao
1)
Mes 1 - 12 s+1 (Array_s[1])
Da 1 - 31 s+2 (Array_s[2])
Hora 0 - 23 s+3 (Array_s[3])
Minuto 0 - 59 s+4 (Array_s[4])
Segundo 0 - 59 s+5 (Array_s[5])
Da de semana 0-6 s+6 (Array_s[6])
s+0 (Array_s[0])
Rango de valor de 0 a 99 en una CPU de QnA, 1980 a 2079 en una CPU del System Q
La CPU de QnA almacena solamente las posiciones de uno y decimales en las indicaciones de ao (por ej. 1995 = 95). En una CPU del System Q se almacena la indicacin de ao con cuatro posiciones. El da de la semana almacenado en s+6 (Array_s[7]), se indica con un 0 a 6. La asignacin de los das de la semana se indica en la siguiente tabla.
Da de semana Valores de memoria Domingo 0 Lunes 1 Martes 2 Mircoles 3 Jueves 4 Viernes 5 Sbado 6
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Los datos de reloj indicados en s+0 (Array_s[1]) hasta s+6 (Array_s[7]) se encuentran fuera del rango de valores (cdigo de error 4100).
7 437
DATEWR, DATEWRP
Ejemplo 1 DATEWRP (CPU de QnA)
En el siguiente programa con flanco positivo de X40, se escriben en el reloj interno de la CPU, los datos de reloj pendientes en las salidas X0 a X2F, en el formato de datos BCD. Las entradas se asignan a los datos del reloj del siguiente modo. X28 - X2F = Ao X20 - X27 = Mes X18 - X1F = Da X10 - X17 = Hora X8 - XF = Minuto X0 - X7 = Segundo
datos de reloj Operandos
Ao D0 (var_D0[0])
Mes D1 (var_D0[1])
Da D2 (var_D0[2])
Hora D3 (var_D0[3])
Segundo D5 (var_D0[5])
Plano de contactos
1 2
Ao, Mes Da, Hora 3 Minuto, Segundo 4 Datos de reloj

DATEWME1, DATEWKE1, DATEWIE1, DATEW0B1
7 438
DATEWR, DATEWRP
INDICACIN
Este ejemplo de programa no es ejecutable sin definicin de variables en el cabezal de la Unidad de Organizacin de Programa (POE). Como consecuencia pueden presentarse mensajes de error del compilador y controlador. Mayores informaciones se encuentran en el Cap. 3.5.2 Direccionamiento de secuencia de bits y registro en el GX IEC Developer de estas Instrucciones de Programacin.
7 439
DATEWR, DATEWRP
Ejemplo 2 DATEWRP (CPU del System Q)
En el siguiente programa con flanco positivo de X40, se escriben en el reloj interno de la CPU, los datos de reloj pendientes en las salidas X0 a X2F, en el formato de datos BCD. Las entradas se asignan a los datos del reloj del siguiente modo. X30 - X3F = Ao X28 - X2F = Mes X20 - X27 = Da X18 - X1F = Hora X10 - X17= Minuto X8 - XF = Segundo
Datos de reloj Operandos
Ao D0
Mes D1
Da D2
Hora D3
Minuto D4
Segundo D5
Da de semana D6
Plano de contactos
X3F-------X38 X37-------X30
BIN
1 2 3
0 D0 2000 12 24 12 57 39 0 BIN
X2F-------X28 X27-------x20 1 2 2 4
D1 D2 D3
5
2000, 12, 24, 12 : 57 : 39, Sonntag
X1F-------X18 X17-------X10 1 2 5 7
D4 D5 D6
XF-------X8
X7-------X4 0
4
1 2
Ao Mes, Da 3 Hora, Minuto 4 Segundo, Da de semana 5 Datos de reloj

DATEWGB2, DATEWLB2, DATEW0B2
7 440
DATE+, DATE+P
7.15.3
DATE+, DATE+P
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit s1 s2 d Palabra

Registro de archivo

Constantes
Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
DATEPME1, DATEPKE1, DATEPIE1
GX Developer
DATEPGE1
Variables
Operando s1 s2 d Valor de comando Datos de reloj a los cuales se suma. Datos de reloj que se suman. Primera direccin del operando en el cual se almacenan los datos de reloj del resultado de adicin.
Tipo de datos MELSEC IEC Secuencia de bits [0.0,2] de ANY16
BIN 16 bits
7 441
DATE+, DATE+P
Funcionamiento Adicin de datos de reloj DATE+ Instruccin de adicin
La instruccin DATE+-suma los datos de reloj que se encuentran en el operando a partir de s1, a los datos que se encuentran a partir del operando s2. Los datos de reloj del resultado de adicin se almacenan en los operandos a partir de d. La siguiente tabla contiene los rangos de valores de los datos de reloj almacenables en s1+0 hasta s1+2 (Array_s1[1] Array_s1[3]), s2+0 hasta s2+2 (Array_s2[1] Array_s2[3]) y d+0 hasta d+2 (Array_d[1] Array_d[3]).
Datos de reloj Rango de entrada Operandos Operandos Operandos
Ao
Mes
Da
Hora 0 - 23 s1+0 (Array_s1[0]) s2+0 (Array_s2[0]) d+0 (Array_d[0])
Minuto 0 - 59 s1+1 (Array_s1[1]) s2+1 (Array_s2[1]) d+1 (Array_d[1])
Segundo 0 - 59 s1+2 (Array_s1[2]) s2+2 (Array_s2[2]) d+2 (Array_d[2])
Da de semana
1 2
Hora Minuto 3 Segundo
En la siguiente ilustracin se suma a la hora de 6 horas, 32 minutos y 40 segundos ((s1)+0 (s1)+2, (Array_s1[1] Array_s1[3])), luego la hora de 7 horas, 48 minutos y 10 segundos ((s2)+0 (s2)+2, (Array_s2[1] Array_s2[3])) y el resultado de 14 horas, 20 minutos y 50 segundos se alamcena en d+0 bis d+2 ((Array_d[1] Array_d[3])).
DATEP0E1
1 2

DATEP0E2
7 442
DATE+, DATE+P
Cuando el resultado de la adicin de dos datos de hora resulta mayor a 24 horas, se sustraen automticamente 24 horas del resultado para obtener una indicacin correcta de la hora. El resultado de la adicin de la hora de 14 horas, 20 minutos y 30 segundos y de la hora de 20 horas, 20 minutos y 20 segundos es 34 horas, 40 minutos y 50 segundos, como se indica en la siguiente ilustracin. Este resultado no puede visualizarse como hora. Mediante la sustraccin de 24 horas, el resultado es 10 horas, 40 minutos y 50 segundos (10:40:50 en el da siguiente).
1 2

DATEP0E3
INDICACIN
Mayores informaciones acerca de la entrada de horas, minutos y segundos se encuentran en el prrafo Escritura de datos de reloj.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Los datos de reloj indicados en (s1)+0 hasta (s1)+2 ((Array_s1[1] Array_s1[3])) y (s2)+0 hasta (s2)+2 ((Array_s2[1] Array_s2[3])) se encuentran fuera del rango de valores.
7 443
DATE+, DATE+P
Ejemplo DATE+P
En el siguiente programa con flanco positivo de X20, se leen los datos de reloj del reloj interno de la CPU con una instruccin DATERDP y se almacenan en los registros D0 a D6 (primera ilustracin despus del ejemplo de programa). A las horas, minutos y segundos de estos datos de reloj se suma una hora (D10, D11, D12) con la instruccin DATE+P. El resultado se almacena en D100 a D102 (segunda ilustracin despus del ejemplo de programa).
Datos de reloj Operandos Operandos Operandos Operandos
Ao D0 (var_D0[0])
Mes D1 (var_D0[1])
Da D2 (var_D0[2])
Hora D3 (var_D0[3]) D20 (var_D0[0]) D10 (var_D10[0])
Minuto D4 (var_D0[4]) D21 (var_D0[1]) D11 (var_D10[1])
Segundo D5 (var_D0[5]) D22 (var_D0[2]) D12 (var_D10[2])
D100 D101 D102 (var_D100[0]) (var_D100[1]) (var_D100[2])
Plano de contactos
DATEPMB1, DATEPIB1, DATEPKB1
INDICACIN
Este ejemplo de programa no es ejecutable sin definicin de variables en el cabezal de la Unidad de Organizacin de Programa (POE). Mayores informaciones se encuentran en el prrafo 3.5.2 Direccionamiento de secuencia de bits y registro en el GX IEC Developer de estas Instrucciones de Programacin. Como consecuencia pueden emitirse mensajes de error del compilador y controlador.
7 444
DATE+, DATE+P
La siguiente ilustracin muestra la lectura de los datos de reloj con una instruccin DATERDP.
1 2
Reloj de CPU de QnA Ao 3 Mes (Enero = 1, Diciembre = 12) 4 Da 5 Hora (reloj de 24 horas) 6 Minuto 7 Segundo 8 Da de semana 9 Datos de hora
DATEP0B2
La siguiente ilustracin muestra la adicin ejecuta con la instruccin DATE+P.
1 2

DATEP0B1
7 445
DATE-, DATE-P
7.15.4 DATE-, DATE-P
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit s1 s2 d Palabra

Registro de archivo

Otros DY
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
DATEMME1, DATEMKE1,DATEMIE1
GX Developer
DATEMGE1
Variables
Operando s1 s2 d Valor de comando Primera direccin del operando en el cual estn almacenados los datos de reloj con los cuales se ejecuta la sustraccin. Primera direccin del operando en el cual estn almacenados los datos de reloj que se sustraen. Primera direccin del operando en el cual se almacenan los datos de reloj del resultado de sustraccin.
BIN 16 bits
Secuencia de bits [0.0,2] de ANY16
7 446
DATE-, DATE-P
Funcionamiento
Sustraccin de datos de reloj DATEInstruccin de sustraccin
La instruccin DATE sustrae de los datos de reloj que se encuentran en los operandos a partir de s2, los datos de reloj que se encuentran en los operandos a partir de s1. Los datos de reloj del resultado de sustraccin se almacenan en los operandos a partir de d. La siguiente tabla contiene los rangos de valores de los datos de reloj almacenables en (s1)+0 hasta (s1)+2 (Array_s1[1] Array_s1[3]), (s2)+0 hasta (s2)+2 (Array_s2[1] Array_s2[3]) y d+0 hasta d+2 (Array_d[1] Array_d[3]).
Datos de reloj Rango de entrada
Ao
Mes
Da
Hora 0 - 23
Minuto 0 - 59
Segundo 0 - 59
Da de semana
Datos de reloj Operandos Operandos Operandos
Ao
Mes
Da
Hora s1+0 (Array_s1[0]) s2+0 (Array_s2[0]) d+0 (Array_d[0])
Minuto s1+1 (Array_s1[1]) s2+1 (Array_s2[1]) d+1 (Array_d[1])
Segundo s1+2 (Array_s1[2]) s2+2 (Array_s2[2]) d+2 (Array_d[2])
Da de semana
1 2

DATEM0E1
En la siguiente ilustracin se sustrae la hora de 3 horas, 50 minutos y 10 segundos ((s2)+0 (s2)+2 (Array_s2[1] Array_s2[3])) de la hora de 10 horas, 40 minutos y 20 segundos ((s1)+0 - (s1)+2 (Array_s1[1] Array_s1[3])) y el resultado de 6 horas, 50 minutos y 10 segundos se almacena en d+0 bis d+2 (Array_d[1] Array_d[3]).
1 2

DATEM0E2
7 447
DATE-, DATE-P
Cuando el resultado de la sustraccin de dos datos de hora resulta negativo, se suman automticamente 24 horas al resultado para obtener una indicacin correcta de la hora. El resultado de la sustraccin de la hora de 10 horas, 42 minutos y 12 segundos, de la hora de 4 horas, 50 minutos y 32 segundos es -6 horas, 8 minutos y 20 segundos, como se indica en la siguiente ilustracin. Este resultado no puede visualizarse como hora. Mediante la adicin de 24 horas, el resultado es 18 horas, 8 minutos y 20 segundos (18:08:20 en el da anterior).
1 2

DATEM0E3
INDICACIN
Mayores informaciones acerca de la entrada de horas, minutos y segundos se encuentran en el prrafo Escritura de datos de reloj.
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Los datos de reloj indicados en (s1)+0 hasta (s1)+2 (Array_s1[1] Array_s1[3]) y (s2)+0 hasta (s2)+2 (Array_s2[1] Array_s2[3]) se encuentran fuera del rango de valores.
Fuentes de error
7 448
DATE-, DATE-P
Ejemplo
DATE-P En el siguiente programa con flanco positivo de X1C, se leen los datos de reloj del reloj interno de la CPU con una instruccin DATERDP y se almacenan en los registros D100 a D106 (primera ilustracin despus del ejemplo de programa). De las horas, minutos y segundos de estos datos de reloj se sustraen 10 horas (D10), 40 minutos (D11) y 10 Segundos (D12) mediante la instruccin DATE-P. Al resultado negativo de sustraccin de -8 horas, 41 minutos y 10 segundos se suman 24 horas. El resultado de 16 horas, 41 minutos y 10 segundos (16:41:10 del da anterior) se almacena en R10 hasta R12 (segunda ilustracin despus del ejemplo de programacin).
Datos de reloj Operandos Operandos Operandos Operandos
Ao
Mes
Da
Hora
Minuto
Segundo
Da de semana
D100 D101 D102 D103 D104 D105 D106 (var_D100[0]) (var_D100[1]) (var_D100[2]) (var_D100[3]) (var_D100[4]) (var_D100[5]) (var_D100[6]) D1000 D1001 D1002 (var_D1000[0]) (var_D1000[1]) (var_D1000[2]) D10 (var_D10[0]) R10 (var_R10[0]) D11 (var_D10[1]) R11 (var_R10[1]) D12 (var_D10[2]) R12 (var_R10[2])
Plano de contactos
DATEMMB1, DATEMIB1, DATEMKB1
INDICACIN
Este ejemplo de programa no es ejecutable sin definicin de variables en el cabezal de la Unidad de Organizacin de Programa (POE). Como consecuencia pueden presentarse mensajes de error del compilador y controlador. Mayores informaciones se encuentran en el Cap. 3.5.2 Direccionamiento de secuencia de bits y registro en el GX IEC Developer de estas Instrucciones de Programacin.
7 449
DATE-, DATE-P
1 2
DATEM0B2
La siguiente ilustracin muestra la sustraccin ejecutada con la instruccin DATE-P.
1 2

DATEM0B1
7 450
SECOND, SECONDP, HOUR, HOURP
7.15.5
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit Palabra Registro de archivo MELSECNET/10 Directo J\ Bit Palabra Mdulos especiale Registro de ndice s Zn U\G SECOND s d

Otros
Error Flag
Pasos
SM0 3
HOUR s d

SM0 3
GX IEC Developer
Plano de contactos
SECONME1, SECONKE1, SECONIE1
GX Developer
SECONGE1
Variables
Operando Valor de comando SECOND s d Horas, minutos, segundos Segundos HOUR s d Segundos Horas, minutos, segundos
BIN 16/32 bits
Secuencia de bits [0.0,2] de ANY16 ANY32
ANY32 BIN 16/32 bits Secuencia de bits [0.0,2] de ANY16
7 451

Funcionamiento Conversin de formatos de datos de reloj SECOND
Conversin de horas, minutos y segundos hacia segundos
La instruccin SECOND convierte los datos de reloj de formato de horas que se encuentran en los operandos s+0 (Array_s[1]) hasta s+2 (Array_s[3]), al formato de segundos y almacena el resultado en los operandos indicados en d y d+1. La siguiente tabla contiene los rangos de valores de los datos de reloj almacenables en los operandos s+0 (Array_s[1]) hasta s+2 (Array_s[3]).
Datos de reloj Rango de entrada Ao Mes Da Hora 0 - 23 Minuto 0 - 59 Segundo 0 - 59 Da de semana
Datos de reloj Operandos Operandos
Ao
Mes
Da
Hora s+0 (Array_s[0])
Minuto s+1 (Array_s[1])
Segundo s+2 (Array_s[2]) d+0 (Array_d[0]) a d+1 (Array_d[1])
Da de semana
1 2
Hora Minuto 3 Segundo 4 Valor convertido en segundos

SECON0E1
En la siguiente ilustracin se convierten 4 horas, 29 minutos y 31 segundos hacia 16171 segundos.
1 2

SECON0E2
7 452

Conversin de segundos en horas, minutos y segundos
HOUR
La instruccin HOUR convierte los datos de reloj del formato de segundos, en los cuales se encuentran los operandos s+0 hasta s+1, al formato de horas. La siguiente tabla contiene los rangos de valores de los datos de reloj almacenables en d+0 (Array_d[1]) hasta d+2 (Array_d[3]).
Datos de reloj Rango de entrada
Ao
Mes
Da
Hora 0 - 23
Minuto 0 - 59
Segundo 0 - 59
Da de semana
Ao
Mes
Da
Hora d+0 (Array_d[0])
Minuto d+1 (Array_d[1])
Segundo d+2 (Array_d[2]) s+0 (Array_s[0]) a s+1 (Array_s[1]
Da de semana
Valor a convertir en segundos
2 Hora 3 Minuto 4
Segundo
HOUR0E1
En la siguiente ilustracin se convierten 45325 segundos en 12 horas, 35 minutos y 25 segundos.
Valor a convertir en segundos
2 Hora 3 Minuto 4 Segundo

HOUR0E2
7 453

Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Los datos de reloj indicados en s+0 (Array_s[1]) hasta s+2 (Array_s[3]) en la instruccin SECOND o bien en indicados en s+0 y s+1 en la instruccin HOUR, se encuentran fuera del rango de valores (cdigo de error 4100).
Ejemplo 1
SECONDP En el siguiente programa con flanco positivo de X20, se leen los datos de reloj del reloj interno de la CPU con una instruccin DATERDP y se almacenan en los registros D10 a D16 (primera parte de la ilustracin despus del ejemplo de programa). Las horas D20, los minutos D21 y los segundos D22 de estos datos de relojs se convierten en segundos con la instruccin SECONDP. El resultado se almacena en D100 y D101 (segunda parte de la ilustracin despus del ejemplo de programa).
Datos de reloj Operandos Operandos Operandos
Ao D10 (var_D10[0])
Mes D11 (var_D10[1])
Da D12 (var_D10[2])
Hora D13 (var_D10[3]) D20 (var_D0[0])
Minuto D14 (var_D10[4]) D21 (var_D0[1])
Segundo D15 (var_D10[5]) D22 (var_D0[2]) D100 (var_D10[0]) a D101 (var_D10[1])
Plano de contactos
SECONMB1, SECONKB1, SECONIB1
7 454
1 2
HOUR0B1
La siguiente ilustracin muestra la conversin en segundos ejecutada con la instruccin SECONDP.
1 2

HOUR0B2
7 455

Ejemplo 2 HOURP
En el siguiente programa con flanco positivo de X20, se convierten los segundos almacenados en D0 y D1 hacia horas, minutos y segundos. El resultado se almacena en los operandos indicados en parntesis.
Ao
Mes
Da
Hora D0 (var_D0[1])
Segundo D2 (var_D0[3]) D100 (var_D100[0])
Da de semana
a D101 (var_D100[1])
Plano de contactos
1 2
Valor a convertir en segundos Hora 3 Minuto 4 Segundo

SECONMB2, SECONKB2, SECONIB2, HOUR0B3
INDICACIN
7 456
Instrucciones para equipos perifricos
7.16

Las instrucciones para los equipos perifricos posibilitan la emisin de mensajes a equipos perifricos y la entrada de datos mediante teclado a los equipos perifricos.
Funcin Emisin de mensajes a equipos perifricos Entrada por teclado de datos para equipos perifricos
Instruccin MELSEC en el Editor MELSEC MSG PKEY
Instruccin MELSEC en el editor IEC MSG_M PKEY_M
7.16.1
7 457
MSG
7.16.1 MSG
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit s Palabra
Registro de archivo
Constantes $
Otros
Error Flag
Pasos
GX IEC Developer
Plano de contactos
MSG__ME1, MSG__KE1, MSG__IE1
GX Developer
MSG__GE1
Variables
Operando s
Valor de comando
Tipo de datos
Datos de secuencias de caracteres que se indican en el equipo perifrico o bien Secuencia de la primera direccin del operando en cual se almacenan estos datos. caracteres
7 458
MSG
Funcionamiento
Emisin de mensajes para equipos perifricos MSG Instruccin de emisin
La instruccin MS emite la secuencia de caracteres, que se encuentran en los operandos a partir de s, como mensaje a un equipo perifrico indicado en el modo de terminal. El fin de la secuencia de caracteres se marca por el cdigo de caracter "00H".
1 2
Caracter N 2, 4,..., (n+1) El cdigo de caracter "00H" marca el fin de la secuencia de caracteres 3 Caracter N 1, 3,..., n 4 Indicacin de las secuencias de caracteres (mensajes) a un equipo perifrico
MSG_0E1
Se puede indicar un mximo de 64 caracteres en la pantalla del equipo perifrico. Los datos de la secuencia de caracteres indicada en s, se almacenan en los registros de diagnstico SD738 hasta SD773 (rango de memoria para mensajes). Durante la ejecucin de la instruccin MSG se activa el rel interno de diagnstico SM738 (seal de ejecucin de la instruccin MSG). Al activarse el rel interno SM738, no se ejecuta ninguna otra instruccin MSG. Despus de la ejecucin completa de la instruccin MSG, esto quiere decir, despus de la indicacin de todos los caracteres en la pantalla del equipo perifrico, se repone el rel interno de diagnstico SM738 y se elimina el contenido (secuencia de caracteres) del registro de diagnstico SD738 hasta SD773 (se sobreescribe con el cdigo de caracteres "00H").
7 459
MSG
Ejemplo MSG
En el siguiente programa se enva la secuencia de caracteres "TOSOU LINE READY" como mensaje a la pantalla de un equipo perifrico y se visualiza al activarse el X0.
Plano de contactos
MSG__MB1, MSG__KB1, MSG__IB1, MSG_0B1
7 460
PKEY
7.16.2
PKEY
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit d Palabra
Registro de archivo
Otros U
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
PKEY_ME1, PKEY_KE1, PKEY_IE1
GX Developer
PKEY_GE1
Variables
Operando d
Valor de comando Primera direccin del operando en el cual se almacena la secuencia de caracteres ingresada.
7 461
PKEY
Funcionamiento Entrada por teclado de datos a equipos perifricos PKEY Instruccin de entrada
La instruccin PKEY elimina las palabras de datos en los operandos indicados en d+0 a d+17 y se activa el rel interno de diagnstico SM736 (seal de ejecucin de la instruccin PKEY). Adicionalmente se activa el rel interno de diagnstico SM737 (seal de recepcin de datos de teclado). Cuando termina la ejecucin de la instruccin PKEY, se leen los datos de teclado (caracteres) ingresados por el equipo perifrico determinado en el modo de terminal y se escriben en el formato ASCII en los operandos indicados en d+0 a d+17. Con la reposicin de la condicin de ejecucin de la instruccin PKEY se reponen tambin los rels internos SM736 y SM737. El rel interno SM737 se activa cuando el equipo perifrico recibe un caracter ingresado por el teclado, y se repone al almacenar los datos de entrada por teclado por la CPU de QnA. Al estar activado el rel interno SM737, no pueden recibirse datos de entrada por teclado del equipo perifrico. La entrada por teclado en el equipo perifrico se termina al recibir la secuencia de caracteres "CR". Se puede ingresar un total de32 caracteres. Despus de la entrada de 32 caracteres se interrumpe la recepcin de datos de entrada por teclado por el equipo perifrico sin haber recibido la secuencia de caracteres "CR". El almacenamiento de los datos de entrada por teclado (caracteres) en los operandos indicados en d+1 a d+17 se explica en la siguiente ilustracin.
d d+1 d+2 d+3 d+15 d+16 d+17
00H
2
1 2
Contador 2 hasta seal 32 3 1 hasta seal 31 4 Cantidad de caracteres ingresados (valor de datos binario) 5 Mx. 16 caracteres 6 El cdigo de caracter "00H" marca el fin de la secuencia de caracteres ingresada (cantidad de caracteres ingresados: impar = byte de valor superior, par = byte de valor inferior)
PKEY0E1
La instruccin PKEY no puede ejecutarse en dos o ms posiciones en forma simultnea. En caso de querer ejecutar la instruccin PKEY en dos o ms posiciones, debe realizarse un interlock con el rel interno SM736 (seal de ejecucin de la instruccin PKEY) para evitar una ejecucin simultnea.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Se intent almacenar los datos de entrada por teclado que se encuentran fuera del rango previsto para el almacenamiento de los operandos indicados en d+0 a d+17 (cdigo de error 4101).
7 462
PKEY
Ejemplo
PKEY Al activar el X0, en el siguiente programa se almacena en los registros D1 a D10, la secuencia de caracteres "TOSOU LINE READY" ingresada en el equipo perifrico mediante el teclado.
Plano de contactos
1 2
Datos de entrada Almacenamiento de los datos ingresados

PKEY_MB1, PKEY_KB1, PKEY_IB1, PKEY0B1
7 463
7.17
Las instrucciones de programacin posibilitan la conmutacin de programas en diferentes modos de programa. La siguiente tabla contiene una vista sinptica de las instrucciones.
Funcin Conmutacin de programas al modo standby Conmutacin de programas al modo standby con reposicin de las salidas Conmutacin de programas al modo de una ejecucin de programa por ciclo Conmutacin de programas al modo de una velocidad inferior de procesamiento
Instruccin MELSEC en el Editor MELSEC PSTOP PSTOPP POFF POFFP PSCAN PSCANP PLOW PLOWP
Instruccin MELSEC en el editor IEC PSTOP_M PSTOPP_M POFF_M POFFP_M PSCAN_M PSCANP_M PLOW_M PLOWP_M
INDICACIN
Le rogamos controlar su versin disponible del GX IEC Developers, para determinar si esta versin soporta estas instrucciones.
7.17.1
7 464
PSTOP, PSTOPP
7.17.1
PSTOP, PSTOPP
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1

Operandos MELSEC Q
Registro de archivo
Constantes $
Otros
Error Flag
Pasos
s
1
SM0
2 + n1)
n = (Cantidad de caracteres en el nombre de programa/2) = Cantidad de caracteres adicionales. (Las posiciones despus de la coma se redondean.)
GX IEC Developer
Plano de contactos
PSTOPME1, PSTOPKE1, PSTOPIE1
GX Developer
PSTOPGE1
Variables
Operando s
Valor de comando Secuencia de caracteres con el nombre del archivo de programa que se conmuta al modo standby, o bien primera direccin del operando en el cual se almacenan estos datos.
7 465
PSTOP, PSTOPP
Funcionamiento Conmutacin de programa al modo standby PSTOP Instruccin de conmutacin para el modo standby
La instruccin PSTOP conmuta el archivo de programa indicado en s, al modo de standby. En este modo se ejecuta el archivo de programa solamente despus de su llamada. La conmutacin a este modo se posibilita solamente en los archivos de programa que estn almacenados en la memoria interna (unidad de disco 0). La conmutacin al modo standby se aplica solamente despus de procesar la instruccin END. Esta instruccin tiene prioridad de procesamiento incluso en tales casos donde se indica el modo de ejecucin en los parmetros. En la denominacin del archivo de programa no debe indicarse la extensin .QPG, ya que este tipo de archivo se refiere automticamente.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: No existe el archivo de programa indicado por el nombre de archivo (cdigo de error 2410). PSTOPP En el siguiente programa con flanco positivo de X0, se conmuta el archivo de programa "ABC" al modo standby.
Ejemplo
Plano de contactos
PSTOPMB1, PSTOPKB1, PSTOPIB1
7 466
POFF, POFFP
7.17.2
POFF, POFFP
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1

Operandos MELSEC Q
Registro de archivo
Constantes $
Otros
Error Flag
Pasos
s
1
SM0
2 + n1)
GX IEC Developer
Plano de contactos
POFF_ME1, POFF_KE1, POFF_IE1
GX Developer
POFF_GE1
Variables
Operando s
Valor de comando Primera direccin del operando en el cual se indica el nombre del archivo de programa que se conmuta al modo standby al reponerse las salidas.
7 467
POFF, POFFP
Funcionamiento
Conmutacin de programa al modo standby con reposicin de las salidas POFF, Instruccin de conmutacin para el modo standby con salidas repuestas
La instruccin POFF conmuta el archivo de programa indicado en s, al modo de standby con reposicin de las salidas. En este modo se conmutan las salidas y bobinas referidas por el archivo de programa a un estado que simula que no se hayan activadas las condiciones de ejecucin para las instrucciones que activan estos contactos y bobinas. A continuacin se ejecuta la conmutacin al modo standby. La conmutacin a este modo de programa se posibilita solamente en los archivos de programa que estn almacenados en la memoria interna (unidad de disco 0). La conmutacin al modo standby con reposicin de las salidas se aplica solamente despus de procesar la instruccin END. Esta instruccin tiene prioridad de procesamiento incluso en tales casos donde se indica el modo de ejecucin en los parmetros. En la denominacin del archivo de programa no debe indicarse la extensin .QPG, ya que este tipo de archivo se refiere automticamente.
INDICACIN
Al utilizar una instruccin POFF, se reponen las bobinas referidas por la instruccin OUT (vase el funcionamiento).
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: No existe el archivo de programa indicado por el nombre de archivo (cdigo de error 2410). POFFP En el siguiente programa con flanco positivo de X0, se conmuta el archivo de programa "ABC" al modo standby con la reposicin de las salidas. En este modo se conmutan las salidas y bobinas referidas por el archivo de programa ABC a un estado que simula que no se hayan activadas las condiciones de ejecucin para las instrucciones que activan estos contactos y bobinas. A continuacin se conmuta el archivo de programa "ABC" al modo standby.
Ejemplo
Plano de contactos
POFF_MB1, POFF_KB1, POFF_IB1
7 468
PSCAN, PSCANP
7.17.3
PSCAN, PSCANP
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1

Operandos MELSEC Q
Registro de archivo
Constantes $
Otros DY
Error Flag
Pasos
s
1
SM0
2 + n1)
GX IEC Developer
Plano de contactos
PSCANME1, PSCANKE1, PSCANIE1
GX Developer
PSCANGE1
Variables
Operando s
Valor de comando Secuencia de caracteres con el nombre del archivo de programa que se conmuta al modo de una ejecucin de programa por ciclo, o bien primera direccin del operando en el cual se almacenan estos datos.
7 469
PSCAN, PSCANP
Funcionamiento
Conmutacin de programa al modo de una ejecucin de programa por ciclo PSCAN Instruccin de conmutacin para el modo de una ejecucin de programa por ciclo La instruccin PSCAN conmuta el archivo de programa indicado en s, al modo de una ejecucin de programa por ciclo. En este modo se ejecuta el programa una vez por cada ciclo de programa. La conmutacin a este modo se posibilita solamente en los archivos de programa que estn almacenados en la memoria interna (unidad de disco 0). La conmutacin al modo de una ejecucin de programa por ciclo se aplica solamente despus de procesar la instruccin END. Esta instruccin tiene prioridad de procesamiento incluso en tales casos donde se indica el modo de ejecucin en los parmetros. En la denominacin del archivo de programa no debe indicarse la extensin .QPG, ya que este tipo de archivo se refiere automticamente.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: No existe el archivo de programa indicado por el nombre de archivo (cdigo de error 2410). PSCANP En el siguiente programa con flanco positivo de X0, se conmuta el archivo de programa "ABC" al modo de una ejecucin por programa por ciclo.
Ejemplo
Plano de contactos
PSCANMB1, PSCANKB1, PSCANIB1
7 470
PLOW, PLOWP
7.17.4
PLOW, PLOWP
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1

Operandos MELSEC Q
Registro de archivo
Constantes $
Otros
Error Flag
Pasos
s
1
SM0
2 + n1)
GX IEC Developer
Plano de contactos
PLOW_ME1, PLOW_KE1, PLOW_IE1
GX Developer
PLOW_GE1
Variables
Operando s
Valor de comando Secuencia de caracteres con el nombre del archivo de programa que se conmuta al modo de velocidad inferior de procesamiento o bien primera direccin del operando en el cual se almacenan estos datos.
7 471
PLOW, PLOWP
Funcionamiento
Conmutacin de programa al modo de velocidad inferior de procesamiento PLOW Instruccin de conmutacin para el modo de velocidad inferior de procesamiento La instruccin PLOW conmuta el archivo de programa indicado en s, al modo de velocidad inferior de procesamiento. En este modo se ejecuta el programa con velocidad inferior de procesamiento. La conmutacin a este modo se posibilita solamente en los archivos de programa que estn almacenados en la memoria interna (unidad de disco 0). La conmutacin al modo de velocidad inferior de procesamiento se aplica solamente despus de procesar la instruccin END. Esta instruccin tiene prioridad de procesamiento incluso en tales casos donde se indica el modo de ejecucin en los parmetros. En la denominacin del archivo de programa no debe indicarse la extensin .QPG, ya que este tipo de archivo se refiere automticamente.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: No existe el archivo de programa indicado por el nombre de archivo (cdigo de error 2410). Dentro del archivo de programa indicado se encuentra una instruccin CHK (cdigo de error 4235).
Ejemplo
PLOWP En el siguiente programa con flanco positivo de X0, se conmuta el archivo de programa "ABC" al modo de velocidad inferior de procesamiento.
Plano de contactos
PLOW_MB1, PLOW_KB1, PLOW_IB1
7 472
Otras instrucciones
7.18
Otras instrucciones
En este prrafo se encuentran las instrucciones para la activacin y reposicin de WDT y posiciones de transferencia para la predeterminacin de los ciclos de ejecucin, instrucciones para la escritura, asignacin de una direccin para el direccionamiento directo, lectura y entrada de diferentes datos en y desde diferentes memorias. La siguiente tabla contiene una vista sinptica de las instrucciones.
Funcin Reposicin del temporizador de vigilancia Activacin y reposicin de un dgito de arrastre Predeterminacin de ciclos de ejecucin Lectura directa de un byte
Instruccin MELSEC en el Editor MELSEC WDT STC CLC DUTY ZRRDB ZRRDBP ZRWRB
Instruccin MELSEC en el editor IEC WDT_M STC_M CLC_M DUTY_M ZRRDB_M ZRRDBP_M ZRWRB_M ZRWRBP_M ADRSET_M ADRSETP_M KEY_MD ZPUSH_M ZPUSHP_M ZPOP_M ZPOPP_M EROMWR_M EROMWRP_M
Escritura directa de un byte ZRWRBP Almacenamiento del operando que debe referirse indirectamente Entrada por teclado valores numricos Salvaguardia de los contenidos de registro de ndice en un registro Recuperacin de los contenidos de registro de ndice desde un registro Escritura de datos en un Registro EEPROM ADRSET ADRESETP KEY ZPUSH ZPUSHP ZPOP ZPOPP EROMWR EROMWRP
INDICACIN
Las instrucciones ADRSET y ADRSETP pueden utilizarse solamente en la programacin con el GX Developer.
7.18.1
7 473
WDT, WDTP
7.18.1 WDT, WDTP
Otras instrucciones
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
AnA + MELSECNET/10
H (16#) P
ndice
Pasos
Operandos MELSEC A
Carry Flag
Error Flag
M9010 M9012 M9011

1 1
La cantidad de pasos en caso de utilizacin de una CPU de AnA, AnAS o AnU CPU (AnA + MELSECNET/10) se indica en el prrafo 3.10.2 Con una CPU de AnA, AnAS y AnU de estas Instrucciones de Programacin.
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit Palabra Registro de archivo MELSECNET/10 Directo J\ Bit Palabra Mdulos especiale Registro de ndice s Zn U\G Constantes Otros Error Flag Pasos
GX IEC Developer
Plano de contactos
WDT__ME1, WDT__KE1, WDT__IE1
GX Developer
WDT__GE
Variables
Operando
Valor de comando
Tipo de datos
7 474
Otras instrucciones Reposicin de temporizadores de vigilancia WDT Reposicin
WDT, WDTP
Funcionamiento
La instruccin WDT repone el temporizador de vigilancia (WDT) en un programa de ejecucin. La instruccin debe programarse solamente cuando el tiempo de ciclo del programa de ejecucin entre el paso de programa 0 y la instruccin END/FEND sobrepasa el perodo prescrito del temporizador de vigilancia bajo determinadas condiciones. Cuando el tiempo de ciclos sobrepasa el valor prescrito del temporizador de vigilancia en cada ciclo de programa, debe modificarse el ajuste de parmetros del temporizador de vigilancia. El valor nominal del temporizador de vigilancia debe seleccionarse de tal modo que el perodo t1 (entre paso 1 e instruccin WDT) y t2 (entre instruccin WDT y END/FEND) no sobrepase el valor nominal.
1Paso
0
WDT_0E1
La instruccin WDT puede utilizarse una cantidad discrecional de veces en un ciclo de programa. En la generacin de programa debe considerarse, sin embargo, que las salidas no se desactivan inmediatamente en caso de un fallo. Los valores del tiempo de ciclo de programa que se almacenaron en los registros, no se eliminan por la instruccin WDT. Por lo tanto, los valores almacenados en los registros pueden ser mayores a los valores WDT ajustados mediante los parmetros.
INDICACIN
Las CPUs de las series A3H, A3M, AnA, AnAS y AnU utilizan valores fijos para los temporizadores de vigilancia (Serie A).
7 475
STC, CLC
7.18.2 STC, CLC
Otras instrucciones
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Largo de bloque
H P (16#)
ndice
Pasos
Operandos MELSEC A
Carry Flag M9012
GX IEC Developer
Plano de contactos
STC__ME1, STC__KE1, STC__IE1
Variables
Operando
Valor de comando
Tipo de datos
7 476
Otras instrucciones
STC, CLC
Funcionamiento
Activacin y reposicin del carry flag STC Activacin del carry flag
En el carry flag se almacena el arrastre (0 1) en los procesos de rotacin y desplazamiento. El arrastre se indica como contacto en el programa mediante el rel interno especial M9012. Se activa el M9012 cuando el carry flag es igual a 1 y no se activa cuando el carry flag es igual a 0. Con la ejecucin de la instruccin STC se activa el carry flag (M9012) en forma obligatoria.
CLC
Reposicin del carry flag
La reposicin del carry flag se realiza despus de la ejecucin de la instruccin CLC. Simultneamente se repone el rel interno especial M9012. La instruccin STC/CLC se ejecuta una vez con flanco de seal ascendente de la condicin de entrada.
1Condicin 2
de ejecucin de la instruccin STC Condicin de ejecucin de la instruccin CLC 3Carry Flag (M9012) 4 Ejecucin nica
EXCON4.CDR
Ejemplo
STC, CLC En el siguiente programa con flanco positivo de M0, se suman los datos BCD de X0 a XF a los datos BCD de D0 y el resultado se almacena en D1. En caso que el resultado de la adicin es mayor a 9999, se activa el M1 y se ejecuta la instruccin STC (activacin del M9012). El carry flag no se activa cuando el resultado es menor o igual a 9999.
Plano de contactos
STC__MB1, STC__KB1, STC__IB1
7 477
DUTY
7.18.3 DUTY
Otras instrucciones
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X n1 n2 d

1
Largo de bloque
Constante K

Y M L
H P (16#)

ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag M9012
7 2 1
La cantidad de pasos en caso de utilizacin de una CPU AnA, AnAS o AnU CPU se indica en el prrafo 3.10.2 Con una CPU de AnA, AnAS y AnU de estas Instrucciones de Programacin. 2 La asignacin de ndice se posibilita solamente en combinacin con una CPU de A3H, A3M, AnA, AnAS y AnU.
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit n1 n2 d

1
Palabra

Registro de archivo


Palabra



Otros

Error Flag
Pasos
SM0
Solo SM420 a SM424 y SM430 a SM434
GX IEC Developer
Plano de contactos
D U T Y _ M E 1, DUTY_KE1, DUTY_IE1
GX Developer
DUTY_GE1
Variables
Operando n1 n2
Valor de comando Cantidad de ciclos en los cuales se activaron rels internos especiales/de diagnstico.
Tipo de datos
BIN 16 bits Cantidad de ciclos en los cuales se repusieron los rels internos especiales/de diagnstico. Direccin de rels internos especiales/de diagnstico (Serie A = M9020 M9024, Serie Q /System Q = SM420 - SM424 y SM430 - SM434). Bit
7 478
Otras instrucciones
DUTY
Funcionamiento
Definicin de ciclos de ejecucin de un operando DUTY Definicin de ciclos de ejecucin
La instruccin DUTY activa los operandos indicados en d (Serie A = M9020 a M9024, Serie Q/System Q = SM420 a SM424 y SM430 a SM434) para la cantidad de ciclos de programas indicada en n1 y los desactiva para la cantidad de ciclos de programas indicada en n2. El o bien los rels internos correspondientes (Serie A = Rels internos especiales, Serie Q/System Q = Rels internos de diagnstico) pueden utilizarse luego como condicin de entrada para las siguientes operaciones.
1 2
Cantidad de ciclos de programa con ejecucin Cantidad de ciclos de programa sin ejecucin
DUTY0E1
Los programas que se ejecutan una vez por ciclo de programa, utilizan los rels internos SM420 a SM424 (Serie Q y System Q). Los programas con velocidad inferior de procesamiento utilizan los rels internos SM430 a SM434 (Serie Q y System Q). Al inicio de un procesamiento (estado de inicializacin) estn desactivados los rels internos (Serie A = M9020 a M9024, Serie Q/System Q = SM420 a SM424 y SM430 a SM434). Cuando el valor en n1 = 0, se mantienen desactivados los rels internos. Cuando el valor en n2 = 0 y el valor en n1 es mayor a 0, se activan y se mantienen activados los rels internos. Los valores en n1, n2 y d se activan al llamarse la instruccin DUTY. El impulso de ciclo (rel interno) se activa o desactiva al alcanzar la instruccin END.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El operando indicado en d no es uno de los rels internos de la Serie A M9020 a M9024 o bien de los rels internos de la Serie Q/System Q SM420 a SM424 y SM430 a SM434 (cdigo de error 4101). Los valores en n1 y n2 son negativos (cdigo de error 4100).
7 479
DUTY
Ejemplo DUTY (Serie Q)
Otras instrucciones
En el siguiente programa con flanco positivo de X0, se activa el rel interno de diagnstico para un ciclo de programa y se repone para 3 ciclos. El proceso se repite mientras se ejecuta el procesamiento de programa (vase la indicacin abajo).
Plano de contactos
1 2
Un ciclo de programa con ejecucin Tres ciclos de programa sin ejecucin

DUTY_MB1, DUTY_KB1, DUTY_IB1
INDICACIN
Despus de la supresin de la condicin de ejecucin (X0 = AUS), sigue aplicndose el impulso de activacin de la instruccin DUTY y por lo tanto tambin la activacin/reposicin cclica del rel interno indicado. Para detenar la emisin del impulso de activacin, debe introducirse la siguiente parte de programa.
DUTYAB1
7 480
Otras instrucciones
ZRRDB, ZRRDBP
7.18.4
ZRRDB, ZRRDBP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit n d

Palabra

Registro de archivo


Palabra


Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
ZRRDBME1, ZRRDBME1, ZRRDBME1
GX Developer
ZRRDBGE1
Variables
Operando n d
Valor de comando Direccin de byte serial que se lee del registro de archivo. Operando en el cual se almacenan los bytes ledos.
7 481
ZRRDB, ZRRDBP
Funcionamiento Lectura directa de un byte de un registro de archivo ZRRDB Lectura de un byte
Otras instrucciones
La instruccin ZRRDB lee un byte de la direccin de byte indicada en n de un registro de archivo. La direccin de byte no denomina una direccin d bloque. El byte ledo se almacena en el byte de valor inferior del operando indicado en d. El byte de valor superior del operando indicado en d, se describe con el valor "00H".
ZR0 2 ZR32767 ZR32768 3 b15 b8b7 00H d ZR65535 ZR65536 5 4 b0
1 2
Direccin de byte serial rea de registro de archivo para bloque 0 3 rea de registro de archivo para bloque 1 4 rea de registro de archivo para bloque 2 5 Byte ledo
ZRRD0E1
Una asignacin de las direcciones de registro de archivo a las respectivas direcciones de byte seriales se indica en la siguiente ilustracin.
1 2
Rango de memoria para direcciones pares de byte (aqu, direccin 0 hasta direccin 5006) Rango de memoria para direcciones impares de byte (aqu, direccin 1 hasta direccin 5007)
ZRRD0E2
7 482
Otras instrucciones
ZRRDB, ZRRDBP
Por ejemplo, en caso de la indicacin de la direccin de byte 2356, se lee el byte de valor inferior del registro de archivo ZR11780.
1 2
Direccionamiento Almacenamiento
ZRRD0E1
Por ejemplo, en caso de la indicacin de la direccin de byte 43257 se lee el byte de valor inferior del registro de archivo ZR21628.
1 2
Direccionamiento Almacenamiento
ZRRD0E2
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: La direccin de operando indicada en d (direccin de byte serial) se encuentra fuera del rango previsto para el almacenamiento (cdigo de error 4101).
7 483
ZRRDB, ZRRDBP
Ejemplo ZRRDBP
Otras instrucciones
En el siguiente programa con flanco positivo de X0, se lee el byte de valor inferior del registro de archivo R16000 (direccin de byte 32000) y el byte de valor superior del registro de archivo R16003 (direccin de byte 32007) y se almacena en D100 y D101.
Plano de contactos
1 2
Direccin de byte serial 32000 (byte de valor inferior del registro de archivo R16000) Direccin de byte serial 32007 (byte de valor superior del registro de archivo R16003)
ZRRDBMB1, ZRRDBMB1, ZRRDBMB1, ZRRD0B1
7 484
Otras instrucciones
ZRWRB, ZRWRBP
7.18.5
ZRWRB, ZRWRBP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit n s

Palabra

Registro de archivo


Palabra



Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
ZRWRBME1, ZRWRBKE1, ZRWRBIE1
GX Developer
ZRWRBGE1
Variables
Operando n s
Valor de comando Direccin de byte serial en el cual se describe el registro de archivo. Operando en el cual se almacenan los datos a escribir.
7 485
ZRWRB, ZRWRBP
Funcionamiento Escritura directa de un byte en un registro de archivo ZRWRB Escritura de un byte
Otras instrucciones
La instruccin ZRRDB escribe el contenido del byte de valor inferior del operando indicado en s, que no denomina una direccin de bloque, en la direccin de byte serial indicada en s de un registro de archivo. Se omite el byte de valor superior del operando indicado en s.
1 2
Direccin de byte serial Direccionamiento 3 rea de registro de archivo para bloque 0 4 rea de registro de archivo para bloque 1 5 rea de registro de archivo para bloque 2 6 Escritura de datos 7 Este byte no se considera en el procesamiento de programa. 8 Byte a escribir
ZRWR0E1
Una asignacin de las direcciones de registro de archivo a las respectivas direcciones de byte seriales se indica en la siguiente ilustracin.
1 2
Rango de memoria para direcciones pares de byte (aqu, direccin 0 hasta direccin 5006) Rango de memoria para direcciones impares de byte (aqu, direccin 1 hasta direccin 5007)
ZRRD0E2
7 486
Otras instrucciones
ZRWRB, ZRWRBP
Por ejemplo en caso de indicar la direccin de byte 22340, se describe el byte de valor inferior del registro de archivo ZR 11170 con el contenido del byte de valor inferior del operando indicado en s.
1 2
Direccionamiento Escritura del byte 3 Este byte no se considera en el procesamiento de programa.

ZRWR0E3
Por ejemplo en caso de indicar la direccin de byte 43257, se describe el byte de valor superior del registro de archivo ZR 21628 con el contenido del byte de valor inferior del operando indicado en s.
1 2
Direccionamiento Escritura del byte 3 Este byte no se considera en el procesamiento de programa.

ZRWR0E4
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: La direccin de operando indicada en d (direccin de byte serial) se encuentra fuera del rango previsto para el almacenamiento (cdigo de error 4101).
7 487
ZRWRB, ZRWRBP
Ejemplo ZRWRBP
Otras instrucciones
En el siguiente programa con flanco positivo de X0, se escriben los contenidos de los bytes de valor inferior de los registros D100 y D101 en el byte de valor inferior del registro de archivo R16000 (direccin de byte 32000) y en el byte de valor inferior del registro de archivo R16003 (direccin de byte 32007).
Plano de contactos
1 2
Direccin de byte serial 32000 (byte de valor inferior del registro de archivo R16000) Direccin de byte serial 32007 (byte de valor superior del registro de archivo R16003) 3 Estos bytes nse consideran en el procesamiento.
ZRWRBMB1, ZRWRBKB1, ZRWRBIB1, ZRWR0B1
7 488
Otras instrucciones
ADRSET, ADRSETP
7.18.6
ADRSET, ADRSETP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q

Palabra

Registro de archivo

Otros
Error Flag
Pasos
SM0
ADRSEME1, ADRSEKE1, ADRSEE1
INDICACIN GX Developer
ADRSEBGE1
Variables
Operando s d
Valor de comando Operando que debe referirse mediante direccionamiento indirecto Operando en el cual se almacena la direccin del operando y que se refiere mediante direccionamiento indirecto
Tipo de datos Nombre de operando BIN 32 bits
Funcionamiento
Asignacin del operando para direccionamiento indirecto ADRSET Almacenamiento de la direccin de operando
El operando indicado en s, se almacena para el direccionamiento indirecto en el operando en d y d+1. En s no puede indicarse un operando de bit.
D0 se almacena en D100 y D101 para el direccionamiento indirecto.
El contenido de W0 se transmite a D0 mediante direccionamient indirecto. El caracter @ identifica el direccionamiento indirecto.
ADRSEAB1
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Se indic un operando no permitido (cdigo de error 4100).
7 489
KEY
7.18.7 KEY
Otras instrucciones
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
2
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit s n d1 d2

1
Palabra

Registro de archivo

Palabra
Otros
Error Flag
Pasos
SM0
Solo para X
GX IEC Developer
Plano de contactos
KEY__ME1, KEY__KE1, KEY__IE1
GX Developer
KEY__GE1
Variables
Tipo de datos MELSEC IEC Secuencia de bits [1.0,9] de BOOL ANY16 Secuencia de bits [1.0,3] de ANY16 BOOL
s n d1 d2
Primera direccin de los operandos de entrada (X) en los cuales se Bit ingresa el valor numrico. Cantidad de valores numricos que se ingresan. BIN 16 bits
Primera direccin del operando en el cual se almacenan los valores BIN 16 bits ingresados. Operando que se activa despus de terminar la entrada. Bit
7 490
Otras instrucciones
KEY
Funcionamiento
Entrada por teclado de valores numricos KEY Instruccin de entrada La instruccin KEY posibilita la entrada por teclado de los caracteres ASCII 0 (30H) a 9 (39H) y A (41H) a F (46H) a las entradas (X) indicadas en s+0 (Array_s[1]) a s+7 (Array_s[8]). Los valores introducidos en las entradas, se codifican en forma hexadecimal y se almacenan en los operandos indicados en (d1)+0 (Array_d1[1]) a (d1)+2 (Array_d1[3]). La cantidad de caracteres a introducir se indica en n.
2 n 1 S S+1 S+2 S+3 S+4 S+5 S+6 S+7 S+8
b15--b12 b11----b8 b7-----b4 b3-----b0 3 d1 (d1)+1 5 4 (d1)+2 6 7
"0" (30H ) - "9" (39H) "A" (41 H) - "F" (46H) 8
1 2
Cantidad de valores a ingresar Mdulo de entrada 3 Cantidad de valores ingresados 4 8. Caracter ingresado 5 5. Caracter ingresado 6 4. Caracter ingresado 7 1. Caracter ingresado 8 Seal Strobe
KEY_0E1
Por ejemplo, en la siguiente ilustracin se indica n con el valor de 5 y los valores 1 (31H) a 5 (35H) se ingresan en las entradas X10 a X18 del mdulo de entrada.
1 2
Mdulo de entrada Seal Strobe

KEY_0E2
7 491
KEY
Otras instrucciones
En la entrada de caracteres ASCII en las entradas (X) indicadas en s+0 (Array_s[1]) a s+7 (Array_s[8]), se codifican binariamente los caracteres con 8 bits segn la siguiente ilustracin.
Mdulo de entrada
KEY_0E3
Despus de la entrada de un caracter ASCII en s+0 (Array_s[1]) a s+7 (Array_s[8]) se activa la seal Strobe (s+8, Array_s[9]) para conectar internamente los datos de entrada. El tiempo que se activa o repone la seal Strobe, debe ser mayor al ciclo de programa. Cuando este tiempo es ms corto que un ciclo de programa, no se puede garantizar una conexin correcta de los datos de entrada.
1 2
Condicin de ejecucin para la instruccin KEY Activado durante ms de un ciclo 3 Desactivado durante ms de un ciclo 4 Seal Strobe (s+8, Array_s[9]) 5 Datos de entrada ASCII (s+0 a s+7, Array_s[1] a Array_s[8]) 6 Entrada por lectura de "1" 7 Entrada por lectura de "2" 8 Entrada por lectura de "3" 9 Entrada por lectura de "4"
KEY_0E4
La instruccin KEY puede ejecutarse solamente con la condicin de ejecucin activada. La condicin de ejecucin debe mantenerse activada hasta terminar la entrada de la cantidad de caracteres indicada en n.
7 492
Otras instrucciones
KEY
La cantidad de valores ingresados se almacena en (d1)+0 (Array_d[1]). El almacenamiento verdadero de los caracteres ASCII ingresados en los operandos indicados en (d1)+1 (Array_d[2]) y (d1)+2 (Array_d[3]) se ejecuta en forma de valores binarios hexadecimales, esto quiere decir que para cada caracter estn disponibles 4 bits. Los valores binarios hexadecimales de los caracteres 0H a FH van de "0000" a "1111".
1 2
Condicin de ejecucin para la instruccin KEY Seal Strobe (s+8, Array_s[9]) 3 Datos de entrada ASCII (s+0 a s+7, Array_s[1] a Array_s[8])
KEY_0E5
La cantidad de caracteres a ingresar e indicada en n, debe encontrarse entre 1 y 8. La conexin interna de los datos de entrada se termina y se activa el operando indicado en d2 cuando se ingres la cantidad de caracteres indicada en n o bien cuando se ingresa el cdigo de caracteres "00H". Las siguientes ilustraciones explican esto con mayor detalle. En este caso, se ingresa el valor de 5 para n. En la siguiente ilustracin se termina la entrada despus de 5 caracteres. En la ilustracin subsiguiente se termina la entrada despus del cdigo de caracter "00H".
1 2
Condicin de ejecucin para la instruccin KEY Seal Strobe (s+8, Array_s[9]) 3 Datos de entrada ASCII (s+0 a s+7, Array_s[1] a Array_s[8]) 4 Terminacin de la entrada de caracteres (se activa el operando indicado en d2)
KEY_0E6
7 493
KEY
Otras instrucciones
1 2
Condicin de ejecucin para la instruccin KEY Seal Strobe (s+8, Array_s[9]) 3 Datos de entrada ASCII (s+0 a s+7, Array_s[1] a Array_s[8]) 4 Terminacin de la entrada de caracteres (se activa el operando indicado en d2)
KEY_0E7
Antes de una nueva entrada de caracteres, debe eliminarse el contenido de los operandos indicados en (d1)+0 (Array_d1[1]) a (d1)+2 (Array_d[3]) y reponerse el operando indicado en d2. Al no eliminar o bien reponer estos operandos, no puede ejecutarse una nueva entrada de caracteres.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El operando indicado en, no es una entrada (X) (cdigo de error 4100). La cantidad de caracteres a ingresar e indicada en n, no se encuentra entre 1 y 8.
7 494
Otras instrucciones
KEY
Ejemplo
En el siguiente programa pueden ingresarse por teclado hasta 5 valores numricos mediante las entradas X20 (var_X20[0]) a X27 (var_X20[7]). Estos valores se almacenan con codificacin binaria hexadecimal en los registros D1 (var_D0[1]) y D2 (var_D0[2]). La cantidad de valores previamente ingresados se almacena en D0 (var_D0[0]). Antes de la ejecucin de la instruccin KEY se eliminan los registros D0 (var_D0[0]) a D2 (var_D0[2]) y se ingresa el valor de 5 para la cantidadde datos de entrada. Despus de la ejecucin de la instruccin KEY se repone el rel interno M10 (terminacin de la entrada). La seal Strobe se aplica en la entrada X28 (var_X20[8]).
Plano de contactos
1 2
Teclado numrico Mdulo de entrada 3 Seal Strobe

KEY__MB1, KEY__KB1, KEY__IB1, KEY_0B1
7 495
ZPUSH, ZPUSHP, ZPOP, ZPOPP

7.18.8 ZPUSH, ZPUSHP, ZPOP, ZPOPP
Otras instrucciones
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit d Palabra
Registro de archivo
Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
ZPUSHME1, ZPUSHKE1, ZPUSHIE1
GX Developer
ZPUSHGE1
Variables
Operando d
Valor de comando Primera direccin del operando en el cual se salvaguardan los contenidos de registro de ndice.
7 496
Otras instrucciones
Funcionamiento
Salvaguardia y recuperacin de los contenidos de registro de ndice ZPUSH Salvaguardia de contenidos de registro de ndice La instruccin ZPUSH salvaguarda los contenidos de los registros de ndice Z0 a Z15 de los operandos indicados a partir de d. Estos datos pueden recuperarse con la instruccin ZPOP. Las instrucciones pueden utilizarse en diferentes niveles (anidamiento) que se encuentran dentro de un bucle ZPUSH/ZPOP. En la aplicacin de las instrucciones en diferentes niveles (anidamiento) se requiere para cada ejecucin de la instruccin ZPUSH, un espacio con 18 registros con 16 bits en los operandos indicados a partir de d. Debido a este motivo debe disponerse un rango de memoria equivalente en las ejecuciones de la instruccin ZPUSH a partir de d. La siguiente ilustracin indica la distribucin del rango de memoria a partir de d.
1Cantidad 2
de salvaguardias realizadas Dos palabras de datos (interno del sistema) 3Primer nivel de anidamiento (mx. 18 palabras de datos) 4 Segundo nivel de anidamiento
ZPUSH0E1
ZPOP
Recuperacin de contenidos de registro de ndice
La instruccin ZPOP recupera los contenidos de registro de ndice salvaguardados mediante la instruccin ZPUSH. En esto se leen los datos a partir del rango de memoria indicado en d y se escriben nuevamente en los registros de ndice de contenido respectivos.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El rango de memoria de los operandos indicados a partir de n, ejecuta la lectura fuera del rango previsto para el almacenamiento (cdigo de error 4101). El contenido del operando indicado en d+0 (cantidad de salvaguardias realizadas) es 0 (cdigo de error 4100).
7 497

Ejemplo ZPUSH/ZPOP
Otras instrucciones
En el siguiente programa se salvaguardan con X0 los registros de ndice y se leen nuevamente con X1.
Plano de contactos
ZPUSHMB1, ZPUSHKB1, ZPUSHIB1
7 498
Otras instrucciones
EROMWR, EROMWRP
7.18.9
EROMWR, EROMWRP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit s d1 n d2

Palabra
Registro de archivo

Palabra
Otros U
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
EROMWME1, EROMWKE1, EROMWIE1
Variables
Operando s d1 n d2
Valor de comando Primera direccin del operando en el cual estn almacenados los datos a escribir. Primera direccin del registro de archivo EEPROM, en el cual se escribe. Cantidad de las palabras de datos a escribir. Operando que se activa despus de terminar la operacin de escritura.
Tipo de datos
BIN 16 bits
Bit
7 499
EROMWR, EROMWRP
Funcionamiento Escritura de datos en un registro de archivo EEPROM EROMWR/EROMWRP Instruccin de escritura
Otras instrucciones
La instruccin EROMWR escribe la cantidad indicada en n de palabras de datos en s, en el registro de archivo EEPROM indicado en d1. Despus de terminar la operacin de escritura, se activa el operando indicado en d2 y se repone automticamente despus de un ciclo. La instruccin EROMW se ejecuta hasta alcanzar la instruccin END. Durante este perodo pueden escribirse 64 palabras de datos en cada ciclo de procesamiento. La cantidad de ciclos de procesamiento resulta del cuociente redondeado de la divisin de la cantidad de palabras de datos indicada en n, por el valor de 64. Para la determinacin del tiempo de procesamiento debe basarse en un tiempo de ciclo de aprox. 10 ms en el procesamiento. Los datos indicados en s, no deben actualizarse durante el proceso de escritura. En este caso surge el riesgo de prdida de datos.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El rango de memoria de la cantidad indicada en n de palabras de datos, se encuentra fuera del rango previsto para el almacenamiento de los operandos indicados en s y d1 (cdigo de error 4101). El registro de archivo indicado en d1 no existe o bien no es registro de archivo EEPROM (cdigo de error 4101).
7 500
Bases
8
8.1
Instrucciones de enlace de datos

Bases
Una CPU de QnA(S) puede utilizarse en sistemas de red MELSECNET(II)/B/10. El sistema Q soporta el MELSECNET/10 y el MELSECNET/H.
INDICACIONES
Las denominaciones MELSECNET/10 y MELSECNET/H utilizadas, se aplican para las redes MELSECNET/10 y MELSECNET/H. La denominacin MELSECNET utilizada, se aplica para los sistemas de red MELSECNET(I), MELSECNET(II) y MELSECNET/B.
Mediante las instrucciones de enlace de datos, la CPU ingresa por lectura en la estacin host, los datos de las estaciones conectadas en el MELSECNET, MELSECNET/10 o MELSECNET/H.
8.2
Tipos de instruccin
Las instrucciones de enlace de datos se dividen en los siguientes cuatro grupos: 1. Instrucciones de actualizacin de datos (instrucciones de refrescamiento) Con estas instrucciones se actualizan los datos en los mdulos de red referidos. 2. Instrucciones extendidas de datos de enlace En estas instrucciones se trata de nuevas instrucciones de enlace de datos que se utilizan en combinacin con una CPU de QnA o bien una CPU del System Q. Para la comunicacin pueden utilizarse varios canales del mdulo de red. 3. Instrucciones de datos de enlace compatibles con la serie A Estas instrucciones son idnticas con las instrucciones extendidas de enlace de datos de las ACUPs. 4. Escritura y lectura de informaciones de routing Con estas instrucciones se posibilita la lectura y escritura de parmetros de routing en y desde las estaciones de rel y routing.
Para los sistemas MELSECNET y MELSECNET/10 pueden utilizarse solamente determinadas instrucciones de enlace de datos. Cules instrucciones pueden utilizarse en el MELSECNET/ 10, depende adems si la CPU en la estacin de destino es una CPU de la serie A o QnA, un System Q o bien una estacin externalizada de entrada y salida.
81
Tipos de instruccin
La siguiente tabla contiene una vista sinptica de las instrucciones de enlace de datos.
Segmentacin Instrucciones de actualizacin de datos de red (instrucciones de refrescamiento) Instrucciones extendidas de datos de enlace
Significado Instrucciones para actualizaciones de datos en mdulos de red. Lectura y escritura de datos de CPU en y desde las estaciones de destino en las redes de destino, transmisin de datos a mdulos de red en estaciones de destino en redes de destino, lectura de datos de CPU transmitidos mediante instruccin SEND, solicitud de datos para otras estaciones (operaciones de escritura/lectura con datos de reloj, operaciones RUN-/STOP), lectura y escritura de datos en y desde los mdulos especiales en las estaciones de entrada/salida transferidas. Lectura y escritura de datos de CPU en y desde las estaciones de destino en redes de destino, lectura y escritura de datos en y desde estaciones locales (solo hacia estaciones maestras), lectura y escritura de datos en y desde mdulos especiales en estaciones externalizadas de entrada y salida. Lectura y escritura de parmetros de routing (nmero de red y de estacin de la estacin de rel, nmero de estacin de la estacin de routing).
Instrucciones de datos de enlace compatibles con la serie A
Escritura y lectura de informaciones de routing
82
reas de escritura y lectura de datos
MELSECNET/10
8.3
8.3.1
reas de escritura y lectura de datos

MELSECNET/10
En el MELSECNET/10, la estacin HOST est habilitada para ejecutar operaciones de escritura y lectura con estaciones de la propia red y en caso de un direccionamiento correspondiente (parmetros de routing) tambin con estaciones de otras redes. Operaciones de escritura y lectura con estaciones en la propia red Para poder ejecutar operaciones de escritura y lectura con estaciones de la propia red, debe resultar idntico el nmero de red de la estacin de destino con el nmero del mdulo de red de la estacin HOST. Esta funcin se utiliza para leer y escribir datos en y desde cada estacin que se encuentra en la red de destino.
1 Estacin 2
que ejecuta la instruccin Operacin de lectura 3 Estacin de destino

DALIAB1
Operaciones de escritura y lectura con estaciones en otra red Para poder ejecutar operaciones de escritura y lectura con estaciones de otras redes, el nmero de red de la estacin referida debe ser diferente al nmero del mdulo de red de la estacin HOST. Una estacin en la red de la estacin HOST asume la funcin de una estacin de rel que direcciona las operaciones de escritura y lectura de la estacin referida en la otra red.
1 2
Estacin que ejecuta la instruccin Estaciones de rel (se requiere el ajuste de los parmetros de routing) 3 Operacin de lectura 4 Estacin de destino
DALIAB2
83
MELSECNET
8.3.2 MELSECNET
Instrucciones extendidas de enlace de datos
En el MELSECNET(I/II/B), una estacin maestra est habilitada para ejecutar operaciones de escritura y lectura con las estaciones locales y las estaciones externalizadas de entrada y salida.
Estacin maestra de escritura y lectura 3 Estacin local 4 Estacin externalizada de entrada y salida 5 Operacin de escritura y lectura con mdulos especiales
2 Operacin
DALIAB3
8.4

A continuacin se describen algunos puntos para la utilizacin de las instrucciones extendidas de enlace de datos para las CPUs de QnA y del System Q.
8.4.1
Ejecucin simultnea
Los mdulos de red para el sistema MELSECNET/10 disponen de 8 reas de comunicacin que pueden utilizarse por las instrucciones de enlace de datos. En la aplicacin de estos mdulos de red no resulta posible la ejecucin simultnea de varias instrucciones de enlace de datos en un rea de comunicacin. Cuando en una rea de comunicacin de la CPU deben ejecutarse varias instrucciones de enlace de datos, debe asegurarse un procesamiento sucesivo de las instrucciones a travs de un bloqueo con los operandos que se activan despus de la ejecucin completa de la respectiva instruccin de escritura y lectura.
8.4.2
Fin de transmisin de datos

En la utilizacin de las instruciones extendidas de enlace de datos puede indicarse si se confirma o bien no se confirma el fin de transmisin o bien procesamiento de datos. Confirmacin del fin de transmisin de datos La siguiente ilustracin muestra el modo en el cual se confirma el fin de procesamiento o bien de transmisin de datos cuando se escribieron los datos en el canal direccionado de la estacin de destino (en operaciones de lectura puede seleccionarse solamnente este modo).
1 2
Fuente de ejecucin Estacin de rel 3 Estacin de destino 4 Fin de procesamiento/transmisin

DALIAB4
84
Fin de transmisin de datos
Sin confirmacin del fin de transmisin de datos Las siguientes ilustraciones muestran el modo en el cual no se confirma el fin de procesamiento o bien de transmisin. Dentro de una red: El fin de procesamiento o bien de transmisin se alcanza cuando la estacin HOST ha enviado todos los datos.
1 Fuente 2
de ejecucin Estacin de destino 3 Fin de procesamiento/transmisin

DALIAB5
Entre diferentes redes: El fin de procesamiento o de transmisin se ha alcanzado cuando los datos enviados hayan alcanzado la estacin de rel en la red del HOST.
1 2
Fuente de ejecucin Estacin de rel 3 Estacin de destino 4 Fin de procesamiento/transmisin

DALIAB6
INDICACIONES
Se recomienda indicar y ejecutar el modo con la confirmacin del fin de transmisin de datos, para garantizar as un procesamiento correcto de los datos. Al indicar el modo sin confirmacin del fin de transmisin de datos, se avisa a la estacin transmitora el fin de transmisin despus de la transmisin de los datos sin importar si se hayan presentado errores durante durante la transmisin. Adems se avisa el error "Memora de bfer de entrada llena" por la estacin de destino cuando las instrucciones de enlace de datos se ejecutan por varias estaciones. Esto se aplica tambin en tales casos donde los datos se transmitieron correctamente. Sin embargo, la estacin transmitora termina la transmisin de datos en este caso.
85
8.5

Con las siguientes instrucciones de actualizacin de datos puede ejecutarse la actualizacin (refrescamiento) de los datos en los mdulos de red. La siguiente tabla contiene una vista sinptica de las instrucciones.
Funcin
Instruccin MELSEC en el editor MELSEC
Instruccin MELSEC en el editor IEC ZCOM_J_M
Estacin referida en el MELSECNET/10 QnA-CPU System Q ACPU Estacin exter- MELSECNET nalizada de entrada/salida
Instrucciones de actualizacin de datos (instrucciones de refrescamiento)
ZCOM
ZCOM_JP_M ZCOM_U_M ZCOM_UP_M
8.5.1
86
ZCOM
8.5.1
ZCOM
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit Palabra Registro de archivo MELSECNET/10 Directo J\ Bit Palabra Mdulos Registro especiale de ndice s Zn U\G Constantes K, H (16#) Otros Error Flag Pasos
SM0
GX IEC Developer
Plano de contactos
ZCOM_ME1, ZCOM_KE1, ZCOM_IE1,
GX Developer (QnA-CPU)
ZCOM1GE1
GX Developer (System Q)
ZCOM_GE1
Variables
Operando Jn Un
Valor de comando Nmero de red de estacin HOST.
Direccin cabezal de entrada y salida de la red de la estacin HOST.
87
ZCOM
Funcionamiento Actualizacin de datos de red ZCOM
Actualizacin de datos en mdulos de red
Cuando se ejecuta la instruccin ZCOM, la CPU interrumpe la ejecucin del programa de ejecucin y realiza una actualizacin de datos (refrescamiento) en los mdulos de red indicados co Jn y Un.
1 2
Ejecucin de la instruccin ZCOM Actualizacin de datos

ZCOM0E1
En los casos en los cuales el tiempo de ciclo del programa de ejecucin de la estacin HOST es mayor al tiempo de ciclo de las dems estaciones, se asegura mediante la aplicacin de la instruccin ZCOM que se enlazan correctamente los datos de las dems estaciones. La siguiente ilustracin muestra un ejemplo de la comunicacin de datos sin aplicacin de la instruccin ZCOM.
1 Programa 2
de la estacin de control Ciclo de la estacin de destino 3 Programa de la estacin normal

ZCOM0E2
La siguiente ilustracin muestra una comunicacin de datos con aplicacin de la instruccin ZCOM.
1 2
Programa de la estacin de control Ciclo de la estacin de destino 3 Programa de la estacin normal

ZCOM0E3
88
ZCOM
En los casos en los cuales el tiempo de ciclo de la estacin de destino es mayor al tiempo de ciclo del programa de ejecucin, no se puede mejorar la comunicacin de datos incluso al aplicar la instruccin ZCOM.
2 Tiempo
Programa de ejecucin de ciclo de la estacin de destino

ZCOM0E4
La instruccin ZCOM puede utilizarse una cantidad cualquiera de veces dentro de un programa de ejecucin. Sin embargo debe observarse que en cada ejecucin de una actualizacin, se prolonga el tiempo de ciclo del programa de ejecucin por el tiempo de ejecucin de la actualizacin de datos. En las siguientes operaciones no puede aplicarse la instruccin ZCOM: - Comunicacin entre CPU y los grupos constructivos perifricos. - Supervisin y control de las dems estaciones. - Lectura de la memoria bfer de los dems mdulos especiales mediante un mdulo de enlace de computador
INDICACIN
Con la entrada de "Un" pueden referirse no solamente los mdulos de red, sino tambin los mdulos especiales. Ya que en este caso se actualiza la memoria de bfer del mdulo especial, pueden reemplazarse as las instrucciones FROM/TO.
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El nmero de red indicado no est enlazado con la estacin HOST (cdigo de error 4102). El mdulo en la direccin indicada de entrada/salida no es un mdulo de red o bien de enlace (cdigo de error 2111).
Fuentes de error
INDICACIONES
Para ejecutar exclusivamente un procesamiento global de datos, debe utilizarse la instruccin COM. Se debe observar que en caso dado pueden presentarse datos no consistentes. Esto quiere decir que un operando puede modificarse durante un ciclo de programa.
89
ZCOM
Ejemplo 1 J.ZCOM
Durante la duracin de activacin del X0, el siguiente programa ejecuta ua actualizacin de datos (refrescamiento) en el mdulo de red con el nmero de red 6.
Plano de contactos
ZCOM_MB1,ZCOM_KB1,ZCOM_IB1
Ejemplo 2
G.ZCOM Durante la duracin de activacin de X0, el siguiente programa ejecuta una actualizacin de datos en el mdulo de red que se encuentra en las direcciones de entrada y salida X/Y30 a X/ Y4F.
Plano de contactos
ZCOM_MB2, ZCOM_KB2, ZCOM_IB2
8 10
Instr. extendidas de enlace de datos de la serie QnA
ZCOM
8.6

Con estas instrucciones se posibilita la comunicacin de datos entre las estaciones con las CPUs de QnA, as como entre las CPUs de QnA y las estaciones externalizadas de entrada y salida en el MELSECNET/10. La siguiente tabla contiene una vista sinptica de las instrucciones.
Estacin referida en el MELSECNET/10 Funcin Instruccin MELSEC en el editor MELSEC Instruccin MELSEC en el editor IEC READ_M Lectura de datos de CPU de QnA de las estaciones de destino en las redes de destino READ READP_M READ_JP_M READ_UP_M SREAD SREAD_JP_M SREAD_UP_M Escritura de datos de CPU de QnA en estaciones de destino en redes de destino WRITE WRITE_JP_M WRITE_UP_M SWRITE_M SWRITE SWRITE_JP_M SWRITE_UP_M SEND_M Transmisin de datos hacia los mdulos de red en estaciones de destino en redes de destino SEND_4_M SEND SEND_4_P_M SEND_JP_M SEND_UP_M RECV_M Lectura de datos de CPU de QnA transmitidos con instruccin SEND Solicitud de datos de otras estraciones (operaciones de lectura/escritura con datos de reloj, solicitud de RUN/STOP) Lectura de datos de mdulos especiales en estaciones externalizadas de entrada y salida. Escritura de Datos en mdulos especiales en estaciones externalizadas de entrada y salida. RECV RECVP_M RECV_JP_M RECV_UP_M REQ_M REQP_M REQ REQ_JP_M REQ_UP_M ZNFR_JP_M ZNFR ZNFR_UP_M

QnA-CPU
ACPU
Estacin externalizada de entrada/salida
MELSECNET
ZNTO_J_M ZNTO ZNTO_U_M ZNTO_JP_M ZNTO_UP_M
8 11
READ
8.6.1 READ
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit s1 s2 d1 d2
Palabra

Registro de archivo


Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
READ_ME1, READ_KE1, READ_IE1
Variables
Operando Jn Un Valor de comando Nmero de red de estacin HOST. 1 Direccin cabezal de entrada y salida del mdulo de red de la estacin HOST. 2 Primer operando de la estacin HOST en la cual deben almacenarse los datos de control. Primer operando de la estacin en la cual deben almacenarse los datos a leer. Primer operando de la estacin HOST en la cual deben almacenarse los datos ledos.
BIN 16 bits
ANY16
s1
Secuencia de bits [1.0,18] de ANY16 Direccin ANY16
s2 d1 d2
Operando que se activa despus del procesamiento completo de la Bit ejecucin para un ciclo de programa.
BOOL
8 12
READ
INDICACIONES
El nmero de red de la estacin HOST debe encontrarse entre 1 y 239. La red con el nmero 254 se configura mediante los ajustes de tal modo que las dems estaciones pueden acceder a la estacin activa. La direccin cabezal de entrada y salida del mdulo de red de la estacin HOST debe encontrarse entre 0 y FEH. Se debe observar que el compilador espera por una indicacin de direccin hexadecimal para Un. Una indicacin decimal se convierte automticamente en un nmero hexadecimal.
La instruccin READ puede ejecutarse solamente cuando se encuentra una CPU de QnA en la estacin de destino. La instruccin READ no puede utilizarse en la aplicacin de una ACPU en el MELSECNET/10. Solamente pueden indicarse nmeros de estacin para las CPUs de QnA como nmero de la estacin de destino.
8 13
READ
Vista sinptica de los operandos en los datos de control
Operando
Significado
Funcin La confirmacin de entrada ha sido activada: (Bit 0 (b0) = 1, fijamente ajustado) Almacenamiento de los datos de reloj del momento en que se termina el procesamiento de errores: - Sin almacenamiento de los datos de reloj, bit 7 (b7) = 0 - Almacenamiento de los datos de reloj, bit 7 (b7) = 1 (Datos de reloj a partir de (s1)+11 (Array_s1[12]) ascendente) Indicacin de estado despus de terminacin del procesamiento de instruccin : 0 = Sin errores (terminacin normal de procesamiento) impar 0 = cdigo de error 3 Indicacin del canal que utilizar la estacin HOST.
Rango de valores
Determinac in mediante
Modo de ejecucin
(s1)+0 Array_s1[1]
Modo de terminacin del procesamiento de errores
0001H 0081H
Usuario
(s1)+1 Array_s1[2]
Estado de terminacin del procesamiento de instruccin Canal utilizado por la estacin HOST Dummy Nmero de red de la estacin de destino
Sistema
(s1)+2 Array_s1[3] (s1)+3 Array_s1[4] (s1)+4 Array_s1[5] (s1)+5 Array_s1[6] (s1)+6 Array_s1[7]
1a8
Usuario
No se utiliza. Indicacin del nmero de red de la estacin de la cual se lee.
0 1 a 239 254 4 1 a 64
Usuario
Nmero de la Indicacin del nmero de estacin de la estacin estacin de destino de destino. Dummy Cantidad de intentos de transmisin No se utiliza. Indicacin de la cantidad de intentos realizados para ejecutar el procesamiento completo de la instruccin READ dentro del tiempo de supervisin almacenado en (s1)+8 (Array_s1[9]).
Usuario
1 a 15
Usuario
(s1)+7 Array_s1[8]
Cantidad de los Almacenamiento de los intentos realizados de intentos realizados transmisin. de transmisin Indicacin del tiempo de supervisin para las operaciones de lectura READ en segundos. Ajuste de tiempo del Cuando la terminacin de la operacin no se WDT para la superejecuta dentro del tiempo indicado, se repite la visin de tiempo transmisin con la cantidad indicada en (s1)+7 (Array_s1[8]). Indicacin de la cantidad de bloques de datos a leer. No se utiliza. Este flag almacena el estado de la opcin de almacenamiento indicada en (s1)+0 (Array_s1[1]) de los datos de reloj: - Sin almacenamiento de los datos de reloj = 0 - Almacenamiento de los datos de reloj = 1 Byte de valor superior = Ao (0 a 99) Byte de valor inferior = Mes (1 a 12) Byte de valor superior = Da (0 a 31) Byte de valor inferior = Hora (1 a 23) Byte de valor superior = Minuto (0 a 59) Byte de valor inferior = Segundo (1 a 59) Byte de valor superior = 00H Byte de valor inferior = Da de semana (1 a 6) (Domingo = 0, Sbado = 6) 1 a 32767 0 = 10 s (fijamente ajustado)
Sistema
(s1)+8 Array_s1[9]
Usuario
(s1)+9 Largo de los datos Array_s1[10] de recepcin (s1)+10 Dummy Array_s1[11] Flag del almacenamiento de (s1)+11 datos de reloj (se Array_s1[12] activa en caso de error) (s1)+12 Array_s1[13] (s1)+13 Array_s1[14] Datos de reloj (se activa en caso (s1)+14 Array_s1[15] de error) (s1)+15 Array_s1[16]
1 a 480
Usuario
Sistema
Sistema
8 14
READ
Rango de valores Determinac in mediante Sistema
Operando
Significado
Funcin Almacenamiento del nmero de red de la estacin en la cual se present el error. El nmero de red se encuentra entre 1 y 239.
Nmero de la red (s1)+16 en la cual se Array_s1[17] present el error
Almacenamiento del nmero de la estacin en la Nmero de la cual se present el error. El almacenamiento no se estacin en la cual se (s1)+17 ejecuta cuando el estado de terminacin de la Array_s1[18] present ejecucin de instruccin es "Canal en servicio". el error El nmero de estacin se encuentra entre 1 y 64.
Sistema
3 Mayores informaciones acerca de los cdigos de error se encuentran en el manual "MELSECNET/10
para sistemas de red de QnA".
El nmero de red 254 se selecciona cuando se indica el valor de 254 para Jn.
8 15
READ
Funcionamiento
Lectura de datos de operandos de palabra de otras estaciones READ Instruccin de lectura
La instruccin READ lee los datos almacenados a partir de s2 de una estacin conectada en el MELSECNET/10. El nmero de estacin y de red se indica en el archivo de control. Los datos ledos en la estacin, se leen a partir de d1 en la estacin HOST. Despus de terminar la operacin de lectura, se activa el operando d2 en la estacin de destino.
QnA CPU 1 d1
3 4 s2
QnA CPU 2
3 4
READ
5 6 MELSECNET/10
5 6
1 2
Estacin HOST Estacin de destino 3 Mdulo de red 4 Canal 1 5 Canal n 6 Canal 8

READ0E1
Mediante una estacin de rel y los parmetros de routing puede accederse tambin a estaciones de otras redes. Las instrucciones de enlace de datos no pueden ejecutarse simultneamente en diferentes posiciones con acceso compartido a los mismos canales. En caso de ejecucin simultnea de las instrucciones en dos o ms posiciones, se previene una ejecucin de otras instrucciones de enlace de datos a travs del servicio de intercambio. El estado de ejecucin y el estado de terminacin (normal, no normal) de la instruccin READ pueden controlarse mediante - el flag de canal de comunicacin (5) del canal utilizyado, - el operando que se activa despus de la terminacin de la operacin de lectura (d2) y - la indicacin de estado de la terminacin de operacin (terminacin de una transmisin correcta o defectuosa) ((d2)+1) siguiendo el siguiente modo: Flag de canal de comunicacin Este flag se activa durante la ejecucin de la instruccin READ. El flag se repone con el procesamiento de la instruccin END en el ciclo en el cual se termina la operacin de lectura. Operando de la estacin HOST que indica la terminacin de la operacin de lectura Este operando se activa con el procesamiento de la instruccin END en el ciclo en el cual se termina la operacin de lectura. En el procesamiento de la siguiente instruccin END se repone nuevamente este operando.
8 16
READ
Indicacin de estado de la terminacin de operacin de lectura Este operando se activa en funcin del resultado de terminacin de la operacin de lectura. En la terminacin de una transmisin normal (correcta), se mantiene sin modificacin alguna el estado de reposicin del operando. En la terminacin de una transmisin anormal (defectuosa) se activa este operando con el procesamiento de la instruccin END en el ciclo en el cual se termin el procesamiento de la instruccin READ. En el procesamiento de la siguiente instruccin END se repone nuevamente este operando.
INDICACIN
La siguiente tabla asigna los nmeros de canales a los respectivos flags de canales de comunicacin.
5
Nmero de canal Flag de canal de comunicacin
1 SB30
2 SB32
3 SB34
4 SB36
5 SB38
6 SB3A
7 SB3C
8 SB3E
La siguiente ilustracin muestra las operaciones de la estacin HOST durante la ejecucin de la instruccin READ.
1 2
Procesamiento END Ejecucin de la instruccin READ 3 Terminacin de la operacin 4 Programa de la estacin HOST 5 Instruccin READ 6 Flag de canal de comunicacin 7 Operando de la estacin HOST que se activa despus de la terminacin de la operacin (d2) 8 Indicacin del estado de la terminacin de operacin ((d2)+1) 9 Terminacin de una transmisin anormal (defectuosa) 10 Terminacin de una transmisin normal (correcta) 11 Un ciclo
READ0E2
8 17
READ
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: Los contenidos de datos de control no se encuentran dentro del rango vlido de valores (cdigo de error 4100). La red con el nmero indicado en Jn, no est conectada con la estacin (cdigo de error 4102). El mdulo en la direccin de entrada/salida indicada en Un, no es un mdulo de red (cdigo de error 2111).
8 18
SREAD
8.6.2
SREAD
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit s1 s2 d1 d2 d3

Palabra

Registro de archivo


Otros
Error Flag
Pasos
SM0
10
GX IEC Developer
Plano de contactos
SREADME1, SREADKE1, SREADIE1
Variables
Operando Jn Un Valor de comando Nmero de red de estacin HOST. 1 Direccin cabezal de entrada y salida del mdulo de red de la estacin HOST. 2 Primer operando de la estacin HOST en la cual deben almacenarse los datos de control. Primer operando de la estacin en la cual deben almacenarse los datos a leer. Primer operando de la estacin HOST en la cual deben almacenarse los datos ledos. Operando de la estacin HOST que se activa despus del procesamiento completo de la ejecucin para un ciclo de programa.
BIN 16 bits
ANY16
s1
s2 d1 d2 d3
Bit Operando de la estacin de destino que se activa despus del procesamiento completo de la ejecucin para un ciclo de programa.
BOOL
8 19
SREAD
INDICACIONES
La instruccin SREAD puede ejecutarse solamente cuando se encuentra una CPU de QnA en la estacin de destino. La instruccin SREAD no puede utilizarse en la aplicacin de una ACPU en el MELSECNET/10. Solamente pueden indicarse nmeros de estacin para las CPUs de QnA como nmero de la estacin de destino.
8 20
SREAD
Operando
Significado
Funcin La confirmacin de entrada ha sido activada: (Bit 0 (b0) = 1, fijamente ajustado) Almacenamiento de los datos de reloj del momento en que se termina el procesamiento de errores: - Sin almacenamiento de los datos de reloj, bit 7 (b7) = 0 - Almacenamiento de los datos de reloj, bit 7 (b7) = 1 (Datos de reloj a partir de (s1)+11 (Array_s1[12]) ascendente) Indicacin de estado despus de terminacin del procesamiento de instruccin : - 0 = Sin errores (terminacin normal de procesamiento)- impar 0 = Cdigo de error 3 Indicacin del canal que utilizar la estacin HOST.
Rango de valores
Modo de ejecucin
(s1)+0 Array_s1[1]
0001H 0081H
Usuario
(s1)+1 Array_s1[2]
Sistema
1a8
Usuario
0 1 a 239 254 4 1 a 64
Usuario
Nmero de la Indicacin del nmero de estacin de la estacin estacin de destino de destino. Dummy Cantidad de intentos de transmisin No se utiliza. Indicacin de la cantidad de intentos realizados para ejecutar el procesamiento completo de la instruccin SREAD dentro del tiempo de supervisin almacenado en (s1)+8 (Array_s1[9]).
Usuario
1 a 15
Usuario
(s1)+7 Array_s1[8]
Cantidad de los Almacenamiento de los intentos realizados de intentos realizados transmisin. de transmisin Indicacin del tiempo de supervisin para las operaciones de lectura SREAD en segundos. Ajuste de tiempo del Cuando la terminacin de la operacin no se WDT para la superejecuta dentro del tiempo indicado, se repite la visin de tiempo transmisin con la cantidad indicada en (s1)+7 (Array_s1[8]). Indicacin de la cantidad de bloques de datos a leer. No se utiliza. Este flag almacena el estado de la opcin de almacenamiento indicada en (s1)+0 (Array_s1[1]) de los datos de reloj: Sin almacenamiento de los datos de reloj = 0 Almacenamiento de los datos de reloj = 1 Byte de valor superior = Ao (0 a 99) Byte de valor inferior = Mes (1 a 12) Byte de valor superior = Da (0 a 31) Byte de valor inferior = Hora (1 a 23) Byte de valor superior = Minuto (0 a 59) Byte de valor inferior = Segundo (1 a 59) Byte de valor superior = 00H Byte de valor inferior = Da de semana (1 a 6) (Domingo = 0, Sbado = 6) 1 a 32767 0 = 10 s (fijamente ajustado)
Sistema
(s1)+8 Array_s1[9]
Usuario
1 a 480
Usuario
Sistema
Sistema
8 21
SREAD
Operando
Significado
Funcin Almacenamiento del nmero de red de la estacin en la cual se present el error. El nmero de red se encuentra entre 1 y 239.
Rango de valores
Determinac in mediante Sistema
Almacenamiento del nmero de la estacin en la Nmero de la cual se present el error. El almacenamiento no se estacin en la cual se (s1)+17 ejecuta cuando el estado de terminacin de la Array_s1[18] present ejecucin de instruccin es "Canal en servicio". el error El nmero de estacin se encuentra entre 1 y 64.
3 Mayores informaciones acerca de los cdigos de error se encuentran en el
Sistema
manual "MELSECNET/10

4
8 22
SREAD
Funcionamiento
Lectura de datos de operandos de palabra de otras estaciones SREAD Instruccin de lectura La instruccin SREAD lee los datos almacenados a partir de s2 de una estacin conectada en el MELSECNET/10. El nmero de estacin y de red se indica en el archivo de control. Los datos ledos en la estacin, se leen a partir de d1 en la estacin HOST. Despus de la terminacin de la operacin de lectura se activa el operando d2 en la estacin HOST y el operando d3 en la estacin de destino.
QnACPU 1 d1
3 4 s2
QnACPU 2
3 4
SREAD
5 6 MELSECNET/10
5 6
1 2

SREAD0E1
Mediante una estacin de rel y los parmetros de routing puede accederse tambin a estaciones de otras redes. Las instrucciones de enlace de datos no pueden ejecutarse simultneamente en diferentes posiciones con acceso compartido a los mismos canales. En caso de ejecucin simultnea de las instrucciones en dos o ms posiciones, se previene una ejecucin de otras instrucciones de enlace de datos a travs del servicio de intercambio. El estado de ejecucin y el estado de terminacin (no normal, anormal) de la instruccin SREAD pueden controlarse mediante - el flag de canal de comunicacin (5) del canal utilizyado, - los operandos que se activan despus de la terminacin de la operacin de lectura en la estacin HOST (d2) y en la estacin de destino (d3), as como - la indicacin de estado de la terminacin de operacin (terminacin de una transmisin correcta o defectuosa) ((d2)+1) siguiendo el siguiente modo: Flag de canal de comunicacin Este flag se activa durante la ejecucin de la instruccin SREAD. El flag se repone con el procesamiento de la instruccin END en el ciclo en el cual se termina la operacin de lectura. Operando de la estacin HOST que indica la terminacin de la operacin de lectura Este operando se activa con el procesamiento de la instruccin END en el ciclo en el cual se termina la operacin de lectura. En el procesamiento de la siguiente instruccin END se repone nuevamente este operando.
8 23
SREAD
Indicacin de estado de la terminacin de operacin de lectura Este operando se activa en funcin del resultado de terminacin de la operacin de lectura. En la terminacin de una transmisin normal (correcta), se mantiene sin modificacin alguna el estado de reposicin del operando. En la terminacin de una transmisin defectuosa se activa este operando con el procesamiento de la instruccin END en el ciclo en el cual se termin el procesamiento de la instruccin SREAD. En el procesamiento de la siguiente instruccin END se repone nuevamente este operando. Operando de la estacin de destino que indica la terminacin de la operacin de lectura Este operando se activa con el procesamiento de la instruccin END en el ciclo en el cual se termina la transmisin de datos. En el procesamiento de la siguiente instruccin END se repone nuevamente este operando.
INDICACIN
1 SB30
2 SB32
3 SB34
4 SB36
5 SB38
6 SB40
7 SB42
8 SB44
La siguiente ilustracin muestra las operaciones de la estacin HOST durante la ejecucin de la instruccin SREAD.
1 2
Procesamiento END Ejecucin de la instruccin SREAD 3 Terminacin de la operacin 4 Programa de la estacin HOST 5 Instruccin SREAD 6 Flag de canal de comunicacin 7 Operando de la estacin HOST que se activa despus de la terminacin de la operacin (d2) 8 Indicacin del estado de la terminacin de operacin ((d2)+1) 9 Terminacin de una transmisin anormal (defectuosa) 10 Terminacin de una transmisin normal (correcta) 11 Un ciclo
READ0E2
8 24
SREAD
La siguiente ilustracin muestra las operaciones de la estacin de destino durante la ejecucin de la instruccin SREAD.
1 2
Procesamiento END Terminacin de la operacin 3 Programa de la estacin de destino 4 Operando de la estacin de destino que se activa despus de la terminacin de la operacin (d3) 5 Un ciclo
SREAD0E2
Fuentes de error
8 25
WRITE
8.6.3 WRITE
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q

Palabra

Registro de archivo

Otros
Error Flag
Pasos
SM0
10
GX IEC Developer
Plano de contactos
WRITEME1, WRITEKE1, WRITEIE1
Variables
Operando Jn Un Valor de comando Nmero de red de estacin HOST.
1
Direccin cabezal de entrada y salida del mdulo de red de la estacin HOST. 2 Primer operando de la estacin HOST en la cual deben almacenarse los datos de control. Primer operando de la estacin en la cual deben almacenarse los datos a escribir. Primer operando de la estacin de destino en la cual deben escribirse los datos.
BIN 16 bits
ANY16
s1
s2 d1 d2
BOOL
8 26
WRITE
INDICACIONES
La instruccin WRITE puede ejecutarse solamente cuando se encuentra una CPU de QnA en la estacin de destino. La instruccin WRITE no puede utilizarse en la aplicacin de una ACPU en el MELSECNET/10. La indicacin de direccin "FFH" (todas las estaciones en la red de destino) puede realizarse con la instruccin WRITE solamente para un nmero de estacin de destino en una red en la cual se encuentran exclusivamente estaciones con CPUs de QnA. La indicacin de direccin "FFH" no resulta posible en redes con amplicacin mixta de estaciones de CPUs de QnA y ACPUs.
8 27
WRITE
Operando
Significado
Funcin Confirmacin de la terminacin de transmisin = Ajustar el bit 0 en 0 Sin confirmacin de la terminacin de transmisin = Ajustar el bit 0 en 1 Almacenamiento de los datos de reloj del momento en que se termina el procesamiento de errores: - Sin almacenamiento de los datos de reloj, bit 7 (b7) = 0 - Almacenamiento de los datos de reloj, bit 7 (b7) =1 (Datos de reloj a partir de (s1)+10 (Array_s1[11]) ascendente) Indicacin de estado despus de terminacin del procesamiento de instruccin : -0 = Sin errores (terminacin normal de procesamiento) impar 0 = cdigo de error 3 Indicacin del canal que utilizar la estacin HOST. No se utiliza. Indicacin del nmero de red de la estacin de destino.
Rango de valores
Modo de ejecucin
(s1)+0 Array_s1[1]
0000H 0001H 0080H 0081H
Usuario
(s1)+1 Array_s1[2]
Sistema
(s1)+2 Array_s1[3] (s1)+3 Array_s1[4] (s1)+4 Array_s1[5]
1a8
Usuario
0 1 a 239 254 4
Usuario
(s1)+5 Array_s1[6]
Nmero de estacin: 1 a 64 Direccionamiento de grupos: Nmero de la Indicacin del nmero de estacin de la estacin 81H a 89H estacin de destino de destino. Todas las estaciones en la red de destino : FFH Dummy No se utiliza. Indicacin de la cantidad de intentos realizados para ejecutar la transmisin completa de los datos dentro del tiempo de supervisin almacenado en (s1)+8 (Array_s1[9]). Esta opcin se activa solamente cuando est activado (1) el modo de ejecucin ((s1)+0, Array_s1[1]).
Usuario
(s1)+6 Array_s1[7]
(s1)+7 Array_s1[8]
Cantidad de intentos de transmisin
1 a 15
Usuario
Cantidad de los Almacenamiento de los intentos realizados de intentos realizados transmisin. de transmisin 1 a 32767 0 = 10 s (fijamente ajustado) Esta opcin se activa solamente cuando est activado (1) el modo de ejecucin 1 a 480
Sistema
(s1)+8 Array_s1[9]
Indicacin del tiempo de supervisin para la operacin en segundos. Ajuste de tiempo del Cuando la terminacin de la operacin no se WDT para la superejecuta dentro del tiempo indicado, se repite la visin de tiempo transmisin con la cantidad indicada en (s1)+7 (Array_s1[8]).
Usuario
(s1)+9 Largo de datos de Array_s1[10] transmisin (s1)+10 Dummy Array_s1[11]
Indicacin de la cantidad de bloques de datos a escribir. No se utiliza.
Usuario
8 28
WRITE
Rango de valores Determinac in mediante
Operando
Significado
Funcin Este flag almacena el estado de la opcin de almacenamiento indicada en (s1)+0 (Array_s1[1]) de los datos de reloj: Sin almacenamiento de los datos de reloj = 0 Almacenamiento de los datos de reloj = 1 Byte de valor superior = Ao (0 a 99) Byte de valor inferior = Mes (1 a 12) Byte de valor superior = Da (0 a 31) Byte de valor inferior = Hora (1 a 23) Byte de valor superior = Minuto (0 a 59) Byte de valor inferior = Segundo (1 a 59) Byte de valor superior = 00H Byte de valor inferior = Da de semana (1 a 6) (Domingo = 0, Sbado = 6) Almacenamiento del nmero de red de la estacin en la cual se present el error. El nmero de red se encuentra entre 1 y 239.
Flag del almacenamiento de (s1)+11 datos de reloj (se Array_s1[12] activa en caso de error) (s1)+12 Array_s1[13] (s1)+13 Array_s1[14] Datos de reloj (se activa en caso (s1)+14 Array_s1[15] de error) (s1)+15 Array_s1[16] Nmero de la red (s1)+16 en la cual se Array_s1[17] present el error
Sistema
Sistema
Sistema
Almacenamiento del nmero de la estacin en la Nmero de la cual se present el error. El almacenamiento no estacin en la cual se (s1)+17 se ejecuta cuando el estado de terminacin de la Array_s1[18] present ejecucin de instruccin es "Canal en servicio". el error El nmero de estacin se encuentra entre 1 y 64.
Sistema
8 29
WRITE
Funcionamiento
Escritura de datos en operandos de palabra de otras estaciones WRITE Instruccin de escritura
La instruccin WRITE escribe los datos almacenados a partir de s2 de la estacin HOST en una estacin conectada en el MELSECNET/10. El nmero de estacin y de red se indica en el archivo de control. Los datos se almacenan a partir de d1 en la estacin de destino. Despus de la terminacin de la operacin de escritura se activa el operando d2.
QnA CPU 1 s2
3 4 d1
QnA CPU 2
3 4
WRITE
5 6 MELSECNET/10
5 6
1 2

WRITE0E1
Mediante una estacin de rel y los parmetros de routing puede accederse tambin a estaciones de otras redes. Las instrucciones de enlace de datos no pueden ejecutarse simultneamente por diferentes posiciones con acceso compartido en los mismos canales. En caso de ejecucin simultnea de las instrucciones en dos o ms posiciones,se previene una ejecucin de otras instrucciones de enlace de datos a travs del servicio de intercambio. El estado de ejecucin y el estado de terminacin (normal, no normal) de la instruccin WRITE pueden controlarse mediante - el flag de canal de comunicacin (5) del canal utilizyado, - el operando que se activa despus de la terminacin de la operacin de escritura (d2) y - la indicacin de estado de la terminacin de operacin (terminacin de una transmisin correcta o defectuosa) ((d2)+1) siguiendo el siguiente modo: Flag de canal de comunicacin Este flag se activa durante la ejecucin de la instruccin WRITE. El flag se repone con el procesamiento de la instruccin END en el ciclo en el cual se termina la operacin de escritura. Operando de la estacin HOST que indica la terminacin de la operacin de escritura Este operando se activa con el procesamiento de la instruccin END en el ciclo en el cual se termina la operacin de escritura. En el procesamiento de la siguiente instruccin END se repone nuevamente este operando.
8 30
WRITE
Indicacin de estado de la terminacin de operacin de escritura Este operando se activa en funcin del resultado de terminacin de la operacin de escritura. En la terminacin de una transmisin normal (correcta), se mantiene sin modificacin alguna el estado de reposicin del operando. En la terminacin de una transmisin anormal (defectuosa) se activa este operando con el procesamiento de la instruccin END en el ciclo en el cual se termin el procesamiento de la instruccin WRITE. En el procesamiento de la siguiente instruccin END se repone nuevamente este operando.
INDICACIN
1 SB30
2 SB32
3 SB34
4 SB36
5 SB38
6 SB3A
7 SB3B
8 SB3D
La siguiente ilustracin muestra las operaciones de la estacin HOST durante la ejecucin de la instruccin WRITE.
1 2
Procesamiento END Ejecucin de la instruccin WRITE 3 Terminacin de la operacin 4 Programa de la estacin HOST 5 Instruccin WRITE 6 Flag de canal de comunicacin 7 Operando de la estacin HOST que se activa despus de la terminacin de la operacin (d2) 8 Indicacin del estado de la terminacin de operacin ((d2)+1) 9 Terminacin de una transmisin anormal (defectuosa) 10 Terminacin de una transmisin normal (correcta) 11 Un ciclo
READ0E2
8 31
WRITE
Fuentes de error
8 32
SWRITE
8.6.4
SWRITE
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit s1 s2 d1 d2 d3

Palabra

Registro de archivo

Otros
Error Flag
Pasos
SM0
11
GX IEC Developer
Plano de contactos
S WRITE_ME1, SWRITE_KE1, SWRIT_IE1,
Variables
1
Direccin cabezal de entrada y salida del mdulo de red de la estacin HOST. 2 Primer operando de la estacin HOST en la cual deben almacenarse los datos de control. Primer operando de la estacin en la cual deben almacenarse los datos a escribir. Primer operando de la estacin de destino en la cual deben escribirse los datos. Operando de la estacin HOST que se activa despus del procesamiento completo de la ejecucin para un ciclo de programa.
BIN 16 bits
ANY16
s1
s2 d1 d2 d3
Bit Operando de la estacin de destino que se activa despus del procesamiento completo de la ejecucin para un ciclo de programa.
BOOL
8 33
SWRITE
INDICACIONES
La instruccin SWRITE puede ejecutarse solamente cuando se encuentra una CPU de QnA en la estacin de destino.
La instruccin SWRITE no puede utilizarse en la aplicacin de una ACPU en el MELSECNET/10.
La indicacin de direccin "FFH" (todas las estaciones en la red de destino) puede realizarse con la instruccin SWRITE solamente para un nmero de estacin de destino en una red en la cual se encuentran exclusivamente estaciones con CPUs de QnA. La indicacin de direccin "FFH" no resulta posible en redes con amplicacin mixta de estaciones de CPUs de QnA y ACPUs.
8 34
SWRITE
Operando
Significado
Funcin Confirmacin de la terminacin de transmisin = Ajustar el bit 0 en 0 Sin confirmacin de la terminacin de transmisin = Ajustar el bit 0 en 1 Almacenamiento de los datos de reloj del momento en que se termina el procesamiento de errores: - Sin almacenamiento de los datos de reloj, bit 7 (b7) = 0 - Almacenamiento de los datos de reloj, bit 7 (b7) =1 (Datos de reloj a partir de (s1)+10 (Array_s1[11]) ascendente) Indicacin de estado despus de terminacin del procesamiento de instruccin : -0 = Sin errores (terminacin normal de procesamiento) impar 0 = cdigo de error 3 Indicacin del canal que utilizar la estacin HOST. No se utiliza. Indicacin del nmero de red de la estacin de destino.
Rango de valores
Modo de ejecucin
(s1)+0 Array_s1[1]
0000H 0001H 0080H 0081H
Usuario
(s1)+1 Array_s1[2]
Sistema
1a8
Usuario
0 1 a 239 254 4
Usuario
(s1)+5 Array_s1[6]
Nmero de estacin: 1 a 64 Direccionamiento de grupos: Nmero de la Indicacin del nmero de estacin de la estacin 81H a 89H estacin de destino de destino. Todas las estaciones en la red de destino : FFH Dummy No se utiliza. Indicacin de la cantidad de intentos realizados para ejecutar la transmisin completa de los datos dentro del tiempo de supervisin almacenado en (s1)+8 (Array_s1[9]). Esta opcin se activa solamente cuando est activado (1) el modo de ejecucin ((s1)+0, Array_s1[1]).
Usuario
(s1)+6 Array_s1[7]
(s1)+7 Array_s1[8]
1 a 15
Usuario
Sistema
(s1)+8 Array_s1[9]
Usuario
(s1)+9 Largo de los datos Array_s1[10] de recepcin (s1)+10 Dummy Array_s1[11]
Indicacin de la cantidad de bloques de datos a escribir. No se utiliza.
Usuario
8 35
SWRITE
Operando
Significado
Rango de valores
Sistema
Sistema
Sistema
Sistema

4
8 36
SWRITE
Funcionamiento
Escritura de datos en operandos de palabra de otras estaciones SWRITE Instruccin de escritura
La instruccin SWRITE escribe los datos almacenados a partir de s2 de la estacin HOST en una estacin conectada en el MELSECNET/10. El nmero de estacin y de red se indica en el archivo de control. Los datos se almacenan a partir de d1 en la estacin de destino. Despus de la terminacin de la operacin de escritura se activa el operando d2 en la estacin HOST y el operando d3 en la estacin de destino.
QnA CPU 1 s2
3 4 d1
QnA CPU 2
3 4
SWRITE
5 6 MELSECNET/10
5 6
1 2

SWRIT0E1
Mediante una estacin de rel y los parmetros de routing puede accederse tambin a estaciones de otras redes. Las instrucciones de enlace de datos no pueden ejecutarse simultneamente por diferentes posiciones con acceso compartido en los mismos canales. En caso de ejecucin simultnea de las instrucciones en dos o ms posiciones, se previene una ejecucin de otras instrucciones de enlace de datos a travs del servicio de intercambio. El estado de ejecucin y el estado de terminacin (normal, no normal) de la instruccin SWRITE pueden controlarse mediante - el flag de canal de comunicacin (5) del canal utilizyado, - los operandos que se activan despus de la terminacin de la operacin de escritura en la estacin HOST (d2) y en la estacin de destino (d3), as como - la indicacin de estado de la terminacin de operacin (terminacin de una transmisin correcta o defectuosa) ((d2)+1) siguiendo el siguiente modo: Flag de canal de comunicacin Este flag se activa durante la ejecucin de la instruccin SWRITE. El flag se repone con el procesamiento de la instruccin END en el ciclo en el cual se termina la operacin de escritura. Operando de la estacin HOST que indica la terminacin de la operacin de escritura Este operando se activa con el procesamiento de la instruccin END en el ciclo en el cual se termina la operacin de escritura. En el procesamiento de la siguiente instruccin END se repone nuevamente este operando.
8 37
SWRITE
Indicacin de estado de la terminacin de operacin de escritura Este operando se activa en funcin del resultado de terminacin de la operacin de escritura. En la terminacin de una transmisin normal (correcta), se mantiene sin modificacin alguna el estado de reposicin del operando. En la terminacin de una transmisin defectuosa se activa este operando con el procesamiento de la instruccin END en el ciclo en el cual se termin el procesamiento de la instruccin SWRITE. En el procesamiento de la siguiente instruccin END se repone nuevamente este operando. Operando de la estacin de destino que indica la terminacin de la operacin de escritura Este operando se activa con el procesamiento de la instruccin END en el ciclo en el cual se termina la transmisin de los datos indicados en la instruccin SWRITE. En el procesamiento de la siguiente instruccin END se repone nuevamente este operando.
INDICACIN
1 SB30
2 SB32
3 SB34
4 SB36
5 SB38
6 SB40
7 SB42
8 SB44
La siguiente ilustracin muestra las operaciones de la estacin HOST durante la ejecucin de la instruccin SWRITE.
1 2
Procesamiento END Ejecucin de la instruccin SWRITE 3 Terminacin de la operacin 4 Programa de la estacin HOST 5 Instruccin SWRITE 6 Flag de canal de comunicacin 7 Operando de la estacin HOST que se activa despus de la terminacin de la operacin (d2) 8 Indicacin del estado de la terminacin de operacin ((d2)+1) 9 Terminacin de una transmisin anormal (defectuosa) 10 Terminacin de una transmisin normal (correcta) 11 Un ciclo
READ0E2
La siguiente ilustracin muestra las operaciones de la estacin de destino durante la ejecucin
8 38
SWRITE
de la instruccin SWRITE.
1 2
Procesamiento END Terminacin de la operacin 3 Programa de la estacin de destino 4 Operando de la estacin de destino que se activa despus de la terminacin de la operacin (d3) 5 Un ciclo
SREAD0E2
Fuentes de error
8 39
SEND
8.6.5 SEND
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Palabra

Registro de archivo

Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
SEND_ME1, SEND_KE1, SEND_IE1
Variables
1
Direccin cabezal de entrada y salida del mdulo de red de la estacin HOST. 2 Primera direccin del operando en el cual se almacenan los datos de control.
BIN 16 bits
ANY16
s1
Direccin s2 d Primera direccin del operando en el cual estn almacenados los datos a enviar. Operando que se activa despus del procesamiento completo de la Bit ejecucin para un ciclo de programa.
Secuencia de bits [1.0,18] de ANY16 ANY16 BOOL
INDICACIONES
8 40
SEND
Operando
Significado
Funcin Confirmacin de la terminacin de transmisin = Ajustar el bit 0 en 0 Sin confirmacin de la terminacin de transmisin = Ajustar el bit 0 en 1 Almacenamiento de los datos de reloj del momento en que se termina el procesamiento de errores: - Sin almacenamiento de los datos de reloj, bit 7 (b7) = 0 - Almacenamiento de los datos de reloj, bit 7 (b7) =1 (Datos de reloj a partir de (s1)+11 (Array_s1[12]) ascendente) Indicacin de estado despus de terminacin del procesamiento de instruccin : -0 = Sin errores (terminacin normal de procesamiento) impar 0 = cdigo de error 3 Indicacin del canal que utilizar la estacin HOST.
Rango de valores
Modo de ejecucin
(s1)+0 Array_s1[1]
0000H 0001H 0080H 0081H
Usuario
(s1)+1 Array_s1[2]
Estado de terminacin del procesamiento de instruccin Canal utilizado por la estacin HOST
Sistema
1a8
Usuario
Canal utilizado por Indicacin del nmero de red de la estacin de la estacin de destino. destino Nmero de red de la estacin de destino Indicacin del nmero de red de la estacin de destino.
1a8
Usuario
1 a 239 254 4
Usuario
(s1)+5 Array_s1[6]
Nmero de estacin: 1 a 64 Indicacin del nmero de estacin de la estacin Direccionamiento de grupos: de destino. Nmero de la 81H a 89H estacin de destino (El rango de "81H" a "89H" puede direccionarse Todas las solamente en modo repuesto de ejecucin.) estaciones en la red de destino : FFH Dummy No se utiliza. Indicacin de la cantidad de intentos realizados para ejecutar la transmisin completa de los datos dentro del tiempo de supervisin almacenado en (s1)+8 (Array_s1[9]). Esta opcin se activa solamente cuando est activado (1) el modo de ejecucin ((s1)+0, Array_s1[1]).
Usuario
(s1)+6 Array_s1[7]
(s1)+7 Array_s1[8]
1 a 15
Usuario
Sistema
(s1)+8 Array_s1[9]
Usuario
(s1)+9 Largo de los datos Array_s1[10] de recepcin (s1)+10 Dummy Array_s1[11]
Indicacin de la cantidad de bloques de datos a enviar. No se utiliza.
Usuario
8 41
SEND
Operando
Significado
Rango de valores
Sistema
Sistema
Sistema
Sistema

4
8 42
SEND
Funcionamiento
Transmisin de datos hacia otras estaciones SEND Instruccin de transmisin
La instruccin SEND transmite los datos almacenados a partir de s2 de la estacin HOST hacia una estacin conectada en el MELSECNET/10. El canal de transmisin se indica en (s1)+2. El nmero de estacin y de red se indica en el archivo de control. Despus de terminar la operacin de escritura en la estacin de destino, se activa el operando indicado en d.
QnA CPU 1 s2
3 4 d1
QnA CPU 2
3 4
SEND
5 6 MELSECNET/10
7 (s1)+2
5 6
1 2
Estacin HOST Estacin de destino 3 Mdulo de red 4 Canal 1 5 Canal n 6 Canal 8 7 La operacin de lectura se ejecuta con la instruccin RECV
SEND0E1
Mediante una estacin de rel y los parmetros de routing activados puede accederse tambin a estaciones en otras redes. Las instrucciones de enlace de datos no pueden ejecutarse simultneamente en diferentes posiciones con acceso compartido a los mismos canales. En caso de ejecucin simultnea de las instrucciones en dos o ms posiciones, se previene una ejecucin de otras instrucciones de enlace de datos a travs del servicio de intercambio. El estado de ejecucin y el estado de terminacin (normal, no normal) de la instruccin SEND pueden controlarse mediante - el flag de canal de comunicacin (5) del canal utilizyado, - el operando que se activa despus de la terminacin de la operacin (d) y - la indicacin de estado de la terminacin de operacin (terminacin de una transmisin correcta o defectuosa) (d+1) siguiendo el siguiente modo: Flag de canal de comunicacin Este flag se activa durante la ejecucin de la instruccin SEND. El flag se repone con el procesamiento de la instruccin END en el ciclo en el cual se termina la operacin. Operando de la estacin HOST que indica la terminacin de la operacin Este operando se activa con el procesamiento de la instruccin END en el ciclo en el cual se termina la operacin. En el procesamiento de la siguiente instruccin END se repone nuevamente este operando.
8 43
SEND
Indicacin de estado de la terminacin de operacin Este operando se activa en funcin del resultado de terminacin de la operacin. En la terminacin de una transmisin normal (correcta), se mantiene sin modificacin alguna el estado de reposicin del operando. En la terminacin de una transmisin anormal (defectuosa) se activa este operando con el procesamiento de la instruccin END en el ciclo en el cual se termin el procesamiento de la instruccin SEND. En el procesamiento de la siguiente instruccin END se repone nuevamente este operando.
INDICACIN
1 SB30
2 SB32
3 SB34
4 SB36
5 SB38
6 SB3A
7 SB3C
8 SB3E
La siguiente ilustracin muestra las operaciones de la estacin HOST durante la ejecucin de la instruccin SEND.
1 2
Procesamiento END Ejecucin de la instruccin SEND 3 Terminacin de la operacin 4 Programa de la estacin HOST 5 Instruccin SEND 6 Flag de canal de comunicacin 7 Operando de la estacin HOST que se activa despus de la terminacin de la operacin (d) 8 Indicacin de estado de la terminacin de operacin (d+1) 9 Terminacin de una transmisin anormal (defectuosa) 10 Terminacin de una transmisin normal (correcta) 11 Un ciclo
READ0E2
8 44
SEND
Fuentes de error
8 45
SEND
Ejemplo JP.SEND
Con flanco positivo de M10, el siguiente programa enva datos de la estacin HOST hacia una estacin de destino. La ejecucin de la instruccin SEND est bloqueada mediante el contacto de reposo del flag SB34. Mayores indicaciones acerca de la estacin HOST y de destino y las instrucciones MOV utilizadas, se encuentran en la siguiente tabla.
Operando/Instruccin Estacin HOST Red HOST Canal HOST Flag de canal de comunicacin Estacin de destino Red de destino Canal de destino 1. Instruccin MOV 2. Instruccin MOV 3. Instruccin MOV 4. Instruccin MOV 5. Instruccin MOV 6. Instruccin MOV 7. Instruccin MOV 8. Instruccin MOV 9. Instruccin MOV 10. Instruccin MOV 11. Instruccin MOV 12. Instruccin MOV 13. Instruccin MOV
Denominacin/Funcin 7 3 SB34 15 5 5 Activacin de la condicin de entrada y de los datos de reloj Activacin del canal de la estacin HOST Activacin del canal de la estacin de destino Activacin del nmero de red de la estacin de destino. Activacin del nmero de la estacin de destino. Activacin de la cantidad de intentos de transmisin Activacin del ajuste de tiempo WDT (20 s) Activacin de la cantidad de bloques a transmitir (4) Activacin de los datos a transmitir
8 46
SEND
Plano de contactos
SEND_MB1,SEND_KB1,SEND_IB1
INDICACIN
8 47
RECV
8.6.6 RECV
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit s d1 d2
Palabra

Registro de archivo

Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
RECV_ME1, RECV_KB1, RECV_IE1
Variables
Operando Jn Un Valor de comando Nmero de red de estacin HOST. 1 Direccin cabezal de entrada y salida del mdulo de red de la estacin HOST. 2 Primera direccin del operando en el cual se almacenan los datos de control.
BIN 16 bits
ANY16
Direccin d1 d2 Primera direccin del operando en el cual se almacenan los datos transmitidos. Operando que se activa despus del procesamiento completo de la Bit ejecucin para un ciclo de programa.
INDICACIONES
8 48
RECV

Operando
Significado
Funcin
Rango de valores
Espera de datos (en este modo, los datos se esperan repetidamente con una duracin de tiempo Modo de ejecucin fijamente ajustada): (Bit 0 (b0) = 0, fijamente ajustado) (s1)+0 Array_s1[1] Almacenamiento de los datos de reloj del momento en que se termina el procesamiento de errores: - Sin almacenamiento de los datos de reloj, bit 7 (b7) = 0 - Almacenamiento de los datos de reloj, bit 7 (b7)=1 (Datos de reloj a partir de (s1)+11 (Array_s1[12]) ascendente) Indicacin de estado despus de terminacin del procesamiento de instruccin : -0 = Sin errores (terminacin normal de procesamiento) impar 0 = cdigo de error 3 Indicacin del canal en el cual se almacenan los datos a recibir Almacenamiento del canal utilizado por la estacin que transmite. Almacenamiento del nmero de red de la estacin que transmite 0000H 0080H Usuario
(s1)+1 Array_s1[2]
Estado de terminacin del procesamiento de instruccin Canal utilizado por la estacin HOST Canales utilizados por las estaciones de destino Nmero de red de la estacin de destino
Sistema
(s1)+2 Array_s1[3] (s1)+3 Array_s1[4] (s1)+4 Array_s1[5] (s1)+5 Array_s1[6] (s1)+6 Array_s1[7] (s1)+7 Array_s1[8]
1a8
Usuario
1a8
Sistema
1 a 239
Sistema
Nmero de la Almacenamiento del nmero de estacin de la estacin de destino estacin que transmite Dummy Dummy No se utiliza. No se utiliza.
1 a 64
1 a 32767 0 = 10 s (fijamente ajustado) Esta opcin se activa solamente cuando est activado (1) el modo de ejecucin
Sistema
(s1)+8 Array_s1[9]
Ajuste de tiempo del Indicacin del tiempo de supervisin para la WDT para la superoperacin en segundos. visin de tiempo
Usuario
Almacenamiento de la cantidad de bloques de datos recibidos. No se utiliza. Este flag almacena el estado de la opcin de almacenamiento indicada en (s1)+0 (Array_s1[1]) de los datos de reloj: Sin almacenamiento de los datos de reloj = 0 Almacenamiento de los datos de reloj = 1 Byte de valor superior = Ao (0 a 99) Byte de valor inferior = Mes (1 a 12) Byte de valor superior = Da (0 a 31) Byte de valor inferior = Hora (1 a 23) Byte de valor superior = Minuto (0 a 59) Byte de valor inferior = Segundo (1 a 59) Byte de valor superior = 00H Byte de valor inferior = Da de semana (1 a 6) (Domingo = 0, Sbado = 6)
1 a 480
Sistema
Sistema
Sistema
8 49
RECV
Funcionamiento
Recepcin de los datos transmitidos por otras estaciones RECV Instruccin de recepcin
La instruccin RECV recibe los datos transmitidos mediante la instruccin SEND de una estacin conectada en el MELSECNET/10. El nmero de estacin y de red se indica en el archivo de control. Los datos se almacenan a partir de d1. Despus de la terminacin de la operacin se activa el operando indicado en d2.
QnA CPU 1 d1
3 4
QnA CPU 2
3 4
RECV
5 6 MELSECNET/10
5 6
1 2
Estacin HOST Estacin de destino 3 Mdulo de red 4 Canal 1 5 Canal n 6 Canal 8 7 La operacin de escritura se ejecuta con la instruccin SEND
RECV0E1
Mediante una estacin de rel y los parmetros de routing puede accederse tambin a estaciones de otras redes. Las instrucciones de enlace de datos no pueden ejecutarse simultneamente por diferentes posiciones con acceso compartido en los mismos canales. En caso de ejecucin simultnea de las instrucciones en dos o ms posiciones, se previene una ejecucin de otras instrucciones de enlace de datos a travs del servicio de intercambio. El estado de ejecucin y el estado de terminacin (normal, no normal) de la instruccin RECV pueden controlarse mediante - el flag de canal de comunicacin (4) del canal utilizyado, - el operando que se activa despus de la terminacin de la operacin (d2) y - la indicacin de estado de la terminacin de operacin (terminacin de una transmisin correcta o defectuosa) ((d2)+1) siguiendo el siguiente modo: Flag de canal de comunicacin Este flag se activa durante la ejecucin de la instruccin RECV. El flag se repone con el procesamiento de la instruccin END en el ciclo en el cual se termina la operacin de lectura. Operando de la estacin HOST que indica la terminacin de la operacin Este operando se activa con el procesamiento de la instruccin END en el ciclo en el cual se termina la operacin. En el procesamiento de la siguiente instruccin END se repone nuevamente este operando.
8 50
RECV
Indicacin de estado de la terminacin de operacin Este operando se activa en funcin del resultado de terminacin de la operacin. En la terminacin de una transmisin normal (correcta), se mantiene sin modificacin alguna el estado de reposicin del operando. En la terminacin de una transmisin anormal (defectuosa) se activa este operando con el procesamiento de la instruccin END en el ciclo en el cual se termin el procesamiento de la instruccin RECV. En el procesamiento de la siguiente instruccin END se repone nuevamente este operando.
INDICACIN
1 SB30
2 SB32
3 SB34
4 SB36
5 SB38
6 SB3A
7 SB3C
8 SB3E
La siguiente ilustracin muestra las operaciones de la estacin HOST durante la ejecucin de la instruccin RECV.
1 2
Procesamiento END Ejecucin de la instruccin RECV 3 Terminacin de la operacin 4 Programa de la estacin HOST 5 Instruccin RECV 6 Flag de canal de comunicacin 7 Operando de la estacin HOST que se activa despus de la terminacin de la operacin (d2) 8 Indicacin del estado de la terminacin de operacin ((d2)+1) 9 Terminacin de una transmisin anormal (defectuosa) 10 Terminacin de una transmisin normal (correcta) 11 Un ciclo
READ0E2
8 51
RECV
Fuentes de error
Ejemplo
JP.RECV Con flanco positivo de X10, el siguiente programa lee los datos de una estacin que se transmitieron con la instruccin SEND. La ejecucin de la instruccin RECV est bloqueada mediante el contacto de reposo del flag SB34. Mayores indicaciones acerca de la estacin HOST y de transmisin y las instrucciones MOV utilizadas, se encuentran en la siguiente tabla.
Operando/Instruccin Estacin HOST Red HOST Canal HOST Flag de canal de comunicacin Estacin de transmisin Red de la estacin de transmisin Canal de la estacin de transmisin 1. Instruccin MOV 2. Instruccin MOV 3. Instruccin MOV Denominacin/Funcin 3 SB34 3 3 Activacin de los datos ded reloj Activacin del canal de la estacin HOST Activacin del ajuste de tiempo WDT (20 s)
Plano de contactos
INDICACIN
RECV_MB1, RECV_KB1, RECV_IB1
8 52
REQ
8.6.7
REQ
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Palabra

Registro de archivo

Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
REQ__ME1, REQ__KE1, REQ__E1
Variables
Operando Jn Un Valor de comando Nmero de red de estacin HOST. 1 Direccin cabezal de entrada y salida del mdulo de red de la estacin HOST. 2 Primera direccin del operando en el cual se almacenan los datos de control. Primera direccin del operando en el cual estn almacenados los datos solicitados. Primera direccin del operando en el cual se almacenan los datos de respuesta.
BIN 16 bits
ANY16
s1
Secuencia de bits [1.0,18] de ANY16 Direccin Secuencia de bits [1.0,7] de ANY16 Secuencia de bits [1..4] de ANY16 BOOL
s2
d1
d2
8 53
REQ
INDICACIONES
La instruccin REQ puede ejecutarse solamente cuando se encuentra una CPU de QnA en la estacin de destino. La instruccin REQ no puede utilizarse en la aplicacin de una ACPU en el MELSECNET/10. Solamente pueden indicarse nmeros de estacin para las CPUs de QnA como nmero de la estacin de destino.
8 54
REQ
Operando
Significado
Funcin La confirmacin de entrada ha sido activada: (Bit 0 (b0) = 1, fijamente ajustado) Almacenamiento de los datos de reloj del momento en que se termina el procesamiento de errores: - Sin almacenamiento de los datos de reloj, bit 7 (b7) = 0 - Almacenamiento de los datos de reloj, bit 7 (b7) = 1 (Datos de reloj a partir de (s1)+11 (Array_s1[12]) ascendente) Indicacin de estado despus de terminacin del procesamiento de instruccin : -0 = Sin errores (terminacin normal de procesamiento) impar 0 = cdigo de error 1 Indicacin del canal que utilizar la estacin HOST.
Rango de valores
Modo de ejecucin
(s1)+0 Array_s1[1]
0001H 0081H
Usuario
(s1)+1 Array_s1[2]
Sistema
1a8
Usuario
1 a 239 254 2 1 a 64
Usuario
Nmero de la Indicacin del nmero de estacin de la estacin estacin de destino de destino. Dummy Cantidad de intentos de transmisin No se utiliza. Indicacin de la cantidad de intentos realizados para ejecutar el procesamiento completo de la instruccin REQ dentro del tiempo de supervisin almacenado en (s1)+8 (Array_s1[9]).
Usuario
1 a 15
Usuario
(s1)+7 Array_s1[8]
Cantidad de los Almacenamiento de los intentos realizados de intentos realizados transmisin. de transmisin Indicacin del tiempo de supervisin para la operacin en segundos. Ajuste de tiempo del Cuando la terminacin de la operacin no se WDT para la superejecuta dentro del tiempo indicado, se repite la visin de tiempo transmisin con la cantidad indicada en (s1)+7 (Array_s1[8]). Indicacin del largo de los datos solicitados. Cuando se leen los datos de reloj = 2 Cuando se escriben los datos de reloj = 7 RUN/STOP de un mdulo externalizado = 4 Almacenamiento del largo de los datos de respuesa. Cuando se leen los datos de reloj = 2 Este flag almacena el estado de la opcin de almacenamiento indicada en (s1)+0 (Array_s1[1]) de los datos de reloj: Sin almacenamiento de los datos de reloj = 0 Almacenamiento de los datos de reloj = 1
Sistema
(s1)+8 Array_s1[9]
1 a 32767 0 = 10 segundos (fijamente ajustado)
Usuario
(s1)+9 Largo de los datos Array_s1[10] solicitados
2, 7, 4
Usuario
(s1)+10 Largo de los datos Array_s1[11] de respuesta Flag del almacenamiento de (s1)+11 datos de reloj (se Array_s1[12] activa en caso de error)
0, 4
Usuario
Sistema
8 55
REQ
Operando (s1)+12 Array_s1[13]
Significado
Funcin Byte de valor superior = Ao (0 a 99) Byte de valor inferior = Mes (1 a 12) Byte de valor superior = Da (0 a 31) Byte de valor inferior = Hora (1 a 23) Byte de valor superior = Minuto (0 a 59) Byte de valor inferior = Segundo (1 a 59) Byte de valor superior = 00H Byte de valor inferior = Da de semana (1 a 6) (Domingo = 0, Sbado = 6) Almacenamiento del nmero de de red de la estacin en la cual se present el error. El almacenamiento no se ejecuta cuando el estado de terminacin de la ejecucin de instruccin es "Canal en servicio (F7C1H)". El nmero de red se encuentra entre 1 y 239. Almacenamiento del nmero de la estacin en la cual se present el error. El almacenamiento no se ejecuta cuando el estado de terminacin de la ejecucin de instruccin es "Canal en servicio (F7C1H)". El nmero de estacin se encuentra entre 1 y 64.
Rango de valores
(s1)+13 Array_s1[14] Datos de reloj (se activa en caso (s1)+14 Array_s1[15] de error) (s1)+15 Array_s1[16]
Sistema
Sistema
Nmero de la estacin en la cual se (s1)+17 Array_s1[18] present el error
Sistema

2
8 56
REQ
Datos de solicitud/respuesta durante la operacin de escritura/lectura de datos de reloj Datos de solicitud
Operando (s2)+0 Array-s2[1] (s2)+1 Array_s2[2]
Significado
Funcin 0001H = Lectura de datos de reloj 0011H = Escritura de datos de reloj 0002H = Lectura de datos de reloj 0001H = Escritura de datos de reloj Indicacin de la actualizacin de los datos de reloj en (s2)+3 (Array_s2[4]) a (s2)+6 (Array_s2[7]). Cuando se activa el operando (1), se actualiza esta fecha de reloj.
Lectura de datos de reloj

Escritura de datos de reloj

Modo de solicitud Modo de solicitud de la subrutina
(s2)+2 Array_s2[3]
Esquema de actualizacin
b15 0
b7 b6 b5 b4 b3 b2 b1 b0 0 W SecMin H D M Y
Indicacin de mes y ao almacenada en el modo BCD (ltimas 2 posiciones). (s2)+3 Array_s2[4] Indicacin de mes y ao a actualizar
b15 M (01H - 12H )
b8 b7 Y (00H - 99H)
b0
Indicacin de hora y da almacenada en el cdigo BCD. (s2)+4 Array_s2[5] Indicacin de hora y da a actualizar
b15 H (00H - 23H )
b8 b7 D (01H - 31H)
b0
(s2)+5 Array_s2[6]
Indicacin de minutos y segundos a actualizar
Indicacin de segundos y minutos almacenada en el cdigo BCD.
b15 Sec (00H - 59H )
b8 b7 Min (00H - 59H)
b0
(s2)+6 Array_s2[7]
Indicacin del da de semana a actualizar
Indicacin del da de la semana alamacenado en el cdigo BCDs (00H = Domingo, 06H = Sbado).
b15 00H
b8 b7 W (00H - 06H)
b0
M = Mes Y = Ao H = Hora D = Da Sec = Segundo Min = Minuto W = Da de semana

REQABB1, REQJAMO, REQSTUTA, REQSEKMI, REQWOTA
8 57
REQ
Datos de respuesta
Operando
Significado
Funcin Indicacin de mes y ao almacenada en el modo BCD (ltimas 2 posiciones).
Lectura de datos de reloj
Escritura de datos de reloj
(d1)+0 Array-d1[1]
Indicacin leda de mes y ao
b15 M (01H - 12H )
b8 b7 Y (00H - 99H)
b0
Indicacin de hora y da almacenada en el cdigo BCD. (d1)+1 Array_d1[2] Indicacin leda de hora y da
b15 H (00H - 23H )
b8 b7 D (01H - 31H)
b0
Indicacin de segundos y minutos almacenada en el cdigo BCD. (d1)+2 Array_d1[3] Indicacin leda de minuto y segundo
b15 Sec (00H - 59H )
b8 b7 Min (00H - 59H)
b0
Indicacin del da de la semana alamacenada en el cdigo BCDs (00H = Domingo, 06H = Sbado). (d1)+3 Array_d1[4] Indicacin leda del da de semana
b15 00H
b8 b7 W (00H - 06H)
b0
M = Mes Y = Ao H = Hora D = Da Sec = Segundo Min = Minuto W = Da de semana

REQJAMO, REQSTUTA, REQSEKMI, REQWOTA
INDICACIN
Las operaciones de escritura y lectura no pueden realizarse cuando se encuentra activada la proteccin de escritura en la CPU de la estacin de destino (conmutador de sistema 1, SW5 (QnA, Q4AR) o bien SW1 (QnAS) est activado).
8 58
REQ
Datos de solicitud durante operacin de RUN/STOP en otra estacin
Operando (s2)+0 Array-s2[1] (s2)+1 Array_s2[2]
Significado Modo de solicitud Modo de solicitud de la subrutina 0010H
Funcin
Operacin RUN

Operacin STOP

0001H = Operacin RUN en otra estacin 0002H = Operacin STOP en otra estacin Indicacin si una operacin RUN debe ejecutarse forzadamente en otra estacin. 0001H = Sin ejecucin forzada de la operacin RUN 0003H = Ejecucin forzada de la operacin RUN (se activa durante la operacin STOP en otra estacin) Cuando la estacin que ejecuta una operacin STOP en otra estacin, no puede ejecutar una operacin RUN, se posibilita la ejecucin de la operacin RUN en otra estacin. Indicacin del estado de memoria de la CPU durante la ejecucin de la operacin RUN en otra estacin. 0000H = Sin eliminacin (se activa durante la operacin STOP en otra estacin) 0001H = Eliminacin (exclusivamente los rangos remanentes) 0002H = Eliminacin (incluyendo los rangos remanentes)
(s2)+2 Array_s2[3]
Modo
(s2)+3 Array_s2[4]
Modo de eliminacin
INDICACIONES
La funcin RUN/STOP puede ejecutarse en otra estacin solamente cuando el conmutador RUN/STOP de la CPU de QnA de la estacin de destino se encuentra en el modo RUN. Las operaciones de escritura y lectura no pueden realizarse cuando se encuentra activada la proteccin de escritura en la CPU de QnA de la estacin de destino (conmutador de sistema 1, SW5 (QnA, Q4AR) o bien SW1 (QnAS) est activado). Cuando la estacin de destino ya ha sido conmutada por otra estacin al modo STOP/PAUSE, puede ejecutarse la operacin RUN en forma forzada solamente cuando el modo en (s2)+2 ha sido ajustado en "Sin ejecucin forzada de la operacin RUN (0001H)". Al reponer la CPU de QnA de la estacin de destino que ejecuta la operacin RUN/STOP, se pierden las informaciones de la operacin RUN/STOP en la estacin de destino.
8 59
REQ
Funcionamiento
Solicitud de datos en otras estaciones REQ Instruccin de solicitud
La instruccin REQ transmite los datos solicitados y almacenados a partir de (d1)+0 (Array _d1[1]) en una estacin conectada en el MELSECNET/10. El nmero de estacin y de red se indica en el archivo de control. Los datos se almacenan a partir de (s2)+0 (Array_s2[1]). Despus de terminar la operacin de transmisin de los datos solicitados en la estacin de destino, se activa el operando indicado en d2.
QnA CPU 1 (d1)+0
3 4
QnA CPU 2 (s2)+0
3 4
REQ
5 6 MELSECNET/ 10
5 6
1 2

REQ_0E1
Mediante una estacin de rel y los parmetros de routing puede accederse tambin a estaciones de otras redes. Las instrucciones de enlace de datos no pueden ejecutarse simultneamente por diferentes posiciones con acceso compartido en los mismos canales. En caso de ejecucin simultnea de las instrucciones en dos o ms posiciones, se previene una ejecucin de otras instrucciones de enlace de datos a travs del servicio de intercambio. El estado de ejecucin y el estado de terminacin (normal, no normal) de la instruccin REQ pueden controlarse mediante - el flag de canal de comunicacin (3) del canal utilizyado, - el operando que se activa despus de la terminacin de la operacin (d2) y - la indicacin de estado de la terminacin de operacin (terminacin de una transmisin correcta o defectuosa) ((d2)+1) siguiendo el siguiente modo: Flag de canal de comunicacin Este flag se activa durante la ejecucin de la instruccin REQ. El flag se repone con el procesamiento de la instruccin END en el ciclo en el cual se termina la operacin de transmisin. Operando de la estacin HOST que indica la terminacin de la operacin Este operando se activa con el procesamiento de la instruccin END en el ciclo en el cual se termina la operacin. En el procesamiento de la siguiente instruccin END se repone nuevamente este operando.
8 60
REQ
Indicacin de estado de la terminacin de operacin Este operando se activa en funcin del resultado de terminacin de la operacin. En la terminacin de una transmisin normal (correcta), se mantiene sin modificacin alguna el estado de reposicin del operando. En la terminacin de una transmisin anormal (defectuosa) se activa este operando con el procesamiento de la instruccin END en el ciclo en el cual se termin el procesamiento de la instruccin REQ. En el procesamiento de la siguiente instruccin END se repone nuevamente este operando.
INDICACIN
1 SB30
2 SB32
3 SB34
4 SB36
5 SB38
6 SB3A
7 SB3C
8 SB3E
La siguiente ilustracin muestra las operaciones de la estacin HOST durante la ejecucin de la instruccin REQ.
1 2
Procesamiento END Ejecucin de la instruccin REQ 3 Terminacin de la operacin 4 Programa de la estacin HOST 5 Instruccin REQ 6 Flag de canal de comunicacin 7 Operando de la estacin HOST que se activa despus de la terminacin de la operacin (d2) 8 Indicacin del estado de la terminacin de operacin ((d2)+1) 9 Terminacin de una transmisin anormal (defectuosa) 10 Terminacin de una transmisin normal (correcta) 11 Un ciclo
READ0E2
8 61
REQ
Fuentes de error
8 62
REQ
Ejemplo
JP.REQ Con flanco positivo de X10, el siguiente programa ejecuta una operacin STOP en una estacin de destino. La ejecucin de la instruccin REQ est bloqueada mediante el contacto de reposo del flag SB30. Mayores indicaciones acerca de la estacin HOST y de destino y las instrucciones MOV utilizadas, se encuentran en la siguiente tabla.
Operando/Instruccin Estacin HOST Red HOST Canal HOST Flag de canal de comunicacin Estacin de destino Red de destino Canal de destino 1. Instruccin MOV 2. Instruccin MOV 3. Instruccin MOV 4. Instruccin MOV 5. Instruccin MOV 6. Instruccin MOV 7. Instruccin MOV 8. Instruccin MOV 9. Instruccin MOV 10. Instruccin MOV 11. Instruccin MOV 12. Instruccin MOV 13. Instruccin MOV
Denominacin/Funcin 1 SB30 13 7 Activacin de los datos ded reloj Activacin del canal de la estacin HOST Activacin del nmero de red de la estacin de destino. Activacin del nmero de la estacin de destino. Activacin de la cantidad de intentos de transmisin Activacin del ajuste de tiempo WDT (20 s) Activacin de la cantidad de bloques a transmitir (4) Activacin del modo de solicitud Activacin del modo de solicitud de la subrutina Activacin del modo Activacin del modo de eliminacin
8 63
REQ
Plano de contactos
REQ_MB1, REQ_KB1 ,REQ__IB1
INDICACIN
8 64
ZNFR
8.6.8
ZNFR
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q

1
Palabra

1
Registro de archivo
Otros
Error Flag
Pasos
Solamente registro de enlace
GX IEC Developer
Plano de contactos
ZNFR_ME1, ZNFR_KE1, ZNFR_IE1
Variables
Operando Jn Un Valor de comando Nmero de red de estacin HOST. 1 Direccin cabezal de entrada y salida del mdulo de red de la estacin HOST. 2 Primera direccin del operando en el cual se almacenan los datos de control.
BIN 16 bits
ANY16
s1
Direccin s2 d Primera direccin del registro de enlace (W) en la estacin HOST en la cual se almacenan los datos ledos. Operando que se activa despus del procesamiento completo de la Bit ejecucin para un ciclo de programa.
INDICACIONES
8 65
ZNFR
Operando
Significado
Funcin La confirmacin de entrada ha sido activada: (Bit 0 (b0) = 1, fijamente ajustado) Almacenamiento de los datos de reloj del momento en que se termina el procesamiento de errores: - Sin almacenamiento de los datos de reloj, bit 7 (b7) = 0 - Almacenamiento de los datos de reloj, bit 7 (b7) = 1 (Datos de reloj a partir de (s1)+11 (Array_s1[12]) ascendente) Indicacin de estado despus de terminacin del procesamiento de instruccin : -0 = Sin errores (terminacin normal de procesamiento) impar 0 = cdigo de error 3 No se utiliza. Indicacin de la primera direccin de la memoria de bfer. No se utiliza.
Rango de valores
Determinaci n mediante
Modo de ejecucin
(s1)+0 Array_s1[1]
0001H 0081H
Usuario
(s1)+1 Array_s1[2]
Estado de terminacin del procesamiento de instruccin Dummy Direccin de la memoria de bfer Dummy
Sistema
(s1)+2 Array_s1[3] (s1)+3 Array_s1[4] (s1)+4 Array_s1[5] (s1)+5 Array_s1[6] (s1)+6 Array_s1[7] (s1)+7 Array_s1[8] (s1)+8 Array_s1[9]
Usuario Usuario
1 a 64
Nmero de la Indicacin del nmero de la estacin externalizada estacin de destino de entrada y salida, que leer los datos. Posicin del mdulo Indicacin de la posicin en la cual se encuentra el especial en la serie mdulo especial en una serie de mdulos especiales en la estacin de destino. de mdulos Dummy Dummy No se utiliza. No se utiliza. Indicacin de la cantidad de datos a leer. Este flag almacena el estado de la opcin de almacenamiento indicada en (s1)+0 (Array_s1[1]) de los datos de reloj: Sin almacenamiento de los datos de reloj = 0 Almacenamiento de los datos de reloj = 1 Byte de valor superior = Ao (0 a 99) Byte de valor inferior = Mes (1 a 12) Byte de valor superior = Da (0 a 31) Byte de valor inferior = Hora (1 a 23) Byte de valor superior = Minuto (0 a 59) Byte de valor inferior = Segundo (1 a 59) Byte de valor superior = 00H Byte de valor inferior = Da de semana (1 a 6) (Domingo = 0, Sbado = 6)
Usuario
1 a 256
Usuario
(s1)+9 Largo de los datos Array_s1[10] a leer Flag del almacenamiento de (s1)+10 datos de reloj (se Array_s1[11] activa en caso de error) (s1)+11 Array_s1[12] (s1)+12 Array_s1[13] Datos de reloj (se activa en caso (s1)+13 Array_s1[14] de error) (s1)+14 Array_s1[15]
Sistema
Sistema

4
Mayores informaciones contiene el manual del mdulo especial con el cual se ejecuta la operacin de lectura.
8 66
ZNFR
Funcionamiento
Lectura de datos de mdulos especiales en estaciones externalizadas de entrada y salida ZNFR Instruccin de lectura
La instruccin ZNFR lee los datos almacenados en la memoria de bfer de un mdulo especial de una estacin externalizada de entrada y salida conectada en el MELSECNET/10. La estacin de entrada/salida se indica en los datos de control. Los datos ledos del mdulo se almacenan a partir de s2 en la estacin HOST. Despus de terminar la operacin de lectura en la estacin externalizada de entrada y salida, se activa el operando indicado en d.
QnA CPU 1 s2
2 MELSECNET/10
3 (s1)+3
(s1)+9
1 2
Estacin HOST/Estacin maestra Mdulo de red (Estacin HOST/Estacin maestra) 3 Estacin externalizada de entrada y salida (Estacin de destino) 4 Mdulo especial (Estacin de destino/Estacin externalizada de entrada y salida)
ZNFR0E1
La operacin de lectura de una estacin externalizada de entrada y salida puede ejecutarse solamente con un mdulo de red conectado con la misma red como la estacin externalizada de entrada y salida, conectada con el MELSECNET/10. La instruccin ZNFR no puede ejecutarse simultneamente en diferentes posiciones por el mismo mdulo especial. En caso de ejecucin simultnea de las instrucciones en dos o ms posiciones, se previene una ejecucin de otras instrucciones ZNFR a travs del servicio de intercambio. La seal de bloqueo transmitida durante la ejecucin de la instruccin ZNFR contiene - seales de solicitud de lectura y escritura, - seales de terminacin de las operaciones de lectura y escritura, - el operando que se activa despus de la terminacin de la operacin de lectura (d) - y la indicacin de estado de la terminacin de operacin (terminacin de una transmisin correcta o defectuosa) (d+1). Las seales y los operandos se describen a continuacin: Seales de solicitud de lectura y escritura Esta seal se activa con la ejecucin de las instrucciones extendidas de enlace de datos de la serie QnA. La seal se repone con el procesamiento de la instruccin END en el ciclo en el cual se terminaron las operaciones de escritura y lectura. Seales de terminacin de las operaciones de lectura y escritura Esta seal se repone con la ejecucin de las instrucciones extendidas de enlace de datos de la serie QnA. La seal se activa con el procesamiento de la instruccin END en el ciclo en el cual se terminaron las operaciones de escritura y lectura. Operando de la estacin HOST que indica la terminacin de la operacin Este operando se activa con el procesamiento de la instruccin END en el ciclo en el cual se termin el procesamiento de la instruccin ZNFR. En el procesamiento de la siguiente instruccin END se repone nuevamente este operando.
8 67
ZNFR
Indicacin de estado de la terminacin de operacin Este operando se activa en funcin del resultado de terminacin del procesamiento de la instruccin ZNFR. En la terminacin de una transmisin normal (correcta), se mantiene sin modificacin alguna el estado de reposicin del operando. En la terminacin de una transmisin anormal (defectuosa) se activa este operando con el procesamiento de la instruccin END en el ciclo en el cual se termin el procesamiento de la instruccin ZNFR. En el procesamiento de la siguiente instruccin END se repone nuevamente este operando.
La siguiente ilustracin muestra las operaciones de la estacin HOST durante la ejecucin de la instruccin ZNFR.
1 2
Procesamiento END Ejecucin de la instruccin ZNFR 3 Terminacin de la operacin 4 Programa de la estacin HOST 5 Instruccin ZNFR 6 Seal de solicitud de lectura y escritura 7 Despus de la ejecucin de las instrucciones extendidas de enlace de datos 8 Terminacin de la operacin de lectura y escritura 9 Operando de la estacin HOST que se activa despus de la terminacin de la operacin (d) 10 Indicacin de estado de la terminacin de operacin (d+1) 11 Terminacin de una transmisin anormal (defectuosa) 12 Terminacin de una transmisin normal (correcta) 13 Un ciclo
ZNFR0E2
Los registros de enlace en s2 se activan mediante los parmetros de red "M R (hacia la estacin maestra de la estacin externalizada de entrada y salida)" y se encuentran dentro del rango definido para el refrescamiento de enlace.
8 68
ZNFR
Para la ejecucin de la instruccin ZNFR se requieren los rels internos de enlace y los registros de enlace que pueden utilizarse por el sistema operativo. A continuacin se indica la cantidad de rels internos de enlace y registros de enlace que se utilizan por el sistema operativo para el mdulo especial correspondiente: Para M R (de la estacin maestra hacia la estacin externalizada de entrada y salida): Rel interno de enlace = 4, Registro de enlace = 4 Para M R (hacia la estacin maestra desde la estacin externalizada de entrada y salida): Rel interno de enlace = 4, Registro de enlace = 4
Fuentes de error
8 69
ZNFR
Ejemplo JP.ZNFR
Con flanco positivo de X10, el siguiente programa lee las direcciones 6 a 9 de la memoria de bfer de n mdulo especial de una estacin de entrada y salida. Los datos ledos se almacenan en los registros de enlace W108 y W10B. Mayores indicaciones acerca de la estacin de entrada y salida y las instrucciones MOV utilizadas, se encuentran en la siguiente tabla.
Operando/Instruccin
Denominacin/Funcin
Estacin de entrada y salida 1R1 Red de estaciones de entrada y salida mdulo especial 1. Instruccin MOV 2. Instruccin MOV 3. Instruccin MOV 4. Instruccin MOV 5. Instruccin MOV 3 1 Activacin de los datos ded reloj Activacin de la primera direccin de la memoria de bfer (6) Activacin del nmero de la estacin de entrada y salida Activacin de la posicin del mdulo especial en la serie de mdulos Activacin del largo de datos a leer
Plano de contactos
ZNFR_MB1, ZNFR_KB1, ZNFR_IB1
INDICACIN
8 70
ZNTO
8.6.9
ZNTO
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q

1
Palabra

1
Registro de archivo
Otros
Error Flag
Pasos
GX IEC Developer
Plano de contactos
ZNTO_ME1, ZNTO_KE1, ZNTO_IE1
Variables
1
Direccin cabezal de entrada y salida del mdulo de red de la estacin HOST. 2 Primera direccin del operando en el cual se almacenan los datos de control.
BIN 16 bits
ANY16
s1
Direccin s2 d Primera direccin del registro de enlace (W) en la estacin HOST en la cual se almacenan los datos a escribir. Operando que se activa despus del procesamiento completo de la Bit ejecucin para un ciclo de programa.
INDICACIONES
8 71
ZNTO
Operando
Significado
Funcin La confirmacin de entrada ha sido activada: (Bit 0 (b0) = 1, fijamente ajustado) Almacenamiento de los datos de reloj del momento en que se termina el procesamiento de errores: - Sin almacenamiento de los datos de reloj, bit 7 (b7) = 0 - Almacenamiento de los datos de reloj, bit 7 (b7) = 1 (Datos de reloj a partir de (s1)+11 (Array_s1[12]) ascendente) Indicacin de estado despus de terminacin del procesamiento de instruccin : -0 = Sin errores (terminacin normal de procesamiento) impar 0 = cdigo de error 3 No se utiliza. Indicacin de la primera direccin de la memoria de bfer. No se utiliza.
Rango de valores
Determinaci n mediante
Modo de ejecucin
(s1)+0 Array_s1[1]
0001H 0081H
Usuario
(s1)+1 Array_s1[2]
Estado de terminacin del procesamiento de instruccin Dummy Direccin de la memoria de bfer Dummy
Sistema
(s1)+2 Array_s1[3] (s1)+3 Array_s1[4] (s1)+4 Array_s1[5] (s1)+5 Array_s1[6] (s1)+6 Array_s1[7] (s1)+7 Array_s1[8] (s1)+8 Array_s1[9]
Usuario Usuario
1 a 64
Nmero de la Indicacin del nmero de la estacin de destino. estacin de destino Indicacin del nmero consecutivo del mdulo Nmero del mdulo especial correspondiente en la serie de los especial mdulos especiales en la estacin de destino. Dummy Dummy No se utiliza. No se utiliza. Indicacin de la cantidad de datos a escribir. No se utiliza. Este flag almacena el estado de la opcin de almacenamiento indicada en (s1)+0 (Array_s1[1]) de los datos de reloj: Sin almacenamiento de los datos de reloj = 0 Almacenamiento de los datos de reloj = 1 Byte de valor superior = Ao (0 a 99) Byte de valor inferior = Mes (1 a 12) Byte de valor superior = Da (0 a 31) Byte de valor inferior = Hora (1 a 23) Byte de valor superior = Minuto (0 a 59) Byte de valor inferior = Segundo (1 a 59) Byte de valor superior = 00H Byte de valor inferior = Da de semana (1 a 6) (Domingo = 0, Sbado = 6)
Usuario
1 a 256
Usuario
(s1)+9 Largo de los datos Array_s1[10] a escribir (s1)+10 Dummy Array_s1[11] Flag del almacenamiento de (s1)+11 datos de reloj (se Array_s1[12] activa en caso de error) (s1)+12 Array_s1[13] (s1)+13 Array_s1[14] Datos de reloj (se activa en caso (s1)+14 Array_s1[15] de error) (s1)+15 Array_s1[16]
Sistema
Sistema

4
Mayores informaciones contiene el manual del mdulo especial con el cual se ejecuta la operacin de escritura.
8 72
ZNTO
Funcionamiento
Escritura de datos en mdulos especiales en las estaciones externalizadas de entrada y salida ZNTO Instruccin de escritura
La instruccin ZNTO escribe los datos almacenados a partir de s2 de la estacin HOST en la memoria de bfer de un mdulo especial de una estacin externalizada de entrada y salida, conectada en el MELSECNET/10. La estacin de entrada/salida se indica en los datos de control. Despus de terminar la operacin de escritura en la estacin externalizada de entrada y salida, se activa el operando indicado en d.
QnA CPU 1 s2
2 MELSECNET/10
3 (s1)+3
(s1)+9
1 2
Estacin HOST/Estacin maestra Mdulo de red (Estacin HOST/Estacin maestra) 3 Estacin externalizada de entrada y salida (Estacin de destino) 4 Mdulo especial (Estacin de destino/Estacin externalizada de entrada y salida)
ZNTO0E1
Las operaciones de escritura de una estacin externalizada de entrada y salida pueden ejecutarse solamente cuando estas operaciones de escritura se ejecutan por una estacin maestra externalizada en el MELSECNET/10 hacia una estacin externalizada de entrada y salida en la misma red. La instruccin ZNTO no puede ejecutarse simultneamente en diferentes posiciones por el mismo mdulo especial. En caso de ejecucin simultnea de las instrucciones en dos o ms posiciones, se previene una ejecucin de otras instrucciones ZNTO a travs del servicio de intercambio. La seal de bloqueo transmitida durante la ejecucin de la instruccin ZNTO contiene - seales de solicitud de lectura y escritura, - seales de terminacin de las operaciones de lectura y escritura, - el operando que se activa despus de la terminacin de la operacin de escritura (d) - y la indicacin de estado de la terminacin de operacin (terminacin de una transmisin correcta o defectuosa) (d+1). Las seales y los operandos se describen a continuacin: Seales de solicitud de lectura y escritura Esta seal se activa con la ejecucin de las instrucciones extendidas de enlace de datos de la serie QnA. La seal se repone con el procesamiento de la instruccin END en el ciclo en el cual se terminaron las operaciones de escritura y lectura. Seales de terminacin de las operaciones de lectura y escritura Esta seal se repone con la ejecucin de las instrucciones extendidas de enlace de datos de la serie QnA. La seal se activa con el procesamiento de la instruccin END en el ciclo en el cual se terminaron las operaciones de escritura y lectura. Operando de la estacin HOST que indica la terminacin de la operacin Este operando se activa con el procesamiento de la instruccin END en el ciclo en el cual se termin el procesamiento de la instruccin ZNTO. En el procesamiento de la siguiente instruccin END se repone nuevamente este operando.
8 73
ZNTO
Indicacin de estado de la terminacin de operacin Este operando se activa en funcin del resultado de terminacin del procesamiento de la instruccin ZNTO. En la terminacin de una transmisin normal (correcta), se mantiene sin modificacin alguna el estado de reposicin del operando. En la terminacin de una transmisin anormal (defectuosa) se activa este operando con el procesamiento de la instruccin END en el ciclo en el cual se termin el procesamiento de la instruccin ZNTO. En el procesamiento de la siguiente instruccin END se repone nuevamente este operando.
La siguiente ilustracin muestra las operaciones de la estacin HOST durante la ejecucin de la instruccin ZNTO.
1 2
Procesamiento END Ejecucin de la instruccin ZNTO 3 Terminacin de la operacin 4 Programa de la estacin HOST 5 Instruccin ZNTO 6 Seal de solicitud de lectura y escritura 7 Despus de la ejecucin de las instrucciones extendidas de enlace de datos 8 Terminacin de la operacin de lectura y escritura 9 Operando de la estacin HOST que se activa despus de la terminacin de la operacin (d) 10 Indicacin de estado de la terminacin de operacin (d+1) 11 Terminacin de una transmisin anormal (defectuosa) 12 Terminacin de una transmisin normal (correcta) 13 Un ciclo
ZNFR0E2
Los registros de enlace en s2 se activan mediante los parmetros de red "M R (hacia la estacin maestra de la estacin externalizada de entrada y salida)" y se encuentran dentro del rango definido para el refrescamiento de enlace.
8 74
ZNTO
Para la ejecucin de la instruccin ZNTO se requieren los rels internos de enlace y los registros de enlace que pueden utilizarse por el sistema operativo. A continuacin se indica la cantidad de rels internos de enlace y registros de enlace que se utilizan por el sistema operativo para el mdulo especial correspondiente: Para M R (de la estacin maestra hacia la estacin externalizada de entrada y salida): Rel interno de enlace = 4, Registro de enlace = 4 Para M R (hacia la estacin maestra desde la estacin externalizada de entrada y salida): Rel interno de enlace = 4, Registro de enlace = 4
Fuentes de error
8 75
ZNTO
Ejemplo JP.ZNTO
Con flanco positivo de X10, el siguiente programa escribe datos en las direcciones 6 a 12 de la memoria de bfer de n mdulo especial de una estacin de entrada y salida. Los datos a escribir se almacenan en la estacin HOST en los registros de enlace W18 a W1A. Mayores indicaciones acerca de la estacin de entrada y salida y las instrucciones MOV utilizadas, se encuentran en la siguiente tabla.
Operando/Instruccin
Denominacin/Funcin
Estacin de entrada y salida 1R2 Red de estaciones de entrada y salida mdulo especial 1. Instruccin MOV 2. Instruccin MOV 3. Instruccin MOV 4. Instruccin MOV 5. Instruccin MOV 6. Instruccin MOV 7. Instruccin MOV 8. Instruccin MOV 3 2 Activacin de los datos ded reloj Activacin de la primera direccin de la memoria de bfer (10) Activacin del nmero de la estacin de entrada y salida Activacin de la posicin del mdulo especial en la serie de mdulos Activacin del largo de datos a escribir Escritura de datos en los registros de enlace W18 a W1A
Plano de contactos
INDICACIN
ZNTO_MB1, ZNTO_KB1, ZNTO_IB1
8 76
Instr. de enlaces de datos compatibles con la serie A
8.7

Con estas instrucciones se posibilita la comunicacin de datos entre las estaciones con las CPUs de QnA, as como entre las estaciones con CPUs de QnA y ACPUs y las estaciones externalizadas de entrada y salida en el MELSECNET y MELSECNET/10. La siguiente tabla contiene una vista sinptica de las instrucciones.
Estacin referida en el MELSECNET/10 Funcin Instruccin MELSEC en el editor MELSEC J.ZNRD JP.ZNRD J.ZNRD JP.ZNRD J.ZNWR JP.ZNWR J.ZNWR JP.ZNWR Instruccin MELSEC en el editor IEC ZNRD_J_M ZNRD_JP_M ZNRD_J_M ZNRD_JP_M ZNWR_J_M ZNWR_JP_M ZNWR_J_M ZNWR_JP_M LRDP_M LRDP LRDP_MD LRDP_P_MD LWTP_M LWTP_MD LWTP LWTP_P_MD RFRP_U_M RFRP G.RFRP RFRP_UP_M

QnA-CPU
ACPU
Estaciones externalizadas de entrada/salida
MELSECNET
Lectura de datos de QnA de las estaciones de destino en las redes de destino Lectura de datos de estaciones locales (posible solamente en estaciones maestras) Escritura de datos QnA en estaciones de destino en redes de destino Escritura de datos en estaciones locales (posible solamente en estaciones maestras) Solo serie A Lectura de datos de estaciones locales (posible solamente en estaciones maestras) Solo serie A Escritura de datos en estaciones locales (posible solamente en estaciones maestras) Lectura de Datos de mdulos especiales en estaciones externalizadas de entrada y salida. Escritura de Datos en mdulos especiales en estaciones externalizadas de entrada y salida.
RTOP_U_M RTOP G.RTOP RTOP_UP_M
8 77
ZNRD
8.7.1 ZNRD
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit n1 s d1 n2 d2

1
Palabra

1
Registro de archivo
Otros
Error Flag
Pasos
SM0
32
Solo T, C, D y W
GX IEC Developer
Plano de contactos
ZNRD_ME1, ZNRD_KE1, ZNRD_IE1
Variables
Operando Jn n1 s d1 n2 d2 Valor de comando Nmero de red de estacin HOST. 1 Nmero de la estacin de destino.
Tipo de datos
Primer operando de la estacin en la cual deben almacenarse los datos a leer. BIN 16 bits Primer operando de la estacin HOST en la cual deben almacenarse los datos ledos. Largo de datos de recepcin. Operando que se activa despus del procesamiento completo de la ejecucin para un ciclo de programa. Bit
INDICACIN
Cuando la instruccin se utiliza en un MELSECNET(I/II/B), debe indicarse el J0.
8 78
ZNRD
Funcionamiento
Lectura de datos de otras estaciones ZNRD Instruccin de lectura
La instruccin ZNRD lee la cantidad indicada con n2 de las palabras de datos almacenadas a partir de s de la estacin de destino en el MELSECNET/10. El nmero de estacin de destino se indica en n1. El nmero de red se indica en Jn. Los datos ledos se almacenan a partir de d1 en la estacin HOST. Despus de terminar la operacin de lectura en la estacin de destino, se activa el operando indicado en d2.
1 2
Estacin HOST Estacin de destino 3 Mdulo de red 4 Canal 1 5 Canal 8

ZNRD0E1
La operacin de lectura puede ejecutarse solamente con una estacin de destino conectada en la misma red del sistema de red de MELSECNET/10 como la estacin HOST. La operacin de lectura de una estacin local puede ejecutarse solamente con una estacin maestra en el sistema de red del MELSECNET. Para Jn pueden asignarse nmeros de red entre 1 239. La indicacin del nmero de red 0 (J0) puede compararse con la indicacin del MELSECNET como sistema de red. En el sistema del MELSECNE, el nmero de la red de destino (Jn) est fijamente ajustada en 0 (J0). Los nmeros de red de destino (Jn) 1 a 239 se utilizan en el MELSECNET/10. Para n1 puede indicarse un nmero de estacin entre 1 y 64. En caso de utilizar el sistema de red del MELSECNET/B, puede indicarse un nmero de estacin entre 1 y 31. Para n2 puede indicarse un largo de datos de recepcin (cantidad de palabras de datos) entre 1 y 230. Las operaciones de lectura de otras estaciones mediante instruccin ZNRD pueden ejecutarse tambin por estaciones con CPUs de AnU y QnA. Las instrucciones de enlace de datos no pueden ejecutarse simultneamente por diferentes posiciones con acceso compartido en los mismos canales. En caso de ejecucin simultnea de las instrucciones en dos o ms posiciones, se previene una ejecucin de otras instrucciones de enlace de datos a travs del servicio de intercambio. La estacin HOST y de destino utiliza el canal 1 del mdulo de red para la ejecucin de la instruccin ZNRD. En la utilizacin de varias instrucciones ZNRD se accede repetidamente al canal 1, mientras que el canal 1 del mdulo de red puede utilizarse solamente una vez simultneamente por una instruccin. Para evitar una ejecucin simultnea de varias instrucciones, debe aplicarse un bloqueo conjuntamente con la seal de solicitud de lectura/ escritura y el operando que se activa despus de la terminacin de la operacin.
8 79
ZNRD
La ejecucin y el fin de ejecucin de la instruccin ZNRD se indica del siguiente modo mediante un flag de canal de comunicacin (SB30) y el operando que se activa en la terminacin de la operacin (d2): Flag de canal de comunicacin Este flag se activa durante la ejecucin de la instruccin ZNRD. El flag se repone con el procesamiento de la instruccin END en el ciclo en el cual se termina la operacin de lectura. Operando de la estacin HOST que indica la terminacin de la operacin de lectura Este operando se activa con el procesamiento de la instruccin END en el ciclo en el cual se termina la operacin de lectura. En el procesamiento de la siguiente instruccin END se repone nuevamente este operando. La siguiente ilustracin muestra las operaciones de la estacin HOST durante la ejecucin de la instruccin ZNRD.
1 2
Procesamiento END Ejecucin de la instruccin ZNRD 3 Terminacin de la operacin 4 Programa de la estacin HOST 5 Instruccin ZNRD 6 Flag de canal de comunicacin (SB30) 7 Operando de la estacin HOST que se activa despus de la terminacin de la operacin (d2) 8 Un ciclo
ZNRD0E2
El estado de terminacin de la instruccin ZNRD (normal, anormal) se indica del siguiente modo para la terminacin de procesamiento de la instruccin ZNRD (SW31): En caso de una terminacin normal (sin errores) de la operacin, el contenido del registro SW31 es igual a 0. En caso de una terminacin anormal (con errores) de la operacin, se almacea el cdigo de error respectivo en el registro SW31.
INDICACIN
Mayores informaciones acerca de los cdigos de error se encuentran en el manual "MELSECNET/10 para sistemas de red QnA".
8 80
ZNRD
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El largo de datos de recepcin indicado con n2 se encuentra fuera del rango previsto para el almacenamiento del operando a partir de s1 (cdigo de error 4101). No existe la red indicado con el nmero Jn (cdigo de error 4102). No existe la estacin con el nmero de estacin indicado en n1 (cdigo de error 4102). El largo de datos de recepcin indicado con n2, no se encuentra entre 1 y 230 (cdigo de error 4100).
Ejemplo
JP.ZNRD Con flanco positivo de X0, el siguiente programa lee los datos de los registros D10 a D14 de la estacin N 4 y almacena los datos ledos en los registros D200 a D204 en la estacin HOST. La estacin HOST y la estacin de destino se encuentran en la red 1.
Plano de contactos
ZNRD1MB1, ZNRD1KB1 ,ZNRD1IB1
8 81
ZNWR
8.7.2 ZNWR
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit n1 d1 s n2 d2

1
Palabra

1
Registro de archivo
Otros
Error Flag
Pasos
SM0
32
Solo T, C, D y W
GX IEC Developer
Plano de contactos
ZNWR_ME1, ZNWR_KE1, ZNWR_IE1
Variables
Operando Jn n1 d1 s n2 d2 Valor de comando Nmero de red de estacin HOST. 1 Nmero de la estacin de destino
Tipo de datos
Primer operando de la estacin de destino en la cual deben escribirse los datos. BIN 16 bits Primer operando de la estacin HOST en la cual deben almacenarse los datos a escribir. Largo de datos de transmisin. Operando que se activa despus del procesamiento completo de la ejecucin para un ciclo de programa. Bit
INDICACIN
Cuando la instruccin se utiliza en un MELSECNET(I/II/B), debe indicarse el J0.
8 82
ZNWR
Funcionamiento
Escritura de datos en otras estaciones ZNWR Instruccin de escritura
La instruccin ZNWR escribe la cantidad indicada en n2 de palabras de datos almacenados en s de la estacin HOST en una estacin de destino en el MELSECNET/10. El nmero de estacin de destino se indica en n1. El nmero de red se indica en Jn. Despus de terminar la operacin de escritura en la estacin de destino, se activa el operando indicado en d2.
QnA CPU 1 s
3 4 5 d1
QnA CPU 2
3 4 5
6 MELSECNET/10
1 2
Estacin HOST Estacin de destino 3 Mdulo de red 4 Canal 1 5 Canal 2 6 Canal 8

ZNWR0E1
La operacin de escritura puede ejecutarse solamente con una estacin de destino conectada en la misma red del sistema de red de MELSECNET/10 como la estacin HOST. La operacin de escritura de una estacin local puede ejecutarse solamente con una estacin maestra en el sistema de red del MELSECNET. Para Jn pueden asignarse nmeros de red entre 1 239. La indicacin del nmero de red 0 (J0) puede compararse con la indicacin del MELSECNET como sistema de red. En el sistema del MELSECNE, el nmero de la red de destino (Jn) est fijamente ajustada en 0 (J0). Los nmeros de red de destino (Jn) 1 a 239 se utilizan en el MELSECNET/10. Para n1 puede indicarse un nmero de estacin entre 1 y 64. En caso de utilizar el sistema de red del MELSECNET/B, puede indicarse un nmero de estacin entre 1 y 31. Para n2 puede indicarse un largo de datos de transmisin (cantidad de palabras de datos) entre 1 y 230. Las operaciones de escritura con otras estaciones mediante instruccin ZNWR pueden ejecutarse tambin con estaciones con CPUs de AnU y QnA. La estacin HOST y de destino utiliza el canal 2 del mdulo de red para la ejecucin de la instruccin ZNWR. En la utilizacin de varias instrucciones ZNWR se accede repetidamente al canal 2, mientras que el canal 2 del mdulo de red puede utilizarse solamente una vez simultneamente por una instruccin. Para evitar una ejecucin simultnea de varias instrucciones, debe aplicarse un bloqueo conjuntamente con la seal de solicitud de lectura/ escritura y el operando que se activa despus de la terminacin de la operacin.
8 83
ZNWR
La ejecucin y el fin de ejecucin de la instruccin ZNWR se indica del siguiente modo mediante un flag de canal de comunicacin (SB32) y el operando que se activa en la terminacin de la operacin (d2): Flag de canal de comunicacin Este flag se activa durante la ejecucin de la instruccin ZNWR. El flag se repone con el procesamiento de la instruccin END en el ciclo en el cual se termina la operacin de escritura. Operando de la estacin HOST que indica la terminacin de la operacin de escritura Este operando se activa con el procesamiento de la instruccin END en el ciclo en el cual se termina la operacin de escritura. En el procesamiento de la siguiente instruccin END se repone nuevamente este operando. La siguiente ilustracin muestra las operaciones de la estacin HOST durante la ejecucin de la instruccin ZNWR.
1 2
Procesamiento END Ejecucin de la instruccin ZNWR 3 Terminacin de la operacin 4 Programa de la estacin HOST 5 Instruccin ZNWR 6 Flag de canal de comunicacin (SB32) 7 Operando de la estacin HOST que se activa despus de la terminacin de la operacin (d2) 8 Un ciclo
ZNRD0E2
El estado de terminacin de la instruccin ZNWR (normal, anormal) se indica del siguiente modo para la terminacin de procesamiento de la instruccin ZNWR (SW33): En caso de una terminacin normal (sin errores) de la operacin, el contenido del registro SW33 es igual a 0. En caso de una terminacin anormal (con errores) de la operacin, se almacea el cdigo de error respectivo en el registro SW33.
INDICACIN
Mayores informaciones acerca de los cdigos de error se encuentran en el manual "MELSECNET/10 para sistemas de red QnA".
8 84
ZNWR
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El largo de datos de transmisin indicado con n2 se encuentra fuera del rango previsto para el almacenamiento del operando a partir de s1 (cdigo de error 4101). No existe la red indicado con el nmero Jn (cdigo de error 4102). No existe la estacin con el nmero de estacin indicado en n1 (cdigo de error 4102). El largo de datos de transmisin indicado con n2, no se encuentra entre 1 y 230 (cdigo de error 4100).
Ejemplo
JP.ZNWR Con flanco positivo de X0, el siguiente programa escribe los datos de los registros D300 a D303 de la estacin HOST en los registros D50 a D53 de la estacin 3. La estacin HOST yla estacin de destino se encuentran en la red 1.
Plano de contactos
ZNWR1MB1, ZNWR1KB1 ,ZNWR1IB1
8 85
LRDP
8.7.3 LRDP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X n1 s d n2

1
Largo de bloque
Constante K
Y M L
H P (16#)
ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag M9012
11 1
GX IEC Developer
Plano de contactos
LRDP_ME1, LRDP_KE1, LRDP_IE1
Variables
Operando n1 s d n2
Valor de comando Nmero de la estacin local. Direccin inicial de rea de datos a transmitir de la estacin local. rea de direcciones de la estacin maestra en la cual deben almacenarse los datos ledos. Largo de datos de recepcin.
Tipo de datos
BIN 16 bits
8 86
LRDP
Funcionamiento
Lectura de datos desde una estacin local LRDP Instruccin de lectura
La instruccin LRDP lee datos de una estacin local y almacena estos en un rango prescrito de datos de la estacin maestra. La direccin inicial de la rea de datos a leer se define en s, la cantidad de datos (1 a 32) en n2 y el nmero de la estacin local en n1. El rango de direcciones de la estacin maestra en el cual deben almacenarse los datos, se define en d. Durante la ejecucin de la instruccin LRDP se encuentr activado el rel interno especial M9200 en la estacin maestra. Se activa el M9201 despus de la terminacin de la ejecucin. Ambos rels internos especiales se mantienen activados despus del procesamiento de la instruccin. La reposicin debe realizarse mediante el programa de ejecucin. No es posible ejectuar simultneamente dos o ms instrucciones LRDP. La instruccin LRDP no puede acceder tampoco simultneamente con una instruccin LWTP a una estacin local.
1 2
Estacin local (n1) Estacin maestra

LRDP_0E1
INDICACIN
Los rels internos especiales M9200, M9201, M9202 y M9203 deben programarse como bloqueo y condicin de entrada para la instruccin LRDP o bien LWTP de modo que se previene una nueva ejecucin de una instruccin LRDP y/o LWTP.
El resultado de ejecucin de la instruccin LRDP se indica en la estacin maestra mediante el valor de datos en D9200 (vase la siguiente tabla).
Valor de datos LRDP D9200 0 Ejecucin se termin sin errores. Errores de procesamiento debido a direccionamiento defectuoso: Las direcciones para s y d se encuentran fuera de los rangos previstos para el almacenamiento de los operandos. El valor de n1 no se encuentra entre 1 y 64. El valor de n2 no se encuentra entre 1 y 32. La estacin local a la cual debe accederse, se encuentra en estado fuera de lnea y no puede referirse. No se encuentra una estacin local en el nmero indicado de estacin (procesamiento de errores). Significado
3 4
8 87
LRDP
La siguiente ilustracin muestra el bloqueo de la instruccin LRDP.
LRDP_AB1
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: En el nmero indicado con n1, no se encuentra ninguna estacin local o bien el nmero indicado no se encuentra entre 1 y 64. La cantidad de direcciones indicadas en n2 en los operandos indicados en s y d, se encuentra fuera de los rangos previstos para el almacenamiento de los operandos. La cantidad de los datos definidos en n2, no se encuentran en el rango entre 1 y 32. La instruccin LRDP se ejecuta en un programa de una estacin local.
INDICACIN
Cuando la CPU no est apropiada para el servicio de enlace de datos o bien cuando el modo de servicio se encuentra desactivado, no se ejecuta la instruccin LRDP. No se ejecuta ningn reconocimiento de errores. Sin embargo, se activa el M9200.
8 88
LRDP
Ejemplo
LRDP El siguiente programa lee los datos de D3 a D8 de la estacin local 3 y almacena estos en D99 a D104 de la estacin maestra. Despus de la activacin de X3, se activa el M0 y se ejecuta la instruccin LRDP. Junto al inicio de la transmisin de datos se activa tambin el M9200. Se activa el M9201 al terminar la transmisin. La ejecucin de la instruccin LRDP no se realiza cuando ya se ejecut otra instruccin LRDP o LWTP. Despus de terminar la transmisin (activacin del M9201) se reponen los M9200 y M9201 durante la ejecucin del programa M0.
Plano de contactos
X3 M1 1 M9200 M9201 M0 LRDP 1
Ejecucin nica
LRDP_MB1, LRDP_KB1, LRDP_IB1, LRDP0B1
INDICACIONES
El contacto perteneciente a M1 debe disearse como seal pulsada, ya que de otro modo no se posibilita la ejecucin completa de la instruccin LRDP. El contacto perteneciente a M0 debe activarse mediante una instruccin SET. Al programar una instruccin OUT o PLS en vez de una instruccin SET, pueden generarse errores de procesamiento durante la ejecucin de la instruccin LRDP. Para excluir la posibilidad de una ejecucin simultnea de dos instrucciones LRDP, deben programarse los rels internos especiales M9200 y M9201 como bloqueo. Cuando debe accederse a una estacin local con una instruccin LWTP dentro del mismo programa, deben programarse los rels internos especiales M9202 y M9203 adicionalmente como bloqueo.
8 89
LWTP
8.7.4 LWTP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X n1 d s n2

1
Largo de bloque
Constante K
Y M L
H P (16#)
ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag M9012
11 1
GX IEC Developer
Plano de contactos
LWTP_ME1, LWTP_KE1, LWTP_IE1
Variables
Operando n1 d s n2
Valor de comando Nmero de la estacin local. Rango de direcciones de la estacin local en la cual deben escribirse los datos.
Tipo de datos
BIN 16 bits Direccin inicial de rea de datos a escribir de la estacin maestra. Largo de datos de transmisin.
8 90
LWTP
Funcionamiento
Escritura de datos en una estacin local LWTP Instruccin de escritura
La instruccin LWTP escribe los datos de la estacin maestra en un rango prescrito de direcciones de una estacin local. La direccin inicial de los datos a transmitir se define en s, la cantidad de datos (1 a 32) en n2 y el nmero de la estacin local en n1. El rango de direcciones de la estacin local hacia el cual deben transmitirse los datos, se define en d. Durante la ejecucin de la instruccin LWTP se encuentr activado el rel interno especial M9202 en la estacin maestra. Se activa el M9203 despus de la terminacin de la ejecucin. Ambos rels internos especiales se mantienen activados despus del procesamiento de la instruccin. La reposicin debe realizarse mediante el programa de ejecucin. No es posible ejectuarse simultneamente dos o ms instrucciones LWTP. La instruccin LWTP no puede acceder tampoco simultneamente con una instruccin LRDP a una estacin local.
1 2
Estacin maestra Estacin local (n1)

LRDP_0E1
INDICACIN
Los rels internos especiales M9200, M9201, M9202 y M9203 deben programarse como bloqueo y condicin de entrada para la instruccin LRDP o bien LWTP de modo que se previene una nueva ejecucin de una instruccin LRDP y/o LWTP.
El resultado de ejecucin de la instruccin LWTP se indica en la estacin maestra mediante el valor de datos en D9001 (vase la siguiente tabla).
Valor de datos LWTP D9201 0 Ejecucin se termin sin errores. Errores de procesamiento debido a direccionamiento defectuoso: Las direcciones para s y d se encuentran fuera de los rangos previstos para el almacenamiento de los operandos. El valor de n1 no se encuentra entre 1 y 64. El valor de n2 no se encuentra entre 1 y 32. La estacin local a la cual debe accederse, se encuentra en estado fuera de lnea y no puede referirse. No se encuentra una estacin local en el nmero indicado de estacin (procesamiento de errores). Significado
3 4
8 91
LWTP
La siguiente ilustracin muestra el bloqueo de la instruccin LWTP.
LWTP_AB1
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: En el nmero indicado con n1, no se encuentra ninguna estacin local o bien el nmero indicado no se encuentra entre 1 y 64. La cantidad de direcciones indicadas en n2 en los operandos indicados en s y d, se encuentra fuera de los rangos previstos para el almacenamiento de los operandos. La cantidad de los datos definidos en n2, no se encuentran en el rango entre 1 y 32. La instruccin LWTP se ejecuta en un programa de una estacin local.
INDICACIN
Cuando la CPU no est apropiada para el servicio de enlace de datos o bien cuando el modo de servicio se encuentra desactivado, no se ejecuta la instruccin LWTP. No se ejecuta ningn reconocimiento de errores. Sin embargo, se activa el M9202.
8 92
LWTP
Ejemplo
LWTP El siguiente programa transmite los datos de D99 a D104 de la estacin maestra hacia D3 a D8 de la estacin local 3. Despus de la activacin de X3, se activa el M0 y se ejecuta la instruccin LWTP. Junto al inicio de la transmisin de datos se activa tambin el M9202. Se activa el M9203 al terminar la transmisin. La ejecucin de la instruccin LWTP no se realiza cuando ya se ejecut otra instruccin LWTP o LRDP. Despus de terminar la transmisin se reponen los M9202 y M9203 durante la ejecucin del programa M0.
Plano de contactos
X3 M1 1 M9202 M9203 M0 LWTP 1
Ejecucin nica
LWTP_MB1, LWTP_KB1, LWTP_IB1, LWTP0B1
INDICACIONES
El contacto perteneciente a M1 debe disearse como seal pulsada, ya que de otro modo no se posibilita la ejecucin completa de la instruccin LWTP. El contacto perteneciente a M0 debe activarse mediante una instruccin SET. Al programar una instruccin OUT o PLS en vez de una instruccin SET, pueden generarse errores de procesamiento durante la ejecucin de la instruccin LWTP. Para excluir la posibilidad de una ejecucin simultnea de dos instrucciones LWTP, deben programarse los rels internos especiales M9202 y M9203 como bloqueo. Cuando debe accederse a una estacin local con una instruccin LRDP dentro del mismo programa, deben programarse los rels internos especiales M9200 y M9201 adicionalmente como bloqueo.
8 93
RFRP
8.7.5 RFRP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X n1 n2 d n3

1
Largo de bloque
Constante K

Y M L
H P (16#)

ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag M9012
11 1
1
Operandos MELSEC Q
Registro de archivo
Otros
Error Flag
Pasos
n1 d1 n2 d2
1
SM0
11
Serie A GX IEC Developer
Plano de contactos
RFRPAME1, RFRPAKE1, RFRPAIE1
Serie Q GX IEC Developer
Plano de contactos
RFRP_ME1, RFRP_KE1, RFRP_IE1
8 94
RFRP
Variables
Operando Valor de comando Serie A Serie Q n1 n2 d n3 Un n1 d1 n2 d2 Direccin cabezal de entrada y salida del mdulo especial de una estacin externalizada de entrada y salida. 1 Primera direccin de memoria de bfer del mdulo especial en el cual estn almacenados los datos a leer. Primera direccin del registro de enlace en la estacin HOST en la cual se almacenan los datos ledos. Largo de datos de recepcin. Operando que se activa despus del procesamiento completo de la ejecucin para un ciclo de programa.
Tipo de datos
BIN 16 bits
Direccin BIN 16 bits Bit
INDICACIN
La direccin cabezal de entrada y salida del mdulo de red de la estacin HOST debe encontrarse entre 0 y FEH. Se debe observar que el compilador espera por una indicacin de direccin hexadecimal para Un. Una indicacin decimal se convierte automticamente en un nmero hexadecimal.
8 95
RFRP
Funcionamiento
Lectura de datos desde una estacin remota RFRP Instruccin de lectura
La instruccin RFRP lee los datos de una memoria de bfer de un mdulo especial de una estacin remota en el MELSECNET. La cantidad de palabras de datos a leer se indica en n2 (serie A = n3). El rango de direcciones de la memoria de bfer se indica a partir de n1 (serie A = n2). La direccin de entrada/salida del mdulo especial conectado se indica en Un (serie A = n1). Los datos ledos se almacenan a partir del registro de enlace indicado en d1 (serie A = d) de la estacin maestra. Despus de terminar la operacin de lectura en la estacin externalizada de entrada y salida, se activa el operando indicado en d2 (solamente serie QnA).
QnA CPU 1 d1
2 MELSECNET(II/B)
2 n1
n2
n2
1 2
Estacin HOST (Estacin maestra) Mdulo de enlace de datos 3 Mdulo especial (Estacin de destino/Estacin externalizada de entrada y salida)
RFRP0E1
INDICACIN
Aunque se ejecuta solamente una operacin de lectura, debe encontrarse el rango de direcciones de los registros de enlace en d1 (serie A = d) dentro de la parametrizacin de MELSECNET de la estacin remota y la estacin maestra.
En las siguientes descripciones de las direcciones de entrada y salida del mdulo especial se explican las direcciones de la serie QnA. Estas indicaciones se aplican tambin para la serie A. En este caso debe aplicarse para n, el valor de n1 (p. ej. Serie QnA = Y(n+E) Serie A = Y(n1+E)). Durante la ejecucin de la instruccin RFRP se encuentra activada la salida Y(n+E). X(n+1E) se activa despus de terminar la ejecucin de la instruccin. Y(n+E) se mantiene activado incluso despus de terminar la ejecucin, por lo que debe reponerse mediante el programa de ejecucin. El direccionamiento se ejecuta automticamente y no debe modificarse. Las operaciones de lectura de las estaciones externalizadas de entrada y salida pueden ejecutarse mediante una estacin maestra conectada con el MELSECNET.
1 Estacin
que ejecuta la instruccin RFRP (estacin maestra) 2 Operacin de lectura de los datos del mdulo especial 3 Estacin externalizada de entrada y salida
RFRP0E2
Cuando no puede ejecutarse la instruccin RFRP debido a un eror en el mdulo especial referido de la estacin maestra, se activa el X(n+1D). En este caso debe controlarse el mdulo correspondiente. X(n+1D) se repone al activarse el Y(n+D).
8 96
RFRP
Las direcciones cabezales de entrada/salida indicadas con Un de los mdulos especiales se almacenan en las 3 posiciones superiores con visualizacin de 4 posiciones. Por ejemplo, para la indicacin de las direcciones X/Y0200 debe indicarse el valor 20 (solamente serie Q).
INDICACIN
Mayores informaciones acerca del rango de direcciones posible que debe indicarse en n1 (serie A = n2) de las memorias de bfer en los mdulos especiales se encuentran en las instrucciones de servicio del respectivo mdulo especial.
El largo de datos de recepcin indicado con n2 (serie A = n3) (cantidad de palabras de datos) puede encontrarse entre 1 y 16. El rango de direcciones de los registros de enlace en d1 (serie A = d) debe encontrarse dentro del rango de parmetros de enlace de la estacin remota y la estacin maestra. El rango de los registros de enlace Wxxx entre la estacin maestra y la estacin remota debe diferenciarse precisamente. La cantidad de direcciones de registro de enlace que se utilizan por el sistema operativo, corresponde a la cantidad de mdulos especiales que se encuentran en las estaciones remotas de una red. El rango utilizable para el almacenamiento de datos es el rango de parmetros descontando las direcciones de registro de enlace utilizadas por el sistema operativo. El ejemplo en la siguiente ilustracin muestra la distribucin de un rango de registros de enlace. El rango entre la estacin maestra y la estacin remota se define en los parmetros con W050 a W118 (serie A = W09F). En este rango se encuentran 2 mdulos especiales, de modo que los primeros dos registros de enlace W50 y W51 (2 direcciones) est ocupadas por el sistema operativo de la CPU. Por lo tanto, el rango utilizable para el almacenamiento de datos se encuentra entre l52 y W118 (serie A = W09F).
1 2 3
Rango definido con parmetros de enlace Se utiliza por el sistema Cantidad de registros para la cantidad de mdulos especiales Rango previsto para la programacin
RFRP0E3
Las instrucciones RFRP y RTOP no pueden utilizarse simultneamente por diferentes posiciones por el mismo mdulo especial. En caso de ejecucin simultnea de las instrucciones en dos o ms posiciones, se previene una ejecucin de otras instrucciones RFRP y RTOP a travs del servicio de intercambio. Las entradas y salidas X(n+1E) y Y(n+E) deben programarse como bloqueo de la instrucin RFRP para prevenir as la ejecucin simultnea de otra instruccin RFRP o RTOP. El operando de la estacin HOST que indica la terminacin de operacin de lectura (d2), se activa con el procesamiento de la instruccin END en el ciclo en el cual se termin la operacin de lectura. En el procesamiento de la siguiente instruccin END se repone nuevamente este operando (solamente serie Q).
8 97
RFRP
La serie A de MELSEC dispone de una serie de registros especiales para la transmisin de datos en el MELSECNET que registran los diferentes estados de comunicacin. Por ejemplo, se registra el estado de las estaciones remotas de entrada/salida a travs de los registros especiales D9228 a D9231. Los accesos de parmetros se analizan con los rels internos especiales M9224 a M9227 (solamente serie A).
La siguiente ilustracin muestra las operaciones de la estacin HOST durante la ejecucin de la instruccin RFRP.
1 2
Procesamiento END Ejecucin de la instruccin RFRP 3 Terminacin de la operacin 4 Programa de la estacin HOST 5 Instruccin RFRP 6 Operando de la estacin HOST que se activa despus de la terminacin de la operacin (d2) (solamente serie Q) 7 Un ciclo
ZNRD0E2
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: La direccin de entrada/salida indicada con Un (serie A = n1) no es una direccin de una estacin externalizada de entrada/salida (serie Q = cdigo de error 4102). La direccin inicial de entrada/salida indicada con n1 (serie A = n2) no es una direccin cabezal de entrada/salida de un mdulo especial (cdigo de error 4102). La cantidad de direcciones indicadas en n2 (serie A = n3) se encuentra fuera del rango de direcciones a partir de d1 (serie A = d, W0 a W3FF)(serie Q = cdigo de error 4101). No existe la red indicada con Un (serie A = n1) (cdigo de error 2413). El valor indicado para n2 (serie A = n3) no se encuentra entre 1 y 16 (cdigo de error 4100).
8 98
RFRP
Ejemplo
RFRP (serie A) El siguiente programa lee los datos de 10 direcciones consecutivas - empezando con la direccin 10 de un mdulo especial (p. ej. A68AD). El mdulo se encuentra en la segunda estacin remota. El rango de direcciones se encuentra entre 140 y 15F. Los datos ledos se almacenan en los registros de enlace W52 a W61 de la estacin maestra. Despus de la activacin de X3, se activa el M0 y se ejecuta la instruccin RFRP. Junto al inicio de la transmisin de datos se activa Y(n1+E) = Y14E. Se activa el X(n1+1E) = X15E al terminar la transmisin. No se realiza la ejecucin de la instruccin RFRP cuando ya est ejecutndose otra instruccin RFRP o RTOP. Despus de terminar la transmisin se reponen los M9202 y M9203 durante la ejecucin del programa M0 e Y14E.
Plano de contactos
X3 M1 1 Y14E Y15E M0 RFRP 1
Ejecucin nica
RFRP_MB1, RFRP_KB1, RFRP_IB1, RFRP0B1
INDICACIONES
El contacto perteneciente a M1 debe disearse como seal pulsada, ya que de otro modo no se posibilita la ejecucin completa de la instruccin RFRP. El contacto perteneciente a M0 debe activarse mediante una instruccin SET. Al programar una instruccin OUT o PLS en vez de una instruccin SET, pueden generarse errores de procesamiento durante la ejecucin de la instruccin RFRP. Para excluir la posibilidad de una ejecucin simultnea de dos instrucciones RFRP, deben programarse la salida Y14E y la entrada X15E como bloqueo. Cuando debe accederse a esta estacin en el mismo programa mediante una instruccin RTOP, deben programarse adicionalmente la salida Y14F y la entrada X15F como bloqueo.
8 99
RTOP
8.7.6 RTOP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X n1 n2 s n3

1
Largo de bloque
Constante K

Y M L
H P (16#)

ndice
Pasos
Operandos MELSEC A
Punter Nivel o I N
Carry Flag M9012
11 1
1
Operandos MELSEC Q
Registro de archivo
Otros
Error Flag
Pasos
n1 s n2 d
1
SM0
11
Serie A GX IEC Developer
Plano de contactos
RTOPAME1, RTOPAKE1, RTOPAIE1
Serie Q GX IEC Developer
Plano de contactos
RTOP_ME1, RTOP_KE1, RTOP_IE1
8 100
RTOP
Variables
Operando Valor de comando Serie A Serie Q n1 n2 s n3 Un n1 s n2 d Direccin cabezal de entrada y salida del mdulo especial de una estacin externalizada de entrada y salida. 1 Primera direccin de la memoria de bfer del mdulo especial en el cual se escriben los datos. Primera direccin del registro de enlace en la estacin HOST en la cual se almacenan los datos a escribir. Largo de datos de transmisin. Operando que se activa despus del procesamiento completo de la ejecucin para un ciclo de programa.
Tipo de datos
BIN 16 bits
Direccin BIN 16 bits Bit
INDICACIN
La direccin cabezal de entrada y salida del mdulo de red de la estacin HOST debe encontrarse entre 0 y FEH. Se debe observar que el compilador espera por una indicacin de direccin hexadecimal para Un. Una indicacin decimal se convierte automticamente en un nmero hexadecimal.
8 101
RTOP
Funcionamiento
Escritura de datos en una estacin remota RTOP Instruccin de escritura
La instruccin RTOP escribe los datos en una memoria de bfer de un mdulo especial en una estacin remota en el MELSECNET. La cantidad de palabras de datos a escribir se indica en n2 (serie A = n3). El rango de direcciones de la memoria de bfer se indica a partir de n1 (serie A = n2). La direccin de entrada/salida del mdulo especial conectado se indica en Un (serie A = n1). Los datos a escribir se encuentran almacenados en el registro de enlace indicado a partir de s, de la estacin maestra. Despus de terminar la operacin de escritura en la estacin externalizada de entrada y salida, se activa el operando indicado en d (solamente serie Q).
QnA CPU 1 s
2 MELSECNET(II/B)
2 n1
n2
n2
1 2
Estacin HOST (Estacin maestra) Mdulo de enlace de datos 3 Mdulo especial (Estacin de destino/Estacin externalizada de entrada y salida))
RTOP0E1
INDICACIN
Aunque se ejecuta solamente una operacin de escritura, debe encontrarse el rango de direcciones de los registros de enlace en s dentro de la parametrizacin de MELSECNET de la estacin remota y la estacin maestra.
En las siguientes descripciones de las direcciones de entrada y salida del mdulo especial se explican las direcciones de la serie QnA. Estas indicaciones se aplican tambin para la serie A. En este caso debe aplicarse para n, el valor de n1 (p. ej. Serie QnA = Y(n+F) Serie A = Y(n1+F)). Durante la ejecucin de la instruccin RTOP se encuentra activada la salida Y(n+F). X(n+1F) se activa despus de terminar la ejecucin de la instruccin. Y(n+F) se mantiene activado incluso despus de terminar la ejecucin, por lo que debe reponerse mediante el programa de ejecucin. El direccionamiento se ejecuta automticamente y no debe modificarse. Las operaciones de escritura con las estaciones externalizadas de entrada y salida pueden ejecutarse mediante una estacin maestra conectada con el MELSECNET.
Estacin que ejecuta la instruccin RTOP (estacin maestra) Operacin de escritura de los datos en el mdulo especial Estacin externalizada de entrada y salida
RFRP0E2
Cuando no puede ejecutarse la instruccin RTOP debido a un eror en el mdulo especial referido de la estacin maestra, se activa el X(n+1D). En este caso debe controlarse el mdulo correspondiente. X(n+1D) se repone al activarse el Y(n+D).
8 102
RTOP
Las direcciones cabezales de entrada/salida indicadas con Un de los mdulos especiales se almacenan en las 3 posiciones superiores con visualizacin de 4 posiciones. Por ejemplo, para la indicacin de las direcciones X/Y0200 debe indicarse el valor 20 (solamente serie Q).
INDICACIN
Mayores informaciones acerca del rango de direcciones posible que debe indicarse en n1 (serie A = n2) de las memorias de bfer en los mdulos especiales se encuentran en las instrucciones de servicio del respectivo mdulo especial.
El largo de datos de transmisin indicado con n2 (serie A = n3) (cantidad de palabras de datos) puede encontrarse entre 1 y 16. El rango de los registros de enlace Wxxx entre la estacin maestra y la estacin remota debe diferenciarse precisamente. La cantidad de direcciones de registro de enlace que se utilizan por el sistema operativo, corresponde a la cantidad de mdulos especiales que se encuentran en las estaciones remotas de una red. El rango utilizable para el almacenamiento de datos es el rango de parmetros descontando las direcciones de registro de enlace utilizadas por el sistema operativo. El ejemplo en la siguiente ilustracin muestra la distribucin de un rango de registros de enlace. El rango entre la estacin maestra y la estacin remota se define en los parmetros con W050 a W118 (serie A = W09F). En este rango se encuentran 2 mdulos especiales, de modo que los primeros dos registros de enlace W50 y W51 (2 direcciones) est ocupadas por el sistema operativo de la CPU. Por lo tanto, el rango utilizable para el almacenamiento de datos se encuentra entre l52 y W118 (serie A = W09F).
1 2 3
Rango definido con parmetros de enlace Se utiliza por el sistema Cantidad de registros para la cantidad de mdulos especiales Rango previsto para la programacin
RFRP0E3
Las instrucciones RFRP y RTOP no pueden utilizarse simultneamente por diferentes posiciones por el mismo mdulo especial. En caso de ejecucin simultnea de las instrucciones en dos o ms posiciones, se previene una ejecucin de otras instrucciones RFRP y RTOP a travs del servicio de intercambio. Las entradas y salidas X(n+1F) y Y(n+F) deben programarse como bloqueo de la instrucin RTOP para prevenir as la ejecucin simultnea de otra instruccin RTOP o RFRP. El operando de la estacin HOST que indica la terminacin de operacin de escritura (d), se activa con el procesamiento de la instruccin END en el ciclo en el cual se termin la operacin de lectura. En el procesamiento de la siguiente instruccin END se repone nuevamente este operando (solamente serie Q).
8 103
RTOP
La serie A de MELSEC dispone de una serie de registros especiales para la transmisin de datos en el MELSECNET que registran los diferentes estados de comunicacin. Por ejemplo, se registra el estado de las estaciones remotas de entrada/salida a travs de los registros especiales D9228 a D9231. Los accesos de parmetros se analizan con los rels internos especiales M9224 a M9227 (solamente serie A).
La siguiente ilustracin muestra las operaciones de la estacin HOST durante la ejecucin de la instruccin RTOP.
1 2
Procesamiento END Ejecucin de la instruccin RTOP 3 Terminacin de la operacin 4 Programa de la estacin HOST 5 Instruccin RTOP 6 Operando de la estacin HOST que se activa despus de la terminacin de la operacin (d) (solamente serie Q) 7 Un ciclo
ZNRD0E2
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: La direccin de entrada/salida indicada con Un (serie A = n1) no es una direccin de una estacin externalizada de entrada/salida (serie Q = cdigo de error 4102). La direccin inicial de entrada/salida indicada con n1 (serie A = n2) no es una direccin cabezal de entrada/salida de un mdulo especial (serie Q = cdigo de error 4102). La cantidad de direcciones indicadas en n2 (serie A = n3) se encuentra fuera del rango de direcciones a partir de s (serie A = W0 a W3FF)(serie Q = cdigo de error 4101). No existe la red indicada con Un (serie A = n1) (cdigo de error 2413). El valor indicado para n2 (serie A = n3) no se encuentra entre 1 y 16 (cdigo de error 4100).
8 104
RTOP
Ejemplo
RTOP (serie A) El siguiente programa escribe los datos de los registros de enlace W52 a W61 de la estacin maestra en 10 direcciones consecutivas de un mdulo especial (p. ej. A68AD) de la segunda estacin remota. El rango de direcciones se encuentra entre 140 y 15F. El rango de direcciones al cual deben transmitirse los datos, empieza con la direccin 10. Despus de la activacin de X3, se activa el M0 y se ejecuta la instruccin RTOP. Junto al inicio de la transmisin de datos se activa Y(n1+F) = Y14F. Se activa el X(n1+1F) = X15F al terminar la transmisin. No se realiza la ejecucin de la instruccin RTOP cuando ya est ejecutndose otra instruccin RTOP o RFRP. Despus de terminar la transmisin se reponen los M9202 y M9203 durante la ejecucin del programa M0 e Y14F.
Plano de contactos
X3 M1 1 Y14E Y15E M0 RTOP 1

1
Ejecucin nica
RTOP_MB1, RTOP_KB1, RTOP_IB1, RTOP0B1
INDICACIONES
El contacto perteneciente a M1 debe disearse como seal pulsada, ya que de otro modo no se posibilita la ejecucin completa de la instruccin RTOP. El contacto perteneciente a M0 debe activarse mediante una instruccin SET. Al programar una instruccin OUT o PLS en vez de una instruccin SET, pueden generarse errores de procesamiento durante la ejecucin de la instruccin RTOP. Para excluir la posibilidad de una ejecucin simultnea de dos instrucciones RTOP, deben programarse la salida Y14F y la entrada X15F como bloqueo. Cuando debe accederse a esta estacin en el mismo programa mediante una instruccin RFRP, deben programarse adicionalmente la salida Y14E y la entrada X15E como bloqueo.
8 105
Lectura y escritura de informaciones de routing
8.8

Con estas instrucciones se posibilita la lectura y escritura de informaciones de routing. Los parmetros de routing abarcan el nmero de red y de estacin de la esatcin de rel y el nmero de estacin de la estacin de routing.
Funcin Lectura de Informaciones de routing Escritura de Informaciones de routing
Instruccin MELSEC en el Editor MELSEC Z.RTREAD ZP.RTREAD Z.RTWRITE ZP.RTWRITE
Instruccin MELSEC en el editor IEC RTREAD_M RTREADP_M RTWRITE_M RTWRITEP_M
8.8.1
8 106
RTREAD
8.8.1
RTREAD
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
Q
1


Operandos MELSEC Q
Registro de archivo

Otros
Error Flag
Pasos
n d
SM0
GX IEC Developer
Plano de contactos
RTREAME1, RTREAKE1, RTREAIE1
RTRQNGE1
RTREQGE1
Variables
Operando n d Valor de comando Red de destino de la transmisin (1 a 239). Primera direccin del operando en el cual se almacenan las informaciones de routing ledas.
Tipo de datos MELSEC BIN 16 bits Direccin IEC ANY16 Secuencia de bits [1.0,3] de ANY16
8 107
RTREAD
Funcionamiento Lectura de informaciones de routing RTREAD Instruccin de lectura
La instruccin RTREAD lee las informaciones de routing de la red de destino indicada en n de la transmisin de datos. Las informaciones de routing se almacenan en los parmetros de routing. Las informaciones ledas de routing se almacenan a partir de d+0 (Array_d[1]). En caso de no haberse indicado datos para la transmisin, se describen los operandos indicados a partir de d (Array_d[1] a Array_d[3]) con el valor de 0. Los contenidos indicados a partir de d+0 (Array_d[1]), se muestran en la siguiente ilustracin.
1 2 3
Nmero de red de la estacin de rel Nmero de estacin de la estacin de rel Nmero de estacin de la estacin de routing
RTRE0E1
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El valor de datos indicado para n, no se encuentra entre 1 y 239 (cdigo de error 4100). Z.RTREAD Durante la duracin de activacin de X0, el siguiente programa lee las informaciones de routing de la red indicada en D0 (1) y almacena los datos en D1 a D3 (var_D1[1] a var_D1[3]).
Ejemplo
Plano de contactos
1 2 D0 D1 D2 D3
1 2
1 10 3 2
3 1 2 3
4 10 10 10
5 3 2 1
6 2 2 2
Operacin Contenidos de los ajustes de parmetros de routing 3 Nmero de red de la red de destino de la transmisin 4 Nmero de red de la estacin de rel 5 Nmero de estacin de la estacin de rel 6 Nmero de estacin de la estacin de routing
RTREAMB1, RETREAKB1, RETREAIB1, RTRE0B1
INDICACIN
8 108
RTWRITE
8.8.2
RTWRITE
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1


Operandos MELSEC Q
Registro de archivo

Otros
Error Flag
Pasos
n s
SM0
GX IEC Developer
Plano de contactos
RTWRIME1, RTWRIKE1, RTWRIIE1
RTWQGE1
RTWQNGE1
Variables
Operando n s Valor de comando Red de destino de la transmisin (1 a 239). Primera direccin del operando en el cual se almacenan las informaciones de routing a escribir.
Tipo de datos MELSEC BIN 16 bits Direccin IEC ANY16 Secuencia de bits [1.0,3] de ANY16
8 109
RTWRITE
Funcionamiento Escritura de informaciones de routing RTWRITE Instruccin de escritura
La instruccin RTWRITE escribe las informaciones de routing para la red de destino indicada en n de la transmisin de datos. Las informaciones de routing se almacenan en los parmetros de routing a partir de s+0 (Array_s[1]). Cuando estn activados los datos para la red de destino en los parmetros de routing, se utilizan estos para la actualizacin de los datos almacenados a partir de s+0 (Array_s[1]) . Cuando los datos almacenados a partir de s (Array_s[1]) tienen el valor de 0, se eliminan los parmetros de routing de la red de destino indicada con n. Los contenidos indicados a partir de s+0 (Array_s[1]), se muestran en la siguiente ilustracin.
s+0 s+1 s+2 1 2 3 (1 - 239) (1 - 64) (1 - 64)
1 2 3
Nmero de red de la estacin de rel Nmero de estacin de la estacin de rel Nmero de estacin de la estacin de routing
RTWR0E1
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag:
El valor de datos indicado para n, no se encuentra entre 1 y 239 (cdigo de error 4100). Los datos indicados en s no se encuentran dentro del rango permitido (cdigo de error 4100).
Ejemplo
Z.RTWRITE Durante la duracin de activacin de X0, el siguiente programa escribe las informaciones de routing almacenadas en D1 a D3 (var_D1[1] a var_D1[3]) como parmetros de routing para la red indicada en D0 (1).
Plano de contactos
1 2 D0 D1 D2 D3
1 2
1 20 1 3
3 1 2 3
4 20 10 10
5 1 2 1
6 3 2 2
Operacin Contenidos de los ajustes de parmetros de routing 3 Nmero de red de la red de destino de la transmisin 4 Nmero de red de la estacin de rel 5 Nmero de estacin de la estacin de rel 6 Nmero de estacin de la estacin de routing
INDICACIN
RTWRIMB1, RTWRIKB1, RTWRIIB1, RTWR0B1
8 110
Instr. para las CPUs del System Q

Las instrucciones descritas en este captulo, estn disponibles exclusivamente para una CPU del System Q.
Funcin Lectura de las informaciones de mdulo Deteccin y eliminacin Eliminacin de errores Transferencia de datos desde y hacia los archivos Instruccin MELSEC en el Editor MELSEC UNIRD UNIRDP TRACE TRACER FWRITE FREAD PLOADP Instrucciones de programa PUNLOADP PSWAPP RBMOV Instrucciones de transferencia RBMOVP RBMOVP_M Instruccin MELSEC en el editor IEC UNIRD_M UNIRDP_M TRACE_M TRACER_M FWRITE_M FREAD_M PLOADP_M PUNLOADP_M PSWAPP_M RBMOV_M
En caso de CPUs de Q02, Q02H, Q06H, Q12H, Q12PH, Q25H y Q25PH a partir de la versin de software B, pueden utilizarse las siguientes instrucciones para la operacin de CPU mltiples :
Funcin Ingresar datos en rea de memoria comn para la operacin de CPU mltiple Lectura de datos de rea comn de memoria en otra CPU en un sistema de CPU mltiple Instruccin MELSEC en el Editor MELSEC S.TO S.TOP FROM FROMP Instruccin MELSEC en el editor IEC TO_S_M TO_SP_M FROM_M FROMP_M
91
UNIRD, UNIRDP
Lectura de informaciones de mdulo
9.1
9.1.1

UNIRD, UNIRDP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit n1 d n2
Palabra

Registro de archivo

Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
UNIRDME1, UNIRDKE1, UNIRDE1
GX Developer
UNIRDGE1
Variables
Operando n1 d n2
Valor de comando Valor que se genera cuando se divide por 16 la direccin inical del mdulo del cual deben leerse las informaciones (0 a FFH). Primer operando de rea de destino en el cual deben almacenarse los datos. Cantidad de informaciones de mdulo a leer (0 a 256).
Tipo de datos BIN 16 bits Direccin BIN 16 bits
92
UNIRD, UNIRDP
Funcionamiento
Lectura de las informaciones de mdulo UNIRD Instruccin de lectura
Las informaciones de mdulo se leen a partir de la direccin de entrada y salida indicada en n1 y se almacenan a partir de la direccin indicada en d. El largo de los datos se indica en n2. El valor para n1 resulta al dividir la direccin inicial del mdulo por 16. Con la instruccin UNIRD puede registrarse el estado de los mdulos efectivamente instalados sin importar la asignacin de los mdulos en la parametrizacin de entrada y salida.
INDICACIN
El valor para n1 se compone de tres bloques de bits de valor superior de la direccin inicial de la salida de conexiones de la cual deben leerse las informaciones de mdulo al dividir la direccin en cuatro bloques de 4 respectivamente.
Mdulo de CPU
Alimentacin de tensin
Q Q Q Q Q 68 X X X X A 10 10 10 10 D V
Q Q Q Y Y Y 41 10 10 P
X0000 X0010 X0020 X0030 0040 Y0050 Y0070 Y0080 to to to to to to to to X000F X001F X002F X003F 004F Y006F Y007F Y008F
UNIRD_E1
93
UNIRD, UNIRDP
En la siguiente tabla se indica el significado de los diferentes bits de la informacin de mdulo.

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 bit
Informacin de mdulo
UNIRD_E2
Bit 0 1 2 3 4 5 6 7 8 9 10
Significado
Descripcin 000: 16 100: 128 001: 32 101: 256 010: 48 110: 512 011: 64 111: 1024
Cantidad de entradas o salidas
Tipo del mdulo
000: Mdulo de entrada 001: Mdulo de salida 010: Mdulo de entrada/salida 011: Mdulo especial CON: Alimentacin externa de tensin disponible DESC: Alimentacin externa de tensin falta CON: Deteccin de un fusible defectuoso DESC: Sin deteccin de un fusible defectuoso
Estado de la alimentacin externa de tensin (en preparacin) Supervisin de fusibles No asignado Deteccin de un error leve o medianamente grave Estado de errores del mdulo
CON: Deteccin de un error leve o medianamente grave DESC: Sin deteccin de un error leve o medianamente grave 00: Sin errores del mdulo 01: Error leve 10: Error medianamente grave 11: Error grave CON: Operacin normal DESC: Deteccin de un error
11 12 13 14 15 Estado de standby del mdulo No asignado Mdulo A/Q Estado de instalacin de los mdulos
CON: Mdulo pertenece a la serie A DESC: Mdulo pertenece a serie Q CON: Mdulos estn instalados DESC: Sin mdulo instalado
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El valor de n1 se encuentra fuera del rango de 0 a FFH (cdigo de error 4100). El valor de n2 se encuentra fuera del rango de 0 a FFH (cdigo de error 4100). La suma de los valores para n1 y n2 es mayor a 256 (cdigo de error 4100).
94
UNIRD, UNIRDP
Ejemplo
UNIRD (GX Developer) En el siguiente programa se almacenan en D0 y D1 las informaciones de mdulo que ocupan las direcciones de entrada y salida 10H a 20H al activar el X10.
Plano de contactos
Operando X/Y 0 Mdulo de informacin X/Y 10 Mdulo de informacin X/Y 20 Mdulo de informacin ~ ~ ~ ~ D0 D1
UNIRD_B1, UNIRDGB1, UNIRDMB1
Las informaciones de mdulo (en el ejemplo anterior) se encuentran en D0 y D1. A continuacin se indican a modo de ejemplo, algunas de las posibles informaciones de mdulo. En un mdulo especial de 32 bits del System Q. En un mdulo de 48 64 bits, el contenido de D2 o bien D2 y 3 resulta idntico con el contenido de D1.
15 D0
14
13
12
11
10
Mdulo de 32 bits Mdulo especial Sin alimentacin externa de tensin Sin fusible defectuoso Libre Mdulo sin fallo Estado standby terminado, servicio normal Libre Mdulo pertenece a serie A Un mdulo est instalado
15 D1 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Estos bits son 0 porque las informaciones se almacenan en D0. Un mdulo est instalado. Este contiene las 16 entradas y salidas de valor superior del mdulo con 32 entradas y salidas.
95
UNIRD, UNIRDP
En un mdulo especial de 32 bits de la serie A. En un mdulo de 48 64 bits, el contenido de D2 o bien D2 y D3 resulta idntico con el contenido de D1.
15 D0
14
13
12
11
10
Estos bits son 0 porque no hay informaciones disponibles en un mdulo de la serie A. El mdulo pertenece a la serie A. Un mdulo est conectado.
15 D1 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Estos bits son 0 porque las informaciones se almacenan en D0. Un mdulo est instalado. Este contiene las 16 entradas y salidas de valor superior del mdulo con 32 entradas y salidas.
En caso de un enchufe disponible
15 D0
14
13
12
11
10
Todos los btis son 0 porque el enchufe no est ocupado.
96
Bsqueda y eliminacin de errores
TRACE, TRACER
9.2
9.2.1

TRACE, TRACER
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1

Operandos Operandos internos (Sistema, Usuario) Bit Palabra Registro de archivo MELSECNET/10 Directo J\ Bit Palabra Mdulos Registro especiale de ndice s Zn U\G Constantes K, H (16#) Otros Error Flag Pasos
Operandos MELSEC Q
GX IEC Developer
Plano de contactos
TRACEME1, TRACEKE1, TRACEE1
GX Developer
TRACEGE1
Variables
Operando
Valor de comando
Tipo de datos
97
TRACE, TRACER
Funcionamiento Activacin y reposicin de la supervisin TRACE Activacin de la supervisin
La funcin del trace almacena los datos de los operandos seleccionados por un dispositivo de programacin, en un archivo de trace en la tarjeta de memoria al estar activados los SM800, SM801 y SM802. Se activa el SM803 al ejecutar la instruccin TRACE. Tras terminar el registro de datos en funcin de los ajustes previos, se salvaguardan los datos y se detiene el trace. Al reponer el SM801 durante la ejecucin del trace, se detiene el registro de los datos. Despus de haber ejecutado la instruccin TRACE, se activa el SM805. Durante la ejecucin del trace se omiten las dems instrucciones TRACE. Solamente despus de haber terminado la instruccin TRACER, se posibilita una nueva ejecucin de la instruccin TRACE.
TRACER
Reposicin de la supervisin
Con la instruccin TRACER se reponen la instruccin TRACE y el rel interno SM803 a SM805. Solamente despus de haber terminado la instruccin TRACER, se posibilita una nueva ejecucin de la instruccin TRACE. INDICACIONES
Mayores informaciones acerca del tema de trace se encuentran en las Instrucciones de Uso de los mdulos de CPU del System Q y en los manuales de usuario del GX Developer y del GX IEC Developer.
Ejemplo
TRACE, TRACER (GX Developer) En el siguiente programa se ejecuta la instruccin TRACE al activar el X0. Al activar el X1, se repone la instruccin TRACE mediante la instruccin TRACER.
TRACEGB1, TRACEGB2
98
Transferencia de datos hacia y desde los archivos
FWRITE
9.3
9.3.1

FWRITE
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1


Operandos MELSEC Q
Registro de archivo

Otros
Error Flag
Pasos
s0 d0 s1 s2 d1
SM0
11
* No se permiten los operandos locales y operandos reservados para los programas.
GX IEC Developer
Plano de contactos
FWRITME1, FWRITKE1, FWRITIE1
GX Developer
FWRITGE1
99
FWRITE
Variables
Operando Significado u0 Dummy (no se utiliza) Indicacin de la unidad de disco. Se puede indicar solamente una unidad de disco con una tarjeta de memoria ATA (unidad de disco 2). No se puede utilizar una tarjeta de memoria ROM o bien una tarjeta normal de memoria RAM o ROM.
Rango de valores
Determinac Tipo de in datos mediante BIN 16 bits
s0
Usuario
Primer operando de rea en la cual deben almacenarse los datos de control. Se requieren los siguientes datos de control. Operando Significado Descripcin Determina el tipo de transferencia de datos: 0000H) Transferencia de datos binarios 0100H) Conversin de datos en formato CSV antes de la transferencia Se utiliza por el sistema Contiene la cantidad de datos efectivamente transferidos. La unidad del valor se define mediante la determinacin si la transferencia se realiza por palabras o bytes. Rango de valores Determinac in mediante
(d0)
Modo de ejecucin
0000H 0100H
Usuario
(d0)+1
Reservado
Sistema
(d0)+2
Cantidad de datos transferidos
Sistema
(d0)+3
No utilizado
d0
(d0)+4 (d0)+5
Direccin inicial en archivo de destino
Seleccin a partir de cual direccin deben ingresarse datos en el archivo de destino. Datos binarios (d0 = 0000H): 00000000H) Inicio del archivo 00000001H a FFFFFFFEH: A partir de la direccin indicada. La unidad del valor se define mediante la determinacin si la transferencia se realiza por palabras o bytes. FFFFFFFFH: Los datos se anexan al 00000000 H a final del archivo. FFFFFFFFH Al transferir datos despus de la conversin del formato CSV (d0 = 0100): En CPUs hasta el N serial 01111 debe seleccionarse el inicio del archivo como direccin de destino (00000000H). En CPUs a partir del N serial 01112: 00000000H a FFFFFFFEH: Inicio del archivo FFFFFFFFH: Los datos se anexan al final del archivo. Definicin, en cuntas columnas se ingresan datos en formato CSV en el archivo de destino. 0: : Sin seleccin de columnas. > 0 : Los datos se ingresan en la cantidad respectiva de columnas
BIN 16 bits
Usuario
(d0)+6
Cantidad de columnas
0 a 65535
Usuario
(d0)+7
Determinacin si deben transferirse 0: Datos de palabras datos de palabras 1: Datos de bytes o bytes
0, 1
Usuario
9 10
FWRITE
Rango de valores Determinac Tipo de in datos mediante
Variables
Operando Significado
Primer operando de rea en la cual se almacena el nombre de archivo. Operando Significado Descripcin Rango de valores Determinac in mediante
s1 (s1) a (s1)+n
La denominacin de archivo se compone del nombre de archivo (mx. 8 caracteres), un punto y la extensin de 3 posiciones (ABD.BIN). La extensin puede Secuencia Denominacin de faltar cuando falta tambin el de punto. archivo caracteres En caso de indicar ms de 8 caracteres, no se considera la extensin en caso de estar presente. La extensin BIN o CSV se agrega automticamente.
BIN 16 bits Usuario
Primer operando de rea en la cual deben estn almacenados los datos. Operando Significado Descripcin Indicacin del largo de datos (palabras) que deben transferirse. Incluso al haber seleccionado la transferencia por bytes (d0) +7, se indica la cantidad de datos en la unidad Palabra. Rango de valores Determinac in mediante BIN 16 bits Sistema 0000H a FFFFH
s2 (s2) Largo de datos
1 a 480
(s2)+1 a (s2)+n
Datos a transferir Datos que deben transferirse.
Operando de bit que se activa despus de la ejecucin de la instruccin FWRITE. Con (d1)+1 se sealiza la terminacin defectuosa. Operando Significado Descripcin Indica la terminacin de la instruccin FWRITE. CON : Instruccin ejecutada. DESC: Instruccin no ejecutada Indica si se present un error durante la ejecucin de la instruccin FWRITE. CON : Instruccin ejecutada con error. DESC: Instruccin ejecutada sin error Rango de valores Determinac in mediante
d1
(d1)
Instruccin ejecutada
Bit
Sistema
(d1)+1
Instruccin ejecutada con error
INDICACIN
Los datos en formato CSV se presentan como nmeros decimales en el software de programacin. Como ejemplo, se indica A (41H) como 65. Los valores indicados pueden encontrarse entre -32768 y 32767. Los valores permitidos para la direccin inicial en el archivo de destino se encuentran en el rango entre 00000000H hasta 7FFFFFFFH y FFFFFFFFH en la escritura de datos binarios de palabra.
9 11
FWRITE
Funcionamiento
Entrada de datos en un archivo indicado FWRITE Instruccin de escritura Con la instruccin FWRITE se transfiere una cantidad definida de datos como archivo a una tarjeta de memoria ATA. En esto puede seleccionarse si los datos deben transferirse sin conversin previa al formato binario o bien si los datos deben convertirse antes de la transferencia al formato CSV para ser transferidos posteriormente. El bit que se indic en (d1)+0, se activa automticamente al reconocer la ejecucin de la instruccin FWRITE y al ejecutarse la instruccin END. Despus de la instruccin END en el siguiente ciclo se repone este bit nuevamente. El usuario puede utilizar este bit como seal para la terminacin de la instruccin FWRITE. En caso que se haya detectado un error en la ejecucin de la instruccin se activa y repone el bit indicado en (d1)+1, en forma sincronizada con el mensaje de terminacin [(d1)+0]. El usuario puede analizar esta seal como mensaje de error. Durante la ejecucin de la instruccin FWRITE, est activado el SM721. El SM721 se activa tambin en la ejecucin de otras instrucciones (S.FREAD, COMRD, PRC). Al haber activado el SM721, no puede arrancarse la instruccin FWRITE. En caso de intentar su arranque, no se ejecutar esta instruccin. En caso de detectar un error antes de la ejecucin de la instruccin (antes de activar el SM721), no se activan el mensaje de terminacin [(d1)+0], el mensaje de error [(d1)+1] y el SM721. La indicacin del largo de datos [(s2)+0] se realiza en la unidad Palabra. La siguiente ilustracin muestra la transferencia de datos binarios.
Datos para el control de la instruccin de escritura D0+0 D0+1 D0+2 D0+3 Do+4 D0+5 D0+6 D0+7 K0 H0000 K3 K1 Direccin inicial del archivo destino Cantidad de columnas Seleccin entre datos de palabra y byte Archivo de destino Largo de datos D1+0 K3 H00 H00 D1+1 H33 22 Datos que se transfieren H22 H33 D1+2 H55 44 H44 H55 D1+3 H77 66 H66 H77 H00 H00 H00 Modo de ejecucin Libre Cantidad de datos transferidos Libre
Transferencia de datos binarios
FWRITEE1
En caso de transferir datos binarios, se agrega la extensin .BIN en el nombre de archivo del archivo de destino en caso de no haber colocado esta extensin. En caso de no existir este archivo de destino, se genera un nuevo archivo y los datos se ingresan a partir del inicio del archivo. Como atributos de archivo se utilizan los atributos almacenados. Cuando el largo de archivo sobrepasa el tamao del archivo, se agregan los datos al final del archivo en el cual ya no caben. En caso de indicar para el almacenamiento de los datos, una direccin inicial que es mayor al
9 12
FWRITE
archivo de destino, se emite un mensaje de error en caso de CPUs con un nmero serial de 01111 (las primeras cinco posiciones). Una CPU a partir del nmero serial 01112 no transfiere en este caso los datos y termina la instruccin sin mensaje de error. En caso de sobrepasar la capacidad de memoria de una tarjeta de memoria, se almacena el mximo de datos antes de emitir un mensaje de error. Se mantienen los datos almacenados hasta este instante.
9 13
FWRITE
Transferencia de datos en formato CSV
En caso de no haber indicado una extensin del nombre de archivo, se agrega un.CSV. En caso de haber indicado un archivo existente como archivo de destino, se elimina el contenido de este archivo en caso de CPUs hasta un nmero serial de 01111 (las primeras cinco posiciones) antes de ingresar los datos en el inicio del archivo. En CPUs a partir del nmero serial 01112 se elimina en este caso tambin el contenido de este archivo y a continuacin se ingresan los datos desde el inicio del archivo cuando se ha ingresado en (d0)+4 y (d0)+5 un valor que difiere de FFFFFFFFH . Cuando (d0)+4 y (d0)+5 contienen el valor FFFFFFFFH, se agregan los datos al final del archivo. En caso de no existir este archivo de destino, se genera un nuevo archivo y los datos se ingresan a partir del inicio del archivo. Como atributos de archivo se utilizan los atributos almacenados. Cuando se sobrepasa la capacidad de memoria de una tarjeta de memoria durante la escritura, se almacena el mximo de datos antes de emitir un mensaje de error. Se mantienen los datos almacenados hasta este instante. Cuando se define el valor de 0 para la cantidad de las columnas a escribir, se almacenan los datos en una lnea en un archivo en el formato CSV. La siguiente ilustracin explica esto con mayor detalle.
FWRITGE2, FWRITEE2
D10 D11 D12 D13 D14 D15 D16 D17
H0100 K0 K0 K0 K0 K0
Modo de ejecucin Libre
Libre
Cantidad de columnas Seleccin entre datos de palabra y byte: Datos de palabra
D20 D21 D22
H4241 H4443 H0045
Nombre del archivo: "ABCDE"
Largo de los datos D099 D100 D101 D102 D103 D104 D105 D106 K7 K0 K10 K20 K30 K40 K50 K100 Datos que se transfieren
As se ingresan los datos en el archivo.
10
20
30
40
-50
100
CR
LF
As se leen los datos en EXCEL.
A 1 0
B 10
C 20
D 30
E 40
F -50
G 100
9 14
FWRITE
Cuando se define una cantidad mayor a 0 para la cantidad de columnas, se almacenan los datos como campo de datos con la cantidad correspondiente de columnas en el archivo en formato CSV. Esto se indica en la siguiente ilustracin.
D10 D11 D12 D13 D14 D15 D16 D17
H0100 K0 K0 K0 K0 K0 K3 K0
Modo de ejecucin Reservado Cantidad de datos transferidos (En el servicio normal, el valor coincide con el valor predeterminado para el largo de datos.) Libre
Cantidad de columnas Seleccin entre datos de palabra y byte: Datos de palabra
D20 D21 D22
H4241 H4443 H0000
Nombre del archivo: "ABCD"
Largo de los datos D099 D100 D101 D102 D103 D104 D105 D106 K7 K0 K10 K20 K30 K40 K-50 K100 Datos que se transfieren
0 30 100
, ,
10 40
20 ,
CR LF -50 CR LF
As se ingresan los datos en el archivo.
CR LF
As se leen los datos en EXCEL.
A 1 2 3 0 30 100
B 10 40
C 20 -50
FWRITGE2, FWRITEE3
9 15
FWRITE
Las siguientes dos ilustraciones muestran ejemplos, en los cuales se ingresan los datos con una CPU a partir del nmero serial 01112 (las primeras cinco posiciones).
Valores prefijados: Formato CSV, 4 columnas, datos de palabra, direccin inicial: 0H (Se genera un nuevo archivo)
Columna 1
Columna 2
Columna 3
Columna 4
K6 K1 Primera serie de entrada 1 , 2 , 3 , 4 CR LF K2 K3 K4 3 , 4 CR LF K5 K6 La ltima serie no se llena completamente cuando el largo de datos (cantidad de palabras) no es un valor mltiple de la cantidad de columnas. K5 K7 K8 K9 K10 K11 K12
D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D11 D12 D13
Largo de datos
Valores prefijados: Formato CSV, 3 columnas, datos de palabra, direccin inicial: FFFFFFFFH (anexar a archivo existente) Para los datos a agregar es posible predeterminar una cantidad de columnas que diverge del archivo existente. K6
Columna 1 Columna 2 Columna 3 Columna 4
D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D11 D12 D13 D14 D15 Largo de datos
K1 K2 K3
CR LF
Los datos se ingresan en una nueva serie, ya que la ltima serie existente termina con un CR LF.
K4 3 , 4 CR LF K5 K6 K8
Primera serie de entrada
K7 7 , 8 , 9 CR LF K8 K9 K10 10 , 11 , 12 CR LF K11 K12
La ltima serie no se llena completamente cuando el largo de datos (cantidad de palabras) no es un valor mltiple de la cantidad de columnas.
K13 K14 13 , 14 CR LF
INDICACIN
La instruccin FWRITE no debe utilizarse en un programa de interrupcin.
9 16
FWRITE
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: La unidad de disco indicada en s0, contiene una tarjeta de memoria que no es una tarjeta de memoria ATA (cdigo de error 4100). Los valores ingresados como datos de control, se encuentran fuera de los rangos permitidos (cdigo de error 4100). El largo indicado en (s2)+0 de los datos sobrepasa el rango permitido o bien es mayor a la cantidad de datos ingresados a partir de (s2)+1 (cdigo de error 4101). Se sobrepas la capacidad de memoria de la tarjeta de memoria (cdigo de error 4100). Se indic un operando no permitido (cdigo de error 4004).
9 17
FWRITE
Ejemplo 1 FWRITE (GX Developer)
En el siguiente programa se agregan cuatro bytes de datos binarios con los contenidos 00H, 01H, 02H y 03H al archivo ABCD.BIN al activar el X10. La tarjeta de memoria se encuentra insertada en la unidad de disco 2. Para los datos de control se ocupan ocho operandos a partir de D0.
FWRITGB1
Definir el modo de ejecucin (datos binarios) 2 Definir la direccin de arranque (agregar datos al final del archivo) 3 Ingresar nombres de archivo (se agrega automticamente la extensin .BIN) 4 Cantidad de datos a transferir. 5 Ingresar los datos a transferir
9 18
FWRITE
Ejemplo 2
FWRITE (GX Developer) Al haber activado el X10, el siguiente programa genera un archivo con el nombre ABCD.CSV en la tarjeta de memoria en la unidad de disco 2. Luego se ingresan cuatro bytes con los contenidos 00H, 01H, 02H y 03H como campo de datos de dos colujmnas en formato CSV en este archivo. Para los datos de control se ocupan ocho operandos a partir de D0.
0 2
, ,
1 3
, ,
CR CR
LF LF
Contenido del archivo generado
As se indican los datos con EXCEL. A 1 2 0 2 B 1 3
FWRITGB2, FWRITEB1
Definir el modo de ejecucin (formato CSV) 2 Definir la cantidad de columnas 3 Ingresar el nombre de archivo 4 Cantidad de datos a transferir. 5 Ingresar los datos a transferir
9 19
FREAD
9.3.2 FREAD
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1


Operandos MELSEC Q
Registro de archivo
*
Otros
Error Flag
Pasos
s0 d0 s1 s2 d1
SM0
11
* No se permiten los operandos locales y operandos reservados para los programas.
GX IEC Developer
Plano de contactos
FREADME1, FREADKE1, FREADIE1
GX Developer
FREADGE1
9 20
FREAD
Variables
Operando Significado u0 Dummy (no se utiliza) Indicacin de la unidad de disco. Se puede indicar solamente una unidad de disco con una tarjeta de memoria ATA (unidad de disco 2). No se puede utilizar una tarjeta de memoria ROM o bien una tarjeta normal de memoria RAM o ROM.
Rango de valores
Determinac Tipo de in datos mediante BIN 16 bits
s0
Usuario
Primer operando de rea en la cual deben almacenarse los datos de control. Se requieren los siguientes datos de control. Operando Significado Descripcin Determina el tipo de transferencia de datos: 0000H) Transferencia de datos binarios 0100H) Conversin de datos del formato CSV en datos binarios antes de transferencia Se utiliza por el sistema Rango de valores Determinac in mediante
(d0)
Modo de ejecucin
0000H 0100H
Usuario
(d0)+1
Reservado
Sistema
(d0)+2
Indicacin del largo de datos (palabras) que deben transferirse. Incluso al haber seleccionado la Cantidad de datos a transferir. transferencia por bytes (d0) +7, se indica la cantidad de datos en la unidad Palabra. No utilizado
1 a 480
Usuario
(d0)+3
d0
(d0)+4 (d0)+5
Seleccin a partir de cual direccin deben leerse los datos en el archivo fuente. Datos binarios (d0 = 0000): 00000000H) A partir del inicio del archivo 00000001H a FFFFFFFCH: A partir de la direccin indicada La unidad del valor se define mediante la determinacin si la transferencia se realiza por palabras o bytes. 00000000H FFFFFFFDH: No permitido a Direccin inicial Al transferir datos despus de la con- FFFFFFFC H en archivo fuente versin del formato CSV (d0 = 0100): FFFFFFFDH En CPUs hasta el nmero serial 01111 debe seleccionarse el inicio del archivo como direccin inicial (00000000H) En CPUs a partir del nmero serial 01112: 00000000H) A partir del inicio del archivo 00000001H a FFFFFFFCH: A partir de la lnea indicada FFFFFFFDH: La lectura se continua en la posicin anterior. Indicacin, en cuntas columnas se ingresaron datos en formato CSV en el archivo de destino. 0: : No ingresado en columnas > 0 : Datos ingresados en la cantidad respectiva de columnas
BIN 16 bits
Usuario
(d0)+6
Cantidad de columnas
0, 1 a 65535
Usuario
(d0)+7
Determinacin si deben transferirse 0: Datos de palabras datos de palabras 1: Datos de bytes o bytes
0, 1
Usuario
9 21
FREAD
Variables
Rango de valores
Determinac Tipo de in datos mediante
Primer operando de rea en la cual se almacena el nombre de archivo Operand Significado o Descripcin Rango de valores Determinac in mediante
s1 (s1) a (s1)+n
La denominacin de archivo se compone del nombre de archivo (mx. 8 caracteres), un punto y la extensin de 3 posiciones (ABD.BIN). La extensin puede Denominacin de faltar cuando falta tambin el punto. archivo En caso de indicar ms de 8 caracteres, no se considera la extensin en caso de estar presente. La extensin BIN o CSV se agrega automticamente.
BIN 16 bits Secuencia de caracteres Usuario
Primer operando de rea en el cual deben almacenarse los datos. Operand Significado o Descripcin Rango de valores Determinac in mediante BIN 16 bits Sistema 0000H a FFFFH
d1 (d1)
Contiene la cantidad de datos efectivamente transferidos. La unidad del valor se define Cantidad de datos a transferir mediante la determinacin si la transferencia se realiza por palabras o bytes. Datos transferidos Datos transferidos del archivo fuente.
0 a 480
(d1)+1 a (d1)+n
Operando de bit que se activa despus de la ejecucin de la instruccin FWRITE. Con (d2)+1 se sealiza la terminacin defectuosa. Operand Significado o Descripcin Indica la terminacin de la instruccin FREAD. CON : Instruccin ejecutada. DESC: Instruccin no ejecutada Indica si se present un error durante la ejecucin de la instruccin FREAD. CON : Instruccin ejecutada con error. DESC: Instruccin ejecutada sin error Rango de valores Determinac in mediante
d2
(d2)
Bit
Sistema
(d2)+1
Los datos en formato CSV se presentan como nmeros decimales en el software de programacin. Como ejemplo, se indica A (41H) como 65. Los valores indicados pueden encontrarse entre -32768 y 32767. Los valores permitidos para la direccin inicial en el archivo fuente se encuentran en el rango de 00000000H a 7FFFFFFFH en la lectura de los datos de palabra.
9 22
FREAD
Funcionamiento
Lectura de datos de un archivo indicado FREAD Instruccin de lectura
Con la instruccin FREAD se lee una cantidad definida de datos de un archivo en una tarjeta de memoria ATA. En esto puede seleccionarse si los datos deben transferirse sin conversin previa al formato binario o bien si los datos se convierten antes de la transferencia al formato binario para ser transferidos posteriormente. El bit que se indic en (d2)+0, se activa automticamente al reconocer la ejecucin de la instruccin FREAD y al ejecutarse la instruccin END. Despus de la instruccin END en el siguiente ciclo se repone este bit nuevamente. El usuario puede utilizar este bit como seal para la terminacin de la instruccin FREAD. En caso que se haya detectado un error en la ejecucin de la instruccin, se activa y repone el bit indicado en (d2)+1, en forma sincronizada con el mensaje de terminacin [(d2)+0]. El usuario puede analizar esta seal como mensaje de error. Durante la ejecucin de la instruccin FREAD, est activado el SM721. El SM721 se activa tambin en la ejecucin de otras instrucciones (S.WRITE, COMRD, PRC). Al haber activado el SM721, no puede arrancarse la instruccin FREAD. En caso de intentar su arranque, no se ejecutar esta instruccin. En caso de detectar un error antes de la ejecucin de la instruccin (antes de la activacin de SM721), no se activan el mensaje de terminacin [(d1)+0], el mensaje de error [(d1)+1] y el SM721. La indicacin del largo de datos [(s2)+0] se realiza en la unidad Palabra. La siguiente ilustracin muestra la transferencia de datos binarios.
Datos para el control de la instruccin de lectura D0+0 D0+1 D0+2 D0+3 Do+4 D0+5 D0+6 D0+7 K0 H0000 K3 K1 Direccin inicial del archivo fuente Cantidad de columnas Seleccin entre datos de palabra y byte Archivo fuente H00 H11 Cantidad de datos ledos D1+1 H33 22 H22 H33 D1+2 Datos ledos D1+3 H77 66
H55 44
Modo de ejecucin Libre Cantidad de datos ledos Libre
rea con datos ledos D1+0 K3
H44 H55 H66 H77 H88 H99 HAA
9 23
FREAD
Transferencia de datos binarios Al transferir datos binarios, se agrega la extensin .BIN al nombre de archivo del archivo fuente. En caso que el archivo no exista, se emite un mensaje de error. En caso de indicar una direccin inicial que sobrepasa el rango del archivo fuente, se emite un mensaje de error en caso de CPUs hasta un nmero serial de 01111 (las primeras cinco posiciones). Una CPU a partir del nmero serial 01112 no transfiere en este caso los datos y termina la instruccin sin mensaje de error.
FREAD_E1
Transferencia de datos despus de la conversin del formato CSV: Los elementos de un archivo en formato CSV (celdas para EXCEL) se leen lnea por lnea. Los valores numricos se convierten en datos binarios y se almacenan en los operandos indicados. En caso de no haber indicado una extensin para el nombre de archivo fuente, se agrega un .CSV. En caso que el archivo fuente no exista, se emite un mensaje de error. Desde el inicio del archivo se leen tantos elementos como indicados en [(d0)+2]. Al alcanzar el final de un archivo antes de haber ledo la cantidad indicada, se emite un mensaje de error en CPUs hasta un nmero serial de 01111 (las primeras cinco posiciones). Una CPU a partir del nmero serial 01112 lee en este caso los datos disponibles. En caso de haber indicado el valor de0 para la cantidad de columnas, no se consideran las lneas existentes en el archivo CSV. Esto se explica con mayor detalle en la ilustracin en la siguiente pgina.
9 24
FREAD
Indicacin de los datos con EXCEL A 1 2 3 Denominacin Largo Temperatura 1 -21 B C Valor de medicin 3
Datos almacenados en formato CSV Denominacin Largo , , , Valor de CR LF medicin 3 CR LF , CR LF -21 ,
1 ,
Instruccin para leer estos datos FREAD U0 K2 D10 D20 D99 M0 rea con datos ledos Nombre del archivo rea con datos para el control de la instruccin de lectura Datos para control de la instruccin de lectura D10 D11 D12 D13 D14 D15 D16 D17
H0100 K9 K0 K0 K0 K0
Modo de ejecucin Libre Cantidad de datos a leer Libre
Cantidad de columnas Seleccin entre datos de palabra y byte
D20 D21 D22
H4241 H4443 H0000
Nombre de archivo "ABCD"
Cantidad de datos ledos Denominacin Datos entre , y ,
D099 D100 D101 D102
K9 K0 K0 K0 K0 K1 K3 K0 K-21 K0 Denominacin Valor de medicin Largo 1 3 Temperatura -21
Cantidad de datos ledos Esto no es un valor numrico. Por lo tanto se almacena 0. Esto no es un valor numrico. Por lo tanto se almacena 0. Esto no es un valor numrico. Por lo tanto se almacena 0. Esto no es un valor numrico. Por lo tanto se almacena 0. El valor numrico se convierte y se almacena. El valor numrico se convierte y se almacena. Esto no es un valor numrico. Por lo tanto se almacena 0. El valor numrico se convierte y se almacena. Esto no es un valor numrico. Por lo tanto se almacena 0.
Largo Datos ledos 1 3 Temperatura K-21 Datos entre , y CR
D103 D104 D105 D106 D107 D108
FREAD_E2
9 25
FREAD
Cuando se modifica la cantidad de columnas en cada lnea, se leen tambin los datos sin consideracin de las lneas. En EXCEL no se generan estos archivos, pero se pueden crear despus de modificaciones por el usuario.
Denominacin Largo CR ,
, LF -21
Valor de medicin CR LF
CR
LF
No se consideran los elementos que se encuentran fuera de las columnas indicadas.
Instruccin para leer estos datos FREAD U0 K2 D10 D20 D99 M0 rea con datos ledos Nombre del archivo rea con datos para el control de la instruccin de lectura Datos para control de la instruccin de lectura
D10 D11 D12 D13 D14 D15 D16 D17
H0100 K6 K0 K0 K2 K0
D20 D21 D22
H4241 H4443 H0000
Cantidad de datos ledos Denominacin Datos entre Largo Datos ledos Sin datos Temperatura K-21 , y ,
D099 D100 D101 D102 D103 D104 D105
K6 K0 K0 K0 K0 K0 K-21 Denominacin Largo Sin datos Temperatura -21
Cantidad de datos ledos Esto no es un valor numrico. Por lo tanto se almacena 0. Esto no es un valor numrico. Por lo tanto se almacena 0. Esto no es un valor numrico. Por lo tanto se almacena 0. Se almacena 0 porque no existen datos. Esto no es un valor numrico. Por lo tanto se almacena 0. El valor numrico se convierte y se almacena.
FREAD_E3
9 26
FREAD
Cuando se leen archivos convertidos del formato CSV y la cantidad prescrita de columnas no es igual a 0, se espera en el archivo CSV un campo de datos con la cantidad respectiva de columnas. No se consideran los elementos que se encuentran fuera de estas columnas. En la siguiente ilustracin se indica este caso.
Indicacin de los datos con EXCEL A 1 2 3 Denominacin Largo Temperatura 1 -21 B C Valor de medicin 3
Datos almacenados en formato CSV Denominacin Largo , , , Valor de CR LF medicin 3 CR LF , CR LF -21 No se consideran los datos que se encuentran fuera de las columnas indicadas. ,
1 ,
Instruccin para leer estos datos FREAD U0 K2 D10 D20 D99 M0 rea con datos ledos Nombre del archivo rea con datos para el control de la instruccin de lectura Datos para control de la instruccin de lectura D10 D11 D12 D13 D14 D15 D16 D17 H0100 K6 K0 K0 K2 K0 Cantidad de columnas Seleccin entre datos de palabra y byte Modo de ejecucin Libre Cantidad de datos a leer Libre
D20 D21 D22
H4241 H4443 H0000
Cantidad de datos ledos Denominacin Datos entre Largo Datos ledos 1 Temperatura K-21 , y ,
D099 D100 D101 D102 D103 D104 D105
K6 K0 K0 K0 K0 K0 K-21 Denominacin Largo 1 Temperatura -21
Cantidad de datos ledos Esto no es un valor numrico. Por lo tanto se almacena 0. Esto no es un valor numrico. Por lo tanto se almacena 0. Esto no es un valor numrico. Por lo tanto se almacena 0. El valor numrico se convierte y se almacena. Esto no es un valor numrico. Por lo tanto se almacena 0. El valor numrico se convierte y se almacena.
FREAD_E4
9 27
FREAD
Cuando se modifica la cantidad de columnas en cada lnea y se ha indicado una determinada cantidad de columnas, se omiten los elementos que se encuentran fuera de las columnas y se integra un 0 donde no hay elementos disponibles. Cuando la cantidad de lneas es inferior a la cantidad determinada de datos a transferir [(d0)+2], se integra un 0 donde no hay lneas disponibles.
Denominacin Largo CR ,
, LF -21
Valor de medicin CR LF
CR
LF
No se consideran los datos que se encuentran fuera de las columnas indicadas.
Instruccin para leer estos datos FREAD U0 K2 D10 D20 D99 M0 rea con datos ledos Nombre del archivo rea con datos para el control de la instruccin de lectura Datos para control de la instruccin de lectura
D10 D11 D12 D13 D14 D15 D16 D17
H0100 K6 K0 K0 K2 K0
D20 D21 D22
H4241 H4443 H0000
Cantidad de datos ledos Denominacin Datos entre Datos ledos Largo Sin datos Temperatura K-21 , y ,
D099 D100 D101 D102 D103 D104 D105
K6 K0 K0 K0 K0 K0 K-21 Denominacin" Largo Sin datos Temperatura -21
Cantidad de datos ledos Esto no es un valor numrico. Por lo tanto se almacena 0. Esto no es un valor numrico. Por lo tanto se almacena 0. Esto no es un valor numrico. Por lo tanto se almacena 0. Se almacena 0 porque no existen datos. Esto no es un valor numrico. Por lo tanto se almacena 0. El valor numrico se convierte y se almacena.
FREAD_E5
9 28
FREAD
Las siguientes dos ilustraciones muestran ejemplos, en los cuales se leen los datos sucesivamente del mismo archivo con una CPU a partir del nmero serial 01112 (las primeras cinco posiciones).
Valores prefijados: Formato CSV, 4 columnas, datos de palabra, inicio: 2 serie, leer 6 palabras y almacenar a partir de D0
Serie 1
CR LF
K6 K5 K6
D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D11 D12 D13
Largo de datos ledos
Primera serie de lectura
CR LF
K7 K8 K9
Serie 3
10
11
12
CR LF
K10 K8
El siguiente proceso de lectura (ejemplo inferior) empieza aqu. Serie 4 13 , 14 , 15 , 16 CR LF
K7 K8 K9 K10 K11
Serie 5
17
18
19
20
CR LF
K12
Valores prefijados: Formato CSV, 4 columnas, datos de palabra, inicio: continuacin (FFFFFFFFH), leer 5 palabras y almacenar a partir de D7 K6
D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D11 D12 D13 Largo de datos ledos
K5 K6
Serie 1
CR LF
K7 K8 K9
Serie 2
CR LF
K10 K5
La lectura empieza aqu.
K11 K12
Serie 3
10
11
12
CR LF
K13 K14 K15
Serie 4
13
14
15
16
CR LF
K12
En la siguiente lectura se comienza aqu. Serie 5 17 , 18 , 19 , 20 CR LF
En caso de una lectura continua, entre los diferentes procesos de lectura no deben modificarse los ajustes para el formato de archivo, la cantidad de columnas y la determinacin si deben transferirse datos de bytes o de palabra. Durante la lectura continua no debe ejecutarse otra instruccin FREAD o FWRITE.
9 29
FREAD
Los valores numricos en formato CSV se convierten tal como se indica en la siguiente tabla.
Valores numricos en formato CSV sin signo -32768 | -1 0 1 | 32767 32768 | 65535 32768 | 65535 0 1 | 32767 32768 | 65535
Operando de palabra con signo -32768 | -1 0 1 | 32767 -32768 | -1
Para valores numricos que se encuentran fuera del rango permitido, y para elementos que no son valores numricos, se aplica un 0 en la conversin del formato CSV.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: La unidad de disco indicada en s0, contiene una tarjeta de memoria que no es una tarjeta de memoria ATA (cdigo de error 4100). Los valores ingresados como datos de control, se encuentran fuera de los rangos permitidos (cdigo de error 4100). El largo de datos indicado en (d0)+0, sobrepasa el rango permitido (cdigo de error 4101). Se indic un operando no permitido (cdigo de error 4004). En la unidad de disco indicada no existe un archivo con el nombre indicado en s1 (cdigo de error 2410). El largo de los datos a leer sobrepasa el tamao del rango de destino (cdigo de error 4101). En la lectura de los datos binarios, el largo de datos en el archivo de fuente es inferior a la cantidad de datos definida a partir de (d0)+2 (cdigo de error 4100).
9 30
FREAD
Ejemplo 1
FREAD En el siguiente programa se leen cuatro bytes de datos binarios del archivo ABCD.BIN al activar el X10. La lectura empieza al inicio del archivo. El archivo ABCD.BIN est almacenado en la tarjeta de memoria insertada en la unidad de disco 2. Para los datos de control se ocupan ocho operandos a partir de D0. Para los datos ledos se reservaron cien bytes a partir de D20.
FREADGB1
Definir el modo de ejecucin (datos binarios) 2 Cantidad de las palabras de datos a leer 3 Direccin inicial en el archivo fuente (arrancar en inicio de archivo) 4 Ingresar el nombre de archivo 5 Determinar el tamao para los datos ledos
9 31
FREAD
Ejemplo 2 FREAD (GX Developer)
El siguiente programa lee los datos del archivo ABCD.CSV de la tarjeta de memoria insertada en la unidad de disco 2 cuando se activ el X10. Los datos se componen exclusivamente de valores numricos y estn almacenados en dos columnas en el formato CSV. Para los datos de control se ocupan ocho operandos a partir de D0. Para los datos ledos se reservaron cien bytes a partir de D20.
FREADGB2
Definir el modo de ejecucin (formato CSV) 2 Cantidad de las palabras de datos a leer 3 Definir la cantidad de columnas 4 Ingresar el nombre de archivo 5 Determinar el tamao para los datos ledos
9 32
PLOADP
9.4
9.4.1
PLOADP
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1

Operandos MELSEC Q
Registro de archivo
Otros
Error Flag
Pasos
s d
SM0
* No se permiten operandos locales.
GX IEC Developer
Plano de contactos
PLOADME1, PLOADKE1, PLOADIE1
GX Developer
PLOADGE1
Variables
Operando s d
Valor de comando
Tipo de datos
Nmero de la unidad de disco en la cual se almacena el programa, y secuencia de caracteres con nombre del archivo o direccin inicial del operando en el cual BIN 16 bits se almacena el nombre de archivo como secuencia de caracteres. Operando que se activa despus de la ejecucin de la instruccin para un ciclo. Bit
INDICACIN
El sistema de archivos no se soporta por el GX IEC Developer.
9 33
PLOADP
Funcionamiento Carga de un programa desde una tarjeta de memoria PLOADP Carga de un programa
Con la instruccin PLOADP se transfiere un programa desde una tarjeta de memoria insertada en las unidades de disco 1, 2 3, hacia la memoria interna (unidad de disco 0) y se conmuta al modo standby. En la unidad de disco 0 debe estar disponible la memoria suficiente. En la denominacin del archivo de programa no es necesario indicar la extensin .QPG.
El operando ingresado en d, se activa despus del procesamiento de la instruccin END del ciclo en el cual se ejecut completamente la instruccin PLOADP. El operando se desactiva nuevamente despus de la ejecucin de la siguiente instruccin END. Las instrucciones PLOADP, PUNLOADP y PSWAPP no pueden ejecutarse simultneamente. No se procesan las instrucciones que se activan y que se ejecutan ya por otras instrucciones de programa. En el programa deben preverse bloqueos correspondientes. El programa cargado recibe el nmero de programa libre ms bajo que se encuentra disponible en la CPU. Los nmeros de programa pueden controlarse con el dispositivo de programacin. Mediante una entrada en SD720 puede asignarse un nmero al programa cargado. La instruccin PLOADP no puede ejecutarse en un programa de interrupcin. Para ejecutar el programa cargado con la instruccin PLOADP, se llama la instruccin PSCAN. Para el programa cargado se regulan todos los ajustes para el File register, Device initial value, los comentarios y operandos locales como Use PLC file setting. Los ajustes para el refrescamiento de las entradas y salidas se ingresan en el programa cargado como Disabled (bloqueado). Durante la ejecucin de la instruccin PLOADP no se transfieren las modificaciones de programa que se realizaron con el dispositivo de programacin durante el modo de operacin RUN. Solamente despus de la ejecucin de la instruccin PLOADP se transfieren las modificaciones. En forma recproca no se ejecuta la instruccin PLOADP mientras se transfieren las modificaciones de programa por el dispositivo de programacin.
9 34
PLOADP
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El programa con el nombre indicado no existe en la unidad de disco indicada (cdigo de error 2410). El nmero de la unidad de disco no es vlido (cdigo de error 4100). En la memoria interna (unidad de disco 0) no se dispone de la memoria suficiente para cargar el programa indicado (cdigo de error 2413). La cantidad mx. de programas se encuentra ya ingresada en la memoria de programa (cdigo de error 4101). Ya existe un pograma con el nmero de programa ingresado en SD720 o bien el nmero de programa indicado es superior al nmero de programa mx. permitido (cdigo de error 4101). Ya existe un archivo de programa con el mismo nombre como el programa que ahora debe cargarse (cdigo de error 2410). No es posible reservar el espacio de memoria para los operandos locales (cdigo de error 2401).
Tipo de CPU Q02(H) Q06H Q12H Q25H
Cantidad de programas que pueden almacenarse 28 60 124 124
Nmero de programa ms grande 28 60 124 124
Ejemplo
PLOADP (GX Developer) Cuando se activa el M0 en el siguiente ejemplo, se transfiere el programa ABCD.QPG de la unidad de disco 4 hacia la unidad de disco 0 y se conmuta luego al modo standby.
PLOADGB1, PLOADGB2
9 35
PUNLOADP
9.4.2 PUNLOADP
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1

Operandos MELSEC Q
Registro de archivo
Otros
Error Flag
Pasos
s d
SM0
GX IEC Developer
Plano de contactos
PUNLOME1, PUNLOKE1, PUNLOIE1
GX Developer
PUNLOGE1
Variables
Operando s d
Valor de comando
Tipo de datos
Secuencia de caracteres con el nombre del archivo que debe eliminarse o bien direccin inicial del operando en el cual se almacena el nombre de archivo como BIN 16 bits secuencia de caracteres. Operando que se activa despus de la ejecucin de la instruccin para un ciclo. Bit
9 36
PUNLOADP
Funcionamiento
Eliminacin de un programa de la memoria de programas PUNLOADP Eliminar un programa Con la instruccin PUNLOADP se elimina un programa que se encuentra ingresado en la memoria de programas (unidad de disco 0) y que est en modo standby. No es posible eliminar un programa en el modo standby que es referido por una instruccin PSCAN. En la denominacin del archivo de programa no es necesario indicar la extensin .QPG. El operando ingresado en d, se activa despus del procesamiento de la instruccin END del ciclo en el cual se ejecut completamente la instruccin PUNLOADP. El operando se desactiva nuevamente despus de la ejecucin de la siguiente instruccin END. Las instrucciones PUNLOADP, PLOADP y PSWAPP no pueden ejecutarse simultneamente. No se procesan las instrucciones que se activan y que se ejecutan ya por otras instrucciones de programa. En el programa deben preverse bloqueos correspondientes. En caso de desactivar y luego activar nuevamente la fuente de alimentacin o bien reponer la CPU despus de haber eliminado el programa, se emite el error Ajuste defectuoso del programa con el cdigo de error 2400. Para eliminar este error, debe eliminarse el nombre de programa del programa eliminado de los ajustes de programa. La instruccin PUNLOADP no puede ejecutarse en un programa de interrupcin. El programa que se elimina con la instruccin PUNLOADP, debe conmutarse previamente al modo standby con la instruccin PSTOP. Durante la ejecucin de la instruccin PUNLOADP no se transfieren las modificaciones de programa que se realizaron con el dispositivo de programacin durante el modo de operacin RUN. Solamente despus de la ejecucin de la instruccin PUNLOADP se transfieren las modificaciones. En forma recproca no se ejecuta la instruccin PUNLOADP mientras se transfieren las modificaciones de programa por el dispositivo de programacin.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: El programa con el nombre indicado no existe en la unidad de disco (cdigo de error 2410). El programa con el nombre indicado no se encuentra en modo standby o bien se ejecuta (cdigo de error 4101). En la memoria de programa se encuentra solamente el programa indicado (cdigo de error 4101).
Ejemplo
PUNLOADP (GX Developer) En el siguiente ejemplo se elimina el programa ABCD.QPG de la unidad de disco 0 al activar el M0.
PUNLOGB1, PUNLOGB2
9 37
PSWAPP
9.4.3 PSWAPP
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1


Operandos MELSEC Q
Registro de archivo

Otros

Error Flag
Pasos
s1 s2 d
SM0
GX IEC Developer
Plano de contactos
PSWAPME1, PSWAPKE1, PSWAPIE1
GX Developer
PSWAPGE1
Variables
Operando s1
Valor de comando
Tipo de datos
Secuencia de caracteres con el nombre del archivo que debe eliminarse o bien direccin inicial del operando en el cual se almacena el nombre de archivo como BIN 16 bits secuencia de caracteres. Nmero de la unidad de disco en la cual se almacena el programa a carga, as como la secuencia de caracteres con el nombre del archivo o la direccin inicial BIN 16 bits del operando en el cual se almacena el nombre de archivo como secuencia de caracteres. Operando que se activa despus de la ejecucin de la instruccin para un ciclo. Bit
s2
9 38
PSWAPP
Funcionamiento
Eliminacin de un programa de la memoria de programas y carga del programa PSWAPP Eliminacin de un programa y carga de otro programa Con la instruccin PSWAPP se elimina un programa que se encuentra ingresado en la memoria de programas (unidad de disco 0) y que est en modo standby. No es posible eliminar un programa en el modo standby que es referido por una instruccin PSCAN. Luego se transfiere un programa de la unidad de disco 1, 2 4 hacia la memoria interna (unidad de disco 0) y se conmuta al modo standby. En la unidad de disco 0 debe estar disponible la memoria suficiente. En la denominacin del archivo de programa no es necesario indicar la extensin .QPG. El operando ingresado en d, se activa despus del procesamiento de la instruccin END del ciclo en el cual se ejecut completamente la instruccin PSWAPP. El operando se desactiva nuevamente despus de la ejecucin de la siguiente instruccin END. El programa cargado obtiene el nmero de programa del programa eliminado. Las instrucciones PUNLOADP, PLOADP y PSWAPP no pueden ejecutarse simultneamente. No se procesan las instrucciones que se activan y que se ejecutan ya por otras instrucciones de programa. En el programa deben preverse bloqueos correspondientes. En caso de desactivar y luego activar nuevamente la fuente de alimentacin o bien reponer la CPU despus de haber eliminado el programa, se emite el error Ajuste defectuoso del programa con el cdigo de error 2400. Para eliminar esto, puede reemplazarse el nombre de programa del programa eliminado en los ajustes de programa por el nombre del programa cargado. La instruccin PSWAPP no puede ejecutarse en un programa de interrupcin. Para el programa cargado se regulan todos los ajustes para el registro de archivo, valores iniciales de los operandos, los comentarios y operandos locales como Use PLC file setting. Los ajustes para el refrescamiento de las entradas y salidas se ingresan en el programa carga como Disabled (bloqueado). Durante la ejecucin de la instruccin PSWAPP no se transfieren las modificaciones de programa que se realizaron con el dispositivo de programacin durante el modo de operacin RUN. Solamente despus de la ejecucin de la instruccin PSWAPP se transfieren las modificaciones. En forma recproca no se ejecuta la instruccin PSWAPP mientras se transfieren las modificaciones de programa por el dispositivo de programacin.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: No existe la unidad de disco o el programa con el nombre indicado (s1 s2) (cdigo de error 2410). El nmero de la unidad de disco (s2) no es vlido (cdigo de error 4100). En la memoria interna (unidad de disco 0) no se dispone de la memoria suficiente para cargar el programa indicado (cdigo de error 2413). El programa con el nombre indicado (s1) no se encuentra en modo standby o bien se ejecuta (cdigo de error 4101).
9 39
PSWAPP
Ejemplo PSWAPP (GX Developer)
Al activar el M0 en el siguiente ejemplo, se elimina el programa EFGH.QPG de la unidad de disco 0. Luego se transfiere el programa ABCD.QPG de la unidad de disco 4 hacia la unidad de disco 0 y se conmuta al modo standby.
Plano de contactos
9 40
RBMOV, RBMOVP
9.5
9.5.1
RBMOV, RBMOVP
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1


Operandos MELSEC Q
Registro de archivo


Palabra


Otros
Error Flag
Pasos
s d n
SM0
GX IEC Developer
Plano de contactos
RBMOVME1, RBMOVKE1, RBMOVIE1
GX Developer
RBMOVGE1
Variables
Operando s d n
Valor de comando Direccin incial del operando en el cual se almacenan los datos a transferir. Direccin inicial del operando en el cual deben almacenarse los datos. Cantidad de los bloques de datos a transferir.
Tipo de datos
BIN 16 bits
9 41
RBMOV, RBMOVP
Funcionamiento
Transferencia de bloques de datos binarios con alta velocidad RBMOV/RBMOVP Transferencia de datos por bloques (16 bits)
Con la instruccin RBMOV puede transferirse un bloque de direcciones consecutivas en forma simultnea. En s se determina la primera direccin a transferir. El valor en "n" indica la cantidad de direcciones consecutivas. Los datos se transfieren en bloques de "n" direcciones hacia la direccin destino, empezando con d.
BMOV0E1
Una transferencia de datos resulta posible tambin en caso que la fuente y el destino contengan las mismas direcciones. La transferencia hacia los operandos con la direccin ms inferior empieza con s y la transferencia hacia los operandos con direccin mayor s+(n-1). Cuando s es un operando de palabra y d un operando de bit, se transfieren las posiciones indicadas a travs de la asignacin de bits, del operando de palabra al operando de bit. Cuando se aplica por ejemplo, el K1Y30 para d, se transfieren los 4 bits de valor ms bajo del operando de palabra determinado mediante s.
BMOV0E2
9 42
RBMOV, RBMOVP
INDICACIN
Las instrucciones RBMOV y RBMOVP pueden utilizarse cuando deben transferirse mayores cantidades de datos de registros de archivo con una CPU de Q(H). En una CPU de Q, estas instrucciones se parecen a las instrucciones BMOV. Las siguientes tablas sirven para la comparacin de las velocidades de procesamiento de las instrucciones RBMOV y BMOV.
CPU de QnA Instruccin RBMOV Medio de almacenamiento SRAM RAM integrada Flash ROM Tiempo (s) para la transferencia de 100 palabras 56,30 44,37 29 1000 palabras 367,73 393,14 308 44,37 393,14 Instruccin BMOV Tiempo (s) para la transferencia de 100 palabras 1000 palabras
CPU de Qn Instruccin RBMOV Medio de almacenamiento SRAM RAM integrada Flash ROM 115,89 579,47 63,83 535,23 Tiempo (s) para la transferencia de 100 palabras 1000 palabras Instruccin BMOV Tiempo (s) para la transferencia de 100 palabras 1000 palabras
Fuentes de error
En los siguientes casos se presenta un error de procesamiento y se aplica un Error Flag: La cantidad indicada en n de bloques de datos en s y d se encuentra fuera del rango previsto para el almacenamiento de los operandos (cdigo de error 4101). Para s y d no se indicaron registros de archivo (cdigo de error 4101).
9 43
RBMOV, RBMOVP
Ejemplo 1 RBMOVP
El siguiente programa transmite con flanco positivo de SM402, los datos de los 4 bits ms bajos (de b0 hasta b3) de D66 hasta D69 hacia las salidas Y30 hasta Y3F. La cantidad de bloques a transmitir (4) indica la constante K4. Los esquemas de bits indican la estructura de bits antes y despus de la transferencia.
Plano de contactos
Estos bits no se consideran en la operacin.

RBMOVGB1, RBMOVGKB2, BMOV0B1
9 44
RBMOV, RBMOVP
Ejemplo 2
RBMOVP El siguiente programa transmite con flanco positivo de SM402, los datos de X20 hasta X2F hacia los registros D100 hasta D103. La cantidad de bloques de datos (4) indica la constante K4. Los esquemas de bits indican la estructura de bits antes y despus de la transferencia.
Plano de contactos
RBMOVGB3, RBMOVGB4, BMOV_0B2
9 45
S.TO, SP.TO
Nuevas instrucciones para la operacin de CPUs mltiples:
9.6
9.6.1

S.TO, SP.TO
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1
Solamente para CPU de Q02, Q02H, Q06H, Q12H y Q25H a partir de la versin B del software.

Operandos MELSEC Q
Registro de archivo


Otros
Error Flag
Pasos
s1 s2 s3 s4 d
SM0
GX IEC Developer
TO_S_ME1, TO_S_KE1, TO_S_IE1
GX Developer
Variables
Operando s1 s2 s3 s4 d
Valor de comando Direccin cabezal de la CPU en la cual se ejecuta la instruccin S.TO Direccin inicial en rea de usuario de la memoria compartida para la operacin de CPUs mltiples Direccin incial de rea en que estn almacenados los datos a escribir. Cantidad de las palabras de datos a escribir (0 a 256). Operando de bit que se activa para un nuevo ciclo de programa despus de la escritura
Tipo de datos
BIN 16 bits
Bit
9 46
S.TO, SP.TO
Funcionamiento
Entrada de datos en rea compartida de memoria para la operacin de CPUs mltiples S.TO/SP.TO Instruccin de escritura
Con la instruccin S.TO se transfiere la cantidad de palabras de datos indicada en s4, hacia la memoria compartida de la CPU en la cual se ejecuta la instruccin S.TO. La direccin de arranque de rea de fuente en la misma CPU se indica en s3. s2 contiene la direccin de destino de los datos en la rea compartido de memoria. Con la instruccin S.TO no pueden transferirse los datos directamenta hacia otras CPUs dentro de un sistema de CPUs mltiples.
Memoria de operandos s3 s4
rea comn de memoria para operacin de CPU mltiple s2
La rea compartida de memoria de una CPU del System Q sirve para el intercambio de datos con otros mdulos de CPU dentro de un sistema de CPUs mltiples. A partir de la direccin 800H se inicia la rea con resfrescamiento automtico despus de la cual viene la rea de usuario.
rea comn de memoria 0H rea de informacin 200H rea de sistema 800H Este lmite depende de la cantidad de operandos con transferencia automtica que se ingresaron en los parmetros. 0FFFH rea con refrescamiento automtico rea de usuario En esta rea pueden ingresarse datos. Esta rea no debe escribirse por el usuario.
La direccin cabezal de la CPU se define mediante el enchufe de la CPU. En s1 se ingresan las primeras 3 posiciones de la direccin cabezal :
Enchufe en portador de componentes N de CPU en un sistema de CPUs mltiples Direccin cabezal Contenido de s1 CPU 1 3E00 3E0 0 2 3E10 3E1 1 3 3E20 3E2 2 4 3E30 3E3
Al indicar en s4 la cantidad de palabras a escribir con 0, no se ejecuta la instruccin y no se activa el operando de bit indicado en d.
INDICACIN
En cada CPU debe ejecutarse una sola instruccin S.TO dentro de un ciclo de programa. Mediante los bloqueos internos se alcanza que se ejecuta solamente la instruccin S.TO inicialmente arrancada en caso de llamar varias instrucciones S.TO dentro de un ciclo.
9 47
S.TO, SP.TO
Fuentes de error
En los siguientes casos se presenta un error de procesamiento, se activa un error flag y se ingresa el cdigo de error en SD0: La cantidad de palabras de datos indicada en s4 se encuentra fuera del rango de 0 hasta 256 (cdigo de error 4101). La direccin inicial indicada en s2 en la rea de usuario de la memoria compartida, sobrepasa el rango de direcciones de la memoria compartida (cdigo de error 4101). Debido a la direccin inicial indicada en s2 y la cantidad de palabras de datos indicados en s4, se sobrepasa el rango de direcciones de la memoria compartida (cdigo de error 4101). Debido a la direccin inicial indicada en s3 y la cantidad de palabras de datos indicadas en s4, se sobrepasa el rango de direcciones del rango en el cual estn almacenados los datos a escribir (cdigo de error 4101). Cuando no se indica s1 en la direccin cabezal de la CPU, en la cual se ejecuta la instruccn S.TO. (cdigo de error 2107). n s1 no se ingres una direccin cabezal permitida (3E0H, 3E1H, 3E2H 3E3H) (cdigo de error 4100). La instruccin indicada no est permitida (cdigo de error 4002). La cantidad indicada de operandos resulta errnea (cdigo de error 4003). Se indic un operando no permitido (cdigo de error 4002).
Ejemplo
SP.TO Los contenidos de los registros de datos D0 a D9 de la CPU1 se ingresan en la rea de usuario de la memoria compartida de esta CPU a partir de la direccin 800H en caso de estar activado el X0.
Plano de contactos
TO_S_MB1, TO_S_KB1, TO_S_IB1
9 48
FROM, FROMP
9.6.2
FROM, FROMP
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
1
Solamente para CPU de Q02, Q02H, Q06H, Q12H y Q25H a partir de la versin B del software.

Operandos MELSEC Q
Registro de archivo


Palabra


Otros U
Error Flag
Pasos
n1 n2 d n3
SM0 5
GX IEC Developer
FROM_ME1, FROM_KE1, FROM_IE1
GX Developer
Variables
Operando n1 n2 d n3
Valor de comando Direccin cabezal de la CPU de la cual se leen los datos Direccin inicial en rea de usuario de memoria compartida de la cual se lee
Tipo de datos
BIN 16 bits Direccin incial de rea en que se almacenan los datos a leer Cantidad de las palabras de datos a escribir (0 a 6144).
INDICACIN
En el Cap. 7.8.1 se describe cmo utilizar la instruccin FROM para leer los datos de un mdulo especial.
9 49
FROM, FROMP
Funcionamiento
Lectura de datos de rea compartida de memoria de otra CPU FROM/FROMP Lectura de datos de palabra
En un sistema de CPUs mltiples se leen los datos de palabra con la instruccin FROM desde la rea de usuario de la memoria compartida de otra CPU. La direccin cabezal de esta CPU se indica en n1. En n3 se indica la cantidad de palabras de datos que deben transferirse. n2 contiene la direccin inicial de los datos en otra CPU. En d se indica donde deben almacenarse los datos en la CPU en la cual se ejecuta la instruccin FROM.
Memoria de operandos d
rea comn de memoria para operacin de la CPU indicada en n1 n2 n3
La rea compartida de memoria de una CPU del System Q sirve para el intercambio de datos con otros mdulos de CPU dentro de un sistema de CPUs mltiples. A partir de la direccin 800H se inicia la rea con resfrescamiento automtico despus del cual viene la rea de usuario.
rea comn de memoria 0H rea de informacin 200H rea de sistema 800H Este lmite depende de la cantidad de operandos con transferencia automtica que se ingresaron en los parmetros. 0FFFH rea con refrescamiento automtico rea de usuario En esta rea pueden ingresarse datos. Esta rea no debe escribirse por el usuario.
La direccin cabezal de la CPU se define mediante el enchufe de la CPU. En n1 se ingresan las primeras 3 posiciones de la direccin cabezal :
Enchufe en portador de componentes N de CPU en un sistema de CPUs mltiples Direccin cabezal Contenido de n1 CPU 1 3E00 3E0 0 2 3E10 3E1 1 3 3E20 3E2 2 4 3E30 3E3
Despus de la lectura de los datos se activa el rel interno especial SM390. El SM390 no se activa cuando la CPU, de la cual debe leerse, se haya encontrado en modo de reset. En este caso no se emite un mensaje de error. La instruccin no se ejecuta cuando en n3 se indica la cantidad de palabras a leer con 0.
9 50
FROM, FROMP
Fuentes de error
En los siguientes casos se presenta un error de procesamiento, se activa un error flag y se ingresa el cdigo de error en SD0: La direccin inicial indicada en s2 en la rea de usuario, sobrepasa el rango de direcciones de la memoria compartida (cdigo de error 4101). Debido a la direccin inicial indicada en n2 y la cantidad de palabras de datos indicados en n3, se sobrepasa el rango de direcciones de la memoria compartida (cdigo de error 4101). Debido a la direccin inicial indicada en d y la cantidad de palabras de datos indicadas en n3, se sobrepasa el rango de direcciones de la rea en la cual se almacenan los datos a leer (cdigo de error 4101). Cuando se indica en n1 la direccin cabezal de la CPU, en la cual se ejecuta la instruccn FROM. (cdigo de error 2114). En el enchufe indicado en la direccin cabezal indicada con n1, no se encuentra ningn mdulo de CPU (cdigo de error 2110).
Ejemplo
FROM Cuando est activado el X0, se leen diez palabras de datos de rea de usuario de la memoria compartida en la CPU2 a partir de la direccin 800H y se ingresan en los registros de datos D0 a D9 de la CPU en la cual se ejecuta la instruccin FROM.
Plano de contactos
FROM_MB1, FROM_KB1, FROM_IE1
9 51
FROM, FROMP
9 52
10
Instrucciones para una Q4ARCPU

Con dos mdulos de CPU del tipo Q4ARCPU puede realizarse un sistema redundante. En caso de un fallo de una CPU, la segunda CPU asume inmediatamente las tareas de control y asegura la continuacin de los procesos. reas tpicas de aplicacin para sistemas redundantes son, por ejemplo, centrales elctricas, aplicaciones con tecnologa de procedimiento en la industria qumica o bien centrales abastecedoras de agua. Las instrucciones descritas en este captulo pueden utilizarse exclusivamente en una Q4ARCPU.
Funcin Seleccin de comportamiento de arranque de CPU Comportamiento en conmutacin de la CPU Transferencia de datos hacia la CPU de reserva Entrada de datos en memorias de bfer de mdulos especiales o lectura de datos en memoria de bfer
Instruccin MELSEC en el Editor MELSEC S.STMODE S.CGMODE S.TRUCK
Instruccin MELSEC en el editor IEC STMODE_S_M CGMODE_S_M TRUCK_S_M
S.SPREF
SPRE_S_M
10 1
STMODE
10.1
10.1.1

STMODE
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
1
System Q
Solamente para Q4AR

Operandos Operandos internos (Sistema, Usuario) Bit Palabra Registro de archivo MELSECNET/10 Directo J\ Bit Palabra Mdulos especiale Registro de ndice s Zn U\G Constantes K, H (16#)

Operandos MELSEC Q
Otros
Error Flag
Pasos
s1 s2
GX IEC Developer
Plano de contactos
UNIRDME1, UNIRDKE1, UNIRDE1
GX Developer
UNIRDGE1
Variables
Operando s1 s2
Valor de comando Ajuste del comportamiento de arranque de la CPU (0 = Nuevo arranque, 1 = Rearranque) Tiempo mx. para interrupcin de tensin, despus de la cual se ejecuta un nuevo arranque
10 2
STMODE
Funcionamiento
Ajuste del comportamiento de la CPU en la activacin de la tensin de alimentacin STMODE Ajuste del comportamiento de arranque
Mediante el contenido de s1 puede seleccionarse si en la activacin de la tensin de alimentacin y el continuo arranque, deben eliminarse los operandos de la CPU (nuevo arranque) o bien si deben mantener sus valores (arranque en caliente). Cuando el tiempo de la interrupcin de tensin sobrepasa el tiempo ajustado en s2, se eliminan automticamente los datos al seleccionar el arranque en caliente y se ejecuta un nuevo arranque. Esta instruccin se ejecuta en la activacin de la tensin e incluso cuando no est activada la condicin de ejecucin de la instruccin. La condicin de ejecucin se trata como contacto ficticio (dummy). Cuando se activa la condicin de ejecucin en el ciclo normal de programa, se trata sta como instruccin NOP. En cada sistema se requiere esta instruccin una sola vez. En caso de varios programas, sta debe estar integrada una sola vez. Al programar la instruccin mltiples veces, no puede garantizarse la ejecucin correcta. Elo contenido de s1 puede ser solamente 0 1: 0: Nuevo arranque (Se eliminan los operandos fuera del rango detentivo) 1: Arranque en caliente (Los operandos no se eliminan como en el nuevo arranque, pero s se eliminan el registro de ndice y los resultados (flujo de seales) y se mantiene el ajuste previo de los rels internos y registros especiales.) El tiempo en s2 se indica en segundos (0 a 65535). Al ajustar el valor 0, no puede ejecutarse un nuevo arranque. Los valores que sobrepasan 32767, deben indicarse como nmero hexadecimal.
Fuentes de error
En el siguiente caso se presenta un error de procesamiento, se activa un error flag (SM0) y se ingresa un cdigo de error en el registro especial SD0: Cuando se indican para s1 s2 valores que se encuentran fuera del rango permitido. (cdigo de error: 4104).
Ejemplo
STMODE Con la siguiente secuencia de programa se selecciona un arranque en caliente. Al interrumpirse la tensin durante ms de 10 s, se ejecuta un nuevo arranque al establecerse nuevamente la alimentacin de tensin.
Lista de instrucciones MELSEC Plano de contactos (GX IEC Developer)
Plano de contactos (GX Developer)
UNIRD_B1, UNIRDGB1, UNIRDMB1
10 3
CGMODE
10.1.2 CGMODE
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Solamente para Q4AR

Operandos Operandos internos (Sistema, Usuario) Bit Palabra Registro de archivo MELSECNET/10 Directo J\ Bit Palabra Mdulos especiale Registro de ndice s Zn U\G Constantes K, H (16#)
Operandos MELSEC Q
Otros
Error Flag
Pasos
GX IEC Developer
Plano de contactos
TRACEME1, TRACEKE1, TRACEE1
GX Developer
TRACEGE1
Variables
Operando s
Valor de comando Ajuste del modo de operacin
10 4
CGMODE
Funcionamiento
Ajuste del comportamiento en la conmutacin de los mdulos de CPU CGMODE Ajuste del modo de operacin
Con esta instruccin puede ajustarse si al conmutar al sistema de reserva, deben eliminarse los operandos de la CPU o bien se deben mantenerse sus valores. La seleccin se determina mediante el contenido de la variable s. Esta instruccin se ejecuta al establecerse la tensin e incluso cuando no est activada la condicin de ejecucin de la instruccin. La condicin de ejecucin se trata como contacto ficticio (dummy). Cuando se activa la condicin de ejecucin en el ciclo normal de programa, se trata sta como instruccin NOP. En cada sistema puede programarse esta instruccin una sola vez. Esta instruccin debe aplicarse una sola vez incluso al usar varios programas. Al programar la instruccin mltiples veces, no puede garantizarse la ejecucin correcta. Elo contenido de s puede ser solamente 0 1: 0: Nuevo arranque (Se eliminan los operandos fuera del rango detentivo) 1: Arranque en caliente (Los operandos y resultados no se eliminan como en el nuevo arranque, los rels internos y registros especiales retornan a sus ajustes previos).
Fuentes de error
En el siguiente caso se presenta un error de procesamiento, se activa un error flag (SM0) y se ingresa un cdigo de error en el registro especial SD0: En caso de haber ingresado un valor para s que se encuentra fuera del rango permitido. (cdigo de error: 4104).
Ejemplo
CGMODE Con la siguiente secuencia de programa se ajusta que la CPU ejecuta un arranque en caliente al conmutar al sistema de reserva.
TRACEGB1, TRACEGB2
10 5
TRUCK
Instrucciones para la transferencia de datos
10.2
10.2.1

TRUCK
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
1
System Q
Solamente para Q4AR

1
Operandos MELSEC Q
Registro de archivo
Otros
Error Flag
Pasos
s
1
Se permiten solamente los operandos del rango detentivo.
GX IEC Developer
Plano de contactos
FWRITME1, FWRITKE1, FWRITIE1
GX Developer
FWRITGE1
Variables
Operando s
Valor de comando Direccin inicial del bloque de parmetros
10 6
TRUCK
Funcionamiento
Intercambio de datos entre los mdulos de CPU de un sistema redundante TRUCK Transferencia de datos hacia la CPU de reserva
En un sistema redundante se transfieren los datos al final de un ciclo de programa (durante el procesamiento END) desde una Q4ARCPU activa hacia la CPU de reserva (tambin una Q4ARCPU). Con la instruccin TRUCK se determinan los datos que deben transferirse. La variable s contiene la direccin inicial de un bloque de parmetros en el cual se encuentran indicados el tipo y la cantidad de los operandos a transferir.
Sistema activo Mdulo de control del sistema Q4ARCPU Sistema standby Q4ARCPU Mdulo de control del sistema
Mdulo de red
Mdulo de red
Mdulo de red
Mdulo de red
En cada sistema puede programarse esta instruccin una sola vez. Esta instruccin debe aplicarse una sola vez incluso al usar varios programas disponibles. Al programar la instruccin mltiples veces, no puede garantizarse la ejecucin correcta. La Q4ARCPU lee el contenido del bloque de parmetros al activar la alimentacin de tensin o bien en un reset. (Observe que el sistema debe arrancarse nuevamente despus de haber modificado el contenido de bloque de parmetros.) El bloque de parmetros se subdivide en varias reas. La transferencia de reas se controla por los rels internos especiales SM1520 a SM1583. Con SM1520 se transfiere la primera parte, con SM1521 la segunda, etc. La instruccin S.TRUCK debe ejecutarse despus de haber activado los respectivos rels internos especiales. Para la transferencia de los datos con la instruccin S.TRUCK pueden utilizarse los mismos rels internos especiales (SM1520 a SM1583) como para el refrescamiento de la memoria de bfer con la instruccin S.PREF. El bloque de parmetros tiene la siguiente estructura:
Direccin inicial (se indica en s)
FWRITEE1
Fuente de alimentacin
+0 Cantidad de rangos (n) +1 Ajustes en rango 1 (m1) +2 Ajustes en rango 2 (m2)
+n Ajustes en rango n (mn)

Rango 1 con ajustes m1 Tamao: (m1x4) palabras Rango 2 con ajustes m2 Tamao: (m2x4) palabras
Rango 1: Cdigo del tipo de operando Cantidad de operandos Direccin de operando (L) Direccin de operando (H) Primer ajuste
Rango con ajustes mn Tamao: (mnx4) palabras
Cdigo del tipo de operando Cantidad de operandos Direccin de operando (L) Direccin de operando (H) ltimo ajuste
10 7
TRUCK
Contenido del bloque de parmetros:
Cantidad de reas (n) Dentro del bloque de parmetros pueden existir varias reas a transferir, en las cuales se encuentran indicadas, por ejemplo, las direcciones iniciales y la cantidad de operandos. En estas debe indicarse la cantidad de reas. Cantidad de ajustes por rea (m1 a mn) Cada rea puede contener varios ajustes para la transferencia de datos. Cada ajuste se compone del tipo de operando, de la cantidad de operandos y de la direccin inicial. reas con ajustes Cada ajuste para el intercambio de datos ocupa 4 palabras. 1. Palabra: Indicacin codificada del tipo de operando (vase la siguiente tabla)
Operando X Y M L S
1
Cdigo 0 1 2 3 4
Operando B F V ST T
1
Cdigo 5 6 7 8 9
Operando C1 D W R ZR
Cdigo 10 11 12 13 14
Operando Z SB SW SM SD
Cdigo 15 16 17 18 19
En los temporizadores (T) y contadores (C) se contiene el contacto, la bobina y el valor actual.
INDICACIN
No se transfieren los operandos que se declararon como operandos locales.

2. Palabra: Cantidad de operandos La cantidad de operandos puede indicarse en forma decimal o bien hexadecimal. En el caso de los operandos de bits, la cantidad indicada debe ser dividible por 16. 3a y 4a palabra : Direccin inicial, byte de valor inferior (L) y de valor superior (H) La direccin inicial puede indicarse en forma decimal o bien hexadecimal. En los operandos de bits, la direccin indicada debe ser igual a 0 o bien un nmero dividible por 16 (0, 16, 32, ...).
INDICACIONES
Por favor, observe las siguientes restricciones: Dentro de un bloque de parmetros puede indicarse un mximo de 64 reas (n <= 64). La suma de los ajustes no debe sobrepasar el valor de 2048 (m1+m2+...mn <= 2048). Al ingresar un 0 para la cantidad de ajustes de una rea (m1 a mn), se ajusta la cantidad de reas tambin en el valor de 0. De esta forma se omite tal rea. Al final de un ciclo de programa puede transferirse un mx. de 48 k de palabras. Al sobrepasar esta cantidad de datos, se presenta un error y no se ejecuta la transferencia de datos. En la indicacin de operandos de bits, la cantidad de operandos y la direccin inicial deben ser un valor mltiple de 16. En la indicacin de temporizadores o contadores, se calcula la cantidad efectivamente transferida de operandos en funcin de la siguiente ecuacin: Cantidad transferida de operandos = Cantidad ajustada de operandos (1 + 1/8) El valor 1 indicado en parntesis presenta el valor real del temporizador/contador (palabra), el valor 1/8 es para el bit del contacto o de la bobina.
Control de la ejecucin de la instruccin TRUCK Con el rel interno especial SM1518 puede influirse la ejecucin de la instruccin TRUCK. La seleccin se aplica a partir del procesamiento END del ciclo de programa en el cual se activ o repuso el SM1518. a) Transferencia con tiempo de espera (SM1518 = 0) En caso que el sistema de reserva accede a la memoria en el momento cuando deben
10 8
TRUCK
transferirse los datos, esperar la CPU activa hasta que el sistema de reserva est listo. Este tiempo de espera de la CPU activa prolonga el tiempo de ciclo. b) Repeticin de la transferencia (SM1518 =1) En caso que el sistema de reserva accede a la memoria en el momento cuando deben transferirse los datos, ejecuta la CPU activa el siguiente procesamiento END sin transferir los datos. Durante la repeticin de la transferencia de datos se omiten las dems solicitudes para la transferencia de datos. No se prolonga el tiempo de ciclo de la CPU activa. Indicacin de la ejecucin de la instruccin TRUCK Despus de la transferencia se activa un rel interno especial (SM1712 a SM1775) para la duracin de un ciclo para cada rea transferida. (rea 1: SM1712, rea 2: SM1713 .... rea 64: SM1775)
Fuentes de error
En los siguientes casos se presenta un error de procesamiento, se activa un error flag SM0 y se ingresa un cdigo de error en el registro especial SD0: No existe el archivo con el registro de archivo a pesar de la indicacin del registro de archivo R en el bloque de parmetros. (cdigo de error: 2402) En caso de haber indicado un valor que se encuentra fuera del rango permitido. (cdigo de error: 4104) La cantidad de datos a transferir, sobrepasa los 48 k de palabras. (cdigo de error: 4104)
10 9
TRUCK
Ejemplo TRUCK
Los estados de los rels internos M0 a M95 y M320 a M639 se transfieren al igual que los contenidos de los registros de datos D0 a D29 y D600 a D699 en la CPU de reserva. El bloque de parmetros empieza con R100 y contiene dos rangos que se controlan por los rels internos especiales SM1520 y SM1521: En la primera rea se indican los rels internos y en la segunda se indican los registros de datos que deben transferirse:
Bloque de parmetros Direccin R100 R101 R102 R103 R104 R105 R106 R107 R108 R109 R110 R111 R112 R113 R114 R115 R116 R117 R118 Contenido 2 2 2 2 96 0 0 2 320 320 0 11 30 0 0 11 100 600 0 Direccin inicial de los operandos (D600)
FWRITGE2, FWRITEE2
Descripcin Cantidad de reas Ajustes en la rea 1 Ajustes en la rea 2 Cdigo de operando (2 = M) Cantidad de operandos Direccin inicial de los operandos (M0)
Observacin
Ajuste 1
rea 1 Cdigo de operando (2 = M) Cantidad de operandos Direccin inicial de los operandos (M320) Cdigo de operando (11 = R) Cantidad de operandos Direccin inicial de los operandos (D0) rea 2 Cdigo de operando (11 = R) Cantidad de operandos Ajuste 2 Ajuste 1 Ajuste 2
Plano de contactos (GX IEC Developer)
10 10
SPREF
10.2.2
SPREF
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Solamente para Q4AR

Operandos MELSEC Q
Registro de archivo
Otros
Error Flag
Pasos
s
1
Se permiten solamente los operandos del rango detentivo.
GX IEC Developer
Plano de contactos
FREADME1, FREADKE1, FREADIE1
GX Developer
FREADGE1
Variables
Operando s
Valor de comando Direccin inicial del bloque de parmetros
Funcionamiento
Intercambio de datos entre CPU y memorias de bfer de mdulos especiales S.SPREF Intercambio de datos con memorias de bfer Con la instruccin SPREF pueden intercambiarse datos entre una Q4ARCPU y la memoria de bfer de uno o varios mdulos especiales.
INDICACIN
La instruccin S.PREF no puede utilizarse para mdulos especiales en estaciones de entrada y salida descentralizadas del MELSECNET (II), /B, /10 y del MELSECNET/MINI-S3.
10 11
SPREF
Q4ARCPU
Instruccin TO Operandos Instruccin FROM
Mdulo especial
Memoria bfer
Sucesivamente se accede a la memoria de bfer del mdulo especial con las instrucciones TO y FROM.
Reemplazo de las diferentes instrucciones mediante una instruccin SPREF
Q4ARCPU
Instruccin SPREF Operandos
Mdulo especial
Memoria bfer
Con una nica instruccin SPREF se accede a las memorias de bfer de los mdulos especiales. Todos los datos se leen o escriben en el mismo momento.
La variable s contiene la direccin inicial de un bloque de parmetros con los ajustes para el intercambio de datos. El contenido del bloque de parmetros debe determinarse antes de la ejecucin de la instruccin SPREF. El bloque de parmetros se subdivide en varias reas. La transferencia de reas se controla por los rels internos especiales SM1520 a SM1583. Con SM1520 se transfiere la primera rea, con SM1521 la segunda, etc. Los respectivos rels internos especiales deben activarse antes de la ejecucin de la instruccin SPREF. INDICACIN
Para la transferencia de los datos con la instruccin SPREF pueden utilizarse los mismos rels internos especiales (SM1520 a SM1583) como para la instruccin STRUCK.
El bloque de parmetros tiene la siguiente estructura:
Direccin inicial (se indica en s) +0 Cantidad de rangos (n) +1 Ajustes en rango 1 (m1) +2 Ajustes en rango 2 (m2)
+n Ajustes en rango n (mn)

Rango 1 con ajustes m1 Tamao: (m1x7) palabras Rango 2 con ajustes m2 Tamao: (m2x7) palabras
Rango 1: Direccin cabezal del mdulo Direccin de memoria bfer Direccin de transferencia Cdigo del tipo de operando Cantidad de operandos Direccin de operando (L) Primer ajuste
Rango con ajustes mn Tamao: (mnx7) palabras
Direccin de operando (H)
Direccin cabezal del mdulo Direccin de memoria bfer Direccin de transferencia Cdigo del tipo de operando Cantidad de operandos Direccin de operando (L) Direccin de operando (H) ltimo ajuste
10 12
SPREF
Contenido del bloque de parmetros: Cantidad de reas (n) Dentro del bloque de parmetros pueden existir varias reas a transferir, en las cuales se encuentran indicadas, por ejemplo, la direccin inicial y la cantidad de operandos que deben transferirse. En estas debe indicarse la cantidad de estas reas. Cantidad de ajustes por rea (m1 a mn) Cada rea puede contener varios ajustes para el intercambio de datos. Cada ajuste se compone de los elementos indicados a continuacin. reas con ajustes Cada ajuste ocupa 7 palabras de una rea y contiene los parmetros para una transferencia de datos. 1. Palabra: Direccin cabezal del mdulo especial en el portador de componente Se indican solamente las primeras dos posiciones de la direccin de 3 posiciones (Ejemplo: Una direccin inicial de X/Y100 se ingresa como 10H). 2. Palabra: Direccin de memoria de bfer La indicacin de la direccin de memoria de bfer puede realizarse en forma decimal o hexadecimal. 3. Palabra: Direccin de datos Determinacin si deben leerse los datos del mdulo especial o bien escribirse en el mdulo especial. 0 = Lectura (de la memoria de bfer hacia la CPU), 1 = Escritura (desde la CPU hacia el mdulo especial) 4. Palabra: Indicacin codificada del tipo de operando (vase la siguiente tabla)
Operando X Y M L
1
Cdigo 0 1 2 3
Operando B F ST T1
Cdigo 5 6 8 9
Operando C1 D W R ZR
Cdigo 10 11 12 13 14
Operando Z SB SW SM SD
Cdigo 15 16 17 18 19
En temporizadores (T) y contadores (C) se transfiere solamente el valor actual.
5. Palabra: Cantidad de operandos La cantidad de operandos puede indicarse en forma decimal o bien hexadecimal. En el caso de los operandos de bits, la cantidad indicada debe ser dividible por 16. 6a y 7a palabra : Direccin inicial del operando, byte de valor inferior (L) y de valor superior (H) La direccin inicial de operandos ocupa dos palabras y puede indicarse en forma decimal o bien hexadecimal. En los operandos de bits, la direccin indicada debe ser igual a 0 o bien un nmero dividible por 16 (0, 16, 32, ...). INDICACIONES
Por favor, observe las siguientes restricciones: Dentro de un bloque de parmetros puede indicarse un mximo de 64 reas (n <= 64). - La suma de los ajustes no debe sobrepasar el valor de 2048 (m1+m2+...mn <= 2048). - Al ingresar un 0 para la cantidad de ajustes de una rea (m1 a mn), se ajusta la cantidad de reas tambin en el valor de 0. De esta forma se omite tal rea.
Fuentes de error
En el siguiente caso se presenta un error de procesamiento, se activa un error flag SM0 y se ingresa un cdigo de error en el registro especial SD0: En caso de haber indicado un valor que se encuentra fuera del rango permitido. (cdigo de error: 4104)
10 13
SPREF
Ejemplo SPREF
En el siguiente ejemplo se refieren dos mdulos especiales. Para cada mdulo especial se ajusta una rea en el bloque de parmetros que se almacena a partir del registro de archivo R100: 1. rea: Acceso al mdulo especial con direccin cabezal X/Y20 Esta rea se transfiere al estar activado el SM1520. El contenido de las direcciones de memoria de bfer 0 a 3 se transfiere (lee) del mdulo especial al registro de archivos R0 a R3. El contenido de los registros de archivo R10 y R11 se transfiere (lee) en las direcciones de memoria de bfer 10 y 11 del mdulo especial. 2. rea: Acceso al mdulo especial con direccin cabezal X/Y100 Esta rea se transfiere al estar activado el SM1521. El contenido de las direcciones de memoria de bfer 110 a 119 se transfiere (lee) del mdulo especial a los registros de datos D110 a D113. El bloque de parmetros para este programa de ejemplo contiene las siguientes constantes :
Bloque de parmetros Direccin R100 R101 R102 R103 R104 R105 R106 R107 R108 R109 R110 R111 R112 R113 R114 R115 R116 R117 R118 R119 R120 R121 R122 R123 Contenido 2 2 1 2 0 0 13 4 0 0 2 10 1 13 2 10 0 10 110 0 11 10 110 0 Direccin inicial de los operandos (D110) Direccin inicial de los operandos (R10) Direccin cabezal del mdulo especial (X/Y100) Direccin inicial en la memoria de bfer Direccin de datos (0 = Lectura) Cdigo de operando (11 = D) Cantidad de operandos rea 2 Ajuste 1 Direccin inicial de los operandos (R0) rea 1 Direccin cabezal del mdulo especial (X/Y20) Direccin inicial en la memoria de bfer Direccin de datos (1 = Escritura) Cdigo de operando (13 = R) Cantidad de operandos Ajuste 2 Descripcin Cantidad de reas Ajustes en la rea 1 Ajustes en la rea 2 Direccin cabezal del mdulo especial (X/Y20) Direccin inicial en la memoria de bfer Direccin de datos (0 = Lectura) Cdigo de operando (13 = R) Cantidad de operandos Ajuste 1 Observacin
10 14
SPREF
FWRITGE2, FWRITEE
FREAD_E5
10 15
SPREF
10 16
11
Instrucciones para mdulos especiales

Segmentacin Descripcin Datos recibidos se ingresan en un programa de interrupcin en la CPU del PLC, Lectura, ajuste o eliminacin de tramas de datos definidas por usuario, transmisin de datos con tramas de datos definidos por usuario Lectura de datos de la memoria de bfer de mdulos PROFIBUS/ DP o bien entrada de datos en esta memoria de bfer Entrada de datos en memorias fijas o bien lectura en memorias fijas, Abertura y cierre de conexiones, lectura y eliminacin de memoria de errores, Nueva instalacin del mdulo ETHERNET Definicin de estaciones para servicio en pares (servicio dplex) Transmisin de parmetros de red, Ajuste de parmetros para actualizacin automtica, Lectura de datos de la memoria de bfer de otra estacin de enlace CC o de la CPU del PLC de esta estacin, Escritura de datos en la memoria de bfer de otra estacin de enlace CC o de la CPU del PLC de esta estacin, Entrada de datos en la memoria con actualizacin automtica o lectura de datos de esta memoria.
Instrucciones para mdulos PROFIBUS/DP
Instrucciones para MELSECNET/10
11 1
11.1
Funcin Los datos recibidos se transmiten en un programa de interrupcin de QJ71C24 hacia la CPU del PLC. Lectura de trama de datos definida por usuario desde mdulo de interfaz Entrada o eliminacin de tramas de datos definidas por usuario en mdulo de interfaz Transmisin de datos con tramas de datos definidas por usuario
Instruccin MELSEC en el Editor MELSEC Z.BUFRCVS G.GETE GP.GETE G.PUTE GP.PUTE G.PRR GP.PRR
Instruccin MELSEC en el editor IEC BUFRCVS_M GETE_M GETEP_M PUTE_M PUTEP_M PRR_M PRRP_M
11 2
BUFRCVS
11.1.1
BUFRCVS
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit s1 d1
Palabra

Registro de archivo

Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
GX Developer
RBMOVGE1
Variables
Operand Significado o Direccin cabezal del mdulo de red en portador de componentes (Se indican solamente las primeras dos posiciones de la direccin de 3 posiciones, por ejemplo, se ingresa la direccin cabezal X/Y100 como U10.) Indicacin de la interfaz mediante la cual se reciben los datos 1: Interfaz 1 (CH1) 2: Interfaz 2 (CH2) Rango de valores
Definicin del contenido mediante
Tipo de datos
Un
0 a FEH Usuario 12 BIN 16 bits
s1
Primer operando de rea en el cual deben almacenarse los datos recibidos. Operand Significado o Descripcin Cantidad de datos recibidos La unidad (bytes o palabras) depende de la parametrizacin. En esta rea se ingresan sucesivamente y en secuencia ascendente, los datos ledos de la rea de recepcin de la memoria de bfer. Sistema Rango de valores Determinacin mediante Direccin
d1
(d1)+0
Largo de datos
(d1)+1 a (d1)+n
Datos recibidos
11 3
BUFRCVS
Funcionami ento Lectura de datos recibidos de QJ71C24 BUFRCVS Lectura de datos
Con la instruccin BUFRCVS se leen los datos transmitidos desde un dispositivo externo hacia el mdulo de interfaz QJ71C24 para su almacenamiento posterior en la CPU del PLC. La instruccin BUFRCVS reconoce autnomamente donde se encuentran almacenados los datos en la memoria de bfer del QJ71C24 y transmite stos en el rango de operandos indicado en d1. Despus de la transmisin se datos se repone automticamente la seal de solicitud para la lectura de los datos recibidos (X3/XA) o la seal de entrada Error en recepcin de datos (X4/ XB). La seal de salida que indica al mdulo de interfaz que se han ledo los datos (Y1/Y8), no debe activarse en caso de aplicacin de la instruccin BUFRCVS. La instruccin BUFRCVS se utiliza en un programa de interrupcin y se termina en un ciclo. La siguiente ilustracin muestra el transcurso de seal en la ejecucin de la instruccin BUFRCVS:
Ciclo Programa de ejecucin Programa de interrupcin Procesamiento de la instruccin END
Instruccin BUFRCVS Recepcin de datos
Ejecucin
Almacenamiento
INDICACIONES
En caso de leer los datos recibidos con una instruccin BUFRCVS dentro de un programa de interrupcin, ya no pueden leerse los datos de la misma interfaz en el programa principal. Debido a este motivo no puede utilizarse la instruccin BUFRCVS conjuntamente con las siguientes instrucciones: - la instruccin INPUT - la instruccin BIDIN - la instruccin FROM en combinacin con las seales de entrada y salida del mdulo de de interfaz No es posible ejecutar simultneamente una instruccin BUFRCVS y una instruccin CSET. El rango de operandos indicado en d1 en la CPU del PLC en el cual se almacenan los datos, debe ser lo suficientemente grande para poder recibir todos los datos transmitidos por el dispositivo asociado. Cuando el rango resulta demasiado pequeo, se perdern los datos que no pueden almacenarse.
Fuentes de error
Cuando se present un error durante la ejecucin de la instruccin BUFRCVS, se activa el error flag SM0 y se ingresa un cdigo de error en el SD0. Indicaciones detalladas acerca de los cdigos de error se encuentran en las siguientes instrucciones : Para los cdigos de errores hasta 4FFFH, se encuentran las indicaciones respectivas para la eliminacin de errores, en este manual (Cap. 13). Para los cdigos de errores a partir de 7000H, se encuentran indicaciones detalladas en las instrucciones de servicio para el mdulo de interfaz QJ71C24. En caso de una recepcin defectuosa de datos (indicado mediante las seales de entrada X4 o bien XB) puede evaluarse el cdigo de error que se ingresa en este caso en las direcciones de memoria de bfer 258H y 268H del mdulo de interfaz.
11 4
BUFRCVS
Ejemplo
BUFRCVS El siguiente programa lee los datos recibidos a travs de la interfaz 1 de un QJ71C24 (direccin cabezal X/Y0) y almacena estos a partir de D200. El mdulo se parametriz de tal modo que solamente la interfaz 1 est habilitada para disparar una interrupcin. En la recepcin de datos se procesa el programa de interrupcin 50 (I50). Como interfaz para el programa principal, se utilizan los rels internos M100 y M101. Cuando se recibieron los datos sin problemas, se indica esto en el programa principal con M100 mientras que se activa el M101 en caso de una recepcin defectuosa de datos. En el programa principal se reponen ambos rels internos despus de la evaluacin.
11 5
GETE, GETEP
11.1.2 GETE, GETEP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Palabra

Registro de archivo

Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
GX Developer
RBMOVGE1
11 6
GETE, GETEP
Variables
Operando Significado Direccin cabezal del mdulo de red en portador de componentes (Se indican solamente las primeras dos posiciones de la direccin de 3 posiciones, por ejemplo, se ingresa la direccin cabezal X/Y100 como 10.) Rango de valores
Tipo de datos
Un
0 a FEH
Usuario
BIN 16 bits
Primer operando del rango con informaciones para la ejecucin de la instruccin Operando (s1)+0 Significado Dummy Descripcin Se utiliza por el sistema Indica si se present un error durante el procesamiento de la instruccin: 0000H) Procesamiento sin errores Cada valor diferente a 0000H: Se present un error en el procesamiento. El valor ingresado es un cdigo de error. Nmero de la trama de datos definida por usuario 1000 a 1199 Usuario 1 a 80 Rango de valores 0 Determinacin mediante
(s1)+1 s1
Estado de ejecucin de la instruccin
Sistema BIN 16 bits
(s1)+2
Trama de datos referida
Cantidad mx. de bytes de la Cantidad de bytes trama de datos que pueden a leer almacenarse en el s2 (s1)+3 Cantidad de bytes de la trama de Cantidad de bytes datos que se leyeron efectivaledos mente s2
1 a 80
Sistema Usuario Sistema
Primer operando de rea en el cual deben almacenarse los datos ledos
Direccin
Operando de bit que se activa despus de la ejecucin de la instruccin GETE para un ciclo. Con (d)+1 se sealiza la terminacin defectuosa. Operando Significado Descripcin Indica la terminacin de la instruccin GETE. CON : Instruccin ejecutada DESC: Instruccin no ejecutada Indica si se present un error durante la ejecucin de la instruccin GETE. CON: Instruccin ejecutada con error DESC:Instruccin ejecutada sin error Rango de valores Determinacin mediante
(d)+0
Bit
Sistema
(d)+1
11 7
GETE, GETEP
Funcionami ento
Lectura de la trama de datos definida por usuario GETE Lectura de datos
Con la instruccin GETE se leen las tramas de datos definidas por usuario de un mdulo de interfaz serial y se almacenan en la CPU del PLC. La direccin cabezal del mdulo de interfaz se indica con Un.
CPU del PLC
b15 (S2)+0 +1 +2 B D F b8 b7 A C E b0
Mdulo de interfaz Trama de datos Lectura

A B C D E F
Cantidad de bytes que deben leerse
Durante la ejecucin de una instruccin GETE no puede ejecutarse otra instruccin GETE. Tampoco resulta posible la ejecucin de una instruccin PUTE. Al arrancar otra instruccin GETE o PUTE durante el procesamiento de una instruccin GETE, el sistema espera con la ejecucin de estas instrucciones hasta que se haya ejecutado completamente la instruccin GETE actualmente procesada. Con los operandos de bit (d)+0 y (d)+1 puede controlarse si se ha terminado la ejecucin de la instruccin GETE. El operando de bit (d)+0 se activa cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin GETE. En el siguiente procesamiento de la instruccin END se repone nuevamente el operando de bit indicado con (d)+0. El operando de bit (d)+1 indica un error en la ejecucin de la instruccin GETE. En caso de una ejecucin sin errores, este operando de bit se mantiene repuesto. Sin embargo, en caso de un error se activa el (d)+1 cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin GETE. En el siguiente procesamiento de la instruccin END se repone nuevamente este operando de bit. La siguiente ilustracin muestra el procedimiento temporal en la ejecucin de la instruccin GETE:
Programa cclico Instruccin END Instruccin END Instruccin END Instruccin END
Arranque Instruccin GETE
Terminacin de la instruccin GETE
Operando de bit (d)+0 Operando de bit (d)+1
Instruccin ejecutada Error 1 Ciclo
Fuentes de error
Cuando se present un error durante la ejecucin de la instruccin GETE, se activa el (d)+1 y se ingresa un cdigo de error en (s1)+1. Indicaciones detalladas acerca de los cdigos de error se encuentran en las siguientes instrucciones : Para los cdigos de errores hasta 4FFFH, se encuentran las indicaciones respectivas para la eliminacin de errores, en este manual (Cap. 13). Para los cdigos de errores a partir de 7000H, se encuentran indicaciones detalladas en las instrucciones de servicio para el mdulo de interfaz.
11 8
GETE, GETEP
Ejemplo
GETE El siguiente programa lee los datos de la trama de datos definida por usuario con el nmero 3E8H de un QJ71C24 y almacena estos en la CPU del System Q a partir del registro de datos D4. El mdulo de interfaz ocupa el rango de direcciones de X/Y80 a X/Y9F. Editores IEC
Conversin de la solicitud para la lectura de datos en un impulso
Eliminacin del operando de dummy (s1)+0
Entrada del nmero de trama de datos en (s1)+1
Lectura de mx. 80 bytes
Se elimina el rango de datos en el cual se almacenan los datos ledos.
Lectura de trama de datos definida por usuario
En esta posicin deben programarse las instrucciones que deben ejecutarse cuando se ha terminado la instruccin GETE sin errores En esta posicin deben programarse las instrucciones que deben ejecutarse cuando se ha presentado un error en la ejecucin de la instruccin GETE
Los operandos y las instrucciones se explican con mayor detalle arriba en el ejemplo de programa para el plano de contactos.
Ejecucin de la instruccin aqu programada cuando se termin la instruccin GETE sin errores
Ejecucin de la instruccin programada en esta posicin cuando se present un error en el procesamiento de la instruccin GETE.
INDICACIN
En los editores IEC del GX IEC Developer deben definirse las variables en el cabezal de la Unidad de Organizacin de Programa (POE). Sin definicin de variables se indica un error en el control o bien en la compilacin del programa. Mayores informaciones se encuentran en el Cap. 3.5.2 Direccionamiento de secuencia de bits y registro en el GX IEC Developer de estas instrucciones de programacin.
11 9
GETE, GETEP
Lista de instrucciones MELSEC y plano de contactos del GX Developer Los operandos y las instrucciones se explican en la pgina anterior en el ejemplo de programa para el plano de contactos del GX IEC Developer.
En esta posicin deben programarse las instrucciones que deben ejecutarse cuando se ha terminado la instruccin GETE sin errores. En esta posicin deben programarse las instrucciones que deben ejecutarse cuando se ha presentado un error en la ejecucin de la instruccin GETE
Ejecucin de la instruccin aqu programada cuando se termin la instruccin GETE sin errores
En esta posicin deben programarse las instrucciones que deben ejecutarse cuando se ha presentado un error en la ejecucin de la instruccin GETE
11 10
PUTE, PUTEP
11.1.3
PUTE, PUTEP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Palabra

Registro de archivo

Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
GX Developer
RBMOVGE1
11 11
PUTE, PUTEP
Variables
Tipo de datos
Un
0 a FEH
Usuario
BIN 16 bits
Primer operando del rango con informaciones para la ejecucin de la instruccin Operando Significado Descripcin Aqu debe determinarse si debe eliminarse o bien ajustarse la trama de datos indicada con (s1)+2: 1: Entrada de datos Rango de valores Determinacin mediante
(s1)+0
Seleccin: Entrada o eliminacin
13
Usuario
3: Eliminacin de datos
Indica si se present un error durante el procesamiento de la instruccin. 0000H) Procesamiento sin errores Cada valor diferente a 0000H: Se present un error en el procesamiento. El valor ingresado es un cdigo de error. Nmero de la trama de datos definida por usuario BIN 16 bits Sistema
s1 (s1)+1
(s1)+2
Trama de datos referida
1000 a 1199
(s1)+3
Indicacin de la cantidad de bytes que deben transferirse a la trama Cantidad de bytes de datos. Tambin en la eliminacin de datos [(s1)+0 = 3] debe a ingresar indicarse un valor discrecional entre 1 y 80.
Usuario 1 a 80
s2
Primer operando del rango en el cual deben almacenarse los datos a transferir.
Usuario
Direccin
Operando de bit que se activa despus de la ejecucin de la instruccin PUTE para un ciclo. Con (d)+1 se sealiza la terminacin defectuosa. Operando Significado Descripcin Indica la terminacin de la instruccin PUTE. CON : Instruccin ejecutada DESC: Instruccin no ejecutada Indica si se present un error durante la ejecucin de la instruccin PUTE. CON: Instruccin ejecutada con error DESC:Instruccin ejecutada sin error Rango de valores Determinacin mediante
(d)+0
Bit
Sistema
(d)+1
11 12
PUTE, PUTEP
Funcionami ento
Ajuste o eliminacin de las tramas de datos definidas por usuario PUTE Instruccin de ajuste y eliminacin
Con la instruccin PUTE pueden ingresarse o bien eliminarse las tramas de datos definidas por usuario, en un mdulo serial de datos. La direccin cabezal del mdulo de interfaz se indica con Un. Entrada de una trama de datos definida por usuario Para la entrada de una trama de datos definida por usuario, se escribe el valor de 1 en el operando indicado con (s1)+0. Al mdulo de interfaz se transmiten los datos del rango de operandos indicado con s2. Cada uno de estos operandos puede asumir dos bytes; la cantidad de los operandos requeridos corresponde por lo tanto a la media cantidad de bytes de datos. Por ejemplo, al tener que ingresar seis bytes en una trama de datos, debe reservarse otros dos operandos a partir de s2:
CPU del PLC
b15 (S2)+0 +1 +2 B D F b8 b7 A C E b0
Mdulo de interfaz Trama de datos Entrada

A B C D E F
Cantidad de bytes que deben ingresarse
Eliminacin de una trama de datos definida por usuario Para la eliminacin de las tramas de datos definidas por usuario e indicadas en (s1)+2, debe ingresarse el valor de 3 en el operando indicado con (s1)+0. En la eliminacin no se consideran el largo de datos [(s1)+3] ni el rango de operandos s2, sin embargo se requiere su indicacin para la ejecucin correcta de la instruccin. Para el operando indicado en (s1)+3 debe ingresarse un valor discrecional entre 1 y 80; adems debe seleccionarse un operando de dummy para s2. Condiciones de ejecucin Durante la ejecucin de una instruccin PUTE no puede ejecutarse otra instruccin PUTE. Tampoco resulta posible la ejecucin de una instruccin GETE. Al arrancar otra instruccin GETE o PUTE durante el procesamiento de una instruccin PUTE, el sistema espera con la ejecucin de estas instrucciones hasta que se haya ejecutado completamente la instruccin PUTE actualmente procesada. Con los operandos de bit (d)+0 y (d)+1 puede controlarse si se ha terminado la ejecucin de la instruccin PUTE. El operando de bit (d)+0 se activa cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin PUTE. En el siguiente procesamiento de la instruccin END se repone nuevamente el operando de bit indicado con d+0. El operando de bit (d)+1 indica un error en la ejecucin de la instruccin PUTE. En caso de una ejecucin sin errores, este operando de bit se mantiene repuesto. Sin embargo, en caso de un error se activa el (d)+1 cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin PUTE. En el siguiente procesamiento de la instruccin END se repone nuevamente el operando de bit indicado en (d)+1.
11 13
PUTE, PUTEP
La siguiente ilustracin muestra el procedimiento temporal en la ejecucin de la instruccin PUTE:

Programa cclico Instruccin END Instruccin END Arranque Instruccin END Instruccin END
Terminacin de la instruccin PUTE
Instruccin PUTE Solicitud para la entrada/eliminacin de tramas de datos Instruccin ejecutada Instruccin ejecutada con error Error
1 Ciclo
Fuentes de error
Cuando se present un error durante la ejecucin de la instruccin PUTE, se activa el (d)+1 y se ingresa un cdigo de error en (s1)+1. Indicaciones detalladas acerca de los cdigos de error se encuentran en las siguientes instrucciones : Para los cdigos de errores hasta 4FFFH, se encuentran las indicaciones respectivas para la eliminacin de errores, en este manual (Cap. 13). Para los cdigos de errores a partir de 7000H, se encuentran indicaciones detalladas en las instrucciones de servicio para el mdulo de interfaz.
11 14
PUTE, PUTEP
Ejemplo
PUTE El siguiente programa transmite los ajustes de la trama de datos definida por usuario con el nmero 3E8H. El mdulo de interfaz utilizado QJ71C24 ocupa el rango de direcciones de X/ Y80 a X/Y9F.
INDICACIN
Editores IEC
Conversin de la solicitud para la entrada de datos en un impulso
Entrada del modo Ajuste de trama de datos en (s1)+0
Entrada del nmero de trama de datos en (s1)+1
Transferencia de 10 bytes
A partir del registro de datos D4 se ingresan los datos que deben transmitirse hacia la trama de datos.
Habilitacin de la escritura del flash-EPROM
Ajuste de la trama de datos definida por usuario
En esta posicin deben programarse las instrucciones que deben ejecutarse cuando se ha terminado la instruccin PUTE sin errores En esta posicin deben programarse las instrucciones que deben ejecutarse cuando se ha presentado un error en la ejecucin de la instruccin PUTE.
11 15
PUTE, PUTEP
Los operandos y las instrucciones se explican con mayor detalle en el ejemplo de programa para el plano de contactos.
Ejecucin de la instruccin aqu programada cuando se termin la instruccin PUTE sin errores
Ejecucin de la instruccin programada en esta posicin cuando se present un error en el procesamiento de la instruccin PUTE.
En esta posicin deben programarse las instrucciones que deben ejecutarse cuando se ha terminado la instruccin PUTE sin errores. En esta posicin deben programarse las instrucciones que deben ejecutarse cuando se ha presentado un error en la ejecucin de la instruccin PUTE.
11 16
PUTE, PUTEP
Ejecucin de la instruccin aqu programada cuando se termin la instruccin PUTE sin errores
En esta posicin deben programarse las instrucciones que deben ejecutarse cuando se ha presentado un error en la ejecucin de la instruccin PUTE.
11 17
PRR, PRRP
11.1.4 PRR, PRRP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Palabra

Registro de archivo

Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
GX Developer
11 18
PRR, PRRP
Variables
Tipo de datos
Un
0 a FEH
Usuario
BIN 16 bits
Primer operando del rango con informaciones para la ejecucin de la instruccin Operando Significado Descripcin Indicacin de la interfaz mediante la cual se transmiten los datos 1: Interfaz 1 (CH1) 2: Interfaz 2 (CH2) Indica si se present un error durante el procesamiento de la instruccin. 0000H) Procesamiento sin errores Cada valor diferente a 0000H: Se present un error en el procesamiento. El valor ingresado es un cdigo de error. Definicin si deben integrarse los caracteres CR/LF en los datos transmitidos 0: Sin integracin de CR/LF 1: Con integracin de CR/LF Indicador en primera direccin del rango de operandos en el cual se encuentran almacenados los datos de transmisin. Rango de valores Determinac in mediante
(s)+0
Canal de transmisin
12
Usuario
(s)+1 s
Sistema Direccin
(s)+2
Integracin de CR/LF
01
(s)+3
Indicador de datos
Usuario 1 a 100
(s)+4
Cantidad de Indicacin de la cantidad de tramas de datos a tramas de datos a transferir. transferir.
1 a 100
Operando de bit que se activa despus de la ejecucin de la instruccin PRR para un ciclo. Con (d)+1 se sealiza la terminacin defectuosa. Operando Significado Descripcin Indica la terminacin de la instruccin PRR. CON : Instruccin ejecutada. DESC: Instruccin no ejecutada Indica si se present un error durante la ejecucin de la instruccin PRR. CON: Instruccin ejecutada con error DESC:Instruccin ejecutada sin error Rango de valores Determinacin mediante
(d)+0
Bit
Sistema
(d)+1
11 19
PRR, PRRP
Funcionami ento
Transferencia de tramas de datos definidas por usuario PRR Instruccin de transferencia
Con una instruccin PRR se transfieren los datos con aplicacin de tramas de datos definidas por usuario, hacia el mdulo de interfaz indicado con Un. A partir del operando indicado con s, se almancenan los ajustes para la ejecucin de la instruccin. Los contenidos de las tramas de datos deben ingresarse en el mdulo de interfaz antes de la ejecucin de la instruccin PRR. Durante la ejecucin de la instruccin PRR, no es posible ejecutar las siguientes instrucciones para la misma interfaz: OUTPUT, ONDEMAND, BIDOUT y otras instrucciones PRR Al arrancar una de estas instrucciones durante el procesamiento de una instruccin PRR, el sistema espera con su ejecucin hasta la ejecucin completa de la instruccin PRR. Con los operandos de bit (d)+0 y (d)+1 puede controlarse si se ha terminado la ejecucin de la instruccin PRR. El operando de bit (d)+0 se activa cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin PRR. En el siguiente procesamiento de la instruccin END se repone nuevamente el operando de bit indicado con (d)+0. El operando de bit (d)+1 indica un error en la ejecucin de la instruccin PRR. En caso de una ejecucin sin errores, este operando de bit se mantiene repuesto. Sin embargo, en caso de un error se activa el (d)+1 cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin PRR. En el siguiente procesamiento de la instruccin END se repone nuevamente este operando de bit. La siguiente ilustracin muestra el procedimiento temporal en la ejecucin de la instruccin PRR:
Arranque Instruccin PRR
Terminacin de la instruccin PRR
Operando de bit (d)+0 Operando de bit (d)+1
Fuentes de error
Cuando se present un error durante la ejecucin de la instruccin PRR, se activa el (d)+1 y se ingresa un cdigo de error en s1+1. Indicaciones detalladas acerca de los cdigos de error se encuentran en las siguientes instrucciones : Para los cdigos de errores hasta 4FFFH, se encuentran las indicaciones respectivas para la eliminacin de errores, en este manual (Cap. 13). Para los cdigos de errores a partir de 7000H, se encuentran indicaciones detalladas en las instrucciones de servicio para el mdulo de interfaz.
11 20
PRR, PRRP
Ejemplo
PRR El programa de ejemplo transmite datos y las primeras cinco tramas de datos definidas por usuario. El mdulo de interfaz utilizado QJ71C24 ocupa el rango de direcciones de X/Y80 a X/Y9F. Se utilizan los registros de datos indicados en la siguiente tabla:
Registro de datos D0 D1 D2 D5 D6 D7 D8 D9 D10 D11 D12 D13 D14 D15 Contenido 0004H 3412H AB56H 03F2H 03F3H 8001H 8000H 041BH 0000H 0001H (s)+0 Interfaz: CH1 Resultado de ejecucin Sin integracin de CR/LF Indicador de datos Cantidad de tramas de datos a transferir. Nmeros de las tramas de datos Significado Cantidad de bytes que deben transmitirse Datos que se transmiten
0000H o cdigo de (s)+1 error 0000H 0001H 0005H (s)+2 (s)+3 (s)+4
11 21
PRR, PRRP
INDICACIN
Editores IEC Plano de contactos del GX IEC Developer (Parte 1)
Conversin de la solicitud para la transmisin de datos en un impulso
Determinacin de datos
Entrada de nmeros de las tramas de datos en D5 a D9
Transmisin de tramas de datos en memoria de bfer del mdulo de interfaz
11 22
PRR, PRRP
Plano de contactos del GX IEC Developer (Continuacin)
Interfaz 1
Eliminacin del resultado de ejecucin
Sin integracin de CR/LF
Activacin del indicador de datos
Ajuste de la cantidad de tramas de datos
Transmisin de datos
En esta posicin deben programarse las instrucciones que deben ejecutarse cuando se ha terminado la instruccin PRR sin errores En esta posicin deben programarse las instrucciones que deben ejecutarse cuando se ha presentado un error en la ejecucin de la instruccin PRR.
Ejecucin de la instruccin aqu programada cuando se termin la instruccin PRR sin errores
Ejecucin de la instruccin programada en esta posicin cuando se present un error en el procesamiento de la instruccin PRR.
11 23
Instrucciones para mdulos de interfaz en serie Lista de instrucciones MELSEC y plano de contactos del GX Developer Los operandos y las instrucciones se explican con mayor detalle en el ejemplo de programa para el plano de contacto del GX IEC Developer.
En esta posicin deben programarse las instrucciones que deben ejecutarse cuando se ha terminado la instruccin PRR sin errores. En esta posicin deben programarse las instrucciones que deben ejecutarse cuando se ha presentado un error en la ejecucin de la instruccin PRR.
11 24
PRR, PRRP
Ejecucin de la instruccin aqu programada cuando se termin la instruccin PRR sin errores
En esta posicin deben programarse las instrucciones que deben ejecutarse cuando se ha presentado un error en la ejecucin de la instruccin PRR.
11 25
PRR, PRRP
11.2
Funcin Lectura de datos de la memoria de bfer de los mdulos PROFIBUS/DP Escritura de datos en la memoria de bfer de los mdulos PROFIBUS/DP
Instruccin MELSEC en el Editor MELSEC G.BBLKRD GP.BBLKRD G.BBLKWR GP.BBLKWR
Instruccin MELSEC en el editor IEC BBLKRD_M BBLKRDP_M BBLKWR_M BBLKWRP_M
11 26
BBLKRD, BBLKRDP
11.2.1
BBLKRD, BBLKRDP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit n1 d n2 Palabra

Registro de archivo

Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
GX Developer
RBMOVGE1
Variables
Operando Un n1 d n2
Significado Direccin cabezal del mdulo especial en el portador de componente
Tipo de datos
Direccin inicial en memoria de bfer del mdulo PROFIBUS a partir de la cual BIN 16 bits se leen los datos Direccin incial del rango de operandos en el cual se almacenan los datos ledos Cantidad de los datos a leer Denominacin de operandos BIN 16 bits
11 27
BBLKRD, BBLKRDP
Funcionami ento
Lectura de datos de la memoria de bfer de un mdulo PROFIBUS BBLKRD / BBLKRDP Lectura de datos
La instruccin BBLKRD sirve para la lectura del contenido de la memoria de bfer de los mdulos PROFIBUS QJ71PB92D y QJ71PB93D. Los datos ledos, que pueden provenir, por ejmplo, del rango de salida del mdulo, se transmiten conjuntamente a la CPU. El QJ71PB93 debe prepararse para la instruccin BBLKRD mediante la activacin de la seal de salida Y0A. Cuando el mdulo PROFIBUS activa a continuacin la entrada X0A, puede ejecutarse la instruccin BBLKRD. Despus de la lectura de la memoria de bfer debe reponerse nuevamente la seal de salida Y0A. Rangos de valores e indicacin de los operandos : Un (Direccin cabezal del mdulo especial en el portador de componente) 0 a FFH (Se indican solamente las dos primeras posiciones de la direccin de 3 posiciones, por ejemplo, la direccin cabezal X/Y100 se ingresa como 10H.) n1 (Direccin inicial en la memoria de bfer): La direccin indicada debe estar disponible. d (Direccin inicial del rango de operandos de destino): El operando indicado debe estar disponible n2 (Cantidad de los datos a leer) En el QJ71PB92D: 1 a 960 palabras (1 a 3C0H ) En el QJ71PB93D: 1 a 122 palabras (1 a 7AH ) INDICACIONES
En un ciclo de programa debe ejecutarse solamente una instruccin BBLKRD.

La instruccin BBLKRD y la instruccin BBLKWR (Kapitel 11.2.2) trabajan independientemente.
En caso de utilizar una instruccin BBLKRD se prolonga el tiempo de retardo para la transmisin.
En caso que no se haya ingresado ningn mdulo de salida en los parmetros de la estacin maestra, no se ejecuta la instruccin BBLKRD.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento, se activa el error flag SM0 y se ingresa el cdigo de error en SD0: El valor ajustado se encuentra fuera del rango permitido (cdigo de error: 4101). Debido a la adicin de la direccin inicial indicada en n1 y la cantidad de palabras de datos indicada en n2 se sobrepasa el rango de direcciones de la memoria de bfer (cdigo de error 4101). La cantidad de palabras de datos indicada en n2, es mayor al rango de operandos disponible para los datos ledos cuya direccin inicial se indica en d. (cdigo de error 4101).
11 28
BBLKRD, BBLKRDP
Ejemplo
BBLKRDP Al activarse el rel interno M10, se leen 122 palabras a partir de la direccin de memoria de bfer 0 del mdulo de PROFIBUS QJ71PB93D con la direccin cabezal X/Y0 y se almacenan luego en la CPU a partir del registro de datos D0.
11 29
BBLKWR, BBLKWRP
11.2.2 BBLKWR, BBLKWRP
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit n1 s n2 Palabra

Registro de archivo

Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
GX Developer
RBMOVGE1
Variables
Operando Un n1 s n2
Significado Direccin cabezal del mdulo especial en el portador de componente
Tipo de datos
Direccin inicial en memoria de bfer del mdulo PROFIBUS a partir de la cual BIN 16 bits se escriben los datos Direccin inicial del rango de operandos en el cual se almacenan los datos que Denominacin se transmiten al PROFIBUS de operandos Cantidad de datos a transferir BIN 16 bits
11 30
Funcionamiento
Escritura de datos en la memoria de bfer de un mdulo PROFIBUS BBLKWR / BBLKWRP Escritura de datos
Con la instruccin BBLKWR se ingresan los datos en la memoria de bfer de los mdulos PROFIBUS/DP QJ71PB92D y QJ71PB93D. En esto se garantiza una transferencia consistente, por ejemplo en el rango de entrada del mdulo. El QJ71PB93 debe prepararse para la instruccin BBLKWR mediante la activacin de la seal de salida Y0B. Cuando el mdulo PROFIBUS activa a continuacin para la confirmacin de la entrada X0B, puede ejecutarse la instruccin BBLKWR. Despus de la transferencia de los datos debe reponerse nuevamente la seal de salida Y0B. Rangos de valores e indicacin de los operandos : Un (Direccin cabezal del mdulo especial en el portador de componente) 0 a FFH (Se indican solamente las dos primeras posiciones de la direccin de 3 posiciones, por ejemplo, la direccin cabezal X/Y100 se ingresa como 10H.) n1 (Direccin inicial en la memoria de bfer): La direccin indicada debe estar disponible. En el QJ71PB93 se dota la direccin inicial con un offset de 100H. En la indicacin de n1 debe deducirse por lo tanto el valor de 100H de la direccin inicial requerida. Por ejemplo, en el caso de la direccin inicial 100H se indica como 0H y la direccin inicial 120H como 20H. s (Direccin inicial del rango de operandos de fuente): El operando indicado debe estar disponible n2 (Cantidad de los datos a leer) En el QJ71PB92D: 1 a 960 palabras (1 a 3C0H ) En el QJ71PB93D: 1 a 122 palabras (1 a 7AH ) INDICACIONES
En un ciclo de programa debe ejecutarse solamente una instruccin BBLKWR.

a instruccin BBLKWR y la instruccin BBLKRD (Kapitel 11.2.1) trabajan independientemente.
En caso de utilizar una instruccin BBLKWR se prolonga el tiempo de retardo para la transmisin.
En caso que no se haya ingresado ningn mdulo de entrada en los parmetros de la estacin maestra, no se ejecuta la instruccin BBLKWR.
Fuentes de error
En los siguientes casos se presenta un error de procesamiento, se activa el error flag SM0 y se ingresa el cdigo de error en SD0: El valor ajustado se encuentra fuera del rango permitido (cdigo de error: 4101). Debido a la adicin de la direccin inicial indicada en n1 y la cantidad de palabras de datos indicada en n2 se sobrepasa el rango de direcciones de la memoria de bfer (cdigo de error 4101). La cantidad de palabras de datos indicada en n2, es mayor al rango de operandos disponible para los datos transferidos cuya direccin inicial se indica en s. (cdigo de error 4101).
11 31
BBLKWR, BBLKWRP
Ejemplo BBLKWRP
Despus de la activacin del rel interno M10se transmiten las 122 palabras del rango de operandos D0 a D121 de la CPU hacia el rango de entrada del mdulo esclavo PROFIBUS/ DP QJ71PB93D. El rango de entrada empieza a partir de la direccin de memoria de bfer 100H. Observe que la direccin inicial en n1 se indica en este caso con 0H. El mdulo de PROFIBUS/DP tiene la direccin cabezal X/Y0.
11 32
BBLKWR, BBLKWRP
11.3
Funcin
Instruccin MELSEC en el Editor MELSEC ZP.BUFRCV
Instruccin MELSEC en el editor IEC BUFRCV_M BUFRCVS_M BUFSND_M OPEN_M CLOSE_M ERRCLR_M ERRRD_M UINI_M
Lectura de datos de bfer fijos Z.BUFRCVS Transferencia de datos en bfer fijo Establecimiento de conexin (abertura) Interrupcin de la conexin (cierre) Eliminacin de la memoria de errores Lectura del cdigo de error Inicializacin del mdulo ETHERNET ZP.BUFSND ZP.OPEN ZP.CLOSE ZP.ERRCLR ZP.ERRRD ZP.UINI
11 33
BUFRCV
11.3.1 BUFRCV
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Palabra

Registro de archivo

Otros
Error Flag
Pasos
GX IEC Developer
Plano de contactos
GX Developer
RBMOVGE1
11 34
BUFRCV
Variables
Operando Significado Direccin cabezal del mdulo ETHERNET en el portador de componente (Se indican solamente las dos primeras posiciones de la direccin de 3 posiciones, por ejemplo, la direccin cabezal X/Y100 se ingresa como U10.) Nmero de la conexin Rango de valores
Tipo de datos
Un
0 a FEH 1 a 16
Usuario
BIN 16 bits
s1
Primer operando del rango con informaciones para la ejecucin de la instruccin Operando (s2)+0 Significado rea de sistema Descripcin Se utiliza por el sistema Indica si se present un error durante el procesamiento de la instruccin: 0000H) Procesamiento sin errores Cada valor diferente a 0000H: Se present un error en el procesamiento. El valor ingresado es un cdigo de error que se describe en las instrucciones de servicio del mdulo ETHERNET o bien en el Cap. 13 de este manual. Rango de valores Determinacin mediante
s2 Estado de ejecucin de la instruccin
BIN 16 bits Sistema
(s2)+1
Primer operando de rea en el cual deben almacenarse los datos recibidos. Operando Significado Descripcin Con procedimiento (datos binarios): Cantidad de datos que se leyeron de la memoria fija d1 (d1)+0 Largo de datos recibidos Con procedimiento (datos ASCII): Cantidad de datos que se leyeron de la memoria fija. Sin procedimiento (datos binarios): Cantidad de datos que se leyeron del bfer fijo. (d1)+1 a (d1)+n Datos recibidos En esta rea se ingresan sucesivamente y en secuencia ascendente, los datos ledos del bfer fijo. Rango de valores Determinacin mediante
1 a 1017 palabras BIN 16 bits Sistema 1 a 2016 bytes
1 a 508 palabras
Operando de bit que se activa despus de la ejecucin de la instruccin BUFRCV para un ciclo. Con (d2)+1 se sealiza la terminacin defectuosa. Operando Significado Descripcin Indica la terminacin de la instruccin BUFRCV. CON: Instruccin ejecutada DESC: Instruccin no ejecutada Indica si se present un error durante la ejecucin de la instruccin BUFRCV. CON:Instruccin ejecutada con error DESC:Instruccin ejecutada sin error Rango de valores Determinacin mediante
d2
(d2)+0
Bit
Sistema
(d2)+1
11 35
BUFRCV
Funcionami ento
Lectura de datos del bfer fijo (activacin de la instruccin en el programa principal) BUFRCV Lectura de datos Los datos transmitidos en la comunicacin mediante bfer fijo de una estacin asociada hacia un mdulo ETHERNET, pueden leerse con una instruccin BUFRCV del mdulo ETHERNET y almacenarse en la CPU del PLC. La instruccin BUFRCV se utiliza en el programa principal a diferencia de la instruccin BUFRCVS. Con d1 se indica dnde deben almacenarse los datos:
CPU del PLC d1 Bfer fijo Largo de datos Datos BUFRCV Nmero n Nmero 1 Mdulo ETHERNET
Datos
Nmero 16
Con los operandos de bit (d2)+0 y (d2)+1 puede controlarse si se ha terminado la ejecucin de la instruccin BUFRCV. El operando de bit (d2)+0 se activa cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin BUFRCV En el siguiente procesamiento de la instruccin END se repone nuevamente este operando de bit. El operando de bit (d2)+1 indica un error en la ejecucin de la instruccin BUFRCV. En caso de una ejecucin sin errores, este operando de bit se mantiene repuesto. Sin embargo, en caso de un error se activa el (d2)+1 cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin BUFRCV. En el siguiente procesamiento de la instruccin END se repone nuevamente el operando de bit indicado en (d2)+1. La siguiente ilustracin muestra el transcurso de seal en la ejecucin de la instruccin BUFRCV:
Programa cclico Instruccin BUFRCV Operando de bit (d2)+0 Operando de bit (d2)+1
Recepcin de datos En caso de un error Ciclo END Ciclo END Ciclo END
Ejecucin de la instruccin
La instruccin BUFRCV puede ejecutarse cuando se indica la recepcin de datos por el mdulo ETHERNET. Para esto se activa un bit en la direccin de memoria de bfer 5005H del mdulo de ETHERNET. Para cada una de las 16 conexiones posibles se reserva un bit. INDICACIN
Los datos recibidos de la misma conexin no pueden leerse simultneamente con la instruccin BUFRCV (para programas principales) y la instruccin BUFRCVS (para programas de interrupcin).
Cuando se ejecut la instruccin BUFRCV en forma defectuosa, se activa el operando (d2)+1 y se almacena el cdigo de error respectivo en (s2)+1. Indicaciones detalladas acerca de los diferentes cdigos de error se encuentran en las siguientes instrucciones : Para los cdigos de errores hasta 4FFFH, se encuentran las indicaciones respectivas para la eliminacin de errores, en este manual (Cap. 13). Para los cdigos de error a partir de C001H se encuentran indicaciones detalladas en las instrucciones de servicio de los mdulos de ETHERNET del System Q.
Fuentes de error
11 36
BUFRCV
Ejemplo
BUFRCV El siguiente programa lee los datos recibidos de los bfer fijos a travs de la conexin 1. El mdulo de ETHERNET ocupa en el PLC el rango de direcciones de X/Y0 a X/Y1F. Editores IEC (En la siguiente pgina se indica este ejemplo en el listado de instrucciones MELSEC y en el plano de contactos del GX Developer.)
Lectura del estado de conexin (M0 = 1: Terminacin del establecimiento de la conexin 1) Lectura de requerimientos para establecimiento de conexin
Lectura del estado de recepcin (M40 = 1: Recepcin de datos mediante conexin 1)
Generacin del impulso (X19 = 1: Terminacin sin errores del arranque del mdulo) Lectura de datos recibidos
En esta posicin deben programarse las instrucciones que deben ejecutarse cuando se ha terminado la instruccin BUFRCV sin errores En esta posicin deben programarse las instrucciones que deben ejecutarse cuando se ha presentado un error en la ejecucin de la instruccin BUFRCV.
En esta posicin deben programarse las instrucciones que deben ejecutarse cuando se ha terminado la instruccin BUFRCV sin errores
En esta posicin deben programarse las instrucciones que deben ejecutarse cuando se ha presentado un error en la ejecucin de la instruccin BUFRCV.
INDICACIN
11 37
BUFRCV
Instrucciones para mdulos ETHERNET Lista de instrucciones MELSEC y plano de contactos del GX Developer Los operandos y las instrucciones se explican en la pgina anterior en el ejemplo de programa para el plano de contactos del GX IEC Developer.
En esta posicin deben programarse las instrucciones que deben ejecutarse cuando se ha terminado la instruccin BUFRCV sin errores En esta posicin deben programarse las instrucciones que deben ejecutarse cuando se ha presentado un error en la ejecucin de la instruccin BUFRCV.
En esta posicin deben programarse las instrucciones que deben ejecutarse cuando se ha terminado la instruccin BUFRCV sin errores
En esta posicin deben programarse las instrucciones que deben ejecutarse cuando se ha presentado un error en la ejecucin de la instruccin BUFRCV.
11 38
BUFRCVS
11.3.2
BUFRCVS
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit s1 d1 Palabra

Registro de archivo

Otros
Error Flag
Pasos
SM0
GX IEC Developer
GX Developer
RBMOVGE1
Variables
Tipo de datos
Un
0 a FEH 1 a 16
Usuario
BIN 16 bits
s1
Primer operando de rea en el cual deben almacenarse los datos recibidos. Operando Significado Descripcin Con procedimiento (datos binarios): Con procedimiento (datos ASCII): Sin procedimiento (datos binarios): En esta rea se ingresan sucesivamente y en secuencia ascendente, los datos ledos del bfer fijo. Rango de valores 1 a 1017 palabras 1 a 508 palabras 1 a 2016 bytes Sistema BIN 16 bits Determinacin mediante
d1
(d1)+0
Largo de los datos recibidos (Cantidad de datos que se leyeron del bfer fijo)
(d1)+1 a (d1)+n
Datos recibidos
11 39
BUFRCVS
Funcionamiento
Lectura de datos del bfer fijo (activacin de la instruccin en el programa de interrupcin) BUFRCVS Lectura de datos
Los datos transmitidos en la comunicacin mediante bfer fijo de una estacin asociada hacia un mdulo ETHERNET, pueden leerse con una instruccin BUFRCVS del mdulo ETHERNET y almacenarse en la CPU del PLC. La instruccin BUFRCVS se utiliza en el programa de interrupcin a diferencia de la instruccin BUFRCV. Con d1 se indica dnde deben almacenarse los datos:
CPU del PLC d1 Bfer fijo Largo de datos Datos BUFRCVS Nmero n Nmero 1 Mdulo ETHERNET
Datos
Nmero 16
La transferencia de datos se termina en un ciclo. La siguiente ilustracin muestra el transcurso de seal en la ejecucin de la instruccin BUFRCVS:
Ciclo Programa de ejecucin Programa de interrupcin Procesamiento de la instruccin END
Instruccin BUFRCVS Recepcin de datos
Ejecucin Almacenamiento de datos
Para poder leer los datos de recepcin mediante un programa de interrupcin, se requiere la parametrizacin de los ajustes de interrupcin y del puntero de interrupcin mediante el GX (IEC) Developer. INDICACIONES
Los datos recibidos de la misma conexin no pueden leerse simultneamente con la instruccin BUFRCV (para programas principales) y la instruccin BUFRCVS (para programas de interrupcin). La instruccin BUFRCVS puede aplicarse tambin en combinacin con un mdulo de interfaz QJ71C24.
Fuentes de error
Cuando se present un error durante la ejecucin de la instruccin BUFRCVS, se activa el error flag SM0 y se ingresa un cdigo de error en el SD0. Indicaciones detalladas acerca de los cdigos de error se encuentran en las siguientes instrucciones : Para los cdigos de errores hasta 4FFFH, se encuentran las indicaciones respectivas para la eliminacin de errores, en este manual (Cap. 13). Para los cdigos de error a partir de C001H se encuentran indicaciones detalladas en las instrucciones de servicio de los mdulos de ETHERNET del System Q.
11 40
BUFRCVS
Ejemplo
BUFRCVS El siguiente programa lee los datos recibidos mediante la conexin 2 de los bfer fijos del mdulo ETHERNET con la direccin cabezal X/Y0.
11 41
BUFSND
11.3.3 BUFSND
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit s1 s2 s3 d1
Palabra

Registro de archivo

Otros
Error Flag
Pasos
GX IEC Developer
Plano de contactos
GX Developer
11 42
BUFSND
Variables
Tipo de datos
Un
0 a FEH 1 a 16
Usuario
BIN 16 bits
s1
Primer operando del rango con informaciones para la ejecucin de la instruccin Operando (s2)+0 Significado rea de sistema Descripcin Se utiliza por el sistema Indica si se present un error durante el procesamiento de la instruccin: 0000H) Procesamiento sin errores Cada valor diferente a 0000H: Se present un error en el procesamiento. El valor ingresado es un cdigo de error que se describe en las instrucciones de servicio del mdulo ETHERNET o bien en el prrafo 13 de este manual. Rango de valores Determinacin mediante
BIN 16 bits Sistema
(s2)+1
Primer operando del rango en la cual deben almacenarse los datos a transmitir. Operando Significado Descripcin Indicacin de la cantidad de datos que deben ingresarse en los bfer fijos en la transmisin con procedimiento (datos binarios). s3 (s3)+0 Indicacin de la cantidad de datos que deben ingresarse en los bfer Largo de los datos a transmitir fijos en la transmisin con procedimiento (datos ASCII). Indicacin de la cantidad de datos que deben ingresarse en los bfer fijos en la transmisin sin procedimiento (datos binarios). (s3)+1 a (s3)+n Datos de transmisin Datos que se transmiten al mdulo ETHERNET Rango de valores Determinacin mediante
1 a 1017 palabras BIN 16 bits Usuario 1 a 2046 bytes
1 a 508 palabras
Operando de bit que se activa despus de la ejecucin de la instruccin BUFSND para un ciclo. Con (d1)+1 se sealiza la terminacin defectuosa. Operando Significado Descripcin Indica la terminacin de la instruccin BUFSND. CON: Instruccin ejecutada DESC: Instruccin no ejecutada Indica si se present un error durante la ejecucin de la instruccin BUFSND. CON: Instruccin ejecutada con error DESC:Instruccin ejecutada sin error Rango de valores Determinacin mediante
d1
(d1)+0
Bit
Sistema
(d1)+1
11 43
BUFSND
Funcionamiento Entrada de datos en bfer fijo BUFSND Escritura de datos
Los datos que deben enviarse en la comunicacin mediante bfer fijo hacia una estacin asociada y conectada en un mdulo de ETHERNET, pueden transmitirse mediante la instruccin BUFSND al mdulo ETHERNET. Los datos se almacenan en la CPU a partir del operando indicado en (s3)+1:
CPU del PLC Mdulo ETHERNET Bfer fijo
(s3)
Largo de datos Datos de transmisin
N 1 BUFSND Dispositivo perifrico
N n
Datos de transmisin
N 16
Con los operandos de bit (d1)+0 y (d1)+1 puede controlarse si se ha terminado la ejecucin de la instruccin BUFSND. El operando de bit (d1)+0 se activa cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin BUFSND. En el siguiente procesamiento de la instruccin END se repone nuevamente el operando de bit indicado en (d1)+0. El operando de bit (d1)+1 indica un error en la ejecucin de la instruccin BUFSND. En caso de una ejecucin sin errores, este operando de bit se mantiene repuesto. Sin embargo, en caso de un error se activa el (d1)+1 cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin BUFSND. En el siguiente procesamiento de la instruccin END se repone nuevamente el operando de bit indicado en (d1)+1. La siguiente ilustracin muestra el transcurso de seal en la ejecucin de la instruccin BUFSND:
Arranqu Instruccin BUFSND
Terminacin de la instruccin BUFSND
Operando de bit (d1)+0 Operando de bit (d1)+1
La instruccin BUFSND se ejecuta cuando se cumple la condicin de entrada de la instruccin.
Fuentes de error
Cuando se ejecut la instruccin BUFSND en forma defectuosa, se activa el operando (d1)+1 y se almacena el cdigo de error respectivo en (s2)+1. Indicaciones detalladas acerca de los diferentes cdigos de error se encuentran en las siguientes instrucciones : Para los cdigos de errores hasta 4FFFH, se encuentran las indicaciones respectivas para la eliminacin de errores, en este manual (Cap. 13). Para los cdigos de error a partir de C001H se encuentran indicaciones detalladas en las instrucciones de servicio de los mdulos de ETHERNET del System Q.
11 44
BUFSND
Ejemplo
BUFSND El siguiente programa ingresa los datos en el bfer fijo de la conexin 1. El mdulo ETHERNET tiene la direccin cabezal X/Y0. Editores IEC (En la siguiente pgina se indica este ejemplo en el listado de instrucciones MELSEC y en el plano de contactos del GX Developer.)
Generacin del impulso (X19 = 1: Terminacin sin errores del arranque del mdulo M0 = 1: Terminacin del establecimiento de la conexin 1) Largo de datos de transmisin (6 palabras)
Entrada de datos de transmisin
Entradas de datos en memoria de bfer del mdulo ETHERNET
En esta posicin deben programarse las instrucciones que deben ejecutarse cuando se ha terminado la instruccin BUFSND sin errores
En esta posicin deben programarse las instrucciones que deben ejecutarse cuando se ha presentado un error en la ejecucin de la instruccin BUFSND.
INDICACIN
11 45
BUFSND
En esta posicin deben programarse las instrucciones que deben ejecutarse cuando se ha terminado la instruccin BUFSND sin errores En esta posicin deben programarse las instrucciones que deben ejecutarse cuando se ha presentado un error en la ejecucin de la instruccin BUFSND.
11 46
OPEN
11.3.4
OPEN
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit s1 s2 d1
Palabra

Registro de archivo

Otros
Error Flag
Pasos
GX IEC Developer
Plano de contactos
GX Developer
Variables
Tipo de datos
Un
0 a FEH 1 a 16
Usuario
BIN 16 bits
s1
11 47
OPEN
Variables
Rango de valores
Tipo de datos
Primer operando del rango con informaciones para la ejecucin de la instruccin Operando Significado Descripcin Indicacin de los parmetros que deben utilizarse para el establecimiento de la conexin. 0000H) La conexin se establece con los parmetros indicados en el GX (IEC) Developer. Rango de valores Determinacin mediante
(s2)+0
Fuente de parmetros
8000H) La conexin se establece

con los parmetros que estn almacenados en los operandos (s2)+2 a (s2)+9. Indica si se present un error durante el procesamiento de la instruccin. 0000H) Procesamiento sin errores Cada valor diferente a 0000H: Se present un error en el procesamiento. El valor ingresado es un cdigo de error que se describe en las instrucciones de servicio del mdulo ETHERNET o bien en el Cap. 13 de este manual.
0000H o bien 8000H
Usuario
(s2)+1
Sistema
s2
(s2)+2
Los diferentes bits de este operando sirven para el ajuste de las caractersticas de conexin. Bit 0: Utilizacin de bfer fijo 0: Bfer sirve como bfer de transmisin; desactivacin de transmisin de bfer fijo 1: Bfer sirve para recepcin de datos Bit 1: Control si existe la estacin asociada 0: Sin control de existencia 1: Se ejecuta el control Bit 7: Abertura en pares de la conexin 0: Sin abertura en pares Los valores 1: Abertura en pares resultan a Bit 8: Seleccin del protocolo de travs de la transmisin Tipo de conexin activacin de los 0: TCP/IP diferentes 1: UDP/IP bits. Bit 9: Procedimiento en la transmisin de bfer fijo 0: Con procedimiento 1: Sin procedimiento Bit 13: Disparo de interrupcin en recepcin de bfer fijo 0: Sin interrupcin 1: Disparo de interrupcin Bits 14 y 15: Establecimiento activo o pasivo de la conexin Bit 15/14 = 00: Conexin se abre activamente o UDP/IP Bit 15/14 = 10: Conexin se abre en modo unpassive Bit 15/14 = 11: Conexin se abre en modo full passive
BIN 16 bits
Usuario
11 48
OPEN
Variables
Operando Significado Operando Significado Descripcin 408H a 1388H 138BH a FFFEH Rango de valores
Tipo de datos
(s2)+3
N de puerto del mdulo ETHERNET
Indique aqu el N de puerto del mdulo ETHERNET.
(s2)+4 (s2)+5 s2
Direccin IP de la estacin asociada con la cual se comunica. Direccin IP de la En una direccin IP de 1H estacin de a FFFFFFFFH se intercambian los FFFFFFFFH destino datos mediante el procedimiento Broadcast. N de puerto de la N de puerto de la estacin asociada con la cual se comunica. estacin de (FFFFH = Broadcast) destino Ingrese en la estacin asociada con funcin ARP, el valor 000000000000H o bien FFFFFFFFFFFFH . En una estacin asociada sin funcin ARP debe indicarse una direccin individual de ETHERNET. 401H a FFFFH
Usuario
BIN 16 bits
(s2)+6
(s2)+7 a (s2)+9
Direccin Ethernet de la estacin de destino
vase la explicacin adjunta
Operando de bit que se activa despus de la ejecucin de la instruccin OPEN para un ciclo. Con el siguiente operando (d1)+1 se sealiza la terminacin defectuosa. Operand Significado o Descripcin Rango de valores Determinacin mediante
d1
(d1)+0
Indica la terminacin de la instrucInstruccin ejecucin OPEN. CON: Instruccin ejecutada tada DESC: Instruccin no ejecutada Indica si se present un error durante la ejecucin de la instruccin OPEN. CON: Instruccin ejecutada con error DESC:Instruccin ejecutada sin error
Bit
Sistema
(d1)+1
11 49
OPEN
Funcionami ento Establecimiento de conexin OPEN Abrir conexin
Con esta instruccin puede abrirse (establecerse) la conexin indicada en s1 del mdulo ETHERNET con la direccin cabezal Un. La ejecucin de la instruccin OPEN puede controlarse con los operandos de bits (d1)+0 y (d1)+1: El operando de bit (d1)+0 se activa cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin OPEN. En el siguiente procesamiento de la instruccin END se repone nuevamente este operando de bit. El operando de bit (d1)+1 indica un error en la ejecucin de la instruccin OPEN. En caso de una ejecucin sin errores, este operando de bit se mantiene repuesto. Sin embargo, en caso de un error se activa el (d1)+1 cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin OPEN. En el siguiente procesamiento de la instruccin END se repone nuevamente el operando de bit indicado en (d1)+1. La siguiente ilustracin muestra el transcurso de seal en la ejecucin de la instruccin OPEN:
Arranque Instruccin OPEN
Terminacin de la instruccin OPEN
La instruccin OPEN se ejecuta cuando se cumple la condicin de entrada de la instruccin.
INDICACIN
La conexin no debe abrirse o bien cerrarse simultneamente mediante las seales de entrada y salida y las instrucciones OPEN o bien CLOSE. Esto puede causar uno fallo en el funcionamiento del mdulo.
Fuentes de error
Cuando se ejecut la instruccin OPEN en forma defectuosa, se activa el operando (d1)+1 y se almacena un cdigo de error en (s2)+1. Indicaciones detalladas acerca de los cdigos de error se encuentran en las siguientes instrucciones : Para los cdigos de errores hasta 4FFFH, se encuentran las indicaciones respectivas para la eliminacin de errores, en este manual (Cap. 13). Para los cdigos de error a partir de C001H se encuentran indicaciones detalladas en las instrucciones de servicio de los mdulos de ETHERNET del System Q.
11 50
OPEN
Ejemplo
OPEN El siguiente programa abre la conexin 1 del mdulo ETHERNET con la direccin cabezal X/ Y0 para la comunicacin TCP/IP.
INDICACIN
Plano de contactos (GX IEC Developer) En el siguiente ejemplo deben ajustarse previamente los parmetros con una herramienta de programacin. Un ejemplo, en el cual se transmiten los parmetros con la instruccin OPEN, se encuentra en la siguiente pgina.
Definicin de parmetros mediante GX Developer / GX IEC Developer
1 2
3 4 5 6 7
Lectura del estado de conexin (M0 = 1: Terminacin del establecimiento de la conexin 1) Lectura de solicitudes para establecimiento de conexin (M20 = 1: Solicitud del establecimiento de la conexin 1) Se genera un impulso de la seal para abrir la conexin. Indicacin de la fuente de parmetros (0000H = Definicin externa) Abertura de conexin 1 Se activa el M150 cuando se abri la conexin sin errores. Se activa el M151 cuando se present un error al abrir la conexin.
11 51
OPEN
Indicacin de los parmetros en los operandos (s2)+2 a (s2)+9
10
11
1 2
Lectura del estado de conexin (M0 = 1: Terminacin del establecimiento de la conexin 1) Lectura de solicitudes para establecimiento de conexin (M20 = 1: Solicitud del establecimiento de la conexin 1) 3 Se genera un impulso de la seal para abrir la conexin. 4 Indicacin de la fuente de parmetros (8000H = Parmetros en operandos (s2)+2 a (s2)+9)) 5 Entrada del tipo de conexin en (s2)+2 6 Entrada del N de puerto del mdulo ETHERNET en (s2)+3 7 Entrada de la direccin IP (10.97.85.223) de la estacin asociada en (s2)+4 y (s2)+5 8 Entrada del N de puerto de la estacin asociada en (s2)+6 9 Abertura de conexin 1 10 Se activa el M150 cuando se abri la conexin sin errores. 11 Se activa el M151 cuando se present un error al abrir la conexin.
11 52
OPEN
Listado de instrucciones IEC

1 2 3
4 9
10 11
Indicacin de los parmetros en los operandos (s2)+2 a (s2)+9
1 2 3
4 5 6 7 8 9
10 11
1 2
Lectura del estado de conexin (M0 = 1: Terminacin del establecimiento de la conexin 1) Lectura de solicitudes para establecimiento de conexin (M20 = 1: Solicitud del establecimiento de la conexin 1) 3 Se genera un impulso de la seal para abrir la conexin. 4 Indicacin de la fuente de parmetros (0000H = Externo, 8000H = Operandos (s2)+2 a (s2)+9)) 5 Entrada del tipo de conexin en (s2)+2 6 Entrada del N de puerto del mdulo ETHERNET en (s2)+3 7 Entrada de la direccin IP (10.97.85.223) de la estacin asociada en (s2)+4 y (s2)+5 8 Entrada del N de puerto de la estacin asociada en (s2)+6 9 Abertura de conexin 1 10 Se activa el M150 cuando se abri la conexin sin errores. 11 Se activa el M151 cuando se present un error al abrir la conexin.
11 53
OPEN
Definicin de parmetros mediante GX Developer / GX IEC Developer 1 2 3 4 9 10 11
Los parmetros se indican en los operandos (s2)+2 a (s2)+9 1 2 3 4 5 6 7 8 9 10 11
1 2
11 54
OPEN
Listado de instrucciones MELSEC

1 2 3
4 9
10
11
Los parmetros se indican en los operandos (s2)+2 a (s2)+9
1 2 3
4 5 6 7 8 9
10
11
1 2
11 55
CLOSE
11.3.5 CLOSE
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit s1 s2 d1
Palabra

Registro de archivo

Otros
Error Flag
Pasos
GX IEC Developer
Plano de contactos
GX Developer
11 56
CLOSE
Variables
Tipo de datos
Un
0 a FEH 1 a 16
Usuario
BIN 16 bits
s1
BIN 16 bits Sistema
(s2)+1
Operando de bit que se activa despus de la ejecucin de la instruccin CLOSE para un ciclo. Con el siguiente operando (d1)+1 se sealiza la terminacin defectuosa. Operando Significado Descripcin Indica la terminacin de la instruccin CLOSE. CON: Instruccin ejecutada DESC:Instruccin no ejecutada Indica si se present un error durante la ejecucin de la instruccin CLOSE. CON: Instruccin ejecutada con error DESC:Instruccin ejecutada sin error Rango de valores Determinacin mediante
d1
(d1)+0
Bit
Sistema
(d1)+1
11 57
CLOSE
Funcionamiento Cierre de conexin CLOSE Cierre de conexin
Con esta instruccin puede cerrarse la conexin indicada en s1 del mdulo ETHERNET con la direccin cabezal Un. Se termina la conexin. Con los operandos de bit (d1)+0 y (d1)+1 puede controlarse si se ha terminado la ejecucin de la instruccin CLOSE. El operando de bit (d1)+0 se activa cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin CLOSE. En el siguiente procesamiento de la instruccin END se repone nuevamente este operando de bit. El operando de bit (d1)+1 indica un error en la ejecucin de la instruccin CLOSE. En caso de una ejecucin sin errores, este operando de bit se mantiene repuesto. Sin embargo, en caso de un error se activa el (d1)+1 cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin CLOSE. En el siguiente procesamiento de la instruccin END se repone nuevamente el operando de bit indicado en (d1)+1. La siguiente ilustracin muestra el transcurso de seal en la ejecucin de la instruccin CLOSE:
Arranque Instruccin CLOSE
Terminacin de la instruccin CLOSE
La instruccin CLOSE se ejecuta cuando se cumple la condicin de entrada de la instruccin.
INDICACIN
La conexin no debe abrirse o bien cerrarse simultneamente mediante las seales de entrada y salida y las instrucciones OPEN o bien CLOSE. Esto puede causar uno fallo en el funcionamiento del mdulo.
Fuentes de error
Cuando se ejecut la instruccin CLOSE en forma defectuosa, se activa el operando (d1)+1 y se almacena un cdigo de error en (s2)+1. Indicaciones detalladas acerca de los cdigos de error se encuentran en las siguientes instrucciones : Para los cdigos de errores hasta 4FFFH, se encuentran las indicaciones respectivas para la eliminacin de errores, en este manual (Cap. 13). Para los cdigos de error a partir de C001H se encuentran indicaciones detalladas en las instrucciones de servicio de los mdulos de ETHERNET del System Q.
11 58
CLOSE
Ejemplo
CLOSE El siguiente programa cierre la conexin 1 del mdulo ETHERNET con la direccin cabezal X/Y0. Editores IEC (En la siguiente pgina se indica este ejemplo en el listado de instrucciones MELSEC y en el plano de contactos del GX Developer.)
Generacin del impulso cuando se cierra la conexin 1 mediante una estacin externa (M0 = 1: conexin 1 establecida)
Generacin del impulso cuando se cierra la conexin 1 en forma externa y cuando se establece la conexin con una instruccin OPEN (M150 = instruccin OPEN ejecutada sin errores Impulso en solicitud de cierre de conexin desde estacin propia (M123 = cierre de conexin 1)
Cierre de conexin 1
M210 = Se cierra la conexin 1
M202 = Instruccin CLOSE ejecutada sin errores
M203 = Instruccin CLOSE ejecutada con errores
Reposicin de M210 despus de la ejecucin de la instruccin CLOSE
11 59
CLOSE
INDICACIN
11 60
ERRCLR
11.3.6
ERRCLR
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Palabra

Registro de archivo

Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
GX Developer
RBMOVGE1
11 61
ERRCLR
Variables
Operando Significado Direccin cabezal del mdulo ETHERNET en el portador de componente (Se indican solamente las dos primeras posiciones de la direccin de 3 posiciones, por ejemplo, la direccin cabezal X/Y100 se ingresa como U10.) Rango de valores
Tipo de datos
Un
0 a FEH
Usuario
BIN 16 bits
(s1)+1
Sistema
s1 En funcin del valor ingresado, se elimina un cdigo de error almacenado en la memoria de bfer del mdulo y/o el LED ERR. del mdulo ETHERNET. A continuacin se encuentra una descripcin ms detallada.
(s1)+2
Error a eliminar
0000H 0001H a 0016H 0100H 0101H 0102H 0103H FFFFH 0000H o bien FFFFH
BIN 16 bits
Usuario
(s1)+3
Funcin
Seleccione entre la desactivacin del LED y la eliminacin del cdigo de error. Las funciones se describen detalladamente a continuacin. Se utiliza por el sistema
(s1)+4 a (s1)+7
rea de sistema
Sistema
Operando de bit que se activa despus de la ejecucin de la instruccin ERRCLR para un ciclo. Con (d1)+1 se indica un error durante la ejecucin. Operando Significado Descripcin Indica la terminacin de la instruccin ERRCLR. CON: Instruccin ejecutada DESC: Instruccin no ejecutada Indica si se present un error durante la ejecucin de la instruccin ERRCLR. CON: Instruccin ejecutada con error DESC:Instruccin ejecutada sin error Rango de valores Determinacin mediante
d1
(d1)+0
Bit
Sistema
(d1)+1
11 62
ERRCLR
Funcionamiento
Eliminar el error en la memoria de bfer y desactivar el LED ERR. ERRCLR Eliminacin de error La instruccin ERRCLR elimina un cdigo de error almacenado en la memoria de bfer de un mdulo ETHERNET. Cuando brilla el diodo luminoso ERR. en el lado frontal del mdulo, se desactiva este LED despus de la ejecucin de la instruccin ERRCLR. Adicionalmente pueden eliminarse con esta instruccin tambin las reas de memoria de bfer en las cuales se encuentra almacenado el estado de la comunicacin. El contenido de los operandos (s1)+2 y (s1)+3 determina la rea en la memoria de bfer que se elimina:
Error o rea de estado Contenido de los operandos (s1)+2 Error en arranque del mdulo 0000H 0001H a 0016H (Nmero de la conexin) 0100H Estado de los protocolos Estado de comunicacin Estado de recepcin de correo electrnico Estado de transmisin de correo electrnico 0101H 0102H 0103H (s2)+3 Accin ejecutada
Se elimina la direccin de memoria

de bfer 69H.
Se desactiva el LED ERR..

0000H
Eliminacin de la direccin de
Error en la abertura de una conexin
memoria de bfer en la cual se ingresa un cdigo de error para una conexin (7CH, 86H ...).
Se desactiva el LED ERR.. Se elimina la memoria de errores

(direcciones E3H a 174H). bfer de 178 H a 1FFH.
Memoria de errores
Se elimina la rea de memoria de Eliminacin de la rea de memoria

FFFFH de bfer de 5871H a 5B38H.
Eliminacin de la rea de memoria

de bfer de 5B39H a 5CA0H.
Se eliminan todas las direcciones previaTodos los errores almacenados o reas de estado FFFFH mente indicadas de memoria de bfer.
Se desactiva el LED ERR..
La ejecucin de la instruccin ERRCLR puede controlarse con los operandos de bits (d1)+0 y (d1)+1: El operando de bit (d1)+0 se activa cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin ERRCLR. En el siguiente procesamiento de la instruccin END se repone nuevamente el operando de bit indicado en (d1)+0. El operando de bit (d1)+1 indica un error en la ejecucin de la instruccin ERRCLR. En caso de una ejecucin sin errores, este operando de bit se mantiene repuesto. Sin embargo, en caso de un error se activa el (d1)+1 cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin ERRCLR. En el siguiente procesamiento de la instruccin END se repone nuevamente este operando.
Arranque Instruccin ERRCLR Operando de bit (d1)+0 Operando de bit (d1)+1
Terminacin de la instruccin ERRCLR
11 63
ERRCLR
Fuentes de error
Cuando se present un error en la ejecucin de la instruccin ERRCRL, se activa el operando (d1)+1 y se almacena un cdigo de error en (s1)+1. Indicaciones detalladas acerca de los cdigos de error se encuentran en las siguientes instrucciones : Para los cdigos de errores hasta 4FFFH, se encuentran las indicaciones respectivas para la eliminacin de errores, en este manual (prrafo 13). Para los cdigos de error a partir de C001H se encuentran indicaciones detalladas en las instrucciones de servicio de los mdulos de ETHERNET del System Q.
11 64
ERRCLR
Ejemplo
ERRCLR Con el siguiente programa se elimina un cdigo de error ingresado para la conexin 1. El mdulo ETHERNET tiene la direccin cabezal X/Y0. Editores IEC (En la siguiente pgina se indica este ejemplo en el listado de instrucciones MELSEC y en el plano de contactos del GX Developer.)
Eliminar el cdigo de error para la conexin 1 (ingresar 1H en (s1)+2)
Definir la funcin: Eliminar el cdigo de error y desactivar el LED ERR. (ingresar 0H en (s1)+3)
Activacin de la condicin de ejecucin de la instruccin ERRCLR
Ejecucin de la instruccin ERRCLR
Cuando se ejecut la instruccin ERRCLR sin error alguno, se elimina el registro de datos D100 que sirve como memoria para el cdigo de error de esta instruccin. En caso de una ejecucin defectuosa de la instruccin ERRCLR se ingresa en D100 el cdigo de error de la instruccin. Reposicin de la condicin de ejecucin de la instruccin ERRCLR
INDICACIN
11 65
ERRCLR
11 66
ERRRD
11.3.7
ERRRD
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Palabra

Registro de archivo

Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
GX Developer
11 67
ERRRD
Variables
Tipo de datos
Un
0 a FEH
Usuario
BIN 16 bits
(s1)+1
Sistema
s1
(s1)+2
En funcin del valor ingresado se lee un cdigo de error almacenado en la memoria de bfer del mdulo ETHERNET: 0000H) Cdigo que se ingresa Cdigo de error a en un arranque defectuoso del mdulo en la direccin de leer memoria de bfer 69H
BIN 16 bits 0000H 0001H a 0016H
Usuario
0001H a 0016H: Cdigo de error

para la conexin respectiva (direccin de memoria de bfer 7CH, 86H ...) (s1)+3 Funcin Lectura del ltimo cdigo de error presentado Contiene el cdigo de error transmitido por el mdulo ETHERNET. 0000H = Sin errores Valores diferentes a 0000H: Cdigo de error Se utiliza por el sistema
0000H
(s1)+4
Cdigo de error ledo
Sistema
(s1)+5 a (s1)+7
rea de sistema
Sistema
Operando de bit que se activa despus de la ejecucin de la instruccin ERRRD para un ciclo. Con (d1)+1 se indica un error durante la ejecucin. Operando Significado Descripcin Indica la terminacin de la instruccin ERRRD. CON: Instruccin ejecutada DESC: Instruccin no ejecutada Indica si se present un error durante la ejecucin de la instruccin ERRRD. CON: Instruccin ejecutada con error DESC:Instruccin ejecutada sin error Rango de valores Determinacin mediante
d1
(d1)+0
Bit
Sistema
(d1)+1
11 68
ERRRD
Funcionamiento
Lectura del cdigo de error del mdulo ETHERNET ERRRD Lectura del cdigo de error
La instruccin ERRCLR lee un cdigo de error almacenado en la memoria de bfer de un mdulo ETHERNET. En el operando (s1)+2 se indica de cul direccin de la memoria de bfer debe leerse un cdigo de error. Con Un se indica la direccin cabezal del mdulo ETHERNET. La ejecucin de la instruccin ERRRD puede controlarse con los operandos de bits (d1)+0 y (d1)+1: El operando de bit (d1)+0 se activa cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin ERRRD. En el siguiente procesamiento de la instruccin END se repone nuevamente este operando de bit. El operando de bit (d1)+1 indica un error en la ejecucin de la instruccin ERRRD. En caso de una ejecucin sin errores, este operando de bit se mantiene repuesto. Sin embargo, en caso de un error se activa el (d1)+1 cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin ERRRD. En el siguiente procesamiento de la instruccin END se repone nuevamente este operando. La siguiente ilustracin muestra el transcurso de seal en la ejecucin de la instruccin ERRRD:
Arranque Instruccin ERRRD Operando de bit (d1)+0 Operando de bit (d1)+1
Terminacin de la instruccin ERRRD
Fuentes de error
Cuando se presenta un error en la ejecucin de la instruccin ERRRD, se activa el operando (d1)+1 y se almacena un cdigo de error en (s1)+1. Indicaciones detalladas acerca de los cdigos de error se encuentran en las siguientes instrucciones : Para los cdigos de errores hasta 4FFFH, se encuentran las indicaciones respectivas para la eliminacin de errores, en este manual (Cap. 13). Para los cdigos de error a partir de C001H se encuentran indicaciones detalladas en las instrucciones de servicio de los mdulos de ETHERNET del System Q.
11 69
ERRRD
Ejemplo ERRRD
Con el siguiente programa se lee el cdigo de error que se ingresa cuando se presenta un error al abrir la conexin 1. El mdulo ETHERNET tiene la direccin cabezal X/Y0. Editores IEC (En la siguiente pgina se indica este ejemplo en el listado de instrucciones MELSEC y en el plano de contactos del GX Developer.)
Lectura del cdigo de error para la conexin 1 (ingresar 1H en (s1)+2)
Definir la funcin: Lectura del ltimo cdigo de error (ingresar 0H en (s1)+3)
Activacin de la condicin de ejecucin de la instruccin ERRRD
Ejecucin de la instruccin ERRRD
Cuando se ejecut la instruccin ERRRD sin error alguno, se elimina el registro de datos D101 que sirve como memoria para el cdigo de error de esta instruccin. En caso de una ejecucin errnea de la instruccin ERRRD se ingresa en D100 el cdigo de error de la instruccin. Reposicin de la condicin de ejecucin de la instruccin ERRRD
INDICACIN
11 70
ERRRD
11 71
UINI
11.3.8 UINI
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Palabra

Registro de archivo

Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
GX Developer
Variables
Tipo de datos
Un
0 a FEH
Usuario
BIN 16 bits
11 72
UINI
Variables
Operando Significado Rango de valores
Tipo de datos
(s1)+1
Sistema
(s1)+2
s1
Los bits 0 y 1 de este operando de palabra sirven para el ajuste de las caractersticas de conexin. Bit 0: Modificacin de la direccin IP de la estacin local (La nueva direccin se indica en (s1)+3 y (s1)+4.) 0: Sin modificacin de la direccin IP Seleccin de las 1: Modificacin de la direccin IP modificaciones Bit 1: Modificacin de los ajustes de operacin (Los nuevos ajustes se indican en (s1)+5.) 0: Sin modificacin de los ajustes 1: Modificacin de los ajustes Los dems bits (b2 a b15) deben ajustarse en 0.
0000H a 0003H
BIN 16 bits
(s1)+3 (s1)+4
Direccin IP de la Nueva direccin IP de la estacin 00000001H a estacin local local FFFFFFFEH Con los diferentes bits de este operando de palabra se definen los ajustes. Bit 1: Codificacin de datos en la comunicacin 0: Cdigo binario 1: Cdigo ASCII Bit 5: Trama de transmisin 0: Trama ETHERNET 1: Trama segn IEEE802.3 Bit 6: Habilitacin de las modificaciones de programa de la CPU en el modo de operacin RUN 0: Sin autorizacin de las modificaciones 1: Autorizacin de las modificaciones Bit 8: Tiempo de espera 0: Sin espera de la abertura de una conexin (con una CPU detenida no puede comunicarse) 1: Esperar siempre por la abertura de una conexin (comunicacin posible con CPU detenida) Los dems bits de este operando deben ajustarse en 0.
Usuario
(s1)+5
Ajustes de operacin
11 73
UINI
Variables
Rango de valores
Tipo de datos
Operando de bit que se activa despus de la ejecucin de la instruccin UINI para un ciclo. Con (d1)+1 se indica un error durante la ejecucin. Operando Significado Descripcin Indica la terminacin de la instruccin UINI. CON: Instruccin ejecutada DESC: Instruccin no ejecutada Indica si se present un error durante la ejecucin de la instruccin UINI. CON: Instruccin ejecutada con error DESC:Instruccin ejecutada sin error Rango de valores Determinac in mediante
d1
(d1)+0
Bit
Sistema
(d1)+1
INDICACIN
En caso que debe inicializarse solamente el mdulo (sin modificacin de la direccin IP de la estacin local o de los ajustes de operacin), debe ingresarse el valor 0 en el operando (s1)+2 antes de ejecutar la instruccin UINI. En la inicializacin se eliminan las informaciones de direcciones de otras estaciones en el mdulo ETHERNET y se posibilita nuevamente el intercambio de datos. Se activa nuevamente la entrada X19 despus de terminar la inicializacin.
Funcionamiento
Nueva inicializacin del mdulo ETHERNET UINI Arranque de la inicializacin
Con la instruccin UINI se inicializa nuevamente el mdulo Ethernet indicado en Un. Con los operandos de bit (d1)+0 y (d1)+1 puede controlarse la ejecucin de la instruccin UINI: El operando de bit (d1)+0 se activa cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin UINI. En el siguiente procesamiento de la instruccin END se repone nuevamente el operando de bit indicado en d1. El operando de bit (d1)+1 indica un error en la ejecucin de la instruccin UINI. En caso de una ejecucin sin errores, este operando de bit se mantiene repuesto. Sin embargo, en caso de un error se activa el (d1)+1 cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin UINI. En el siguiente procesamiento de la instruccin END se repone nuevamente este operando. La siguiente ilustracin muestra el transcurso de seal en la ejecucin de la instruccin UINI:
Programa cclico Instruccin UINI
Ciclo
Instruccin END
Ciclo
Instruccin END
Ciclo
Instruccin END
Ejecucin de la instruccin UINI
Operando de bit (d1)+0 Operando de bit (d1)+1 Solicitud de nueva inicializacin
Se activa en caso de un error
Inicializacin del mdulo
11 74
UINI
INDICACIONES
Por favor, observe los siguientes puntos en la nueva inicializacin del mdulo ETHERNET (De otro modo pueden surgir errores en la comunicacin de datos con los mdulos externos.) - Asegrese de haber terminado todas las comunicaciones pendientes con los mdulos externos y cierre todas las conexiones antes de inicializar nuevamente el mdulo ETHERNET. - Durante la ejecucin de la instruccin UINI no deben escribirse datos (por ejemplo, con una instruccin TO) directamente en la memoria de bfer. No solicite otra inicializacin mientras se ejecuta ya una instruccin UINI - En caso de modificacin de la direccin IP del mdulo ETHERNET, deben reponerse los mdulos externos. (Cuando un mdulo externo almacena la direccin ETHERNET de un mdulo con el cual comunica, no puede continuarse la comunicacin despus de la modificacin de la direccin IP.)
Fuentes de error
Cuando se present un error en la ejecucin de la instruccin UINI, se activa el operando (d1)+1 y se almacena un cdigo de error en (s1)+1. Indicaciones detalladas acerca de los cdigos de error se encuentran en las siguientes instrucciones : Para los cdigos de errores hasta 4FFFH, se encuentran las indicaciones respectivas para la eliminacin de errores, en este manual (Cap. 13). Para los cdigos de error a partir de C001H se encuentran indicaciones detalladas en las instrucciones de servicio de los mdulos de ETHERNET del System Q.
11 75
Ejemplo
UINI Con el siguiente programa se inicializa nuevamente el mdulo ETHERNET con la direccin cabezal X/Y0 (rango de direcciones de X/Y0 a X/Y1F).
INDICACIONES
En este programa de ejemplo se utilizan solamente las conexiones 1 y 2. En las dems conexiones deben procesarse las seales correspondientes del programa. En los editores IEC del GX IEC Developer deben definirse las variables en el cabezal de la Unidad de Organizacin de Programa (POE). Sin definicin de variables se indica un error en el control o bien en la compilacin del programa. Mayores informaciones se encuentran en el Cap. 3.5.2 Direccionamiento de secuencia de bits y registro en el GX IEC Developer de estas instrucciones de programacin.
Lectura del estado de conexin (M0 = 1: Conexin 1 abierta M1 = 1: Conexin 2 abierta)
M123 = 1: Arranque de nueva inicializacin
X19 =1: Terminacin de la inicializacin del Seleccin de la modificacin (modificar los ajustes de operacin)
Carga de los ajustes actuales de operacin
Autorizacin de las modificaciones en el modo de operacin RUN
Nueva inicializacin del mdulo ETHERNET
M260 = 1: Terminacin de la inicializacin
Procesamiento cuando se ha ejecutado la instruccin UINI sin errores
Procesamiento cuando se ha ejecutado la instruccin UINI con errores
Reposicin de la condicin de ejecucin de la instruccin UINI
M260 se activa cuando la nueva inicializacin se ejecut exitosamente
11 76
UINI
Instrucciones IEC y MELSEC Los operandos y las instrucciones se explican con mayor detalle en el ejemplo de programa para el plano de contacto del GX IEC Developer.
Lista de instrucciones IEC Lista de instrucciones MELSEC
Plano de contactos (GX Developer) Los operandos y las instrucciones se explican con mayor detalle en el ejemplo de programa para el plano de contacto del GX IEC Developer.
11 77
UINI
11.4
Funcin Definicin de las estaciones para la operacin dplex
Instruccin MELSEC en el Editor MELSEC J.PAIRSET
Instruccin MELSEC en el editor IEC PAIRSET_M
11 78
PAIRSET
11.4.1
PAIRSET
CPU
1
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Solamente para Q4AR

Operandos MELSEC Q
Registro de archivo
Otros
Error Flag
Pasos
s1
SM0
GX IEC Developer
Plano de contactos
GX Developer
Variables
Operando Jn
Valor de comando Nmero de la red (1 a 239)
Tipo de datos
s1
Direccin incial del rango de operandos en el cual se almacenan los ajustes para formacin de pares BIN 16 bits Se pueden utilizar los registros de archivo (R, ZR) o los operandos T, ST, C, D y W del rango detentivo. En los registros de archivo se requiere una tarjeta de memoria.
11 79
Funcionamiento
Combinacin en pares de las estaciones PAIRSET Determinacin para formacin de pares Con esta instruccin se indica el rango de operandos en el cual se determinan las estaciones que se conectan en la operacin dplex. Estructura del rango de operandos con los ajustes El ajuste de las estaciones en el rango de operandos indicado en s1, no puede ejecutarse con un programa de procesamiento. Los datos deben almacenarse previamente con un dispositivo de programacin en la CPU del PLC. Se ocupan cuatro palabras sin importar la cantidad de las estaciones conectadas. Solamente dos estaciones con nmeros consecutivos de estaciones pueden combinarse en pares. Para una combinacin de pares debe activarse el bit que indica la estacin con el nmero de estacin en el rango de operandos indicado en s1. Cada bit en el rango de operandos (s1)+0 a (s1)+3 presenta un nmero de estacin entre 1 y 64:
Operando (s1)+0 (s1)+1 (s1)+2 (s1)+3 Bits b15 16 32 48 64 b14 15 31 47 63 b13 14 30 46 62 b12 13 29 45 61 b11 12 28 44 60 b10 11 27 43 59 b9 10 26 42 58 b8 9 25 41 57 b7 8 24 40 56 b6 7 23 39 55 b5 6 22 38 54 b4 5 21 37 53 b3 4 20 36 52 b2 3 19 35 51 b1 2 18 34 50 b0 1 17 33 49
INDICACIONES
La instruccin PAIRSET es vlida exclusivamente para las estaciones de control. Ajustes invlidos en una estacin normal. Cuando en un control redundante con Q4ARCPUs, el mdulo de red del sistema activo no puede comunicarse ms debido a una interrupcin de lnea, se conmuta al sistema de reserva cuando se ejecuta la instruccin PAIRSET.
Ejemplo
PAIRSET Las estaciones 1 y 2, as como 2 y 5 de un sistema redundante deben combinarse en pares:

1 Mp1 (sistema activa) Par 1 Ns2 (sistema de 1 Ns3
QnACPU AJ71 QLP21
A61RP AJ71 AS92R Q4RCPU A6RAF Q4RCPU AS92R AJ71 A61RP QLP21 QLP21
N 1 de red
QnACPU AJ71 QLP21
A61RP AJ71 AS92R Q4RCPU A6RAF Q4RCPU AS92R AJ71 A61RP QLP21 QLP21
1 Ns6
1 Ns5 (sistema de reserva)
Par
1 Ns4 (sistema activa)
11 80
PAIRSET
Os ajustes para las formaciones de pares se almacenan en los registros de datos D0 a D3. En D0 se activa el b1 (para la conexin de las estaciones 1 y 2) y el b4 (para la conexin de las estaciones 4 y 5):
Operando D0 D1 D2 D3 Bits b15 0 0 0 0 b14 0 0 0 0 b13 0 0 0 0 b12 0 0 0 0 b11 0 0 0 0 b10 0 0 0 0 b9 0 0 0 0 b8 0 0 0 0 b7 0 0 0 0 b6 0 0 0 0 b5 0 0 0 0 b4 1 0 0 0 b3 0 0 0 0 b2 0 0 0 0 b1 1 0 0 0 b0 0 0 0 0
INDICACIN
11 81
PAIRSET
11.5
Funcin Transferencia de parmetros de red hacia la estacin maestra (serie A) Transferencia de red hacia la estacin maestra y arranque del intercambio de datos (System Q) Transferencia de parmetros para la actualizacin automtica (serie A) Lectura de datos de la memoria de bfer de un mdulo de enlace CC de otra estacin o desde la CPU del PLC de esta estacin Escritura de datos en la memoria de bfer de un mdulo de enlace CC en otra estacin o en la CPU del PLC de esta estacin Lectura de datos bajo aplicacin de un intercambio de la memoria de bfer de una estacin inteligente Entrada de datos con ejecucin de un intercambio en la memoria de bfer de una estacin inteligente Escritura de datos en la memoria con actualizacin automtica Lectura de la memoria con actualizacin automtica
Instruccin MELSEC en el Editor MELSEC G.RLPA GP.RLPA G.RLPASET GP.RLPASET G.RRPA G.RRPA G.RIRD GP.RIRD G.RIWT GP.RIWT G.RIRCV GP.RIRCV G.RISEND GP.RISEND G.RITO GP.RITO G.RIFR GP.RIFR
Instruccin MELSEC en el editor IEC RLPA_MD RLPA_P_MD RLPASET_MD RLPASET_P_MD RRPA_MD RRPA_P_MD RIRD_MD RIRD_P_MD RIWT_MD RIWT_P_MD RIRCV_MD RIRCV_P_MD RISEND_MD RISEND_P_MD RITO_MD RITO_P_MD RIFR_MD RIFR_P_MD
11 82
RLPA (serie A)
11.5.1
RLPA (serie A)
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X n1 d1 d2

Largo de bloque
Constante K
Y M
H P (16#)
ndice
Pasos
Operandos MELSEC A
Punter Nivel o
Carry Flag M9012
Error Flag M9011
23
GX IEC Developer
Plano de contactos
GX Developer
Mayores indicaciones para la programacin de las instrucciones extendidas de los editores MELSEC se encuentran en el Cap. 3.3 de este manual.
11 83
RLPA (serie A)
Variables
Operando Significado Direccin cabezal del mdulo de enlace CC en el portador de componente (Se indican solamente las primeras dos posiciones de la direccin de 3 posiciones. Ejemplo: Direccin cabezal X/Y100 -> 10H) Primer operando del rango con parmetros de red Operando Significado Descripcin Rango de valores Rango de valores
Definicin del contenido mediante Usuario
Tipo de datos
0 a FEH
BIN 16 bits
[(d)1+0]= 0: Sin operacin

(d1)+0 Operacin sincronizada Cantidad de estaciones conectadas Informaciones de estacin (1a estacin) Vase la tabla en la siguiente pgina (d1)+3 Informaciones de estacin (2a estacin) Vase la tabla en la siguiente pgina BIN 16 bits Cantidad de operandos que se reemplazan entre la estacin maestra y una estacin local o inteligente. En funcin del mdulo utilizado sincronizada
[(d1)+0] = 1: Operacin
sincronizada Indique aqu la cantidad de estaciones esclavas conectadas en la estacin maestra de enlace CC.
01
Usuario
(d1)+1
1 a 64
(d1)+2
Informaciones de estacin (ltima estacin) d1 1a Tamao del bfer de e transmisin s t Tamao del a bfer de c recepcin . l o c a l
Usuario
Cantidad de operandos del bfer Tamao del con actualizacin automtica para bfer con la comunicacin entre la estacin actualizacin maestra y la estacin local/ automtica inteligente. Tamao del bfer de transmisin Tamao del bfer de recepcin Tamao del bfer con actualizacin automtica
(d1)+(n-2) l i m a (d1)+(n-1) e s t a c (d1)+n .
Como en estacin 1
En funcin del mdulo utilizado
d2
Operando de bit que se activa despus de la ejecucin de la instruccin RLPA para un ciclo.
01
Sistema
Bit
Cantidad de operandos para d1: En d1 se ocupan dos operandos para la seleccin de la operacin sincronizada en (d1)+0 y la indicacin de la cantidad de estaciones en (d1)+1. Cada estacin necesita un operando para las informaciones de estado. Adicionalmente deben reservarse tres operandos para la definicin del tamao de bfer para cada estacin local o inteligente.
11 84
RLPA (serie A)
Informaciones de estado Para cada estacin se reserva una palabra ((d1)+2, (d1)+6, (d1)+10, ...) dentro del parmetro con indicaciones detalladas acerca del tipo de estacin:
Significado
Descripcin
Rango de valores
b15
b12 b11
b8 b7
b0
Tipo de estacin Estaciones ocupadas
Nmero de estacin
0: Estacin de entrada/salida descentralizada 1: Estacin descentralizada Informaciones de estacin 2: Estacin inteligente (incl. estaciones locales y
Nmero de estacin en el rango de 1 a 64 b0 a b7: 1 64 (01H 40H) b8 a b11: 14 b12 a b15: 02
Indicacin de la cantidad de estaciones ocupadas por el mdulo de enlace CC 1: 1 estacin ocupada 2: 2 estaciones ocupadas 3: 3 estaciones ocupadas 4: 4 estaciones ocupadas
11 85
RLPA (serie A)
Funcionamiento Ajuste de parmetros de una red de enlace CC RLPA Ajuste de parmetros
Con la instruccin RLPA se transmiten los ajustes (d1) hacia la red de enlace CC en la estacin maestra (n). INDICACIN
La instruccin RLPA debe utilizarse solamente para ajustar la operacin sincronizada, la cantidad de estaciones conectadas, las informaciones de estado o bien el tamao del bfer de transmisin y recepcin y del bfer con actualizacin automtica. Todos los dems parmetros se ajustan en la ejecucin de la instruccin RLPA en funcin de sus valores estndares. Al aplicar los parmetros simultneamente con la instruccin RLPA y las instrucciones TO, no se consideran los ajustes transmitidos con las instrucciones TO.
Cuando se defini la estacin local como estacin local/inteligente, debe definirse el tamao del bfer de transmisin y recepcin y del bfer con actualizacin automtica en d1. En una estacin descentralizada de entrada/salida o bien descentralizada, no deben indicarse estas informaciones. La siguiente ilustracin muestra un ejemplo:
Estacin maestra Resistencia de carga
Estacin intel. Estacin de entrada/salida
Estacin descentralizada
Estacin intel.
Resistencia de carga Estacin inteligente (primer mdulo)
Informaciones de estado
Estacin de entrada/salida Estacin descentralizada Estacin inteligente (segundo mdulo) Tamao del bfer de transmisin Tamao del bfer de recepcin Tamao del bfer con actual. autom. Tamao del bfer de transmisin Tamao del bfer de recepcin Tamao del bfer con actual. autom.
Ajustes para el primer mdulo
Ajustes para el segundo mdulo
Para estas estaciones no deben ajustarse los tamaos de bfer. Los ajustes para las estaciones inteligentes se ingresan sucesivamente. La entrada para las estaciones inteligentes empieza en d1 con el primer operando libre despus de las informaciones de estado.
INDICACIONES
Para el tamao del bfer de transmisin/recepcin deben indicarse 7 palabras ms de las que se requieren para el intercambio de datos. Al bfer con actualizacin automtica se le asigna automticamente el tamao requerido por el mdulo especial. En estaciones inteligentes que no soportan la actualizacin automtica o bien en las cuales no se utiliza esta funcin, debe ingresarse el valor 0 para el tamao del bfer con actualizacin automtica.
En caso de ejecutar nuevamente la instruccin RLPA en el modo de operacin RUN despus del ajuste de los parmetros de red para modificar estos parmetros de red, no se utilizan estos nuevos ajustes para la comunicacin con las estaciones esclavas. Solamente despus de la detencin de la CPU de la serie A (modo DETENCIN/PAUSA) y la conmutacin al modo de operacin RUN, se ejecuta el intercambio de datos con las estaciones esclavas con los nuevos parmetros. La ejecucin de la instruccin RLPA arranca automticamente la transferencia de datos. Al ejecutar la instruccin RLPA, debe integrarse un bloqueo en el programa a travs de las seales de entrada Xn0 (error de mdulo) y XnF (mdulo disponible).
11 86
RLPA (serie A)
Condiciones de ejecucin Al programar la instruccin RLPA en combinacin con una instruccin LEDA, se ejecuta la instruccin RLPA mientras se mantiene activada la condicin de ejecucin de la instruccin LEDA. Sin embargo, en la aplicacin de una instruccin LEDB se ejecuta la instruccin RLPA solamente con flanco ascendente de la condicin de ejecucin.
11 87
RLPA (serie A)
Ejemplo RLPA
El programa de ejemplo transmite los siguientes parmetros de red hacia la estacin maestra con la direccin cabezal de entrada/salida X/Y000.
Parmetros Operacin sincronizada Cantidad de estaciones conectadas Tipo de estacin Informaciones de estado Estaciones ocupadas Nmero de estacin Tamao del bfer de transmisin Tamao del bfer de recepcin Ajuste Activado 1 mdulo Estacin inteligente 1 estacin N 1 128 palabras 128 palabras Valor 1 1 2 1 1 80H 80H 600H D1003 D1004 D1005 D1002 Operando utilizado D1000 D1001
Tamao del bfer con actualizacin automtica 960 palabras
Editores IEC (En la siguiente pgina se indica este ejemplo en el listado de instrucciones MELSEC y en el plano de contactos del GX Developer.)
Ingresar el ajuste para la operacin sincronizada en (d1)+0
Ingresar la cantidad de conexiones conectadas en (d1)+1
En (d1)+2 se ingresan los ajustes de estacin
Definir el tamao del bfer de transmisin
Ajuste del tamao del bfer de recepcin
Tamao del bfer con actualizacin automtica
Transferencia de parmetros hacia la estacin maestra
11 88
RLPA (serie A)
11 89
RLPASET (System Q)
11.5.2 RLPASET (System Q)
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit s1 s2 s3 s4 s5 d
Palabra

Registro de archivo

Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
R B M O V M E 1 , R B M O V KE1, RBMOVIE1
GX Developer
11 90
RLPASET (System Q)
Variables
Operando Significado Direccin cabezal del mdulo de enlace CC en el portador de componente (Se indican solamente las primeras dos posiciones de la direccin de 3 posiciones. Ejemplo: Direccin cabezal X/ Y100 -> 10H) Rango de valores
Tipo de datos
Un
0 a FEH
Usuario
BIN 16 bits
Primer operando del rango con informaciones para la ejecucin de la instruccin Operando Significado Descripcin Indica si se present un error durante el procesamiento de la instruccin: 0000H) Procesamiento sin errores Cada valor diferente a 0000H: Se present un error en el procesamiento. Con los primeros cuatro bits de este operando se indica, cules de los ajustes ingresados en s2 a s5 resultan vigentes: Bit 0 = 1: Ajuste de estaciones esclavas (s2) Bit 1 = 1:Ajuste para estaciones reservadas (s3) Bit 2 = 1:Ajuste para omisin de estaciones perturbadas (s2) Bit 3 = 1:Ajuste bfer de transmisin, recepcin y de actualizacin automtica (s5) Se asumen los valores estndares para los ajustes marcados como no vigentes. s1 (s1)+2 Cantidad de mdulos conectados Cantidad de intentos de repeticin Cantidad de mdulos con reintegracin automtica Indicacin de mdulos descentralizados/locales conectados (incl. estaciones reservadas) Indicacin de la cantidad de intentos para retomar la comunicacin con una estacin defectuosa Indicacin de la cantidad de mdulos conectados, descentralizados y locales que pueden integrarse automticamente en el intercambio de datos despus de un fallo dentro de un ciclo de enlace. Indicacin del estado que debe asumirse para el intercambio de datos cuando se detiene la CPU del PLC de la estacin maestra. 0: Detencin 1: Continuacin Direccin 1 a 64 Rango de valores Determinacin mediante
(s1)+0
Sistema
(s1)+1
Alcance de los ajustes
0aF
(s1)+3
1a7 Usuario
(s1)+4
1 a 10
(s1)+5
Comportamiento en caso de detencin de la CPU del PLC
01
(s1)+6
Seleccin entre modo sincronizada y asincronizada 0: El intercambio de datos no se ejecuta sincronizadamente con Sincronizacin de el programa de ejecucin. exploracin 1: El intercambio de datos se ejecuta sincronizadamente con la ejecucin del programa de ejecucin. Tiempo de retardo Intervalo para exploracin del enlace (unidad: 50 s)
01
(s1)+7
0 a 100
11 91
RLPASET (System Q)
Variables
Operando Significado Primer operando del rango con ajustes para estaciones esclavas Operando Significado Ajustes para estacin 1 Ajustes para estacin 2 Ajustes para estacin 63 Ajustes para estacin 64 Descripcin
Rango de valores
Tipo de datos
Determinacin mediante
(s2)+0 s2 (s2)+1 (s2)+62 (s2)+63
Direccin Vase la tabla en Seite 94 Aplique el ajuste para tal cantidad de mdulos que corresponde a la cantidad de mdulos conectados (s1)+2. Usuario
Primer operando del rango con ajustes para estaciones a reservar Los ajustes deben aplicarse hasta el nmero ms grande de estacin que se indic en s2. Operando Significado Ajustes para estaciones 1 16 Ajustes para estaciones 17 32 Ajustes para estaciones 33 48 Ajustes para estaciones 49 64 Para cada estacin que debe reservarse, se aplica el bit correspondiente (vase la tabla en Seite 94). En mdulos que ocupan ms de una estacin, se activa el bit que corresponde al primer nmero de estacin ocupado. En el ajuste previo no se reserv ninguna estacin. Direccin Descripcin Determinacin mediante
(s3)+0 s3
(s3)+1
Usuario
(s3)+2
(s3)+3
Primer operando del rango con ajustes para la omsin de las estaciones defectuosas Los ajustes deben aplicarse hasta el nmero ms grande de estacin que se indic en s2. Operando Significado Ajustes para estaciones 1 16 Ajustes para estaciones 17 32 Ajustes para estaciones 33 48 Ajustes para estaciones 49 64 Descripcin Determinacin mediante
(s4)+0 s4
(s4)+1
(s4)+2
(s4)+3
Para cada estacin cuyos aviso de error deben omitirse, se aplica el bit correspondiente (vase la tabla en Seite 94). En mdulos que ocupan ms de una estacin, se activa el bit que corresponde al primer nmero de estacin ocupado. En caso que una estacin est marcada como ocupada y simultneamente deben omitirse los avisos de error, la reservacin presenta una mayor prioridad. En el ajuste previo no se seleccion ninguna estacin.
Direccin
Usuario
11 92
RLPASET (System Q)
Variables
Tipo de datos
Primer operando del rango con ajustes para el tamao de bfer Se han de aplicar los ajustes par las estaciones que se definieron en s2 como estaciones locales o inteligentes. Empiece con el nmero de estacin ms pequeo. Operando Significado Descripcin Rango de valores Definicin del contenido mediante
(s5)+0
Tamao del bfer de transmisin
(s5)+1
s5
1. Tamao del bfer de M recepcin d u lo
0H) Sin bfer Indicacin del tamao de bfer que 40H a 1000H (64 a se utiliza para la comunicacin de 4096 la estacin maestra con una estapalabras) cin local o inteligente. El bfer de transmisin y el bfer Ajuste previo: 40H de recepcin puede presentar conjuntamente un volumen mx. de 0H) Sin bfer 4096 palabras (1000H). 40 a 1000 La memoria de bfer para la comu- H(64 a H nicacin debe tener el tamao de 4096 los datos a transmitir/recibir ms 7 palabras) palabras respectivamente. Ajuste previo: 40H Direccin
(s5)+2
Cantidad de operandos del bfer con actualizacin automtica para la comunicacin entre la estacin 0H) Sin bfer maestra y la estacin local/ 80H a 1000H Tamao del inteligente. (128 a bfer con 4096 El tamao del bfer con actualizacin palabras) actualizacin automtica debe automtica corresponder a la cantidad de Ajuste previo: 80H datos prevista para el intercambio de datos con las estaciones inteligentes.
Usuario
(s5)+75
(s5)+76
(s5)+77
Tamao del bfer de 2 transmisin 6 Tamao del M bfer de recepcin d u Tamao del lo bfer con actualizacin automtica
Como en primer mdulo
Operando de bit que se activa despus de la ejecucin de la instruccin RLPASET para un ciclo. Con (d)+1 se indica un error durante la ejecucin. Operando Significado Descripcin Indica la terminacin de la instruccin RLPASET. CON: Instruccin ejecutada DESC: Instruccin no ejecutada Indica si se present un error durante la ejecucin de la instruccin RLPASET. CON: Instruccin ejecutada con error DESC:Instruccin ejecutada sin error Rango de valores Definicin del contenido mediante
(d)+0
01
Bit
Sistema 01
(d)+1
11 93
RLPASET (System Q)
Ajuste de estaciones esclavas
Para cada estacin se reserva una palabra ((s2)+0 a (s2)+63) dentro del parmetro con indicaciones detalladas acerca del tipo de estacin:
Significado Descripcin Rango de valores
b15
b12 b11
b8 b7
b0
Tipo de estacin Estaciones ocupadas
Nmero de estacin
0: Estacin de entrada/salida descentralizada 1: Estacin descentralizada Ajustes para las diferentes estaciones 2: Estacin inteligente (incl. estaciones locales y
Nmero de estacin en el rango de 1 a 64 b0 a b7: 1 64 (01H 40H) b8 a b11: 14 b12 a b15: 02
Indicacin de la cantidad de estaciones ocupadas por el mdulo de enlace CC 1: 1 estacin ocupada 2: 2 estaciones ocupadas 3: 3 estaciones ocupadas 4: 4 estaciones ocupadas
Los ajustes previos para (s2)+0 a (s2)+63 son 0101H a 0140H. (N de estacin 1 a 64, una estacin ocupada, estacin de entrada/salida descentralizada)
Indicacin del nmero de estacin en s3 y s4 Cada bit de los cuatro operandos de palabra respectivamente ocupados para s3 y s4, representa una estacin:
Bit Operando b15 (s3)+0 (s4)+0 (s3)+1 (s4)+1 (s3)+2 (s4)+2 (s3)+3 (s4)+3 16 32 48 64 b14 15 31 47 63 b13 14 30 46 62 b12 13 29 45 61 b11 12 28 44 60 b10 11 27 43 59 b9 10 26 42 58 b8 9 25 41 57 b7 8 24 40 56 b6 7 23 39 55 b5 6 22 38 54 b4 5 21 37 53 b3 4 20 36 52 b2 3 19 35 51 b1 2 18 34 50 b0 1 17 33 49
Die Zahlen 1 bis 64 stehen fr die Stationsnummern. Se selecciona una estacin mediante activacin del bit correspondiente.
11 94
RLPASET (System Q)
Funcionamiento
Ajuste de parmetros de una red de enlace CC RLPASET Ajuste de parmetros
CPU del PLC
Mdulo maestro
RLPASET
Parmetros de red
1. Memoria de operandos 4. 2. Resultado de la ejecucin
3. Arranque del intercambio de datos
1. Con la instruccin RLPASET se transmiten los parmetros de red (s1 a s5) hacia la estacin maestra (Un). 2. El mdulo maestro controla los parmetros ajustados. 3. Cuando estos estn correctos, se inicia el intercambio de datos. 4. Se activa el operando d. Solamente una instruccin RLPASET puede ejecutarse durante un perodo determinado. Operandos ocupados La siguiente cantidad de operandos se ocupa mediante una instruccin RLPASET: s1: 8 operandos de palabra s2: 64 operandos de palabra s3: 4 operandos de palabra s4: 4 operandos de palabra s5 78 operandos de palabra En la programacin deben observarse los rangos requeridos para s1 a s5. Ejemplo: En una estacin maestra se encuentran conectadas cuatro estaciones esclavas. En una Q02CPU aplicada en el PLC, estn disponibles los registros de datos D0 a D12287. Al indicar ahora el registro de datos D12284 para n2 por existir solamente 4 esclavos, se avisa un error con el cdigo 4101 en la ejecucin de la instruccin RLPASET porque la CPU controla siempre el rango de direcciones para 64 estaciones (en este caso D12284 a D12347) y porque se sobrepasa el rango de direcciones disponible.
11 95
RLPASET (System Q)
Mediante los operandos indicados en (d)+0 y (d)+1 se muestra si se ha ejecutado la instruccin y si se present un error en esto. El operando de bit (d)+0 se activa cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin RLPASET. En el siguiente procesamiento de la instruccin END se repone nuevamente este operando de bit. El operando de bit (d)+1 indica un error en la ejecucin de la instruccin RLPASET. En caso de una ejecucin sin errores, este operando de bit se mantiene repuesto. Sin embargo, en caso de un error se activa el (d)+1 cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin RLPASET. En el siguiente procesamiento de la instruccin END se repone nuevamente este operando. La siguiente ilustracin muestra el transcurso de seal en la ejecucin de la instruccin RLPASET y con estaciones que trabajan correctamente:
Instruccin END Instruccin END Instruccin END Instruccin END Instruccin END Instruccin END Instruccin END
Programa cclico
Detencin de la actualizacin Detencin del enlace de datos
Arranque de la actualizacin Arranque del enlace de datos Terminacin de la instruccin RLPASET
Estado del enlace de datos (X01) Instruccin de actualizacin (SB03) Detencin del enlace de datos Detencin del enlace de datos Condicin de ejecucin de instr. RLPASET Instruccin ejecutada Operando (d)+0 Instruccin ejecutada con error Operando (d)+1
1 Ciclo
El comportamiento en la ejecucin de la instruccin RLPASET y con estaciones perturbadas se indica en la siguiente ilustracin:
Instruccin END Instruccin END Instruccin END Instruccin END Instruccin END Instruccin END Instruccin END
Programa cclico
Detencin de la actualizacin Detencin del enlace de datos
Arranque de la actualizacin Procesamiento de sistema Instruccin RLPASET terminada Arranque del enlace de datos
Estado del enlace de datos (X01) Instruccin de actualizacin (SB03) Detencin del enlace de datos Detencin del enlace de datos Condicin de ejecucin de instr. RLPASET Instruccin ejecutada Operando (d)+0 Instruccin ejecutada con error Operando (d)+1
1 Ciclo Procesamiento de sistema
11 96
RLPASET (System Q)
Fuentes de error
En los siguientes eventos se activa el error flag SM0 en la ejecucin de la instruccin RLPASET y se ingresa un cdigo de error en el registro especial SD0: El mdulo definido en Un no es un mdulo especial. (cdigo de error: 2112) No se soporta la instruccin a ejecutar. (cdigo de error: 4002) No es vlida la cantidad de operandos indicada en la instruccin. (cdigo de error: 4003) En la instruccin se indic un operando no permitido (cdigo de error: 4004) La instruccin contiene datos no permitidos. (cdigo de error: 4100) Los operandos indicados sobrepasan el rango permitido. (cdigo de error: 4101) Los datos o constantes almacenados que se transmitieron con la instruccin, sobrepasan el rango permitido. (cdigo de error: 4101)
11 97
RLPASET (System Q)
Ejemplo RLPASET
El programa de ejemplo transmite los parmetros de red para la estacin maestra con la direccin cabezal de entrada/salida X/Y000. La red de enlace CC se compone de tres estaciones esclavas :
Estacin N 1 Estacin maestra (X/Y00 a 1F) Estacin local (ocupa 1 estacin) Estacin N 2 Estacin de entrada/salida descentralizada (ocupa 1 estacin) Se omiten los mensajes de error de esta estacin. Estacin N 3 Estacin de entrada/salida descentralizada (ocupa 1 estacin) Esta estacin es una estacin de reserva.
Las variables s1 a s5 de la instruccin RLPASET contienen los siguientes valores:

Operando para almacenamiento D1 D2 D3 D4 D5 D6 D7 D10
Parmetros
Ajuste Todos los ajustes son vlidos 3 mdulos esclavos 3 intentos 1 mdulo Detencin del intercambio de datos Asincrnico 0 s Estacin local, ocupa 1 estacin, N de estacin 1 Estacin de entrada/ salida descentralizada, una estacin ocupada, N de estacin 2 Estacin de entrada/ salida descentralizada, una estacin ocupada, N de estacin 3
Valor ingresado
(s1)+1 Alcance de los ajustes (s1)+2 Cantidad de mdulos conectados (s1)+3 Cantidad de intentos de repeticin Datos para la Cantidad de mdulos con reintegraejecucin de la (s1)+4 cin automtica instruccin Comportamiento en caso de deten(s1)+5 cin de la CPU del PLC (s1)+6 Sincronizacin de exploracin (s1)+7 Tiempo de retardo (s2)+0 Ajustes para la primera estacin
15 3 3 1 0 0 0 2101H
Ajuste para las (s2)+1 Ajustes para la segunda estacin estaciones esclavas
102H
D11
(s2)+2 Ajustes para la tercera estacin
103H
D12
(s3)+0 Estaciones reservadas (s3)+1 Ajustes de estaciones esclavas (s3)+2 (s3)+3 (s4)+0 Omisin de estaciones perturbadas (s4)+1 Ajustes para la omisin de los mensajes de error de estaciones pertur(s4)+2 badas (s4)+3 Omitir los mensajes de error de estacin 2 (1 bit activado) Reservar estacin 3 (bit 2 activado)
4 0 0 0 2 0 0 0
D80 D81 D82 D83 D90 D91 D92 D93
11 98
RLPASET (System Q)
Operando para almacenamiento D100 D101
Parmetros Bfer de transmisin de la primera estacin local (N de estacin 1) Bfer de recepcin de la primera estacin local (N de estacin 1)
Ajuste
Valor ingresado
(s5)+0 Ajuste del tamao de bfer (s5)+1
100 palabras 100 palabras
64H 64H 0H
Bfer de actualizacin automtican (s5)+2 de la primera estacin local (N de estacin 1)
No se utiliza.
D102
Antes de la ejecucin de la instruccin RLPASET deben ingresarse los valores de los parmetros en funcin de la tabla en el registro de datos D1 a D102. Editores IEC (En la siguiente pgina se indica este ejemplo en el listado de instrucciones MELSEC y en el plano de contactos del GX Developer.)
Lectura de SB0040 a SB01FF
Lectura de SW0040 a SW01FF
Transmisin de parmetros con activacin de M300. (SM402 se activa para un ciclo despus de la conmutacin al modo RUN. SB6E = 1: Detencin del intercambio de datos)
Los ajustes requeridos se ingresan en los operandos utilizados para s1 a s5.
Ajuste de parmetros
Reposicin de la condicin de ejecucin
Actualizacin de datos despus de parametrizacin
Aqu deben ingresarse las instrucciones que deben ejecutarse cuando se termin el procesamiento de la instruccion RLPASET sin error alguno.
En esta posicin deben ingresarse las instrucciones que deben ejecutarse cuando se ha presentado un error en la ejecucin de la instruccin RLPASET.
11 99
RLPASET (System Q)
Los ajustes requeridos se ingresan con las instrucciones MOV en los operandos utilizados para s1 a s5.
Ejecucin cuando se termin el procesamiento de la instruccin RLPASET sin errores
Ejecucin cuando se present un error en el procesamiento de la instruccin RLPASET
INDICACIN
11 100
RLPASET (System Q)
Lista de instrucciones MELSEC y plano de contactos del GX Developer Los operandos y las instrucciones se explican con mayor detalle en el ejemplo de programa para el plano de contacto del GX IEC Developer.
Aqu debe ingresarse las instrucciones que deben ejecutarse cuando se termin el procesamiento de la instruccion RLPASET sin error alguno. En esta posicin debe ingresarse la instruccin que debe ejecutarse cuando se ha presentado un error en la ejecucin de la instruccin RLPASET.
Ejecucin cuando se termin el procesamiento de la instruccin RLPASET sin errores
Ejecucin cuando se present un error en el procesamiento de la instruccin RLPASET
11 101
RRPA (serie A)
11.5.3 RRPA (serie A)
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X n d

Largo de bloque
Constante K
Y M
H P (16#)
ndice
Pasos
Operandos MELSEC A
Punter Nivel o
Carry Flag M9012
Error Flag M9011
20
GX IEC Developer
Plano de contactos
GX Developer
Mayores indicaciones para la programacin de las instrucciones extendidas de los editores MELSEC se encuentran en el Cap. 3.3 de este manual.
11 102
RRPA (serie A)
Variables
Operando Significado Direccin cabezal del mdulo de enlace CC en el portador de componente (Se indican solamente las primeras dos posiciones de la direccin de 3 posiciones. Ejemplo: Direccin cabezal X/Y100 -> 10H) Primer operando del rango con parmetros de red Operando Significado Descripcin Direccin inicial de entradas descentralizadas (RX) en mdulo maestro o local Rango de valores
Tipo de datos
0 a FEH
BIN 16 bits
Definicin del contenido mediante Sistema
d+0 d+1 R X d+2 d+3 d+4 d+5 d+6 d+7
Direccin inicial
Operando en la Indicacin codificada de los operandos que deben CPU actualizarse automticamente en la CPU (vase abajo) Direccin inicial Primera direccin del rango de operandos en la CPU* en la CPU Cantidad de operandos Direccin inicial Cantidad de operandos que se intercambian entre el mdulo de enlace CC y la CPU* Direccin inicial de salidas descentralizadas (RY) en mdulo maestro o local Usuario
Operando en la Indicacin codificada de los operandos que deben actualizarse automticamente en la CPU (vase abajo) R CPU Y Direccin inicial Primera direccin del rango de operandos en la CPU* en la CPU Cantidad de operandos Cantidad de operandos que se intercambian entre el mdulo de enlace CC y la CPU*
Usuario
d+8 d d+9 d+10 d+11 d+12 d+13 S B d+14 d+15 d+16 d+17 d+18 d+19
Direccin inicial de registros descentralizados (RW) en Direccin inicial mdulo maestro o local R Operando en la Indicacin codificada de los operandos que deben actualizarse automticamente en la CPU (vase abajo) W CPU Direccin inicial Primera direccin del rango de operandos en la CPU* en la CPU Cantidad de operandos Direccin inicial Cantidad de operandos que se intercambian entre el mdulo de enlace CC y la CPU* Direccin inicial de los rels internos especiales de enlace (SB) en mdulo maestro o local
RWr: Sistema RWw: Usuario BIN 16 bits
Usuario
Sistema
Operando en la Indicacin codificada de los operandos que deben CPU actualizarse automticamente en la CPU (vase abajo) Direccin inicial Primera direccin del rango de operandos en la CPU* en la CPU Cantidad de operandos Direccin inicial Cantidad de operandos que se intercambian entre el mdulo de enlace CC y la CPU* Direccin inicial de los registros especiales de enlace (SW) en mdulo maestro o local Sistema Usuario
Operando en la Indicacin codificada de los operandos que deben actualizarse automticamente en la CPU (vase abajo) S CPU W Direccin inicial Primera direccin del rango de operandos en la CPU* en la CPU Cantidad de operandos Cantidad de operandos que se intercambian entre el mdulo de enlace CC y la CPU*
Usuario
* En los operandos de bits (X, Y, M, B) debe indicarse la direccin inicial y la cantidad con 0 o biencon un nmero dividible por 16. (Al indicar la cantidad 0, no se actualiza automticamente el operando respectivo.) Se presenta un error en caso de no considerar esto.
11 103
RRPA (serie A)
En d+5, d+13, etc., se definen los operandos que corresponden en la CPU a los operandos del mdulo de enlace CC. Por ejemplo, los rels internos (M) pueden reflejar los estados de las entradas descentralizadas (RX).
Cdigo 0 1 2 3 4 Operando X Y M B Cdigo 5 6 7 8 9 Operando T C D W R
Funcionamiento
Ajuste de parmetros para actualizacin automtica RRPA Ajuste de parmetros
Con la instruccin RRPA se ajustan los operandos y su cantidad, cuyos estados entre la CPU del PLC yzwischen der SPS-CPU y el mdulo maestro o local se intercambian automticamente. En caso de utilizar instrucciones FROM o TO para el intercambio de datos entre la CPU y el mdulo maestro/local, no se requiere la instruccin RRPA. Comunicacin entre la CPU del PLC y la estacin maestra:
CPU del PLC Operando en la CPU Direccin inicial Rango RX d+1 d+2 Actualizacin d+0
Mdulo maestro
Direccin inicial RX
Cantidad de operandos
d+3
Rango RY d+5 d+6 Actualizacin d+4
RY d+7
Rango RW d+9 d+10 RWw RWr Rango SB d+13 d+14
Actualizacin Actualizacin
d+8
RW RWw d+11 RWr SB
Actualizacin
d+12 d+15
Rango SW d+17 d+18 Actualizacin d+16
SW d+19
11 104
Instrucciones para enlace CC Comunicacin entre la CPU del PLC y una estacin local:
RRPA (serie A)
CPU del PLC Operando en la CPU Direccin inicial Rango RX d+1 d+2 Actualizacin d+0
Estacin local
Direccin inicial RX
Cantidad de operandos
d+3
Rango RY d+5 d+6
Actualizacin Actualizacin Actualizacin
d+4
RY d+7
Rango RW d+9 d+10 RWw RWr Rango SB d+13 d+14 Actualizacin Actualizacin Actualizacin Actualizacin Actualizacin
d+8
RW
RWw (estacin host)
d+11
RWr SB d+12 d+15
Rango SW d+17 d+18 Actualizacin d+16
SW d+19
En la ejecucin de la instruccin RRPA se ingresan en la CPU los parmetros para la actualizacin automtica, a continuacin se ejecuta el intercambio de datos entre la CPU y el mdulo maestro o local en funcin de estos ajustes. La instruccin RRPA debe ejecutarse una sola vez. En caso de programarse varias instrucciones RRPA para un mdulo, resultan vlidos solamente los ajustes determinados con la primera instruccin. Para la modificacin de los parmetros se ejecuta la instruccin RRPA con nuevos ajustes. Para la incorporacin de nuevos parmetros debe conmutarse la CPU del PLC al modo de operacin STOP/PAUSE y luego al modo de operacin RUN geschaltet werden. Para actualizar todos los registros descentralizados (RWw y RWr), debe ingresarse el valor 0 en d+8 como direccin inicial y 512 como cantidad en d+11. INDICACIN
El siguiente ejemplo explica el procedimiento en la actualizacin de los registros descentralizados.
Estacin N 1 Estacin maestra Estacin descentralizada de entrada/salida (ocupa 1 estacin)
Estacin N 2 Estacin descentralizada (ocupa 1 estacin)
Estacin N 3 Estacin descentralizada (ocupa 2 estaciones)
11 105
RRPA (serie A)
Dentro de los registros descentralizados se ocupan todas las 256 palabras (64 estaciones) para RWw, aunque se conectan menos de 64 estaciones. El rango para RWr empieza por esto despus de 256 direcciones RWw.
Estaciones descentralizadas *1 8 direcciones *2 8 direcciones
La cantidad de direcciones con actualizacin automtica puede reducirse porque estos operandos estn asignados a estaciones de entrada/salida descentralizadas, pero sin utilizar registros descentralizados.
Direccin inicial en (d)+8: 8 *3 242 direcciones Cantidad en (d)+11: 264 *4 8 direcciones *5 8 direcciones Este rango no se utiliza. Estos operandos no deben transmitirse.
*1: *2: *3: *4: *5:
Rango RWw (8 operandos) de las estaciones 1 yd 2 (estaciones de entrada/salida descentralizadas) Rango RWw (8 operandos) de la estacin 3 (estacin descentralizada) 242 operandos del rango RWw se ocupan automticamente por el sistema Rango RWr (8 operandos) de las estaciones 1 yd 2 (estaciones de entrada/salida descentralizadas) Rango RWr (8 operandos) de la estacin 3 (estacin descentralizada)
Actualizacin de los operandos SB y SW: A los rels internos especiales de enlace (SB) y los registros especiales (SW) deben asignarse los operandos en la CPU del PLC. Ponga atencin en las direcciones iniciales de los rangos : Los operandos SB0000 a SB003F se transmiten de la CPU del PLC al mdulo maestro y los operandos SB0040 a SB00FF se transmiten del mdulo maestro hacia la CPU. Los registros de archivo no pueden indicarse como operandos a actualizar para SB y SW. Cuando se indican los registros de archivo para SB o SW y se transmite este ajuste hacia la CPU, se reconoce un error en el cdigo de instruccin y se detiene la CPU. Los operandos asignados a los rels internos especiales de enlace (SB) y los registros especiales de enlace (SW) no deben definirse como rango detentivo. De otro modo no se alcanza el modo de operacin normal a causa de datos no definidos en la activacin de la alimentacin de tensin o bien en la reposicin de la CPU. No es posible modificar los operandos para SB y SW, ajustados con la instruccin RRPA en el momento de la activacin de la tensin. Condiciones de ejecucin Al programar la instruccin RRPA en combinacin con una instruccin LEDA, se ejecuta la instruccin RRPA mientras se mantiene activada la condicin de ejecucin de la instruccin LEDA. Sin embargo, en la aplicacin de una instruccin LEDB se ejecuta la instruccin RRPA solamente con flanco ascendente de la condicin de ejecucin. Fuentes de error En los siguientes eventos se reconoce un error de procesamiento, se aplica el error flag M9011 y se ingresa el cdigo de error 50 en D908. (En una CPU de AnU se ingresa el cdigo 503 en D9001 y en una CPU de AnSH en D9092.) El cdigo de operando es 0 o bien un valor fuera del rango de 1 a 9. La direccin inicial de operandos de bit no es 0 o bien no es un valor dividible por 16. La cantidad de direcciones actualizadas no es un valor mltiple de 16.
11 106
RRPA (serie A)
Ejemplo
RRPA El programa de ejemplo transmite los parmetros para la actualizacin automtica, almacenada a partir del registro de archivo D1000, hacia la estacin maestra con la direccin cabezal de entrada/salida X/Y000.
Parmetros Direccin inicial Operando en la CPU RX Direccin inicial en la CPU Cantidad de operandos Direccin inicial Operando en la CPU RY Direccin inicial en la CPU Cantidad de operandos Direccin inicial RW Operando en la CPU Direccin inicial en la CPU Cantidad de operandos Direccin inicial SB Operando en la CPU Direccin inicial en la CPU Cantidad de operandos Direccin inicial Operando en la CPU SW Direccin inicial en la CPU Cantidad de operandos WA0 256 YA0 48 0 D (Cdigo: 7) D160 272 0 M (Cdigo: 3) M160 256 0 W (Cdigo: 8) XA0 32 0 Y (Cdigo : 2) Ajuste 0 X (Cdigo: 1) Valor ingresado 0H 1H A0H 32 0H 2H A0H 48 0H 7H 160 272 0H 3H 160 256 0H 8H A0H 256 Operando para almacenamiento D1000 D1001 D1002 D1003 D1004 D1005 D1006 D1007 D1008 D1009 D1010 D1011 D1012 D1013 D1014 D1015 D1016 D1017 D1018 D1019
Antes de la ejecucin de la instruccin RRPA deben ingresarse los valores de los parmetros en funcin de la tabla en el registro de datos D1000 a D1019.
11 107
RRPA (serie A)
11 108
RIRD (serie A)
11.5.4
RIRD (serie A)
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X n1 n2 d1 d2

Largo de bloque
Constante K

Y M
H P (16#)

ndice
Pasos
Operandos MELSEC A
Punter Nivel o
Carry Flag M9012
Error Flag M9011
26
GX IEC Developer
GX Developer
Variables
Operando Significado Direccin cabezal de la estacin maestra o local de enlace CC (Se indican solamente las primeras dos posiciones de la direccin de 3 posiciones. Ejemplo: Direccin cabezal X/Y100 -> 10H) Nmero de estacin de la cual se leen los datos Rango de valores: En la ejecucin de la instruccin RIRD en la estacin maestra: 1 a 64, en la ejecucin de una instruccin RIRD en una estacin local: 0 a 64 Rango de valores
Tipo de datos
n1
0 a FEH vase la explicacin adjunta
BIN 16 bits
n2
Usuario
BIN 16 bits
11 109
RIRD (serie A)
Variables
Rango de valores
Tipo de datos
Primer operando del rango con informaciones para la ejecucin de la instruccin y para el almacenamiento de los datos ledos Operando Significado Descripcin Indica si se present un error durante el procesamiento de la instruccin: 0000H) Procesamiento sin errores Cada valor diferente a 0000H: Se present un error en el procesamiento. Mayores informaciones acerca de los cdigos de error se encuentran en las instrucciones de operacin del mdulo de enlace CC. Aqu debe indicarse la cantidad de datos (palabras) que deben leerse. El largo de datos depende del tipo de CPU con la cual se equipa la estacin de la cual se lee: Serie AnU y QnA, System Q: mx. 480 palabras Todas las dems CPUs: mx. 32 palabras Rango de valores Determinacin mediante
(d1)+0
Sistema
(d1)+1
Largo de datos
1 a 480 1 a 32
d1
sin de software A a H En la indicacin de 0004H se lee Cdigo de acceso de la memoria de bfer de una estacin inteligente. Ingrese el valor 2004H cuando debe leerse en la memoria de bfer de una estacin local. (d1)+2
En un mdulo maestro con ver0004H o bien 2004H BIN 16 bits
En un mdulo maestro a partir

Cdigo de operando o de acceso
de la versin de software J El cdigo de operando se ingresa en el byte de valor superior de este operando. El byte de valor inferior de este operando sirve para la definicin si debe accederse a la memoria de bfer de un mdulo de enlace CC (04H) o de una CPU (05H).
Byte de valor superior: vase la siguiente tabla Byte de valor inferior: 04H o bien 05H
Usuario
En un mdulo maestro con versin de software A a H Direccin inicial en memoria de bfer En funcin de la estacin a la cual se accede
(d1)+3
Direccin inicial
de la versin de software J Direccin inicial en la memoria de bfer o primera direccin de operando.
(d1)+4 a (d1)+n
Rango de memoria para datos ledos
El tamao de este rango se determina mediante la cantidad de datos indicada en (d1)+1.
Sistema
11 110
RIRD (serie A)
Variables
Tipo de datos
Operando de bit que se activa despus de la ejecucin de la instruccin RIRD para un ciclo. Con (d2)+1 se indica un error durante la ejecucin. Operando Significado Descripcin Indica la terminacin de la instruccin. CON: Instruccin ejecutada DESC: Instruccin no ejecutada Indica si se present un error durante la ejecucin de la instruccin. CON: Instruccin ejecutada con error DESC:Instruccin ejecutada sin error Rango de valores Determinacin mediante
d2
(d2)+0
Bit
Sistema
(d2)+1
A partir de la versin de software J del mdulo maestro se define a travs de la indicacin de un cdigo de operando y de acceso en (d1)+2, de cul parte de la memoria de bfer debe leerse o bien cul operando de la CPU debe registrarse: Acceso a la memoria de bfer de un mdulo de enlace CC (cdigo de acceso 04H)
Acceso a Memoria de bfer en estaciones inteligentes Memoria de bfer con acceso libre Entradas descentralizadas Salidas descentralizadas Memoria de bfer en estacin maestra o local Registros descentralizados Rels internos especiales de enlace Registros especiales de enlace Cdigo de operando 00H 20H 21H 22H 24H 63H 64H
Acceso a operandos en la CPU (cdigo de acceso 05H) No es posible acceder a operandos que no se indican aqu. En el acceso a operandos de bit debe indicarse una direccin que es igual a 0 o bien un valor dividible por 16.
Operando Denominacin Entradas Salidas Rels internos Rels internos de rango detentivo Rels internos de enlace Temporizador (contacto) Temporizador (bobina) Temporizador (valor actual) Contador (contacto) Contador (bobina) Contador (valor actual) Registro de datos Registro de enlaces Registro de archivo D W R C

Tipo de operando Cdigo de operando Smbolo X Y M B Bit

Palabra 00H 02H 03H 83H 23H 09H 0AH
0CH 11H 12H 14H 04H 24H 84H
11 111
RIRD (serie A)
Funcionamiento
Lectura de datos de una memoria de bfer de otra estacin o de una CPU RIRD Lectura de datos
Con la instruccin RIRD pueden leerse los datos de la memoria de bfer de otra estacin en el enlace CC. En mdulos maestros a partir de la versin de software J, tambin es posible el acceso a operandos en la CPU del PLC de otra estacin. En el operando (d1)+3 se indica la primera direccin de memoria de bfer o el primer operando que debe leerse. El operando n2 contiene el nmero de estacin de otra estacin. Esta estacin est conectada en la estacin maestra/local de n1. Los datos ledos se almacenan a partir de (d1)+4 en la CPU en la cual se procesa la instruccin RIRD. El operando (d1)+1 contiene la indicacin acerca de la cantidad de datos que deben transferirse. Esquema funcional en las versiones de software A a H :
CPU del PLC Instruccin RIRD
Estacin maestra/local (n1)
Estacin indicada en n2
Solicitud Enlace CC
(d1)+3 Memoria de bfer
(d1)+4
Datos ledos
Datos de la memoria de bfer
Funcin adicional a partir de la versin de software J :
CPU del PLC Instr. RIRD
Estacin maestra/ local (n1)
Estacin indicada en n2 CPU del PLC Solicitud Enlace CC

Operandos
Datos solicitados (d1)+4 Datos ledos
Mediante los operandos indicados en (d2)+0 y (d2)+1 se muestra si se ha ejecutado la instruccin y si se present un error en esto. El operando de bit (d2)+0 se activa cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin RIRD. En el siguiente procesamiento de la instruccin END se repone nuevamente este operando de bit. El operando de bit (d2)+1 indica un error en la ejecucin de la instruccin RIRD. En caso de una ejecucin sin errores, este operando de bit se mantiene repuesto. Sin embargo, en caso de un error se activa el (d2+1)+1 cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin RIRD. En el siguiente procesamiento de la instruccin END se repone nuevamente este operando.
11 112
RIRD (serie A)
La siguiente ilustracin muestra el transcurso de seal en la ejecucin de la instruccin RIRD:

Instruccin END Flujo de programa Arranque Instruccin RIRD Instruccin ejecutada Error Terminacin de la instruccin RIRD Instruccin END Instruccin END Instruccin END
Operando de bit (d2)+0
1 Ciclo
Para varias estaciones puede ejecutarse simultneamente una instruccin RIRD. En la misma estacin inteligente o local no puede, sin embargo accederse con varias instrucciones RIRD desde diferentes estaciones en forma simultnea. Los parmetros de red deben ajustarse mediante la instruccin RLPA antes de poder ejecutar la instruccin RIRD. Cuando se indica 0 bien un valor fuera del rango de 1 a 480 para la cantidad de datos a leer en (d1)+1, se avisa un error al terminar la instruccin RIRD a travs del operando (d2)+1. Condiciones de ejecucin Al programar la instruccin RIRD en combinacin con una instruccin LEDA, se ejecuta la instruccin RIRD mientras se mantiene activada la condicin de ejecucin de la instruccin LEDA. Sin embargo, en la aplicacin de una instruccin LEDB se ejecuta el proceso de lectura solamente con flanco ascendente de la condicin de ejecucin. Observe que se requieren varios ciclos para el procesamiento de la instruccin RIRD. Por lo tanto debe arrancarse el proceso de lectura solamente despus de que se indic a travs del operando (d2)+0 que se termin el procesamiento de la instruccin RIRD.
11 113
RIRD (serie A)
Ejemplo RIRD
El siguiente programa se tramita en la CPU del PLC de la estacin maestra y lee de una estacin inteligente con el nmero de estacin 1, el contenido de la direccin de memoria de bfer 1A8H. El mdulo de enlace CC de la estacin maestra ocupa el rango de direcciones de X/Y000 a X/Y01F.
Mayores indicaciones para la programacin de las instrucciones extendidas de los editores MELSEC con un PLC de la serie A se encuentran en el Cap. 3.3 de este manual.
11 114
RIRD (Serie QnA y System Q)
11.5.5
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Palabra

Registro de archivo

Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
GX Developer
11 115
Variables
Operando Significado Direccin cabezal del mdulo de enlace CC en el portador de componente (Se indican solamente las primeras dos posiciones de la direccin de 3 posiciones. Ejemplo: Direccin cabezal X/ Y100 -> 10H) Rango de valores
Tipo de datos
Un
0 a FEH
Usuario
BIN 16 bits
Primer operando del rango con informaciones para la ejecucin de la instruccin Operand Significado o Descripcin Indica si se present un error durante el procesamiento de la instruccin: 0000H) Procesamiento sin errores Cada valor diferente a 0000H: Se present un error en el procesamiento (vase las instrucciones de operacin del mdulo de enlace CC) Nmero de la estacin local o inteligente de la cual deben leerse los datos Rango de valores Determinacin mediante
(s)+0
Sistema
(s)+1
Nmero de estacin
0 a 64
serie A/Q con versin de software A a H En la indicacin de 0004H se lee Cdigo de acceso de la memoria de bfer de una estacin inteligente. Ingrese el valor 2004H cuando debe leerse en la memoria de bfer de una estacin local. (s)+2 s Cdigo de operando o de acceso
En un mdulo maestro de la
0004H o bien 2004H
serie A/Q a partir de la versin de software J o un mdulo del System Q El cdigo de operando se ingresa en el byte de valor superior de este operando. El byte de valor inferior de este operando sirve para la definicin si debe accederse a la memoria de bfer de un mdulo de enlace CC (04H) o de una CPU (05H). serie A/Q con versin de software A a H Direccin inicial en memoria de bfer serie A/Q a partir de la versin de software J o un mdulo del System Q Direccin inicial en la memoria de bfer o primera direccin de operando.
BIN 16 bits
Usuario
(s)+3
Direccin inicial
En funcin de la estacin a la cual se accede
(s)+4
Largo de datos
Aqu debe indicarse la cantidad de datos (palabras) que deben leerse. El largo de datos depende del tipo de CPU con la cual se equipa la estacin de la cual se lee: Serie AnU y QnA, System Q: mx. 480 palabras Todas las dems CPUs: mx. 32 palabras
1 a 480 1 a 32
11 116

Variables
Operando d1 Significado Rango de valores
Primera direccin del rango de operandos en el cual se almacenan los datos ledos
Operando de bit que se activa despus de la ejecucin de la instruccin RIRD para un ciclo. Con (d2)+1 se indica un error durante la ejecucin. Operando Significado Descripcin Indica la terminacin de la instruccin RIRD. CON: Instruccin ejecutada DESC: Instruccin no ejecutada Indica si se present un error durante la ejecucin de la instruccin RIRD. CON: Instruccin ejecutada con error DESC:Instruccin ejecutada sin error Rango de valores Determinacin mediante
d2
(d2)+0
Bit
Sistema
(d2)+1
A partir de la versin de software J del mdulo maestro de la serie A/Q y de los mdulos del System Q se define a travs de la indicacin de un cdigo de operando y de acceso en (s)+2, de cul parte de la memoria de bfer debe leerse o bien cul operando de la CPU debe registrarse: Acceso a la memoria de bfer de un mdulo de enlace CC (cdigo de acceso 04H)
Operando Denominacin Entradas Salidas Rels internos Rels internos de rango detentivo Rels internos de enlace Temporizador (contacto) Temporizador (bobina) Temporizador (valor actual) Temporizador remanente (contacto) Temporizador remanente (bobina) Temporizador remanente (valor actual) ST

Tipo de operando Smbol o X Y M B Bit

Palabra
Direccion amiento Hexadecim al Decimal Hex.
Cdigo de operando 00H 02H 03H 83H 23H 09H 0AH
0CH Decimal 89H 8AH 8CH
11 117

Operando Denominacin Contador (contacto) Contador (bobina) Contador (valor actual) Registro de datos Registro de enlaces Registro de archivo Rels internos especiales de enlace Registros especiales de enlace Rel interno especial Registro especial D W R SB SW SM SD

Tipo de operando Smbol o Bit
Palabra
Direccion amiento
Cdigo de operando 11H
Decimal
12H 14H 04H
Hex. Decimal Hexadecimal
24H 84H 63H 64H
Decimal
43H 44H
11 118
Funcionami ento
Lectura de datos de una memoria de bfer de otra estacin o de una CPU RIRD Lectura de datos
Con la instruccin RIRD pueden leerse los datos de la memoria de bfer de otra estacin en el enlace CC. En mdulos maestros a partir de la versin de software J y en mdulos de enlace CC del System Q, tambin es posible el acceso a operandos en la CPU del PLC de otra estacin. En el operando (s)+3 se indica la primera direccin de memoria de bfer o el primer operando que debe leerse. El operando (s)+1 contiene el nmero de estacin de otra estacin. Esta estacin est conectada en la estacin maestra que se especifica con Un. Los datos ledos se almacenan a partir del operando indicado en d1 en la CPU que se procesa con la instruccin RIRD. El operando (s)+4 contiene la indicacin acerca de la cantidad de datos que deben transferirse. Esquema funcional en la lectura de la memoria de bfer de un mdulo de enlace CC
CPU del PLC Instruccin RIRD
Estacin maestra/local (Un)
Estacin indicada en (s)+1
Solicitud Enlace CC
(s)+3 Memoria de bfer
d1
Datos ledos
Datos de la memoria de bfer
Esquema funcional en el acceso a operandos de la CPU del PLC de otra estacin de enlace CC
CPU del PLC RIRD
Estacin maestra o local (Un) Solicitar datos Enlace CC
Estacin (s)+1
CPU del PLC
(s)+3
Operandos
d1
Datos de la CPU del PLC Datos ledos
Mediante los operandos indicados en (d2)+0 y (d2)+1 se muestra si se ha ejecutado la instruccin y si se present un error en esto. El operando de bit (d2)+0 se activa cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin RIRD. En el siguiente procesamiento de la instruccin END se repone nuevamente este operando de bit. El operando de bit (d2)+1 indica un error en la ejecucin de la instruccin RIRD. En caso de una ejecucin sin errores, este operando de bit se mantiene repuesto. Sin embargo, en caso de un error se activa el (d2+1)+1 cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin RIRD. En el siguiente procesamiento de la instruccin END se repone nuevamente este operando.
11 119
La siguiente ilustracin muestra el transcurso de seal en la ejecucin de la instruccin RIRD:

Instruccin END Flujo de programa Arranque Instruccin RIRD Instruccin ejecutada Error Terminacin de la instruccin RIRD Instruccin END Instruccin END Instruccin END
1 Ciclo
Para varias estaciones puede ejecutarse simultneamente una instruccin RIRD. En una estacin inteligente o local no puede, sin embargo, accederse simultneamente con una instruccin RIRD desde diferentes estaciones. Fuentes de error Cuando se present un error durante la ejecucin de la instruccin RIRD, se activa el error flag SM0 y se ingresa un cdigo de error en el registro especial SD0. El mdulo definido en Un no es un mdulo especial. (cdigos de error: QnA 2110, System Q: 2112) No se soporta la instruccin a ejecutar. (cdigo de error: 4002) No es vlida la cantidad de operandos indicada en la instruccin. (cdigo de error: 4003) En la instruccin se indic un operando no permitido (cdigo de error: 4004) El rango de operandos definido con s, contiene datos no permitidos. (cdigo de error: 4100) La cantidad de datos excede el rango permitido. (cdigo de error: 4101) Los datos o constantes almacenados que se transmitieron con la instruccin, sobrepasan el rango permitido. (cdigo de error: 4101) En la serie QnA: Se utilizan demasiadas instrucciones extendidas para el enlace CC (cdigo de error: 4107). En la serie QnA: No se ajustaron los parmetros de enlace. (cdigo de error: 4108)
11 120
Ejemplo
RIRD El siguiente programa se procesa en el PLC de la estacin maestra. Al activarse la entrada X0, se lee el contenido de 10 direcciones de memoria de bfer desde la estacin inteligente con el nmero de estacin 1. El proceso de lectura empieza a partir de la direccin de memoria de bfer 100H. Los datos registrados se almacenan a partir del registro D0. El mdulo de enlace CC de la estacin maestra tiene la direccin cabezal X/Y40. Editores IEC (En la siguiente pgina se indica este ejemplo en el listado de instrucciones MELSEC y en el plano de contactos del GX Developer.)
Ingresar el nmero de estacin 1 en (s)+1
Ingresar el cdigo de acceso 4H para la memoria de bfer de una estacin inteligente en (s)+2 En (s)+3 se ingresa la direccin inicial en la memoria de bfer
Se leen 10 direcciones de memoria de bfer
Lectura de la memoria de bfer
Registrar que se han ledo los datos
Aqu debe ingresarse las instrucciones que deben ejecutarse cuando se termin el procesamiento de la instruccion RIRD sin error alguno. En esta posicin debe ingresarse la instruccin que debe ejecutarse cuando se ha presentado un error en la ejecucin de la instruccin RIRD. Terminacin de la lectura de los datos
Ejecucin cuando se termin el procesamiento de la instruccin RIRD sin errores
Ejecucin cuando se present un error en el procesamiento de la instruccin RIRD
11 121

INDICACIN
Aqu debe ingresarse las instrucciones que deben ejecutarse cuando se termin el procesamiento de la instruccion RIRD sin error alguno. En esta posicin debe ingresarse la instruccin que debe ejecutarse cuando se ha presentado un error en la ejecucin de la instruccin RIRD.
Ejecucin cuando se termin el procesamiento de la instruccin RIRD sin errores
Ejecucin cuando se present un error en el procesamiento de la instruccin RIRD
11 122
RIWT (serie A)
11.5.6
RIWT (serie A)
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X n1 n2 d1 d2

Largo de bloque
Constante K

Y M
H P (16#)

ndice
Pasos
Operandos MELSEC A
Punter Nivel o
Carry Flag M9012
Error Flag M9011
26
GX IEC Developer
Plano de contactos
GX Developer
Variables
Operando Significado Direccin cabezal del mdulo de enlace CC en el portador de componente (Se indican solamente las primeras dos posiciones de la direccin de 3 posiciones. Ejemplo: Direccin cabezal X/Y100 -> 10H) Nmero de la estacin hacia la cual se transmiten los datos Rango de valores: En la ejecucin de la instruccin RIWT en la estacin maestra: 1 a 64, en la ejecucin de una instruccin RIWT en una estacin local: 0 a 64 Rango de valores
Tipo de datos
n1
0 a FEH vase la explicacin adjunta
BIN 16 bits
n2
Usuario
BIN 16 bits
11 123
RIWT (serie A)
Variables
Rango de valores
Tipo de datos
Primer operando del rango con informaciones para la ejecucin de la instruccin y para el almacenamiento de los datos transmitidos. Operando Significado Descripcin Indica si se present un error durante el procesamiento de la instruccin: 0000H) Procesamiento sin errores Cada valor diferente a 0000H: Se present un error en el procesamiento. Mayores informaciones acerca de los cdigos de error se encuentran en las instrucciones de operacin del mdulo de enlace CC. Aqu debe indicarse la cantidad de datos (palabras) que deben transmitirse. El largo de datos depende del tipo de CPU con la cual se equipa la estacin hacia la cual se transmiten los datos. Serie AnU y QnA, System Q: mx. 480 palabras Todas las dems CPUs: mx. 10 palabras Rango de valores Determinacin mediante
(d1)+0
Sistema
(d1)+1
Largo de datos
1 a 480 1 a 10
d1
sin de software A a H En la indicacin de 0004H se Cdigo de acceso escribe en la memoria de bfer de una estacin inteligente. Ingrese el valor 2004H cuando debe escribirse en la memoria de bfer de una estacin local. (d1)+2
En un mdulo maestro con ver-
0004H o bien 2004H
BIN 16 bits

de la versin de software J El cdigo de operando se ingresa en el byte de valor superior de este operando. El byte de valor inferior de este operando sirve para la definicin si debe accederse a la memoria de bfer de un mdulo de enlace CC (04H) o de una CPU (05H).
Usuario
En un mdulo maestro con versin de software A a H Direccin inicial en memoria de bfer En funcin de la estacin a la cual se accede
(d1)+3
Direccin inicial
de la versin de software J Direccin inicial en la memoria de bfer o primera direccin de operando.
(d1)+4 a (d1)+n
Rango de Indique el tamao de este rango memoria para datos que deben en (d1)+1. transmitirse
Usuario
11 124
RIWT (serie A)
Variables
Tipo de datos
Operando de bit que se activa despus de la ejecucin de la instruccin RIWT para un ciclo. Con (d2)+1 se indica un error durante la ejecucin. Operando Significado Descripcin Indica la terminacin de la instruccin. CON: Instruccin ejecutada DESC: Instruccin no ejecutada Indica si se present un error durante la ejecucin de la instruccin. CON: Instruccin ejecutada con error DESC:Instruccin ejecutada sin error Rango de valores Determinacin mediante
d2
(d2)+0
Bit
Sistema
(d2)+1
A partir de la versin de software J del mdulo maestro se define a travs de la indicacin de un cdigo de operando y de acceso en (d1)+2, en cul parte de la memoria de bfer debe escribirse o bien cules operandos de la CPU deben sobreescribirse: Acceso a la memoria de bfer de un mdulo de enlace CC (cdigo de acceso 04H)
Operando Denominacin Entradas Salidas Rels internos Rels internos de rango detentivo Rels internos de enlace Temporizador (contacto) Temporizador (bobina) Temporizador (valor actual) Contador (contacto) Contador (bobina) Contador (valor actual) Registro de datos Registro de enlaces Registro de archivo D W R C

Tipo de operando Cdigo de operando Smbolo X Y M B Bit

Palabra 01H 02H 03H 83H 23H 09H 0AH
0CH 11H 12H 14H 04H 24H 84H
11 125
RIWT (serie A)
Funcionamiento
Escribir datos en la memoria de bfer de otra estacin o en una CPU RIWT Escritura de datos
Con la instruccin RIWT pueden transmitirse los datos hacia la memoria de bfer en otra estacin en el enlace CC. En mdulos maestros a partir de la versin de software J, tambin es posible el acceso a operandos en la CPU del PLC de otra estacin. El operando n2 contiene el nmero de estacin de otra estacin. Esta estacin est conectada en la estacin maestra/local que se especifica con n1. Los datos a transmitir se ingresaron previamente a partir de (d1)+4 en la CPU en la cual se procesa la instruccin RIWT. El operando (d1)+1 contiene la indicacin acerca de la cantidad de datos que deben transferirse. En el operando (d1)+3 se indica la primera direccin de memoria de bfer o el primer operando que debe sobreescribirse. Esquema funcional en las versiones de software A a H :
CPU del PLC Instruccin RIWT
Estacin maestra/local (n1)
Estacin indicada en n2
Escritura de datos Enlace CC
(d1)+3 Memoria de de bfer
(d1)+4
Datos almacenados
Funcin adicional a partir de la versin de software J :
CPU del PLC RIWT
Estacin maestra o o local (n1)
Estacin (n2)
CPU del PLC
Escritura de datos (d1)+4 Datos almacenados Enlace CC
(d1)+3 Operandos
Mediante los operandos indicados en (d2)+0 y (d2)+1 se muestra si se ha ejecutado la instruccin y si se present un error en esto. El operando de bit (d2)+0 se activa cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin RIWT. En el siguiente procesamiento de la instruccin END se repone nuevamente este operando de bit. El operando de bit (d2)+1 indica un error en la ejecucin de la instruccin RIWT. En caso de una ejecucin sin errores, este operando de bit se mantiene repuesto. Sin embargo, en caso de un error se activa el (d2+1)+1 cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin RIWT. En el siguiente procesamiento de la instruccin END se repone nuevamente este operando.
11 126
RIWT (serie A)
La siguiente ilustracin muestra el transcurso de seal en la ejecucin de la instruccin RIWT:

Instruccin END Flujo de programa Arranque Instruccin RIWT Instruccin ejecutada Error Terminacin de la instruccin RIWT Instruccin END Instruccin END Instruccin END
1 Ciclo
Para varias estaciones puede ejecutarse simultneamente una instruccin RIWT. En la misma estacin inteligente o local no puede, sin embargo accederse con varias instrucciones RIWT desde diferentes estaciones en forma simultnea. Los parmetros de red deben ajustarse mediante la instruccin RLPA antes de poder ejecutar la instruccin RIWT. Cuando se indica 0 bien un valor fuera del rango de 1 a 480 para la cantidad de datos a escribir en (d1)+1, se avisa un error al terminar la instruccin RIWT a travs del operando (d2)+1. Condiciones de ejecucin Al programar la instruccin RIWT en combinacin con una instruccin LEDA, se ejecuta la instruccin RIWT mientras se mantiene activada la condicin de ejecucin de la instruccin LEDA. Sin embargo, en la aplicacin de una instruccin LEDB se ejecuta la transmisin de datos solamente con flanco descendente de la condicin de ejecucin. Observe que se requieren varios ciclos para el procesamiento de la instruccin RIWT. Por lo tanto debe arrancarse la siguiente transmisin de datos solamente despus de que se indic a travs del operando (d2)+0 que se termin el procesamiento de la instruccin RIWT.
11 127
RIWT (serie A)
Ejemplo RIWT
El siguiente programa se procesa en el PLC de la estacin maestra e ingresa el valor 10 en la direccin de memoria de bfer 111H y el valor 20 en la direccin de memoria de bfer 112H de una estacin inteligente con el nmero de estacin 1. El mdulo de enlace CC de la estacin maestra ocupa el rango de direcciones de X/Y000 a X/Y01F.
Lista de instrucciones MELSEC Plano de contactos (GX IEC
11 128
RIWT (Serie QnA y System Q)
11.5.7
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Palabra

Registro de archivo

Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
GX Developer
11 129
Variables
Operando Significado Direccin cabezal del mdulo de enlace CC en el portador de componente (Se indican solamente las primeras dos posiciones de la direccin de 3 posiciones. Ejemplo: Direccin cabezal X/Y100 -> 10H) Rango de valores
Tipo de datos
Un
0 a FEH
BIN 16 bits
Primer operando del rango con informaciones para la ejecucin de la instruccin Operando Significado Descripcin Indica si se present un error durante el procesamiento de la instruccin: 0000H) Procesamiento sin errores Cada valor diferente a 0000H: Se present un error en el procesamiento (vase las instrucciones de operacin del mdulo de enlace CC) Nmero de la estacin local o inteligente hacia la cual deben transmitirse los datos Rango de valores Determinacin mediante
(s)+0
Sistema
(s)+1
Nmero de estacin
0 a 64
serie A/Q con versin de software A a H En la indicacin de 0004H se Cdigo de acceso escribe en la memoria de bfer de una estacin inteligente. Ingrese el valor 2004H cuando debe escribirse en la memoria de bfer de una estacin local. (s)+2
0004H o bien 2004H
serie A/Q a partir de la versin de software J o un mdulo del System Q El cdigo de operando se ingresa en el byte de valor superior de este operando. El byte de valor inferior de este operando sirve para la definicin si debe accederse a la memoria de bfer de un mdulo de enlace CC (04H) o de una CPU (05H). serie A/Q con versin de software A a H Direccin inicial en memoria de bfer serie A/Q a partir de la versin de software J o un mdulo del System Q Direccin inicial en la memoria de bfer o primera direccin de operando.
BIN 16 bits
Usuario
(s)+3
Direccin inicial
En funcin de la estacin a la cual se accede
(s)+4
Cantidad de puntos a escribir
Aqu debe indicarse la cantidad de datos (palabras) que deben transmitirse. El largo de datos depende del tipo de CPU con la cual se equipa la estacin hacia la cual se transmiten los datos. Serie AnU y QnA, System Q: mx. 480 palabras Todas las dems CPUs: mx. 10 palabras
1 a 480 1 a 10
11 130

Variables
d1
Primera direccin del rango de operandos en el cual estn almacenados los datos transmitidos.
Operando de bit que se activa despus de la ejecucin de la instruccin RIWT para un ciclo. Con (d2)+1 se indica un error durante la ejecucin. Operando Significado Descripcin Indica la terminacin de la instruccin RIWT. CON: Instruccin ejecutada DESC: Instruccin no ejecutada Indica si se present un error durante la ejecucin de la instruccin RIWT. CON: Instruccin ejecutada con error DESC:Instruccin ejecutada sin error Rango de valores Determinacin mediante
d2
(d2)+0
Bit
Sistema
(d2)+1
A partir de la versin de software J del mdulo maestro de la serie A/Q y de los mdulos del System Q se define a travs de la indicacin de un cdigo de operando y de acceso en (s)+2, en cul parte de la memoria de bfer debe escribirse o bien cul operando de la CPU debe sobreescribirse: Acceso a la memoria de bfer de un mdulo de enlace CC (cdigo de acceso 04H)
Operando Denominacin Entradas Salidas Rels internos Rels internos de rango detentivo Rels internos de enlace Temporizador (contacto) Temporizador (bobina) Temporizador (valor actual) Temporizador remanente (contacto) Temporizador remanente (bobina) Temporizador remanente (valor actual) ST

Tipo de operando Smbolo X Y M B bits

Palabra
Direccion amiento Hexadecimal
Cdigo de operando 01H 02H
Decimal Hex.
03H 83H 23H 09H 0AH
0CH Decimal 89H 8AH 8CH
11 131

Operando Denominacin Contador (contacto) Contador (bobina) Contador (valor actual) Registro de datos Registro de enlaces Registro de archivo Rels internos especiales de enlace Registros especiales de enlace Rel interno especial Registro especial D W R SB SW SM SD

Tipo de operando Smbolo bits
Palabra
Direccion amiento
Cdigo de operando 11H
Decimal
12H 14H 04H
Hex. Decimal Hexadecimal
24H 84H 63H 64H
Decimal
43H 44H
11 132
Funcionami ento
Escribir datos en la memoria de bfer de otra estacin o en una CPU RIWT Escritura de datos
Con la instruccin RIWT pueden transmitirse los datos hacia la memoria de bfer en otra estacin en el enlace CC. En mdulos maestros a partir de la versin de software J y en mdulos de enlace CC del System Q, tambin es posible el acceso a operandos en la CPU del PLC de otra estacin. El operando (s)+1 contiene el nmero de estacin de otra estacin. Esta estacin est conectada en la estacin maestra que se especifica con Un. Con d1 se determina el lugar el cual se almacenan los datos que deben transmitirse. En (s)+2 se indica codificadamente si debe escribirse en una memoria de bfer o en la CPU, y los operandos que deben manipularse en esto. La direccin inicial en la memoria de bfer o la primera direccin de operando se almacena en (s)+3. En el operando (s)+4 se indica la cantidad de datos que deben transmitirse. Esquema funcional en la escritura en la memoria de bfer de un mdulo de enlace CC
CPU del PLC Instruccin RIWT
Estacin maestra (Un)
Estacin indicada en (s)+1
Escritura de datos Enlace CC
(s)+3 Memoria de de bfer
d1
Datos almacenados
Esquema funcional en el acceso a operandos de la CPU del PLC de otra estacin de enlace CC
CPU del PLC RIWT
Estacin maestra o local (Un)
Estacin (s)+1
CPU del PLC
Escritura de datos d1 Enlace CC Datos almacenados (s)+4
(s)+3 Operandos
Mediante los operandos indicados en (d2)+0 y (d2)+1 se muestra si se ha ejecutado la instruccin y si se present un error en esto. El operando de bit (d2)+0 se activa cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin RIWT. En el siguiente procesamiento de la instruccin END se repone nuevamente este operando de bit. El operando de bit (d2)+1 indica un error en la ejecucin de la instruccin RIWT. En caso de una ejecucin sin errores, este operando de bit se mantiene repuesto. Sin embargo, en caso de un error se activa ste cuando se ejecuta la instruccin END del ciclo en el cual se
11 133
ha terminado la ejecucin RIWT. En el siguiente procesamiento de la instruccin END se repone nuevamente el operando de bit (d2)+1. La siguiente ilustracin muestra el transcurso de seal en la ejecucin de la instruccin RIWT:
Instruccin END Flujo de programa Arranque Instruccin RIWT Instruccin ejecutada Error Terminacin de la instruccin RIWT Instruccin END Instruccin END Instruccin END
1 Ciclo
Para varias estaciones puede ejecutarse simultneamente una instruccin RIWT. En una estacin inteligente o local no puede, sin embargo, accederse con varias instrucciones RIWT desde diferentes otras estaciones en forma simultnea. Fuentes de error Cuando se present un error durante la ejecucin de la instruccin RIWT, se activa el error flag SM0 y se ingresa un cdigo de error en el registro especial SD0. El mdulo definido en Un no es un mdulo especial. (cdigo de error: 2112) No se soporta la instruccin a ejecutar. (cdigo de error: 4002) No es vlida la cantidad de operandos indicada en la instruccin. (cdigo de error: 4003) En la instruccin se indic un operando no permitido (cdigo de error: 4004) El rango de operandos definido con s, contiene datos no permitidos. (cdigo de error: 4100) La cantidad de datos excede el rango permitido. (cdigo de error: 4101) Los datos o constantes almacenados que se transmitieron con la instruccin, sobrepasan el rango permitido. (cdigo de error: 4101)
11 134
Ejemplo
RIWT El siguiente programa se procesa en el PLC de la estacin maestra. Cuando se activa la entrada X0, se escriben diez direcciones de memoria de bfer en la estacin inteligente con el nmero de estacin 1 a partir de la direccin de memoria de bfer 100H . Los datos transmitidos se almacenan en la CPU a partir el registro D0. El mdulo de enlace CC de la estacin maestra tiene la direccin cabezal X/Y40. Editores IEC (En la siguiente pgina se indica este ejemplo en el listado de instrucciones MELSEC y en el plano de contactos del GX Developer.)
Ingresar el cdigo de acceso 4H para la memoria de bfer de una estacin inteligente en (s)+2 En (s)+3 se ingresa la direccin inicial en la memoria de bfer
Cantidad de palabras de datos
Entrada de datos en la memoria de bfer
Registrar que se escriben los datos
Aqu debe ingresarse las instrucciones que deben ejecutarse cuando se termin el procesamiento de la instruccion RIWT sin error alguno. En esta posicin debe ingresarse la instruccin que debe ejecutarse cuando se ha presentado un error en la ejecucin de la instruccin RIWT. Terminacin de la escritura de datos
Ejecucin cuando se termin el procesamiento de la instruccin RIWT sin errores
Ejecucin cuando se present un error en el procesamiento de la instruccin RIWT
11 135

INDICACIN
Aqu debe ingresarse las instrucciones que deben ejecutarse cuando se termin el procesamiento de la instruccion RIWT sin error alguno. En esta posicin debe ingresarse la instruccin que debe ejecutarse cuando se ha presentado un error en la ejecucin de la instruccin RIWT.
Ejecucin cuando se termin el procesamiento de la instruccin RIWT sin errores
Ejecucin cuando se present un error en el procesamiento de la instruccin RIWT
11 136
RIRCV (serie A)
11.5.8
RIRCV (serie A)
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X n1 n2 d1 d2 d3

Largo de bloque
Constante K

Y M
H P (16#)

ndice
Pasos
Operandos MELSEC A
Punter Nivel o
Carry Flag M9012
Error Flag M9011
29
GX IEC Developer
Plano de contactos
GX Developer
11 137
RIRCV (serie A)
Variables
Operando Significado Direccin cabezal del mdulo maestro de enlace CC en el portador de componente (Se indican solamente las primeras dos posiciones de la direccin de 3 posiciones. Ejemplo: Direccin cabezal X/Y100 -> 10H) Nmero de estacin inteligente de la cual se leen los datos Rango de valores
Tipo de datos
n1
0 a FEH
BIN 16 bits BIN 16 bits
n2
1 a 64
Usuario
Primer operando del rango con informaciones para la ejecucin de la instruccin y para el almacenamiento de los datos ledos Operando Significado Descripcin Indica si se present un error durante el procesamiento de la instruccin: 0000H) Procesamiento sin errores Cada valor diferente a 0000H: Se present un error en el procesamiento. Mayores informaciones acerca de los cdigos de error se encuentran en las instrucciones de operacin del mdulo de enlace CC. Aqu debe indicarse la cantidad de datos (palabras) que deben leerse. El valor indicado debe encontrarse dentro del largo de memoria de bfer de la estacin inteligente y el tamao del bfer de recepcin de la estacin maestra. Rango de valores Determinacin mediante
(d1)+0
Sistema
d1
(d1)+1
Largo de datos
1 a 480
BIN 16 bits
(d1)+2
Ingrese el valor 0004H. (Leer de la Cdigo de acceso memoria de bfer de una estacin inteligente.) Indique el operando con el cual se muestra un error en la ejecucin de la instruccin RIRCV: 0: Operando d1 1: Operando RX+1 Direccin inicial en la memoria de bfer de la estacin inteligente El tamao de este rango se determina mediante la cantidad de datos indicada en (d1)+1.
0004H Usuario
(d1)+3
Control de error
01
(d1)+4
Direccin inicial
En funcin de la estacin a la cual se accede Sistema
(d1)+5 a (d1)+n
Rango de memoria para datos ledos
Indicacin de operandos de enlace que se utilizan para el intercambio. Operando Significado Descripcin Rango de valores Determinacin mediante
Byte de valor superior

(d2)+0 d2 Entrada descentralizada (RX) Salida descentralizada (RY)
(d2)+1
Usuario (Las direcciones BIN 16 Byte de valor inferior se indican bits por el Direccin de una salida des0 a 125 usuario, pero centralizada (RY) de la estacin los inteligente operandos 0 a 15 se activan, o FF reponen o Direccin de un registro descentra- (En la indimodifican Registro descencacin de lizado (RWr) de la estacin intelipor el tralizado (RWr) FF no se sesistema) gente leccion ningn registro)
Direccin de una entrada descentralizada (RX) de una estacin inteligente
0 a 124
11 138
RIRCV (serie A)
Variables
Tipo de datos
Operando de bit que se activa despus de la ejecucin de la instruccin RIRCV para un ciclo. Con (d3)+1 se indica un error durante la ejecucin. Operando Significado Descripcin Indica la terminacin de la instruccin. CON: Instruccin ejecutada DESC: Instruccin no ejecutada Indica si se present un error durante la ejecucin de la instruccin. CON: Instruccin ejecutada con error DESC:Instruccin ejecutada sin error Rango de valores Determinacin mediante
d3
(d3)+0
Bit
Sistema
(d3)+1
Funcionami ento
Lectura de datos de la memoria de bfer de una estacin inteligente mediante intercambio RIRCV Lectura de datos (con intercambio)
La instruccin RIRCV puede ejecutarse solamente en la CPU del PLC de la estacin maestra. Esta se utiliza para leer los datos de la memoria de bfer en una estacin inteligente en el enlace CC. El intercambio de datos se realiza mediante un intercambio (handshake). El operando (d1)+1 contiene la indicacin acerca de la cantidad de datos que deben transferirse. En el operando (d1)+3 se indica la primera direccin de memoria de bfer que debe leerse. El operando n2 contiene el nmero de estacin de otra estacin. Esta estacin est conectada en la estacin maestra que se especifica con n1. Los datos ledos se almacenan a partir de (d1)+5 en la CPU en la cual se procesa la instruccin RIRCV. Esquema funcional de la instruccin RIRCV:
CPU del PLC Instruccin RIRCV Datos de memoria de bfer (d1)+5 Datos almacenados RX/RY Intercambio [(d2)+0, (d2)+1] Memoria de bfer Estacin maestra (n1) Estacin inteligente (n2)
RX/RY
Mediante los operandos indicados en (d3)+0 y (d3)+1 se muestra si se ha ejecutado la instruccin y si se present un error en esto. El operando de bit (d3)+0 se activa cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin RIRCV. En el siguiente procesamiento de la instruccin END se repone nuevamente este operando de bit. El operando de bit (d3)+1 indica un error en la ejecucin de la instruccin RIRCV. En caso de una ejecucin sin errores, este operando de bit se mantiene repuesto. Sin embargo, en caso de un error se activa el (d3)+1 cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin RIRCV. En el siguiente procesamiento de la instruccin END se repone nuevamente este operando.
11 139
RIRCV (serie A)
La siguiente ilustracin muestra el transcurso de seal en la ejecucin de la instruccin RIRCV:

Instruccin END Flujo de programa Arranque Instruccin RIRCV Terminacin de la instruccin RIRCV Instruccin ejecutada Error Instruccin END Instruccin END Instruccin END
1 Ciclo
Para varias estaciones puede ejecutarse simultneamente una instruccin RIRCV. En una estacin inteligente o local no puede, sin embargo, accederse con varias instrucciones RIRCV desde diferentes estaciones en forma simultnea. Condiciones de ejecucin Al programar la instruccin RIRCV en combinacin con una instruccin LEDA, se ejecuta la instruccin RIRCV mientras se mantiene activada la condicin de ejecucin de la instruccin LEDA. Sin embargo, en la aplicacin de una instruccin LEDB se ejecuta el proceso de lectura solamente con flanco ascendente de la condicin de ejecucin. Observe que se requieren varios ciclos para el procesamiento de la instruccin RIRCV. Por lo tanto debe arrancarse el proceso de lectura solamente despus de que se indic a travs del operando (d3)+0 que se termin el procesamiento de la instruccin RIRCV. (Una instruccin RIRCV no se ejecuta cuando se arranca nuevamente antes de haber terminado el procesamiento previo.)
Fuentes de error
Los parmetros de red deben ajustarse mediante la instruccin RLPA antes de poder ejecutar la instruccin RIRCV. En caso de no observar esto, se ingresa el cdigo de error 4B00H en el operando (d1)+0 despus de la ejecucin de la instruccin RIRCV. Cuando se indica 0 bien un valor fuera del rango de 1 a 480 para la cantidad de datos a leer en (d1)+1, se ingresa el cdigo de error BB42H en el operando (d1)+0 al terminar la instruccin RIRCV.
11 140
RIRCV (serie A)
Ejemplo
RIRCV El siguiente programa que se procesa en el PLC de la estacin maestra, lee los contenidos de las direcciones de memoria de bfer 400H a 405H de la estacin inteligente con el nmero de estacin 1. Como operandos para el intercambio se utilizan RX2, RY2 y RWr2. El operando indicado en (d1)+0 sirve para la indicacin de un error. El mdulo de enlace CC de la estacin maestra tiene la direccin cabezal X/Y000. Editores IEC (En la siguiente pgina se indica este ejemplo en el listado de instrucciones MELSEC y en el plano de contactos del GX Developer.)
Ingresar la cantidad de palabras de datos en (d1)+1
Ingresar el cdigo de acceso 4H para la memoria de bfer de una estacin inteligente en (d1)+2 En (d1)+3 se determina que se indic un error por el operando (d1)+0.
Ingresar la direccin inicial en la memoria de bfer en (d1)+4
Ingresar RX2 y RY2 en d2
Ingresar RWr2 en (d2)+1
Ejecutar la instruccin RIRCV
11 141
RIRCV (serie A)
Mayores indicaciones para la programacin de las instrucciones extendidas con un PLC de la serie A se encuentran en el Cap. 3.3 de este manual.
11 142
RIRCV (Serie QnA y System Q)
11.5.9
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Palabra

Registro de archivo

Otros
Error Flag
Pasos
SM0
10
GX IEC Developer
Plano de contactos
GX Developer
11 143
Variables
Operando Significado Direccin cabezal del mdulo maestro en el portador de componente (Se indican solamente las primeras dos posiciones de la direccin de 3 posiciones. Ejemplo: Direccin cabezal X/Y100 -> 10H) Rango de valores
Tipo de datos
Un
0 a FEH
BIN 16 bits
Primer operando del rango con informaciones para la ejecucin de la instruccin Operando Significado Descripcin Indica si se present un error durante el procesamiento de la instruccin: 0000H) Procesamiento sin errores Cada valor diferente a 0000H: Se present un error en el procesamiento (vase las instrucciones de operacin del mdulo de enlace CC) Nmero de estacin inteligente de la cual se leen los datos Rango de valores Determinacin mediante
(s1)+0
Sistema
(s1)+1 s1 (s1)+2
Nmero de estacin
0 a 64 BIN 16 bits 0004H
Ingrese el valor 0004H. (Leer de la Cdigo de acceso memoria de bfer de una estacin inteligente.)
(s1)+3
Direccin inicial
En funcin de la Direccin inicial en memoria de bfer estacin a la cual se accede Aqu debe indicarse la cantidad de datos (palabras) que deben leerse. El valor indicado debe encontrarse dentro del largo de memoria de bfer de la estacin inteligente y el tamao del bfer de recepcin de la estacin maestra.
Usuario
(s1)+4
Largo de datos
1 a 480
Indicacin de operandos de enlace que se utilizan para el intercambio. Operando Significado Descripcin Rango de valores 0 Determinacin mediante

(s2)+0 Salida descentralizada (RY) para solicitud de datos Se ajusta en 0.
Byte de valor inferior
Direccin de una salida descentralizada (RY) de la estacin inteligente
0 a 127
s2 (s2)+1
Registro descentralizado (RWr) para cdigo de error Entrada descentralizada (RX), con la cual se indica la terminacin de la transmisin de datos.
0 a 15 o FF (En la Direccin de un registro descentraindicacin lizado (RWr) de la estacin intelide FF no se gente en la cual se ingresa el mismo cdigo de error como en el seleccion ningn operando indicado con (s1)+0 registro) Direccin de una entrada descentralizada (RX) de una estacin inteligente
BIN 16 bits Usuario
0 a 127
(s2)+2
Indique el modo de indicacin de la terminacin de la transmisin de Indicacin de la datos. terminacin de la 0: Con un operando (RXn) transmisin de 1: Con 2 operandos (RXn, RXn+1) datos (RXn+1 se activa en caso de un error)
01
11 144

Variables
d1
Primera direccin del rango de operandos en el cual se almacenan los datos ledos
Operando de bit que se activa despus de la ejecucin de la instruccin RIRCV para un ciclo. Con (d2)+1 se indica un error durante la ejecucin. Operando Significado Descripcin Indica la terminacin de la instruccin RIRCV. CON: Instruccin ejecutada DESC: Instruccin no ejecutada Indica si se present un error durante la ejecucin de la instruccin RIRCV. CON: Instruccin ejecutada con error DESC:Instruccin ejecutada sin error Rango de valores Determinacin mediante
d2
(d2)+0
Bit
Sistema
(d2)+1
Funcionami ento
Lectura de datos de la memoria de bfer de una estacin inteligente mediante intercambio RIRCV Lectura de datos (con intercambio)
La instruccin RIRCV puede ejecutarse solamente en la CPU del PLC de la estacin maestra. Esta se utiliza para leer los datos de la memoria de bfer en una estacin inteligente en el enlace CC. El intercambio de datos se realiza mediante un intercambio (handshake). Esquema funcional de la instruccin RIRCV:
Estacin maestra
Estacin (s1)+1
CPU del PLC
Mdulo maestro Estacin inteligente 1.
RIRCV
RX RY
1.
Memoria de bfer RX RY
Memoria de operandos 3.
Bfer de recepcin
2.
1. En la estacin indicada con (s1)+1 se realiza el acceso a la memoria de bfer a partir de la direccin indicada en (s1)+3. Los operandos indicados en s2 se utilizan para el servicio de de intercambio. 2. Los contenidos de las direcciones de memoria de bfer se ingresan en la memoria de recepcin del mdulo maestro. 3. En la CPU del PLC de la estacin maestra se almacenan los datos a partir del operando indicado en d1. A continuacin se activa el operando de bit indicado en (d2)+0.
11 145
Mediante los operandos indicados en (d2)+0 y (d2)+1 se muestra si se ha ejecutado la instruccin y si se present un error en esto. El operando de bit (d2)+0 se activa cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin RIRCV. En el siguiente procesamiento de la instruccin END se repone nuevamente este operando de bit. El operando de bit (d2)+1 indica un error en la ejecucin de la instruccin RIRCV. En caso de una ejecucin sin errores, este operando de bit se mantiene repuesto. Sin embargo, en caso de un error se activa el (d2+1)+1 cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin RIRCV. En el siguiente procesamiento de la instruccin END se repone nuevamente este operando. La siguiente ilustracin muestra el transcurso de seal en la ejecucin de la instruccin RIRCV:
Instruccin END Instruccin END
Programa cclico
Arranque Instruccin RIRCV
Terminacin de la instruccin RIRCV
Operando de bit (d2)+0 Operando de bit (d2)+1 RYn
Instruccin error Error 1 Ciclo
RXn
Para varias estaciones puede ejecutarse simultneamente una instruccin RIRCV. En una estacin inteligente o local no puede, sin embargo, accederse con varias instrucciones RIRCV desde diferentes estaciones en forma simultnea. Fuentes de error Cuando se present un error durante la ejecucin de la instruccin RIRCV, se activa el error flag SM0 y se ingresa un cdigo de error en el registro especial SD0. El mdulo definido en Un no es un mdulo especial. (cdigo de error: 2112) No se soporta la instruccin a ejecutar. (cdigo de error: 4002) No es vlida la cantidad de operandos indicada en la instruccin. (cdigo de error: 4003) En la instruccin se indic un operando no permitido (cdigo de error: 4004) El rango de operandos definido con s, contiene datos no permitidos. (cdigo de error: 4100) La cantidad de datos excede el rango permitido. (cdigo de error: 4101) Los datos o constantes almacenados que se transmitieron con la instruccin, sobrepasan el rango permitido. (Cdigo de error: 4101)
11 146
Ejemplo
RIRCV El siguiente programa se procesa en el PLC de la estacin maestra. Al activarse el rel interno M1, se leen los contenidos de once direcciones de memoria de bfer de la estacin inteligente con el nmero de estacin 53 a partir de la direccin de memoria de bfer 400H . Los datos se almacenan en la CPU a partir del registro D40. El mdulo de enlace CC de la estacin maestra tiene la direccin cabezal X/Y00. Como operandos para el intercambio se utilizan RX2, RY2 y RWr2. Junto a la terminacin de la transmisin de datos se indican dos operandos. ((s2)+2 = 1) Editores IEC (En la siguiente pgina se indica este ejemplo en el listado de instrucciones MELSEC y en el plano de contactos del GX Developer.)
Ingresar el cdigo de acceso 4H para la memoria de bfer de una estacin inteligente en (s1)+2 En (s)+3 se ingresa la direccin inicial en la memoria de bfer (400H)
Lectura de once direcciones de memoria de bfer
Ingresar RY2 como operando de intercambio en (s2)+1 Ingresar RWr2 y RX2 como operandos de intercambio en (s2)+2
Indicar la terminacin de la transmisin de datos con 2 operandos
Lectura de datos
Aqu debe ingresarse las instrucciones que deben ejecutarse cuando se termin el procesamiento de la instruccion RIRCV sin error alguno. En esta posicin debe ingresarse la instruccin que debe ejecutarse cuando se ha presentado un error en la ejecucin de la instruccin RIRCV.
Ejecucin cuando se termin el procesamiento de la instruccin RIRCV sin errores
Ejecucin cuando se present un error en el procesamiento de la instruccin RIRCV
11 147

INDICACIN
Aqu debe ingresarse las instrucciones que deben ejecutarse cuando se termin el procesamiento de la instruccion RIRCV sin error alguno. En esta posicin debe ingresarse la instruccin que debe ejecutarse cuando se ha presentado un error en la ejecucin de la instruccin RIRCV.
Ejecucin cuando se termin el procesamiento de la instruccin RIRCV sin errores
Ejecucin cuando se present un error en el procesamiento de la instruccin RIRCV
11 148
RISEND (serie A)
11.5.10
RISEND (serie A)
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X n1 n2 d1 d2 d3

Largo de bloque
Constante K

Y M
H P (16#)

ndice
Pasos
Operandos MELSEC A
Punter Nivel o
Carry Flag M9012
Error Flag M9011
29
GX IEC Developer
Plano de contactos
GX Developer
11 149
RISEND (serie A)
Variables
Operando Significado Direccin cabezal del mdulo maestro de enlace CC en el portador de componente (Se indican solamente las primeras dos posiciones de la direccin de 3 posiciones. Ejemplo: Direccin cabezal X/Y100 -> 10H) Nmero de estacin inteligente hacia la cual se transmiten los datos Rango de valores
Tipo de datos
n1
0 a FEH
BIN 16 bits BIN 16 bits
n2
1 a 64
Usuario
Primer operando del rango con informaciones para la ejecucin de la instruccin Operando Significado Descripcin Indica si se present un error durante el procesamiento de la instruccin: 0000H) Procesamiento sin errores Cada valor diferente a 0000H: Se present un error en el procesamiento. Mayores informaciones acerca de los cdigos de error se encuentran en las instrucciones de operacin del mdulo de enlace CC. Aqu debe indicarse la cantidad de datos (palabras) que deben escribirse. Rango de valores Determinacin mediante
(d1)+0
Sistema
(d1)+1 d1 (d1)+2
Largo de datos
1 a 480
BIN 16 bits
Ingrese el valor 0004H. Cdigo de acceso (= Escribir en la memoria de bfer de una estacin inteligente.) Indique el operando con el cual se muestra un error en la ejecucin de la instruccin RISEND: 0: Operando d1 1: Operando RX+1
0004H
(d1)+3
Control de error
01 Usuario
(d1)+4
Direccin inicial
En funcin de la Direccin inicial en la memoria de estacin a la bfer de la estacin inteligente cual se accede
(d1)+5 a (d1)+n
Rango de El tamao de este rango se determemoria para mina mediante el largo de datos datos que deben indicado en (d1)+1. transmitirse
Indicacin de operandos de enlace que se utilizan para el intercambio. Operando Significado Descripcin Rango de valores Determinacin mediante

(d2)+0 d2 Entrada descentralizada (RX) Salida descentralizada (RY)
(d2)+1
Registro descentralizado (RWr)
Usuario (Las direcciones BIN 16 Byte de valor inferior se indican bits Direccin de una salida des0 a 127 por el centralizada (RY) de la estacin usuario, pero inteligente los operandos 0 a 15 se activan, o FF reponen o (En la Direccin de un registro descentramodifican indicacin lizado (RWr) de la estacin intelide FF no se por el sistema) gente seleccion ningn registro)
Direccin de una entrada descentralizada (RX) de una estacin inteligente
0 a 127
11 150
RISEND (serie A)
Variables
Tipo de datos
Operando de bit que se activa despus de la ejecucin de la instruccin RISEND para un ciclo. Con (d3)+1 se indica un error durante la ejecucin. Operando Significado Descripcin Indica la terminacin de la instruccin. CON: Instruccin ejecutada DESC: Instruccin no ejecutada Indica si se present un error durante la ejecucin de la instruccin. CON: Instruccin ejecutada con error DESC:Instruccin ejecutada sin error Rango de valores Determinacin mediante
d3
(d3)+0
Bit
Sistema
(d3)+1
Funcionami ento
Transferencia de datos mediante intercambio hacia la memoria de bfer de una estacin inteligente RISEND Escritura de datos (con intercambio)
La instruccin RIRCV puede ejecutarse solamente en la CPU del PLC de la estacin maestra. Con esta se ingresan los datos en la memoria de bfer de una estacin inteligente de enlace CC. El intercambio de datos se realiza mediante un intercambio (handshake). El operando (d1)+1 contiene la indicacin acerca de la cantidad de datos que deben transferirse. En el operando (d1)+3 se indica la primera direccin de memoria de bfer, en la cual deben ingresarse los datos. El operando n2 contiene el nmero de estacin de otra estacin. Esta estacin est conectada en la estacin maestra que se especifica con n1. Los datos que se transmiten hacia la estacin inteligente, se almacenan a partir de (d1)+5. Esquema funcional de la instruccin RISEND:
CPU del PLC Instruccin RISEND
Estacin maestra (n1)
Estacin inteligente (n2)
(d1)+4 Escritura de datos Memoria de operandos RX/RY
(d1)+5
Datos
RX/RY Intercambio [d2, (d2)+1]
Mediante los operandos indicados en (d3)+0 y (d3)+1 se muestra si se ha ejecutado la instruccin y si se present un error en esto. El operando de bit (d3)+0 se activa cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin RISEND. En el siguiente procesamiento de la instruccin END se repone nuevamente este operando de bit. El operando de bit (d3)+1 indica un error en la ejecucin de la instruccin RISEND. En caso de una ejecucin sin errores, este operando de bit se mantiene repuesto. Sin embargo, en caso de un error se activa el (d3)+1 cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin RISEND. En el siguiente procesamiento de la instruccin END se repone nuevamente este operando.
11 151
RISEND (serie A)
La siguiente ilustracin muestra el transcurso de seal en la ejecucin de la instruccin RISEND.

Arranque Instruccin RISEND
Terminacin de la instruccin RISEND
Instruccin ejecutada Error
1 Ciclo
Para varias estaciones puede ejecutarse simultneamente una instruccin RISEND. En una estacin inteligente o local no puede, sin embargo, accederse con varias instrucciones RISEND desde diferentes estaciones en forma simultnea. Condiciones de ejecucin Al programar la instruccin RISEND en combinacin con una instruccin LEDA, se ejecuta la instruccin RISEND mientras se mantiene activada la condicin de ejecucin de la instruccin LEDA. Sin embargo, en la aplicacin de una instruccin LEDB se ejecuta el proceso de lectura solamente con flanco ascendente de la condicin de ejecucin. Observe que se requieren varios ciclos para el procesamiento de la instruccin RISEND. Por lo tanto debe arrancarse el proceso de lectura solamente despus de que se indic a travs del operando (d3)+0 que se termin el procesamiento de la instruccin RISEND. (Una instruccin RISEND no se ejecuta cuando se arranca nuevamente antes de haber terminado el procesamiento previo.) Los parmetros de red deben ajustarse mediante la instruccin RLPA antes de poder ejecutar la instruccin RISEND. Fuentes de error Cuando se indica 0 bien un valor fuera del rango de 1 a 480 para la cantidad de datos a transmitir en (d1)+1, se ingresa el cdigo de error BB42H en el operando (d1)+0 al terminar la instruccin RISEND.
11 152
RISEND (serie A)
Ejemplo
RISEND El siguiente programa se procesa en el PLC de la estacin maestra e ingresa los datos en las direcciones de memoria de bfer 200H a 202H de la estacin inteligente con el nmero de estacin 1. Como operandos para el intercambio se utilizan RX0, RY0 y RWr0. El operando indicado en (d1)+0 sirve para la indicacin de un error. El mdulo de enlace CC de la estacin maestra tiene la direccin cabezal X/Y000. Editores IEC (En la siguiente pgina se indica este ejemplo en el listado de instrucciones MELSEC y en el plano de contactos del GX Developer.)
Ingresar la cantidad de palabras de datos en (d1)+1
Ingresar el cdigo de acceso 4H para la memoria de bfer de una estacin inteligente en (d1)+2 En (d1)+3 se determina que se indic un error por el operando (d1)+0.
Ingresar la direccin inicial en la memoria de bfer en (d1)+4 En la memoria de bfer debe ingresarse 5ABCD. Estos datos se almacenan a partir de (d1)+5. Escribir 5 en (d2)+5
Escribir AB en (d2)+6
Escribir CD en (d2)+7
Ingresar RX0 y RY0 en d2
Determinar RWr0 en (d2)+1
Entrada de datos en la memoria de bfer
11 153
RISEND (serie A)
Mayores indicaciones para la programacin de las instrucciones extendidas con un PLC de la serie A se encuentran en el Cap. 3.3 de este manual.
11 154
RISEND (Serie QnA y System Q)
11.5.11
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Palabra

Registro de archivo

Otros
Error Flag
Pasos
SM0
10
GX IEC Developer
Plano de contactos
GX Developer
11 155
Variables
Operando Significado Direccin cabezal del mdulo maestro en el portador de componente (Se indican solamente las primeras dos posiciones de la direccin de 3 posiciones. Ejemplo: Direccin cabezal X/Y100 -> 10H) Rango de valores
Tipo de datos
Un
0 a FEH
BIN 16 bits
Primer operando del rango con informaciones para la ejecucin de la instruccin Operando Significado Descripcin Indica si se present un error durante el procesamiento de la instruccin: 0000H) Procesamiento sin errores Cada valor diferente a 0000H: Se present un error en el procesamiento (vase las instrucciones de operacin del mdulo de enlace CC) Nmero de estacin inteligente de la cual se leen los datos Rango de valores Determinacin mediante
(s1)+0
Sistema
s1 (s1)+1
Nmero de estacin
0 a 64
BIN 16 bits
(s1)+2
Ingrese el valor 0004H. Cdigo de acceso (= Escribir en la memoria de bfer de una estacin inteligente.) Direccin inicial en memoria de bfer Aqu debe indicarse la cantidad de datos (palabras) que deben transmitirse.
0004H En funcin de la estacin a la cual se accede 1 a 480 Usuario
(s1)+3
Direccin inicial
(s1)+4
Largo de datos
Indicacin de operandos de enlace que se utilizan para el intercambio. Operando Significado Descripcin Rango de valores 0 Determinacin mediante

(s2)+0 Salida descentralizada (RY) para solicitud de datos Se ajusta en 0.
Direccin de una salida descentralizada (RY) de la estacin inteligente
0 a 127
s2 (s2)+1
Registro descentralizado (RWr) para cdigo de error Entrada descentralizada (RX), con la cual se indica la terminacin de la transmisin de datos.
0 a 15 o FF (En la Direccin de un registro descenindicacin tralizado (RWr) de la estacin inteligente en la cual se ingresa el de FF no se seleccion mismo cdigo de error como en ningn el operando indicado con (s1)+0 registro) Direccin de una entrada descentralizada (RX) de una estacin inteligente
BIN 16 bits Usuario
0 a 127
(s2)+2
Indique el modo de indicacin de la terminacin de la transmisin de Indicacin de la datos. terminacin de la 0: Con un operando (RXn) transmisin de 1: Con 2 operandos (RXn, RXn+1) datos (RXn+1 se activa en caso de un error)
01
d1
Primera direccin del rango de operandos en el cual se almacenan los datos que se transmiten a la estacin inteligente.
Usuario
BIN 16 bits
11 156

Variables
Tipo de datos
Operando de bit que se activa despus de la ejecucin de la instruccin RISEND para un ciclo. Con (d2)+1 se indica un error durante la ejecucin. Operando Significado Descripcin Indica la terminacin de la instruccin RISEND. CON: Instruccin ejecutada DESC: Instruccin no ejecutada Indica si se present un error durante la ejecucin de la instruccin RISEND. CON: Instruccin ejecutada con error DESC:Instruccin ejecutada sin error Rango de valores Determinacin mediante
d2
(d2)+0
Bit
Sistema
(d2)+1
Funcionami ento
Entrada de datos mediante intercambio hacia la memoria de bfer de una estacin inteligente RISEND Escritura de datos (con intercambio)
La instruccin RIRCV puede ejecutarse solamente en la CPU del PLC de la estacin maestra. Con esta instruccin se ingresan los datos en la memoria de bfer de una estacin inteligente de enlace CC. El intercambio de datos se realiza mediante un intercambio (handshake). Procedimiento fundamental de la instruccin RISEND:
Estacin maestra
Estacin (s1)+1
CPU del PLC
Mdulo maestro Estacin inteligente
RISEND 1. Memoria de operandos 4.
RX RY
2. 2. 3.
Memoria de bfer RX RY
Bfer de transmisin
1. Los datos para la estacin inteligente se ingresan en el bfer de transmisin en la estacin maestra. 2. En la estacin indicada con (s1)+1 se ingresan los datos en la memoria de bfer a partir de la direccin indicada en (s1)+3. Los operandos indicados en s2 se utilizan para el servicio de intercambio. 3. Se indica a la estacin maestra que se ha terminado la transmisin de datos. 4. Se activa el operando de bit indicado en (d2)+0.
11 157
Mediante los operandos indicados en (d2)+0 y (d2)+1 se muestra si se ha ejecutado la instruccin y si se present un error en esto. El operando de bit (d2)+0 se activa cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin RISEND. En el siguiente procesamiento de la instruccin END se repone nuevamente este operando de bit. El operando de bit (d2)+1 indica un error en la ejecucin de la instruccin RISEND. En caso de una ejecucin sin errores, este operando de bit se mantiene repuesto. Sin embargo, en caso de un error se activa el (d2+1)+1 cuando se ejecuta la instruccin END del ciclo en el cual se ha terminado la ejecucin RISEND. En el siguiente procesamiento de la instruccin END se repone nuevamente este operando. La siguiente ilustracin muestra el transcurso de seal en la ejecucin de la instruccin RISEND.
Programa cclico
Arranque Instruccin RIRCV
Terminacin de la instruccin RISEND
Operando de bit (d2)+0 Operando de bit (d2)+1 RYn
RXn
Para varias estaciones puede ejecutarse simultneamente una instruccin RISEND. En una estacin inteligente o local no puede, sin embargo, accederse con varias instrucciones RISEND desde diferentes estaciones en forma simultnea.
Fuentes de error
Cuando se present un error durante la ejecucin de la instruccin RISEND, se activa el error flag SM0 y se ingresa un cdigo de error en el registro especial SD0. El mdulo definido en Un no es un mdulo especial. (Cdigo de error: 2112) No se soporta la instruccin a ejecutar. (Cdigo de error: 4002) No es vlida la cantidad de operandos indicada en la instruccin. (cdigo de error: 4003) En la instruccin se indic un operando no permitido (cdigo de error: 4004) El rango de operandos definido con s, contiene datos no permitidos. (Cdigo de error: 4100) La cantidad de datos excede el rango permitido. (Cdigo de error: 4101) Los datos o constantes almacenados que se transmitieron con la instruccin, sobrepasan el rango permitido. (Cdigo de error: 4101)
11 158
Ejemplo
RISEND El siguiente programa se procesa en el PLC de la estacin maestra y transmite una palabra hacia la direccin de memoria de bfer 111H de la estacin inteligente con el nmero de estacin 63. El mdulo de enlace CC de la estacin maestra tiene la direccin cabezal X/Y00. Como operandos para el intercambio se utilizan RX4, RY4 y RWr1. Junto a la terminacin de la transmisin de datos se indican dos operandos. ((s2)+2 = 1) Editores IEC (En la siguiente pgina se indica este ejemplo en el listado de instrucciones MELSEC y en el plano de contactos del GX Developer.)
Ingresar el cdigo de acceso 4H para la memoria de bfer de una estacin inteligente en (s1)+2 En (s)+3 se ingresa la direccin inicial en la memoria de bfer (111H)
Escribir una direccin de memoria de bfer
Ingresar RY4 como operando de intercambio en (s2)+1 Ingresar RWr1 y RX4 como operandos de intercambio en (s2)+2
Indicar la terminacin de la transmisin de datos con 2 operandos
En D10 se ingresa el valor 11 que se transmite luego hacia la memoria de bfer 111H.
Transmisin de datos
Aqu debe ingresarse las instrucciones que deben ejecutarse cuando se termin el procesamiento de la instruccion RISEND sin error alguno. En esta posicin debe ingresarse la instruccin que debe ejecutarse cuando se ha presentado un error en la ejecucin de la instruccin RISEND.
Ejecucin cuando se termin el procesamiento de la instruccin RISEND sin errores
Ejecucin cuando se present un error en el procesamiento de la instruccin RISEND
11 159

INDICACIN
Aqu debe ingresarse las instrucciones que deben ejecutarse cuando se termin el procesamiento de la instruccion RISEND sin error alguno. En esta posicin debe ingresarse la instruccin que debe ejecutarse cuando se ha presentado un error en la ejecucin de la instruccin RISEND.
Ejecucin cuando se termin el procesamiento de la instruccin RISEND sin errores
Ejecucin cuando se present un error en el procesamiento de la instruccin RISEND
11 160
RITO (serie A)
11.5.12
RITO (serie A)
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X n1 n2 n3 d1 n4

Largo de bloque
Constante K

Y M
H P (16#)

ndice
Pasos
Operandos MELSEC A
Punter Nivel o
Carry Flag M9012
Error Flag M9011
29
GX IEC Developer
Plano de contactos
GX Developer
11 161
RITO (serie A)
Variables
Operando Significado Direccin cabezal del mdulo maestro de enlace CC en el portador de componente (Se indican solamente las primeras dos posiciones de la direccin de 3 posiciones. Ejemplo: Direccin cabezal X/Y100 -> 10H) Destino de la transmisin de datos Indique el nmero de estacin de la estacin inteligente hacia la cual deben transmitirse los datos (exclusivamente cuando se ejecuta la instruccin RITO en la estacin maestra.). Indique FFH cuando los datos deben transmitirse hacia el bfer con acceso libre. Rango de valores
Tipo de datos
n1
0 a FEH
n2
1 a 64 o bien FFH Usuario
BIN 16 bits
n3
Entre 0 y el Direccin inicial de la memoria con actualizacin automtica para valor mx. la estacin inteligente en la estacin maestra o valor offset con ajustado en los acceso libre parmetros. Primer operando del rango en la cual deben almacenarse los datos a transferir. Cantidad de operandos (palabras) que se transmiten Direccin vlida de operando 1 a 4096 Direccin BIN 16 bits
d1
n4
11 162
RITO (serie A)
Funcionami ento
Entrada de datos en la memoria con actualizacin automtica RITO Escritura de datos
Con la instruccin RITO se transmiten los datos desde la CPU del PLC hacia la memoria de bfer con actualizacin automtica de la estacin maestra. Los datos se especifrican por su direccin inicial (d1) y su largo (n4). El destino de datos en la estacin maestra se indica con n2 (nmero de estacin para la cual estn los datos) y n3 (direccin inicial del rango de memoria en la estacin maestra). La direccin cabezal de entrada/salida de la estacin maestra se indica en n1. La siguiente ilustracin muestra la funcin de la instruccin RITO:
Rango en el cual se ejecuta la instruccin RITO Estacin inteligente o local (n2)
CPU del PLC RITO
n3 d1 Operandos indicados
Memoria con actualizacin automtica
Transmisin en la actualizacin de datos
n4
Con una instruccin RITO puede transmitirse un mx. de 4096 palabras. Para ajustar la cantidad de direcciones con actualizacin automtica, debe definirse el tamao del bfer con actualizacin automtica mediante una instruccin RLPA. Condiciones de ejecucin Al programar la instruccin RITO en combinacin con una instruccin LEDA, se ejecuta la instruccin RITO mientras se mantiene activada la condicin de ejecucin de la instruccin LEDA. Sin embargo, en la aplicacin de una instruccin LEDB se transmiten los datos solamente en caso de un flanco ascendente de la condicin de ejecucin.
Fuentes de error
En los siguientes eventos se reconoce un error de procesamiento, se aplica el error flag M9011 y se emite un cdigo de error. La direccin de memoria de bufr ajustada se encuentra fuera del rango permitido. (cdigo de error en D9008: 50, cdigo de error en D9091 (CPU de AnU) o D9092 (CPU de AnSH): 503) La cantidad de direcciones actualizadas es mayor a 4096. (Cdigo de error en D9008: 50, cdigo de error en D9091 (CPU de AnU) o D9092 (CPU de AnSH): 503)
11 163
RITO (serie A)
Ejemplo RITO
Al activarse la entrada X20, el siguiente programa transmite el contenido de seis registros de datos D10 a D15 hacia la memoria con actualizacin automtica de la estacin con el nmero 1. Los datos se ingresan aqu a partir de la direccin 200H. El mdulo de enlace CC de la estacin maestra ocupa el rango de direcciones de X/Y000 a X/Y01F.
11 164
RITO (Serie QnA y System Q)
11.5.13
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit n1 n2 d n3

Palabra

Registro de archivo


Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
GX Developer
11 165
Variables
Operando Significado Direccin cabezal del mdulo maestro de enlace CC en el portador de componente (Se indican solamente las primeras dos posiciones de la direccin de 3 posiciones. Ejemplo: Direccin cabezal X/Y100 -> 10H) Rango de valores
Tipo de datos
Un
0 a FEH
Indique el nmero de estacin de la estacin inteligente hacia

n1 la cual deben transmitirse los datos. con acceso libre. Valor offset de la memoria con actualizacin automtica para la estacin inteligente en la estacin maestra o para el bfer con acceso libre La primera direccin que se describe, se indica en forma relativa a la direccin inicial del rango de memoria. Ejemplo: Para ingresar datos a partir de la direccin 356H de la memoria que empieza con 350H, debe indicarse el valor 6H para n2. Primer operando del rango en la cual deben almacenarse los datos a transferir. Cantidad de operandos (palabras) que se transmiten
Destino de la transmisin de datos
Indique FFH cuando los datos deben transmitirse hacia el bfer
1 a 64 o bien FFH
BIN 16 bits Usuario
n2
Entre 0 y el valor mx. ajustado en los parmetros.
Direccin vlida de operando 1 a 4096
Direccin BIN 16 bits
n3
11 166
Funcionami ento
Entrada de datos en la memoria con actualizacin automtica RITO Escritura de datos
Con la instruccin RITO se transmiten los datos desde la CPU del PLC hacia la memoria de bfer con actualizacin automtica de la estacin maestra. Los datos se especifrican por su direccin inicial (d) y su largo (n3). El destino de datos en la estacin maestra se indica con n1 (nmero de estacin para la cual estn los datos) y n2 (direccin inicial del rango de memoria en la estacin maestra). La direccin cabezal de entrada/salida de la estacin maestra se indica en Un. La siguiente ilustracin muestra la funcin de la instruccin RITO:
Estacin maestra
Estacin de destino (n1)
CPU del PLC
RITO
Memoria de bfer Memoria con actualizacin automtica Memoria con actualizacin automtica
Operandos (d)
n2 Transmisin en la actualizacin de datos
En una misma estacin inteligente no puede, sin embargo, accederse con varias instrucciones RITO desde diferentes estaciones en forma simultnea. Con una instruccin RITO puede transmitirse un mx. de 4096 palabras. La asignacin de los rangos de memoria con actualizacin automtica puede realizarse mediante el software de programacin GX Developer o GX IEC Developer dentro de los parmetros de red bajo el punto Informaciones de estacin. Fuentes de error Cuando se present uno de los siguientes errores durante la ejecucin de la instruccin RITO, se activa el error flag SM0 y se ingresa un cdigo de error en el registro especial SD0. El mdulo definido en Un no es un mdulo especial. (Cdigo de error: 2112) No se soporta la instruccin a ejecutar. (cdigo de error: 4002) No es vlida la cantidad de operandos indicada en la instruccin. (cdigo de error: 4003) En la instruccin se indic un operando no permitido (cdigo de error: 4004) No existe el nmero de estacin indicado en n1. (Cdigo de error: 4100) La cantidad de datos en n3 excede el rango permitido. (cdigo de error: 4100)
11 167

Ejemplo RITO
Al activarse la entrada X0, el siguiente programa transmite el contenido de diez registros de datos D0 a D9 hacia la memoria con actualizacin automtica de la estacin con el nmero 1. El rango de datos empieza con la direccin 300H. Los datos se ingresan a partir de la direccin 400H (offset = 100).
CPU del PLC Memoria de operandos
Mdulo maestro Direccin cabezal de entrada/ Memoria con actualizacin automtica
Estacin inteligente (nmero de estacin 1) Memoria de bfer
300H Rango de memoria con actualizacin automtica 5FFH
11 168
RIFR (A-Serie)
11.5.14
RIFR (A-Serie)
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos Operandos de bit X n1 n2 n3 n4 d1

Largo de bloque
Constante K

Y M
H P (16#)

ndice
Pasos
Operandos MELSEC A
Punter Nivel o
Carry Flag M9012
Error Flag M9011
29
GX IEC Developer
Plano de contactos
GX Developer
11 169
RIFR (A-Serie)
Variables
Operando Significado Direccin cabezal del mdulo maestro de enlace CC en el portador de componente (Se indican solamente las primeras dos posiciones de la direccin de 3 posiciones. Ejemplo: Direccin cabezal X/Y100 -> 10H) Fuente de datos Indique el nmero de estacin de la estacin inteligente de la cual deben leerse los datos. (Solamente cuando la instruccin RIFR se ejecuta en la estacin maestra.) Indique FFH cuando los datos deben leerse desde el bfer con acceso libre.
Rango de mtica
Tipo de datos
n1
0 a FEH
n2
1 a 64 o bien FFH Usuario
BIN 16 bits
n3
Entre 0 y el Direccin inicial de la memoria con actualizacin automtica para valor mx. la estacin inteligente en la estacin maestra o valor offset con ajustado en los acceso libre parmetros. Cantidad de operandos (palabras) que deben transmitirse Primer operando de rea en el cual deben ingresarse los datos ledos 1 a 4096 Direccin vlida de operando Direccin
n4 d1
11 170
RIFR (A-Serie)
Funcionami ento
Lectura de la memoria con actualizacin automtica RIFR Lectura de datos
Con la instruccin RIFR se transmiten los datos desde la memoria de bfer con actualizacin automtica de la estacin maestra hacia la memoria de operandos de la CPU del PLC. En d1 y n4 se determina donde deben almacenarse los datos y la cantida de datos a transmitir. Con n2 se indica el nmero de la estacin de la cual se leen los datos; n3 contiene la primera direccin cuyo contenido se lee. La direccin cabezal de entrada/salida de la estacin maestra se define con n1. La siguiente ilustracin muestra la funcin de la instruccin RIFR:
Rango en el cual se ejecuta la instruccin RIFR
CPU del PLC RIFR
Estacin inteligente o local (n2)
n3
Memoria con actualizacin automtica
d1
Operandos indicados
n4
Con una instruccin RIFR puede transmitirse un mx. de 4096 palabras. Para ajustar la cantidad de direcciones con actualizacin automtica, debe definirse el tamao del bfer con actualizacin automtica mediante una instruccin RLPA. Condiciones de ejecucin Al programar la instruccin RIFR en combinacin con una instruccin LEDA, se ejecuta la instruccin RIFR mientras se mantiene activada la condicin de ejecucin de la instruccin LEDA. Sin embargo, en la aplicacin de una instruccin LEDB se transmiten los datos solamente en caso de un flanco ascendente de la condicin de ejecucin.
Fuentes de error
En los siguientes eventos se reconoce un error de procesamiento, se aplica el error flag M9011 y se emite un cdigo de error. La direccin de memoria de bufr ajustada se encuentra fuera del rango permitido. (cdigo de error en D9008: 50, cdigo de error en D9091 (CPU de AnU) o D9092 (CPU de AnSH): 503) La cantidad de direcciones actualizadas es mayor a 4096. (cdigo de error en D9008: 50, cdigo de error en D9091 (CPU de AnU) o D9092 (CPU de AnSH): 503)
11 171
RIFR (A-Serie)
Ejemplo RIFR
Cuando se activa la entrada X20, el siguiente programa transmite el contenido de once direcciones del bfer con actualizacin automtica de la estacin 1 hacia la CPU del PLC y almacena los datos a partir del registro D100. En el bfer con actualizacin automtica se almacenan los datos a partir de la direccin 400H. El mdulo de enlace CC de la estacin maestra ocupa el rango de direcciones de X/Y000 a X/Y01F.
11 172
RIFR (Serie QnA y System Q)
11.5.15
CPU
AnS
AnN
AnA(S)
AnU
QnA(S), Q4AR
System Q
Operandos MELSEC Q
Operandos Operandos internos (Sistema, Usuario) Bit n1 n2 n3 d

Palabra

Registro de archivo


Otros
Error Flag
Pasos
SM0
GX IEC Developer
Plano de contactos
GX Developer
11 173
Variables
Operando Significado Direccin cabezal del mdulo maestro de enlace CC en el portador de componente (Se indican solamente las primeras dos posiciones de la direccin de 3 posiciones. Ejemplo: Direccin cabezal X/Y100 -> 10H)
Rango de mtica
Tipo de datos
Un
0 a FEH
Indique el nmero de estacin de la estacin inteligente cuyos

n1 datos deben leerse.
Fuente de datos
Indique FFH cuando los datos deben transmitirse desde el

bfer con acceso libre.
1 a 64 o bien FFH BIN 16 bits Usuario
n2
Valor offset de la memoria con actualizacin automtica para la estacin inteligente en la estacin maestra o para el bfer con Entre 0 y el acceso libre La primera direccin que se lee, se indica en forma relativa a la valor mx. ajustado en direccin inicial del rango de memoria. los Ejemplo: Para leer datos a partir de la direccin 356H de la parmetros. memoria que empieza con 350H, debe indicarse el valor 6H para n2. Cantidad de operandos (palabras) que se transmiten Primer operando de rea en el cual deben almacenarse los datos a leer. 1 a 4096 Direccin vlida de operando
n3 d
Direccin
11 174
Funcionami ento
Lectura de la memoria con actualizacin automtica RIFR Lectura de datos
Con la instruccin RIFR se transmiten los datos desde la memoria de bfer con actualizacin automtica de la estacin maestra hacia la memoria de operandos de la CPU del PLC. En d y n3 se determina donde deben almacenarse los datos y la cantida de datos a transmitir. Con n1 se indica el nmero de la estacin de la cual se leen los datos; n2 contiene la primera direccin (como valor offset) que se lee. La direccin cabezal de entrada/salida de la estacin maestra se define con Un. La siguiente ilustracin muestra la funcin de la instruccin RIFR:
Estacin maestra
Estacin (n1)
CPU del PLC
RIFR Memoria con actualizacin automtica Operandos (d) n2
Memoria de bfer Memoria con actualizacin automtica
En una misma estacin inteligente no puede, sin embargo, accederse con varias instrucciones RIFR desde diferentes estaciones en forma simultnea. Con una instruccin RIFR puede transmitirse un mx. de 4096 palabras. La asignacin de los rangos de memoria con actualizacin automtica puede realizarse mediante el software de programacin GX Developer o GX IEC Developer dentro de los parmetros de red bajo el punto Informaciones de estacin. Fuentes de error Cuando se present uno de los siguientes errores durante la ejecucin de la instruccin RITO, se activa el error flag SM0 y se ingresa un cdigo de error en el registro especial SD0. El mdulo definido en Un no es un mdulo especial. (cdigo de error: 2112) No se soporta la instruccin a ejecutar. (cdigo de error: 4002) No es vlida la cantidad de operandos indicada en la instruccin. (cdigo de error: 4003) En la instruccin se indic un operando no permitido (cdigo de error: 4004) No existe el nmero de estacin indicado en n1. (cdigo de error: 4100) La cantidad de datos en n3 excede el rango permitido. (cdigo de error: 4100)
11 175

Ejemplo RIFR
Cuando se activa la entrada X0, el siguiente programa lee 10 palabras de la memoria con actualizacin automtica de la estacin con el nmero 1 y almacena los datos en la CPU a partir de D0. El rango de memoria con actualizacin automtica empieza con la direccin 300H. Se leen 10 palabras a partir de la direccin 400H (offset = 100).
CPU del PLC Memoria de operandos
Mdulo maestro Direccin cabezal de entrada/salida X/Y040 Memoria con actualizacin automtica
Estacin inteligente (nmero de estacin 1) Memoria de bfer
300H Rango de memoria con actualizacin automtica 5FFH
11 176
Programa de microcomputador (AnN(S))
Programas de microcomputador
12

La serie A de MELSEC (con excepcin de AnA, AnAS y AnU) permite un procesamiento combinado del programa de ejecucin y del programa de microcomputador. El programa de microcomputador permite la ejecucin de secuencias de programa fuera del nivel macro (programa principal y subprograma). La llamada de un programa de microcomputador se realiza mediante una instruccin SUB(P). Las CPUs de las serie AnA, AnAS, AnUS, QnA y QnAS de MELSEC, as como las CPUs del System Q no pueden procesar los programas de microcomputador.
12.1
Capacidades y rangos de memoria

La siguiente tabla contiene una vista sinptica de las capacidades y los rangos de memoria de los programas de microcomputador, con referencia a los diferentes tipos de CPU.
CPU A1 A2 A3 A1N A2N-S1 A2S A3N A1S A1S-S1 A2C A3H A3M
Procesador 8086 (8 MHz)
Rango de programa del microcomputador 0 10 kBytes 0 26 kBytes 0 58 kBytes (MAIN) 0 58 kBytes (SUB)
Rango de trabajo
Rango de lotes
Instrucciones no aplicables
8086 (10 MHz)
0 10 kBytes 0 26 kBytes 0 26 kBytes 0 58 kBytes (MAIN) 0 58 kBytes (SUB) A100H A1FFH (256 Bytes) Rango utilizable: 128 Bytes INT, INTO, IRET, IN, OUT, HLT, WAIT, LOCK, ESC
8086 (8 MHz)
0 14 kBytes 0 14 kBytes 0 26 kBytes
80286 (8 MHz)
0 58 kBytes (MAIN) 0 58 kBytes (SUB) 0 58 kBytes (MAIN) 0 58 kBytes (SUB)
INT, INTO, IRET, IN, OUT, HLT, WAIT, LOCK, ESC, CLI, STI
INDICACIONES
La definicin del rango de memoria para el programa de microcomputador se ejecuta en pasos de 2 kBytes. La relacin entre las diferentes partes de programa debe seleccionarse de tal modo que el programa de microcomputador y el programa de ejecucin no ocupan la misma memoria en la rea MAIN y SUB. En relacin con un programa de microcomputador deben modificarse exclusivamente las instrucciones previstas para ste. La utilizacin de otras instrucciones genera un error de funcionamiento de la CPU en la ejecucin del programa de microcomputador.
12 1
12.2
Aplicacin de programas de microcomputador individualmente generadas

El programa fuente generado por el usuario en lengua de mquina 8086 debe compilarse (traducirse) hacia una lengua de mquina comprensible para el PLC bajo aplicacin de ensambladores bajo CP/M o MS-DOS. El programa compilado se denomina como "programa de objeto" y se almacena en la rea de progarma de microcomputador de la CPU. El archivo OBJ se transmite con el compilador C con el dispositivo de programacin hacia el PLC.
INDICACIN
Le rogamos controlar su versin de software del GX IEC Developer para determinar si esta versin soporta estas instrucciones.
Indicaciones importantes para la creacin de un programa de microcomputador Al inicio del programa de microcomputador debe activarse la instruccin PUSH para transmitir el contenido del registro de datos utilizado hacia la memoria por lotes. Al final del programa debe encontrarse una instruccin POP para poder almacenar nuevamente los datos de los registros de datos, salvaguardados en la memoria por lotes. Todos los registros de datos utilizados en relacin con el programa de microcomputador, debe inicializarse al inicio de la ejecucin de programa, esto quiere decir que se debe realizar una reposicin a sus valores originales. El contenido de los registros de datos no est definido despus de la activacin del programa de microcomputador desde el programa de ejecucin. Para la ejecucin de un programa de microcomputador debe activarse ste desde el programa de ejecucin mediante una instruccin SUB(P). Por lo tanto se requiere siempre el programa de ejecucin. El retorno del programa de microcomputador al programa de ejecucin se realiza con una instruccin RETF.
12 2
12.2.1
Distribucin de memoria
El programa de microcomputador se almacena en dos reas de memoria diferentes de la CPU. La rea ubicada entre 8000H y 9FFFH con un tamao de 8 bytes se utiliza para el almacenamiento de datos y la rea entre A100H y A1FFH como rea de trabajo del programa de microcomputador.
1 2
rea de memoria de datos rea de trabajo para programa de microcomputador
12.2.2
Asignacin de direcciones de la rea de memoria de datos

Una direccin de la rea de memoria de datos se compone de 16 bits y se distribuye en una rea par e impar de 8 bits. La siguiente ilustracin muestra la distribucin esquemtica de una direccin.
16 Bit b15 1 2 3 b8 b7 b0
1 2 3
Primera direccin 8000H rea impar de 8 bits (8001H) rea par de 8 bits (8000H)
12 3
12.2.3 Distribucin de la rea de memoria
La rea de memoria entre 8000H y 9FFFH se utiliza por la CPU para el almacenamiento de los datos de operandos. Las siguientes tablas contienen una distribucin de esta rea de memoria en funcin de las direcciones de operandos.
Operando
Tipo de CPU A1 A1N A2 A2C A2N A2S A2NS1 8000H 803FH 8000H 803FH 8000H 80FFH 8000H 81FFH 8200H 823FH 8000H 827FH 8200H 827FH
Direcciones
Configuracin
X0 - FF
1
X0 - 1FF
b15 b14 b13 b 12 b 11 b1 0 b9 b8 b7 b 6 b5
2
b4 b3 b2 b 1 b0
X4 XC X 14 X3 XB X 13 X2 XA X 12 X1 X9 X0 X8
Entrada (X)
8 00 0 H 8 00 2 H 8 00 4 H
X IM 7 X IM 6 X IM 5 X IM 4 X IM 3 X IM 2 X IM 1 X IM 0 X IM F X IM E X IM D X IM C X IM B X IM A X IM 9 X IM 8
X7 XF
X6 XE X 16
X5 XD X 15
X IM 1 7X IM 1 6X IM 1 5X IM 1 4X IM 1 3X IM 1 2X IM 1 1X IM 1 0 X 17
X 11 X 10
X0 - 3FF
3
X0 - 7FF
A3 A3N
A1 A1N A2 A2C A2N A2S Salida (Y) A2NS1
Y0 - FF
b15
1
b8 b7 b6 b 5
Y7 YF Y 17 Y6 YE Y 16 Y5 YD Y 15
2
b 4 b3 b2 b1 b 0
Y4 YC Y 14 Y3 YB Y 13 Y2 YA Y 12 Y1 Y9 Y0 Y8
Y0 -1FF
8 20 0 H 8 20 2 H 8 20 4 H
Y 11 Y 10
X0 - 3FF
5
En el procesamiento de imagen de proceso se escriben o bien leen los datos mediante la memoria de salida en/ desde el mdulo de salida. En el procesamiento directo se ejecuta la escritura directamente hacia el mdulo de salida. Los datos se leen desde el mdulo de salida a travs de la memoria de salida.
A3 A3N
8200H 83FFH
Y0 - 7FF
1 2 3
Direcciones impares Direcciones pares rea para el almacenamiento de los estados de datos de una estacin remota (escritura y lectura), 0 = DESC, 1 = CON. Entrada actual (X)=(XIM) (X) rea para el almacenamiento de los estados de datos de un mdulo de entrada (exclusivamente lectura), 0= DESC, 1 = CON. rea para el almacenamiento de los resultados de procesamiento de la PLC (lectura y escritura).
12 4
Operand o Rels internos (M) Rel interno de rango detentivo (L) Rel interno de pasos (S) Rel interno de enlaces (B) Rel interno de errores (F)
Tipo de CPU
Direcciones
Configuracin
8400H 85FFH
M/L/S 0 - 2047
8600H 86FFH 8700H 873FH A1 A2 A3 A1N A2N-S1 A3N A1S A1S-S1 A2C 8740H 877FH
F0 - 255
F0 - 255
Rel interno especial (M)
1
M 90009255
b15 b8 b7 b6 b 5
M7 M6 M5
2
b 4 b3 b2 b1 b 0
M4 M3 M2 M1 M9 M0 M8 M11 M10
8 40 0 H 8 40 2 H 8 40 4 H
M15 M14 M13 M12
M17 M16 M15 M14 M13 M12
M11 M10
Contacto de entrada del temporiza dor (T) Contacto de entrada del contador (C) Contacto de salida del temporiza dor (T) Contacto de salida del contador (C)
8780H 87BFH
T0 - 255
87C0H 87FFH
C0 - 255
9C00H 9C3FH
T0 - 255
9C40H 9C7FH
C0 - 255
1 2 3
rea impar rea par rea para el almacenamiento de los resultados de procesamiento de la PLC (lectura y escritura)
12 5
Tipo de CPU 8800H 8FFFH 9000H 97FFH 9800H 99FFH 9A00H 9BFFH 9D00H 9EFFH Acumulador (A0, A1) Registro de ndice (Z,V) 9FF8H 9FFAH 9FFCH 9FFEH D90009255
Operando Registros de datos (D) Rel interno datos (W) Valor real del temporizad or (T) Valor real del contador (C)
Direcciones
Configuracin
D0 - 1023
W0 - 3FF
Registro especial (D)
A1 A2 A3 A1N A2N-S1 A3N A1S1 A1S-S1 A2C
T0 - 255
b7
C0 - 255
b0
8800 H 8801 H b15 b8
A0 / A1
Z/V
12 6
Operando
Tipo de CPU
Direcciones
Configuracin
1
8000H Entrada (X) 80FFH X0 - 7FF
8 00 0 H 8 00 2 H 8 00 4 H
b15 b14 b13 b 12 b 11 b1 0 b9 b8 b7 b 6 b5
XF X 1F XE XD XC XB X 2B XA X 1A X 2A X9 X 19 X 29 X8 X 18 X 28 X7 X 17 X 27 X6 X 16 X 26 X5 X 15 X 25 X 1E X 1D X 1C X 1B X 2D X 2C
2
b4 b3 b2 b 1 b0
X4 X 14 X 24 X3 X 13 X 23 X2 X 12 X 22 X1 X0 X 11 X 10 X 21 X 20
X 2F X 2E
1
b15 b14 b13 b12 b11 b10 b9 b8 b7 b6 b5
2
b4 b3 b2 b1 b0
Y4 Y3 Y13 Y23 Y2 Y12 Y22 Y1 Y0 Y11 Y10 Y21 Y20
8000 H 8002 H 8004 H
YF
YE
YD
YC
YB
YA
Y9
Y8 Y28
Y7 Y27
Y6
Y5
Y1F Y1E Y1D Y1C Y1B Y1A Y19 Y2F Y2E Y2D Y2C Y2B Y2A Y29
Y18 Y17
Y16 Y15 Y14 Y26 Y25 Y24
8200H Y0 - 7FF Salida (Y) 82FFH
4
En el procesamiento de imagen de proceso se escriben o bien leen los datos mediante la memoria de salida en/ desde el mdulo de salida. En el procesamiento directo se ejecuta la escritura directamente hacia el mdulo de salida. Los datos se leen desde el mdulo de salida a travs de la memoria de salida.
A3H A3M
Rel interno (M) Rel interno de rango detentivo (L) Rel interno de pasos (S)
8400H 84FFH
8 40 0 H 8 40 2 H 8 40 4 H
M/L/S 0 - 2047
1
b15 b14 b13 b 12 b 11 b1 0 b9 b8 b7 b 6 b5
M15 M14 M13 M12 M11 M10 M9 M8 M7 M6 M5
2
b4 b3 b2 b 1 b0
M4 M3 M2 M1 M0
M31 M30 M29 M28 M27 M26 M25 M24 M23 M22 M21 M20 M19 M18 M17 M16 M47 M46 M45 M44 M43 M42 M41 M40 M39 M38 M37 M36 M35 M34 M33 M32
8600H Rel interno Registro (B) 867FH 8700H Rel interno de errores (F) 871FH
1 2 3 4
B0 - 3FF
F0 - 255
Direcciones impares Direcciones pares Rango para almacenamiento de los estados de datos de un mdulo de entra (slo lectura) rea para el almacenamiento de los resultados de procesamiento de la PLC (lectura y escritura)
12 7
Tipo de CPU 8740H Rel interno especial (M) 875FH Contacto de entrada del temporizador (T) Contacto de entrada del contador (C) Contacto de salida del temporizador (T) Contacto de salida del contador (C) A3H A3M 8780H 879FH 87C0H 87DFH 9C00H 9C1FH 9C40H 9C5FH M 90009255
Operando
Direcciones
Configuracin
T0 - 255
8 40 0 H 8 40 2 H 8 40 4 H
1
b15 b14 b13 b 12 b1 1 b10 b9 b8 b7 b 6 b5
M15 M14 M13 M12 M11 M10 M9 M8 M7 M6 M5
2
b4 b3 b2 b 1 b0
M4 M3 M2 M1 M0
M31 M30 M29 M28 M27 M26 M25 M24 M23 M22 M21 M20 M19 M18 M17 M16 M47 M46 M45 M44 M43 M42 M41 M40 M39 M38 M37 M36 M35 M34 M33 M32
C0 - 255
T0 - 255
C0 - 255
1 2 3
Direcciones impares Direcciones pares rea para el almacenamiento de los resultados de procesamiento de la PLC (lectura y escritura)
12 8
Operando Registros de especial (D) Rel interno especial (B) Valor real del temporizad or (T) Valor real del contador (C)
Tipo de CPU 8800H 8FFFH 9000H 97FFH 9800H 99FFH 9A00H 9BFFH 9D00H
Direcciones
Configuracin
D0 - 1023
W0 - 3FF
T0 - 255
A3H A3M
C0 - 255
b7 880 0 H 880 1 H b15
b0
b8
Registro especial (D)
9EFFH
D90009255
Acumulador (A0, A1) Registro de ndice (Z,V)
9FF8H 9FFAH 9FFCH 9FFEH
A0 / A1
Z/V
12 9
Tipo de CPU
Operando
Direcciones Direccin inicial del registro de archivo = 20000H + (Capacidad de memoria de casete RAM) - (Capacidad del registro de archivo)
Capadidad de memoria de casetes RAM (valor calculatorio) A3(N)MCA-0 = 16 kBytes A3(N)MCA-2 = 16 kBytes A3(N)MCA-4 = 32 kBytes A3(N)MCA-8 = 64 kBytes A3MCA-12 = 96 kBytes A3MCA-16 = 144 kBytes (corresponde a 128k de capacidad disponible) A3MCA-18 = 144 kBytes A3MCA-24 = 144 kBytes (corresponde a 192 k de capacidad disponible) A3NMCA-40 = 144 kBytes (corresponde 320 k de capacidad disponible) A3NMCA-56 = 144 kBytes (corresponde 448 k de capacidad disponible)
Registro de archivo (R) N de bloque 0 A2 A3 A2N A2N-S1 A2S A3N A3H A3M A1S A1S-S1 A2C
Valor calculatorio
Capacidad de comentarios: (Cantidad de comentarios) x 16 Bytes + 1 kByte Capacidad del registro de archivo (Cantidad de registros de archivo) x 2 Bytes
Observacin: En el clculo de las capacidades debe considerarse que 1 kByte no corresponde a 1000, sino a 1024 Bytes.
Direccin inicial de los registros de archivo para cada nmero de bloque = 20000H + (Capacidad de memoria de casete RAM) - (Capacidad de comentario) -(Capacidad de registros de archivo) - (Capacidad del rango detentivo) -(Capacidad de sampling trace) - 4000H x n Capacidad de comentarios: (Cantidad de comentarios) x 16 Bytes + 1 kByte Capacidad del registro de archivo (Cantidad de registros de archivo) x 2 Bytes N de bloque 19 Capacidad del rango detentivo: Suma de los bytes activados Capacidad del sampling trace: 8 kBytes (si posible) n Nmero de bloque
Registros de archivo extendidos (R)
12 10
Operando
Tipo de CPU Casetes de memoria
Direcciones
1 3 11 10
A2 A3 A2N A2N-S1 A2S A3N A3H A3M A1S A1S-S1 A2C
2 4 38000 H 3C000 H 3 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 4 A0000 H A4000 H A8000 H AC000 H B0000 H B4000 H B8000 H BC000 H C0000 H C4000 H C8000 H CC000 H D0000 H D4000 H D8000 H DC000 H E4000 H E8000 H EC000 H
Registros de archivo extentidos (R) N de bloque 10 - 28
1 2 3 4
A3NMCA-16 A3NMCA-24, 40 56 N de bloque Direccin inicial
12 11
12 12
Cdigos de error
13
Cdigos de error
Cuando se presenta un error durante la puesta en servicio, en la conmutacin al modo RUN o bien durante el serivcio del PLC, la funcin de autodiagnstico del PLC indicar un error (indicacin LED muestra un error) y almacena la informacin de error en los rels internos especiales (M) o los rels internos de diagnstico (SM) y el registro especial (D9008) o bien los registros de diagnstico (SD).
13 1
Listado de los cdigos de error (CPUs de Q00J, Q00 y Q01)
Cdigos de error
13.1

La siguiente tabla contiene una vista sinptica de los posibles errores conjuntamente con los mensajes de error, las posibles causas e indicaciones para la eliminacin del error. En esta tabla se indican solamente los mensajes de error de las CPUs de Q00J, Q00 y Q01.
Cdigo de error (SD0) 1
Mensaje de error
Informacin general (SD5 a 15) 1
Informacin especfica (SD16 a 26) 1
Estado de LED RUN ERROR

Parpadea/ CON
Estado de CPU
Perodo de diagnstico
1000
MAIN CPU DOWN
DESC
Parada
Continuamente
1010 1011 1012 1101 1102 RAM ERROR 1103 1104 DESC Parpadea Parada En la activacin/reposicin END NOT EXECUTE DESC Parpadea Parada Durante la ejecucin de la instruccin END
1200 1201 1202 OPE. CIRCUIT ERR. DESC Parpadea Parada En la activacin/reposicin
1300
FUSE BREAK OFF
N estcin/N mdulo
DESC/CON
Parpadea/ CON
Parada/ Continuaci2
Durante la ejecucin de la instruccin END.
1310
I/O INT ERROR
N estcin/N mdulo
DESC
Parpadea
Parada
Durante una interrupcin
1401
Localizacin de un error de programa
En la activacin/reposicin En el acceso a un mdulo especial Parada/ Continuaci3 En el acceso a un mdulo especial
1402
SP. UNIT DOWN
N estcin/N mdulo
DESC
Parpadea
1403
Durante la ejecucin de la instruccin END
Las indicaciones en parntesis identifican los registros especiales en los cuales se almacenan las diferentes informaciones de errores. Para cada mdulo puede ajustarse en los parmetros si la CPU debe detenerse en caso de un error del mdulo.
2 En los parmetros puede ajustarse el estado de ejecucin de la CPU al presentarse un error. La indicacin de LED se modifica correspondientemente. 3
13 2
Cdigos de error
Causa
Medida
Desactivacin del modo RUN o error en la CPU 1.) Fallo funcional a causa de tensiones parsitas (ruido) u otros motivos 2.) Error de hardware El programa completo ha sido ejecutado sin ejecucin de la instruccin END. 1.) Cuando se ejecuta la instruccin END, se lee sta como otro cdigo de instruccin. 2.) La instruccin END ha sido modificada con otro cdigo de instruccin. Error en RAM interna, en la cual se encuentra almacenado el programa de ejecucin de CPU. Error en RAM que se utiliza como rea de trabajo de la CPU. Error interno de CPU Error en el direccionamiento de RAM en la CPU. El circuito que se utiliza para el procesamiento de ndice en la CPU, trabaja defectuosamente. El hardware de la CPU (lgica) trabaja defectuosamente. El circuito que se utiliza para el procesamiento de ejecucin, trabaja defectuosamente.
1.) Medir el nivel de ruido. 2.) Reponer la CPU y conmutar al modo RUN. En caso que se indique nuevamente el mismo error, muestra esto un error un de hardware. Dirjese al servicio de MITSUBISHI.
Esto indica un error de hardware de CPU. Dirjese al servicio de MITSUBISHI.
1300
El fusible de un mdulo de salida est defectuoso.
1.) Controlar las indicaciones de LED de los fusibles en los mdulos de salida y reemplazar el fusible cuyo LED brilla. 2.) Leer toda la informacin general de error en la pantalla del dispositivo de programacacin y reemplazar el fusible del mdulo de salida que se indica. En forma alternativa deben supervisarse los registros especiales SD130 a SD137 en la pantalla del dispositivo de programacin y reemplazarse el fusible del mdulo de salida en el cual se ajust el bit respectivo en 1. Uno de los mdulos conectados indica un error de hardware. Controlar los mdulos conectados. Informar al servicio de MITSUBISHI y describir los problemas que se generaron con los mdulos defectuosos. La CPU tiene un error de hardware. Dirjese al servicio de MITSUBISHI.
1310
Se ejecuta una interrupcin a pesar de que no se encuentra ningn mdulo de interrupcin en el sistema. 1.) No resulta posible el acceso a un mdulo especial al iniciar la comunicacin. 2.) El tamao de la memoria de bfer del mdulo especial resulta defectuoso. No resulta posible el acceso a un mdulo especial. 1.) Durante la ejecucin de la instruccin END no result posible acceder al mdulo especial. 2.) En el mdulo especial se detect un error.
1401
1402 1403
Esto indica un error de hardware. Dirjese al servicio de MITSUBISHI.

El mdulo especial al cual se accedi, tiene un problema de hardware. Dirjese al servicio de MITSUBISHI.
13 3
Cdigos de error
Listado de cdigos de error de las CPUs de Q00J, Q00 y Q01 (continuacin)

Cdigo de error (SD0) 1 Informacines generales (SD5 a 15) 1 Informacin especfica (SD16 a 26) 1 Estado de LED RUN ERROR Estado de CPU Perodo de diagnstico
Mensaje de error
1411 N estcin/N mdulo 1412 CONTROL-BUS ERR. 1413 1414 1415 1500 AC DOWN Nmero del portador de componentes Nombre de unidad de disco CON DESC Continuaci DESC Parpadea Parada Localizacin de un error de programa
En la activacin/reposicin
Durante la ejecucin del conjunto de instrucciones FROM/TO
Continuamente
Continuamente
1600
BATTERY ERROR
CON
DESC
Continuaci
Continuamente
2000
UNIT VERFIY ERR.
N estcin/N mdulo
DESC/ CON
Parpadea/CON
Parada/ Continuaci2
2100
2103 SP. UNIT LAY ERR. 2106 N estcin/N mdulo DESC Parpadea Parada En la activacin/reposicin
2107
2110 Durante la ejecucin de la instruccin 2111 SP UNIT ERROR N estcin/N mdulo Localizacin de un error de programa DESC/ CON Parpadea/CON Parada/ Continuaci2 STOP RUN/Durante la ejecucin de la instruccin
2112
1
Las indicaciones en parntesis identifican los registros especiales en los cuales se almacenan las informaciones especficas de errores.
2 En los parmetros puede ajustarse el estado de ejecucin de la CPU al presentarse un error. La indicacin de LED se modifica correspondientemente.
13 4
Cdigos de error
Causa
Medida
1411
Despus de la asignacin de direcciones mediante parmetros, ya no resulta posible el acceso a un mdulo especial al iniciar la comunicacin. Al presentarse este error, se almacena la direccin de entrada/salida de inicializacin del mdulo. No es posible ejecutar las instrucciones FROM y/o TO debido a un error de impulso de control. En caso de presentarse este error, se almacena la localizacin del error de programa. Se detect un error en el bus Q. Exceso en el tiempo de espera. Se detect un error en el bus Q. Se detect un error en el portador principal de componentes o bien en un portador adicional de componentes Breve interrupcin de la alimentacin de tensin 1.) La tensin de la batera en la CPU se encuentra por debajo del valor permitido. 2.) La batera de la CPU no est conectada con la CPU.
Se generaron problemas de hardware en el mdulo especial, en el mdulo de la CPU o bien en un portador de componentes. Dirjese al servicio de MITSUBISHI.
1412 1413 1414 1415 1500
Posible error en un mdulo especial, en la CPU o bien en un portador de componentes. Dirjese al servicio de MITSUBISHI.
Controlar la alimentacin de tensin. 1.) Reemplazar la batera. 2.) Cuando la batera est prevista para la RAM interna o bien para la funcin de salvaguardia, debe conectarse la lnea de conexin de batera con la CPU. Lea la informacin general de errores en la pantalla del dispositivo de programacin y controle o bien modifique el asiento de los mdulos respectivos. En forma alternativa pueden controlarse y/o modificarse los registros especiales SD150 a SD157 en el dispositivo de programacin y el asiento de los mdulos cuyo bit se ajust en 1. Activar los parmetros de una asignacin de direccin y adaptar stos a las circunstancias reales. Reponer el ajuste del conmutador multipropsito. Se debe instalar solamente un mdulo QI60. 1.) Se debe operar mx. 1 mdulo. 2.) Se debe operar mx. 1 mdulo. 3.) Se deben operar mx. 2 mdulos. 4.) Controlar los nmeros de red y estacin. Reponer los parmetros de la asignacin de direccin y adaptar stos a las circunstancias reales.
1600
2000
En la activacin de la alimentacin de tensin se modificaron las informaciones del mdulo de entrada/salida. Durante el servicio se solt un mdulo de entrada/salida (o bien un mdulo especial) del portador de componentes o bien no se conect con ste. Se detect un error en la asignacin de direccin en los parmetros. A un mdulo especial se le asign la direccin de un mdulo de entrada/salida (o bien inversamente). A un mdulo que no es una CPU, se le asign la direccin de una CPU (o bien inversamente). Un conmutador multipropsito se asign a un mdulo que no soporta esta asignacin. En el portador de componentes se encuentra ms de un mdulo de interrupcin QI60. 1.) Se instal ms de un mdulo MELSECNET/H en el sistema. 2.) Se instal ms de un mdulo Ethernet en el sistema. 3.) Se instalaron ms de dos mdulos de enlace CC en el sistema. 4.) Existe un nmero idntico de red o estacin en la red MELSECNET/H. La direccin cabezal activada para la asignacin de direcciones en los parmetros, resulta idntica a la direccin en otros mdulos. El mdulo referenciado con la instruccin FROM/TO no es un mdulo especial. El mdulo especial referenciado presenta un fallo. El mdulo referenciado mediante los operandos de enlace con direccionamiento directo, no es un mdulo de red. El mdulo especial referenciado no es un mdulo especial o bien es un mdulo especial errneo.
2100
2103 2106
2107
2110 2111
Leer la informacin especfica de fallo y controlar/tramitar la programacin de las instrucciones FROM/TO. Dirjese al servicio MITSUBISHI en caso de fallo del mdulo especial.
2112
Leer la informacin especfica de fallo y controlar/tramitar la programacin de la instruccin.
13 5
Cdigos de error
Listado de cdigos de error de las CPUs de Q00J, Q00 y Q01 (continuacin

2120 2122
Mensaje de error
Estado de LED RUN ERROR Estado de CPU Perodo de diagnstico
2124
SP. UNIT LAY ERR.
DESC
Parpadea
Parada
2125 Nombre de unidad de disco
2200
MISSING PARA.
DESC
Parpadea
Parada
2400 FILE SET ERROR 2401 Nombre de archivo Nmero de parmetro DESC Parpadea Parada En la activacin/reposicin
2500
2501
CANT EXE. PRG.
Nombre de archivo
DESC
Parpadea
Parada
2502 2503
3000
3001 3003
PARAMETER ERROR
Nombre de archivo
Nmero de parmetro
DESC
Parpadea
Parada
En la activacin/reposicin/ STOP RUN
3004
1
13 6
Cdigos de error
Causa
Medida
2120 2122
Como portador de componentes se instal un QA[]B o QA1S[]B. El QA1S[]B ha sido instalado como portador principal de componentes. Un mdulo se encuentra instalado en el enchufe N 25 o mayor (enchufe N 17 o mayor en caso de Q00JCPU). Un mdulo se instal en un enchufe que ya no est previsto en la asignacin de direcciones. Un mdulo ocupa direcciones de entrada/salida que se encuentran fuera de las direcciones permitidas de entrada/salida. Un mdulo que ocupa la ltima direccin de entrada/salida, ocupa tambin otras direcciones. Se encuentran conectados 4 o ms portadores de componentes constructivos (ms de 2 portadores de componentes constructivos en caso de Q00JCPU). Se instal un mdulo que no se reconoci por la CPU de Q. No resulta posible el acceso a un mdulo especial.
Utilizar un Q[]B como portador de componentes. Utilizar un Q[]B como portador principal de componentes. Retirar todos los mdulos instalados a partir del enchufe N 65. Retirar el mdulo que se encuentra instalado en un enchufe fuera del rango asignado. Retirar el mdulo que ocupa direcciones de entrada/salida que se encuentran fuera del rango permitido. Reemplazar el mdulo por otro mdulo que no sobrepasa la ltima direccin de entrada/ salida. Conectar un mx. de 4 o bien 2 portadores de componentes constructivos. Utilizar un mdulo que puede aplicarse conjuntamente con la CPU de Q. El mdulo especial al cual se accede, tiene un problema de hardware. Dirjese al servicio de MITSUBISHI. Controlar el ajuste de los parmetros por su validez de las posibles unidades de disco. Almacenar los parmetros en una unidad de disco correcta. Leer la informacin especfica de error en la pantalla del dispositivo de programacin, controlar la coincidencia del nombre de unidad de disco y del archivo con los ajustes de parmetros, y aplicar las correcciones respectivas en caso dado. Generar el archivo predeterminado. Leer la informacin especfica de error en la pantalla del dispositivo de programacin, controlar la coincidencia del programa con los ajustes de parmetros, y aplicar las correcciones respectivas en caso dado. Leer las informaciones especficas de errores en la pantalla del dispositivo de programacin y asegurarse que los ajustes de operandos de parmetros y los operandos de archivo de programa coinciden con las circunstancias reales; aplicar las correcciones respectivas en caso dado. Modificar los parmetros de programa en "S". Eliminar los programas no requeridos. Controlar si se trata del formato de archivo ***.QPG y si estn previstos contenidos de archivo para un programa de ejecucin. Controlar la configuracin de programa.
2124
2125
2200 2400
No hay parmetros en la memoria de programa.
No puede encontrarse el archivo que se determin por los ajustes de archivo de PLC.
2401
El archivo definido en los parmetros mediante el ajuste PLC-RAS, no pudo crearse en la rea de protocolo de errores.
2500 Existe un archivo de programa que utiliza operandos que se encuentran fuera del rango definido en los parmetros de operandos. Existen archivos de programa a pesar de la indicacin Ninguno" en los parmetros de programa. El archivo de programa resulta defectuoso. Los contenidos de archivo no se programaron en lengua de ejecucin. No existe ningn archivo de programa. El ajuste de parmetros para el ajuste de tiempo de los temporizadores, el contacto RUNPAUSA, la direccin general de puntero, el procesamiento global de datos, la cantidad de enchufes disponibles o bien los ajustes de interrupcin del sistema se encuentran fuera del rango utilizable por la CPU. Se destruyeron los contenidos de parmetros. La cantidad de operandos definida en los parmetros de operandos, se encuentra fuera del rango utilizable por la CPU. El archivo de parmetros no puede utilizarse por la CPU de QnA o bien los contenidos de los archivos no son parmetros.
2501 2502 2503
3000
3001 3003 3004
1.) Leer las informaciones detalladas de errores en la pantalla del dispositivo de programacin, controlar si resultan correctos los ajustes en los parmetros y aplicar las correcciones respectivas. 2.) En caso que persista el error, deben observarse las instrucciones de los ajustes de parmetros. Problablemente se gener un error en la RAM interna de la CPU.
Controlar si el archivo de parmetros tenga el formato ***.QPA y si su contenido son parmetros.
13 7
Cdigos de error
Listado de cdigos de error de las CPUs de Q00J, Q00 y Q01 (continuacin)

Cdigo de error (SD0) 1 Informacin general (SD5 a 15) 1 Informacin especfica (SD16 a 26) 1 Estado de LED RUN ERROR Estado de CPU Perodo de diagnstico
Mensaje de error
3100
3101
3102 LINK PARA. ERROR 3103 Nombre de archivo Nmero de parmetro DESC Parpadea Parada En la activacin/reposicin/ STOP RUN
3104
3105
3106 3107 3300
3301 3302 4000 4002 4003 4004 4010
SP. PARA. ERROR
Nombre de archivo
Nmero de parmetro
DESC
Parpadea
Parada
INSTRCT CODE. ERR.
DESC
Parpadea
Parada
MISSING END INS. Localizacin de un error de programa En la activacin/reposicin/ STOP RUN
4021
CANT SET (P)
DESC
Parpadea
Parada
4030
1
CANT SET (I)
13 8
Cdigos de error
Causa
Medida
3100
La cantidad de mdulos instalados diverge de la cantidad indicada en los parmetros para MELSECNET/H. La direccin inicial de los mdulos instalados diverge de la direccin inicial definida en los parmetros para MELSECNET10H. No pueden leerse todos los datos en los parmetros. Se reemplaz el tipo de estacin en el MELSECNET/H cuando la tensin estuvo activada (se requiere una conmutacin de RESET a RUN para reconocer el tipo modificado). El nmero de red indicado en un parmetro, no coincide con el nmero de la red instalada. La direccin inicial de los mdulos instalados de entrada/salida diverge de la direccin inicial definida en los parmetros. La clase de red definida en un parmetro, no coincide con la red efectivamente instalada. Existe un error en los parmetros de refrescamiento del MELSECNET/H. En el control de los parmetros de red del mdulo de red se present un error. A pesar de haber indicado al menos un mdulo Ethernet en los parmetros, no se encuentra instalado ningn mdulo. La direccin inicial de los mdulos instalados de entrada/salida diverge de la direccin inicial definida en los parmetros de Ethernet. Se asignaron los mismos nmeros de red a la Ethernet y el MELSECNET/10. Las definiciones en los parmetros para el nmero de red, el nmero de estacin o bien el nmero de grupo sobrepasan el rango permitido. La direccin definida de entrada/salida sobrepasa el rango permitido para la CPU. Hay un parmetro defectuoso que se refiere a la Ethernet. A pesar de haber indicado al menos un mdulo de enlace CC en los parmetros, no se encuentra instalado ningn mdulo. La direccin inicial definida en los parmetros generales del rango de entrada/salida, diverge de la direccin del mdulo instalado de entrada/salida. La asignacin de clases de una estacin del enlace CC, definida en un parmetro, no coincide con la estacin efectivamente instalada. Existe un error en los parmetros de refrescamiento del enlace CC. El contenido de los parmetros de enlace CC resulta defectuoso. La direccin cabezal asignada por el GX Configurator para un mdulo especial, no coincide con la direccin real de entrada/salida. En la actualizacin del mdulo especial se sobrepasa el rango para los registros de archivo. Los parmetros para la actualizacin del mdulo especial resultan defectuosos. La parametrizacin del mdulo especial resulta defectuosa. En el programa se contiene un cdigo de instruccin que no puede decodificarse. El programa contiene una instruccin que no puede ejecutarse. La instruccin tiene un nombre errneo. La instruccin se refiere a una direccin errnea de operando. La instruccin se refiere a un operando no utilizable. El programa no contiene una instruccin END (FEND). Estn intercalando las direcciones de los punteros generales que se utilizan por los archivos respectivos. Estn intercalando las direcciones de los punteros asignados que se utilizan por los archivos respectivos.
1.) Escribir nuevamente los parmetros de red despus de la correccin. 2.) En caso que persista el error incluso despus de la correccin, le rogamos dirigirse al servicio de MITSUBISHI.
3101
Armonizar los parmetros con la red instalada.
3102
3103
3104
3105
3106 3107 3300
Controlar la parametrizacin.
3301 3302 4000 4002 4003 4004 4010
Leer las informaciones generales de errores en la pantalla del dispositivo de programacin y controlar/corregir el paso de programa indicado.
4021
4030
13 9
Cdigos de error
Listado de cdigos de error de las CPUs de Q00J, Q00 y Q01 (continuacin

4100
Mensaje de error
4101 OPERATION ERROR 4102 4108 4200 Localizacin de un error de programa DESC/ CON Parpadea/CON Parada/ Continuaci2 En la ejecucin de una instruccin
4201 FOR NEXT ERROR 4202 4203
DESC
Parpadea
STOPP
En la ejecucin de una instruccin
4210 4211 4212 4213 4220 4221 4223 4231 INST. FORMAT ERR Localizacin de un error de programa Tiempo (Valor de ajuste) Tiempo (Valor de ajuste) Tiempo (Valor realmente medido) Tiempo (Valor realmente medido) DESC Parpadea STOPP En la ejecucin de una instruccin CANT EXECUTE ( l ) Localizacin de un error de programa DESC Parpadea STOPP En la ejecucin de una instruccin Localizacin de un error de programa
CANT EXECUTE ( P )
DESC
Parpadea
STOPP
5001
WDT ERROR
DESC
Parpadea
STOPP
continuamente
5010
PRG. TIME OVER
CON CON
CON DESC
Continuaci
continuamente
9000
F**** 3
N del rel interno de errores
Continuaci USER LED CON
1 Las indicaciones en parntesis identifican los registros especiales en los cuales se almacenan las informaciones especficas de errores. 2
En los parmetros puede ajustarse el estado de ejecucin de la CPU al presentarse un error. La indicacin de LED se modifica correspondientemente.
3 **** indican el nmero detectado del rel interno de errores.
13 10
Cdigos de error
Causa
Medida
4100 4101
No es posible procesar los datos contenidos por la instruccin respectiva. Las direcciones indicadas de los datos que deben procesarse por el programa, o bien los datos o constantes almacenados de los operandos que se utilizan por las instrucciones, se encuentran fuera del rango de direcciones utilizables. El nmero de red o estacin al cual se refiere mediante una instruccin extendida de red, no resulta correcto. En la ejecucin de la instruccin de enlace CC no hubo parmetros de enlace CC. No se ejecuta ninguna instruccin NEXT antes de la instruccin FOR o bien existen menos instrucciones NEXT que FOR. Se ejecuta una instruccin NEXT aunque no se ejecut ninguna instruccin FOR, o bien existen ms instrucciones NEXT que FOR. Se programaron ms de 16 niveles de anidamiento (Nesting). Se ejecuta una instruccin BREAK aunque no se ejecut ninguna instruccin FOR. Se ejecut la instruccin CALL, pero no se encuentra disponible una rutina de subprograma en el puntero indicado. No existe una instruccin RET en el subprograma indicado. La instruccin RET se encuentra delante de la instruccin FEND en el programa principal. Se programaron ms de 16 niveles de anidamiento (Nesting). Se realiz una entrada de interrupcin, pero no se encontr el puntero de interrupcin correspondiente. No existe una instruccin IRET en el programa de interrupcin indicado. La instruccin IRET se encuentra en el programa principal delante de la instruccin FEND. La instruccin IX e IXEND no ha sido programada en contexto. Existe la misma cantidad d einstrucciones IX e IXEND. El tiempo de ciclo de programa sobrepasa el tiempo ajustado en el parmetro PC RAS de la supervisin de tiempo del Watch Dog Timer. El tiempo de ciclo de programa de un programa con el modo de procesamiento Low speed scan sobrepasa el tiempo de ciclo constante ajustado en el parmetro PC RAS. Leer las informaciones generales de errores en la pantalla del dispositivo de programacin y controlar/corregir el paso de programa indicado. Leer las informaciones especficas de errores en la pantalla del dispositivo de programacin y controlar/corregir (reducir) el tiempo de ciclo ajustado. Controlar y modificar el tiempo de ciclo constante o bien el tiempo de ejecucin de un programa con el modo de procesamiento low speed scan. Leer las informaciones generales de errores en la pantalla del dispositivo de programacin y controlar/corregir el paso de programa indicado. Reducir la cantidad de niveles de anidamiento a un valor inferior a 17. Leer las informaciones generales de errores en la pantalla del dispositivo de programacin y controlar/corregir el paso de programa indicado. Ajustar los parmetros antes de la ejecucin de la instruccin de enlace CC.
4102
4108 4200
4201
4202 4203
Reducir la cantidad de niveles de anidamiento a un valor inferior a 17. Leer las informaciones generales de errores en la pantalla del dispositivo de programacin y controlar/corregir el paso de programa indicado.
4210
4211 4212 4213 4220
4221 4223 4231
5001
5010
9000 El rel interno de errores F se conmut a CON. Leer las informaciones especficas de errores en la pantalla del dispositivo de programacin y controlar/corregir el programa mediante el nmero de rel interno de errores ingresado.
13 11
Listado de los cdigos de error (Serie QnA y System Q)
13.2

La siguiente tabla contiene una vista sinptica de los posibles errores conjuntamente con los mensajes de error, las posibles causas e indicaciones para la eliminacin del error. En esta tabla se indican exclusivamente los mensajes de error de las CPUs de Q02(H), Q06H, Q12(P)H, Q25(P)H, QnA(S) y Q4AR. El caracter en la ltima columna indica que el cdigo de error se aplica para todas las CPUs mencionadas. Rem indica la compatibilidad con los mdulos descentralizados de entrada/salida. Un tipo de CPU ingresado en esta columna indica que este cdigo de error se aplica exclusivamente para este tipo de CPU.
Mensaje de error
Estado de LED RUN ERROR
Estado de CPU
1000
DESC
Parpadea/ CON
Parada
Continuamente
1001 1002 1003 1004 1005 1006 1007 1008 1009 1010 1011 1012 1101 1102 1103 1104 RAM ERROR DESC Parpadea Parada En la activacin/reposicin END NOT EXECUTE DESC Parpadea Parada Durante la ejecucin de la instruccin END MAIN CPU DOWN DESC Parpadea Parada Continuamente
1105
1200 En la activacin/reposicin 1201 1202 1203 1204 1205 1206

1 Las indicaciones en parntesis identifican los registros especiales en los cuales se almacenan las diferentes informaciones de errores.
OPE. CIRCUIT ERR.
DESC
Parpadea
Parada Durante la ejecucin de la instruccin END
En la ejecucin de la instruccin
13 12
Causa
Medida
Vlido para:
Desactivacin del modo RUN o error en la CPU 1.) Fallo funcional a causa de tensiones parsitas (ruido) u otros motivos 2.) Error de hardware
1.) Medir el nivel de ruido. 2.) Reponer la CPU y conmutar al modo RUN. En caso que se indique nuevamente el mismo error, muestra esto un error de hardware. Dirjese al servicio de MITSUBISHI.
QnA-CPU
Q-CPU
Desactivacin del modo RUN o error en la CPU 1.) Fallo funcional a causa de tensiones parsitas (ruido) u otros motivos 2.) Error de hardware
Q-CPU/Rem
Q-CPU
El programa completo ha sido ejecutado sin ejecucin de la instruccin END. 1.) Cuando se ejecuta la instruccin END, se lee sta como otro cdigo de instruccin. 2.) La instruccin END ha sido modificada con otro cdigo de instruccin. Error en RAM interna, en la cual se encuentra almacenado el programa de ejecucin de CPU. Error en RAM que se utiliza como rea de trabajo de la CPU. Error interno de CPU Error en el direccionamiento de RAM en la CPU.
Esto indica un error de hardware de CPU. Dirjese al servicio de MITSUBISHI.
Error en rea comn de memoria para operacin de CPU mltiple
Q-CPU a partir de versin B
El circuito de CPU que se utiliza para el procesamiento de ndice, trabaja defectuosamente. El hardware de la CPU (lgica) trabaja defectuosamente. El circuito de CPU que se utiliza para el procesamiento de ejecucin, trabaja defectuosamente. El circuito de CPU que se utiliza para el procesamiento de ndice, trabaja defectuosamente. El hardware de la CPU (lgica) trabaja defectuosamente. El circuito que se utiliza para el procesamiento de ejecucin, trabaja defectuosamente. El circuito de CPU que se utiliza para las operaciones de DSP, trabaja defectuosamente. Esto indica un error de hardware de la CPU. Dirjese al servicio de MITSUBISHI. Esto indica un error de hardware de la CPU. Dirjese al servicio de MITSUBISHI.
Q4AR-CPU
13 13

Listado de cdigos de error de la Serie QnA y el System Q (Continuacin)
Cdigo de error (SD0) 1 Informacin general (SD5 a 15)
1
Mensaje de error
1300
FUSE BREAK OFF
N estcin/N mdulo
DESC/ CON
Parpadea/CON
Parada/ Continuaci2
1301
EX POWER OFF
N estcin/N mdulo
DESC/ CON
Parpadea/CON
Parada/ Continuaci2
1310
I/O INT ERROR
N estcin/N mdulo
DESC
Parpadea/CON
Parada
Durante una interrupcin
En la activacin/reposicin En el acceso a un mdulo especial 1401 Parpadea/CON Parada/ Continuaci3 En la activacin/reposicin
SP. UNIT DOWN 1402
N estcin/N mdulo Localizacin de un error de programa
DESC/ CON Parada/ Continuaci4
En el acceso a un mdulo especial Durante la ejecucin del conjunto de instrucciones FROM/TO
Parpadea/CON
1403
1411 CONTROL-BUS ERR. 1412 N estcin/N mdulo Localizacin de un error de programa DESC Parpadea Parada
Durante la ejecucin del conjunto de instrucciones FROM/TO
1413
CONTROL-BUS ERR.
DESC
Parpadea
Parada
Continuamente
Las indicaciones en parntesis identifican los registros especiales en los cuales se almacenan las informaciones especficas de errores. Este error puede indicarse exclusivamente en sistemas redundantes. La deteccin de errores resulta posible para el sistema activo y el sistema de reserva. En los parmetros puede ajustarse para cada mdulo, cmo ha de comportarse el sistema en caso de un error.
2 En los parmetros puede ajustarse el estado de ejecucin de la CPU al presentarse un error. La indicacin de LED se modifica correspondientemente. 3 4
13 14
Causa
Medida
Vlido para:
1300
1.) Controlar el LED de ERR en los mdulos de salida y conmutar el mdulo cuzo LED brilla. 2.) El mdulo con el fusible defectuoso puede detectarse tambin mediante evaluacin de los registros especiales SD1300 a SD1331. 1.) Controlar las indicaciones de LED de los fusibles en los mdulos de salida y reemplazar el fusible cuyo LED brilla. 2.) Leer toda la informacin general de error en la pantalla del dispositivo de programacacin y reemplazar el fusible del mdulo de salida que se indica. En forma alternativa deben supervisarse los registros especiales SD1300 a SD1331 en el dispositivo de programacin y reemplazarse el fusible del mdulo de salida en el cual se ajust el bit respectivo en 1. 1.) Controlar las indicaciones de LED de los fusibles en los mdulos de salida y reemplazar el fusible cuyo LED brilla. 2.) Leer toda la informacin general de error en la pantalla del dispositivo de programacacin y reemplazar el fusible del mdulo de salida que se indica. En forma alternativa deben supervisarse los registros especiales SD1300 a SD1331 en el dispositivo de programacin y reemplazarse el fusible del mdulo de salida en el cual se ajust el bit respectivo en 1. 3.) Controlar la alimentacin externa de tensin de las salidas. Controlar la alimentacin externa de tensin de las salidas. Uno de los mdulos conectados presenta un fallo de hardware Controlar los mdulos conectados. Dirjese al servicio de MITSUBISHI. La CPU tiene un error de hardware. Dirjese al servicio de MITSUBISHI.
Q-CPU Rem
1300
CPU de QnA, CPU de Q4AR
1300
El fusible de un mdulo de salida est defectuoso. Se interrumpi o bien no se conect la alimentacin externa de tensin de las salidas.
CPU de Q2AS
1301
Se interrumpi o bien no se conect la alimentacin externa de tensin de las salidas (en preparacin). Se ejecuta una interrupcin a pesar de que no se encuentra ningn mdulo de interrupcin en el sistema. 1.) No resulta posible el acceso a un mdulo especial al iniciar la comunicacin. 2.) El tamao de la memoria de bfer del mdulo especial resulta defectuoso.
Q-CPU/Rem
1310
Q-CPU Rem
1401
Despus de la asignacin de direcciones mediante parmetros, ya no resulta posible el acceso a un mdulo especial al iniciar la comunicacin. Al presentarse este error, se almacena la direccin de entrada/salida de inicializacin del mdulo. No resulta posible el acceso a un mdulo especial.
El mdulo especial al cual se accede, tiene un fallo de hardware. Dirjese al servicio de MITSUBISHI.
QnA-CPU
La CPU tiene un fallo de hardware. Dirjese al servicio de MITSUBISHI.
Q-CPU Rem
1402
El acceso a un mdulo especial despus de la ejecucin de una instruccin FROM y/o TO se realiza sin reaccin del mdulo especial. En caso de presentarse este error, se almacena la localizacin del error de programa. 1.) Durante la ejecucin de la instruccin END no result posible acceder al mdulo especial. 2.) En el mdulo especial se detect un error. Despus de la asignacin de direcciones mediante parmetros, ya no resulta posible el acceso a un mdulo especial al iniciar la comunicacin. Al presentarse este error, se almacena la direccin de entrada/salida de inicializacin del mdulo. No es posible ejecutar las instrucciones FROM y/o TO debido a un error de impulso de control. En caso de presentarse este error, se almacena la localizacin del error de programa.
QnA-CPU
El mdulo especial al cual se accede, tiene un problema de hardware. Dirjese al servicio de MITSUBISHI. Q-CPU Rem
1403
1411
Se generaron problemas de hardware en el mdulo especial, en el mdulo de la CPU o bien en un portador de componentes. Dirjese al servicio de MITSUBISHI.
Rem
1412
En un sistema de CPU mltiple se instal una CPU de la versin A. 1413 Se detect un error en el bus Q. Exceso en el tiempo de espera.
Reemplazar la CPU por una que dispone de la versin B o superior. Posible error en un mdulo especial, en la CPU o bien en un portador de componentes. Dirjese al servicio de MITSUBISHI. Posible error en un mdulo especial, en la CPU o bien en el portador principal de componentes. Dirjese al servicio de MITSUBISHI.
Q-CPU a partir de versin B Q-CPU Rem
13 15

Mensaje de error
N estcin/N mdulo 1414 CONTROL-BUS ERR. 1415 1416 1421 1500 1510 1520 1530 SYS. UNIT DOWN AC DOWN DUAL DC DOWN 5V 4 DC DOWN 5V 5 DC DOWN 24V 3
3
Nmero del portador de componentes N estcin/N mdulo
DESC
Parpadea
Parada
En la activacin/reposicin DESC CON CON DESC CON Parpadea DESC CON Parpadea CON Parada Continuaci Continuaci Parada Continuaci Continuamente Continuamente Continuamente Continuamente Continuamente
1600 BATTERY ERROR 1601 1602 Nombre de unidad de disco
CON
DESC Continuaci Continuamente
BAT. ALM LED CON
2000
UNIT VERFIY ERR.
N estcin/N mdulo
DESC/ CON
Parpadea/CON
Parada/ Continuaci2
2100 SP. UNIT LAY ERR. N estcin/N mdulo DESC Parpadea Parada En la activacin/reposicin
2101
2 En los parmetros puede ajustarse el estado de ejecucin de la CPU al presentarse un error. La indicacin de LED se modifica correspondientemente. 3 4
Este error puede indicarse exclusivamente en sistemas redundantes. La deteccin de errores resulta posible para el sistema activo y el sistema de reserva. Este error puede indicarse exclusivamente en sistemas redundantes. 5 Este error puede detectarse en un sistema no redundante o en la parte activa de un sistema redundante.
13 16
Causa
Medida
Vlido para:
Q-CPU a partir de versin B Q-CPU Rem Q-CPU a partir de versin B Q4AR-CPU
/Rem
Uno de los mdulos instalados es defectuoso. En un sistema de CPU mltiple se instal una CPU con la versin A. 1414 Se detect un error en el bus de sistema. 1415 1416 1421 1500 1510 1520 1530 Se detect un error en el portador principal de componentes o bien en el portador adicional de componentes. Se detect un error de bus durante la activacin. El mdulo de gestin de sistema AS92R tiene un fallo de hardware. Breve interrupcin de la alimentacin de tensin Una de las dos tensiones de alimentacin de 5 V en el portador adicional de componentes del sistema redundante baj a un valor inferior al 85 % de la tensin nominal. La tensin de alimentacin de 5 V en el portador adicional de componentes baj a un valor inferior al 85% de la tensin nominal. La tensin de alimentacin de 25 V del mdulo de gestin AS92R baj a un valor inferior al 85 % de la tensin nominal. 1.) La tensin de la batera en la CPU se encuentra por debajo del valor permitido. 2.) La batera de la CPU no est conectada con la CPU. La tensin de la batera en la tarjeta de memoria 1 se encuentra por debajo del valor permitido.
Reemplazar la CPU por una que dispone de la versin B o superior. Posible error en un mdulo especial, en la CPU o bien en un portador de componentes. Dirjese al servicio de MITSUBISHI. Posible error en un mdulo especial, en la CPU o bien en un portador de componentes. Dirjese al servicio de MITSUBISHI. Posible error en un mdulo especial, en la CPU o bien en un portador de componentes. Dirjese al servicio de MITSUBISHI. Dirjese al servicio de MITSUBISHI. Controlar la alimentacin de tensin. Controlar la tensin de salida de la fuente de alimentacin. Reemplazar la fuente de alimentacin en caso que la tensin no coincida con la tensin nominal.
Q4AR-CPU
Controlar la alimentacin de tensin. 1.) Reemplazar la batera. 2.) Cuando la batera est prevista para la RAM interna o bien para la funcin de salvaguardia, debe conectarse la lnea de conexin de batera con la CPU.
1600
1601 1602
Reemplazar la batera. La tensin de la batera en la tarjeta de memoria 2 se encuentra por debajo del valor permitido. En la activacin de la alimentacin de tensin se modificaron las informaciones del mdulo de entrada/salida. Durante el servicio se solt un mdulo de entrada/salida (o bien un mdulo especial) del portador de componentes o bien no se conect con ste. Lea la informacin general de errores en la pantalla del dispositivo de programacin y controle o bien modifique el asiento de los mdulos respectivos. En forma alternativa pueden supervisarse los registros especiales SD1400 a SD 1431 en el dispositivo de programacin, as como controlarse y/o modificarse el asiento d los mdulos cuyo bit se ajust en 1. Reemplazar la CPU por una que dispone de la versin B. QnA-CPU
Rem
2000
En un sistema de CPU mltiple se instal una CPU de la versin A. En la configuracin de entrada/salida no se asign un Mdulo especial inteligente o un Mdulo de interrupcin al enchufe en el cual se encuentra instalado un mdulo de interrupcin Q160. Se detect un error en la asignacin de direccin en los parmetros. A un mdulo especial se le asign la direccin de un mdulo de entrada/salida (o bien inversamente). A un mdulo que no es una CPU, se le asign la direccin de una CPU (o bien inversamente). No se asign ninguna CPU al enchufe de CPU. Un conmutador multipropsito se asign a un mdulo que no soporta esta asignacin. Se detect un error en la asignacin de direccin en los parmetros. A un mdulo especial se le asign la direccin de un mdulo de entrada/salida (o bien inversamente). En el sistema se encuentran ms de 12 mdulos especiales de la serie A (con excepcin de QI60/A1SI61) que pueden ejecutar una interrupcin de la CPU. 2101 En el sistema se encuentran ms de 12 mdulos especiales (con excepcin de A161) que pueden ejecutar una interrupcin de la CPU.
Q-CPU a partir de versin B Q-CPU a partir de versin B
La configuracin de entrada/salida debe adaptarse a la estructura efectiva del sistema.
2100
Activar los parmetros de una asignacin de direccin y adaptar stos a las circunstancias reales. Reponer el ajuste del conmutador multipropsito. Activar los parmetros de una asignacin de direccin y adaptar stos a las circunstancias reales. Reducir la cantidad de mdulos especiales de la serie A (con excepcin de Q/ 60 y A1SI61) en 12 o menos. Reducir la cantidad de mdulos especiales (con excepcin deAI61) en 12 o menos.
Q-CPU Rem
QnA-CPU Q-CPU QnA-CPU
13 17

Mensaje de error
2102
2103
SP. UNIT LAY ERR. 2104
N estcin/N mdulo
DESC
Parpadea
Parada
2105
2106
SP. UNIT LAY ERR. 2107
N estcin/N mdulo
DESC
Parpadea
Parada
2108
21092
Este error puede indicarse exclusivamente en el sistema de reserva de un sistema redundante.
13 18
Causa
Medida
Vlido para:
2102
En el sistema se encuentran ms de 6 mdulos A1SD51S. En el sistema se encuentran ms de 6 mdulos seriales de comunicacin (con excepcin de A(1S)J71QC24). 1.) En un sistema de CPU individual se instal ms de un mdulo de interrupcin QI60 o A1SI61. 2.) En un sistema de CPU mltiple de una CPU se instal ms de un mdulo de interrupcin QI60/A1SI61.
Reducir la cantidad de A1SD51S en 6 o menos. Reducir la cantidad de mdulos seriales de comunicacin (con excepcin de A(1S)J71QC24) en 6 o menos. 1.) Se debe instalar solamente un mdulo QI60 o A1SI61. 2.) A cada CPU debe asignarse solamente un mdulo QI60 A1SI61. 3.) Se debe instalar solamente un mdulo A1SI61. Utilizar el mdulo QI60 cuando debe asignarse un mdulo de interrupcin a cada CPU dentro de un sistema de CPU mltiple. En caso de combinacin de un A1S61 con un mx. de tres QI60 o bien utilizar solamente el mdulo QI60. Se debe instalar solamente un mdulo OI60 A1SI61. Se debe instalar solamente un mdulo A1S61. Reponer los parmetros del refrescamiento automtico MELSECNET/MINI y adaptar stos a las circunstancias reales.
Q-CPU QnA-CPU Rem
2102
2103
3.) En un sistema de CPU mltiple se instal ms de un mdulo A1SI61-I. En el portador de componentes se encuentra ms de un mdulo de interrupcin QI60/ A(1)1SI61. En el portador de componentes se encuentra ms de un mdulo de interrupcin AIS61.
Q-CPU QnA-CPU QnA-CPU
2104
La asignacin de parmetros de un refrescamiento automtico de MELSECNET/MINI no coincide en el caso de algunos mdulos con las condiciones reales. Se sobrepas la cantidad mxima de mdulos especiales asignados a un mdulo de CPU, los cuales pueden procesar las instrucciones extendidas (no debe sobrepasarse la cantidad mx. de 1344). (Cantidad de AD59 instalados x 5) (Cantidad de AD57(S1)/AD5 instalados x 8) (Cantidad de AJ71C24(S3/S6/S8 instalados x 10) (Cantidad de AJ71UC24 instalados x 10) (Cantidad de AJ71C21(S1) instalados x 29) (Cantidad de AJ71PT32(S3) instalados x 125) (Cantidad de AJ71QC24 (R2, R4) instalados x 29) (Cantidad de AJ71ID1 (2)-R4 instalados x 18) (Cantidad de AD75 instalados x 12) Total > 1344 1.) En un sistema de CPU mltiple se instalaron ms de cuatro mdulos de MELSECNET. 2.) En un sistema de CPU mltiple se instalaron ms de cuatro mdulos Ethernet del System Q. 1.) Se instalaron ms de cuatro mdulos de MELSECNET/H. 2.) Se instalaron ms de cuatro mdulos Ethernet del System Q. 3.) Existe un nmero idntico de red o estacin en la red MELSECNET/H.
2105
Reducir la cantidad de mdulos especiales instalados.
QnA-CPU
Se deben operar mx. 4 mdulos.

Q-CPU Rem
1.) Se deben operar mx. 4 mdulos. 2.) Se deben operar mx. 4 mdulos. 3.) Controlar los nmeros de red y estacin. 1.) Se deben operar mx. 4 mdulos. 2.) Se deben operar mx. 2 mdulos. 3.) En total debe operarse un mx. de 4 mdulos. 4.) Controlar los nmeros de red y estacin. 5.) Controlar los nmeros de estacin.
2106 1.) Se instalaron ms de cuatro AJ71QLP21 AJ71QBR11en el sistema. 2.) Se instalaron ms de dos AJ71AP21/R21 AJ71AT21B en el sistema. 3.) En total se instalaron ms de cuatro AJ71QLP21, AJ71QBR11, AJ71AP21/R21 AJ71AT21 en el sistema. 4.) Existe un nmero idntico de red o estacin en la red MELSECNET/10. 5.) Se encuentra ms de una estacin maestra o local en el mismo momento en la red MELSECNET (II) o MELSECNET/B. 2107 La direccin cabezal activada para la asignacin de direcciones en los parmetros, resulta idntica a la direccin en otros mdulos. Los mdulos A1SJ71LP21, A1SJ71BR11, A1SJ71AP21, A1SJ71AR21 A1SJ71AT2 estn previstos para la aplicacin en una red A2USCPU y estn instalados en esta red. Los mdulos A1SJ71QLP21 A1SJ71QBR11 previstos para la CPU de Q2AS, estn instalados en esta red. Los mdulos A(1S)J71LP21 A(1S)J71BR11 estn previstos para la aplicacin en una red de CPU de AnU y estn instalados en esta red. En un sistema redundante en el modo de salvaguardia, el sistema activo y el sistema de reservan se configuran diferentemente.
QnA-CPU
Reponer los parmetros de la asignacin de direccin y adaptar stos a las circunstancias reales.
Rem
2108
Los mdulos deben reemplazarse por un QJ71LP21 o un QJ71BR11.
Q-CPU
2108
Reemplazar los mdulos por un A(1S)J71QLP21 o un A(1S)J71QBR11.
QnA-CPU
2109
Controlar la configuracin del sistema de reserva.
Q4AR-CPU
13 19
Mensaje de error
2110 SP UNIT ERROR N estcin/N mdulo Localizacin de un error de programa DESC/ CON Parpadea/CON Parada/ Continuaci2 Durante la ejecucin del conjunto de instrucciones FROM/TO
2111
2112 SP UNIT ERROR 2113
N estcin/N mdulo Localizacin de un error de programa FFFFH (fijo) DESC/ CON Parpadea/CON Parada/ Continuaci2 Durante la ejecucin del conjunto de instrucciones FROM/TO
2114
2115 SP UNIT ERROR 2116 2117 2120 2121 2122 N estcin/N mdulo
Parpadea /CON
Parpadea/CON
Parada/ Continuaci
En la ejecucin de la instruccin
2124 SP. UNIT LAY ERR.
DESC Parpadea Parada En la activacin/reposicin
2125
2126
N estcin/N mdulo
2150
SP.UNIT VER. ERR.
N estcin/N mdulo
DESC
Parpadea
Parada
13 20
Causa
Medida
Vlido para:
Se indic una CPU no existente en una instruccin con referencia a una rea comn de memoria en el sistema de CPU mltiple. 2110 El mdulo referenciado con la instruccin FROM/TO no es un mdulo especial. El mdulo especial referenciado presenta un fallo. 2111 El mdulo referenciado mediante los operandos de enlace con direccionamiento directo, no es un mdulo de red. El mdulo especial referenciado no es un mdulo especial o bien es un mdulo especial errneo. No se activan los datos de simulacin del mdulo especial. En una instruccin en la cual se especifica otra CPU, se indic una CPU en la cual se llama esta instruccin. En una instruccin que se refiere a la CPU en la cual se llama la instruccin, se indic una CPU diferente. Se utiliz una instruccin en la cual no debe especificarse un mdulo especial que se asign a otra CPU. En una instruccin especfica de CPU mltiple se indic una CPU no permitida. No resulta correcto el posicionamiento del Q[]B y del QA1S[]B. La CPU no se instal en el enchufe de CPU o bien en los enchufes 0 a 2. El QA1S[] ha sido instalado como portador principal de componentes. Un mdulo se instal en el enchufe N 65 o mayor. Un mdulo se instal en un enchufe que ya no est previsto en la asignacin de direcciones. Un mdulo ocupa direcciones de entrada/salida que se encuentran fuera de las 4096 direcciones permitidas de entrada/salida. Un mdulo que ocupa la direccin N 4096 de entrada/salida, ocupa tambin otras direcciones.
Leer la informacin especfica de fallo y controlar/tramitar la programacin de la instruccin.
Leer la informacin especfica de fallo y controlar/tramitar la programacin de las instrucciones FROM/TO. Dirjese al servicio MITSUBISHI en caso de fallo del mdulo especial.
2112 2113
Leer la informacin especfica de fallo y controlar/tramitar la programacin de la instruccin. Leer la informacin especfica de fallo y controlar/tramitar los datos de simulacin del mdulo especial.
Rem
2114
2115
Leer las informaciones especficas de error y controlar/corregir el programa.
2116 2117 2120 2121 2122
Controlar el posicionamiento. Controlar el posicionamiento de la CPU. Utilizar el Q[]B como portador principal de componentes. Retirar todos los mdulos instalados a partir del enchufe N 65. Retirar el mdulo que se encuentra instalado en un enchufe fuera del rango asignado. Retirar el mdulo que se encuentra instalado fuera de las 4096 direcciones de entrada/salida. Reemplazar el mdulo por otro mdulo que no sobrepasa la direccin N 4096 de entrada/salida.
2124
Q-CPU Rem
Se instal un mdulo que no se reconoci por la CPU de Q. 2125 No resulta posible el acceso a un mdulo especial.
Utilizar un mdulo que puede aplicarse conjuntamente con la CPU de Q. El mdulo especial al cual se accede, tiene un problema de hardware. Dirjese al servicio de MITSUBISHI. 1.) Entre los mdulos de CPU no debe encontrarse ningn enchufe vaco. En el lado derecho de las CPUs, s es posible mantener algunos enchufes vacos. 2.) Retirar el mdulo instalado entre loas CPUs. Una CPU de mocin debe instalarse en el lado derecho de las CPUs de Q. 1.) Reemplazar el mdulo especial con un mdulo compatible con el servicio de CPU mltiple. 2.) Asignar a la CPU 1 el mdulo no apropiado para el servicio de CPU mltiple.
2126
1.) En un sistema de CPU mltiple se encuentra un enchufe vaco entre las CPUs. 2.) Entre dos CPUs de Q se encuentra instalado otro mdulo (por ejemplo, CPU de mocin, mdulo de entrada/salida).
2150
Un mdulo especial no apropiado para el servicio de CPU mltiple, ha sido asignado a la CPU 2, 3 4.
13 21

Cdigo de error (SD0) 1 Informacin especfica (SD5 a 15) 1 Informacin especfica (SD16 a 26) 1 Estado de LED RUN ERROR Estado de CPU Perodo de diagnstico
Mensaje de error
2200
MISSING PARA.
Nombre de unidad de disco
DESC
Parpadea
Parada
2210
BOOT ERROR
Nombre de unidad de disco
DESC
Parpadea
Parada
2300 ICM. OPE. ERROR Nombre de unidad de disco DESC/ CON Parpadea/CON Parada/ Continuaci2 Cuando se insert o retir la tarjeta de memoria
2301 2302
2400
FILE SET ERROR
Nombre de archivo
Nmero de parmetro
DESC
Parpadea
Parada
2401
2410
2411 FILE OPE. ERROR 2412 Nombre de archivo Localizacin de un error de programa DESC/ CON Parpadea/CON Parada/ Continuaci2 En la ejecucin de una instruccin
2413
13 22
Causa
Medida
Vlido para:
2200
En la unidad de disco determinada mediante el conmutador DIP, no se encuentra ningn archivo de parmetros.
Controlar el ajuste de los parmetros por su validez de las posibles unidades de disco. Almacenar un archivo de parmetros en la unidad de disco determinada por los parmetros. Controlar el ajuste de los parmetros. Controlar el ajuste de los parmetros por su validez de las posibles unidades de disco. Almacenar un archivo de arranque en la unidad de disco determinada por los parmetros. La tarjeta de memoria debe retirarse solamente despus de haber activado el conmutador para la liberacin de la tarjeta de memoria. 1.) Formatear la tarjeta de memoria. 2.) Formatear nuevamente la tarjeta de memoria. Controlar la tarjeta de memoria.
El contenido del archivo de arranque resulta defectuoso. 2210
Q-CPU
En la unidad de disco determinada mediante el conmutador DIP no se encuentra ningn archivo de arranque aunque el conmutador BOOT-DIP ha sido activo (CON).
QnA-CPU
2300 2301
Se retir una tarjeta de memoria sin activar el conmutador para la liberacin de la tarjeta de memoria. 1.) No se formate la tarjeta de memoria. 2.) El estado del formato de la tarjeta de memoria no resulta correcto. Se insert una tarjeta de memoria no apropiada para esta CPU.
2302
1.) Activar la escritura automtica en la ROM estndar exclusivamente para aquellos tipos de CPU que soportan esta funcin. Se intent transferir automticamente los datos de CPU hacia la ROM estndar lo que no es Q-CPU a 2.) Ejecutar la transferencia mediante los parmetros y programas de software posible en esta funcin. (En el archivo de arranque se encuentra activada la transferencia partir de de programacin hacia la ROM estndar. automtica de una tarjeta de memoria hacia la ROM estndar y la tarjeta de memoria se indic versin B 3.) Desactivar la escritura automtica en la ROM estndar e iniciar el como fuente vlida de parmetros.) arranque con los datos en la tarjeta de memoria. 2400 No puede encontrarse el archivo que se determin por los ajustes de archivo de PLC. Leer la informacin especfica de error en la pantalla del dispositivo de programacin, controlar la coincidencia del nombre de unidad de disco y del archivo con los ajustes de parmetros, y aplicar las correcciones respectivas en caso dado. Generar el archivo predeterminado.
Un parmetro Ethernet vlido para una CPU de QnA de la versin B, se utiliz para una CPU Utilizar una CPU de QnA en la versin B. Eliminar los parmetros Ethernet. de QnA que no corresponde a la versin B.
QnA-CPU
Controlar y corregir en caso dado los ajustes para el arranque. Q-CPU a En el arranque o bien en la escritura automtica en la ROM estndar se sobrepas la capacidad Eliminar los datos no requeridos de la memoria del programa. partir de Ajustar la opcin Eliminar la memoria de programa en los parmetros para de la memoria del programa. versin B eliminar la memoria de programa antes del arranque. 2401 Leer la informacin especfica de error en la pantalla del dispositivo de programacin, controlar la coincidencia del programa con los ajustes de El archivo definido en los parmetros mediante el ajuste PLC-RAS, no pudo crearse en la rea parmetros, y aplicar las correcciones respectivas en caso dado. de protocolo de errores. Controlar la memoria libre que se encuentra luego disponible en la tarjeta de memoria. Leer las informaciones especficas de errores en la pantalla del dispositivo de programacin y asegurarse que el programa indicado en los parmetros se encuentra en la unidad de disco indicada; aplicar las correcciones respectivas en caso dado. Generar el archivo indicado.
2410 No puede encontrarse el archivo determinado por el programa de ejecucin.
2411
2412
El programa de ejecucin no puede referenciar este tipo de archivos (archivos de comentarios, etc.). Leer las informaciones especficas de errores en la pantalla del dispositivo de programacin y asegurarse que el programa indicado en los parmetros se encuentra en la unidad de disco indicada; aplicar las correcciones respectivas El archivo de programa escrito en lengua de ejecucin, no puede referenciarse por el en caso dado. programa de ejecucin. Leer las informaciones especficas de errores en la pantalla del dispositivo de programacin y asegurarse que el programa indicado en los parmetros se encuentra en la unidad de disco indicada; aplicar las correcciones respectivas en caso dado. Controlar si el archivo indicado est protegido contra escritura.
2413
No se escribieron datos en el archivo determinado por el programa de ejecucin.
13 23

Mensaje de error
2500
2501 CANT EXE. PRG. 2502 2503 2504 Nombre de archivo DESC Parpadea Parada En la activacin/reposicin
3000 Nombre de archivo En la activacin/reposicin/ STOP RUN
3001 3002 PARAMETER ERROR Nombre de archivo/N de unidad de disco Nmero de parmetro DESC Parpadea Parada
3003 En la activacin/reposicin/ STOP RUN
Nombre de archivo
3004
3009 3010 3012 Nombre de archivo/N de unidad de disco En la activacin/reposicin/ STOP RUN
PARAMETER ERROR
Nmero de parmetro
DESC
Parpadea
Parada
3013
13 24
Causa
Medida
Vlido para:
2500 Existe un archivo de programa que utiliza operandos que se encuentran fuera del rango definido en los parmetros de operandos.
Leer las informaciones especficas de errores en la pantalla del dispositivo de programacin y asegurarse que los ajustes de operandos de parmetros y los operandos de archivo de programa coinciden con las circunstancias reales ; aplicar las correcciones respectivas en caso dado. Modificar los parmetros de programa en "S". Eliminar los programas no requeridos. Controlar si se trata del formato de archivo ***.QPG y si estn previstos contenidos de archivo para un programa de ejecucin. Controlar la configuracin de programa. Controlar los parmetros y la configuracin de programa. 1.) Ingresar la direccin inicial de la rea de entrada/salida para un mdulo no asignado a otra CPU. 2.) Eliminar los ajustes de puntero de interrupcin
2501
Existen archivos de programa a pesar de la indicacin Ninguno" en los parmetros de programa. El archivo de programa resulta defectuoso. O bien los contenidos de archivo no se programaron en lengua de ejecucin. No existe ningn archivo de programa. Se indic ms de un programa en la lengua de ejecucin o en el programa de mando. En los ajustes de puntero de interrupcin se indic un mdulo especial asignado a otra CPU en el sistema de CPU mltiple.
2502
2503 2504
3000
El ajuste de parmetros para el ajuste de tiempo de los temporizadores, el contacto RUNPAUSA, la direccin general de puntero, el procesamiento global de datos, la cantidad de enchufes disponibles o bien los ajustes de interrupcin del sistema se encuentran fuera del rango utilizable por la CPU. Se destruyeron los contenidos de parmetros. No existe el archivo de parmetros indicado en la parametrizacin bajo use the following file para la CPU de Q. La rea para el intercambio automtico de datos en el sistema de CPU mltiple sobrepasa la rea de los registros de archivo disponibles.
3001 3002
1.) Leer las informaciones detalladas de error en la pantalla del dispositivo de programacin y controlar si resultan correctas las entradas en los parmetros; aplicar las correcciones respectivas en caso dado. 2.) En caso que persista el error, deben observarse las instrucciones de los ajustes de parmetros. Es problable que se haya generado un error de memoria en la RAM de CPU interna o bien en la tarjeta de memoria.
Rem
3003
Utilizar una rea de registro de archivos con la cual resulta posible ejecutar el intercambio de datos. 1.) Leer las informaciones detalladas de error en la pantalla del dispositivo de programacin y controlar si resultan correctas las entradas en los parmetros; aplicar las correcciones respectivas en caso dado. 2.) En caso que persista el error, deben observarse las instrucciones de los ajustes de parmetros. Es problable que se haya generado un error de memoria en la RAM de CPU interna o bien en la tarjeta de memoria. Controlar si el archivo de parmetros tenga el formato ***.QPA y si su contenido son parmetros. Un mdulo debe asignarse a una sola CPU. Modificar la configuracin de entrada/salida en cada CPU del sistema de CPU mltiple. Adaptar la cantidad de mdulos de CPU de la configuracin de sistema. Armonizar los parmetros en los diferentes mdulos de CPU con los ajustes en la CPU 1. 1.) Como direccin inicial para operandos de bit debe indicarse un 0 o bien un nmero dividible por 16. 2.) Indique los operandos correctos. 3.) Indique una cantidad par de operandos.
3003
La cantidad de operandos definida en los parmetros de operandos, se encuentra fuera del rango utilizable por la CPU.
3004
El archivo de parmetros no puede utilizarse por la CPU o bien los contenidos de los archivos no son parmetros. En un sistema de CPU mltiple se asign un mdulo a varias CPUs. La cantidad ajustada de mdulos de CPU diverge de la cantidad efectivamente disponible. La parametrizacin para el sistema de CPU mltiple diverge en los diferentes mdulos de CPU de la parametrizacin en la CPU 1. Ajustes errneos para el intercambio automtico de datos en un sistema de CPU mltiple: 1.) En los operandos de bit se seleccion una direccin inicial que no es 0 o bien un nmero dividible por 16. 2.) No se indic el operando correcto. 3.) La cantidad ajustada de operandos es un nmero impar.
3009 3010 3012
3013
13 25

Mensaje de error
3100
3101
3102
LINK PARA. ERROR
Nombre de archivo
Nmero de parmetro
DESC
DESC
Parada
3103
3104
3105
1 Las indicaciones en parntesis identifican los registros especiales en los cuales se almacenan las informaciones especficas de errores.
13 26
Causa
Medida
Vlido para:
El mdulo MELSECNET/H con la direccin inicial de la rea de entrada/salida indicada en los parmetros, est asignada a una CPU diferente en el sistema de CPU mltiple. Los parmetros de red de una estacin normal se han transferido a la estacin de control, o bien inversamente. La cantidad de mdulos instalados diverge de la cantidad indicada en los parmetros para MELSECNET/10(H). La direccin inicial de los mdulos instalados diverge de la direccin inicial indicada en los parmetros para MELSECNET/10(H). No pueden leerse todos los datos en los parmetros. Se reemplaz el tipo de estacin en el MELSECNET/(10) H cuando la tensin estuvo activada (se requiere una conmutacin de RESET a RUN para reconocer el tipo modificado). No se escribieron los parmetros de red a pesar de que la CPU de QnA es la estacin de control o bien la estacin maestra. 1.) En un mdulo MELSECNET/H con el nmero de estacin 0 se hicieron los ajustes para la comunicacin entre los controles. 2.) En un mdulo MELSECNET/H que no tiene el nmero de estacin 0, se aplicaron los ajustes para un maestro remoto. 3101 El nmero de red indicado en un parmetro, no coincide con el nmero de la red instalada. La direccin inicial de los mdulos instalados de entrada/salida diverge de la direccin inicial definida en los parmetros. La clase de red definida en un parmetro, no coincide con la red efectivamente instalada. Existe un error en los parmetros de refrescamiento del MELSECNET/10(H).
Eliminar los parmetros para el mdulo MELSECNET/H asignado a una CPU diferente e indicar la direccin inicial para el mdulo correcto. Reponer la CPU.
3100
Q-CPU
QnA-CPU
Modificar el tipo de estacin o bien el nmero de estacin.
Armonizar los parmetros con la red instalada.
3102
En el control de los parmetros de red del mdulo de red se present un error.
1.) Escribir nuevamente los parmetros de red despus de la correccin. 2.) En caso que persista el error incluso despus de la correccin, le rogamos dirigirse al servicio de MITSUBISHI. Eliminar los parmetros para el mdulo Ethernet asignado a una CPU diferente e indicar la direccin inicial para el mdulo correcto.
El mdulo Ethernet con la direccin inicial de la rea de entrada/salida indicada en los parmetros, est asignado a una CPU diferente en el sistema de CPU mltiple. A pesar de haber indicado al menos un mdulo Ethernet en los parmetros, no se encuentra instalado ningn mdulo. La direccin inicial de los mdulos instalados de entrada/salida diverge de la direccin inicial definida en los parmetros de Ethernet. El AJ71QE71 no ocupa la rea de entrada/salida indicada en los parmetros. Las direcciones de entrada/salida se asignaron intercalndose. Divergen las predeterminaciones entre los parmetros y los parmetros cargados del AJ71QE71. La suma de los parmetros Ethernet y las asignaciones respectivas se ajust en un valor superior a 5. Se asignaron los mismos nmeros de red a la Ethernet y el MELSECNET/10. Las definiciones en los parmetros para el nmero de red, el nmero de estacin o bien el nmero de grupo sobrepasan el rango permitido. La direccin definida de entrada/salida sobrepasa el rango permitido para la CPU. El mdulo de enlace CC con la direccin inicial de la rea de entrada/salida indicada en los parmetros, est asignada a una CPU diferente en el sistema de CPU mltiple. A pesar de haber indicado al menos un mdulo de enlace CC en los parmetros, no se encuentra instalado ningn mdulo. La direccin inicial definida en los parmetros generales del rango de entrada/salida, diverge de la direccin del mdulo instalado de entrada/salida. La asignacin de clases de una estacin del enlace CC, definida en un parmetro, no coincide con la estacin efectivamente instalada. El contenido de los parmetros de Ethernet resulta defectuoso.

Rem
3103
QnA-CPU
3104
Rem
Eliminar los parmetros para el mdulo de enlace CC asignado a una CPU diferente y referenciar el mdulo correcto.
3105
1.) Escribir nuevamente los parmetros de red despus de la correccin. 2.) En caso que persista el error incluso despus de la correccin, le rogamos dirigirse al,servicio de MITSUBISHI.
Rem
Escribir nuevamente los parmetros de red despus de la correccin.
QnA-CPU
13 27

Cdigo de error (SD0) 1 Informacin general (SD5 a 15) 1
Nombre de archivo/ Nombre de unidad de disco LINK PARA. ERROR Nombre de archivo 3107 3200 3201 3202 SFC PARA. ERROR Nombre de archivo Nmero de parmetro DESC Parpadea Parada STOP RUN Nombre de archivo Nmero de parmetro
Mensaje de error
3106
DESC
Parpadea
Parada En la activacin/reposicin/ STOP RUN
3203
3300
Nombre de archivo
Nmero de parmetro
DESC
Parpadea
Parada
3301 SP. PARA. ERROR 3302 Nombre de archivo/ Nombre de unidad de disco Nombre de archivo Nmero de parmetro DESC Parpadea Parada
En la activacin/reposicin/ STOP RUN En la activacin/reposicin/ STOP RUN
3303
Nmero de parmetro
3400
REMOTE PASS. ERROR 3401
DESC
Parpadea
Parada
4000 4001 4002 4003 4004

1
INSTRCT CODE. ERR.
DESC
Parpadea
Parada
13 28
Causa
Medida
Vlido para:
3106
La rea para la actualizacin del enlace CC sobrepasa la rea de los registros de archivo disponibles. Existe un error en los parmetros de refrescamiento del enlace CC.
Para la actualizacin debe utilizarse una rea de registro de archivo con la cual resulta posible una actualizacin en funcin de los ajustes. Controlar la parametrizacin. Controlar la parametrizacin.
Q-CPU a partir de versin B Q-CPU/Rem
3107 3200 3201 3202
El contenido de los parmetros de enlace CC resulta defectuoso. Los contenidos de parmetros no resultan correctos. Las informaciones de atributo de los bloques de programa de la lengua de ejecucin resultan errneas. La cantidad de rels internos de pasos indicada en los parmetros resulta inferior a la cantidad de rels internos de pasos utilizados por el programa. El ajuste en los parmetros para el modo de procesamiento (Execution type) para un programa en la lengua de ejecucin resultan diferentes al modo de procesamiento "Scan execution type". La direccin cabezal asignada por el GX Configurator para un mdulo especial, no coincide con la direccin real de entrada/salida. El ajuste de actualizacin para un mdulo especial sobrepasa la rea de registros de archivos disponibles.
Escribir nuevamente los parmetros despus de la correccin.
3203
3300
Controlar la parametrizacin. Para la actualizacin debe utilizarse una rea de registro de archivo con la cual resulta posible una actualizacin en funcin de los ajustes.
Q-CPU/Rem
3301 Los ajustes para la actualizacin de un mdulo especial se encuentran fuera de la rea permitida. Controlar la parametrizacin. 3302 No resultan correctos los ajustes para la actualizacin de un mdulo especial. En un sistema de CPU mltiple se aplicaron ajustes para un mdulo especial que se asign a una CPU diferente. En el archivo de contrasea remota, la direccin cabezal del mdulo referenciado no es 0H 0FF0H. No resulta correcto el enchufe indicado por la direccin cabezal en el archivo de contrasea. Posibles causas: El mdulo no est instalado. No se instal ningn QJ71C24(-R2) ni un mdulo Ethernet del System Q. Se instal un QJ71C24(-R2) o un mdulo Ethernet del System Q de la versin A. Se referencia un QJ71C24(-R2), versin B o un mdulo Ethernet del System Q, versin B que se asign a una CPU diferente. 4000 4001 En el programa se contiene un cdigo de instruccin que no puede decodificarse. El programa contiene una instruccin extendida para un programa de ejecucin aunque no es un programa de ejecucin. La instruccin tiene un nombre errneo. La instruccin se refiere a una direccin errnea de operando. La instruccin se refiere a un operando no utilizable. Leer las informaciones generales de errores en la pantalla del dispositivo de programacin y controlar/corregir el paso de programa indicado.
Rem
3303
Eliminar los ajustes para el mdulo asignado a otra CPU y parametrizar el mdulo en esta CPU.
Modificar la direccin cabezal del mdulo referenciado con el valor de 0H 0FF0H. Instalar un QJ71C24(-R2), versin B o un mdulo Ethernet del System Q, versin B en el enchufe indicado por la direccin cabezal en el archivo de contrasea remota.
3400
3401
Referenciar el mdulo correcto y eliminar los ajustes para la contrasea remota.
4002 4003 4004
Rem
13 29

Cdigo de error (SD0) 1 Informacin general (SD5 a 15) 1
Mensaje de error
Estado de LED RUN

DESC
ERROR
Parpadea
Estado de CPU
4010
MISSING END INS.
Parada
4020 CANT SET (P) 4021 Localizacin de un error de programa En la activacin/reposicin/ STOP RUN Localizacin de un error de programa DESC Parpadea Parada En la activacin/reposicin/ STOP RUN
4030 4100
CANT SET (I)
DESC
Parpadea
Parada
4101
Programa
4102 Localizacin de un error de programa OPERATION ERROR 4103 Localizacin de un error de programa
DESC/ CON Parpadea/CON Parada/ Continuaci2 En la ejecucin de una instruccin
Programa
4107 Localizacin de un error de programa 4108 Localizacin de un error de programa
4200
4201 FOR NEXT ERROR 4202 Localizacin de un error de programa DESC Parpadea STOPP En la ejecucin de una instruccin
4203
4210 4211 4212 4213

1 2
CANT EXECUTE ( P )
DESC
Parpadea
STOPP
Las indicaciones en parntesis identifican los registros especiales en los cuales se almacenan las informaciones especficas de errores. En los parmetros puede ajustarse el estado de ejecucin de la CPU al presentarse un error. La indicacin de LED se modifica correspondientemente.
13 30
Causa
Medida
Vlido para:
4010
El programa no contiene una instruccin END (FEND). La cantidad total de los indicadores internos de archivos que pueden utilizarse por el programa, sobrepasa la cantidad ajustada en los parmetros. Estn intercalando las direcciones de los punteros generales que se utilizan por los archivos respectivos. Estn intercalando las direcciones de los punteros asignados que se utilizan por los archivos respectivos. No es posible procesar los datos contenidos por la instruccin respectiva. Las direcciones indicadas de los datos que deben procesarse por el programa, o bien los datos o constantes almacenados de los operandos que se utilizan por las instrucciones, se encuentran fuera del rango de direcciones utilizables. En un sistema de CPU mltiple se referenci mediante una instruccin extendida de red a un mdulo que se asign a una CPU diferente. El nmero de red o estacin al cual se refiere mediante una instruccin extendida de red, no resulta correcto. Hay un error en la configuracin de la instruccin PID extendida.
Leer las informaciones generales de errores en la pantalla del dispositivo de programacin y controlar/corregir los archivos indicados.
4020
4021
4030
4100 4101
4102
Eliminar del programa a tal instruccin que causa el error, y acceder con la CPU al mdulo asignado al mdulo.

Rem
4102
4103
4107
De una CPU en un sistema de CPU mltiple se ejecutaron ms de 32 instrucciones especficas de CPU mltiple.
Para el bloqueo debe utilizarse el operando de bit que indica la ejecucin de una instruccin para prevenir la ejecucin simultnea de ms de 32 instrucciones para sistemas de CPU mltiple. Restringir la cantidad mx. de ejecuciones de la instruccin de enlace CC en el valor de 64.
4107
La instruccin de enlace CC se ejecuta ms de 64 veces.
QnA-CPU 4108 En la ejecucin de la instruccin de enlace CC no hubo parmetros de enlace CC. No se ejecuta ninguna instruccin NEXT antes de la instruccin FOR o bien existen menos instrucciones NEXT que FOR. Se ejecuta una instruccin NEXT aunque no se ejecut ninguna instruccin FOR, o bien existen ms instrucciones NEXT que FOR. Se programaron ms de 16 niveles de anidamiento (Nesting). Se ejecuta una instruccin BREAK aunque no se ejecut ninguna instruccin FOR. Se ejecut la instruccin CALL, pero no se encuentra disponible una rutina de subprograma en el puntero indicado. No existe una instruccin RET en el subprograma indicado. La instruccin RET se encuentra delante de la instruccin FEND en el programa principal. Se programaron ms de 16 niveles de anidamiento (Nesting). Reducir la cantidad de niveles de anidamiento a un valor inferior a 17. Leer las informaciones generales de errores en la pantalla del dispositivo de programacin y controlar/corregir el paso de programa indicado.
Ajustar los parmetros antes de la ejecucin de la instruccin de enlace CC.
4200
4201
4202 4203
Reducir la cantidad de niveles de anidamiento a un valor inferior a 17. Leer las informaciones generales de errores en la pantalla del dispositivo de programacin y controlar/corregir el paso de programa indicado.
4210
4211 4212 4213
13 31

Mensaje de error
4220 4221 4223 4230 Localizacin de un error de programa CANT EXECUTE ( l ) Localizacin de un error de programa DESC Parpadea STOPP En la ejecucin de una instruccin
4231
INST. FORMAT ERR
DESC
Parpadea
STOPP
4235 4300 EXTEND INST. ERR. 4301 Localizacin de un error de programa DESC/ CON Parpadea/CON Parada/ Continuaci2 En la ejecucin de una instruccin
4400
SFCP. CODE ERROR
DESC
Parpadea
STOPP
STOP RUN
4410 CANT SET ( BL ) 4411
DESC
Parpadea
STOPP
STOP RUN
4420 CANT SET ( S ) Localizacin de un error de programa DESC Parpadea STOPP STOP RUN
4421 4422 4500
4501 4502 4503 SFCP. FORMAT ERR Localizacin de un error de programa DESC Parpadea STOPP STOP RUN
4504 4600 4601 4602 SFCP. OPE. ERROR Localizacin de un error de programa DESC/ CON Parpadea/CON Parada/ Continuaci2 En la ejecucin de una instruccin
4610 SFCP. EXE. ERROR 4611

CON
CON
Continuaci
STOP RUN
13 32
Causa
Medida
Vlido para:
4220
Se realiz una entrada de interrupcin, pero no se encontr el puntero de interrupcin correspondiente. No existe una instruccin RET en el programa de interrupcin indicado. La instruccin IRET se encuentra en el programa principal delante de la instruccin FEND. La instruccin CHKEND no se ejecuta despus de la instruccin CHKCIR. Existe la misma cantidad de instrucciones CHK y CHKEND. La instruccin IX e IXEND no ha sido programada en contexto. Existe la misma cantidad de instrucciones IX e IXEND. Las condiciones de control de la instruccin CHK no son vlidas o bien la instruccin CHK se utiliza en un programa de velocidad baja. Hay un error en la indicacin de la instruccin de control del mdulo maestro MELSECNET/ MINI-S3. Hay un error en la indicacin de la instruccin de control AD57/AD58. No existe ninguna instruccin SFCP o SFCPEND en el programa de la lengua de ejecucin. Las direcciones de bloque utilizadas por el programa de la lengua de ejecucin, se encuentran fuera del rango de direcciones. Estn intercalndose las direcciones de los bloques dentro del programa de la lengua de ejecucin. El nmero de pasos dentro del programa de la lengua de ejecucin sobrepasa el nmero de pasos 225. La cantidad de pasos dentro de todos los programas de la lengua de ejecucin sobrepasa el valor permitido. Est intercalndose la numeracin de los pasos dentro del programa de la lengua de ejecucin. La cantidad de instrucciones BLOCK y BEND dentro del programa de la lengua de ejecucin no tiene una relacin de 1 a 1. Resulta defectuosa la estructura de las instrucciones STEP* hacia las instrucciones TRAN* hacia las instrucciones TSET hacia las instrucciones SEND dentro del programa de la lengua de ejecucin. No existe ninguna instruccin STPEI* dentro del bloque de programa de la lengua de ejecucin. No existe el paso que se referencia mediante la instruccin TSET dentro del programa de la lengua de ejecucin. No existe el paso que se referencia mediante la instruccin TAND dentro del programa de la lengua de ejecucin. El programa de la lengua de ejecucin contiene datos que no pueden procesarse. Se sobrepasa el rango de operandos determinado en el programa de la lengua de ejecucin. En la secuencia de pasos del prorgrama de la lengua de ejecucin, la instruccin END se encuentra delante de la instruccin START. Resulta errnea la informacin del paso activo para la continuacin del procesamiento del programa de la lengua de ejecucin. El conmutador de llave ha sido conmutado de RUN a RESET al continuar el procesamiento de los programas de la lengua de ejecucin. Leer las informaciones generales de errores en la pantalla del dispositivo de programacin y controlar/corregir el paso de programa indicado. El programa arranca en el paso de inicializacin.

4221 4223 4230
4231
4235
4300 4301 4400
QnA-CPU
4410
4411 4420
4421
Reducir la cantidad de pasos.
4422 4500
4501
4502 4503
4504
4600 4601 4602
4610
4611
13 33

Mensaje de error
4620 BLOCK EXE. ERROR 4621 4630 4631 STEP EXE. ERROR 4632
DESC
Parpadea
STOPP
DESC
Parpadea
STOPP
4633
5000 WDT ERROR 5001 Tiempo (Valor de ajuste) Tiempo (Valor realmente medido) DESC Parpadea STOPP continuamente
5010 PRG. TIME OVER 5011 Tiempo (Valor de ajuste) Tiempo (Valor realmente medido) CON CON Continuaci continuamente
6000
PRG. VERIFY ERR. 2 MODF VERIFY ERR. 2
Nombre de archivo
DESC
Parpadea
Parada
continuamente
6010
CON
CON
Continuaci
continuamente
6100 TRK. MEMORY ERR. 6101 6200 CONTROL EXE. 4 CONTROL WAIT. 2 Motivo de la conmutacin Motivo de la conmutacin CON DESC Continuaci
3
CON
CON
Continuaci
En la activacin/reposicin/ STOP RUN En la ejecucin de la instruccin END continuamente
6210
CON
DESC
Continuaci
continuamente
6220 Motivo de la conmutacin
6221
CANT EXE CHANGE 4
CON
CON
Continuaci
continuamente
6222
1
Las indicaciones en parntesis identifican los registros especiales en los cuales se almacenan las informaciones especficas de errores. Este error puede indicarse exclusivamente en sistemas redundantes. La deteccin de errores resulta posible para el sistema activo y el sistema de reserva. Este error puede detectarse exclusivamente en la parte activa de un sistema redundante.
2 Este error puede detectarse exclusivamente en el sistema de reserva de un sistema redundante. 3 4
13 34
Causa
Medida
Vlido para:
4620 4621 4630
Se intent arrancar nuevamente un bloque de programa de la lengua de ejecucin que se arranc previamente. Se intent arrancar un bloque de programa no existente de la lengua de ejecucin. Se intent arrancar nuevamente un bloque de programa de la lengua de ejecucin que se arranc previamente. Se intent arrancar un bloque de programa no existente de la lengua de ejecucin. En los bloques de programa de un programa de la lengua de ejecucin se encuentran demasiados pasos simultneamente activados. En los bloques de programa de todos los programas de la lengua de ejecucin se encuentran demasiados pasos simultneamente activados. El tiempo de ciclo de programa de un programa con el modo de procesamiento Initial execution type sobrepasa el tiempo ajustado en el parmetro PC RAS del Watch Dog Timer para la supervisin de programas de este tipo. El tiempo de ciclo de programa sobrepasa el tiempo ajustado en el parmetro PC RAS de la supervisin de tiempo del Watch Dog Timer. El tiempo de ciclo de programa de un programa con el modo de procesamiento Low speed scan sobrepasa el tiempo de ciclo constante ajustado en el parmetro PC RAS. El tiempo de ciclo de programa de un programa con el modo de procesamiento Low speed scan type sobrepasa el tiempo ajustado en el parmetro PC RAS del Watch Dog Timer para la supervisin de programas de este tipo. El sistema activo y el sistema de reserva de una estructura redundante, no tienen los mismos programas y parmetros. El sistema activo y el sistema de reserva de un sistema redundante, no tienen los mismos modos de servicio. Controlar y modificar el tiempo de ciclo constante o bien el tiempo de ejecucin de un programa con el modo de procesamiento low speed scan.
4631 4632
4633
5000
Leer las informaciones especficas de errores en la pantalla del dispositivo de programacin y controlar/corregir (reducir) el tiempo de ciclo ajustado.
5001
5010
5011
Leer las informaciones especficas de errores en la pantalla del dispositivo de programacin y controlar/corregir (reducir) el tiempo de ciclo ajustado.
6000
Adaptar los programas y parmetros de ambos sistemas.
6010
Operar ambos sistemas en el mismo modo de servicio. Este es un fallo de hardware de la CPU. Dirjese al servicio de MITSUBISHI. Reemplazar primero la CPU del sistema de reserva, luego la CPU del sistema activo. Controlar el estado de las otras estaciones. Q4AR-CPU Controlar el estado del sistema activo.
6100
Durante el arranque del control se detect un error en la memoria de tracking de la CPU.
6101 6200
La CPU detect un error de intercambio en el tracking. El sistema de reserva de un control redundante se conmut como sistema activo.
6210
El sistema activo de un control redundante se conmut como sistema de reserva. El sistema de reserva no pudo conmutarse desde el estado de sistema activo al estado de sistema de reserva. La conmutacin est bloqueada a causa de un mdo defectuoso de conmutacin de bus. La conmutacin est bloqueada porque la estacin maestra de la periferia descentralizada que trabaja e modo multiplex, ha sido instalada en el sistema de reserva.
6220
Controlar el estado del sistema de reserva. Este es un fallo de hardware del modo de conmutacin. Dirjese al servicio de MITSUBISHI. Controlar los ajustes de la periferia descentralizada.
6221
6222
13 35

Mensaje de error
7000
continuamente
MULT CPU DOWN 7002
Nmero de estacin N de mdulo
DESC
Parpadea
Parada En la activacin/reposicin
7003
7010
MULTI EXE. ERROR Nmero de estacin N de mdulo
DESC
Parpadea
Parada
7020
MULTI CPU ERROR
CON
CON
Continuaci
continuamente
CON 9000 F****

2
DESC Continuaci En la ejecucin de una instruccin
N del rel interno de errores
USER LED CON CON DESC Continuaci USER LED CON En la ejecucin de una instruccin
9010
<CHK> ERR *** ***
N de error
9020
BOOT OK
DESC
Parpadea
Parada
10000
1 2
CONT.UNIT ERROR
Las indicaciones en parntesis identifican los registros especiales en los cuales se almacenan las informaciones especficas de errores. **** indican el nmero detectado del rel interno de errores. 3*** indican el contacto y el nmero de red de control.
13 36
Causa
Medida
Vlido para:
7000
1.) Se present un error en un mdulo CPU en el cual se ajust que se detienen todas las CPUs del sistema de CPU mltiple en caso de este tipo de error de CPU. 2.) En un sistema de CPU mltiple se instal una CPU de Q de la versin A. La CPU 1 en un sistema de CPU mltiple se detuvo a causa de un error en la activacin de la tensin. Debido a este motivo no pueden arrancarse las otras CPUs. Este mensaje de error se indica en las CPUs 2, 3 y 4. 1.) En un sistema de CPU mltiple no se obtuvo ninguna reaccin de la CPU de destino al establecer una conexin de comunicacin. 2.) En un sistema de CPU mltiple se instal una CPU de Q de la versin A.
1.) Continuar la bsqueda de errores en el mdulo respectivo de CPU.

2.) En un sistema de CPU mltiple pueden aplicarse exclusivamente CPUs de Q a partir de la versin B.
7000
Continuar la bsqueda de error en la CPU 1.

1.) Reponer la CPU. Cuando se presenta luego nuevamente el error, existe probablemente un fallo de hardware en una CPU. Dirjese en este caso al servicio de MITSUBISHI. 2.) En un sistema de CPU mltiple pueden aplicarse exclusivamente CPUs de Q a partir de la versin B. Reponer la CPU. Cuando se presenta el error luego nuevamente, existe probablemente un fallo de hardware en una CPU. Dirjese al servicio de MITSUBISHI. 1.) Analizar la informacin de error. Reemplazar la CPU defectuosa. 2.) En un sistema de CPU mltiple pueden aplicarse exclusivamente CPUs de Q a partir de la versin B. Reemplazar la CPU (vers. A) por una CPU (a partir de la vers. B). 3.) Reponer la CPU 1 para reponer as el completo sistema de CPU mltiple.
7002
7003
En un sistema de CPU mltiple no se obtuvo ninguna reaccin de la CPU de destino al establecer una conexin de comunicacin.
7010
1.) Hay una CPU defectuosa en un sistema de CPU mltiple. 2.) En un sistema de CPU mltiple se instal una CPU de Q de la versin A (Este error se indica en las dems CPUs (CPU de Q a partir de la versin B)). 3.) Reposicin de la CPU2, 3 4 (Este mensaje de error se indica en la CPU que se repuso). Se present un error en un mdulo CPU en el cual se ajust que todas las CPUs del sistema de CPU mltiple se detengan en caso de este tipo de error en la CPU (Este mensaje de error se indica en todas las CPUs que se detuvieron por esta CPU).
7020
Continuar la bsqueda de errores en el mdulo respectivo de CPU.
9000 El rel interno de errores F se conmut a CON. Leer las informaciones especficas de errores en la pantalla del dispositivo de programacin y controlar/corregir el programa mediante el nmero de rel interno de errores ingresado. Deteccin de error con instruccin CHK
9010
9020
Se termin exitosamente el almacenamiento de los datos en la ROM estndar. Adems parpadea el LED de BOOT.
En los parmetros debe seleccionarse la ROM estndar como lugar de almacenamiento de los datos de aranque; luego debe desactivarse y activarse nuevamente la alimentacin de tensin para cargar los datos de arranque de la ROM estndar.
10000
En un sistema de CPU mltiple se present un error en una CPU diferente a la CPU de Q (por ejemplo, la CPU de mocin).
Continuar la bsqueda de errores en el mdulo respectivo de CPU.
13 37
Listado de los cdigos de error de la serie A (con excepcin de AnA y AnAS)
13.2

La siguiente tabla contiene una vista sinptica de los posibles cdigos de error conjuntamente con los mensajes de error, las posibles causas e indicaciones para la eliminacin del error. Los cdigos de error se escriben en los registros especiales D9008 y los nmeros respectivos de paso en los cuales se present el error, en los registros especiales D9010 y D9011. En esta tabla se indican exclusivamente los mensajes de error de las CPUs de AnN, AnU, AnS, A3M y A2C.
Mensaje de error
Conteni do de D9008
Estado de CPU
Causa
Medida
INSTRCT. CODE ERR Instruccin defectuosa (control se realiza durante la ejecucin del programa) 10 STOP
En el programa se contiene una instruccin que no puede procesarse por la CPU. Se insert un chip EPROM con un programa errneo. Se modific el contenido de la memoria. Se program una instruccin PR o IRET. Para la capacidad de memoria de la CPU se determin un valor demasiado grande. Los parmetros de la CPU se aplicaron errneamente o bien se modificaron a causa de influencias parsitas (memoria de parmetros eliminada). No se activ la memoria RAM (en CPUs de A1 o A1N).
Leer el paso de programa errneo mediante un dispositivo de programacin y corregir la lnea de programa. En un programa defectuoso en el EPROM debe modificarse correspondientemente el programa EPROM o bien se ha de reemplazar el chip.
PARAMETER ERROR Parmetro defectuoso (control se realiza en la activacin, en el reset, en la conmutacin de STOP a RUN o bien de PAUSE a RUN) MISSING END INS. Falta la instruccin END (control se realiza despus de la aplicacin del M9056 M9057 o la conmutacin de STOP a RUN o bien de PAUSE a RUN)
Controlar si el chip de memoria se encuentra correctamente insertado en el zcalo. Controlar la rea de parmetros con un dispositivo de programacin corregir y escribir en caso dado nuevamente en la CPU.
11
STOP
12
STOP
El programa principal no contiene ninguna instruccin END. Un subprograma no contiene ninguna instruccin END (en caso de una definicin del subprograma mediante los parmetros).
Aplicar una instruccin END al final de programa/ subprograma.
CAN'T EXECUTE (P) Salto de programa no ejecutable (el control se realiza en la ejecucin de una de las siguientes instrucciones : CJ, SCJ, JMP, CALLP, FOR/NEXT y despus de la conmutacin de STOP a RUN o bien de PAUSE a RUN)
13
STOP
El destino de salto referenciado mediante una de las instrucciones CJ, SCJ, CALL, CALLP o JMP, resulta defectuoso o bien no est disponible. El programa contiene una instruccin CHG pero no tiene un subprograma. Una instruccin RET se program (y se ejecut) a pesar de que el programa no contiene ninguna instruccin CALL. El destino de salto referenciado mediante una de las instrucciones CJ, SCJ, CALL, CALLP o JMP, se encuentra detrs de una instruccin END. La cantidad de instrucciones FOR no coincide con la cantidad de instrucciones NEXT. El destino de salto de una instruccin JMP programada entre FOR y NEXT se encuentra fuera del bucle FOR-NEXT. El destino de salto definido con una instruccin JMP no se encuentra dentro de la subrutina delante de la ejecucin de una instruccin RET. El destino de salto de una instruccin JMP se encuentra en un paso de programa o en un subprograma ubicado entre un bucle FOR- NEXT. Se ejecut una instruccin STOP dentro de la rutina de interrupcin o de subprograma o bien dentro de un bucle FOR-NEXT.
Leer el paso errneo de programa mediante un dispositivo de programacin y corregir la lnea de programa (como medida correctiva debe, por ejemplo, insertarse una instruccin de salto o bien modificarse el destino de salto).
13 38

Listado de los cdigos de error de la serie A (con excepcin de AnA y AnAS (Continuacin))
Conteni do de D9008
Mensaje de error
Estado de CPU
Causa
Medida
CHK FORMAT ERR Error en el formato CHK (control se realiza despus de la conmutacin de STOP a RUN o de PAUSE a RUN) 14 STOP
En un bloque de instruccin CHK se encuentran instrucciones diferentes (incluyendo NOP) a las instrucciones LDX, LDIX, ANDX y ANIX. El programa contiene ms de una instruccin CHK. El bloque CHK contiene ms de 150 contactos de entrada (condiciones de control). La direccin de una instruccin de entrada X en el bloque CHK se encuentra por sobre el valor mximo. Por sobre el bloque de instruccin CHK no se encuentra ninguna instruccin CJ con condicin de entrada. La direccin de operando de D1 en la instruccin CHK D1 D2 no corresponde a la direccin de operando por sobre la instruccin CJ. El puntero P254 no est asignado al inicio del bloque de instruccin CHK. La direccin del puntero de interrupcin (I) que debe referenciarse con el mdulo de interrupcin, resulta defectuosa o bien se encuentra repetidas veces dentro del programa. En el programa de interrupcin no se encuentra ninguna instruccin IRET. La instruccin IRET se encuentra en una parte de programa que difiere del programa de interrupcin.
El bloque de instrucciones CHK en el programa debe controlarse por las eventuales causas de error en funcin de los puntos indicados adjuntamente.
CAN'T EXECUTE (1) Ejecucin no posible (control se realiza en la ejecucin de una interrupcin) 15 STOP
Controlar la presencia y asignacin del programa de interrupcin y del mdulo de interrupcin y eliminar en caso dado los punteros de interrupcin que se programaron repetidamente. Controlar la parte de programa de interrupcin pr la instruccin IRET faltante e insertar la instruccin en caso dado. Controlar si se encuentra una instruccin IRET fuera de la parte de programa de interrupcin y eliminar la parte respectiva de programa. Reemplazar la casete de memoria o bien insertar con la tensin de alimentacin interrumpida.
CASSETTE ERROR Acceso no posible a casete de memoria ROM-ERROR Error EPROM (control se realiza despus de la activacin y un reset) MEMORY PROTECT ERROR Error de proteccin de escritura (control se realiza despus de la activacin y un reset) RAM ERROR Error en el acceso a la memoria RAM (control se realiza despus de activacin, en el reset y en la aplicacin del M9084 durante el STOP) OPE. CIRCUIT ERR Error en el circuito de servicio (control se realiza despus de la activacin y un reset) 21 STOP El circuito de servicio que se utiliza para el procesamiento de ejecucin en la CPU, trabaja defectuosamente. Informar al Dpto. de servicio de Mitsubishi. 20 STOP 18 STOP 17 STOP Los parmetros y el programa de ejecucin no se almacenaron correctamente en el EPROM. El EPROM est defectuoso. Transferir nuevamente el programa y los parmetros al EPROM o bien reempazar el EPROM en caso de un fallo. 16 STOP La casete de memoria no se encuentra en la CPU o bien est defectuosa.
La proteccin de escritura est activada durante el acceso de la CPU en el programa almacenado en el EPROM (conmutador DIP en posicin CON).
Conmutar el conmutador de proteccin de escritura (conmutador DIP en algunas CPUs) en la posicin OFF.
La CPU controla autnomamente los procesos de escritura y lectura hacia y desde la memoria de datos por su ejecucin correcta. Se present un error en el acceso.
Informar al Dpto. de servicio de Mitsubishi.
13 39

Conteni do de D9008
Mensaje de error
Estado de CPU
Causa
Medida
WDT ERROR (1) Error WDT 1 (control se realiza despus de la ejecucin de una instruccin END) 22 STOP
El tiempo de ciclo de programa sobrepasa el tiempo de supervisin de errores del temporizador de vigilancia. El tiempo de ciclo del programa aument mucho. El tiempo de ciclo aument a causa de una breve cada de tensin que se present durante la ejecucin del programa.
Controlar y calcular nuevamente el tiempo de ciclo del programa. El tiempo de ciclo de programa puede reducirse mediante la aplicacin de las instrucciones CJ. Cuando el error no se encuentra en la estructura del programa, debe indicarse el contenido del registro especial D9005 con el dispositivo de programacin. Cuando el valor no es igual a 0, no se dispone de una tensin suficiente de alimentacin. En este caso debe controlarse la alimentacin de tensin y eliminarse la causa para la prdida de tensin.
SUB-CPU ERROR Error de una CPU subordenada END NOT EXECUTE No se pudo ejecutar la instruccin END (control se realiza durante la ejecucin de la instruccin END) WDT ERROR (2) Error WDT 2 (supervisin continua) MAIN CPU DOWN (1) Funcin errnea de la CPU maestra (supervisin continua) 26 STOP Funcin errnea o fallo de la CPU principal. Informar al Dpto. de servicio de Mitsubishi. 25 STOP 24 STOP 23 STOP La CPU subordenada est defectuosa o bloqueada. Informar al Dpto. de servicio de Mitsubishi.
Durante la ejecucin de una instruccin END se lee otro cdigo de instruccin a causa de influencias parsitas (tensiones inducidas, etc.). La instruccin END se transform a causa de influencias parsitas en otra instruccin.
Ejecutar un reset y conmutar nuevamente la CPU en servicio RUN. Cuando se presenta nuevamente el mismo error, existe probablemente un fallo de hardware. En este caso debe informarse el servicio de Mitsubishi. Conmutar la CPU en STOP y realizar un reset con el conmutador de llave. Controlar a continuacin e programa por la programacin correcta de la instruccin JMP, CJ y SCJ, as como del puntero (P).
El procesamiento de programa de la CPU se encuentra en un bucle sin fin (A3-, A1N-, A2N(S1)-, A3N-, A3H-).
UNIT VERIFY ERR. Error de comunicacin (supervisin continua) 31 RUN (STOP)
Se modificaron los datos de un mdulo de entrada/salida despus de la activacin. El mdulo de entrada/salida (incluyendo el mdulo especial) no se encuentra en su enchufe original o bien se insert un mdulo diferente.
Leer los registros especiales D9116 a D9123 para aislar el mdulo mediante un dispositivo de programacin. El bit respectivo del mdulo en el cual se present el error de comparacin, se ajust en 1. Despus de haber recuperado la disposicin original de mdulo, debe reponerse el sistema mediante el conmutador de RESET. Leer los registros especiales D9100 a D9107 para aislar el mdulo mediante un dispositivo de programacin. El bit respectivo del mdulo en el cual resulta defectuoso el fusible, se ajust en 1. El error puede haberse generado a causa de un fallo en un mdulo especial, un mdulo de CPU o bien el bus de sistema del portador de componentes. Por lo tanto deben controlarse el portador de componentes y los mdulos e informarse en caso dado el servicio de Mitsubishi.
FUSE BREAK OFF Fusible defectuoso (supervisin continua) 32 RUN (STOP) El fusible de un mdulo de salida est defectuoso.
CONTROL BUS ERR. Fallo en el bus de sistema (el control se realiza en la ejecucin de una instruccin FROM/TO) 40 STOP
No es posible ejecutar las instrucciones FROM y/o TO. Durante la transferencia a un mdulo especial se present un fallo en el bus de sistema.
SP.UNIT DOWN Funcin errnea de un mdulo especial (el control se realiza en la ejecucin de una instruccin FROM/TO) 41 STOP
El acceso a un mdulo especial despus de la ejecucin de una instruccin FROM y/o TO se realiza sin reaccin del mdulo especial. El mdulo especial referenciado tiene una funcin errnea o bien est defectuosa.
13 40

Conteni do de D9008
Mensaje de error
Estado de CPU
Causa
Medida
LINK UNIT ERROR Mdulo de interfaz mal posicionado I/O INT. ERROR 43 Error de interrupcin STOP 42 STOP
Un mdulo de interfaz para la red de enlace de datos (por ejemplo, AJ71R22, AJ71P22) se encuentra en el portador de componentes de la estacin maestra. Se ejecuta una interrupcin a pesar de que no se encuentra ningn mdulo de interrupcin en el sistema. En el sistema se encuentran ms de dos mdulos de enlace de computador con referencia a una CPU (por ejemplo AJ71C21 AJ71C24). En el portador de componentes se encuentra ms de un mdulo de interfaz para la red de enlace de datos (por ejemplo AJ71R22, AJ71P22). En el portador de componentes se encuentra ms de un mdulo de interrupcin. Un mdulo especial se encuentra en el enchufe que se asign en los parmetros a un mdulo de entrada/salida (o bien inversamente). Mediante una instruccin OM/TO se referencia una estacin en el MELSECNET/MINI que no se ha definido en la inicializacin. Mediante una instruccin FROM-TO se referencia un mdulo especial en el MELSECNET que no se encuentra en la direccin indicada.
Retirar el mdulo del portador de componentes de la estacin maestra, reponer el sistema con el conmutador de RESET y repetir la inicializacin.
SP.UNIT LAY ERROR Error en combinacin con un mdulo de enlace de comp. 44 STOP
Retirar los mdulos respectivos que se encuentran repetidamente en el portador de componentes. En caso de una asignacin errnea de direcciones de un enchufe debe configurarse ste nuevamente mediante un dispositivo de programacin.
SP. UNIT ERROR Valores de ajuste errneos (el control se realiza en la ejecucin de una instruccin FROM/TO) 46 STOP
Leer el paso de programa erreno con el dispositivo de programacin y corregir respectivamente la lnea de programa con la instruccin FROM/TO.
LINK PARA. ERROR Error en los parmetros para la comunicacin de datos 47
Servicio se continua
Los parmetros para la definicin de la rea de transferencia para la comunicacin de datos en la red de enlace de datos resultan defectuosos o no estn disponibles. El ajuste de la suma de las estaciones locales disponibles en la red, es 0.
Controlar y corregir los parmetros, o bien ingresar nuevamente en caso dado. Adicionalmente debe controlarse el ajuste de los nmeros de estacin. Cuando se presenta repetidamente este error, existe un fallo de hardware. En este caso debe informarse el servicio de Mitsubishi.
OPERATION ERROR Error de ejecucin (el control se realiza en la ejecucin de una instruccin) 50
Servicio se continua
El resultado de una conversin BCD sobrepasa el rango permitido (9999 99999999). La direccin programada de operando se encuentra fuera del rango permitido y no pudo ejecutarse. El programa contiene registros de archivo para los cuales no se ejecut ninguna definicin de rango. Durante el procesamiento de una instruccin RTOP, RFRP, LWTP o LRDP se present un error de procesamiento. En caso de aplicacin del MELSECNET/MINI, el nmero de estacin referenciado en una instruccin FROM-TO es igual a 0 > 62. Se proces una instruccin INT en el rango de programa del microcomputador. Funcin errnea de la CPU a causa de tensiones parsitas (ruidos, etc.). Error de hardware
Visualizar los pasos de programa con un dispositivo de programacin y controlar por posibles causas de errores (rango de direcciones del operando, valores de datos para la conversin BCD, ajuste de parmetros en el registro de archivo, etc.).
Eliminar la instruccin INT. En caso de fuertes influencias parsitas debe ubicarse y eliminarse la fuente parsita. En caso de no poder remediar este problema, debe reemplazarse el mdulo de CPU. Controlar la conexin de batera y reemplazarla en caso dado. La aplicacin de una memoria de RAM o bien de un dispositivo de proteccin contra falla de alimentacin de red requiere la integracin de una batera.
MAIN CPU DOWN (2) Funcin errnea de la CPU maestra (error en la interrupcin) 60 STOP
BATTERY ERROR Fallo de batera (supervisin continua) 70 RUN
La tensin de la batera baj por debajo de su valor mnimo. La batera no est conectada o bien no est correctamente conectada.
13 41
Listado de los cdigos de error (para AnA y AnAS)
13.3

La siguiente tabla contiene una vista sinptica de los posibles cdigos de error conjuntamente con los mensajes de error, las posibles causas e indicaciones para la eliminacin del error. Los cdigos de error se escriben en los registros especiales D9008, el desglose de los cdigos en D9091 y los nmeros respectivos de paso en los registros especiales D9010 y D9011. En esta tabla se indican exclusivamente los mensajes de error de las CPUs de AnA y AnAS.
Mensaje de error
Conteni do de D9008
Conteni do de D9091
Causa
Medida
101
El programa contiene instrucciones que no pertenecen al volumen de intrucciones de la CPU y que no pueden procesarse.
Leer el paso de programa en el cual se present el error, con un dispositivo de programacin y corregir la posicin respectiva del programa. Cuando el procesamiento de programa se realiza mediante un componente de memoria ROM, debe controlarse que el componente ROM aplicado sea apropiado para la CPU.
102
La asignacin de ndice se realiz para una constante de 32 bits. Un operando referenciado mediante una instruccin extendida de aplicacin, ha sido definido en forma errnea. Una instruccin extendida de aplicacin indica una estructura errnea de programa. Una instruccin extendida de aplicacin indica una parte errnea de instruccin. La asignacin de ndice mediante los operandos Z o V se encuentra en el programa entre las instrucciones LEDA/B IX y LEDA/B IXEND. La asignacin de ndice se realiz para las direcciones de ndice y valores nominales en un contacto de de salida de un temporizador o contador. La asignacin de ndice se realiz en el marcado de puntero que pertenece al destino de salto de una instruccin CJ, SCJ, CALL(P), JMP, LEDA/B FCALL o LEDA/B BREAK. El error tiene una causa diferente a lo que se indica en los cdigos 101 a 107. Leer el paso de programa en el cual se present el error, con un dispositivo de programacin y corregir la posicin respectiva del programa.
103
INSTRCT CODE ERR Instruccin defectuosa (control se realiza despus de la conmutacin de STOP a RUN o la ejecucin de una instruccin) 10
104
105
106
107
108
13 42

Listado de cdigos de error de las CPUs de AnA y AnAS (Continuacin)
Conteni do de D9008 Conteni do de D9091
Mensaje de error
Causa
Medida
La definicin de las reas de memoria en los parmetros se encuentra fuera de las reas utilizables de la CPU para una o varias de las siguientes posiciones: 111 Programa principal o subprograma, programa de microcomputador, comentarios para registro de archivo, estado de rango detentivo, supervisin de exploracin y registro de archivo. La capacidad total del programa principal y subprograma, programa de microcomputador, comentarios para registro de archivo, estado de rango detentivo, supervisin de exploracin y registros extendidos de archivos, sobrepasa la capacidad mxima de la casete de memoria. La rea de memoria intermedia (estado de rango detentivo) determinado mediante los parmetros u operandos M, L o S se ha definido en forma errnea. Error de procesamiento (control de suma). Una de las siguientes posiciones se ha definido errneamente en los parmetros: 115 Contacto remoto RUN/PAUSE, modo de servicio al presentarse un error, tipo de indicacin del indicador de error, tipo de indicacin de STOP/ RUN. El ajuste de la actualizacin automtica (refrescamiento) de los datos de red en los parmetros resulta defectuoso. La determinacin de los temporizadores en los parmetros resulta defectuosa. La determinacin de los contadores en los parmetros resulta defectuosa. La instruccin END/FEND falta en el programa principal. Aplicar una instruccin END al final del programa/subprograma. 122 La instruccin END/FEND falta en el subprograma (en caso de haberse determinado un subprograma mediante los parmetros). En dos o ms posiciones en el programa se asignaron direcciones idnticas para el puntero (P) o bien el puntero de interrupcin (I) para marcar un destino de salto. El destino de salto referenciado mediante una de las instrucciones CJ, SCJ, CALL(P), JMP, LEDA/B FCALL o LEDA/B BREAK, no se encuentra en el programa o bien detrs de una instruccin END.
112
PARAMETER ERROR Parmetro defectuoso (control se realiza en la activacin, en un reset, en la conmutacin de STOP a RUN o de PAUSE a RUN) 11
113
114
Leer lso parmetros de la memoria de la CPU y controlar el contenido. Modificar los valores errneos de parmetros y escribir los valores corregidos nuevamente en la memoria.
116
117
118
MISSING END INS. Falta la instruccin END (control se realiza despus de conmutacin de STOP a RUN) 12
121
131 CAN'T EXECUTE (P) Salto de programa no ejecutable (el control se realiza en la ejecucin de una instruccin) 13 132
Eliminar las direcciones idnticas de puntero en los destinos de salto.
Leer el paso de programa en el cual se present el error e insertar el destino de salto (P) en la posicin correcta del programa.
13 43

Mensaje de error
Causa
Medida
133 CAN'T EXECUTE (P) Salto de programa no ejecutable (control se realiza en la ejecucin de una instruccin) 13 134
Una instruccin RET se ejecut a pesar de que el programa no contiene ninguna instruccin CALL. Se contiene una instruccin NEXT y LEDA/B BREAK en el programa a pesar de que falta la instruccin FOR respectiva. Las instrucciones CALL(P) o FOR se anidaron en ms de 5 niveles. Despus de una instruccin CALL(P) o FOR falta la instruccin RET o NEXT respectiva. El programa contiene una instruccin CHG pero no tiene un subprograma. Las instrucciones LEDA/B IX y LEDA IXEND no estn disponibles en pares. El programa contiene ms de 32 pares de instrucciones LEDA/B IX y LEDA IXEND. En un bloque de instruccin CHK se encuentran instrucciones diferentes (incluyendo NOP) a las instrucciones LDX, LDIX, ANDX y ANIX. La instruccin CHK se aplic ms de una vez en el programa. El bloque CHK contiene ms de 150 contactos de entrada (condiciones de control). La instruccin LEDA/CHK no ha sido programada en combinacin con una instruccin LEDA/ CHKEND o bien se program ms de 1 par de estas instrucciones. Por sobre el bloque de instruccin CHK no se encuentra ninguna instruccin CJ con condicin de entrada. La direccin de operando de D1 en la instruccin CHK D1 D2 no corresponde a la direccin de operando por sobre la instruccin CJ. En el bloque de instrucciones CHK se encuentra una asignacin de ndice. El programa contiene ms de un par de instrucciones LEDA/CHK y LEDA/CHKEND. En el bloque de instrucciones LEDA/CHK y LEDA/ CHKEND se encuentras ms de 6 contactos d entrada (condiciones de control). Las condiciones de control dentro del bloque de instrucciones LEDA/ CHK y LEDA/CHKEND no contienen operandos de entada o salida (X e Y). El bloque de instrucciones LEDA/CHK y LEDA/ CHKEND contiene ms de 256 pasos de programa.
Leer el paso de programa en el cual se present el error, con un dispositivo de programacin y corregir la posicin respectiva del programa. La cantidad de niveles en los anidamientos de CALL(P)-RET y FOR- NEXT-debe reducirse en la cantidad mxima de 5.
Leer el nmero errneo de paso de programa y eliminar la instruccin CHG.
135
Leer el nmero errneo de paso de programa y corregir la lnea respectiva de programa.
141
142
143
144
Controlar el bloque de instrucciones CHKG en el programa por las posibles causas de error en funcin de los cdigos de error detallados adjuntamente y aplicar las correcciones respectivas.
CHK FORMAT ERR Error en el formato CHK (control se realiza despus de la conmutacin de STOP a RUN o bien de PAUSE a RUN) 14
145
146
147
148
Controlar el bloque de instrucciones CHKG en el programa por las posibles causas de error en funcin de los cdigos de error detallados adjuntamente y aplicar las correcciones respectivas.
13 44

Mensaje de error
Causa
Medida
151
La instruccin IRET se encuentra en una parte de programa que difiere del programa de interrupcin. En el programa de interrupcin no se encuentra ninguna instruccin IRET.
Controlar si una instruccin IRET se encuentra fuera de la parte de programa de interrupcin y eliminar la parte respectiva del programa. Controlar la parte de programa de interrupcin por la instruccin IRET faltante e insertar la instruccin. Leer el contenido del registro especial D9011 y controlar la presencia y la asignacin del programa de interrupcin y del mdulo de interrupcin. En caso dado deben eliminarse los punteros de interrupcin que se programaron repetidamente. Reemplazar la casete de memoria o bien insertar con la tensin de alimentacin interrumpida.
CAN'T EXECUTE (1) Ejecucin no posible (control se realiza en la ejecucin de una interrupcin) 15
152
153
La direccin del puntero de interrupcin (I) que debe referenciarse con el mdulo de interrupcin, resulta defectuosa o bien no se encuentra dentro del programa. La direccin errnea del puntero se almacena en el registro especial D9011.
CASSETTE ERROR Acceso no posible a casete de memoria 16 La casete de memoria no se encuentra en la CPU o bien est defectuosa. En el acceso al programa almacenado de ejecucin se present un error. En el acceso a una memoria de trabajo de la CPU se present un error. Informar al Dpto. de servicio de Mitsubishi. 203 En el acceso a una memoria de operando de la CPU se present un error. En el acceso a una memoria de direcciones de la CPU se present un error. El circuito de servicio responsable para el procesamiento de ndice en la CPU, trabaja defectuosamente. La lgica de hardware de la CPU trabaja defectuosamente. El circuito de servicio responsable para el procesamiento de ejecucin en la CPU, trabaja defectuosamente. Controlar y calcular nuevamente el tiempo de ciclo del programa. El ciclo de programa puede reducirse correspondientemente con las instrucciones CJ, etc. En caso que el error no se encuentra en la estructura de programa, debe leerse el contenido del registro especial D9005. Cuando el valor no es igual a 0, no se dispone de una tensin suficiente de alimentacin. En este caso debe controlarse la alimentacin de tensin y eliminarse la causa para la prdida de tensin. Informar al Dpto. de servicio de Mitsubishi.
201 RAM ERROR Error en el acceso a memoria RAM (control se realiza despus de la activacin) 20
202
204
211 OPE. CIRCUIT ERR Error en el circuito de servicio (control se realiza despus de la activacin y un reset) 21 212
213
WDT ERROR Error WDT (control se realiza despus de la ejecucin de una instruccin END) 22
El tiempo de ciclo del programa aument mucho. El tiempo de ciclo aument a causa de una breve cada de tensin que se present durante la ejecucin de programa.
END NOT EXECUTE No se pudo ejecutar la instruccin END (control se realiza durante la ejecucin de la instruccin END) 24 241
El programa completo ha sido procesado sin ejecucin de la instruccin END. Durante la ejecucin de una instruccin END se lee otro cdigo de instruccin a causa de influencias parsitas (tensiones inducidas, etc.). La instruccin END se transform a causa de influencias parsitas en otra instruccin.
Ejecutar un reset y conmutar nuevamente la CPU en servicio RUN. En caso de presentarse nuevamente el error, se gener probablemente un fallo de hardware. En este caso debe informarse el servicio de Mitsubishi.
13 45

Mensaje de error
Causa
Medida
MAIN CPU DOWN (1) Funcin errnea de la CPU maestra (supervisin continua) 26 Funcin errnea o fallo de la CPU principal. Informar al Dpto. de servicio de Mitsubishi.
UNIT VERIFY ERR. Error de comunicacin (supervisin continua) 31
Se modificaron los datos de un mdulo de entrada/salida despus de la activacin de la alimentacin de tensin. El mdulo de entrada/salida (incluyendo el mdulo especial) no se encuentra en su enchufe original o bien se insert un mdulo diferente.
Leer los registros especiales D9116 a D9123 para aislar el mdulo defectuoso mediante un dispositivo de programacin. El bit respectivo del mdulo en el cual se present el error de comparacin, se ajust en 1. Despus de haber recuperado la disposicin original de mdulo, debe reponerse el sistema mediante el conmutador de RESET. Leer los registros especiales D9100 a D9107 para aislar el mdulo mediante un dispositivo de programacin. El bit respectivo del mdulo en el cual resulta defectuoso el fusible, se ajust en 1.
FUSE BREAK OFF Fusible defectuoso (supervisin continua) 32 El fusible de un mdulo de salida est defectuoso.
401
No es posible ejecutar las instrucciones FROM y/o TO. Durante la transferencia a un mdulo especial se present un fallo en el bus de sistema. En la ejecucin de la asignacin de direcciones mediante parmetros, ya no resulta posible el acceso a un mdulo especial al iniciar la comunicacin. Despus de presentarse el error, se almacena la direccin inicial del mdulo especial en el registro especial D9011. El acceso a un mdulo especial despus de la ejecucin de una instruccin FROM y/o TO se realiza sin reaccin del mdulo especial. En la ejecucin de la asignacin de direcciones mediante parmetros, ya no resulta posible el acceso a un mdulo especial al iniciar la comunicacin. Despus de presentarse el error, se almacena la direccin inicial del mdulo especial en el registro especial D9011.
CONTROL BUS ERR. 40 Fallo en el bus de sistema 402
El error puede haberse provocado a causa de un fallo de un mdulo especial, un mdulo de CPU el bus de sistema del portador de componentes. Por lo tanto deben controlarse el portador de componentes y los mdulos, en caso dado ha de informarse el servicio de Mitsubishi.
411
SP.UNIT DOWN Funcin errnea de un mdulo especial 41 412
LINK UNIT ERROR Mdulo de interfaz mal posicionado I/O INT. ERROR 43 Error de interrupcin 42
Un mdulo de interfaz para la red de enlace de datos (por ejemplo, AJ71R22, AJ71P22) se encuentra en el portador de componentes de la estacin maestra. Se ejecuta una interrupcin a pesar de que no se encuentra ningn mdulo de interrupcin en el sistema.
Retirar el mdulo del portador de componentes de la estacin maestra, reponer el sistema con el conmutador de RESET y repetir la inicializacin.
13 46

Mensaje de error
Causa
Medida
441
Se detect un error en la asignacin de direccin en los parmetros. A un mdulo especial se le asign la direccin de un mdulo de entrada/ salida (o bien inversamente). En el sistema se encuentran ms de 8 mdulos especiales (con excepcin de A161-S1) que pueden ejecutar una interrupcin de la CPU. En el portador de componentes se encuentra ms de un mdulo de interfaz para la red de enlace de datos (por ejemplo AJ71R22, AJ71P22). En el portador de componentes de un mdulo CPU se encuentran ms de 6 mdulos de enlace de computador. En un portador de componentes se encuentra ms de un mdulo AI61-S1. La asignacin de parmetros de un refrescamiento automtico de MNTMINI no coincide con las circunstancias reales en el caso de algunos mdulos en la red. Se sobrepas la cantidad mxima de mdulos especiales asignados a un mdulo de CPU, los cuales pueden procesar el volumen extendido de instrucciones (no debe sobrepasarse la cantidad mx. de 1344). El mdulo referenciado con la instruccin FROM/ TO no es un mdulo especial. El mdulo referenciado mediante una instruccin extendida de aplicacin de las CPUs de AnA/AnU no es un mdulo especial o bien no es el mdulo especial correcto.
En caso de una asignacin errnea de direcciones de un mdulo especial debe configurarse ste nuevamente con un dispositivo de programacin.
442
Reducir en el valor de 8 la cantidad de mdulos que pueden ejecutar una interrupcin.
443
Reducir la cantidad de mdulos AJ71R22-, AJ71P22 en 1.
SP.UNIT LAY ERROR Error en combinacin con un mdulo de enlace de comp. 44 444
Restringir la cantidad de mdulos de enlace de compuador en 6.
445
Reducir la cantidad de mdulos AI61-S1 en 1.
446
Definir nuevamente la asignacin de parmetros para un refrescamiento automtico de MNTMINI.
447
Reducir la cantidad total de mdulos especiales en el sistema.
461 SP. UNIT ERROR Valores de ajuste errneos (el control se realiza en la ejecucin de una instruccin FROM/TO) 46 462
Leer el paso de programa en el cual se present el error, con un dispositivo de programacin y corregir el contenido de la instruccin FROM/TO. Leer el paso de programa en el cual se present el error, con un dispositivo de programacin y corregir el contenido de la instruccin respectiva. Controlar y corregir los parmetros, o bien ingresar nuevamente en caso dado. Adicionalmente debe controlarse el ajuste de los nmeros de estacin. Cuando se presenta repetidamente este error, existe un fallo de hardware. En este caso debe informarse el servicio de Mitsubishi. Controlar la conexin de batera y reemplazarla en caso dado. La aplicacin de una memoria de RAM o bien de un dispositivo de proteccin contra falla de alimentacin de red requiere la integracin de una batera.
LINK PARA. ERROR Error en los parmetros para la comunicacin de datos 47
Los parmetros para la definicin de la rea de transferencia para la comunicacin de datos en la red de enlace de datos resultan defectuosos o no estn disponibles. El ajuste de la suma de las estaciones locales disponibles en la red, es 0.
BATTERY ERROR Fallo de batera (supervisin continua) 70
La tensin de la batera baj por debajo de su valor mnimo. La batera no est conectada o bien no est correctamente conectada.
13 47

Mensaje de error
Causa
Medida
501
El procesamiento de los registros de archivo (R) debe ejecutarse fuera de los rangos prescritos de las direcciones de operandos y de las direcciones de bloque de los registros de archivo. En el programa deben procesarse registros de archivo (R), aunque no se indic la capacidad de los registros. No es vlida la combinacin programada de operandos en una instruccin. Un valor de datos almacenado o una constante de un operando determinado se encuentra fuera del rango mx. permitido. La cantidad predeterminada de datos que deben procesarse, se encuentra por sobre el rango mx. posible. La direccin de estacin determinada en una instruccin LEDA/B LRDP, LCDA/B LWTP, LRDP o LWTP no referencia a ninguna estacin local. En la direccin de entrada/salida predeterminada en una instruccin LEDA/B RFRP, LEDA/B RTOP, RFRP o RTOP, no se encuentra ninguna estacin remota. Mediante la direccin de entrada/salida predeterminada en una instruccin LEDA/B RFRP, LEDA/B RTOP, RFRP o RTOP, no se referencia ningn mdulo especial. Se accedi a un mdulo AD57(S1-) o AD58 durante el procesamiento de instrucciones en el modo divided processing mode mediante la red. Durante el procesamiento de instrucciones en el modo divided processing mode de un mdulo AD57(S1) o AD58 se accedi simultneamente a otro mdulo AD57(S1) o AD58.
502
503
504
Leer el paso de programa en el cual se present el error, con un dispositivo de programacin y corregir el contenido de la instruccin defectuosa respectiva.
505
OPERATION ERROR Error de ejecucin (control se realiza en la ejecucin de una instruccin) 50 506
507
Leer el paso de programa en el cual se present el error, con un dispositivo de programacin y corregir el contenido de la instruccin defectuosa respectiva.
509
Mediante la red se emiti una instruccin que no puede procesarse por un mdulo de terminal remoto. Se ocupa la rea de memoria para el registro de la solicitud de comunicacn cuando se transfiere una instruccin PRC hacia un mdulo de terminal remoto. Una instruccin PIDCONT se ejecut sin la instruccin PIDINIT respectiva. Una instruccin PID57 se ejecut sin la instruccin PIDINIT o PIDCONT respectiva.
Leer el nmero errneo de paso de programa y corregir la lnea respectiva de programa bajo consideracin de los datos de mdulo. Se ha de observar que el acceso a un mdulo de terminal remoto est bloqueado mediante una instruccin PRC a travs de un rel interno especial M9081 o el registro de datos D9081. La instruccin PIDCONT debe programarse despus de la ejecucin de la instruccin PIDINIT. La ejecucin de la instruccin PID57 debe realizarse solamente despus de ejecutar la instruccin PIDINIT y PIDCONT. Eliminar la instruccin INT. En caso de fuertes influencias parsitas debe ubicarse y eliminarse la fuente parsita. En caso de no poder remediar este problema, debe reemplazarse el mdulo de CPU.
MAIN CPU DOWN (2) Funcin errnea de la CPU maestra (error en la interrupcin) 60
Se proces una instruccin INT en el rango de programa del microcomputador. Funcin errnea de la CPU a causa de tensiones parsitas (ruidos). Error de hardware
13 48
Anexo A
Definicin del tiempo de procesamiento
A
A.1
Anexo A
Definicin del tiempo de procesamiento
El tiempo de procesamiento es la suma de: La suma de los tiempos de procesamiento para cada instruccin. El tiempo de procesamiento de la instruccin END. Este se compone del tiempo que se requiere para la ejecucin de la instruccin END, del tiempo de refrescamiento de un MELSECNET eventualmente conectado, del tiempo que se requiere para el intercambio de datos con equipos perifricos y del tiempo que se utiliza para la comunicacin serial. El tiempo de refrescamiento para las entradas y salidas que se calcula de la siguiente manera : Tiempo de Suma de las entradas Suma de las salidas refrescamiento de = -------------------------------- x N1 + ------------------------------- x N2 16 16 entrada/salida La siguiente tabla indica los tiempos N1 y N2 para CPUs de QnA y CPUs del System Q de MELSEC.
N1 (s) Tipo de CPU Q00JCPU Q00CPU Q01CPU Q02CPU) Q02HCPU Q06HCPU Q12HCPU Q12PHCPU Q25HCPU Q25PHCPU Q2ASCPU (S1) Q2ACPU Q3ACPU Q2ASHCPU (S1) Q4ACPU Q4ARCPU Portador princ. de comp. Q 2,5 2,4 2,3 2,2 Portador de Portador de extens. extensin de comp. de comp. Q QnA 3,3 3,2 3,1 2,9 4,3 1,3 1,7 2,4 3,7 2,1 3,5 Portador princ. de comp. Q N2 (s) Portador de extens. Portador de extens. de comp. Q de comp. QnAr 2,3 2,3 2,3 2,1 3,5
5,2 4,8 4,34
5,0 4,65 4,26
A1
Tiempos de procesamiento
Anexo A
A.2
En las siguientes pginas se indican en una tabla todos los tiempos de procesamiento de las instrucciones. Los respectivos tiempos de ejecucin dependen de los valores en los datos de fuente y de destino. Los valores indicados en las tablas, sirven como valores indicativos para calcular el tiempo total de procesamiento. El tiempo de procesamiento de una instruccin no incluye el tiempo para la asignacin del ndice. Es posible calcular el tiempo de procesamiento para el caso que no puede procesarse la instruccin:
Tipo de CPU Q00JCPU Q00CPU Q01CPU Q02CPU) Q02HCPU Q06HCPU Q12HCPU Q12PHCPU Q25HCPU Q25PHCPU Q2ASCPU (S1) Q2ACPU Q3ACPU Q2ASHCPU (S1) Q4ACPU Q4ARCPU
Tiempo de procesamiento en caso de una instruccin no ejecutada (s) 0,20 x (Cantidad de pasos por instruccin +1) 0,16 x (Cantidad de pasos por instruccin +1) 0,10 x (Cantidad de pasos por instruccin +1) 0,079 x (Cantidad de pasos por instruccin +1)
0,034 x (Cantidad de pasos por instruccin +1)
0,20 x (Cantidad de pasos por instruccin +1) 0,15 x (Cantidad de pasos por instruccin +1) 0,075 x (Cantidad de pasos por instruccin +1)
A2
Anexo A
Listado de los tiempos de procesamiento (Serie QnA y System Q)
Tiempos de procesamiento (s) Procesamiento (Operando) Serie QnA Q2A Q2AS p. ej. X0 0,20 p. ej. D0.0 0,15 0,075 0,075 0,30 0,24 0,15 Q3A Q4A QnASH Q4AR Q00J Q00 System Q Q01 Q2 Qn(P)H
A.2.1
Instruccin
LD LDI AND ANI OR ORI LDP LDF ANDP ANDF ORP ORF ANB ORB MPS MRD MPP INV MEP MEF EGP EGF sin F, T,C D0.0 no ejecutada ejecutada no ejecutada ejecutada estado constante estado variable (DESC/CON o CON/DESC) estado constante estado variable (DESC/CON o CON/DESC) estado constante estado variable (DESC/CON o CON/DESC) estado constante estado variable (DESC/CON o CON/DESC) no ejecutada F OUT T ejecutada ejecutada indicada Indicacin terminada no ejecutada despus de ejecucin adicional con no ejecutada C despus de ejecucin ejecutada adicional con no ejecutada OUTH T despus de ejecucin ejecutada adicional con no ejecutada ejecutada estado constante estado variable no ejecutada SET D0.0 ejecutada estado constante estado variable no ejecutada F ejecutada indicada Indicacin terminada 1,2 277 1,2 0,90 208 0,90 0,45 104 0,45 0,45 104 0,45 0,50 255 195 0,44 205 160 0,25 195 150 0,47 161 0,47 0,20 69 0,20 0,40 0,30 0,15 0,15 0,40 0,32 0,20 0,20 0,16 0,10 0,158 0,068 K D 1,6 1,2 0,6 0,6 1,1 1,2 0,88 0,96 0,55 0,6 0,63 0,27 K D 1,6 1,2 0,6 0,6 1,1 1,2 0,88 0,96 0,55 0,6 0,63 0,27 K D 1,6 1,2 0,6 0,6 1,1 1,2 0,88 0,96 0,55 0,60 0,63 0,27 7,0 167 166 5,3 126 125 2,7 63 62 2,7 63 62 0,40 0,30 0,15 0,15 0,40 24 260 205 0,32 20 210 165 0,20 19 200 155 2,8 162 126 1,2 69,7 54 0,6 0,3 0,15 0,15 2,4 2,0 1,8 1,5 0,9 0,75 0,9 0,75 0,20 0,30 0,20 17 18 0,20 0,16 0,24 0,16 9,5 14 0,16 0,10 0,15 0,10 9,4 14 0,10 0,158 0,068 0,158 0,068 0,079 0,173 0,034 0,073 0,20 0,15 0,075 0,075 0,20 0,16 0,10 0,079 0,034 6,6 5,0 2,5 2,5 0,30 0,24 0,15 0,158 0,068 0,20 0,16 0,10 0,079 0,034
Todos menos F y D0.0
A3
Tiempos de procesamiento (s) Instruccin Procesamiento (Operando) Todos menos los operand os indicado s abajo D0.0 no ejecutada estado constante ejecutada 0,40 estado variable no ejecutada ejecutada estado constante estado variable no ejecutada ejecutada no ejecutada F ejecutada indicada Indicacin terminada no ejecutada ejecutada no ejecutada ejecutada no ejecutada ejecutada no ejecutada ejecutada 0,40 1,2 148 1,2 1,4 0,60 1,2 10,8 1,0 2,6 2,6 Y DY0 DY0 no ejecutada ejecutada no ejecutada ejecutada no ejecutada ejecutada no ejecutada ejecutada M0.0 D.0 Control de errores ejecutado FEND END sin control de errores: -Prueba de batera -Prueba de cortacircuito -Control del mdulo de entrada/salida 1,2 1,2 16,8 1,2 16,8 1,2 4,2 0,60 0,20 1643 0,30 0,90 112 0,90 1,1 0,45 0,90 8,1 0,75 2,0 2,0 0,90 0,90 14,1 0,90 14,1 0,90 3,2 0,45 0,15 1236 0,15 0,45 56 0,45 0,6 0,23 0,45 4,1 0,38 0,98 0,98 0,45 0,45 11,1 0,45 11,1 0,45 1,6 0,23 0,075 618 0,15 0,45 56 0,45 0,6 0,23 0,45 4,1 0,38 0,98 0,98 0,45 0,45 11,1 0,45 11,1 0,45 1,6 0,23 0,075 618 0,20 0,48 75 43 0,80 1,0 0,40 0,60 0,50 9,4 12 11 0,68 7,5 0,50 26 0,48 58 0,50 12 0,40 3,3 0,20 660 0,16 0,44 69 35 0,64 0,80 0,32 0,48 0,40 7,9 0,32 0,48 9,5 9,5 0,40 6,2 0,40 21 0,40 45 0,34 8,7 0,32 2,9 0,16 530 0,10 0,25 65 33 0,40 0,50 0,20 0,30 0,25 7,4 0,20 0,30 9,2 8,9 0,25 5,7 0,25 21 0,25 43 0,25 8,3 0,20 2,8 0,10 480 0,158 0,47 90 0,47 0,63 0,24 0,47 4,3 0,40 1,0 1,0 0,47 0,47 5,9 0,47 5,9 0,47 1,66 0,24 0,079 348 0,40 0.30 0,15 0,15 0,40 0,32 0,20 0,158 0,30 0,15 0,15 0,20 0,16 0,10 0,158 Serie QnA Q2A Q2AS Q3A Q4A QnASH Q4AR Q00J Q00 System Q Q01 Q2
Anexo A
Qn(P)H
0,068
0,068
SM RST
0,068 0,20 38 0,20 0,27 0,10 0,20 1,9 0,17 0,44 0,44 0,20 0,20 2,6 0,20 2,6 0,20 0,71 0,10 0,034 150
T, C D Z R PLS PLF FF DELTA DELTAP SFT SFTP MC MCR
1106
832
416
416
660
530
480
359
150
NOP NOPLF PAGE LD= con continuidad sin continuidad no ejecutada AND= ejecutada con continuidad sin continuidad no ejecutada OR= ejecutada con continuidad sin continuidad con continuidad sin continuidad no ejecutada AND<> ejecutada con continuidad sin continuidad
0,2 0,2 3,8 3,6 1,4 2,8 3,2 1,4 3,8 2,8 4,4 3,6 1,4 2,8 3,2
0,15 0,15 2,9 2,7 1,1 2,1 2,4 1,1 2,9 2,1 3,3 2,7 1,1 2,1 2,4
0,075 0,075 1,5 1,4 0,55 1,1 1,2 0,55 1,5 1,1 1,7 1,4 0,55 1,1 1,2
0,075 0,075 1,5 1,4 0,55 1,1 1,2 0,55 1,5 1,1 1,7 1,4 0,55 1,1 1,2
0,20 0,20 0,80 0,70 0,80 0,70 0,80 0,80 0,70 0,80
0,16 0,16 0,64 0,56 0,64 0,56 0,64 0,64 0,56 0,64
0,10 0,10 0,40 0,35 0,40 0,35 0,40 0,40 0,35 0,40
0,079 0,79 0,24
0,034 0,034 0,10
0,24
0,10
0,24
0,10
LD<>
0,24
0,10
0,24
0,10
A4
Anexo A
Tiempos de procesamiento (s)
Instruccin
Procesamiento (Operando) no ejecutada
Serie QnA Q2A Q2AS 1,4 3,8 2,8 4,4 3,6 1,4 2,8 3,2 1,4 3,8 2,8 4,4 3,6 1,4 2,8 3,2 1,4 3,8 2,8 4,4 3,6 1,4 2,8 3,2 1,4 3,8 2,8 4,4 3,6 1,4 2,8 3,2 1,4 3,8 2,8 5,0 4,2 1,4 3,4 3,8 1,4 4,4 3,4 5,0 4,2 1,4 3,4 3,8 1,4 4,4 3,4 3,8 4,2 Q3A 1,1 2,9 2,1 3,3 2,7 1,1 2,1 2,4 1,1 2,9 2,1 3,3 2,7 1,1 2,1 2,4 1,1 2,9 2,1 3,3 2,7 1,1 2,1 2,4 1,1 2,9 2,1 3,3 2,7 1,1 2,1 2,4 1,1 2,9 2,1 3,8 3,2 1,1 2,6 2,9 1,1 3,3 2,6 3,8 3,2 1,1 2,6 2,9 1,1 3,3 2,6 2,9 3,2 Q4A QnASH 0,55 1,5 1,1 1,7 1,4 0,55 1,1 1,2 0,55 1,5 1,1 1,7 1,4 0,55 1,1 1,2 0,55 1,5 1,1 1,7 1,4 0,55 1,1 1,2 0,55 1,5 1,1 1,7 1,4 0,55 1,1 1,2 0,55 1,5 1,1 1,9 1,6 0,55 1,3 1,5 0,55 1,7 1,3 1,9 1,6 0,55 1,3 1,5 0,55 1,7 1,3 1,5 1,6 Q4AR 0,55 1,5 1,1 1,7 1,4 0,55 1,1 1,2 0,55 1,5 1,1 1,7 1,4 0,55 1,1 1,2 0,55 1,5 1,1 1,7 1,4 0,55 1,1 1,2 0,55 1,5 1,1 1,7 1,4 0,55 1,1 1,2 0,55 1,5 1,1 1,9 1,6 0,55 1,3 1,5 0,55 1,7 1,3 1,9 1,6 0,55 1,3 1,5 0,55 1,7 1,3 1,5 1,6 Q00J 0,70 0,80 0,80 0,70 0,80 0,70 0,80 0,80 0,70 0,80 0,70 0,80 0,80 0,70 0,80 0,70 0,80 0,80 0,70 0,80 0,70 0,80 1,0 0,80 1,0 0,80 1,0 1,0 0,80 1,0 0,80 1,0 1,0 Q00 0,56 0,64 0,64 0,56 0,64 0,56 0,64 0,64 0,56 0,64 0,56 0,64 0,64 0,56 0,64 0,56 0,64 0,64 0,56 0,64 0,56 0,64 0,80 0,64 0,80 0,64 0,80 0,80 0,64 0,80 0,64 0,80 0,80
System Q Q01 0,35 0,40 0,40 0,35 0,40 0,35 0,40 0,40 0,35 0,40 0,35 0,40 0,40 0,35 0,40 0,35 0,40 0,40 0,35 0,40 0,35 0,40 0,50 0,40 0,50 0,40 0,50 0,50 0,40 0,50 0,40 0,50 0,50 0,24 0,55 0,39 0,39 0,55 0,39 0,39 0,55 0,55 0,39 0,55 0,39 0,55 0,55 0,10 0,24 0,17 0,17 0,24 0,17 0,17 0,24 0,24 0,17 0,24 0,17 0,24 0,24 0,24 0,10 0,24 0,10 0,24 0,10 0,24 0,10 0,24 0,10 0,24 0,10 0,24 0,10 0,24 0,10 Q2 Qn(P)H
OR<>
ejecutada
con continuidad sin continuidad con continuidad sin continuidad no ejecutada con continuidad sin continuidad no ejecutada con continuidad sin continuidad con continuidad sin continuidad no ejecutada con continuidad sin continuidad no ejecutada con continuidad sin continuidad con continuidad sin continuidad no ejecutada con continuidad sin continuidad no ejecutada con continuidad sin continuidad con continuidad sin continuidad no ejecutada con continuidad sin continuidad no ejecutada con continuidad sin continuidad con continuidad sin continuidad no ejecutada con continuidad sin continuidad no ejecutada con continuidad sin continuidad con continuidad sin continuidad no ejecutada con continuidad sin continuidad no ejecutada con continuidad sin continuidad con continuidad sin continuidad
LD>
0,24
0,10
AND>
ejecutada
OR>
ejecutada
LD<=
0,24
0,10
AND<=
ejecutada
OR<=
ejecutada
LD<
0,24
0,10
AND<
ejecutada
OR<
ejecutada
LD>=
0,24
0,10
AND>=
ejecutada
OR>=
ejecutada
LDD=
AND=
ejecutada
ORD=
LDD<>
ANDD<>
ejecutada
ORD<>
ejecutada
LDD>
A5
Tiempos de procesamiento (s) Instruccin Procesamiento (Operando) no ejecutada ANDD> ejecutada con continuidad sin continuidad no ejecutada ORD> ejecutada con continuidad sin continuidad con continuidad sin continuidad no ejecutada ANDD<= ejecutada con continuidad sin continuidad no ejecutada ORD<= ejecutada con continuidad sin continuidad con continuidad sin continuidad no ejecutada ANDD< ejecutada con continuidad sin continuidad no ejecutada ORD< ejecutada con continuidad sin continuidad con continuidad sin continuidad no ejecutada ANDD>= ejecutada con continuidad sin continuidad no ejecutada ORD>= ejecutada con precisin simple LDE= con precisin doble con continuidad sin continuidad con continuidad sin continuidad con continuidad sin continuidad no ejecutada con precisin simple ANDE= con precisin doble con continuidad ejecutada sin continuidad con continuidad ejecutada sin continuidad con continuidad ejecutada sin continuidad con continuidad ejecutada sin continuidad Serie QnA Q2A Q2AS 1,4 2,8 3,8 1,4 3,8 3,4 4,4 3,6 1,4 3,4 3,2 1,4 4,4 2,8 3,8 4,2 1,4 2,8 3,8 1,4 3,8 3,4 4,4 3,6 1,4 3,4 3,2 1,4 4,4 2,8 235 231 1,4 234 230 1,4 234 230 231 234 Q3A 1,1 2,1 2,9 1,1 2,9 2,6 3,3 2,7 1,1 2,6 2,4 1,1 3,3 2,1 2,9 3,2 1,1 2,1 2,9 1,1 2,9 2,6 3,3 2,7 1,1 2,6 2.4 1,1 3,3 2,1 177 174 1,1 176 172 1,1 176 172 174 176 Q4A QnASH 0,55 1,1 1,5 0,55 1,5 1,3 1,7 1,4 0,55 1,3 1,2 0,55 1,7 1,1 1,5 1,6 0,55 1,1 1,5 0,55 1,5 1,3 1,7 1,4 0,55 1,3 1,2 0,55 1,7 1,1 89 87 0,55 88 86 0,55 88 86 87 88 Q4AR 0,55 1,1 1,5 0,55 1,5 1,3 1,7 1,4 0,55 1,3 1,2 0,55 1,7 1,1 1,5 1,6 0,55 1,1 1,5 0,55 1,5 1,3 1,7 1,4 0,55 1,3 1,2 0,55 1,7 1,1 35 87 0,55 35 86 0,55 35 86 35 88 Q00J 0,80 1,0 0,80 1,0 1,0 0,80 1,0 0,80 1,0 1,0 0,80 1,0 0,80 1,0 1,0 0,80 1,0 0,80 1,0 Q00 0,64 0,80 0,64 0,80 0,80 0,64 0,80 0,64 0,80 0,80 0,64 0,80 0,64 0,80 0,80 0,64 0,80 0,64 0,80 System Q Q01 0,40 0,50 0,40 0,50 0,50 0,40 0,50 0,40 0,50 0,50 0,40 0,50 0,40 0,50 0,50 0,40 0,50 0,40 0,50 Q2 0,39 0,55 0,39 0,55 0,55 0,39 0,55 0,39 0,55 0,55 0,39 0,55 0,39 0,55 0,55 0,39 0,55 0,39 0,55 93 92 93 92 0,55 93 92 93 92 0,55 93 92 93 92 92 92
Anexo A
Qn(P)H 0,17 0,24 0,17 0,24 0,24 0,17 0,24 0,17 0,24 0,24 0,17 0,24 0,17 0,24 0,24 0,17 0,24 0,17 0,24 40 40 0,24 40 40 0,24 40 40
LDD<=
LDD<
LDD>=
no ejecutada
no ejecutada con precisin simple ORE= con precisin doble
no ejecutada
con precisin simple LDE<> con precisin doble
con continuidad sin continuidad con continuidad sin continuidad
40 40
A6
Anexo A
Instruccin
Procesamiento (Operando) no ejecutada con precisin simple con continuidad ejecutada sin continuidad con continuidad ejecutada sin continuidad con continuidad ejecutada sin continuidad con continuidad ejecutada sin continuidad
Serie QnA Q2A Q2AS 1,4 230 234 1,4 231 234 231 234 1,4 230 234 1,4 231 234 235 231 1,4 234 230 Q3A 1,1 172 176 1,1 174 176 174 176 1,1 172 176 1,1 174 176 177 174 1,1 176 172 1,1 176 172 0,55 86 88 0,55 87 88 89 87 0,55 88 86 0,55 88 86 Q4A QnASH 0,55 86 88 0,55 87 88 87 88 Q4AR 0,55 34 88 0,55 35 88 35 88 0,55 34 88 0,55 34 88 34 88 0,55 34 86 0,55 34 86 Q00J Q00
System Q Q01 92 40 92 40 0,55 0,24 92 92 40 40 92 0,55 93 92 93 92 93 92 93 92 0,55 40 40 40 0,24 92 0,55 93 92 93 92 92 92 0,55 92 93 40 40 40 40 0,24 Q2 0,55 92 93 40 Qn(P)H 0,24
ANDE<> con precisin doble
no ejecutada
no ejecutada con precisin simple ORE<> con precisin doble
no ejecutada
con precisin simple LDE> con precisin doble
con continuidad sin continuidad con continuidad sin continuidad no ejecutada con continuidad ejecutada sin continuidad con continuidad ejecutada sin continuidad con continuidad ejecutada sin continuidad con continuidad ejecutada sin continuidad
40 40 0,24
con precisin simple ANDE> con precisin doble
no ejecutada
no ejecutada con precisin simple ORE> con precisin doble
no ejecutada
con precisin simple LDE<= con precisin doble
con continuidad sin continuidad con continuidad sin continuidad no ejecutada con continuidad ejecutada sin continuidad sin continuidad
40 40 0,24
con precisin simple ANDE<= con precisin doble
no ejecutada ejecutada
no ejecutada con precisin simple ORE<= con precisin doble con continuidad ejecutada sin continuidad con continuidad ejecutada sin continuidad
1,4 234 230
no ejecutada
A7
Tiempos de procesamiento (s) Instruccin Procesamiento (Operando) con continuidad sin continuidad con continuidad sin continuidad no ejecutada con precisin simple ANDE< con precisin doble con continuidad ejecutada sin continuidad con continuidad ejecutada sin continuidad con continuidad ejecutada sin continuidad con continuidad ejecutada sin continuidad Serie QnA Q2A Q2AS 231 234 1,4 230 234 1,4 231 234 235 231 1,4 234 231 1,4 234 230 97 81 1,4 96 81 1,4 97 80 83 97 1,4 80 96 1,4 81 96 Q3A 174 176 1,1 172 176 1,1 174 176 177 174 1,1 176 174 1,1 176 172 73 61 1,1 72 61 1,1 73 60 62 73 1,1 60 72 1,1 61 72 0,55 88 87 0,55 88 86 37 31 0,55 36 31 0,55 37 30 31 37 0,55 30 36 0,55 31 36 Q4A QnASH 87 88 0,55 86 88 0,55 87 88 89 87 Q4AR 35 88 0,55 34 88 0,55 34 88 35 87 0,55 34 87 0,55 34 86 37 31 0,55 36 31 0,55 37 30 31 37 0,55 30 36 0,55 31 36 Q00J Q00 System Q Q01 92 38 34 0,56 39 32 0,56 40 33 32 40 0,56 33 39 0,56 32 39 92 92 0,55 92 92 0,55 93 92 93 92 93 92 93 92 0,55 92 Q2 92 92 0,55
Anexo A
Qn(P)H 40 92 0,24 40 40 0,24 40 40
con precisin simple LDE< con precisin doble
no ejecutada
no ejecutada con precisin simple ORE< con precisin doble
no ejecutada
con precisin simple LDE>= con precisin doble
con continuidad sin continuidad con continuidad sin continuidad no ejecutada con continuidad ejecutada sin continuidad con continuidad ejecutada sin continuidad con continuidad ejecutada sin continuidad con continuidad ejecutada con continuidad sin continuidad no ejecutada con continuidad sin continuidad no ejecutada con continuidad sin continuidad con continuidad sin continuidad no ejecutada con continuidad sin continuidad no ejecutada con continuidad sin continuidad sin continuidad
40 40 0,24 40 40 0,24 40 40 16 15 0,23 17 14 0,24 17 14 14 17 0,23 14 17 0,24 14 17
con precisin simple ANDE>= con precisin doble
no ejecutada
no ejecutada con precisin simple ORE>= con precisin doble
no ejecutada
LD$=
AND$=
ejecutada
OR$=
ejecutada
LD$<>
AND$<>
ejecutada
OR$<>
ejecutada
A8
Anexo A
Instruccin
Procesamiento (Operando) con continuidad sin continuidad no ejecutada con continuidad sin continuidad no ejecutada con continuidad sin continuidad con continuidad sin continuidad no ejecutada con continuidad sin continuidad no ejecutada con continuidad sin continuidad con continuidad sin continuidad no ejecutada con continuidad sin continuidad no ejecutada con continuidad sin continuidad con continuidad sin continuidad no ejecutada con continuidad sin continuidad no ejecutada con continuidad sin continuidad n=1 n = 96 n=1 n = 96 n=1 n = 96 n=1 n = 96 n=1 n = 96 n=1 n = 96
Serie QnA Q2A Q2AS 83 97 1,4 80 96 1,4 81 96 97 81 1,4 96 81 1,4 97 80 81 97 1,4 80 96 1,4 81 96 97 81 1,4 96 81 1,4 97 80 120 367 123 346 123 366 121 386 121 366 121 348 2,4 Q3A 62 73 1,1 60 72 1,1 61 72 73 61 1,1 72 61 1,1 73 60 61 73 1,1 60 72 1,1 61 72 73 61 1,1 72 61 1,1 73 60 90 276 92 260 92 275 91 290 91 275 91 261 1,8 Q4A QnASH 31 37 0,55 30 36 0,55 31 36 37 31 0,55 36 31 0,55 37 30 31 37 0,55 30 36 0,55 31 36 37 31 0,55 36 31 0,55 37 30 45 138 46 130 96 138 46 145 96 138 46 131 0,9 Q4AR 31 37 0,55 30 36 0,55 31 36 37 31 0,55 36 31 0,55 37 30 31 37 0,55 30 36 0,55 31 36 37 31 0,55 36 31 0,55 37 30 45 138 46 130 96 138 46 145 96 138 46 131 0,9 Q00J 130 205 130 210 130 210 130 205 130 210 130 205 1,0 Q00 105 175 105 180 105 180 105 175 105 180 105 175 0,80
System Q Q01 97 165 98 165 97 165 98 165 98 165 97 165 0,50 Q2 32 40 0,56 33 39 0,56 32 39 40 32 0,56 39 32 0,56 40 33 32 40 0,56 32 39 0,56 32 39 40 32 0,56 39 32 0,56 39 32 48 142 48 150 48 142 48 150 48 158 48 150 0,39 Qn(P)H 14 17 0,23 14 17 0,24 14 17 17 14 0,23 17 14 0,24 17 14 14 17 0,23 14 16 0,24 14 16 17 14 0,23 16 14 0,24 17 14 21 61 21 65 21 61 21 65 21 68 21 65 0,17
LD$>
AND$>
ejecutada
OR$>
ejecutada
LD$<=
AND$<=
ejecutada
OR$<=
ejecutada
LD$<
AND$<
ejecutada
OR$<
ejecutada
LD$>=
AND$>=
ejecutada
OR$>= BKCMP= BKCMP=P BKCMP<> BKCMP<>P BKCMP> BKCMP>P BKCMP>= BKCMP>=P BKCMP< BKCMP<P BKCMP<= BKCMP<=P + (s,d) +P (s,d) + (s1,s2,d) +P (s1,s2,d) - (s,d) -P (s,d) (s1,s2,d) -P (s1,s2,d)
ejecutada
2,7
2,0
1,0
1,0
1,2
0,96
0,60
0,47
0,20
2,4
1,8
0,9
0,9
1,0
0,80
0,50
0,39
0,17
2,6
2,0
1,0
1,0
1,2
0,96
0,60
0,47
0,20
A9
Tiempos de procesamiento (s) Instruccin Procesamiento (Operando) Serie QnA Q2A Q2AS 2,8 Q3A 2,1 Q4A QnASH 1,1 Q4AR 1,1 Q00J 1,3 Q00 1,04 System Q Q01 0,65 Q2 0,71
Anexo A
Qn(P)H ,031
D+ (s,d) D+P (s,d) D+ (s1,s2,d) D+P (s1,s2,d) D-(s,d) D-P(s,d) D(s1,s2,d) D-P (s1,s2,d) x (s1,s2,d) xP (s1,s2,d) / (s1,s2,d) /P (s1,s2,d) Dx (s1,s2,d) DxP (s1,s2,d) D/ (s1,s2,d) D/P (s1,s2,d) B+ (s,d) B+P (s,d) B+ (s1,s2,d) B+P (s1,s2,d) B- (s,d) B-P (s,d) B(s1,s2,d) B-P (s1,s2,d) DB+ (s,d) DB+P (s,d) DB+ (s1,s2,d) DB+P (s1,s2,d) DB(s,d) DB-P (s,d) DB(s1,s2,d) DB-P (s1,s2,d) Bx (s1, s2, d) BxP (s1, s2, d) B/ (s1, s2, d) B/P (s1, s2, d)
3,2
2,4
1,2
1,2
1,5
1,2
0,75
0,79
0,34
2,8
2,1
1,1
1,1
1,3
1,04
0,65
0,71
0,30
3,2
2,4
1,2
1,2
1,5
1,2
0,75
0,79
0,34
2,8
2,1
1,1
1,1
1,1
0,88
0,55
0,47
0,20
6,8
5,1
2,6
2,6
19
16
15
2,7
1,2
20
15
7,5
7,5
41
34
31
7,9
3,4
36
27
13,5
13,5
28
23
21
14
6,1
5,5
4,1
2,1
2,1
34
28
26
2,2
1,0
13
9,6
4,8
4,8
47
39
37
5,0
2,2
5,2
3,9
2,0
2,0
34
28
26
2,0
0,9
13
9,4
4,7
4,7
48
40
38
4,9
2,1
29
22
11
11
58
48
44
12
5,0
32
24
12
12
60
49
46
12
5,3
29
22
11
11
59
48
45
11
4,8
32
24
12
12
60
51
45
12
5,2
9,4
7,1
3,6
3,6
42
35
33
3,7
1,6
9,4
7,1
3,6
3,6
48
40
37
3,8
1,6
A 10
Anexo A
Instruccin
Procesamiento (Operando)
Serie QnA Q2A Q2AS 62 Q3A Q4A QnASH 23 Q4AR Q00J Q00
System Q Q01 Q2 Qn(P)H
DBx (s1, s2, d) DBxP (s1, s2, d) DB/ (s1, s2, d) DB/P (s1,s2,d) E+ (s, d) E+P (s, d) E+ (s1, s2, d) E+P (s1, s2, d) E(s, d) E-P (s, d) E(s1, s2, d) E-P (s1, s2, d) Ex (s1, s2, d) ExP (s1, s2, d) E/ (s1, s2, d) E/P (s1, s2, d) $+ (s, d) $+P (s, d) $+ (s1, s2, d) $+P (s1, s2, d) INC INCP DINC DINCP DEC DECP DDEC DDECP BCD BCDP DBCD DBCDP BIN BINP DBIN DBINP con precisin simple con precisin doble con precisin simple con precisin doble con precisin simple con precisin doble con precisin simple con precisin doble con precisin simple con precisin doble con precisin simple con precisin doble s = 0, d = 0 s = 2127, d = 2127 s = 0, d = 0 s = 2127, d = 2127 s1 = 0, s2 = 0 s1 = 2127, s2 = 2127 s = 0, d = 0 s = 2127, d = 2127 s = 0, d = 0 s = 2127, d = 2127 s = 0, d = 0 s = 2127, d = 2127 s1 = 0, s2 = 0 s1 = 2127, s2 = 2127 s = 0, d = 0 s = 2127, d = 2127 s1 = 0, s2 = 0 s1 = 2127, s2 = 2127 s = 0, d = 0 s = 2127, d = 2127 s1 = 0, s2 = 1 s1 = 2127, s2 = -2126 s = 0, d = 0 s1 = 2127, s2 = -2126
46
23
140
120
110
24
10
69 54 524 54 524 54 515 55 520 55 567 149 1109
52 40 394 40 394 40 387 41 391 41 426 112 834
26 20 197 20 197 20 194 21 146 21 218 56 417
26
83
69
65
27
12
35 35 35 36 36 37
1,8 203 2,4 209 1,8 202 2,4 210 2,4 222 12 369
0,78 87 1,1 90 0,78 87 1,1 90 1,1 96 5,2 159
179
134
67
67
68
29
206
155
78
78
81
35
1,9 2,3 1,9 2,3 2,7 7,9 2,7 4,8
1,4 1,7 1,4 1,7 2,0 5,9 2,0 3,6
0,7 0,9 0,7 0,9 1,0 3,0 1,0 1,8
0,7 0,9 0,7 0,9 1,0 3,0 1,0 1,8
0,70 0,90 0,70 0,90 20 26 19 22
0,56 0,72 0,56 0,72 16 21 16 18
0,35 0,45 0,35 0,45 15 20 15 17
0,32 0,47 0,32 0,47 1,1 3,2 1,0 1,9
0,14 0,20 0,14 0,20 0,48 1,4 0,44 0,82
A 11
Tiempos de procesamiento (s) Instruccin Procesamiento (Operando) s=0 s = 32766,5 s=0 s = 32766,5 s=0 s = 1234567890,3 s=0 s = 1234567890,3 s=0 s = 7FFFH s=0 s = 7FFFH s=0 s = 7FFFFFFFH s=0 s = 7FFFFFFFH Serie QnA Q2A Q2AS 20 54 20 59 27 55 28 56 12 12 12 14 46 83 9,3 11 9,8 n=1 n = 96 n=1 n = 96 s = D0, d = D1 MOV MOVP DMOV DMOVP EMOV EMOVP $MOV $MOVP CML CMLP
1 2
Anexo A
System Q Q4AR 7,5 20 7,5 22 10 21 11 21 4,3 4,5 4,5 5,0 17 31 3,5 4,1 3,7 38 102 38 102 0,3 1761 1652 0,9 1831 1672 4,3 38 0,8 Q00J 19 23 19 23 52 110 16 19 78 315 74 285 0,70 155 0,90 165 46 98 0,70 Q00 16 19 16 19 42 88 13 17 63 275 61 255 0,56 130 0,72 135 38 80 0,56 Q01 15 17 15 17 40 84 12 15 57 250 57 230 0,35 120 0,45 120 35 73 0,35 Q2 3,2 22 2,5 24 2,1 22 2,1 26 4,5 4,7 4,7 5,3 18 32 3,6 4,3 3,9 38 99 38 99 0,24 140 0,47 147 0,63 40 0,40 Qn(P)H 1,4 9,3 1,1 10 0,92 9,6 0,88 11 1,9 2,0 2,0 2,3 7,7 14 1,6 1,8 1,7 17 43 17 43 0,10 160 0,20 64 0,27 17 0,17
Q3A 15 40 15 44 20 41 21 42 8,6 9,0 9,0 10 34 62 7 8,2 7,4 76 204 76 204 0,5 3051 2992 1,8 3131 3012 8,6 75 1,5
Q4A QnASH 7,5 20 7,5 22 10 21 11 21 4,3 4,5 4,5 5,0 17 31 3,5 4,1 3,7 38 102 38 102 0,3 1761 1652 0,9 1831 1672 4,3 38 0,8
con precisin simple INT INTP con precisin doble con precisin simple DINT DINTP con precisin doble con precisin simple FLT FLTP con precisin doble con precisin simple DFLT DFLTP con precisin doble DBL DBLP WORD WORDP GRY GRYP DGRY DGRYP GBIN GBINP DGBIN DGBINP NEG NEGP DNEG DNEGP ENEG ENEGP BKBCD (s, d, n) BKBCDP (s, d, n) BKBIN (s, d, n) BKBINP (s, d, n)
102 272 102 272 0,7 3921 3912 2,4 4001 3952 12 100 2,0
s = D0, d = J1/W1 s = K4X0, d = D1 s = K4X0, d = J1/W1
Estos tiempos de procesamiento se aplican en caso de utilizacin del portador principal de componentes A38B/A1S38B y del portador de extensin de componentes. Estos tiempos de procesamiento se aplican en caso de utilizacin del portador principal de componentes A38HB/A1S38HB.
A 12
Anexo A
Instruccin
Serie QnA Q2A Q2AS 2,4 Q3A 1,8 32 61 13 27 2,3 2,3 58 160 6,9 5,8 5,8 6,0 1,5 2,3 1,7 6,5 3,0 23,4 72,8 31,8 33,3 19,3 31,1 49,3 33,9 36,5 20,1 24,5 21,8 1,8 Q4A QnASH 0,9 16 31 6,5 14 1,2 1,2 29 80 3,5 2,9 2,9 3,0 0,75 1,2 0,9 3,3 1,5 11,7 36,4 15,9 16,7 9,7 15,6 24,7 17,0 18,3 10,1 12,3 10,9 0,9 Q4AR 0,9 16 31 6,5 14 1,2 1,2 29 80 3,5 2,9 2,9 3,0 0,75 1,2 0,9 3,3 1,5 11,7 36,4 15,9 16 9,7 15,6 24,7 17,0 18,3 10,1 12,3 10,9 0,9 Q00J 0,90 27 72 23 48 7,6 9,5 62 165 17 10 10 11 3,3 14 13 41 205 55 54 79 73 1,0 Q00 0,72 21 62 19 41 6,3 8,0 51 140 14 8,5 8,5 8,5 2,9 11 12 34 170 46 45 64 61 0,80
System Q Q01 0,45 20 53 17 36 5,7 7,1 48 125 13 8,1 8,1 8,1 2,8 11 11 35 155 43 41 59 56 0,50 Q2 0,55 17 32 6,7 14 1,3 1,3 31 84 3,7 3,2 3,2 3,2 0,39 1,3 0,95 11 1,6 6,7 19 15 16 10 20 26 18 19 10 9,1 11 0,39 Qn(P)H 0,24 7,1 14 2,9 6,1 0,54 0,54 13 36 1,6 1,4 1,4 1,4 0,34 0,54 0,41 4,6 0,68 4,7 13 6,5 6,8 4,4 7,1 11 7,7 8,3 4,5 3,9 4,9 0,17
DCML DCMLP BMOV (s, d, n) BMOVP (s, d, n) FMOV (s, d, n) FMOVP (s, d, n) XCH XCHP DXCH DXCHP BXCH (d1, d2, n) BXCHP (d1, d2, n) SWAP SWAPP CJ SCJ JMP GOEND EI DI IMASK IRET s= X, n = 1 RFS RFSP UDCNT1 UDCNT2 TTMR STMR ROTC RAMP SPD PLSY PWM MTR WAND (s, d) WANDP (s, d) WAND (s1, s2, d) WANDP (s1, s2, d) DAND (s, d) DANDP (s, d) DAND (s1, s2, d) DANDP (s1, s2, d) s = Y, n = 1 s= X, n = 96 s = Y, n = 96 n=1 n = 96 n=1 n = 96 n=1 n = 96
43 81 18 36 3,1 3,1 77 213 9,2 7,8 7,8 8,0 2,0 3,1 2,3 8,1 4,0 31,3 97,6 42,6 44,6 25,9 41,7 66,1 45,4 48,9 26,9 32,8 29,2 2,4
9,5
7,1
3,6
3,6
1,2
0,96
0,60
0,47
0,20
3,0
2,3
1,2
1,2
1,3
1,04
0,65
0,71
0,31
19
14
7,0
7,0
1,5
1,2
0,75
0,79
0,34
A 13
Tiempos de procesamiento (s) Instruccin Procesamiento (Operando) n=1 n = 96 Serie QnA Q2A Q2AS 89 184 Q3A 67 138 Q4A QnASH 34 69 Q4AR 34 69 Q00J 110 185 Q00 87 155 System Q Q01 79 140 Q2 36 74
Anexo A
Qn(P)H 16 32
BKAND (s1, s2, d, n) BKANDP (s1, s2, d, n) WOR (s, d) WORP (s, d) WOR (s1, s2, d) WORP (s1, s2, d) DOR (s, d) DORP (s, d) DOR (s1, s2, d) DORP (s1, s2, d) BKOR (s1, s2, d, n) BKORP (s1, s2, d, n) WXOR (s, d) WXORP (s, d) WXOR (s1, s2, d) WXORP (s1, s2, d) DXOR (s, d) DXORP (s, d) DXOR (s1, s2, d) DXORP (s1, s2, d) BKXOR (s1, s2, d, n) BKXORP (s1, s2, d, n) WXNR (s, d) WXNRP (s, d) WXNR (s1, s2, d) WXNRP (s1, s2, d) DXNR (s,d) DXNRP (s,d) DXNR (s1,s2,d) DXNRP (s1,s2,d) BKXNR (s1, s2, d, n) BKXNR (s1, s2, d, n)
2,4
1,8
0,9
0,9
1,0
0,80
0,50
0,40
0,17
9,5
7,1
3,6
3,6
1,2
0,96
0,60
0,47
0,20
3,0
2,3
1,2
1,2
1,3
1,04
0,65
0,71
0,31
19 n=1 n = 96 89 184
14 67 138
7,0 34 69
7,0 34 69
1,5 110 185
1,2 87 155
0,75 81 140
0,79 36 74
0,34 16 32
2,4
1,8
0,9
0,9
1,0
0,80
0,50
0,39
0,17
17,2
7,1
3,6
3,6
1,2
0,96
0,60
0,47
0,20
3,0
2,3
1,2
1,2
1,3
1,04
0,65
0,71
0,31
19 n=1 n = 96 89 184
14 67 138
7,0 34 69
7,0 34 69
1,5 110 183
1,2 87 155
0,75 81 140
0,79 36 74
0,34 16 32
2,4
1,8
0,9
0,9
1,0
0,80
0,50
0,40
0,17
9,5
7,1
3,6
3,6
1,2
0,96
0,60
0,47
0,20
3,0
2,3
1,2
1,2
1,3
1,04
0,65
0,71
0,31
24
18
1,5
1,2
0,75
0,79
0,34
n=1 n = 96
89 184
67 138
34 69
34 69
110 185
87 155
82 140
36 74
16 32
A 14
Anexo A
Instruccin
Procesamiento (Operando) n=1 n = 15 n=1 n = 15 n=1 n = 15 n=1 n = 15 n=1 n = 31 n=1 n = 31 n=1 n = 31 n=1 n = 31 n=1 n = 15 n=1 n = 15 n=1 n = 96 n=1 n = 96 n=1 n = 96 n=1 n = 96 n=1 n = 15 n=1 n = 15
Serie QnA Q2A Q2AS 5,0 5,0 4,0 4,0 5,0 5,0 4,0 4,0 9,8 10 11 11 9,8 10 11 11 4,4 5,0 4,4 5,0 51 60 49 58 3,6 63 3,6 65 20 20 20 20 Q3A 3,8 3,8 3,0 3,0 3,8 3,8 3,0 3,0 7,4 7,8 8,1 8,3 7,4 7,8 8,1 8,3 3,3 3,8 3,3 3,8 38 45 37 44 2,6 47 2,6 49 15 15 15 15 Q4A QnASH 1,9 1,9 1,5 1,5 1,9 1,9 1,5 1,5 3,7 3,9 4,1 4,2 3,7 3,9 4,1 4,2 1,7 1,9 1,7 1,9 19 23 19 22 1,3 24 1,3 25 7,5 7,5 7,5 7,5 Q4AR 1,9 1,9 1,5 1,5 1,9 1,9 1,5 1,5 3,7 3,9 4,1 4,2 3,7 3,9 4,1 4,2 1,7 1,9 1,7 1,9 19 23 19 22 1,3 24 1,3 25 7,5 7,5 7,5 7,5 Q00J 13 13 15 15 13 13 15 16 15 15 17 18 14 14 18 20 13 13 12 12 42 69 41 63 19 71 19 70 27 27 27 27 Q00 11 11 12 13 11 11 13 13 12 13 14 16 13 13 15 17 10 11 10 9,8 35 58 34 53 16 61 16 60 22 22 22 22
System Q Q01 9,7 9,7 12 12 10 10 12 12 12 12 14 15 12 12 14 16 9,7 9,5 9,5 9,5 33 54 32 50 15 53 15 52 20 20 21 21 Q2 2,0 2,0 1,6 1,6 2,0 2,0 1,6 1,6 3,9 4,0 4,3 4,3 3,9 4,0 4,3 4,3 1,7 2,0 1,7 2,0 20 24 20 23 1,3 25 1,3 26 7,6 7,6 7,6 7,6 Qn(P)H 0,85 0,85 0,68 0,68 0,85 0,85 0,68 0,68 1,7 1,7 1,8 1,9 1,7 1,7 1,8 1,9 0,75 0,85 0,75 0,85 8,6 10 8,5 10 0,58 11 0,58 11 3,3 3,3 3,3 3,3
ROR (d, n) RORP (d, n) RCR (d, n) RCRP (d, n) ROL (d, n) ROLP (d, n) RCL (d, n) RCLP (d, n) DROR (d, n) DRORP (d, n) DRCR (d, n) DRCRP (d, n) DROL (d, n) DROLP (d, n) DRCL (d, n) DRCLP (d, n) SFR (d, n) SFRP (d, n) SFL (d, n) SFLP (d, n) BSFLR (d, n) BSFLRP (d, n) BSFL (d, n) BSFLP (d, n) DSFR (d, n) DSFRP (d, n) DSFL (d, n) DSFLP (d, n) BSET (d, n) BSETP (d, n) BRST (d, n) BRSTP (d, n) TEST (s1, s2, d) TESTP (s1, s2, d)
21
16
8,0
8,0
35
30
27
8,2
3,5
A 15
Tiempos de procesamiento (s) Instruccin Procesamiento (Operando) Serie QnA Q2A Q2AS Q3A Q4A QnASH Q4AR Q00J Q00 System Q Q01 Q2
Anexo A
Qn(P)H
DTEST (s1, s2, d) DTESTP (s1, s2, d) BKRST (s, n) BKRST (s, n) SER (s1, s2, d, n) SERP (s1, s2, d, n) DSER (s1, s2, d, n) DSERP (s1, s2, d, n) SUM SUMP DSUM DSUMP DECO (s, d, n) DECOP (s, d, n) ENCO (s, d, n) ENCOP (s, d, n) SEG SEGP DIS (s, d, n) DISP (s, d, n) UNI (s, d, n) UNIP (s, d, n) NDIS (s1, d, s2) NDISP (s1, d, s2) NUNI (s1, d, s2) NUNIP (s1, d, s2) WTOB (s, d, n) WTOBP (s, d, n) BTOW (s, d, n) BTOWP (s, d, n) MAX (s, d, n) MAXP (s, d, n) MIN (s, d, n) MINP (s, d, n) n=1 n = 96 n=1 n = 96 n=1 n = 96 n=1 n = 96 n=1 n=4 n=1 n=4 n=2 n=8 n=1 n = 96 n=1 n = 96 n=1 n = 96 compatibilidad sin compatibilidad compatibilidad sin compatibilidad compatibilidad sin compatibilidad compatibilidad sin compatibilidad s=0 s = FFFFH s=0 s = FFFFFFFFH n=2 n=8 M1 = CON M4 = CON M1 = CON M256 = CON
24
18
9,0
9,0
37
31
28
9,2
3,9
45 49 58 57 293 340 61 58 354 354 9,8 12 31 48 62 52 52 65 65 3,2 46 51 53 57
34 37 44 43 220 256 46 44 266 266 7,4 9,0 23 36 47 39 39 49 49 2,4 34 38 40 43
17 19 22 21 110 128 23 22 133 133 3,7 4,5 12 18 24 20 20 25 25 1,2 17 19 20 22
17 19 22 21 110 128 23 22 133 133 3,7 4,5 12 18 24 20 20 25 25 1,2 17 19 20 22
49 64 56 56 280 280 71 71 495 500 32 27 54 54 60 80 66 66 90 76 8,0 47 53 54 60
41 54 54 54 240 240 67 67 415 415 26 22 44 44 50 65 55 54 76 74 6,8 39 43 44 49
38 50 42 42 220 220 53 54 375 375 25 21 42 42 46 61 51 51 71 71 6,1 36 40 41 46
18 19 22 21 115 133 23 23 142 132 3,9 4,7 12 20 27 21 21 28 26 1,3 18 19 21 23
7,8 8,2 9,6 8,9 49 57 9,9 9,7 61 57 1,7 2,0 5,0 8,6 12 9,1 9,1 12 11 0,54 7,7 8,3 8,9 9,7
104
78
39
39
92
76
38
41
18
105 125 257 121 233 43 318 43 436
79 94 193 91 175 32 239 32 326
40 47 97 46 88 16 120 16 163
40 47 97 46 88 16 120 16 163
47 56 190 56 190 48 300 48 300
39 46 155 46 155 40 240 40 240
36 42 145 42 145 36 235 36 235
42 47 99 45 89 17 136 17 159
18 20 43 19 38 7,1 59 7,1 69
A 16
Anexo A
Instruccin
Procesamiento (Operando) n=1 n = 96 n=1 n = 96 n=1 n = 96 n=1 n = 96
Serie QnA Q2A Q2AS 71 427 71 268 43 40* 44 43* Q3A 53 321 53 201 32 30* 33 32* Q4A QnASH 27 161 27 101 16 15* 17 16* Q4AR 27 161 27 101 16 15* 17 16* Q00J 52 600 52 585 66 105 98 115 Q00 43 490 43 475 55 86 57 96
System Q Q01 39 460 39 445 50 80 52 88 Q2 27 181 27 112 16 14 17 16 Qn(P)H 12 78 12 48 7,1 6,2 7,1 6,8
DMAX (s, d, n) DMAXP (s, d, n) DMIN (s, d, n) DMINP (s, d, n) SORT (s1, n, s2, d1, d2) DSORT (s1, n, s2, d1, d2) WSUM (s, d, n) WSUMP (s, d, n) DWSUM (s, d, n) DWSUMP (s, d, n) FOR NEXT BREAK BREAKP CALL (pn) CALLP (pn) CALL (pn s1hasta s5) CALLP (pn s1hasta s5) RET FCALL (pn) FCALLP (pn) FCALL (pn S1 hasta S5) FCALLP (pn S1 hasta S5) ECALL (pn) ECALLP (pn) ECALL (pn S1 hasta S5) ECALLP (pn S1 hasta S5) EFCALL (pn) EFCALLP (pn) EFCALL (pn S1 hasta S5) EFCALLP (pn S1 hasta S5) COM
*Prolongacin del tiempo de ciclo mediante ejecucin de la instruccin
n=1 n = 96 n=1 n = 96 n=0
41,5 173,2 47,9 330 5,2 8,0 26
31,1 129,9 35,9 247,5 3,9 6,0 19 3,8 64
15,6 65 18 123,8 2,0 3,0 9,5 1,9 32
15,6 65 18 123,8 2,0 3,0 9,5 1,9 32
52 175 61 515 11 8,8 37 17
43 140 51 420 8,9 7,3 30 14
40 135 46 395 8,1 6,8 28 13
16,4 68,4 18,9 130,4 2,3 3,3 11 2,1 33
7,1 29,5 8,2 56,1 1,0 1,4 4,6 0,88 14
puntero interno de archivo puntero general
5,1 85
348
261
131
131
245
200
190
135
58
volver al programa de origen volver a otro programa puntero interno de archivo puntero general
7,5 51 8,8 48
5,6 38 6,6 36
2,8 19 3,3 18
2,8 19 3,3 18
16 29
13 24
12 22
2,9 20 3,6 20
1,3 8,5 1,6 8,7
388
254
127
127
250
205
190
134
57
187
140
70
70
77
33
515
387
144
144
162
70
188
141
71
71
78
34
516
388
194
194
200
86
137
103
52
52
110
77
72
55
16
A 17
Tiempos de procesamiento (s) Instruccin Procesamiento (Operando) Serie QnA Q2A Q2AS 31 12 Cantidad de contactos: 1 Cantidad de contactos: 14 Cantidad de contactos: 1 Cantidad de contactos: 14 Cantidad de registros : 1 Cantidad de registros : 96 Cantidad de registros : 1 Cantidad de registros : 96 Cantidad de registros : 1 Cantidad de registros : 96 Cantidad de registros : 1 Cantidad de registros : 96 Cantidad de registros : 1 Cantidad de registros : 96 SM701 ON SM701 OFF PRC LED LEDC LEDR CHKST CHK (Control de errores) CHKCIR SLT SLTR STRA STRAR PTRA PTRAR PTRAEXE PTRAEXEP BINDA BINDAP DBINDA DBINDAP BINHA BINHAP DBINHA DBINHAP BCDDA BCDDAP DBCDDA DBCDDAP Ejecucin de instruccin Supervisin de programa s=1 s = -32768 s=1 s = -2147483648 s=1 s = FFFFH s=1 s = FFFFFFFFH s=1 s = 9999 s=1 s = 99999999 Arranque terminacin de la ejecucin STRA sin error en contacto 1 sin error en contacto 150 sin error en contacto 1 10 redes de control de errores todos los operandos internos registro de archivo 8 kByte terminacin de la ejecucin SLT con indicacin Indicacin completa con indicacin Indicacin completa sin indicacin sin indicacin LED Ejecutar instruccin sin indicacin 1 caracter 32 caracteres 127 238 127 238 27 34 79 46 48 96 47 97 83 123 54 400 223 79 559 413 18 205 15 61 4232 224 15 2399 7254 15 1,1 47 15 1,1 15 15 1,6 169 40 60 63 217 46 48 59 62 58 54 61 75 Q3A 23 8,9 95 179 95 179 20 25 59 34 36 72 35 73 62 92 40 301 167 59 420 310 13 154 11 46 3182 168 11 1804 5454 11 0,8 35 11 0,8 11 11 1,2 127 30 45 47 163 34 36 44 46 43 40 46 56 Q4A QnASH 12 4,5 46 85 46 85 10 13 30 17 18 36 18 37 31 46 20 151 84 30 210 155 6,5 77 5,5 23 1591 84 5,5 902 2727 5,5 0,4 18 5,5 0,4 5,5 5,5 0,6 64 15 23 44 82 17 18 22 23 22 20 23 28 Q4AR 12 4,5 46 85 46 85 10 13 30 17 18 36 18 37 31 46 20 151 84 30 210 155 6,5 77 5,5 23 1591 84 5,5 902 2727 5,5 0,4 18 5,5 0,4 5,5 5,5 0,6 64 15 23 44 82 17 18 22 23 22 20 23 28 15 24 43 86 18 19 23 24 23 21 22 29 Q00J 65 30 145 770 145 770 36 45 93 40 53 100 60 110 Q00 54 26 120 630 120 630 32 41 82 37 44 89 50 95 System Q Q01 51 25 110 585 110 585 28 36 70 32 38 76 43 82 Q2 12 4,7 48 93 48 93 11 13 32 16 20 36 19 39 33 48 21 181 0,40 103 5,8 24 1676 88 5,8
Anexo A
Qn(P)H 5,2 2,0 21 40 21 40 4,5 5,6 14 7,0 8,4 15 7,5 15 11 18 7,8 16 0,17 44 2,5 10 721 38 2,5 6,7 10 18 37 7,7 8,2 10 10 9,8 8,9 9,5 13
IX IXEND IXDEV IXSET FIFW FIFWP FIFR FIFRP FPOP FPOPP FINS FINSP FDEL FDELP PR
A 18
Anexo A
Instruccin
Procesamiento (Operando) s=1 s = -32768 s=1 s = -2147483648 s=1 s = FFFFH s=1 s = FFFFFFFFH s=1 s = 9999 s=1 s = 99999999
Serie QnA Q2A Q2AS 133 145 241 268 32 38 54 63 36 42 63 75 36 Q3A 100 109 181 201 24 28 40 47 27 31 47 56 27 36 172 99 214 194 302 1005 182 230 123 586 121 621 98 266 97 266 106 256 117 106 116 987 3325 3700 4858 Q4A QnASH 50 55 91 101 12 14 20 24 14 16 24 28 14 18 86 50 107 97 151 503 91 115 62 293 61 311 49 133 49 133 53 128 59 53 58 494 1663 1850 2429 Q4AR 50 55 91 101 12 14 20 24 14 16 24 28 14 18 86 50 107 97 151 503 91 115 62 293 61 311 49 133 49 133 53 128 59 53 58 494 1663 35 35 Q00J Q00
System Q Q01 Q2 57 58 92 106 13 15 22 25 16 17 25 29 40 18 86 53 123 95 166 564 100 127 64 289 60 343 49 131 50 131 53 128 58 55 58 527 1656 115 1945 122 2618 Qn(P)H 25 28 40 46 5,8 6,4 9,5 11 6,9 7,2 11 13 16 8,0 37 23 53 41 72 243 43 55 28 125 26 148 21 56 21 56 23 55 25 24 25 227 713 50 837 53 1127
DABIN DABINP DDABIN DDABINP HABIN HABINP DHABIN DHABINP DABCD DABCDP DDABCD DDABCDP COMRD COMRDP LEN LENP STR STRP DSTR DSTRP VAL VALP DVAL DVALP ESTR ESTRP EVAL EVALP ASC (s, d, n) ASCP (s, d, n) HEX (s, d, n) HEXP (s, d, n) RIGHT (s, d, n) RIGHTP (s, d, n) LEFT (s, d, n) LEFTP (s, d, n) MIDR MIDRP MIDW MIDWP
1 caracter 96 caracteres
48 229 132 285 258 402 1337
Formato de coma flotante Formato exponencial n=1 n = 96 n=1 n = 96 n=1 n = 96 n=1 n = 96
242 306 164 780 161 826 131 354 129 354 141 341
sin compatibilidad INSTR INSTRP EMOD EMODP EREXP EREXPP SIN SINP COS COSP precisin simple precisin doble precisin simple precisin doble compatibilidad primero ltimo
156 141 155 1313 4423 4921 6462
A 19
Tiempos de procesamiento (s) Instruccin Procesamiento (Operando) precisin simple precisin doble precisin simple precisin doble precisin simple precisin doble precisin simple precisin doble precisin simple precisin doble precisin simple precisin doble precisin simple precisin doble precisin simple EXP EXPP precisin doble precisin simple LOG LOGP precisin doble RND RNDP SRND SRNDP BSQR BSQRP BDSQR BDSQRP BSIN BSINP BCOS BCOSP BTAN BTANP BASIN BASINP BACOS BACOSP BATAN BATANP LIMIT LIMITP DLIMIT DLIMITP BAND BANDP DBAND DBANDP ZONE ZONEP DZONE DZONEP RSET RSETP s=0 s = 9999 s=0 s = 99999999 s = -10 s=1 s = -10 s=1 s=1 s = 10 s=1 s = 10 Serie QnA Q2A Q2AS 6515 890 801 7818 465 492 4520 5871 5950 1191 6839 10 8,8 16 97 17 88 30 32 30 52 53 56 24 28 24 28 24 28 19 Q3A 4898 669 602 5878 349 369 3398 4414 4474 896 5142 7,5 6,6 12 73 13 66 22 24 22 39 40 42 18 21 18 21 18 21 14 Q4A QnASH 2449 335 301 2939 175 185 1699 2207 2237 448 2571 3,8 3,3 6,0 37 6,5 33 11 12 11 20 20 21 9,0 11 9,0 11 9,0 11 7,0 Q4AR 38 44 44 39 31 31 39 37 37 3,8 3,3 6,0 37 6,5 33 11 12 11 20 20 21 9,0 11 9,0 11 9,0 11 7,0 34 41 33 40 31 37 28 34 28 34 25 29 18 26 30 25 30 24 28 16 Q00J Q00 System Q Q01 Q2 123 2618 111 2491 115 2367 157 3140 17 24 17 23 28 1812 129 2386 113 2146 3,9 3,5 6,2 38 6,2 38 12 12 12 20 21 22 10 11 9,8 11 9,1 11 6,8
Anexo A
Qn(P)H 53 1127 48 1072 49 1019 68 1352 7,2 10 7,2 9,9 12 780 56 1026 49 924 1,7 1,5 2,7 16 2,7 16 5,1 5,2 5,2 8,7 9,0 9,6 4,3 4,7 4,2 4,9 3,9 4,6 2,9
TAN TANP ASIN ASINP ACOS ACOSP ATAN ATANP RAD RADP DEG DEGP SQR SQRP
A 20
Anexo A
Instruccin
Serie QnA Q2A Q2AS 322 218 36 42 Q3A 242 164 27 31 45 45 44 45 20 23 5,4 5,6 38 36 92 90 92 93 8,7 1,2 14 16 9,3 32,4 20,6 9,5 46,7 3206,4 575,1 641,0 591,0 633,3 429,6 280,5 393,6 732,9 738,3 446,7 484,5 458,4 496,7 441,0 Q4A QnASH 121 82 14 16 23 23 22 23 10 12 2,7 2,8 19 18 46 45 46 47 4,4 0,6 6,9 7,8 4,7 16,2 10,3 4,8 23,4 1603,2 287,6 320,5 295,5 316,6 214,8 140,3 196,8 366,5 369,2 223,4 242,3 229,2 248,4 220,5 Q4AR 121 82 14 16 23 23 22 23 10 12 2,7 2,8 19 18 46 45 46 47 4,4 0,6 6,9 7,8 4,7 16,2 10,3 4,8 23,4 1603,2 287,6 320,5 295,5 316,6 214,8 140,3 196,8 366,5 369,2 223,4 242,3 229,2 248,4 220,5 Q00J 30 69 47 50 47 50 28 38 18 41 23 38 37 105 Q00 25 57 39 42 40 42 24 32 15 36 24 27 19 33 31 82
System Q Q01 23 54 36 38 36 38 22 29 14 32 22 24 18 30 29 80 Q2 205 147 13 15 13 13 12 12 10 12 3,0 20 19 79 79 75 80 5,9 9,3 7,9 9,4 4,9 17 11 5,1 691 554 588 582 625 Qn(P)H 88 63 5,5 6,4 5,4 5,4 5,2 5,2 4,5 5,2 1,3 8,6 8,2 34 34 32 34 2,6 4,0 3,4 4,0 2,1 7,3 4,7 2,2 289 260 278 273 295
QDRSET QDRSETP QCDSET QCDSETP DATERD DATERDP DATEWR DATEWRP DATE+ DATE+P DATEDATE-P SECOND SECONDP HOUR HOURP MSG PKEY PSTOP PSTOPP POFF POFFP PSCAN PSCANP PLOW PLOWP WDT WDTP DUTY ZRRDB ZRRDBP ZRWRB ZRWRBP ADRSET ADRSETP KEY ZPUSH ZPUSHP ZPOP ZPOPP EPROMWR EPROMWRP ZCOM READ SREAD WRITE SWRITE SEND RECV REQ ZNFR ZNTO ZNRD ZNWR RFRP
sin incremento de posiciones con incremento de posiciones sin incremento de posiciones con incremento de posiciones
60 60 59 60 27 31
1 caracter 32 caracteres tiempo de lectura sin recepcin
7,2 7,4 51 48 122 120 122 124 12 1,6 19 21 13 43,4 27,6 12,7 62,6 4296,6 770,6 858,9 791,9 848,6 575,7 375,9 527,4 982,1 989,3
MELSECNET/10 MELSECNET (II) MELSECNET/10 MELSECNET (II)
598,6 649,2 614,3 665,6 590,9
A 21
Tiempos de procesamiento (s) Instruccin Procesamiento (Operando) Serie QnA Q2A Q2AS 588,8 Direccin de cabezal de memoria de bfer = 0 (con A68AD) Direccin de cabezal de memoria de bfer = 0 (con A62DA) n=1 n = 16 Arranque terminacin de la ejecucin STRA Tiempo de transferencia Con refrescamiento automtico de la rea comn de memoria 1 palabra 1000 palabras Q3A 439,4 Q4A QnASH 219,7 Q4AR 219,7 22,6 19,4 43,7 407,1 331,4 Q00J 96 440 Q00 80 370 System Q Q01 74 340 Q2 79 176 6,3 19 84 79 58 272 308 69 580 720 860 43 59 530 51 Portador principal de componentes n3 = 1 FROM1 Lectura de memoria de bfer de un mdulo especial2 n3 = 1000 Portador de extensin de componentes Portador principal de componentes Portador de extensin de componentes
Anexo A
Qn(P)H 34 76 2,7 8,2 36 34 25 117 133 29 308 660 730 20 29 500 24
RTOP S.STMODE S.CGMODE S.TRUCK S.SPREF UNIRD TRACE TRACER FWRITE FREAD PLOADP PUNLOADP PSWAPP RBMOV
Tamao de rea = 2 k de palabras (0,5 k de palabras para cada CPU) Tamao de rea = 4 k de palabras (1 k de palabras para cada CPU) n3 = 0 n3 = 1000
COM1
Sin refrescamiento automtico de la rea comn de memoria Lectura de la memoria comn de otra CPU
54
27
540
480
1100 74 126
1050 33 54
S.TO
1
s2 = 1 s2 = 256
En caso que la instruccin se ejecuta simultneamente en varios mdulos de CPU de un sistema ltiple de CPU, se prolonga el tiempo de procesamiento. Esta prolongacin puede calcularse con las siguientes frmulas. En un sistema que se compone exclusivamente de un portador principal de componentes : Prolongacin del tiempo de ejecucin [s] = 0,54 x (Cantidad de direcciones) x (Cantidad de mdulos de CPU) En un sistema que se compone de portadores principales de componentes y de extensin: Prolongacin del tiempo de ejecucin [s] = 1,30 x (Cantidad de direcciones) x (Cantidad de mdulos de CPU) Los tiempos de ejecucin resultan idnticos en los mdulos asignados a la CPU que ejecuta la instruccin, as como en los mdulos asignados a otra CPU.
A 22
Anexo A
Tiempos de procesamiento (s Instruccin Procesamiento (Operando) Q2A 2531 FROM (n1, n2, d, n3) FROMP (n1, n2, d, n3) n3 = 1 2522 45141 n3 = 1000 28552 2601 DFRO (n1, n2, d, n3) DFROP (n1, n2, d, n3) n3 = 1 2572 45431 n3 = 500 28832 2761 TO (n1, n2, d, n3) TOP (n1, n2, d, n3) n3 = 1 254
2
Serie QnA Q3A 217

1
System Q Q4AR 160

1
Q4A QnASH 160

1
Q00J 1253 7403 1303 7453 1203 7353 1303 7403
Q00 1053 6953 1103 6953 1053 6803 1103 6803
Q01 933 6853 1003 6753 923 6453 993 6403
Q2 474 4764 514 4784 484 4794 504 4574
Qn(P)H 224 4374 244 4374 204 4124 234 4164
2102 42861 21272 2211 2142 42711 21292 2171 211

2
1542 41501 20382 1651 1562 40821 20642 1621 154

2
1542 41501 20382 1651 1562 40821 20642 1621 1542 41881 20432 1651 1572 41981 20622
45001 n3 = 1000 28782 2601 n3 = 1 2572 44711 n3 = 500 2819

2
43191 2155 2211 216

2 2
41881 2043 1651 157

2 2
DTO (n1, n2, d, n3) DTOP (n1, n2, d, n3)
43151 2172
2
41981 2062
2
2 Estos tiempos de procesamiento se aplican en caso de utilizacin del portador principal de componentes A38HB/A1S38HB. 3 El tiempo de procesamiento depende del tipo del portador de extensin de componentes, de la cantidad de enchufes y de la cantidad de mdulos instalados. 4
Estos tiempos de procesamiento se aplican en caso de utilizacin del portador principal de componentes A38B/A1S38B y del portador de extensin de componentes.
Estos tiempos de procesamientos se aplican en caso de utilizacin del portador principal de componentes Q312B y del mdulo QJ71C24 en el enchufe 0.
A 23
Anexo A
A.2.2
Tiempos de procesamiento de la serie A de MELSEC

El tiempo de procesamiento de una instruccin depende del mtodo de procesamiento aplicado de las seales de entrada y salida.
Procesamiento directo = k Procesamiento segn esquema de proceso = k k
Tiempos de procesamiento (s) Instruccin Procesamiento (Operando) A AnN,AnS A2A, A2AS A3A
k k
sin X, Y
k
con X, Y
k k
k k
LD LDI AND ANI OR ORI ANB ORB MPS MRD MPP Y M (sin rel interno especial) estado constante estado variable (DESC/CON) estado constante estado variable (DESC/CON) Rel interno especial no ejecutada F ejecutada OUT T indicado Indicacin terminada no ejecutada despus de ejecucin K adicional. con D 66 700 1,3 1,3 15 30 36 1,3 1,3 14 14 K D 28 33 2,3 2,3 1,3 1,3 1,0 1,0 1,0 1,0 37 AnN: 61 AnS: 62 AnN: 633 AnS: 270 1,0 0 11 24 30 1,0 0 0 0 25 30 2,3 2,3 1,0 1,0 37 61 AnN: 633 AnS: 267 1,0 0 11 24 30 1,0 0 0 0 25 30 0,4 0,4 0,4 0,4 0,8 6,6 99 0,4 0,23 4,5 7,7 8,3 0,4 0,27 0,27 0,27 4,2 4,8 0,3 0,3 0,3 0,3 0,6 5,0 74 0,3 0,18 3,3 5,7 6,2 0,3 0,2 0,2 0,2 3,1 3,6 1,3 1,0 1,0 0,2 0,15 Y, M, L, B, F, T, C 1,3 1,0 1,0 0,2 0,15 X 2,3 1,0 2,3 0,2 0,15
Tiempo de ejecucin de la instruccin Procesamiento END ejecutada
Tiempo de ejecucin de la instruccin Procesamiento END ejecutada no ejecutada no contado despus de ejecucin adicional. con C
A 24
Anexo A
k
2,3 2,3 2,3 3,7 41 41
k k
sin X, Y 1,0 1,0 1,0 1,0 1,0 1,0 2,0 32
k
con X, Y 2,3 2,3 2,3 1,0 1,0 1,0 3,0 32 AnN: 3,0 AnS: 3,2 AnN: 638 AnS: 237 2,3 2,3 2,3 1,0 1,0 1,0 3,0 32 3,0 AnN: 477 AnS: 283 3,0 43 3,0 28 3,0 35 61 63 62 59 62 61 3,0 39 3,0 38 44 41 43 39 26 2150 2060 1,0 70 87
k k
0,4 0,4 0,4 0,4 0,4 0,4 0,8 0,8 2,0 99 0,4 0,4 0,4 0,4 0,4 0,4 0,8 0,8 2,0 150 1,4 5,6 1,4 8,4 1,4 4,6 2,2 2,2 2,2 2,2 2,2 2,2 1,4 4,4 1,4 4,4 1,2 1,2 1,2 1,2 0,6 435 285 0,2 3,8
k k
0,3 0,3 0,3 0,3 0,3 0,3 0,6 0,6 1,5 74 0,3 0,3 0,3 0,3 0,3 0,3 0,6 0,6 1,5 112 1,1 4,2 1,1 6,3 1,1 3,5 1,7 1,7 1,7 1,7 1,7 1,7 1,1 3,3 1,1 3,3 0,9 0,9 0,9 0,9 0,45 327 214 0,15 2,9
no ejecutada Y ejecutada estado constante estado variable no ejecutada M, L, S, B SET Rels internos especial es M, B ejecutada estado constante estado variable no ejecutada ejecutada no ejecutada F ejecutada indicado Indicacin terminada no ejecutada Y ejecutada estado constante estado variable (DESC/CON) no ejecutada M, L, S, B ejecutada estado constante estado variable (DESC/CON) no ejecutada ejecutada no ejecutada F ejecutada T, C D, W, A0, A1, V, Z R indicado Indicacin terminada no ejecutada ejecutada no ejecutada ejecutada no ejecutada ejecutada no ejecutada Y PLS PLF M, L, B, F ejecutada no ejecutada ejecutada no ejecutada ejecutada no ejecutada ejecutada no ejecutada ejecutada no ejecutada ejecutada M9084 = DESC M9084 = CON CON DESC CON DESC
3,7 730 2,3 2,3 2,3 3,7 41 41
AnN: 3,0 AnS: 2,7 AnN: 638 AnS: 232 1,0 1,0 1,0 1,0 1,0 1,0 3,0 32
RST
Rel interno especial M, B
3,7 680 3,7 57 3,7 34 3,7 41 65 68 64 64 67 63 3,7 49 3,7 48 85 50 84 49 35 2400 2400 1,3 95
AnN: 3,0 AnS: 3,6 AnN: 477 AnS: 296 3,0 43 3,0 28 3,0 35 59 62 60 59 62 61 3,0 38 3,0 38 43 39 43 39 26 2150 2060 1,0 70
Y SFT SFTP M, L, B, F Y MC M, L, S, B, F MCR FEND END NOP LD=
A 25
Tiempos de procesamiento (s) Instruccin Procesamiento (Operando) A AnN,AnS A2A, A2AS
Anexo A
A3A
k
96 94 98 92 96 96 92 98 100 94 100 96 92 96 100 94 100 238 231 236 235 239 234 238 240 236 244 238 246 238 241 236 243 238 246 72
k k
sin X, Y 61 67 69 60 66 67 60 66 71 61 69 69 59 66 71 61 69 133 124 133 131 129 129 133 131 131 137 127 137 133 131 131 137 127 137 44 62 66 69 60 66 67 60 65 71 61 68 69 60 65 71 61 68 134 125 133 132 129 129 133 131 130 136 128 136 133 131 130 137 128 136 45
k
con X, Y 81 85 86 79 84 84 79 83 88 80 86 86 79 84 88 81 86 119 210 218 217 215 214 219 217 219 222 213 221 219 217 215 222 213 221 59
k k
2,6 2,8 4,1 2,6 2,8 4,1 2,6 2,8 4,1 2,6 2,8 4,1 2,6 2,8 4,1 2,6 2,8 10 5,9 6,3 10 5,9 6,1 9,7 5,8 6,0 9,7 5,8 6,0 9,7 5,8 6,0 9,7 5,8 6,0 2,8
k k
2,0 2,1 3,1 2,0 2,1 3,1 2,0 2,1 3,1 2,0 2,1 3,1 2,0 2,1 3,1 2,0 2,1 7,7 4,4 4,7 7,7 4,4 4,6 7,3 4,4 4,5 7,3 4,4 4,5 7,3 4,4 4,5 7,3 4,4 4,5 2,1
AND= OR= LD<> AND<> OR<> LD> AND> OR> LD<= AND<= OR<= LD< AND< OR< LD>= AND>= OR>= LDD= AND= ORD= LDD<> ANDD<> ORD<> LDD> ANDD> ORD> LDD<= ANDD<= ORD<= LDD< ANDD< ORD< LDD>= ANDD>= ORD>= + (s,d) +P (s,d) + (s1,s2,d) +P (s1,s2,d) - (s,d) -P (s,d) (s1,s2,d) -P (s1,s2,d) D+ (s,d) D+P (s,d) D+ (s1,s2,d) D+P (s1,s2,d) D-(s,d) D-P(s,d)
112
77
77
103
3,2
2,4
74
45
45
59
2,8
2,1
123
79
79
107
3,2
2,4
110
69
69
90
4,0
3,0
140
99
99
246
4,6
3,5
110
69
69
90
4,0
3,0
A 26
Anexo A
k k
sin X, Y
k
con X, Y
k k
k k
D(s1,s2,d) D-P (s1,s2,d) x (s1,s2,d) xP (s1,s2,d) / (s1,s2,d) /P (s1,s2,d) Dx (s1,s2,d) DxP (s1,s2,d) D/ (s1,s2,d) D/P (s1,s2,d) B+ (s,d) B+P (s,d) B+ (s1,s2,d) B+P (s1,s2,d) B- (s,d) B-P (s,d) B(s1,s2,d) B-P (s1,s2,d) DB+ (s,d) DB+P (s,d) DB+ (s1,s2,d) DB+P (s1,s2,d) DB(s,d) DB-P (s,d) DB(s1,s2,d) DB-P (s1,s2,d) Bx (s1, s2, d) BxP (s1, s2, d) B/ (s1, s2, d) B/P (s1, s2, d) DBx (s1, s2, d) DBxP (s1, s2, d) DB/ (s1, s2, d) DB/P (s1,s2,d)
1 2
141
99
99
130
4,6
3,5
135
94
95
168
3,4
2,6
144
102
103
99
11
8,6
429
341
340
370
20
15
289
393
394
412
36
27
210
123
123
183
6,4
4,8
217
129
129
192
6,2
4,7
210
125
125
185
34
25
212
133
133
203
32
23
320
175
176
280
14
11
321
187
186
294
14
11
318
175
175
280
31
23
322
185
186
294
29
22
410
299
300
358
14
11
422
235
236
274
89
67
1158
941
939
1044
11
8,0
998
896
894
954
62
47
con precisin simple con precisin doble
A 27
Anexo A
A3A
k k
sin X, Y
k
con X, Y 38 132 39 54 90 284 284 86 280 86 57 87 57 108
k k
k k
INC INCP DINC DINCP DEC DECP DDEC DDECP BCD BCDP DBCD DBCDP BIN BINP DBIN DBINP NEG NEGP MOV MOVP DMOV DMOVP CML CMLP DCML DCMLP BMOV (s1, s2, n) BMOVP (s1, s2, n) FMOV (s1, s2, n) FMOVP (s1, s2, n) XCH XCHP DXCH DXCHP CJ SCJ JMP EI DI IRET WAND (s, d) WANDP (s, d) WAND (s1, s2, d) WANDP (s1, s2, d) sin asignacin de ndice con asignacin de ndice sin asignacin de ndice con asignacin de ndice
46 66 48 66 110 329 329 104 311 105 72 104 68 130
29 42 31 42 82 219 219 79 215 50 47 67 43 74
29 42 31 42 83 220 220 78 216 49 47 67 43 75
2,0 2,4 2,0 2,4 3,0 13 13 3,0 6,0 8,6 17 20 2,4 3,2
1,5 1,8 1,5 1,8 2,3 9,5 9,5 2,3 4,5 6,5 13 15 1,8 2,4
7498
399
400
7144
1444
1083
1118
229
228
1029
1427
1070
102 170 49 54 50 195 46 249 90
60 107 39 48 71 81 39 38 66 120 60
61 107 39 48 71 81 39 38 66 120 59
84 141
2,8 4,2 6,6 6,6 6,6 6,6 6,6 3,0 3,2 3,4
2,1 3,2 5,0 5,0 5,0 5,0 5,0 2,3 2,4 2,6 2,1
72
2,8
179
96
96
152
7,6
5,7
A 28
Anexo A
k k
sin X, Y
k
con X, Y
k k
k k
DAND (s, d) DANDP (s, d) DAND (s1, s2, d) DANDP (s1, s2, d) WOR (s, d) WORP (s, d) WOR (s1, s2, d) WORP (s1, s2, d) DOR (s, d) DORP (s, d) DOR (s1, s2, d) DORP (s1, s2, d) WXOR (s, d) WXORP (s, d) WXOR (s1, s2, d) WXORP (s1, s2, d) DXOR (s, d) DXORP (s, d) DXOR (s1, s2, d) DXORP (s1, s2, d) WXNR (s, d) WXNRP (s, d) WXNR (s1, s2, d) WXNRP (s1, s2, d) DXNR (s,d) DXNRP (s,d) DXNR (s1,s2,d) DXNRP (s1,s2,d) ROR (n) RORP (n) RCR (n) RCRP (n) n = 3/5 (n = 5 en todas las CPUs de AnN, n = 3 en todas las CPUs con excepcin de AnN) n = 3/5 (n = 5 en todas las CPUs de AnN, n = 3 en todas las CPUs con excepcin de AnN)
276
140
139
240
13
9,5
90
61
60
72
2,8
2,1
176
97
96
152
7,6
5,7
276
140
139
240
13
9,5
91
60
59
72
2,8
2,1
178
97
96
152
7,6
5,7
274
140
139
240
13
9,5
89
64
62
74
3,0
2,3
177
98
96
152
7,8
5,9
277
142
140
241
15
11
66
52
51
51
5,8
4,4
74
59
59
59
6,4
4,8
A 29
Anexo A
A3A
k k
sin X, Y
k
con X, Y
k k
k k
ROL (n) ROLP (n) RCL (n) RCLP (n) DROR (n) DRORP (n) DRCR (n) DRCRP (n) DROL (n) DROLP (n) DRCL (n) DRCLP (n) SFR (s, n) SFRP (s, n) SFL (d, n) SFLP (d, n) BSFR (d, n) BSFRP (d, n) BSFL (d, n) BSFLP (d, n) DSFR (d, n) DSFRP (d, n) DSFL (d, n) DSFLP (d, n) BSET (d, n) BSETP (d, n) BRST (d, n) BRSTP (d, n) SER (s1, s2, d, n) SERP (s1, s2, d, n) SUM SUMP DSUM DSUMP
n = 3/5 (n = 5 en todas las CPUs de AnN, n = 3 en todas las CPUs con excepcin de AnN) n = 3/5 (n = 5 en todas las CPUs de AnN, n = 3 en todas las CPUs con excepcin de AnN) n = 3/5 (n = 5 en todas las CPUs de AnN, n = 3 en todas las CPUs con excepcin de AnN) n = 3/5 (n = 5 en todas las CPUs de AnN, n = 3 en todas las CPUs con excepcin de AnN) n = 3/5 (n = 5 en todas las CPUs de AnN, n = 3 en todas las CPUs con excepcin de AnN) n = 3/5 (n = 5 en todas las CPUs de AnN, n = 3 en todas las CPUs con excepcin de AnN) n = 3/5 (n = 5 en todas las CPUs de AnN, n = 3 en todas las CPUs con excepcin de AnN)
68
54
53
53
5,8
4,4
74
57
57
57
6,4
4,8
97
70
70
69
11
8,3
95
72
72
72
12
9,2
101
70
69
69
10
7,8
98
68
68
68
12
8,7
102
74
72
83
5,0
3,8
n=5
106
74
73
84
4,8
3,6
n=5
145
124
123
124
29
22
n=5
158
134
133
134
28
21
n=5
133
118
116
18,8
14,1
n=5
134
118
17
22
17
n=5
107
90
90
9,6
7,2
n=5
114
97
96
9,6
7,2
n=5
230
200
200
33
25
164 267
115 200
114 199
131 231
15 34
11 25
A 30
Anexo A
k k
sin X, Y
k
con X, Y
k k
k k
DECO (s, d, n) DECOP (s, d, n) ENCO (s, d, n) ENCOP (s, d, n) SEG DIS (s, d, n) DISP (s, d, n) UNI (s, d, n) UNIP (s, d, n) FOR NEXT CALL (pn) CALLP (pn) RET CHG SUB SUBP FIFW FIFWP FIFR FIFRP PR PRC LED LEDC LEDR LEDA LEDB
n=2
249
164
163
216
32
24
n=2
478 170
164 91 154 154 131 131 53 41 74 78 70 78 50 2420 2340 79 85 101 118 226 141 203 265 638 202 211
163 91 153 153 131 131 53 41 74 78 70 78 50 2420 2340 79 85 101 118 226 141 203 265 638 202 211 AnN: 771 AnS: 240
195 155 120
41 6,4 25 25 31 31 5,8 8,0 10 10 10 10 7,0
31 4,8 19 19 24 24 4,4 6,0 7,8 7,8 7,8 7,8 5,3 15 52 56 28 75 106 80 25 943 1877 2815
n=4 n=4 n=4 n=4
180 180 159 159 64 2532
sin asignacin de ndice con asignacin de ndice sin asignacin de ndice con asignacin de ndice
74 74 249
M9084 = DESC M9084 = CON sin asignacin de ndice con asignacin de ndice
8546 90 340 202 170 210 520 170 172
123 134 226 141 203 265 638 202 211
20 69 74 37 100 142 106 33 1257 2503 3753
1 contacto de entrada CHK (Control de errores) 50 contactos de entrada 100 contactos de entrada 150 contactos de entrada CHK (generacin de un Flip Flop) SLT SLTR STRA STRAR STC CLC memoria de operandos memoria de operandos + R
AnN: 3380 AnS: 3905 AnN: 6687 AnS: 7820 AnA: 10137 AnS: 11470 121 8448 24598 29 30 28 28 31 121 8448 24598 29 30 28 28 31
121 8448 24598 29 30 28 28 31
2915 9996 6,6 5,0 5,0 2,4 2,4
2186 7497 5,0 3,8 3,8 1,8 1,8
A 31
Anexo A
A3A
k
140
k k
sin X, Y 120 64 68 190 190 200 446 172 172 176 176 120 64 68 190 190 200 446 172 172 176 176
k
con X, Y 120 64 68 190 190 200 446 172 172 176 176
k k
3,4 5,0 14 42 42 49 89 32 63 68 34
k k
2,6 3,8 11 32 32 37 66 24 47 51 26
ASC WDT WDTP DUTY LRDP (n1, s, d, n2) LWTP (n1, d, s, n2) RFRP (n1, n2, d, n3) RTOP (n1, n2, s, n3) n2 = 1 n2 = 32 n2 = 1 n2 = 32 n3 = 1 n3 = 32 n3 = 1 n3 = 32
Tiempos de procesamiento (s) Instruccin Procesamiento (Operando de serie A) A AnN,AnS A2A, A2AS,A2U A3A, A3U
k +k k
sin X, Y con X, Y 524 2358 529 2109 539 3918 544 1609 sin X, Y 237 5749 244 5669 243 5773 240 5747 439 6609 449 6609 449 6609 454 6609
k k
con X, Y 261 2789 266 1669 266 2117 266 1501 sin X, Y 178 4312 183 4252 182 4330 180 4310
k k
con X, Y 196 2092 199 1252 200 1588 199 1126
FROM (n1, n2, d, n3) FROMP (n1, n2, d, n3) DFRO (n1, n2, d, n3) DFROP (n1, n2, d, n3) TO (n1, n2, d, n3) TOP (n1, n2, d, n3) DTO (n1, n2, d, n3) DTOP (n1, n2, d, n3)
1 2
n3 = 1 n3 = 1000/112 1 n3 = 1 n3 = 500/56 2 n3 = 1 n3 = 1000/112 1 n3 = 1 n3 = 500/56 2
CPUs sin X e Y: n3 = 1000; las dems CPUs con X y Y: n3 = 112 CPUs sin X e Y: n3 = 500; las dems CPUs con X y Y: n3 = 56.
A 32
Anexo A
Comparacin de las CPUs
A.3

En este prafo se indican en una tabla los datos de rendimiento, esto quiere decir, los operandos utilizables, los modos de procesamiento, los rels internos especiales, etc., de las diferentes CPUs (Q, Q4AR, QnA, AnU, AnA, AnN y AnS).
A.3.1
Operandos utilizables
System Q Operandos Q00J, Q00, Q01 Q00J: Q00: Q01: 256 1024 1024 Qn, QnH, QnPH 4096 para Q02(H), Q06H, Q12H, Q12PH, Q25H y Q25PH 8192 1 2048 1 8192 1
Serie Q Q4AR 4096 QnA Q2A: 512 Q2A-S1: 1024 Q3A: 2048 Q4A 4096 AnU-CPU A2U : 512 A2U-S1: 1024 A3U: 2048 A4U : 4096
Serie A AnA-CPU A2A : 512 A2A-S1:1024 A3A: 2048 AnN-CPU A1N: 256 A2N: 512 A2N-S: 1024 A3N: 2048 AnS-CPU A1S: 256 A1S-S1: 512 A2S: 512 A2S-S1: 1024
Cantidad de entradas/salidas
Rels internos Rels internos de rango detentivo Rel interno de pasos Programa de ejecucin AS 2048 1024 1
8192 8192
8192 1 8192 1
256 1048 1
Total 8192
Total 8192
Total 2048
8192 8192 2048 1 2048
01 8192 2048 1 2048 2048 256 256
Rels internos de error Rels internos controlados por flancos Rels internos de enlace Rels internos especiales de enlace Temporizadores Temporizadores remanentes Contador Registro de datos Registro de enlace Registro especial de enlace Entrada de funcin
1024 1
2048 1
2048
2048 1
2048 1 1024 512 1 01 512 1 11136 1 2048 1 1024 1 16 (FX0 a FXF) 16 (FX0 a FXF) 1024
8192 1 2048 1 2048 1 01 1024 1 12288 1 8192 1 2048 1 16 (FX0 a FXF) 16 (FY0 a FYF) 2048
8192 2048 2048 01 1024 12288 8192 2048 16 (FX0 a FXF) 16 (FY0 a FYF) 2048
8192 1 2048 1 2048 1
8192 56
4096 56
1024 56
1024 256 1
Total 2048 01 1024 1 12288 1 8192 1 2048 1 16 (FX0 a FXF) 16 (FY0 a FYF) 2048 1024 8192 8192 56
Total 2048
Total 256 01
1024 6144 4096 56
256 1024 1024 56
256 1 1024 1024
Salida de funcin Rel interno de diagnstico
256
256
256
256
A 33

System Q Operandos Q00J, Q00, Q01 5 (FD0 a FD4) 1024 Qn, QnH, QnPH 16 (FD0 a FD15) 2048 Serie Q Q4AR 16 (FD0 a FD15) 2048 QnA 16 (FD0 a FD15) 2048 AnU-CPU Serie A AnA-CPU AnN-CPU
Anexo A
AnS-CPU
Registro de funcin Registro de diagnstico Operandos de enlace directamente direccionables Operandos directamente direccionables Z V2
256
256
256
256
Denominado con J\
Denominado con J\
Denominado con U\G 10 (Z0 a Z15) 32767 por bloque (R0 a R32767) 1042432 (ZR0 a ZR1042432) 15 300 128 15 4096 256 320 512 16 (Z0 a Z15)
Denominado con U\G 16 (Z0 a Z15) 32767 por bloque (R0 a R32767) 1042432 (ZR0 a ZR1042432) 15 4096 48 320 512 15 4096 48 320 512 32767 por bloque (R0 a R32767) 1042432 (ZR0 a ZR1042432) 16 (Z0 a Z15)
7 (Z, Z1 a Z6) 7 (V, V1 a V6)
7 (Z, Z1 a Z6) 7 (V, V1 a V6)
Regist ro de ndice
1 (Z)
1 (Z)
1 (V)
1 (V)
Registro de archivo
Q00JCPU: 0 Q00- y Q01CPU: 32767
8192 por bloque (R0 a R8191)
01
Acumuladores3 Nesting Puntero Puntero de interrupcin Bloques AS Operandos de transicin AS Constantes decimales Constantes hexadecimales Constantes de nmero de coma flotante Secuencias de caracteres
1 2
2 8 256 32
2 8 256 32
2 8 256 32 K-2147483648 a K2147483647 H0 a HFFFFFFFF
2 8 256 32
K-2147483648 a K2147483647 H0 a HFFFFFFFF E1,17549-38 a E3,40282+38 QnA CPU, ABCD
K-2147483648 a K2147483647 H0 a HFFFFFFFF E1,17549-38 a E3,40282+38
QnA CPU, ABCD 4
QnA CPU, ABCD
La cantidad de direcciones de operandos puede modificarse en los parmetros. La CPU de Q/QnA utiliza V como rel interno de flancos. 3 Las instrucciones que utilizan acumuladores con CPUs de AnN, AnA y AnU, tienen formatos que difieren de las CPUs de Q/QnA. 4 Puede utilizarse en una Q00JCPU, Q00CPU y Q01CPU solamente en combinacin con la instruccin $MOV.
A 34
Anexo A

Modos de procesamiento de entrada/salida
Tipo de CPU Modos de procesamiento de entrada/salida Q Procesamie nto segn el esquema de proceso Instruccin de actualizacin parcial Procesami ento directo de las entradas/ salidas Instrucciones extendidas1 Entradas directamente direccionables Salidas directamente direccionables Procesamiento directo
1
A.3.2
QnA/ QnAR
AnU
AnA
AnN
2
Las instrucciones DOUT, DSET y SRST son instrucciones extendidas para las salidas directamente direccionables. No son instrucciones extendidas para entradas directamente direccionables. La conmutacin entre el procesamiento segn el esquema de proceso y el procesamiento directo, se realiza con el conmutador DIP en una CPU de AnN.
A.3.3
Tipos de datos
Datos aplicados Operando de bit Datos de bit Operando de palabra Q-CPU

QnA/QnARCPU
AnU-CPU
AnA-CPU
AnN-CPU
(se requiere direccionamiento de bit)
Palabra de datos de 16 bits
Operando de bit Operando de palabra Operando de bit Operando de palabra
(determinar cantidad de posiciones)



Palabra de datos de 32 bits


1 2
Nmeros de coma flotante Secuencias de caracteres

1 2
No para Q00JCPU, Q00CPU y Q01CPU Las secuencias de caracteres pueden utilizarse en una Q00JCPU, Q00CPU o Q01CPU solamente en combinacin con una instruccin $MOV.
INDICACIN
Mayores informaciones acerca de este tema se encuentra en el prrafo 3.5 Tipos de datos de estas Instrucciones de Programacin
A 35

A.3.4 Comparacin de temporizadores
Funciones de temporizadores
Nombre Funcin Q-CPU QnA/QnARCPU 100 ms (ajuste previo) Este valor puede ajustarse en los parmetros dentro del rango de 10 a 100 ms. Este valor sirve como factor con el cual se multiplica el valor nominal (TV). Traspaso del valor nominal y activacin (arranque) del temporizador AnU-CPU* AnA-CPU*
Anexo A
AnN/AnS-CPU*
Rango de medicin
(Fijamente ajustado en 100 ms)
Temporizador de velocidad baja
TIMER_M (temporizadores normales/ extendidos)
Programacin TIMER_VALUE_M (GX IEC Developer) (solo temporizadores Traspaso del valor nominal extendidos) Activacin TIMER_START_M (solo temporizadores (arranque) del temporizador extendidos) Programacin (GX Developer) Traspaso del valor nominal y activacin (arranque) del temporizador
OUT Tn Valor nominal
Rango de medicin
10 ms (ajuste previo) Este valor puede ajustarse en los parmetros dentro del rango de 10 a 100 ms. Este valor sirve como factor con el cual se multiplica el valor nominal (TV). Traspaso del valor nominal y activacin (arranque) del temporizador
Fijamente ajustado en 10 ms
Temporizador de velocidad alta
TIMER_M (temporizadores normales/ extendidos)
Programacin TIMER_VALUE_M (GX IEC Developer) (solo temporizadores Traspaso del valor nominal extendidos) TIMER_START_M Activacin (solo temporizadores (arranque) del extendidos) temporizador Programacin (GX Developer) Traspaso del valor nominal y activacin (arranque) del temporizador
OUTH Tn Valor nominal
A 36
Anexo A

Funciones de temporizadores
Nombre
Funcin
Q-CPU QnA/QnARCPU 100 ms (ajuste previo) Este valor puede ajustarse en los parmetros dentro del rango de 10 a 100 ms. Este valor sirve como factor con el cual se multiplica el valor nominal (TV). Traspaso del valor nominal y activacin (arranque) del temporizador
AnU-CPU*
AnA-CPU*
AnN/AnS-CPU*
Rango de medicin
(Fijamente ajustado en 100 ms)
Temporizador remanente de velocidad baja
TIMER_H_M (temporizadores normales/ extendidos)
Programacin TIMER_VALUE_M Traspaso del valor (GX IEC Developer) (solo temporizadores nominal extendidos) TIMER_START_M Activacin (solo temporizadores (arranque) del extendidos) temporizador Programacin (GX Developer) Traspaso del valor nominal y activacin (arranque) del temporizador
OUT STn Valor nominal 10 ms (ajuste previo) Este valor puede ajustarse en los parmetros dentro del rango de 1 a 100 ms. Este valor sirve como factor con el cual se multiplica el valor nominal (TV).
Rango de medicin
Temporizador remanente Temporizador de velocidad alta
TIMER_H_M (temporizadores normales/ extendidos)
Traspaso del valor nominal y activacin (arranque) del temporizador
Programacin TIMER_VALUE_M Traspaso del valor (GX IEC Developer) (solo temporizadores nominal extendidos) TIMER_START_M Activacin (solo temporizadores (arranque) del extendidos) temporizador Programacin (GX Developer) Rango de ajuste del valor nominal Procesamiento del valor nominal 0 Contacto Bobina Direccionamiento indexado Valor nominal Traspaso del valor nominal y activacin (arranque) del temporizador
OUTH STn Valor nominal 1 a 32767 CON inmediato Posible (solo Z0 y Z1 pueden usarse) No posible
1 a 32767
Sin mximo (no emite tiempo) Posible No posible No posible No posible No posible No posible
Valor real
Posible ( Z0 a Z15 pueden utilizarse; Z0 a Posible Z9 con Q00J-, Q00- y Q01CPU) Con ejecucin de la instruccin OUT Tn
Posible
Actualizacin del valor real Contacto CON/DESC Procesamiento
Despus del procesamiento END
La direccin inicial de los diferentes temporizadores debe determinarse en el GX IEC Developeren la ventana de dilogo Temporizador/Rango de contador.
A 37
Anexo A
Componentes funcionales de temporizador en el GX IEC Developer

Tipo de CPU Nombre Componente funcional Q QnA/ QnAR AnU AnA AnN AnS
Temporizador 10 ms
Temporizador 100 ms
Temporizador remantente
Temporizador de velocidad baja
Temporizador de velocidad alta
Temporizador remanente de velocidad alta
Componentes funcionales del temporizador (explicacin)

Trmino en el componente funcional Coil Preset Valueln ValueOut Estado Bobina Valor nominal Valor inicial Valor real Contacto El contacto de salida se conmuta Caso normal: 0 Significado Condicin de activacin para el Denominacin en temporizadores normales TC TValue TN TS Denominacin en temporizadores remanentes STC TValue STN STS
El componente funcional debe denominarse con el nombre de instancia indicado en el cabezal, adems deben asignarse las variables de entrada y salida.
A 38
Anexo A

Indicaciones para la utilizacin de temporizadores En la ejecucin de la instruccin OUT(H) T se actualiza el valor de ajuste del temporizador y se activa o repone la bobina del temporizador. Se activa la bobina del temporizador cuando el valor real del temporizador resulta mayor o igual al valor nominal. En un programa en que se arranca un programa mediante otro temporizador, deben procesarse primero las instrucciones para el temporizador que se arranca posteriormente. Por ejemplo, cuando la bobina de T1 arranca el temporizador T2, se posicionan las instrucciones para TS en el programa antes de las instrucciones para T1. De esta forma se evita que se activan todas las bobinas de temporizador en el mismo ciclo. Esto se aplica cuando en caso de temporizadores rpidos, el valor nominal resulta menor al tiempo de ciclo o bien en caso de temporizadores lentos se ajusta el valor nominal en 1 y las instrucciones del segundo temporizador se procesan despus del temporizador que arranca.
A.3.5
Comparacin de contadores
Funciones de contadores
Tipo de CPU Funcin Q Traspaso del valor nominal y activacin (arranque) del contador Traspaso del valor nominal Activacin (arranque) del contador Traspaso del valor nominal y activacin (arranque) del contador QnA/ QnAR AnU AnA AnN AnS
Counter_M Programacin (GX IEC Developer)
Counter_Start_M Counter_Value_M
Programacin (GX Developer)
OUT Cn Valor nominal
Contacto Bobina Direccionamiento indexado Valor nominal Valor real Actualizacin del valor real Contacto CON/DESC Procesamiento
Posible (solo Z0 y Z1 pueden usarse) Posible (solo Z0 y Z1 pueden usarse) No posible Posible ( Z0 a Z15 pueden utilizarse; Z0 a Z9 con Q00J-, Q00y Q01CPU) Con ejecucin de la instruccin OUT Cn
Posible Posible No posible Posible
No posible No posible No posible Posible
Despus del procesamiento END
A 39
Anexo A
Componentes funcionales de contadores

Tipo de CPU Nombre Componente funcional Q QnA/ QnAR AnU AnA AnN AnS
Contador
Componentes funcionales del contador (explicacin)

Trmino en el componente funcional Coil Preset Valueln ValueOut Bobina Valor nominal Valor inicial Valor real El contacto de salida se conmuta despus de ejecutar el componente funcional. Caso normal: 0 Significado Condicin de activacin para proceso de contador Denominacin de contador
CC CValue CN
Estado
Contacto
CS
A.3.6
Comparacin de las instrucciones de pantalla
Instruccin
Q-CPU
QnA/QnAR-CPU
AnU-CPU
AnA-CPU
AnN-CPU
AnS-CPU
PR1
Sin activacin de SM701: Emisin hasta alcanzar el valor 00H Activacin de SM701: Emisin de 16 caracteres Sin activacin de SM701: Emisin de comentario de 32 caracteres
Sin activacin de M9049: Emisin hasta alcanzar el valor de 00H Activacin de M9049: Emisin de 16 caracteres
PRC1
Emisin de comentario de 16 caracteres Activacin de SM701: Emisin de 16 caracteres de valor superior

1
A 40
Anexo A

Comandos de Serie Q y System Q equivalentes a la Serie A de MELSEC
Ya que la CPU de Q/QnA no utiliza acumuladores (A0, A1), se modific el formato de las instrucciones de CPUs de AnU, AnN y AnN, las cuales utilizan acumuladores.
A.3.7
Q-CPU / QnA-CPU Funcin Formato de instruccin ROR (d, n) Rotacin de 16 bits hacia la derecha RCR (d, n) ROL (d, n) Rotacin de 16 bits hacia la izquierda RCL (d, n) Observacin d: Datos de rotacin d: Datos de rotacin SM700 se utiliza como Carry-Flag d: Datos de rotacin d: Datos de rotacin SM700 se utiliza como Carry-Flag d: Datos de rotacin d: Datos de rotacin SM700 se utiliza como Carry-Flag d: Datos de rotacin d: Datos de rotacin SM700 se utiliza como Carry-Flag El resultado de bsqueda se almacena en los operandos indicados en D a D+1. El resultado de bsqueda se almacena en los operandos indicados en D a D+1. El resultado de control se almacena en el operando indicado en d. El resultado de control se almacena en el operando indicado en d. Instruccin extendida se agreg ROR (n) RCR (n) ROL (n) RCL (n)
AnU-CPU / AnA-CPU / AnN-CPU Formato de instruccin Observacin Datos de rotacin activados en A0 Datos de rotacin activados en A0 M9012 se utiliza como Carry-Flag Datos de rotacin activados en A0 Datos de rotacin activados en A0 M9012 se utiliza como Carry-Flag Datos de rotacin activados en A0 y A1 Datos de rotacin activados en A0 y A1 M9012 se utiliza como Carry-Flag Datos de rotacin activados en A0 y A1 Datos de rotacin activados en A0 y A1 M9012 se utiliza como Carry-Flag El resultado de bsqueda se almacena en A0 y A1 El resultado de bsqueda se almacena en A0 y A1 M9012 se utiliza como Carry-Flag El resultado de control se almacena en A0 El resultado de control se almacena en A0
DROR (d, n) Rotacin de 32 bits hacia la derecha DRCR (d, n)
DROR (n)
DRCR (n)
DROL (d, n) Rotacin de 32 bits hacia la izquierda DRCL (d, n)
DROL (n)
DRCL (n)
Bsqueda de datos de 16 bits
SER (s1, s2, d, n)
SER (s1, s2, n)
Bsqueda de datos de 32 bits
DSER (s1, s2, d, n)
DSER (s1, s2, n)
Control de bits de datos de 16 bits
SUM (s, d)
SUM (s)
Control de bits de datos de 32 bits
DSUM (s, d)
DSUM (s)
Actualizacin parcial 8 Zeichen Conversin ASCII Activacin del Carry-Flag Reposicin del Carry-Flag
RFS (s, n) $MOV (s, d) SET (SM700)
SEG (d, n) ASC (d)
Solo con activacin de M9052
Sin instruccin extendida
STC
RST (SM700)
Sin instruccin extendida
CLC P255: Identificacin de la instruccin END
Salto al fin de programa Instruccin CHK1
GOEND CHKST CHK

1
Instruccin extendida se agreg
CJ (P255) CJ (Pn) CHK (P255)
Instruccin CHKST se agreg
A 41

A.3.8 System Q
Anexo A
Comparacin entre las CPUs de QnA/Q2AS y las CPUs del MELSEC
Las siguientes instrucciones para una CPU de Q del MELSEC System Q son nuevas en comparacin con una CPU de QnA/Q2AS de MELSEC.
Funcin Lectura de informaciones de mdulo Activacin del trace Reposicin del trace Escritura de datos en un archivo Lectura de datos de un archivo Carga del programa de una tarjeta de memoria Eliminacin del programa Eliminar el programa y cargar el programa de una tarjeta de memoria Transferencia de bloques de datos binarios Escribir en la rea comn de memoria (solo CPU de Q02, Q02H, Q06H, Q12H y Q025H a partir de la versin B) Instruccin UNIRD TRACE TRACER S.FWRITE S.FREAD PLOAD PUNLOAD PSWAP PBMOV S.TO
Las instrucciones que se indican en la siguiente tabla, ya no existen en una CPU del System Q.
Funcin Escritura de datos en un registro EEPROM Activacin de la supervisin de exploracin (Sampling Trace) (puede reemplazarse por TRACE) Reposicin de la supervisin de exploracin (Sampling Trace) (puede reemplazarse por TRACER) Activacin del rango detentivo Reposicin del rango detentivo Activacin de la supervisin del programa (Program Trace) Reposicin de la supervisin de programa (Program Trace) Ejecucin de la supervisin de programa (Program Trace) Emisin de caracteres ASCII en la pantalla LED Emisin de comentarios en la pantalla LED Instruccin EROMWR STRA
STRAR SLT SLTR PTRA PTRAR PTRAEXE PTRAEXEP LED LEDC
A 42
Anexo A
En las siguientes instrucciones deben observarse algunas diferencias que se aplican en el caso de la utilizacin de programas de una CPU de QnA/Q2AS para una CPU del MELSEC System Q.
Funcin Activacin de salidas, activacin/reposicin de un operando (solo interno) Lectura de comentarios Emisin ASCII Eliminacin de la indicacin Conversin BIN Conversin BIN Lectura de datos de reloj Escritura de datos de reloj Esquemas de bits de las condiciones de ejecucin de programas de interrupcin Instruccin de actualizacin para datos de red e interfaz Actualizacin de datos de red Lectura de informaciones de routing Escritura de informaciones de routing Ajuste de la regulacin PID Regulacin PID Contador incrementador/decrementador de 1 fase Contador incrementador/decrementador de 2 fases Contador de impulsos Salida de impulso con cantidad ajustable de impulsos Modulacin de duracin de impulsos Instruccin OUT, SET, RST COMRD PRC LEDR BIN DBIN DATERD DATEWR IMASK COM ZCOM RTREAD RTWRITE PIDINT PIDCONT UDCNT1 UDCNT2 SPD PLSY PWM
INDICACIONES
Cuando un programa de una CPU de QnA que accedi a mdulos especiales, se convierte en un programa para una CPU del System Q, deben observarse los siguientes puntos:
Los mdulos de CPU del System Q no son compatibles en el modo Q con los mdulos especiales y los mdulos de red de la serie A/AnS. Los programas deben modificarse utilizando las instrucciones FROM y TO en caso de continuar utilizando estos mdulos. En caso de reemplazar los mdulos de la serie QnA, Q2AS, A o AnS con mdulos especiales del System Q, pueden seguir utilizndose determinadas instrucciones. Mayores informaciones se encuentran en los manuales de los respectivos mdulos especiales.
A 43
Vista sinptica de los rels internos especiales
Anexo A
A.4
A.4.1 Listado de los rels internos de diagnstico (MELSEC Q-Serie y MELSEC System Q)
Los rels internos de diagnstico (SM) son rels internos cuya aplicacin se define el PLC. Debido a este motivo no pueden utilizarse al igual que rels internos en programas de ejecucin. Sin embargo, pueden activarse y desactivarse para fines de control de la CPU. INDICACIONES
Los rels internos de diagnstico SM1200 a SM1255 se utilizan en una CPU de QnA. En una CPU de Q no se ocupan estos rels internos. Los rels internos de diagnstico se reservan a partir de SM 1500 para la CPU de Q4AR En esta tabla se explican las entradas para las tablas listadas en las siguientes pginas.
Ttulo de tabla Direccin Nombre Significado Descripcin
Significado

Indica la direccin del rel interno de diagnstico. Indica el nombre del rel interno de diagnstico. Explicacin breve del significado del rel interno de diagnstico.
Contiene
informaciones detalladas acerca del significado del rel interno de diagnstico. Explica si el rel interno de diagnstico ha sido activado por el sistema o por el usuario. <Activado de> S : Activado por el sistema B : Activado por el usuario (en el programa de ejecucin o el modo de control de un equipo perifrico) S/B : Activado por el sistema y el usuario
Activado de (en caso de activacin)
Se indica solamente en caso que el ajuste ha sido ejecutado por el sistema. <En caso de activacin> Procesamiento END : Se activa al final de cada procesamiento END Inicializacin : Se activa solamente durante la inicializacin (en la activacin de la fuente de alimentacin o en la conmutacin de la CPU del modo STOP al modo RUN) Modificacin del estado : Se activa solamente despus de presentarse una modificacin del estado Error : Se activa solamente despus de presentarse un error Instruccin de ejecucin : Se activa cuando se ejecuta la instruccin Solicitud : Se activa solamente cuando est pendiente una solicitud de usuario (con SM, etc.)
Indica el rel interno de diagnstico M9 [ ] [ ] [ ] correspondiente a la CPU de A. (Modificacin y modo de escritura en caso de modificaciones de contenido.) Se identifica con Nuevo cuando se agreg la CPU de Q nuevamente.
A-CPU M9[ ] [ ] [ ]
Vlido para:
Indica la CPU para la cual est disponible este rel interno especial. : Vlido para todos los tipos de CPU Q-CPU: Vlido solamente para todos los mdulos de CPU del System Q QnA: Vlido para todas las CPUs de la serie QnA y las CPUs de Q2AS Tipo de CPU: Vlido solamente para esta CPU (p. ej. CPU de Q4AR) Rem Vlido para mdulos descentralizados de entrada/salida del MELSECNET/H
A 44
Anexo A
(1) Informaciones para el diagnstico de errores

Direccin Nombre Significado Descripcin Activado de (en caso de activacin) A-CPU M9[ ] [ ] [ ] Vlido para:
SM0
Error de diagnstico
DESC: Sin error CON: Error
Se conmuta a CON cuando el resultado de diagnstico indica un error (incl. los diagnsticos externos). El rel interno se mantiene activado despus de eliminar el error.
S (Error)
Nuevo
SM1
Error de autodiagnstico
DESC: Sin reconocim. de error con el autodiagnstico CON: Error DESC: Sin informaciones generales de error CON: Informaciones generales de error DESC: Sin informaciones especiales de error CON: Informaciones especiales de error DESC CON: Eliminar un error
Se conmuta a CON cuando el resultado de autodiagnstico indica un error. El rel interno se mantiene activado despus de eliminar el error.
S (Error)
M9008
SM5
Informacin Informaciones de error
Se conmuta a CON con el SM0 activado y en caso de disponibilidad de informaciones generales de error.
S (Error)
Nuevo
Rem
SM16
Informacin especial de error
Se conmuta a CON con el SM0 activado y en caso de disponibilidad de informaciones especiales de error.
S (Error)
Nuevo
SM50
Reposicin de error
Se repone un error. B Mayores informaciones se encuentran en el prrafo 5.3.6. La tensin de la batera de bfer de la CPU o de la tarjeta de memoria baj por debajo de su valor mnimo. Nuevo
SM51
Tensin baja de batera (rel interno de rango detentivo)
DESC: Normal CON: Tensin bajada
El rel interno se mantiene activado despus del reemplazo de la batera. El estado del rel interno resulta idntico con el BAT. ALARM LED.
S (Error)
M9007
SM52
Tensin baja de batera
La tensin de la batera de bfer baj por debajo de su valor mnimo. El rel interno se repone despus del reemplazo de la batera. La tensin de entrada de la fuente de alimentacin de corriente alterna cay durante menos de 20 ms. La reposicin se realiza mediante una desactivacin y nueva activacin de la tensin de alimentacin.
S (Error)
M9006
SM53
Cada de tensin en tensin de alimentacin
La tensin de entrada de la fuente de alimentacin con entrada para corriente continua cay durante menos de 10 ms. La reposicin se realiza mediante una desactivacin y nueva activacin de la tensin de alimentacin. La tensin de entrada de la fuente de alimentacin con entrada para corriente continua cay durante menos de 1 ms. La reposicin se realiza mediante una desactivacin y nueva activacin de la tensin de alimentacin. Se activa el rel interno cuando se present un error de enlace en un mdulo AJ71PT32 (S3) instalado. El rel interno se mantiene activado despus de la eliminacin del fallo. El rel interno se activa al presentarse un error de procesamiento. El rel interno se mantiene activado despus de la eliminacin del fallo.
S (Error)
M9005
Q-CPU
QnACPU
SM54
Error en el MELSECNET/ MINI
DESC: Normal CON: Error
S (Error)
M9004
QnACPU
SM56
Error de procesamiento
DESC: Normal CON: Errores de procesamiento
S (Error)
M9011
A 45

Direccin Nombre Significado Descripcin Activado de (en caso de activacin)
Anexo A
A-CPU M9[ ] [ ] [ ]
Vlido para:
SM60
Fusible defectuoso
DESC: Normal CON: Mdulo con fusible defectuoso
El rel interno se activa cuando se reconoce un fusible defectuoso en uno de los mdulos de salida. El rel interno se mantiene activado despus de volver al estado normal. El estado actual de los mdulos de entrada/salida difiere de la informacin registrada despus de la activacin de la tensin de alimentacin. La comparacin de los mdulos de entrada/salida se ejecuta tambin en una estacin remota.
S (Error)
M9000
Rem
SM61
Error de comparacin de mdulos de entrada/salida Identificacin del rel interno de error Error reconocido mediante instruccin CHK
DESC: Normal CON: Error de comparacin
S (Error)
M9002
SM62
DESC: Sin identificacin CON: Identificacin
Se activa cuando se activ solamente un rel interno de error F.
S (Ejecucin de instruccin) S (Ejecucin de instruccin)
M9009
SM80
Se activa cuando se reconoci un error con una instruccin CHK. El rel interno se mantiene activado despus de la eliminacin del error. Corresponde a SD90 Corresponde a SD91
Nuevo
SM90 SM91 SM92 SM93 SM94 SM95 SM96 SM97 SM98 SM99 DESC: Comunicacin serial no se utiliza CON: Comunicacin serial se utiliza DESC: Protocolo para dispositivos de programacin CON: Protocolo MC Arranque del WDT (temporizador de vigilancia) para la supervisin de las transiciones (Solo activo cuando existe un programa AS)
M9108 M9109 M9110 El rel interno se activa cuando se inici la medicin con el WDT. Junto con la reposicin del rel interno se repone tambin el WDT.) M9111 M9112 B M9113 M9114 Nuevo Nuevo Nuevo Q-CPU con excepci n de CPU de Q00J, Q00 y Q01 CPU de QnA,
Corresponde a SD92 DESC: Sin arranque (WDT se repone) CON: Arranque (WDT se arranca) Corresponde a SD93 Corresponde a SD94 Corresponde a SD95 Corresponde a SD96 Corresponde a SD97 Corresponde a SD98 Corresponde a SD99
SM100
Utilizacin de la comunicacin serial.
El rel interno indica si se seleccion la comunicacin serial en los ajustes de sistema.
S (Inicializacin)
Nuevo
SM101
Protocolo utilizado en la comunicacin serial
Este rel interno indica con qu protocolo se ejecuta la comunicacin serial.
S (En la comunicacin serial)
Nuevo
SM110
Protocolo defectuoso
Se activa al intentar el reemplazo de datos a travs de una interfaz serial con un protocolo equivocado. Se mantiene activado incluso cuando se comunica posteriormente con el protocolo correcto. Se activa cuando el tipo realmente utilizado de comunicacin serial diverge de los ajustes.
S (Error)
Nuevo
CPU de Q00J, Q00 y Q01
SM111
Estado de comunicacin
Se mantiene activado incluso cuando se comunica posteriormente con el tipo de servicio correcto despus de la emisin de este mensaje de error. En la conmutacin de DESC a CON se eliminan el SM110, SM111, SD110 y SD111.
S (Error)
Nuevo
SM112
Eliminar informaciones de error
CON: Eliminar el rel interno y registro de diagnstico
Nuevo
A 46
Anexo A

Direccin
Nombre
Significado
Descripcin
Activado de (en caso de activacin) S (Error) S (Error) S (Error)
A-CPU M9[ ] [ ] [ ] Nuevo
Vlido para:
SM113
Exceso de datos
DESC: Sin error CON: Error DESC: Sin error CON: Error DESC: Sin error CON: Error
Este rel interno se activa al presentarse un exceso de datos en la comunicacin serial. El rel interno activado indica un error de paridad en la comunicacin serial. Este rel interno se activa al presentarse un error en la trama de datos en la comunicacin serial.
SM114
Error de paridad
Nuevo
SM115
Error de trama
Nuevo
(2) Informaciones de sistema

SM202
Comando LED DESC
DESC CON : LED DESC
Los LEDs que corresponden a los bits de SD202, se apagan en la conmutacin de DESC a CON.
Nuevo
con excepcin de CPU de Q00J, Q00 y Q01
SM203
Identificacin del estado STOP Identificacin del modo Pausa
Estado STOP
Se activa cuando la CPU se detiene.
S (modificacin del estado) S (modificacin del estado)
M9042
SM204
Estado Pausa
Se activa cuando la CPU se encuentra en el modo Pausa.
M9041
SM205
Identificacin del modo STEP-RUN
Modo STEP-RUN
Se activa cuando la CPU se encuentra en el modo STEPRUN.
S (modificacin del estado)
M9054
Condicin de ejecucin en estado Pausa SM206 Estado de la prueba de operando
DESC: No posible CON: Posible DESC: Prueba de operando no se ejecut todava CON: Prueba de operando se ejecut DESC: Sin procesamiento CON: Solicitud
La CPU conmuta al modo PAUSE cuando estn activados el contacto remoto PAUSE y el rel interno.
M9040
Este rel interno indica el estado de la prueba de operando que puede realizarse con el software de programacin.
S (solicitud)
Nuevo
CPU de Q00J, Q00 y Q01 Rem
SM210
Solicitud de activacin para datos de reloj
Con el rel interno activado, se almacenan los datos de reloj despus de la ejecucin de la instruccin END en los registros SD210 a SD213 y se transfieren al reloj. El rel interno est activado cuando se encuentra un error en los valores de los datos de reloj que se almacenaron en SD210 a SD213. Sin error alguno, el rel interno no se activa. Se leen los datos de reloj de los registros SD210 a SD213 y se emiten a la CPU con mes, da, hora, minuto y segundo mediante la indicacin de LED. (posible solo con CPUs de Q3A y Q4A) En caso de un rel interno activado, se leen los datos de reloj en los registros SD210 a SD213 como valores BCD.
M9025
SM211
Error en datos de reloj
S (solicitud)
M9026
SM212
Indicacin de datos de reloj
DESC: Sin procesamiento CON: Indicacin
M9027
CPUs de Q3A, Q4A y Q4AR

Rem
SM213
Solicitud de lectura para datos de reloj
DESC: Sin procesamiento CON: Solicitud
M9028
A 47

Direccin Nombre Significado Descripcin Activado de (en caso de activacin) S (modificacin del estado)
Anexo A
A-CPU M9[ ] [ ] [ ]
Vlido para:
SM240
Rel interno de reset CPU 1
DESC: Sin Reset CON: Reset en CPU 1 ejecutado
Este rel interno se activa en la reposicin de la CPU 1 o en el retiro de la CPU del portador de componente. Tambin se reponen las dems CPUs del sistema de CPU mltiple. Este rel interno se activa en la reposicin de la CPU 2 o en el retiro de la CPU del portador de componente. En las dems CPUs del sistema de CPU mltiple se emite el mensaje de error MULTI CPU DOWN (cdigo de error 7000) . Este rel interno se activa en la reposicin de la CPU 3 o en el retiro de la CPU del portador de componente. En las dems CPUs del sistema de CPU mltiple se emite el mensaje de error MULTI CPU DOWN (cdigo de error 7000) . Este rel interno se activa en la reposicin de la CPU 4 o en el retiro de la CPU del portador de componente. En las dems CPUs del sistema de CPU mltiple se emite el mensaje de error MULTI CPU DOWN (cdigo de error 7000) .
Nuevo
SM241
Nuevo
SM242
Nuevo CPUs de Q02, Q02H, Q06H, Q12H y Q25H a partir de vers. B
SM243
Nuevo
SM244
Rel interno de error CPU 1
DESC: Sin error CON: Error en CPU 1, que detiene la CPU DESC: Sin error CON: Error en CPU 2, que detiene la CPU DESC: Sin error CON: Error en CPU 3, que detiene la CPU DESC: Sin error CON: Error en CPU 4, que detiene la CPU
S (modificacin del estado) S El rel interno activado indica que se present un error (modificacin del estado) que detuvo la CPU. El rel interno se repone en estado libre de errores o bien S en caso de un error que no genera una detencin (STOP). (modificacin del estado) S (modificacin del estado)
Nuevo
SM245
Nuevo
SM246
Nuevo
SM247
Nuevo
SM250
Lectura de entradas/ salidas mx. cargadas
DESC: Sin procesamiento CON: Lectura
Este rel interno se activa cuando se lee la cantidad mx. de entradas/salidas cargadas en el registro SD250.
Nuevo
con excepcin de CPUs de Q00J, Q00 y Q01Rem
SM251
Identificacin de modificacin de mdulos de entrada/salida
DESC: Sin modificaciones CON: Modificacin
Despus de la definicin de una direccin cabezal para un determinado mdulo de entrada/salida en el registro SD251 puede conmutarse este mdulo al estado online mediante la activacin del SD251 (slo un mdulo por ejecucin). Una modificacin del estado de servicio de un mdulo de entrada/salida puede ejecutarse con el SD251 incluso durante el servicio de prueba mediante un dispositivo de programacin o bien en el estado STOP de la CPU. El estado de servicio de la CPU no debe modificarse hasta la terminacin completa de la conmutacin al modo online del mdulo de entrada/salida. Se activa cuando se permite el intercambio de entrada/ salida.
B (Procesamiento END)
M9054
CPUs de Q2A(S1), Q3A, Q4A y Q4AR
SM252
Intercambio de entrada/ salida permitido
DESC: Intercambio bloqueado CON: Intercambio posible DESC: Refrescamiento slo para 1a estacin CON: Refrescamiento para todas las estaciones
S (Procesamiento END)
Nuevo
SM254
Instruccin para el refrescamiento de todas las estaciones
Vlido para refrescamiento por lote y ciclo lento. Este rel interno se activa cuando el refrescamiento debe ejecutarse para todas las estaciones.
Nuevo
Q-CPU con excepcin de CPU de Q00J, Q00 y Q01
A 48
Anexo A

Direccin
Nombre
Significado
Descripcin
A-CPU M9[ ] [ ] [ ]
Vlido para:
SM255 MELSECNET/10 Informaciones de mdulo 1
DESC: Red en orden de servicio CON: Red standby DESC: Lee CON: No lee DESC: Escribe CON: No escribe DESC: Red en orden de servicio CON: Red standby DESC: Lee CON: No lee DESC: Escribe CON: No escribe DESC: Red en orden de servicio CON: Red standby DESC: Lee CON: No lee DESC: Escribe CON: No escribe DESC: Red en orden de servicio CON: Red standby DESC: Lee CON: No lee DESC: Escribe CON: No escribe
Se activa en una red en modo standby. (En caso de no haber aplicado una definicin entre standby y activo, se basa en el ajuste por defecto activo.) Para la actualizacin entre el mdulo de enlace y la CPU (B, W, etc.) se indica si se lee del mdulo de enlace. Para la actualizacin entre la CPU y el mdulo de enlace (B, W, etc.) se indica si se escribe en el mdulo de enlace. Se activa en una red en modo standby. (En caso de no haber aplicado una definicin entre los modos standby y activo, se ajusta por defecto el modo activo.) Para la actualizacin entre el mdulo de enlace y la CPU (B, W, etc.) se indica si se lee del mdulo de enlace. Para la actualizacin entre la CPU y el mdulo de enlace (B, W, etc.) se indica si se escribe en el mdulo de enlace. Se activa en una red en modo standby. (En caso de no haber aplicado una definicin entre standby y activo, se basa en el ajuste por defecto activo.) Para la actualizacin entre el mdulo de enlace y la CPU (B, W, etc.) se indica si se lee del mdulo de enlace. Para la actualizacin entre la CPU y el mdulo de enlace (B, W, etc.) se indica si se escribe en el mdulo de enlace. Se activa en una red en modo standby. (En caso de no haber aplicado una definicin entre los modos standby y activo, se ajusta por defecto el modo activo.) Para la actualizacin entre el mdulo de enlace y la CPU (B, W, etc.) se indica si se lee del mdulo de enlace. Para la actualizacin entre la CPU y el mdulo de enlace (B, W, etc.) se indica si se escribe en el mdulo de enlace.
S (Inicializacin)
Nuevo
SM256
Nuevo
SM257
Nuevo
S (Inicializacin)
Nuevo
SM261
Nuevo
SM262
Nuevo
S (Inicializacin)
Nuevo
SM266
Nuevo
SM267
Nuevo
S (Inicializacin)
Nuevo
SM271
Nuevo
SM272
Nuevo Q-CPU con excepcin de CPU de Q00J, Q00 y Q01
Se activa cuando se detect un error de enlace CC en un QJ61QBT11 instalado. Se repone al restablecer el estado normal de servicio. SM280 Error de enlace CC DESC: Normal CON: Error Se activa cuando se detect un error de enlace CC en un A1(1S)J61QBT11 instalado. Se mantiene activado al restablecer el estado normal de servicio. Con un rel interno activado, se retarda la ejecucin de la instruccin END por el tiempo ingresado en SD315 en caso de no ejecutarse una comunicacin. El tiempo de ciclo se extiende correspondientemente. En el rel interno repuesto se ejecuta inmediatamente la instruccin END en caso de no ejecutarse una comunicacin.
S (modificacin de estado)
Nuevo
S (Error)
Nuevo
QnA-CPU
SM315
Habilitacin del tiempo reservado para comunicacin
DESC: Sin retardo CON: Con retardo
Nuevo
A 49

Anexo A
A-CPU M9[ ] [ ] [ ]
Vlido para:
SM320
Programa de la lengua de ejecucin disponible
DESC: Programa de la lengua de ejecucin no disponible CON: Programa de la lengua de ejecucin disponible
Se activa cuando un programa de la lengua de ejecucin est correctamente registrado; no se activa cuando no est registrado. No se activa cuando no est correcta la instruccin extendida de la lengua de ejecucin. El valor de inicializacin se ajusta en el mismo valor como el SM900. (Se ajusta automticamente cuando est disponible un programa de la lengua de ejecucin.) No se ejecuta el programa de la lengua de ejecucin cuando el rel interno delante del procesamiento de programa est desactivado (DESC). Cuando el rel interno se conmuta posteriormente de DESC a CON, se arranca el programa de la lengua de ejecucin. Cuando el rel interno se conmuta posteriormente de CON a DESC, se detiene el programa de la lengua de ejecucin. El valor inicial se ajusta en CON o DESC en funcin de los parmetros. Cuando el rel interno est desactivado (DESC), se reponen todos los estados de ejecucin a partir del momento en el cual se detuvo el programa de la lengua de ejecucin; as mismo se arrancan a partir del paso de inicializacin ejecutado por la solicitud de arranque. Cuando el rel interno est activado (CON), se arranca el programa nuevamente en el punto en el cual estuvo activo en el momento de la parada. (CON se posibilita exclusivamente cuando se ajust en los parmetros la opcin de rearranque del programa.) SM902 no est automticamente previsto como latch (detentivo) Cuando no se activa esta opcin, se procesa una transicin disponible en cada ciclo. Cuando el rel interno est activado, se procesan todas las transiciones continuas en cada ciclo. Para diferenciar cada uno de los bloques, el bit de una transicin continua de un bloque obtiene una prioridad. (Se controla la diferenciacin antes del arranque de un bloque.) Se activa un rel interno en la ejecucin de una transicin continua y vlida. Se repone al terminar la ejecucin. En estado normal se activa el rel interno cuando la transicin no resulta vlida. En una parada de bloque se emite el paso activo de procesamiento. Con DESC se reponen todas las salidas. Con CON se mantienen todas las salidas. Con este rel interno se selecciona el comportamiento de las salidas despus de haber modificado un programa AS existente y haber arrancado la CPU. Con este rel interno se selecciona si se mantiene el estado de las salidas al ejecutarse el ltimo paso de programa. Al no activar este rel interno, se reponen todas las salidas. En caso de un rel interno activado se mantiene el estado de las salidas. Asncrono: Se continua el procesamiento de las instrucciones para un programa con ejecucin lenta durante el tiempo disponible en el ciclo. Sincrono: En el siguiente ciclo se inician las instrucciones para un programa con ejecucin lenta, incluso cuando an hay suficiente tiempo disponible.
S (Inicializacin)
M9100
SM321
Arranque/Parada del programa de la lengua de ejecucin
DESC: Programa de la lengua de ejecucin se detiene CON: Programa de la lengua de ejecucin arranca
S/B (Inicializacin)
M9101 Formato modificado
SM322
Estado de arranque del programa de la lengua de ejecucin
DESC: Arranque inicial CON: Rearranque
S/B Inicializacin)
SM323
Disposicin/falta de disposicin de transiciones continuas en el bloque completo
DESC: Transicin invlida CON: Transicin vlida
M9103
SM324
Identificacin de prevencin de una transicin continua
DESC: Con transicin ejecutada CON: No se ejecuta ninguna transicin
S (Ejecucin de instruccin)
M9104
SM325
Modo de emisin en parada de bloque
DESC: DESC CON: Se mantiene
M9196
SM326
Modo de emisin para programa AS
DESC: Eliminar salidas CON: Mantener estados
Nuevo
SM327
Modo de emisin en la ejecucin de la instruccin END
DESC: DESC CON: Se mantiene
S (Inicializacin) B
Nuevo
SM330
Modo de servicio para programas con ejecucin lenta
DESC: Asncrono CON: Sincrono
B (Procesamiento END)
Nuevo
A 50
Anexo A

(3) Reloj de sistema y contadores
Direccin
Nombre
Significado CON
Descripcin
Activado de (en caso de activacin) S (Procesamiento END)
A-CPU M9[ ] [ ] [ ]
Vlido para:
SM400
Siempre CON DESC CON
Este rel interno especial est siempre activado (CON).
M9036
Este rel interno especial est siempre repuesto (DESC).
SM401
Siempre DESC DESC Despus de la activacin de RUN se activa (CON) el programa durante un ciclo de programa. Este procedimiento puede utilizarse solamente por programas que se ejecutan una vez por ciclo de programa. Despus de la activacin de RUN se desactiva (DESC) el programa durante un ciclo de programa. Este procedimiento puede utilizarse solamente por programas que se ejecutan una vez por ciclo de programa. Despus de la activacin de RUN se activa (CON) el programa durante un ciclo de programa. Este contacto puede utilizarse solamente por programas que dominan la ejecucin lenta de programas. Despus de la activacin de RUN se desactiva (DESC) el programa durante un ciclo de programa. Este contacto puede utilizarse solamente por programas que dominan la ejecucin lenta de programas.
M9037
SM402
CON slo para un ciclo de programa despus de RUN
CON
1 Ciclo
DESC
M9038
SM403
DESC slo para un ciclo de programa despus de RUN
CON
1 Ciclo
DESC
M9039
SM404
CON slo para un ciclo de programa despus de RUN
CON
1 Ciclo
DESC
Nuevo
SM405
DESC slo para un ciclo de programa despus de RUN
CON
1 Ciclo
DESC
Nuevo
SM409
Reloj de 0,01 s
0,005 s 0,005 s
Modificacin repetida entre CON y DESC durante un intervalo de 10ms Despus de la desactivacin de la fuente de alimentacin o la reposicin de la CPU, el rel interno se conmuta automticamente de DESC a CON.
Nuevo
CPU de Q, con excepcin de CPU de Q00J, Q00 y Q01
SM410
Reloj de 0,1 s
0,05 s 0,05 s
M9030
SM411
Reloj de 0,2 s
0,1 s
0,1 s
SM412
Reloj de 1 s
0,5 s
0,5 s
Modificacin repetida entre CON y DESC durante un intervalo determinado Ejecucin se continua incluso durante STOP. Despus de la desactivacin de la fuente de alimentacin o la reposicin de la CPU, el rel interno se conmuta automticamente de DESC a CON.
M9031 S (modificacin de estado) M9032
SM413
Reloj de 2 s
1s
1s
M9033
SM414
Reloj de 2 x n s
ns
ns
Conmuta entre CON y DESC en funcin de la cantidad de segundos ajustados en SD414.
SM415
Reloj de 2 x n ms
n ms
n ms
Conmuta entre CON y DESC en funcin de la cantidad de milisegundos ajustados en SD415.
Nuevo
A 51

(3) Reloj de sistema y contadores
Anexo A
Direccin SM420 SM421 SM422 SM423 SM424 SM430 SM431 SM432 SM433 SM434
Nombre Reloj N 0 Reloj N 1 Reloj N 2 Reloj N 3 Reloj N 4 Reloj N 5 Reloj N 6 Reloj N 7 Reloj N 8 Reloj N 9
Significado
Descripcin El rel interno repite la conmutacin entre CON y DESC durante un intervalo fijo de exploracin. Despus de la desactivacin de la fuente de alimentacin o la reposicin de la CPU, el rel interno se conmuta automticamente de DESC a CON. Los intervalos de CON/DESC se ajustan con una instruccin DUTY.
A-CPU M9[ ] [ ] [ ] M9020 M9021
Vlido para:
M9022 M9023 M9024
n2 Ciclo
n1 Ciclo
n2 Ciclo
Los rels internos SM420 a SM424 estn previstos para la utilizacin en programas con ejecucin lenta.
Nuevo
con excepci n de CPU de Q00J, Q00 y Q01
(4) Informacin de ciclo

Direcci n Nombre Significado Descripcin Activado de (en caso de activacin) A-CPU M9[ ] [ ] [ ] Vlid o para:
SM510
Identificacin de ejecucin para programas con velocidad baja Lee los mdulos durante el intervalo de servicio
DESC: Listo o no ejecutado CON: Programa se ejecuta DESC: No ejecutado CON: Lee
Se activa cuando se ejecutan programas con velocidad baja.
Nuevo
SM551
Cuando este rel conmuta de DESC a CON, se ejecuta el intervalo de servicio definido en SD550. Se leen los SD550 a SD551.
Nuevo
A 52
Anexo A
(5) Tarjetas de memoria

Direccin Nombre Significado Descripcin Activado de (en caso de activacin) S (Inicializacin) A-CPU M9[ ] [ ] [ ] Vlido para:
SM600
Tarjeta de memoria A Identificacin de aplicabilidad Tarjeta de memoria A Identificacin de proteccin
DESC: no aplicable CON: aplicable DESC: no protegido CON: protegido DESC: Unidad de disco 1 no disponible CON: Unidad de disco 1 disponible DESC: Unidad de disco 2 no disponible CON: Unidad de disco 2 disponible DESC: No utilizado
Se activa cuando la tarjeta de memoria A est disponible para la utilizacin por el usuario.
Nuevo
SM601
Se activa cuando se se accion el conmutador protector de la tarjeta de memoria A.
S (Inicializacin)
Nuevo
SM602
Identificacin de unidad de disco 1
Se activa cuando la unidad de disco 1 (tarjeta 1 de de rea RAM) est disponible.
S (Inicializacin)
Nuevo
SM603
Se activa cuando la unidad de disco 2 (tarjeta 1 de de rea ROM) est disponible.
S (Inicializacin)
Nuevo
SM604
Identificacin de utilizacin de tarjeta de memoria A Identificacin de bloqueo de la tarjeta de memoria A
Se activa cuando se utiliza la tarjeta de memoria A. CON: Utilizado DESC: Retiro/inserto posible CON: Retiro/inserto prohibido
S (Inicializacin)
Nuevo
SM605
Se activa cuando no debe retirarse o insertarse la tarjeta de memoria A.
Nuevo
Siempre CON. SM620 Identificacin de aplicabilidad Tarjeta de memoria B DESC: no aplicable CON: aplicable Se activa cuando la tarjeta de memoria B est en orden de servicio.
S (Inicializacin)
Nuevo
Q-CPU Q2A(S1), Q3A, Q4A, Q4AR Q-CPU Q2A(S1), Q3A, Q4A, Q4AR Q-CPU Q2A(S1), Q3A, Q4A, Q4AR Q-CPU
S (Inicializacin)
Nuevo
Siempre CON. SM621 Identificacin de proteccin de la tarjeta de memoria B DESC: no protegido CON: protegido Se activa cuando se acciona el conmutador para la proteccin de la tarjeta de memoria B.
S (Inicializacin)
Nuevo
S (Inicializacin)
Nuevo
Siempre CON. SM622 Identificacin de unidad de disco 3 DESC: Unidad de disco 3 no disponible CON: Unidad de disco 3 disponible
S (Inicializacin)
Nuevo
Se activa cuando la unidad de disco 3 (tarjeta 2 de de rea RAM) est disponible.
S (Inicializacin)
Nuevo
SM623
DESC: Unidad de disco 4 no disponible CON: Unidad de disco 4 disponible DESC: No utilizado
Siempre CON. Se activa cuando la unidad de disco 4 (tarjeta 2 de de rea ROM) est disponible.
S (Inicializacin) S (Inicializacin) S (Inicializacin)
Nuevo
Nuevo
SM624
Identificacin de utilizacin de la tarjeta de memoria B Identificacin de bloque de la tarjeta de memoria B
Se activa cuando se utiliza la tarjeta de memoria B. CON: Utilizado DESC: Retiro/inserto posible CON: Retiro/inserto prohibido
Nuevo
Q2A(S1), Q3A, Q4A, Q4AR
SM625
Se activa cuando no debe retirarse o insertarse la tarjeta de memoria B.
Nuevo
A 53

Direccin Nombre Significado Descripcin Activado de (en caso de activacin) S (modificacin de estado)
Anexo A
A-CPU M9[ ] [ ] [ ]
Vlido para:
SM640
Utilizacin de registro de archivo
DESC: Registro de archivo no utilizado CON: Registro de archivo utilizado
Se activa al utilizarse el registro de archivo.
Nuevo
SM650
Utilizacin de comentario
DESC: Comentario no utilizado CON: Comentario utilizado
Se activa al utilizarse el archivo de comentarios.
Nuevo
SM660
Proceso de arranque (boot)
DESC: Ejecucin interna de memoria CON: Proceso de arranque en ejecucin
Se activa mientras se ejecuta el proceso de arranque. Se repone al no accionarse el conmutador de arranque (boot).
Nuevo
SM672
Identificacin de rea de acceso para registro de archivo Tarjeta de memoria A
DESC: Dentro de la rea de acceso CON: Fuera de la rea de acceso
Se activa al intentar un acceso fuera de la rea del registro de archivo R de la tarjeta de memoria A. (se activa dentro del procesamiento END) Se repone por el programa de usuario.
S/B
Nuevo
con excepcin de CPU de Q00J, Q00 y Q01 Q2A(S1), Q3A, Q4A, Q4AR
SM673
Identificacin de rea de acceso para registro de archivo Tarjeta de memoria B
DESC: Dentro de la rea de acceso CON: Fuera de la rea de acceso
Se activa al intentar un acceso fuera de la rea del registro de archivo R de la tarjeta de memoria B. (se activa dentro del procesamiento END) Se repone por el programa de usuario.
S/B
Nuevo
(6) Rel interno de diagnstico al cual se refieren las instrucciones

Direccin Nombre Significado Descripcin Activado de (en caso de activacin) S (ejecucin de aplicacin) A-CPU M9[ ] [ ] [ ] Vlido para:

SM700
Identificacin de transferencia
DESC: Transferencia DESC CON: Transferencia CON
La identificacin de transferencia se utiliza en instrucciones especficas de aplicacin.
M9012
SM701
Seleccin de caracteres a emitir
DESC: Emisin de 16 caracteres CON: Emisin hasta el caracter NUL
Cuando el rel interno est activado, se emiten 16 caracteres en cdigo ASCII. Cuando el rel interno no est activado, se ejecuta la emisin hasta el caracter NUL (00H).
M9049
SM702
Mtodo de bsqueda
DESC:Siguiente bsqueda CON: Bsqueda en 2 partes
Mtodo predeterminado que se utiliza por las instrucciones de bsqueda. Los datos deben estar clasificados para la bsqueda en 2 partes. Los comandos de clasificacin requieren la determinacin si la clasificacin debe ejecutarse en forma ascendente o descendente.
Nuevo
SM703
Comando de clasificacin
DESC: Ascendente CON: Descendente DESC: No se encontr nada apropiado CON: Todo coincide
Nuevo
SM704
Comparacin por bloques
Se activa cuando todas las condiciones de los datos coinciden con la instruccin BKCMP.
S (ejecucin de aplicacin) Nuevo
A 54
Anexo A

Direccin
Nombre
Significado
Descripcin
A-CPU M9[ ] [ ] [ ]
Vlido para:
SM707
Modo de ejecucuin para las instrucciones con nmeros de coma flotante.
DESC: Orientado en la velocidad CON: Orientado en la velocidad
Cuando no est activado el SM707, se ejecutan las instrucciones con nmeros de coma flotante con velocidad alta. En caso de un SM707 activado se ejecutan con velocidad alta los comandos que se referencian a los nmeros de coma flotante.
Nuevo
Q4AR
SM710
Prioridad de control en la instruccin CHK
DESC: Prioridad de estado de contacto CON: Prioridad de red de control de errores
El ajuste se mantiene cuando no se activa el rel interno. La prioridad CHK se actualiza cuando se activa el rel interno.
S (ejecucin de aplicacin)
Nuevo
SM711
Indicacin de la transferencia partida
DESC: Durante procesamiento diferente CON: Durante procesamiento partido DESC: Transferencia por lotes CON: transferencia partida DESC: Solicitud de comunicacin a un mdulo terminal remoto resulta posible CON: Solicitud de comunicacin a un mdulo terminal remoto no resulta posible DESC: Durante DI CON: Durante EI DESC: Lectura de los comentarios no terminada CON: Lectura de los comentarios terminada DESC: No se accede a un archivo. CON: Se accede a un archivo. DESC: Bloqueo del menmensaje de error CON: Bloqueo del mensaje de error DESC: Solicitud para intercambio de datos con mdulo especial mensaje de error CON: Solicitud para intercambio de datos bloqueado
Cuando la CPU est conectada con un mdulo AD57(S1), se activa (CON) el rel interno en la transferencia con pantalla partida. El rel interno se repone despus de terminar la transferencia.
M9065
SM712
Seleccin del procesamiento de transferencia
En combinacin con el mdulo AD57(S1) se activa este rel interno cuando se parti la mscara de pantalla para la transferencia.
M9066 QnA
SM714
Seal de servicio (seal BUSY) de la rea de registracin de la solicitud de comunicacin
Se requiere para la determinacin si deben ejecutarse o bien no ejecutarse las solicitudes de comunicacin para un mdulo terminal remoto que est conectado con un mdulo AJ71PT32-S3 o una CPU de A2C.
M9081
SM715
Identificacin EI
Se activa cuando se ejecuta la instruccin EI
Nuevo
U CPU de Q, con excepcin de CPU de Q00J, Q00 y Q01
SM720
Comentario ha sido ledo
Este rel interno se activa durante un solo ciclo despus de la ejecucin de la instruccin COMRD o PRC.
Nuevo
SM721
Se accede a un archivo.
Este rel interno se activa mientras se accede a un archivo con las instrucciones S.FWRITE, S.FREAD, COMRD, PRC o LEDC.
Nuevo Q-CPU
SM722
Bloquear mensaje de error para las instrucciones BIN y DBIN
Este rel interno debe activarse para bloquear el mensaje de un error de ejecucin en los comandos BIN o DBIN.
Nuevo
SM730
Seal BUSY para rea de solicitud de comunicacin de enlace CC
Este rel interno se utiliza para habilitar o bloquear una seal para la solicitud de la comunicacin con el mdulo especial que est conectado con el A(1S)J61QBT11.
Nuevo
QnA
A 55

Anexo A
A-CPU M9[ ] [ ] [ ]
Vlido para:
SM736
Identificacin de la ejecucin de instruccin PKEY
DESC: Instruccin no se ejecuta CON: Instruccin se ejecuta DESC: Recepcin de entrada por teclado no posible CON: Recepcin de entrada por teclado no posible DESC: Instruccin no se ejecuta CON: Instruccin se ejecuta DESC: Compatiblidad obliligada CON: Compatibilidad no se obliga DESC: Actualizacin de de enlace se ejecuta CON: Actualizacin de de enlace no se ejecuta DESC: Equipos locales bloqueados CON: Equipos locales habilitados DESC: Equipos locales bloqueados CON: Equipos locales habilitados DESC: Instrucciones con referencia a enlace CC son ejecutables CON: Instrucciones con referencia a enlace CC no son ejecutables
Se activa cuando se ejecuta la instruccin PKEY. Se repone cuando se recibe la secuencia de caracteres CR o cuando la secuencia de caracteres ha alcanzado 32 caracteres.
Nuevo
SM737
Identificacin de recepcin de una entrada por teclado de la instruccin PKEY
Se activa al hacer una entrada por teclado. Se repone cuando se almacena la entrada por teclado por la CPU.
Nuevo
SM738
Identificacin de recepcin de la instruccin MSG Regulacin PID con caracterstica de regulacin libre de impactos Seleccin del procesamiento de actualizacin de enlace durante la ejecucin de la instruccin COM
Se activa cuando se ejecuta la instruccin MSG.
Nuevo
SM774
En el servicio manual se determina si el valor real debe compatibilizarse obligatoriamente con el valor nominal.
Nuevo
SM775
En caso de no estar activado el rel interno, se ejecuta una actualizacin de los datos de red e interfaz (refrescamiento de enlace) y un procesamiento global de datos (procesamiento END). Al activarse el rel interno, se ejecuta exclusivamente el procesamiento global de datos (procesamiento END). Con este rel interno se determina si deben habilitarse o bloquearse los equipos locales con el programa que se llama con la instruccin CALL.
Nuevo
SM776
Habilitar o bloquear equipos locales en la instruccin CALL Habilitar o bloquear los equipos locales durante un programa de interrupcin
B (modificacin de estado)
Nuevo
SM777
Con este rel interno se determina si deben habilitarse o bloquearse los equipos locales durante un programa de interrupcin.
B (modificacin de estado)
Nuevo
SM780
Las instrucciones con referencia al enlace CC son ejecutables
Se activa este rel al alcanzar un total de 32 instrucciones con referencia al enlace CC que pueden ejecutarse simultneamente. El rel se repone cuando la cantidad de instrucciones resulta inferior a 32.
Nuevo
QnA
A 56
Anexo A
(7) Eliminacin de errores

Direccin Nombre Significado Descripcin Activado de (en caso de activacin) A-CPU M9[ ] [ ] [ ] Vlido para: CPU de Q, con excepcin de CPU de Q00J, Q00 y Q01 QnA-CPU CPU de Q, con excepcin de CPU de Q00J, Q00 y Q01 QnA-CPU CPU de Q, con excepcin de CPU de Q00J, Q00 y Q01 QnA-CPU CPU de Q, con excepcin de CPU de Q00J, Q00 y Q01
Preparacin de un trace SM800
DESC:no preparado CON: Preparacin terminada
S (modificacin de estado) Se activa al terminar la preparacin de un trace. Nuevo
Preparacin de un sampling trace
Trace arranca SM801
DESC:Trace/Sampling Trace detenido CON: Trace/Sampling Trace arrancado
El rel se activa para el arranque del Trace/Sampling Trace y se repone para la detencin. (En combinacin con todos los rels internos de diagnstico repuestos.)
B M9047
Sampling Trace arranca
Trace durante la ejecucin SM802
DESC:Trace/Sampling Trace detenido CON: Trace/Sampling Trace arrancado
Se activa durante la ejecucin del Trace/Sampling Trace.
S (modificacin de estado) M9046
Sampling Trace durante la ejecucin
Trace Trigger SM803 DESC CON: Arranque
El rel interno corresponde en su funcin a la instruccin TRACE. Se activa el Sampling TraceTrigger cuando el rel interno conmuta de DESC a CON
B M9044
Sampling TraceTrigger
El rel interno corresponde en su funcin a la instruccin STRA. Se activa el Sampling Trace-Trigger cuando el rel interno conmuta de DESC a CON.
QnA-CPU
Despus del TraceTrigger SM804
DESC:No despus del Trigger CON: Despus del Trigger
El rel interno se activa despus del Trace-Trigger.
S (modificacin de estado) Nuevo
CPU de Q, con excepcin de CPU de Q00J, Q00 y Q01 QnA-CPU CPU de Q, con excepcin de CPU de Q00J, Q00 y Q01
Despus del Sampling Trace-Trigger
El rel interno se activa despus del Sampling TraceTrigger.
Trace terminado
El rel interno se activa despus de terminar el Trace.
S (modificacin de estado) M9043
SM805 DESC:Durante un Trace/Sampling Trace CON: Trace/Sampling Trace terminado
Sampling Trace terminado
El rel interno se activa despus de terminar el Sampling Trace.
QnACPU
A 57

Direccin Nombre Significado Descripcin Activado de (en caso de activacin) S (modificacin de estado) B
Anexo A
A-CPU M9[ ] [ ] [ ] Nuevo
Vlido para:
SM806
Preparacin del rango detentivo Comando de rango detentivo
DESC:No preparado CON: Listo DESC CON: Latch DESC: Rango detentivo no terminado CON: Rango detentivo terminado DESC CON: disponible DESC:No preparado CON: Preparacin terminada DESC:Detener la supervisin de programa CON: Arrancar la supervisin de programa DESC:Detener la supervisin de programa CON: Arrancar la supervisin de programa
Se activa al terminar la preparacin.
SM807
Ejecucin de un comando de rango detentivo
Nuevo
SM808
Rango detentivo completo
Se activa al terminar un rango detentivo.
M9055
SM809
Rango detentivo disponible Se prepara la supervisin del programa
Siguiente rango detentivo es posible.
Nuevo
QnACPU
SM810
Se activa al terminar la preparacin para la supervisin del programa.
Nuevo
SM811
Arranque de la supervisin del programa
El rel interno se activa para el arranque de la supervisin de programa y se repone para la detencin. (En combinacin con todos los rels internos de diagnstico repuestos.)
Nuevo
SM812
Supervisin de programa se ejecuta
Se activa en la ejecucin de la supervisin de programa.
Nuevo
SM813
Trigger de supervisin de programa
DESC CON: Arranque
El rel interno corresponde en su funcin a la instruccin PTRA. Se activa el Trigger de supervisin de programa cuando el rel interno conmuta de DESC a CON. El rel interno se activa despus del Trigger de supervisin de programa.
Nuevo
SM814
Despus del Trigger de supervisin de programa
DESC:No despus del Trigger CON: Despus del Trigger DESC: Durante una supervisin de programa CON: Supervisin de programa terminada DESC:No preparado CON: Preparacin terminada
Nuevo
QnACPU
SM815
Supervisin de programa terminada
El rel interno se activa despus del terminar la supervisin de programa.
Nuevo
SM820
Preparacin de la supervisin de pasos
Se activa al terminar la preparacin para la supervisin de pasos.
Nuevo
A 58
Anexo A

Direccin
Nombre
Significado
Descripcin
A-CPU M9[ ] [ ] [ ] M9182 Format modificado
Vlido para:
SM821
Supervisin de pasos arranca
DESC: Detener la supervisin de pasos CON: Arrancar la supervisin de pasos DESC: Detener la supervisin de pasos CON: Arrancar la supervisin de pasos DESC:No despus del Trigger CON: Despus del primer Trigger DESC: No despus del Trigger CON: despus de todos los Trigger DESC:Durante la supervisin de pasos CON: Supervisin de pasos terminada
El rel se activa para el arranque de la supervisin de pasos y se repone para la detencin. (En combinacin con todos los rels internos de diagnstico repuestos.) Se activa en la ejecucin de la supervisin de pasos. Se repone con una supervisin de pasos terminada o interrumpida.
SM822
Supervisin de pasos se ejecuta
M9181
SM823
Trigger de un bloque por supervisin de pasos
Se activa el rel interno despus del Trigger del primer bloque en el cual se ejecut la supervisin de pasos. Se repone cuando se indica la supervisin de pasos. Se activa el rel interno despus del Trigger de todos los bloques en los cuales se ejecuta la supervisin de pasos. Se repone cuando se inicia la supervisin de pasos. El rel interno se activa despus del terminar la supervisin de pasos. El rel interno se repone al iniciar la supervisin de pasos.
Nuevo
SM824
Trigger de todos los bloques por supervisin de pasos
Nuevo
SM825
Supervisin de pasos est terminada
M9180
Error en el Trace SM826 DESC:Normal CON: Error
El rel interno se repone cuando se presenta un error durante el Trace.
S (modificacin de estado) Nuevo
Error en el Sampling Trace SM827 Error en el rango detentivo Error en la supervisin de programa DESC: Normal CON: Error DESC: Normal CON: Error
Se activa el rel interno cuando se presenta un error durante el Sampling Trace. Se activa el rel interno cuando se presenta un error durante el rango detentivo. Se activa el rel interno cuando se presenta un error durante la supervisin de programa.
S (modificacin de estado) S (modificacin de estado) S (modificacin de estado) Nuevo QnA-CPU
SM828
Nuevo
(8) rea detentivo

SM900
Archivo procesado durante cada de tensin
DESC: Sin archivo durante la cada de tensin CON: Archivo procesado durante la cada de tensin
Este rel interno se activa cuando se cay la tensin durante el procesamiento de un archivo.
S/B (modificacin de estado)
Nuevo
QnA-CPU
SM910
Flag de registro PKEY
DESC: Entrada por teclado no registrada CON: Entrada por teclado registrada
Se activa este rel interno en el registro de una entrada por teclado. Se repone cuando no se registr la entrada por teclado.
S (ejecucin de instruccin)
Nuevo
A 59

(9) Compatibilidades entre rels internos especiales (serie A) y rels internos de diagnstico (serie QnA/System Q)
Anexo A
En la conmutacin del la serie A de MELSEC a la serie Q de MELSEC o bien el System Q, los rels internos especiales M9000 a M9255 (serie A de MELSEC) corresponden a los rels internos de diagnstico SM1000 a SM1255 (serie Q de MELSEC). Estos rels internos de diagnstico se activan por el sistema y no pueden modificarse mediante un programa de aplicacin. Los usuarios que desean activar o reponer estos rels internos, deben modificar los programas de tal modo que se utilizan exclusivamente los rels internos de diagnstico QnA. Una excepcin forman los rels internos especiales M9084 y M9200 a M9255. Cuando se pudo ejecutar la activacin o reposicin de estos rels internos antes de la conmutacin a la serie Q/System Q de MELSEC, resulta esto posible tambin despus de la conmutacin con los respectivos rels internos de diagnstico SM1084 y SM1200 a SM1255. Informaciones detalladas acerca de los rels internos especiales de la serie A se encuentran en los manuales para las CPUs y las redes MELSECNET y MELSECNET/B.
INDICACIN
Es posible que el tiempo de procesamiento de la CPU de Q se prolonga al utilizar rels internos especiales conmutados. En el software de programacin debe desactivarse en el registro Sistema PLC la opcin A-PLC: Rels internos especiales utilizados/Registros especiales de SM/SD 1000 en los parmetros de PLC cuando no se utilizan los rels internos especiales conmutados.
Cuando se indica un rel interno de diagnstico equivalente para una CPU de System Q o de QnA, debe modificarse el programa y utilizarse este rel interno. Cuando no se indica ningn rel interno de diagnstico equivalente del System Q/QnA, puede utilizarse el rel interno que se indica despus de la conmutacin.
Listado de los rels internos especiales y los rels internos de diagnstico

A-CPU Rels internos especiales M9000 Rels internos de diagnstico despus de la conmutacin SM1000 Rels internos de diagnstico del System Q/QnA Nombre Significado Vlido para
Fusible defectuoso Error de comparacin Mdulos de entrada/salida Error en el mdulo maestro del MELSECNET MINI Cada de tensin en la tensin de red Tensin baja de batera Tensin baja de batera (rel interno de rango detentivo) Deteccin de error despus de autodiagnstico Identificacin de emisin de error Deteccin de error en el procedimiento de programa Carry Flag (rel interno de transferencia) Identificacin de eliminacin de datos almacenados de operandos
DESC:Normal CON: Defectuoso DESC:Normal CON: Error DESC:Normal CON: Error DESC:Normal CON: Tensin cada DESC:Normal CON: Tensin cada DESC:Normal CON: Tensin cada DESC:Normal CON: Error DESC:Sin identificacin CON: Identificacin DESC:Normal CON: Error DESC:Carry desact. CON: Carry act. DESC:Sin ejecucin CON: Proceso de eliminacin
CPU de Q/QnA
M9002
SM1002
M9004
SM1004
QnA-CPU
M9005
SM1005
M9006
SM1006
M9007
SM1007
M9008
SM1008
SM1
CPU de Q/QnA
M9009
SM1009
SM62
M9011
SM1011
SM56
M9012
SM1012
SM700 Sin funcin con CPU de Q/ QnA
M9016
SM1016
A 60
Anexo A

A-CPU Rels internos especiales
Rels internos de diagnstico despus de la conmutacin SM1017 SM1020 SM1021 SM1022 SM1023 SM1024 SM1025
Rels internos de diagnstico del System Q/QnA Sin funcin en una CPU de System Q o QnA
Nombre
Significado
Vlido para
M9017 M9020 M9021 M9022 M9023 M9024 M9025
Identificacin de eliminacin de datos almacenados de operandos Reloj N 0 Reloj N 1 Reloj N 2 Reloj N 3 Reloj N 4 Solicitud de activacin para datos de reloj Error de datos de reloj Indicacin de datos de reloj Solicitud de lectura para datos de reloj
DESC:Sin ejecucin CON: Proceso de eliminacin
n2 Ciclo
n1 Ciclo
n2 Ciclo
DESC: Sin procesamiento CON: Solicitud DESC: Normal CON: Error DESC: Sin procesamiento CON: Solicitud DESC: Normal CON: Error DESC: Procesamiento por lotes no se ejecuta CON: Procesamiento por lotes se ejecuta
M9026 M9027
SM1026 SM1027
M9028
SM1028
M9029
SM1029
Sin funcin en una CPU de System Q o QnA
Procesamiento por lotes de una solicitud de comunicacin
M9030
SM1030
Reloj 0,1 segundos
0,05 s 0,05 s
CPU de Q/QnA M9031 SM1031 Reloj 0,2 segundos

0,1 s 0,1 s
M9032
SM1032
Reloj 1 segundos
0,5 s
0,5 s
M9033
SM1033
Reloj 2 segundos
1s
1s
M9034
SM1034
Reloj 1 minuto
30 s
30 s
CON M9036 SM1036 CON constante DESC CON M9037 SM1037 DESC constante DESC CON M9038 SM1038 EIN durante 1 ciclo slo despus de RUN
1 Ciclo
DESC
A 61

A-CPU Rels internos especiales Rels internos de diagnstico despus de la conmutacin Rels internos de diagnstico del System Q/QnA Nombre Significado
Anexo A
Vlido para
CON M9039 SM1039 DESC slo durante un ciclo despus de RUN

1 Ciclo
DES C DESC: PAUSE no posible CON: PAUSE posible DESC: Sin PAUSE CON: Durante una PAUSE DESC: Sin STOP CON: Con STOP DESC: Durante un Sampling Trace CON: Despus de terminar el Sampling Trace 0 1 Igual a la ejecucin de la instruccin STRA 1 0 Igual a la ejecucin de la instruccin STRAR DESC: Sin reposicin CON: El temporizador de vigilancia se repone DESC: Supervisin no est activa CON: Supervisin est activa DESC: Detencin del Sampling Trace CON: Arrancar el Sampling Trace DESC: Emisin hasta el cdigo NUL CON: Emisin de 16 caracteres DESC: Ejecucin posible CON: Ejecucin no posible DESC: Indicacin de 7 segmentos CON: Actualizacin parcial de entrada/salida DESC: Otro modo de servicio CON: STEP RUN DESC: No terminado CON: Terminado QnA-CPU DESC: No terminado CON: Terminado DESC: Sin solicitud CON: Solicitud de P, I DESC: Sin solicitud CON: Solicitud de P, I Brevemente CON con P, I terminado Brevemente CON cuando P, I terminado DESC: Sin solicitud CON: Solicitud de P, I DESC: Sin solicitud CON: Solicitud de P, I CPU de Q/QnA
M9040
SM1040
SM206
Condicin de pausa
M9041
SM1041
SM204
Identificacin del estado PAUSE
M9042
SM1042
SM203
Identificacin del estado STOP
M9043
SM1043
SM805
Sampling Trace terminado
M9044
SM1044
SM803
Sampling Trace
CPU de Q/QnA
M9045
SM1045
Reposicin del temporizador de vigilancia
M9046
SM1046
SM802
Sampling Trace
M9047
SM1047
SM801
Preparacin del Sampling Trace
M9049
SM1049
SM701 Sin funcin en una CPU de System Q o QnA Sin funcin en una CPU de System Q o QnA SM205
Cantidad de caracteres emitidos
M9051
SM1051
Supresin de la instruccin CHG Conmutacin de la instruccin SEG Identificacin de STEP-RUN
M9052
SM1052
M9054
SM1054
M9055
SM1055
SM808
Identificacin del rango detentivo
M9055
SM1055
SM808
Identificacin del rango detentivo Solicitud de P, I para el programa principal Solicitud de P, I para el subprograma
M9056
SM1056
M9057 M9058 M9059 M9060
SM1057 SM1058 SM1059 SM1060
Programa principal P, I terminado Supbrograma P, I terminado Solicitud de P, I para el subprograma 2 Solicitud de P, I para el subprograma 3
M9061
SM1061
A 62
Anexo A

Rels internos de diagnstico despus de la conmutacin SM1065
Rels internos de diagnstico del System Q/QnA
Nombre
Significado
Vlido para
M9065
SM711
Identificacin de transferencia por pasos Conmutacin del procesamiento de transferencia A8UPU/A8PUJ Tiempo de bsqueda requerido Solicitud de comunicacin en un mdulo especial remoto Control de errores
DESC: Otro procesamiento CON: Transferencia por pasos QnA-CPU DESC: Transfererencia por lotes CON: Transferencia por pasos DESC: Tiempo de lectura no abreviado CON: Tiempo de lectura abreviado DESC: Solicitud no posible CON: Solicitud no es posible DESC: Control de errores ejecutado CON: Sin control de errores DESC: Normal CON: Error DESC: Modificacin CON: Sin modificacin DESC: Programas de la lengua de ejecucin no se utilizan CON: Programas de la lengua de ejecucin se utilizan DESC: Detener programas de la lengua de ejecucin CON: Arrancar programas de la lengua de ejecucin DESC: Arranque inicial: CON: Continuacin DESC: Transicin sin validez CON: Transicin vlida DESC: Con transicin procesada CON: Sin transicin CPU de Q/QnA QnA-CPU
M9066
SM1066
SM712 Sin funcin en una CPU de System Q o QnA SM714
M9070
SM1070
M9081
SM1081
M9084
SM1084 Sin funcin en una CPU de System Q o QnA
M9091
SM1091
Identificacin de error de instruccin Identificacin de modificacin de mdulos de entrada/salida
CPU de Q/QnA
M9094
SM1094
SM251
QnA-CPU
M9100
SM1100
SM320
Presencia/falta de un programa de la lengua de ejecucin
M9101
SM1101
SM321
Arranque/parada de un programa de la lengua de ejecucin Estado de arranque de un programa de la lengua de ejecucin Presencia/falta de transiciones continuas Flag de indicacin de la transicin continua Paso de transicin Temporizador de vigilancia arranca (equivalente a D9108) Paso de transicin Temporizador de vigilancia arranca (equivalente a D9109) Paso de transicin Temporizador de vigilancia arranca (equivalente a D9110) Paso de transicin Temporizador de vigilancia arranca (equivalente a D9111) Paso de transicin Temporizador de vigilancia arranca (equivalente a D9112) Paso de transicin Temporizador de vigilancia arranca (equivalente a D9113) Paso de transicin Temporizador de vigilancia arranca (equivalente a D9114)
M9102
SM1102
SM322
M9103
SM1103
SM323
M9104
SM1104
SM324
M9108
SM1108
SM90
CPU de Q/QnA
M9109
SM1109
SM91
M9110
SM1110
SM92
M9111
SM1111
SM93
DESC: Reposicin del temporizador de vigilancia CON: Temporizador repuesto de vigilancia arranca
M9112
SM1112
SM94
M9113
SM1113
SM95
M9114
SM1114
SM96
A 63

A-CPU Rels internos especiales Rels internos de diagnstico despus de la conmutacin Rels internos de diagnstico del System Q/QnA Nombre Significado
Anexo A
Vlido para
M9180
SM1180
SM825
Flag de terminacin de la supervisin de exploracin del paso activo
DESC: Supervisin de exploracin arranca CON: Supervisin de exploracin terminada DESC: Supervisin de exploracin no se ejecuta CON: Supervisin de exploracin se ejecuta en el momento DESC: Supervisn de exploracin no posible/omitido CON: Supervisin de exploracin posible DESC: Salidas DESC CON: Entradas CON La indicacin conmuta en funcin de la combinacin de los estados de los rels internos M9197 y M9198 DESC: Grabacin de datos no se ejecuta CON: Grabacin de datos se ejecuta DESC: No recibido CON: Recepcin DESC: Incompleto CON: Completo DESC: No recibido CON: Recepcin DESC: Incompleto CON: Completo DESC: Incompleto CON: Listo DESC: Incompleto CON: Listo DESC: Normal CON: Error QnA-CPU DESC: Normal CON: Sin compatibilidad
M9181
SM1181
SM822
Flag de ejecucin de la supervisin de exploracin del paso activo
M9182
SM1182
SM821
Permiso de la supervisin de exploracin del paso activo Emisin del paso de trabajo despus de una parada de bloque Conmutacin entre fusible defectuoso y error de comparacin de error de entrada/salida
CPU de Q/QnA
M9196
SM1196
SM325
M9197 . M9198
SM1197 . SM1198 Sin funcin en una CPU de System Q o QnA
M9199
SM1199
Grabacin en lnea de los datos del Sampling Trace Status Latch
M9200
SM1200
Recepcin de la instruccin LRDP Procesamiento de la instruccin LRDP Recepcin de la instruccin LWTP Procesamiento de la instruccin LWTP Procesamiento de la instruccin LRDP Procesamiento de la instruccin LWTP Error en los parmetros de enlace de la estacin host Compatibilidad de los parmetros de enlace entre varias estaciones maestras rea de transferencia de B y W para la estacin maestra en el nivel inferior rea de transferencia de B y W para la estacin maestra en el nivel inferior Control de los parmetros de enlace (solo para estaciones maestras en el nivel inferior) Error en la tarjeta de enlace en la estacin local Error en la tarjeta de enlace de la estacin maestra
M9201
SM1201
M9202
SM1202
M9203
SM1203
M9204
SM1204
M9205
SM1205
M9206
SM1206
M9207
SM1207
M9208
SM1208
DESC: Al 2o y 3o nivel CON: Solo al 2o nivel
M9208
SM1208
DESC: Solo al 2 y 3 nivel Nivel CON: Solo al 2 nivel
M9209
SM1209
DESC: Control CON: Sin control DESC: Normal CON: Error DESC: Normal CON: Error
M9210
SM1210
M9211
SM1211
A 64
Anexo A

Rels internos de diagnstico despus de la conmutacin SM1224
Rels internos de diagnstico del System Q/QnA
Nombre
Significado
Vlido para
M9224
Estado de enlace
DESC: Online CON: Offline DESC: Normal CON: Error DESC: Normal CON: Error DESC: Sin prueba CON: Prueba del bucle de avance o retroceso DESC: RUN o STEP RUN CON: STOP o PAUSE DESC: Normal CON: Error DESC: Normal CON: Error DESC: Sin transferencia CON: Transferencia de datos DESC: Normal CON: Error DESC: Normal CON: Error DESC: Online CON: Offline DESC: Normal CON: Error DESC: Normal CON: Error DESC: Sin ejecucin CON: Ejecucin DESC: Datos se recibieron CON: Datos no se recibieron DESC: Datos se recibieron CON: Datos no se recibieron DESC: Parmetros se recibieron CON: Parmetros no se recibieron DESC: Normal CON: Interrupcin DESC: Sin prueba CON: Prueba del bucle de avance o retroceso DESC: RUN o STEP RUN CON: STOP o PAUSE DESC: RUN o STEP RUN CON: STOP o PAUSE DESC: Normal CON: Error
M9225
SM1225
Error en el bucle de avance
M9226
SM1226
Error en el bucle de retroceso
M9227
SM1227
Estado de prueba del bucle
M9232
SM1232
Estado de servicio de una estacin local Deteccin de error para una estacin local Error de parmetro en estacin local o remota de entrada/salida Estado de inicializacin en estacin local o remota de entrada/salida Error en estacin local o remota de entrada/salida Error en un bucle de una estacin local o remota de entrada/salida Estado de enlace
M9233
SM1233
M9235
SM1235
M9236
SM1236
M9237
SM1237
M9238
SM1238
M9240
SM1240
QnA-CPU
M9241
SM1241
Error en el bucle de avance
M9242
SM1242
Error en el bucle de retroceso Transferencia mediante circuito de retorno Estado de recepcin de datos
M9243
SM1243
M9246
SM1246
M9247
SM1247
Estado de recepcin de datos Estado de recepcin de parmetros Interrupcin de la transferencia
M9250
SM1250
M9251
SM1251
M9252
SM1252
Estado de prueba del bucle
M9253
SM1253
Estado de servicio de la estacin maestra Estado de servicio de otra estacin local Deteccin de error para otras estaciones locales
M9254
SM1254
M9255
SM1255
A 65

A.4.2 Listado de los rels internos especiales (serie A)
Anexo A
Los rels internos especiales son rels internos destinados para muchas posibilidades de aplicacin, como por ejemplo, indicaciones de errores, funciones especiales, etc. La siguiente tabla contiene una vista sinptica de todos los rels internos especiales de la serie A de MELSEC con una descripcin de sus propsitos de aplicacin. Por lo general pueden destacarse dos tipos de rels internos especiales: Rels internos especiales que se activan automticamente por la CPU y que pueden desactivarse (reponerse) exclusivamente por el usuario. Rels internos especiales que pueden activarse o reponerse bajo ciertas condiciones funcionales y cumplimiento de requisitos previos. INDICACIN
Se debe controlar la aplicacin de los rels internos especiales en un programa de ejecucin. Rels internos marcados en la columna Direcciones con un , o , no pueden activarse o bien reponerse en forma discrecional. Las indicaciones respectivas se encuentran al final de esta tabla en la pgina 40. En la siguiente tabla en la columna CPU se indica la aplicabilidad de los rels internos especiales con respecto a una determinada CPU.
CPU
Significado Sin restrccin para todos los tipos de CPU
(AnA- CPU) A2C- CPU
No para la(s) CPU(s) indicada(s) Exclusivamente para la(s) CPU(s) indicada(s)
A 66
Anexo A
Listado de los rels internos especiales

Direccin M9000 M9002 Significado Fusible defectuoso Error de comparacin de mdulos de entrada/ salida Estado DESC:Normal CON: Defectuoso DESC:Normal CON: Error Descripcin CPU
El rel interno se activa cuando se reconoci un fusible defectuoso en uno o varios k (no para mdulos. El rel interno se mantiene activado despus de volver al estado normal. A2C-CPU) El estado actual de la red A2C vara en funcin del estado despus de la activacin k (no para de la tensin de alimentacin. El rel interno se mantiene activado despus de la A2C-CPU) eliminacin del fallo. Una reposicin del rel interno se posibilita solamente despus de la reposicin de los registros D9116 a D9123. El rel interno se activa en caso de un fallo en uno de los mdulos maestros del Solo para tipo AJ71PT32(S3) en el MELSECNET/MINI. El rel interno se mantiene activado CPUs de AnA, despus de la eliminacin del fallo. AnAS y AnU El rel interno se activa en caso de una cada de tensin con una duracin mx. de 20 ms. Una reposicin se posibilita despus de la interrupcin y nueva conexin de la alimentacin de tensin. La tensin de la batera de bfer baj por debajo de su valor mnimo. El rel interno se repone despus del reemplazo de la batera. La tensin de la batera de bfer baj por debajo de su valor mnimo. El rel interno se mantiene activado despus del reemplazo de la batera. La CPU ha detectado un error mediante su funcin de autodiagnstico. El rel interno se activa despus de la activacin de una instruccin OUT F o SET F. La reposicin del rel interno se realiza despus de haber ajustado el contenido de D9124 en 0. En el transcurso del procesamiento de programa se present un error en la k (no para CPUs de A3H, ejecucin de una instruccin de aplicacin. El rel interno se repone despus de A3M, eliminar el error. AnA, AnAS y AnU) En el transcurso del procesamiento de programa se present un error en la ejecucin de una instruccin de aplicacin. El rel interno se mantiene activado despus de eliminar el error. Rel para la identificacin del Carry Flag que se utiliza en las instrucciones de aplicacin. Se eliminan todos los datos de operandos (con excepcin de los rels internos especiales y los registros especiales) en el servicio remoto RUN del PLC cuando M9016 = 1. Se eliminan todos los datos de operandos sin almacenamiento intermedio (con excepcin de los rels internos especiales y los registros especiales) en el servicio remoto RUN del PLC cuando M9017 = 1. La activacin y desactivacin de los rels internos se realiza en funcin del ciclo mediante una instruccin DUTY (por ejemplo, 2 ciclos CON, 3 ciclos DESC, 2 CON, 3 DESC, etc.)
M9004
Error en el mdulo maestro DESC:Normal del MELSECNET/MINI CON: Error Cada de tensin en la tensin de red DESC:Normal CON: Cada de tensin DESC:Normal CON: Tensin bajada DESC:Normal CON: Tensin bajada
M9005
M9006
Tensin baja de batera
M9007 M9008 M9009
Tensin baja de batera (rel interno de rango detentivo)
Deteccin de error DESC:Normal despus de autodiagnstico CON: Error Identificacin de emisin de error Deteccin de error en el proceso de programa DESC:Sin identificacin CON: Identificacin DESC:Normal CON: Error
M9010
M9011 M9012 M9016
Deteccin de error DESC:Normal en el proceso de programa CON: Error Reposicin del (Arrastre) DESC:Carry desact. CON: Carry act.
Identificacin de eliminacin DESC:sin ejecucin CON: Proceso de eliminacin de datos de operandos almacenados Identificacin de eliminacin de datos de operandos almacenados Reloj N 0 Reloj N 1 Reloj N 2
2 1 1
M9017
DESC:sin ejecucin CON: Proceso de eliminacin
M9020 M9021 M9022 M9023 M9024 M9025
Despus de la activacin o un RESET, el rel interno empieza en el estado 0.
Reloj N 3
1
Reloj N 4 Solicitud de activacin para datos de reloj
Ciclo n2 Ciclo n1
Con el rel interno activado y despus de la ejecucin de la instruccin END, se Solo para leen los datos de reloj de los registros D9025 y D9028 y se transfieren al elemento CPUs de AnN y de reloj. AnS
DESC: sin procesamiento CON: Solicitud
A 67

Direccin M9026 M9027 Significado Error de datos de reloj Estado DESC: Normal CON: Error Descripcin CPU
Anexo A
El rel interno se activa con datos defectuosos de relos (registros D9025 a D9028). Solo par CPUs de AnN y AnS Se leen los datos de reloj de los registros de datos D9025 a D9028 y se emiten a Solo para la CPU con mes, da, hora, minuto y segundo mediante la indicacin de LED. A3N-CPU, A3A-CPU En los registros de datos D9025 a D9028 se leen los datos de reloj en formato BCD. Solo para CPUs de AnN y AnS Reloj para ciclos de 0,1 a 60 segundos. Los procesos de activacin y desactivacin no se ejecutan para cada proceso de programa, sino en funcin del tiempo durante un ciclo dependiendo del reloj (ciclo) seleccionado. Los relojes se arrancan inmediatamente despus de la activacin de la alimentacin de tensin o un reset.
Indicacin de datos de reloj DESC: sin procesamiento CON: Indicacin Solicitud de lectura para datos de reloj Reloj 0,1 segundos Reloj 0,2 segundos Reloj 1 segundos Reloj 2 segundos Reloj 1 minuto Contacto ficticio (contacto de trabajo) Contacto ficticio (contacto de reposo) Identificacin RUN (contacto de trabajo) Identificacin RUN (contacto de reposo) Condicin de pausa Identificacin del estado PAUSE Identificacin del estado STOP Sampling Trace terminado DESC: sin procesamiento CON: Solicitud DESC: 0,05 s CON: 0,05 s DESC: 0,1 s CON: 0,1 s DESC: 0,5 s CON: 0,5 s DESC: 1 s CON: 1 s DESC: 30 s CON: 30 s CON constante DESC constante CON: para un ciclo despus de RUN DESC: despus de 1 ciclo CON: despus de 1 ciclo DESC: para 1 ciclo RUN DESC: PAUSE no posible CON: PAUSE posible DESC: Sin PAUSE CON: durante una PAUSE DESC: Sin STOP CON: Con STOP DESC: Durante un Sampling Trace CON: Despus de terminar el Sampling Trace 01: corresponde a la instr. STRA 10: corresponde a la instr. STRAR
M9028 M9030 M9031 M9032 M9033 M9034 M9036 M9037 M9038
Los rels internos M9036 a M9039 son contactos ficticios (Dummys) para la inicializacin y para las instrucciones de aplicacin en el programa de ejecucin. Mientras que la activacin de M9036 y M9037 se ejecuta sin importar la posicin del conmutador de llave en la CPU, se activan o bien reponen el M9038 y M9039 en funcin del estado de RUN/STOP de la CPU. El M9038 se activa para un ciclo de programa despus de la conmutacin al estado RUN despus de la conmutacin del estado STOP. El procedimiento es inverso para el M9039.
M9039
M9040
Una conmutacin al estado PAUSE de la CPU (mediante conmutacin del conmutador de llave a PAUSE o despus de la activacin de una seal externa PAUSE) puede ejecutarse solamente cuando el rel interno M9040 est activado. M9041 se activa cuando la CPU se encuentra en el estado PAUSE.
M9041
M9042 M9043
El rel interno se activa cuando se conmuta el conmutador de llave en la CPU al modo STOP. La activacin del rel interno se realiza con la ejecucin de una instruccin STRA k (no para despus de terminar el Sampling Trace. Con la ejecucin de una instruccin A1-CPU, STRAR se repone el rel interno. A1N- CPU) El rel interno corresponde en su funcin a la instruccin STRA y STRAR (el M9044 Solo para A2C-CPU puede activarse con el dispositivo de programacin). La activacin del rel interno corresponde a la ejecucin de la instruccin STRA y la reposicin de la ejecucin de instruccin STRAR. El estado del procesamiento del Sampling Trace depende del valor en D9044 (0 para una exploracin por pasos con un incremento de 10 ms).
M9044
Sampling Trace
M9046
Sampling Trace
DESC: Normal CON: durante un Sampling Trace DESC: Sampling Trace de ejecucin CON: Arrancar el Sampling Trace
Identificacin del Sampling Trace; se activa en la ejecucin.
k (no para A1-CPU, A1N- CPU)
M9047
Preparacin de un Sampling Trace
El rel se activa para el arranque del Sampling Trace y se repone para la detencin. k (no para A1-CPU, A1N- CPU)
A 68
Anexo A

Direccin M9049
Significado
Estado
Descripcin
CPU
Cantidad de los caracteres DESC: Emisin hasta emitidos el cdigo cero CON: Emisin de 16 caracteres Condicin de ejecucin de la instruccin CHG DESC: Sin modificacin CON: Modificacin
Cuando no est activado el M9049, se emiten todos los caracteres hasta el cdigo k (no para A-CPUs, cero (00H). Con el rel interno activado, se emite un cdigo ASCII con 16 caracteres. A2C-CPU) El rel interno se activa como condicin de ejecucin de la instruccin CHG para Solo para la modificacin del resultado de procesamiento (vase el prrafo 7.6.8) A3-CPU Una instruccin CHG puede ejecutarse exclusivamente con un rel interno Solo para activado. El rel interno debe activarse mediante una conmutacin de programa. A-CPUs, Despus de terminar el programa, el rel interno se repone automticamente. A3N-CPU
M9058 M9051
Supresin de la instruccin DESC: Ejecucin CHG posible CON: Ejecucin no posible Conmutacin de la instruccin SEG DESC: Indicacin de 7 segmentos
M9052
Con el rel interno activado, la instruccin SEG cumple la funcin para la k (no para indicacin de 7 segmentos de los datos disponibles. Cuando el rel interno no A-CPUs, est activado, se ejecuta una actualizacin parcial de las entradas y salidas A2C-CPU) CON: Actualizacin parcial de definidas en la instruccin al ejecutarse la instruccin SEG (para mayores entrada/salida informaciones, vase el prrafo 6.7.2 y 7.5.5). DESC: Condicin para refrescamiento de enlace CON: Condicin para programa de interrupcin DESC: otro Modo de operacin CON: STEP RUN DESC: no terminado EIN: terminado DESC: Sin solicitud CON: Solicitud de P, I DESC: Sin solicitud CON: Solicitud de P, I DESC: Normal CON: Error El rel interno modifica la funcin de la instruccin EI/DI. Con un rel interno Solo para activado, la instruccin sirve como condicin de ejecucin para un programa de AnS-CPUs, interrupcin. Cuando el rel interno no est activado, la instruccin EI/DI sirve A2C-CPU, como condicin de ejecucin para una actualizacin de red (para mayores AnN-CPUs informaciones vase los prrafos 6.6.1 y 7.5.5). El rel interno se conmuta a STEP RUN despus de la conmutacin con el k (no para conmutador de llave. A2C-CPU) El rel interno se activa al terminar un rango detentivo. La reposicin se realiza k (no para mediante una instruccin de reposicin. A1-CPU, A1N- CPU) Solicitud para los punteros P, I despus de una conmutacin de programa (por Solo para ejemplo, para un subprograma durante el procesamiento de programa). A3-, A3N-, A3H-, A3M-, Los rels internos se reponen automticamente al terminarse la solicitud de los A3A-CPUs punteros. El rel interno se activa al reconocer un fallo en un mdulo especial remoto (se Solo para genera un error de comunicacin cuando no resulta posible una comunicacin A2C-CPU incluso despus de haber ejecutado la cantidad de intentos de repeticin indicados en D9174). Despus de la eliminacin de la causa de error y la reintegracin automtica de la estacin defectuosa en la red se repone el rel interno. El rel interno se mantiene activado si no se ejecuta la reintegracin automtica. Una interrupcin de la comunicacin en la deteccin de un error, no causa una activacin/reposicin del rel interno.
M9053
Conmutacin de la instruccin EI/DI
M9054
Identificacin para STEPRUN Identificacin del rango detentivo Solicitud de P, I para el programa principal Solicitud de P, I para el subprograma Error en un mdulo remoto especial
M9055
M9056
M9057
M9060
M9061
Error de comunicacin
El rel interno se activa cuando se presenta un error en la comunicacin con un Solo para A2C-CPU mdulo remoto. La causa para un error de comunicacin puede consistir en un error en los datos de inicializacin, en el cableado o bien en un mdulo remoto desactivado. Despus de la eliminacin de la causa de error y la reintegracin automtica de la estacin defectuosa en la red se repone el rel interno. El rel interno se mantiene activado si no se ejecuta la reintegracin automtica.
M9065
Identificacin de la transferencia por pasos
DESC: Otro procesam. CON: Transferencia por pasos
El rel interno se activa durante la transferencia por pasos de las mscaras de Solo para pantalla al AD57(S1)/AD58. El rel interno se repone despus de terminar la CPUs de AnA, transferencia. AnAS y AnU Cuando est activado el M9066, se ejecuta una transferencia por pasos de las Solo para mscaras de pantalla al AD57(S1)/AD58. La transferencia se ejecuta por lotes CPUs de AnA, cuando el rel interno no est activado. AnAS y AnU
M9066
Conmutacin del procesa- DESC: Transferencia por lotes miento de transferencia CON: Transferencia por pasos
A 69

Direccin M9067 Significado Error en un mdulo de entrada/salida Estado DESC: Normal CON: Error Descripcin CPU
Anexo A
El rel interno se activa al reconocer un fallo en un mdulo de entrada/salida (se Solo para genera un error de comunicacin cuando no resulta posible una comunicacin A2C-CPU incluso despus de haber ejecutado la cantidad de intentos de repeticin indicados en D9174). Despus de la eliminacin de la causa de error y la reintegracin automtica de la estacin defectuosa en la red se repone el rel interno. El rel interno se mantiene activado si no se ejecuta la reintegracin automtica. Una interrupcin de la comunicacin en la deteccin de un error, no causa una activacin/reposicin del rel interno.
M9068
Servicio de prueba
DESC: Servicio normal CON: Control de conexiones
El rel interno se activa cuando se ejecuta un control de las ocnexiones a los Solo para diferentes mdulos de entrada/salida y los mdulos especiales remotos en la red. A2C-CPU El rel interno no est activado con una comunicacin normal de red. Con este rel interno pueden definirse las seales de salida durante un error de Solo para comunicacin. Cuando el rel interno no est activado, se desactivan todas las A2C-CPU salidas al detectarse un error de comunicacin. Cuando el rel interno est activado, se mantiene el estado real de las salidas en el momento del error. El rel interno indica si resulta posible una solicitud de comunicacin para un Solo para mdulo especial remoto (conectado con un mdulo de enlace de computador o A2C-CPU, una CPU de A2C). AnA-CPUs, AnU-CPUs El rel interno se activa cuando el ltimo nmero de estacin de un mdulo remoto Solo para A2C-CPU ubicado en la red, no coincide con la cantidad de estaciones indicadas en la inicializacin. Una reposicin del rel interno se ejecuta despus de la conmutacin de STOP a RUN cuando la cantidad de estaciones indicadas en la inicializacin coincide con la cantidad de estaciones efectivamente disponibles en la red.
M9069
Procesamiento despus de DESC: Todas las salidas se un desactivan error de comunicacin CON: Emisin normal Solicitud de comunicacin DESC: Solicitud en un es posible mdulo remoto especial CON: Solicitud no es posible Coincidencia de los nmeros de estacin aplicados con las circunstancias reales DESC: Con coincidencia CON: Sin coincidencia
M9081
M9082
M9084
Control de errores
DESC: Control de errores CON: Sin control de errores
Despus del procesamiento de la instruccin END, la CPU controla todos los k (no para fusibles por eventuales fallos, los mdulos de entrada/salida por errores de A2C-CPU, comparacin y la batera de bfer por su tensin correcta. En caso de un error o AnA-, AnAS-, fallo se emite un mensaje de error. Con el M9084 puede desactivarse el control AnU-CPUs) de errores para abreviar el tiempo de procesamiento END. El rel interno est activado durante el procesamiento de programa del programa Solo para A3M-BASIC y se repone en la detencin del procesamiento. A3M-CPU
M9086
Identificacin RUN para programa BASIC
DESC: Programa BASIC no se procesa CON: Programa BASIC se procesa DESC: Procesamiento de programa posible CON: Procesamiento de programa no posible DESC: Sin seal para salida ERR CON: Seal para salida ERR DESC: Sin seal para salida ERR CON: Seal para salida ERR DESC: CON: Sin error Error
M9087
Identificacin PAUSE para programa BASIC
El rel interno determina si resulta posible una continuacin del procesamiento Solo para del programa A3M-BASIC cuando la CPU se encuentra en el estado PAUSE. A3M-CPU Cuando el rel interno no est activado, se continua procesando el programa BASIC en el estado PAUSE. Cuando el rel interno est activado, se interrumpe tambin el procesamiento del programa BASIC. El rel interno se activa cuando se ejecut una emisin mediante los terminales Solo para ERR a travs del programma de ejecucin. A2C-CPU Una reposicin del rel interno resulta posible solamente al reponer simultneamente el M9089 y el M9090. El rel interno se activa cuando se presenta un error en el MELSECNET/MINI o en Solo para el programa de ejecucin (en una detencin del procesamiento). A2C-CPU La reposicin se ejecuta cuando se elimina un error en la red o bien al restablecer el programa de ejecucin. Despus de la generacin de un error en el procedimiento se escribe en algunos Solo para casos un cdigo detallado de error en el registro de datos D9091; adems se AnA-CPUs, activa el M9091. AnU-CPUs El rel interno se mantiene activado incluso despus de la eliminacin del error. M9091 se activa cuando se presenta un error durante el procesamiento de un k (no para programa de microcomputador. AnS-CPUs, El rel interno se mantiene activado incluso despus de la eliminacin del error. AnA-CPUs, AnU-CPUs)
M9089
Emisin al terminal ERR
M9090
Emisin al terminal ERR
M9091
Deteccin de error para error detallado en el procedimiento
Identificacin de error para DESC: Sin error llamda de subprograma CON: Error de la rea de microcomputador
A 70
Anexo A

Direccin M9094
Significado Identificacin de modificacin de mdulos de entrada/ salida
Estado DESC: Con modificacin CON: Sin modificacin
Descripcin
CPU
Despus de la definicin de una direccin cabezal para un determinado mdulo k (no para de entrada/salida en el registro D9094 puede conmutarse este mdulo al estado A-CPUs, online mediante la activacin del D9094 (slo un mdulo por ejecucin). AnS-CPUs, Una modificacin del estado de servicio de un mdulo de entrada/salida puede A3H-CPU) ejecutarse con el D9094 incluso durante el servicio de prueba mediante un dispositivo de programacin o bien en el estado STOP de la CPU. El estado de servicio de la CPU no debe modificarse hasta la terminacin completa de la conmutacin al modo online del mdulo de entrada/salida.
INDICACIN
Todos los rels internos especiales se reponen despus de la desactivacin de la tensin de alimentacin, la eliminacin de la memoria intermedia o bien un RESET. Una conmutacin del conmutador de llave a la posicin STOP no genera ninguna reposicin del rel interno. Se mantienen los estados reales.
Los rels internos especiales identificados con se mantienen activados incluso al recuperar el estado normal despus de la eliminacin de la causa del error. Una reposicin de este rel interno especial puede ejecutarse del siguiente modo: Insertar una lnea de programa en el programa de ejecucin que repone el rel interno especial mediante una instruccin RST con una determinada condicin de entrada. Reposicin mediante un dispositivo de programacin. Reposicin de la CPU mediante conmutacin del conmutador de llave en la CPU a RESET. Los rels internos especiales, identificados con , se activan y reponen exclusivamente con el programa de ejecucin. Los rels internos especiales, identificados con , se activan y reponen en el servicio de prueba de un dispositivo de programacin.
A 71

A.4.3
Anexo A
Vista sinptica de los rels internos especiales en el servicio de enlace (solo serie A)
Estos rels internos especiales (en servicio de enlace) se activan o bien se reponen en funcin de diferentes factores durante la comunicacin de datos en una red. Su estado se modifica despus de la generacin de un error en el procesamiento de programa. El procesamiento de los rels internos especiales en el servicio de enlace depende de la ubicacin de la CPU en una esatcin maestra o bien en una estacin local. Rels internos especiales en servicio de enlace en la estacin maestra
Direccin
Nombre Recepcin de la instruccin LRDP
Significado DESC: No recibido CON: Recibido
Descripcin El rel interno se activa en funcin de la recepcin de la instruccin LRDP (lectura de operando de palabra) y puede programarse en el proceso de programa para el bloqueo de esta instruccin. La reposicin del rel interno debe ejecutarse con una instruccin RST. El rel interno se activa en funcin del estado de procesamiento de la instruccin LRDP (lectura de operando de palabra) y puede programarse en la ejecucin de programa como condicin de entrada para la reposicin de los rels internos especiales M9200 y M9201. La reposicin del rel interno debe ejecutarse con una instruccin RST. El rel interno se activa en funcin de la recepcin de la instruccin LWTP (escritura de operando de palabra) y puede programarse en el proceso de programa para el bloqueo de esta instruccin. La reposicin del rel interno debe ejecutarse con una instruccin RST. El rel interno se activa en funcin del estado de procesamiento de la instruccin LWTP (escritura de operando de palabra) y puede programarse en la ejecucin de programa como condicin de entrada para la reposicin de los rels internos especiales M9202 y M9203. La reposicin del rel interno debe ejecutarse con una instruccin RST.
M9200
M9201
Procesamiento de la instruccin LRDP
DESC: Incompleto CON: Completo
M9202
Recepcin de la instruccin LWTP
DESC: No recibido CON: Recibido
M9203
Procesamiento de la instruccin LWTP
DESC: Incompleto CON: Completo
M9206
Error en los parmetros de enlace de la estacin host Compatibilidad de los parmetros de enlace entre varias estaciones maestras rea de transferencia de B y W para la estacin maestra en el nivel inferior Control de los parmetros de enlace (solo para estacin maestra en el nivel inferior) Error en la tarjeta de enlace de la estacin maestra Estado de enlace Error en el bucle de avance Error en el bucle de retroceso Estado de prueba del bucle
En funcin del ajuste de los parmetros de enlace en la estacin host.
M9207
DESC: Normal CON: Sin coincidencia
En funcin de la coincidencia de los parmetros de enlace (operandos B y W) de la estacin maestra del nivel 2 con la estacin maestra del nivel 3 (solo con una red con 3 niveles).
M9208
DESC: Al 2o y 3o nivel CON: Solo al 2o nivel
El rel interno determina si los datos de enlace de los operandos B y W deben transferirse desde la estacin maestra en el primer nivel hacia las estaciones en los niveles inferiores (subestaciones). Una transferencia se ejecuta a las subestaciones cuando est activado el M9208. El rel interno especial se activa cuando los operandos de enlace (B y W) del nivel superior no deben compararse con los operandos de enlace (B y W) del nivel inferior por su eventual coincidencia. Cuando el M9209 no est activado, se controlan los parmetros de enlace del nivel superior e inferior en forma completa. En funcin de un fallo de hardware o la falta de la tarjeta de enlace MELSECNET(/B). El procesamiento se ejecuta por la CPU. El rel interno se conmut al modo offline y en ejecucin de una prueba de estacin a estacin o bien en una prueba de bucle de control. En funcin del estado de error en el bucle de avance.
M9209
DESC: Con control CON: Sin control
M9210
DESC: Normal CON: Error DESC: Online CON: Offline DESC: Normal CON: Error DESC: Normal CON: Error DESC: Prueba del bucle de avance o de retroceso CON: Sin prueba DESC: RUN o STEPRUN CON: STOP o PAUSE
M9224
M9225*
M9226*
En funcin del estado de error en el bucle de retroceso.
M9227*
En funcin de la ejecucin de una prueba de bucle del bucle de avance o de retroceso.
M9232
Estado de servicio de una estacin local
En funcin del estado de servicio (RUN, STOP o PAUSE) de una estacin local.
A 72
Anexo A

Rels internos especiales en servicio de enlace en la estacin maestra
Direccin M9233
Nombre Deteccin de error para una estacin local Error de parmetro en una estacin local o remota de entrada/ salida Estado de inicializacin de una estacin local o remota de entrada/ salida Error en una estacin local o remota de entrada/salida Error en el bucle de una estacin local o remota de entrada/ salida
Significado DESC: Normal CON: Error
Descripcin En funcin de la deteccin de error de una estacin local en otra estacin.
M9235
En funcin de la deteccin de un error en los parmetros de enlace de una estacin local o remota de entrada/salida.
M9236
DESC: Sin transferencia CON: Con transferencia
En funcin de la transferencia de los datos de inicializacin (p. ej., parmetros; entre una estacin maestra y una estacin local o remota de entrada/salida.
M9237
En funcin del estado de error de una estacin local o remota de entrada/salida.
M9238*
En funcin del estado de error de un bucle de avance o retroceso de una estacin local o remota de entrada/salida.
* Los rels internos especiales con marca, no pueden utilizarse en el MELSECNET/B.
A 73
Anexo A
Rels internos especiales en servicio de enlace en una estacin local

Direccin M9204 Significado Procesamiento de la instruccin LRDP Procesamiento de la instruccin LWTP Error en la tarjeta de enlace de la estacin local Estado de enlace Significado DESC: Incompleto CON: Completo DESC:Incompleto CON: Completo DESC: Normal CON: Error DESC: Online CON: Offline DESC: Normal CON: Error DESC: Normal CON: Error DESC: Sin ejecucin CON: Ejecucin DESC: Datos se recibieron CON: Datos no se recibieron DESC: Datos se recibieron CON: Datos no se recibieron DESC: Parmetros se recibieron CON: Parmetros no se recibieron DESC: Normal CON: Interrupcin DESC: Sin prueba CON: Prueba del bucle de avance o retroceso DESC: RUN o STEP RUN CON: STOP o PAUSE DESC: RUN o STEP RUN CON: STOP o PAUSE DESC: Normal CON: Error Descripcin Los rels internos se activan en funcin del estado de procesamiento de la instruccin LRDP en la estacin local. Los rels internos se activan en funcin del estado de procesamiento de la instruccin LWTP en la estacin local. En funcin de un fallo de hardware o la falta de la tarjeta de enlace MELSECNET(/B). El procesamiento se ejecuta por la CPU. El rel interno se conmut al modo offline y en ejecucin de una prueba de estacin a estacin o bien en una prueba de bucle de control. En funcin del estado de error en el bucle de avance.
M9205
M9211
M9240* M9241* M9242*
Error en el bucle de avance Error en el bucle de retroceso Transferencia mediante circuito de retorno Estado de recepcin de datos
En funcin del estado de error en el bucle de retroceso.
M9243
El rel interno especial se activa cuando la estacin misma ejecuta una transferencia de datos mediante el circuito de retorno. En funcin de la transferencia de datos entre la estacin maestra y la estacin local.
M9246
M9247
Estado de recepcin de datos
En funcin de la transferencia de datos entre la estacin maestra de un determinado nivel y la estacin local.
M9250
Estado de recepcin de parmetros
En funcin del estado de transferencia de los datos de parmetros de la estacin maestra.
M9251
Interrupcin de la transferencia Estado de prueba del bucle
En funcin del estado de transferencia en una estacin local.
En funcin de la ejecucin de una prueba de bucle del bucle de avance o de retroceso.
M9252
M9253 M9254
Estado de servicio de la estacin maestra Estado de servicio de otra estacin local Deteccin de error para otra estacin local
En funcin del estado de servicio (RUN, STOP o PAUSE) de la estacin maestra. En funcin del estado de servicio (RUN, STOP o PAUSE) de una estacin local. En funcin de la deteccin de error de una estacin local en otra estacin.
M9255
* Los rels internos especiales con marca, no pueden utilizarse en el MELSECNET/B.
A 74
Anexo A
Vista sinptica de los registros internos especiales
A.5
A.5.1

Vista sinptica de los registros de diagnstico (MELSEC Q-Serie y System Q)
Los registros de diagnstico SD son registros internos con una tarea determinada dentro del PLC. Debido a este motivo no es posible utilizar estos registros en los programas de ejecucin del mismo modo como registros normales. Sin embargo, para el control de la CPU es posible escribir datos en estos registros. Los datos almacenados en los registros de diagnstico, se almacenan en formato binario a no ser que se requiere otro formato. En esta tabla se explican las entradas para las tablas listadas en las siguientes pginas.
Ttulo de tabla Direccin Nombre Significado Descripcin
Significado

Indica la direccin del registro de diagnstico. Indica el nombre del registro de diagnstico. Explicacin breve del significado del registro de diagnstico.
Contiene
informaciones detalladas acerca del significado del registro de diagnstico.
Explica si el rel interno de diagnstico ha sido activado por el sistema o por el usuario. <Activado de> S : Activado por el sistema B : Activado por el usuario (en el programa de ejecucin o el modo de control de un equipo perifrico) S/B : Activado por el sistema y el usuario Se indica solamente en caso que el ajuste ha sido ejecutado por el sistema. <En caso de activacin> Procesamiento END : Se activa al final de cada procesamiento END Inicializacin : Se activa solamente durante la inicializacin (en la activacin de la fuente de alimentacin o en la conmutacin de la CPU del modo STOP al modo RUN) Modificacin del estado : Se activa solamente despus de presentarse una modificacin del estado) Error : Se activa solamente despus de presentarse un error Instruccin de ejecucin : Se activa cuando se ejecuta la instruccin Solicitud : Se activa solamente cuando est pendiente una solicitud de usuario (con SM, etc.)

Registros A-CPU correspondientes D9 [ ] [ ] [ ]
Indica el registro de diagnstico D9 [ ] [ ] [ ] correspondiente a la CPU de A. (Modificacin y modo de escritura en caso de modificaciones de contenido.) Se identifica con Nuevo cuando se agreg la CPU de Q/QnA nuevamente. Indica la CPU para la cual est disponible este rel interno especial. : Vlido para todos los tipos de CPU Q-CPU: Gilt nur fr die CPUs des MELSEC System Q QnA: Vlido para todas las CPUs de la serie QnA de MELSEC y las CPUs de Q2AS Tipo de CPU: Vlido solamente para esta CPU (p. ej. CPU de Q4AR) Rem Vlido para mdulos descentralizados de entrada/salida del MELSECNET/H
Vlido para:
INDICACIONES
Informaciones detalladas acerca del siguiente tema se encuentran en los siguientes manuales: Networks Melsecnet/10/10H/25H Network System Reference Manual for QnA SFC Q-/QnA-CPU Programming Manual ( SFC )
Los registros especiales SD1200 a SD1255 se utilizan en una CPU de QnA. En una CPU del MELSEC System Q no se ocupan estos registros.
A 75
Anexo A
Los registros especiales a partir de SD 1500 estn reservados para la CPU de Q4AR. Listado de los registros de diagnstico (1) Informaciones para el diagnstico
Direccin Nombre Significado Descripcin
El cdigo de error de los errores detectados con la funcin de
Activado por (en caso de activacin)
A-CPU Registro D9 [ ] [ ] [ ] D9008 Formato modificado
Vlido para:
SD0
Error de diagnstico
Cdigo de error de diagnstico
diagnstico se almacena en formato binario. Los contenidos son idnticos con las ltimas informaciones de errores.
Ao (ltimas dos posiciones) y mes en el cual se almacenaron
S (Error)
SD1
los datos de SD0. Los datos se almacenan en el cdigo BCD de dos posiciones. Ejemplo: Octubre 1995 = 9510 Ao (0 a 99) Mes (1 a 12)
Da y hora de la actualizacin de los datos con el SD0.
SD2
Hora de la presencia de un error de diagnstico
Hora de presencia de un error de diagnstico
Los datos se almacenan en el cdigo BCD de dos posiciones. Ejemplo: 25. 22 hrs = 2522 Da (1 a 31) Hora (0 a 23)
S (Error)
Nuevo
Minuto y segundo de la actualizacin de los datos con el SD0.
SD3
Los datos se almacenan en el cdigo BCD de dos posiciones. Ejemplo: 35 min 48s = 3548 Minuto (0 a 59) Segundo (0 a 59)
Rem
Mediante los cdigos de categora se posibilita la evaluacin del tipo de informacin almacenada en la rea de informacin general de errores ( SD5 - SD15) y en la rea de informaciones especficas de errores ( SD16 - SD26 ).
Informaciones especficas de errores
Informaciones generales de error
Los cdigos de categora de la informacin general de errores
SD4
Categoras de las informaciones de error
Cdigos de categora de las informaciones de error
se almacenan del siguiente modo : 0: Sin error 1: N de estacin/mdulo/CPU/portador de componente 2: Nombre de archivo/Nombre de unidad de disco 3: Tiempo (valor ajustado) 4: Localizacin de un error de programa 5: Motivo para la conmutacin (solo para una Q4ARCPU)
Los cdigos de categora de la informacin especfica de
S (Error)
Nuevo
errores se almacenan del siguiente modo : 0: Sin error 1: ( Abierto ) 2: Nombre de archivo/Nombre de unidad de disco 3: Tiempo (Valor realmente medido) 4: Localizacin de un error de programa 5: Nmero del parmetro 6: Nmero del rel interno de error 7: Nmero del fallo funcional de la instruccin de control
A 76
Anexo A

Listado de los registros de diagnstico (continuacin)
Direccin SD5 SD6 SD7 SD8 SD9 SD10 SD11 SD12 SD13 SD14 SD15
Nombre
Significado
Descripcin
Aqu se almacenan las informaciones generales que
A-CPU Registro D9 [ ] [ ] [ ]
Vlido para:
corresponden a los cdigos de error (SD0).

Se almacenan los siguientes 5 tipos de informacin:
( 1 ) N de estacin/mdulo
Nmero Significado N de estacin/mdulo Nmero de entrada/
SD5 SD6 SD7 SD8 SD9 SD10 SD11 SD12 SD13 SD14 SD15
Libre
( 2 ) Nombre de archivo/Nombre de unidad de disco Ejemplo: Nombre de archivo = ABCDEFGH.IJK

Nmero Significado Unidad de
b15 B D F H I K A C E G . J
b0
Nombre de (Cdigo ASCII: 8
Extensin (Cdigo ASCII: 3
Libre
( 3 ) Tiempo (valor ajustado)

Nmero Significado Tiempo: Pasos de 1 s (0 999 Tiempo: Pasos de 1 ms (0 65535
S (Error)
Nuevo
Libre
( 4 ) Localizacin del error de programa

Nmero Significado
Extensin (Cdigo ASCII: 3 Patrn* N de bloque N de paso/transicin N de paso de proceso N de paso de proceso Nombre de (Cdigo ASCII: 8
2E H (.)
*Asignacin del patrn:

15 14 4 3 2 1 0
( Bit Nr. )
Bloque AS disponible (1) / no disponible (0) Paso AS disponible (1) / no disponible (0) Transicin AS disponible (1) / no disponible (0)
0 0
0 0 * * *
no se utiliza
A 77

Direccin Nombre Significado Descripcin Activado por (en caso de activacin) Registro de CPU de A D9 [ ] [ ] [ ]
Anexo A
Vlido para:
Significado de las extensiones de los nombres de archivo:
SD10 (SD9)
51H 51H 51H 51H 51H 51H 51H 51H 51H 51H 51H 51H 50H 50H 43H 44H 44H 44H 44H 54H 54H 54H 54H 46H
SD11 (SD10)
41H 47H 44H 49H 52H 53H 4CH 53H 4CH 50H 52H 44H
Extensin QPA QPG QCD QDI QDR QDS QDL QTS QTL QTP QTR QFD Parmetros
Tipo de datos
Programas Comentarios de operandos Valores iniciales de operandos Registros de archivo Datos de simulacin Operandos locales Datos de sampling trace (slo CPU de QnA) Datos de rango detentivo (slo CPU de QnA) Datos de seguim. de programa (CPU de QnA) Archivo de seguim. para programas AS Datos de error
A 78
Anexo A

Direccin
Nombre
Significado
Descripcin
Registro de CPU de A D9 [ ] [ ] [ ]
Vlido para:
SD16 SD17 SD18 SD19 SD20 SD21 SD22 SD23 SD24 SD25
Aqu se almacenan las informaciones generales que
corresponden a los cdigos de error (SD0).

Se almacenan los siguientes 6 tipos de informa-
cin: ( 1 ) Nombre de archivo/Nombre de unidad de disco Ejemplo:) Nombre de archivo = ABCDEFGH.IJK

Nmero Significado Unidad de Nombre de (Cdigo ASCII: 8
b15 B D F H I K A C E G . J
b0
Extensin (Cdigo ASCII: 3
Libre
( 2 ) Tiempo (valor ajustado)

Nmero Significado Tiempo: Pasos de 1 s (0 999 Tiempo: Pasos de 1 ms (0 65535
SD16 SD17
SD18 SD19 SD20 SD21 SD22 SD23 SD24 SD25

Libre
S (Error)
Nuevo
SD26
SD26
( 3 ) Localizacin del error de programa

Nmero Significado
Extensin (Cdigo ASCII: 3 Patrn* N de bloque N de paso/transicin N de paso de proceso N de paso de proceso Nombre de (Cdigo ASCII: 8
2E H (.)
*Asignacin del patrn:

15 14 4 3 2 1 0
( Bit Nr. )
Bloque AS disponible (1) / no disponible (0) Paso AS disponible (1) / no disponible (0) Transicin AS disponible (1) / no disponible (0)
0 0
0 0 * * *
no se utiliza
A 79

Direccin Nombre Significado Descripcin Activado por (en caso de activacin) ( 5 ). N de rel interno de error/ N de fallo funcional de instruccin CHK
Significado
Anexo A
Vlido para:
SD16 SD17 SD18
( 4 ) N de parmetro
Nmero
Significado
Nmero
SD19 SD20 SD21 SD22 SD23 SD24 SD25 Informaciones especficas de errores
SD16 N de parmetro SD17 SD18 SD19 SD20 SD21 SD22 SD23 SD24 SD25 SD26
No asignado
SD16 N de parmetro SD17 SD18 SD19 SD20 SD21 SD22 SD23 SD24 SD25 SD26
No asignado
S (Error) (6) Error de parametrizacin en mdulos especiales (solo para CPUs del MELSEC System Q)
Significado SD16 N de parmetro SD17 Cdigo de error para especial SD18
Nuevo
SD26
SD19 SD20 SD21 SD22 SD23 SD24 SD25 SD26 No asignado
SD50
Reposicin de un error
N de error de un error repuesto
Almacena el nmero de error de un error repuesto

Nuevo
Se activan los bits respectivos cuando se cae la tensin de batera. Estos bits se mantienen activados cuando la tensin de batera alcanza nuevamente su valor normal.
b4 b3 b2b1 b0
SD51
Tensin de batera muy baja (rel interno de rango detentivo)
Config. bits que indica donde se cay la tensin de batera
0
Error de CPU Tarjeta de memoria A, Tarjeta de memoria B, Tarjeta de memoria A, Tarjeta de memoria B,
S (Error)
Nuevo
En una CPU de Q00J, Q00 y Q01CPU se activa solamente el bit 0. Tensin de batera baja Cada de la tensin de alimentacin Config. bits que indica donde se cay la tensin de batera Frecuencia de las cadas de tensin
Funcionamiento como descrito en SD51 (vase arriba) Este bit se repone despus de que la batera ha alcanzado
SD52
su valor normal.
En este registro se suma en cada cada de tensin, en la cual la
S (Error)
Nuevo
SD53
la tensin de red baja por ms de 20% durante el servicio, el valor de 1 . El valor se almacena en form binaria.
S (Error)
D9005
Rem
A 80
Anexo A

Direccin
Nombre
Significado
Descripcin
Vlido para:
SD54
Error de enlace MINI
Estado de deteccin de error
(1) Se activa el bit de estacin relevante cuando se activa una de las direcciones cabezales de un mdulo MINI (-S3) instalado X(n+0) /X(n+20), X(n+6)/()n+26), X(n+7)/(n+27) o X(n+8)/Xn+28). (2) Se activa el bit de estacin relevante cuando no resulta posible la comunicacin entre los mdulos MINI (-S3) instalados y la CPU.
S (Error)
D9004 Formato modificado
QnACPU
b15
8. Mdulo
b9 b8
1. Mdul 8. Mdul
b0
1. Mdul
Informacin CON (2)
Informacin CON
SD60
Nmero del fusible defectuoso Error de comparacin de mdulo de entrada/salida
Nmero del mdulo cuyo fusible est defectuoso Nmero del mdulo en el cual se encuentra un error de comparacin
El valor almacenado corresponde a la direccin de estacin inferior del mdulo cuyo fusible resulta defectuoso, dividido por el valor de 16.
S (Error)
D9000
Rem
SD61
La direccin inferior de mdulo en el cual se detect primero un error de comparacin.
S (Error) S (Ejecucin de instruccin) S (Ejecucin de instruccin)
D9002
SD62
N de rel interno de error
Aqu se almacena el nmero de error que se detect primero.
D9009
SD63
Cantidad de rels internos de errores
Almacena la cantidad de rels internos de errores.
D9124
A 81

Direccin Nombre Significado Descripcin Activado por (en caso de activacin) Registro de CPU de A D9 [ ] [ ] [ ] D9125 D9126 D9127 D9128 D9129 D9130 D9131 D9132
Direccion es Cantidad de rels internos de errores
Anexo A
Vlido para:
SD64 SD65 SD66 SD67 SD68 SD69 SD70 SD71 SD72 SD74 SD75 SD76 SD77 SD78 Tabla del N detectado del rel interno de error Nmero del rel interno de error detectado
Cuando se activa uno de los rels internos de errores mediante una instruccin OUT F o SET F, se escribe la direccin del rel interno de error del rel interno activado de error, en forma binaria en los registros SD64 a SD79. De la rea de registro se elimina una direccin de rel interno de error que se repone mediante una instruccin RST F. El contenido de los registros de datos siguientes se avanza hacia arriba en un registro. En la ejecucin de una instruccin LEDR se avanza el contenido de SD64 a SD79 en un bit hacia arriba. (Este proceso se ejecuta incluso cuando el conmutador de llave en la CPU ( Q3A/Q4A) se encuentra en RESET.) En caso de contar con ms de 16 mensajes de error, no se almacena el siguiente rel interno de error (N 17) en los registros SD64 a SD79.
SET SET SET SET SET SET SET SET SET SET SET F50 F25 F19 F25 F15 F70 F65 F38 F110 F151F210 LEDR
Nuevo Nuevo Nuevo Nuevo Nuevo
Direccion es
Nuevo
SD79
Nuevo
SD80
Cdigo de error de la instruccin CHK
El cdigo de error detectado con la instruccin CHK, se almacena en el formato BCD.
Nuevo
con excepcin de Q00J-, Q00- y Q01CPU
A 82
Anexo A

Direccin SD90 SD91 SD92 SD93 SD94 SD95 SD96 SD97 SD98 SD99 Memoria para la velocidad ajustada de transferencia de la interfaz serial Valor de ajuste para la N de rel interno de supervisin de error para el valor de pasos y transiciones ajuste del temporizador (Slo posible y error de exceso de cuando est tiempo disponible el programa AS.) ) Nombre Significado Descripcin
N de rel interno de error que se aplica
Registro ACPU D9 [ ] [ ] [ ] D9108 D9109 D9110 D9111
Vlido para:
Corresponde al SM90 Corresponde al SM91 Corresponde al SM92 Corresponde al SM93 Corresponde al SM94 Corresponde al SM95 Corresponde al SM96
cuando se ingresa un tiempo de supervisin errneo de tiempo WDT o cuando se genera un error de exceso de tiempo WDT.
D9112
Ajujste del nmero F (0 a 255) Ajuste del valor lmite de tiempo del temporizador (1 a 255 s, en pasos de 1 s)
D9113 D9114
con excepcin de Q00J-Q00 y Q01CPU
El temporizador arranca cuando se
Corresponde al SM97 Corresponde al SM98 Corresponde al SM99
activan los rels internos de diagn stico SM90 a SM99 y se activa un paso. Cuando no se cumple la condicin de conmutacin del paso relevante durante el tiempo ajustado, se activa el rel interno de errores ( F ).
Nuevo Nuevo Nuevo
SD100
Velocidad de transferencia
K96: 9600 Bit/s, K192: 19,2 kBit/s, K384: 38,4 kBit/s, K576: 57,6 kBit/s, K1152: 115,2 kBit/s Bit 4 = DESC: Sin suma de control Bit 4 = CON: Con suma de control 5Bit 5 = DESC: Modificaciones de programa en lnea no permitidas Bit 5 = CON: Modificaciones de programa en lnea permitidas Los dems bits no tienen ningn significado. 0: Sin tiempo de espera 1 a FH: Tiempo de espera en unidades de 10 ms. Ajuste previo: 0
Nuevo
SD101
Ajustes de comunicacin
Memoria para los ajustes para la comuniacin serial
S (En la activacin de la tensin de alimentacin o despus de un reset)
Nuevo
Q00J-Q00 y Q01CPU
SD102
Tiempo de espera
Memoria para tiempo de espera con comunicacin serial
Nuevo
SD105
Velocidad de transferencia para CH1 (RS 232)
Memoria para la velocidad ajustada de transferencia.
K3: 300 Bit/s, K6: 600 Bit/s, K24: 2400 Bit/s, K48: 4800 Bit/s, K96: 9600 Bit/s, K192: 19,2 kBit/s, K384: 38,4 kBit/s, K576: 57,6 kBit/s, K1152: 115,2 kBit/s
Nuevo
Q-CPU con excepcin de Q00J-Q00 y Q01CPU
SD110
Resultado de emisin Resultado de recepcin
Cdigo de error en emisin de datos Cdigo de error en la recepcin de datos
Aqu se almacena el cdigo de error en caso de haberse generado un error durante la emisin de datos mediante la comunicacin serial. Aqu se almacena el cdigo de error en caso de haberse generado un error durante la recepcin de datos mediante la comunicacin serial.
S (Error) S (Error)
Nuevo
SD111
Nuevo
Q00J-Q00 y Q01CPU
SD120
N de error en interrupcin de la tensin externa de alimentacin
Nmero del mdulo cuya alimentacin externa de tensin gener un fallo
Se almacena la direccin inferior del mdulo del System Q cuya tensin de alimentacin gener un fallo. (en preparacin)
S (Error)
Nuevo
A 83

Direccin SD130 SD131 SD132 SD133 SD134 SD135 SD136 Mdulos con fusible defectuoso La config. de bits (16 Bit) indica los mdulos con fusible defectuoso 0 : Sin fusible defectuoso 1 : Fusible defectuoso detectado

Anexo A
Nombre
Significado
Descripcin
Registro ACPU D9 [ ] [ ] [ ]
Vlido para:
La cantidad de mdulos de salida con fusible defectuoso se almacena como config. de bits de 16 bits. (Este nmero se almacena cuando se activa el N de mdulo en los parmetros.) Se registran tambin los fusibles defectuosos en los mdulos de salida de las estaciones remotas. Despus del reemplazo del fusible defectuoso no se repone automticamente el bit correspondiente. El bit debe eliminarse mediante reposicin del mensaje de error.
b15 b13 b12 b11 b10 b9 b8 b7 b6 b5 b4 b3 b2 b1 b0 0 0 0 0
(YC0)
SD130 SD131
0
(Y1F0)
0 0
0
(Y1A)
0 0
(Y80)
0 0
0 0
0 0
0 0
0 0
0 0
0 0
0 0
S (Error)
Nuevo
SD137
SD137
(Y1F30)
SD150 SD151 SD152 SD153 SD154 SD155 SD156 Mdulos de entrada/salida con error de comparacin La config. de bits (16 Bit) indica los mdulos con error de comparacin. 0 : Sin error de comparacin de entrada/ salida 1 : Con error de de comparacin de entrada/salida
Cuando el estado actual de un mdulo de entrada/salida diverge del estado prescrito despus de la activacin de la tensin de alimentacin, se almacenan las informaciones de mdulo de entrada/salida en el registro. (Cuando se activa el nmero de mdulo en los parmetros, se almacena este nmero.) Tambin se detectan las informaciones de mdulo de entrada/ salida.
b15 b13 b12 b11 b10 b9 b8 b7 b6 b5 b4 b3 b2 b1 b0 0 0 0 0
(YC0)
Q00J-, Q00y Q01CPU
SD1350 SD1351
0
(Y1F0)
0 0
0
(Y1A)
0 0
(Y80)
0 0
0 0
0 0
0 0
0 0
0 0
0 0
0 0
S (Error)
Nuevo
SD1381
(Y1F30)
SD157
A 84
Anexo A

Direccin Nombre Significado Descripcin Activado por (en caso de activacin) Registro de CPU de A D9 [ ] [ ] [ ] Vlido para:
El estado del conmutador de modo de operacin se almacena en el siguiente formato:

b15 b4 b3 b0
Libre
(1)
S (Continuamente)
Nuevo
Remoto
(1) Modo de servicio
Siempre 1:
STOP

b15 b8 b7 b4 b3 b0
Libre
(2)
(1)
Nuevo
Q00J-, Q00y Q01CPU
(0): (1):
RUN STOP
(2) Conmutador de tarjeta de memoria
Siempre DESC

b15 b12 b11 b8 b7 b4 b3 b0
SD200
Estado de conmutacin
Estado del conmutador de modos de operacin de CPU
(3)
Libre (2)
(1)
(0): (1): (2):
RUN STOP L.CLR
Nuevo
(2) Conmutador de tarjeta de memoria (3) Conmutador DIP
Siempre DESC
Los bits b8 a b11 corresponden a los conmutadores SW1 a SW5. 0: DESC, 1: CON
El estado del conmutador de llave de CPU se almacena en el siguiente formato.

b15 b12 b11 b8 b7 b4 b3 b0
(3)
Libre (2)
(1)
(0): (1): (2):
RUN STOP L.CLR
Nuevo
QnA-CPU
(2) Conmutador de tarjeta de memoria (3) Conmutador DIP D Los bits b8 a b11 corresponden a los conmutadores SW1 a SW5. 0: DESC, 1: CON
A 85

Direccin Nombre Significado Descripcin Activado por (en caso de activacin)
Anexo A
Vlido para:
Las indicaciones abajo indicadas se refieren a las indicaciones LED de la CPU.

bF bC bB b8 b7 b4 b3 b0
(8)
(7)
(6)
(5)
(4)
(3)
(2)
(1)
(1) : RUN (2) : ERROR (3) : USER (4) : BAT.ALARM
S (5) : BOOT (modificacin de estado) (6) : Libre (7) : Libre (8) : Modo de operacin El modo de operacin se almacena en la siguiente configuracin de bits: 0: DESC, 1: VERDE, 2: NARANJA
Nuevo
Q-CPU
SD201
Estado LED
Estado de la indicacin LED de CPU
En una CPU de Q00J, Q00 o Q01 estn disponibles exclusivamente en las reas 1 y 2.
Las indicaciones abajo indicadas se refieren a las indicaciones LED de la CPU y se almacenan en la siguiente configuracin de bits : DESC con 0; CON con 1; parpadeo con 2
b15 b13 b12 b8 b7 b4 b3 b0
(8) (7) (6) (5) (4) (3) (2) (1)
Nuevo
QnA-CPU
(1) : RUN (2) : ERROR (3) : USER (4) : BAT.ALARM SD202 LED DESC Config. bits de los LEDs desactivados
(5) : BOOT (6) : Card A (Tarjeta de memoria A) (7) : Card B (Tarjeta de memoria B) (8) : Libre QnA-CPU
Almacena la configuracin de bits de los LEDs desactivados (Posible slo con USER y BOOT LED) DESC con 0, CON con 1
Nuevo
El estado de procesamiento se almacena como se indica abajo.

b15 b4 b3 b0
Libre
(1)
S (Continuamente)
Nuevo
Remoto
(1) Estado de procesamiento Siempre 2: STOP de mdulos I/O descentralizados
El estado de procesamiento de CPU se almacena como se indica abajo.

b15 b12 b11 b8 b7 b4 b3 b0
SD203
Estado de procesamiento de la CPU

(2) (1) <N>
(1) :
Estado procesamiento de la CPU
0 : RUN 1 : STEP-RUN (no para Q00J-, Q00y Q01CPU) 2 : STOP 3 : PAUSE
D9015 (Formato modificado
0 : Conmutador de modos de operacin 1 : Contacto remoto 2 : Dispositivo perifrico, conexin de computador u otras fuentes remotas 3 : Instrucciones internas de programa 4 : Error Indicacin: Se indica almacena solamente el primer error
(2) : STOP/PAUSE causado por
A 86
Anexo A

Direccin
Nombre
Significado
Descripcin
Vlido para:
SD206
Tipo de ejecucin de la prueba de operando
Indicacin de la prueba ejecuta de operando
En la prueba de operando se ingresan los operandos controlados mediante un dispositivo de programacin. 0: Sin activacin de la prueba de operando 1: Durante el control de las entradas (X) 2: Durante el control de las salidas (Y) 3: Durante el control de las entradas/salidas (X/Y)
S (solicitud)
Nuevo
Remoto
SD207
Prioridad 1 a 4
Cuando se presenta un error, se indica ste en la pantalla de LED (parpadeando) segn el nmero de error en los registros disponibles. Las reas de ajuste de las prioridades de indicacin se muestran del siguiente modo :
B15 B12 B11 B8 B7 B4 B3 B0
D9038 D9039 (Formato modificado

con excepcin de
SD208
Prioridad 5 a 8
Prioridad de indicacin del LED de ERR SD209 Prioridad 9 a 10
SD207 SD208 SD209
Prioridad Prioridad
Prioridad Prioridad
Prioridad Prioridad Prioridad
Prioridad Prioridad Prioridad
(4321H) (8765 H) (00A9 H) En caso de ajuste de 0, no se activa la indicacin. Tambin cuando se ajusta un 0, se indican las informaciones acerca del error que detuvo la CPU (incl. los ajustes de parmetros) a travs del LED.
El ao (ltimas 2 posiciones) y el mes se almacenan en cdigo BCD
Ajuste por defecto:
Nuevo
Q00J-, Q00- y Q01CPU
en el registro SD210: SD210 Datos de reloj (Ao, mes) Ao Mes

b15 b12 b11 b8 b7 b4 b3 b0
Ejemplo: Julio 1993 = 9307
D9025
El da y las horas se almacenan en cdigo BCD en el registro SD211:
. SD211 Datos de reloj Datos de reloj Da, Hora Da Hora

b15 b12 b11 b8 b7 b4 b3 b0
Ejemplo: 31., 10 hrs. = 3110
S/B (solicitud)
D9026
Rem
Los minutos y segundos se almcenan en el registro SD212
en cdigo BCD. SD212 Datos de reloj (Minuto, segundo) Minuto Segundo

b15 b12 b11 b8 b7 b4 b3 b0
Ejemplo: 35 min, 48s = 3548
D9027
A 87
Anexo A

Direccin Nombre Significado Descripcin Activado por (en caso de activacin) Registro de CPU de A D9 [ ] [ ] [ ] Vlido para:
El da de semana se almacena en cdigo BCD en el registro SD213 .

b3-------b0 Viernes H0005
b15-------b12 b11-------b8 b7-------b4
Posiciones superiores del ao (0 a 99)
0 1 2 3 4 5 6
SD213
Datos de reloj
Datos de reloj (Da de semana)
Da de Doming Lunes Martes Mircoles Jueves Viernes Sbado
S/B (solicitud)
Q-CPU Rem
D9028 El da de semana se almacena en cdigo BCD en el registro SD213 .

b3-------b0
b15-------b12 b11-------b8 b7-------b4
Siempre 0
0 1 2 3 4 5 6
Da de Doming Lunes Martes Mircoles Jueves Viernes Sbado
S/B (solicitud)
QnA-CPU
SD220 SD221 SD222 SD223 SD224 SD226 Datos de la pantalla LED Datos de indicacin de la pantalla
Los datos ASCII (16 caracteres) de la pantalla LED se almacenan en los registros que se indican abajo.
b15 SD220 SD221 SD222 SD223 SD224 SD225 SD226 a b8 b7 a b0
15. Caracter desde la derecha 13. Caracter desde la derecha 11. Caracter desde la derecha 9. Caracter desde la derecha 7. Caracter desde la derecha 5. Caracter desde la derecha 3. Caracter desde la derecha 1. Caracter desde la derecha 16. Caracter desde la derecha 14. Caracter desde la derecha 12. Caracter desde la derecha 10. Caracter desde la derecha 8. Caracter desde la derecha 6. Caracter desde la derecha 4. Caracter desde la derecha 2. Caracter desde la derecha
Nuevo
SD227
SD227
SD240
Modo de servicio del portador de componentes
0: Servicio automtico 1: Servicio detallado 0: Slo portadores principales de comp. 1 a 7: Cantidad de Portadores de de extensin de componentes
Este registro sirve para el almacenamiento del modo de servicio del portador de componentes.
S (Inicializacin)
Nuevo
SD241
Cantidad de portadores de extensin de componentes
Q-CPU Rem En este registro se almacena la cantidad de portadores instalados de extensin de componentes. S (Inicializacin) Nuevo
A 88
Anexo A

Direccin
Nombre
Significado
Descripcin
Vlido para:
b4 b3 Siempre 0
b2 b1 b0
0: Portador de
Portador principal de com 1erPortador de extensin de componentes 2o Portador de extensin de componentes o 3 Portador de extensin de componentes o 4 Portador de extensin de componentes En caso de no estar instalado ningn portador de extensin de componentes, los bits 1 a 4 son iguales a 0.
Q00J-, Q00y Q01CPU
SD242
Diferenciacin entre portadores de componentes AyQ
componentes del tipo QA[ ] [ ]B est instalado (modo de servicio A) 1: Portador de componentes del tipo Q[ ] [ ]B est instalado (modo de servicio Q)
S (Inicializacin)
b7 Siempre 0 a Portador principal de componentes 1er Portador de extensin de componentes o 2 Portador de extensin de componentes a 7 Portador de extensin de componentes En caso de no estar instalado ningn portador de extensin de componentes, los bits 1 a 7 son iguales a 0.
o
Nuevo
b2 b1 b0
Q02O06HQ12HQ25HCPU; Rem
SD243
SD244
Cantidad de enchufes en los portadores de Cantidad de componentes enchufes en En una CPU de Q00J, los portadores Q00 o Q01 se ocupan las de componentes posiciones para los enchufes 5 a 7 con el valor de 0. Carga mxima de entradas/salidas Direccin de un mdulo de entrada/salida a reemplazar Velocidad de transferencia para RS422
bF SM243 SM244 3. EBT 7. EBT
bB
b8 b7
b4 b3 HBT 4. EBT
b0
2. EBT 6. EBT
1. EBT 5. EBT
S (Inicializacin)
Nuevo
Q-CPU
La cantidad de enchufes para los portadores principales de componentes (HBT) y los portadores de extensin de componentes (EBT) se almacena en las reas respectivas.
SD250
Carga mxima de entradas/salidas
Al activar el SM250, se suma el valor de 1 a las dos posiciones superiores de la ltima direccin cargada de entrada/salida y se almacena luego como valor binario. El registro D9094 almacena las dos posiciones superiores de la direccin inicial de un mdulo de entrada/salida que se retira o bien coloca del portador de componentes durante el servicio en lnea y las almacena luego como valor binario. El registro almacena el valor para la velocidad de transferencia de la interfaz RS422.
Nuevo
SD251
Direccn inicial del mdulo de entrada/ salida
D9094
Q2A(S1)-, Q3AQ4AQ4ARCPU
SD253
0: 9600 Bit/s, 1: 19,2 kBit/s 2: 38,4 kBit/s
S (en caso de modificacin)
Nuevo
QnA-CPU
A 89
Anexo A

Direccin Nombre Significado Cantidad de mdulos instalados Descripcin Activado por (en caso de activacin) A-CPU Registro D9 [ ] [ ] [ ] Vlido para:
SD254
Indica la cantidad de mdulos instalados en el MELSECNET/10.
SD255
Direccin de entrada/ Direccin de entrada/salida del primer mdulo instalado en el MELSECNET/10. salida Nmero de Direccin de red del primer mdulo instalado en el MELSECNET/10. red Informaci ones del N de primer grupo mdulo MELSECNET/10 especfica N de estacin N de grupo del primer mdulo instalado en el MELSECNET/10.
SD256
SD257
SD258
N de estacin del primer mdulo instalado en el MELSECNET/10.
S (Inicializacin)
Nuevo
SD259 SD260 SD264 SD265 SD269 SD270 SD274
Informaci En caso de estaciones standby, se almacena el N de mdulo de la n standby estacin standby (1 a 4). Informaciones del segundo mdulo Informaciones del tercer mdulo Informaciones del cuarto mdulo
La configuracin resulta idntica con el primer mdulo.
(3) b15 b12 b11 Libre b8 b7
(2) b4 b3
(1) b0 1er mdulo 2o mdulo o 3 mdulo 4o mdulo
(1) Cuando se activa el Xn0 del enlace CC instalado, se activa el bit asignado a la estacin. (2) Cuando se desactiva el Xn1 o el XnF del enlace CC instalado, se activa el bit asignado a la estacin. (3) Se activan los bits en esta rea cuando la CPU no puede comunicarse con el enlace CC instalado.
S (en caso de error)
Nuevo
Q-CPU Rem
SD280
Error de enlace CC
Estado con error detectado
(2) b15 b15
(1) b9 b8
b0 1er mdulo
a
2o mdulo
(1) Cuando se activa el Xn0 del enlace CC instalado, se activa el bit asignado a la estacin. (2) Cuando se desactiva el Xn1 o el XnF del enlace CC instalado, se activa el bit asignado a la estacin. (3) Se activan los bits en esta rea cuando la CPU no puede comunicarse con el enlace CC instalado.
S (en caso de error)
Nuevo
QnA-CPU
A 90
Anexo A

Direccin
Nombre
Significado
Descripcin
Vlido para:
SD290
Cantidad de direcciones Cantidad actualmente ajustada de direcciones del operando X del operando X Cantidad de direcciones Cantidad actualmente ajustada de direcciones del operando Y del operando Y Cantidad de direcciones Cantidad actualmente ajustada de direcciones del operando M del operando M Cantidad de direcciones Cantidad actualmente ajustada de direcciones del operando L del operando L Cantidad de direcciones Cantidad actualmente ajustada de direcciones del operando B del operando B Cantidad de direcciones Cantidad actualmente ajustada de direcciones del operando F del operando F Cantidad de direcciones Cantidad actualmente ajustada de direcciones del operando SB del operando SB Asignacin de Cantidad de direcciones Cantidad actualmente ajustada de direcciones del operando V operandos del operando V (idntico con los contenidos de Cantidad de direcciones parmetros) Cantidad actualmente ajustada de direcciones del operando S del operando S Cantidad de direcciones Cantidad actualmente ajustada de direcciones del operando T del operando T Cantidad de direcciones Cantidad actualmente ajustada de direcciones del operando ST del operando ST Cantidad de direcciones Cantidad actualmente ajustada de direcciones del operando C del operando C Cantidad de direcciones Cantidad actualmente ajustada de direcciones del operando D del operando D Cantidad de direcciones de los operandos W Cantidad de direcciones de los operandos SW
SD291
Nuevo
Rem
SD292
SD293
Nuevo
SD294
Nuevo
Rem

SD295
Nuevo S (Inicializacin) Nuevo
SD296
Rem
SD297
SD298
SD299
Nuevo
SD300
SD301
SD302
SD303
Cantidad actualmente ajustada de direcciones del operando W
(Inicializacin)
Nuevo
Rem
SD304
Cantidad actualmente ajustada de direcciones del operando SW
SD315
Tiempo reservado para comunicacin
El tiempo ingresado (rea de 1 ms a 100 ms) est disponible para la comunicacin con un dispositivo de programacin. Mientras mayor es el Tiempo que se reserva valor ingresado, menor resulta el tiempo de reaccin disponible para la Procesamiento END para la comunicacin. comunicacin con otros dispositivos (p. ej., para el acoplamiento serial). Cuando el valor se encuentra fuera del rango permitido, se trata como valor no ingresado. El tiempo de ciclo se prolonga por el tiempo ajustado.
Nuevo
Q-CPU
A 91

Direccin Nombre Significado Cantidad de mdulos instalados Descripcin Activado por (en caso de activacin)
Anexo A
Vlido para:
SD340
Indica la cantidad de mdulos instalados en Ethernet.
SD341
Direccin de entrada/ Direccin de entrada/salida del primer mdulo instalado en Ethernet. salida Nmero de Direccin de red del primer mdulo instalado en Ethernet. red N de Informaci grupo ones del primer mdulo N de estacin Informacin Ethernet Libre N de grupo del primer mdulo instalado en Ethernet. Nuevo Q-CPU Rem
SD342
SD343
N de estacin del primer mdulo instalado en Ethernet. S (Inicializacin)
No asignado En una CPU de Q se almacena la direccin IP de Ethernet del primer mdulo en la memoria de bfer. No asignado En una CPU de Q se lee el cdigo de error de Ethernet del primer mdulo con la instruccin ERRORRD. La configuracin resulta idntica con el primer mdulo.
Libre Informaciones del segundo mdulo Informaciones del tercer mdulo Informaciones del cuarto mdulo Cantidad de mdulos instalados
Nuevo
Q-CPU (con excepcin de Q00J-, Q00- y Q01CPU) Rem
Indica la cantidad de mdulos instalados en Ethernet.
SD341
Direccin de entrada/ Direccin de entrada/salida del primer mdulo instalado en Ethernet. salida Nmero de Direccin de red del primer mdulo instalado en Ethernet. red N de Informaci grupo ones del primer mdulo N de estacin Informacin Ethernet Direccin IP N de grupo del primer mdulo instalado en Ethernet.
SD342
SD343
SD344 SD345 SD346 SD347 SD348 SD354 SD355 SD361 SD362 SD368
N de estacin del primer mdulo instalado en Ethernet. S (Inicializacin) Nuevo QnA-CPU
Direccin IP de Ethernet del primer mdulo instalado.
Cdigo de Cdigo de error de Ethernet del primer mdulo instalado. error Informaciones del segundo mdulo Informaciones del tercer mdulo Informaciones del cuarto mdulo
A 92
Anexo A

Direcci n
Nombre
Significado
Descripcin
Vlido para:
b15
b8 b7 b6 b5 b4 b3
b1 b0 Estado Estado Estado Estado Estado Estado Estado Estado del 1 o del 2 o del 3 o del 4 o del 5 o del 6 o del 7 o del 8
er
0 0 No utilizado canal canal canal canal canal canal canal canal
SD380
Informaciones del primer mdulo Estado de recepcin de las instrucciones Ethernet Informaciones del segundo mdulo Informaciones del tercer mdulo Informaciones del cuarto mdulo
Bit aplicado: Recepcin (canal se utiliza) Bit no aplicado: Sin recepcin (canal no se utiliza)
S (Inicializacin)
Nuevo
Q-CPU
SD381 SD382 SD383
SD392
Versin de software
Versin del software de sistema
La versin del software interno de sistema se almacena en el byte superior en cdigo ASCII. No son vlidos los datos contenidos en el byte inferior. La versin A del software se almacena, por ejemplo, en el byte superior como 41H . El nmero de versin almacenado del software de sistema puede divergir del nmero de versin rotulado en la caja del mdulo.
S (Inicializacin)
D9060
SD395
N de CPU
1: CPU 1 2: CPU 2 3: CPU 3 4: CPU 4
Este registro contiene el nmero de la CPU cuando se opera en un sistema de CPU mltiple.
S (Inicializacin)
Nuevo
CPU del System Q, apropiada para el servicio de CPU mltiple.
A 93

(3) Reloj de sistema/Contador
Direccin Nombre Significado Descripcin Activado por (en caso de activacin) S (modificacin de estado)
Anexo A
Vlido para:
SD412
Contador de 1 segundo
Cuenta en pasos de segundos
Con inicio del servicio RUN de la CPU, el contador empieza a contar en ciclos de segundos. El contador cuenta en forma ascendente de 0 a 32767, a continuacin hasta -32767 en forma descendente y retornando nuevamente a 0.
D9022
SD414
Reloj de segundos 2n
Unidades de segundos de 2xn
Almacena los valores de ajuste de n del reloj de segundos de 2xn (ajuste previo = 30). Se pueden aplicar valores entre 1 y 32767.
Nuevo
SD415
Reloj de milisegundos de 2n
Unidades de milisegundos de 2xn
Almacena los valores de ajuste de n del reloj de milisegundos de 2xn (ajuste previo = 30). Se pueden ingresar valores entre 1 y 32767.
Nuevo
Q02Q02HQ06HQ12PHQ12PHQ25HQ25PHCPU
SD420
Contador del ciclo de programa
Cuenta la cantidad de ciclos de programa
Con inicio del servicio RUN de la CPU, el contador aumenta en el valor de 1 en cada ciclo de programa. El contador cuenta en forma ascendente de 0 a 32767, a continuacin hasta -32767 en forma descendente y retornando nuevamente a 0.
Nuevo
SD430
Contador de ciclos de programa de velocidad menor de procesamiento
Cuenta la cantidad de ciclos de programa de velocidad menor de procesamiento
Despus de la activacin de la CPU en el servicio RUN, el contador empieza a aumentar en el valor de 1 en cada ciclo de programa. El contador cuenta en forma ascendente de 0 a 32767, a continuacin hasta -32767 en forma descendente y retornando nuevamente a 0. Puede utilizarse solamente en programas del tipo de ejecucin Low Speed Execution .
Nuevo
A 94
Anexo A
(4) Informaciones de ciclo de programa

Direccin Nombre Significado Descripcin Activado por (en caso de activacin) Registro de CPU de Vlido A para: D9 [ ] [ ] [ ]
SD500
Nmero de programa del programa ejecutado Nmero de programa del programa Low Speed Execution Programms
Tipo de ejecucin del programa que se ejecuta
El nmero de programa del programa actualmente ejecutado se almacena como valor binario.
Nuevo
SD510
Nombre de archivo del programa
El nmero de programa del programa actualmente ejecutado del tipo Low Speed Execution se almacena como valor binario. Posible solamente con SM510 activado.
Nuevo
SD520 Tiempo de ciclo actual SD521
Tiempo de ciclo (Unidad 1 ms)
Tiempo de ciclo (Unidad 1 s) Tiempo del ciclo de inicalizacin (Unidad 1 ms) Tiempo del ciclo de inicalizacin (Unidad 100 s) Tiempo mnimo de ciclo (Unidad 1 ms) Tiempo mnimo de ciclo (Unidad 100 s) Tiempo mx. de ciclo (Unidad 1 ms) Tiempo mx. de ciclo Tiempo mx. de ciclo (Unidad 100 s) Tiempo de ciclo Tiempo actual de ciclo para (Unidad 1 ms) programas del modo de ejecucin Low Tiempo actual de ciclo Speed (Unidad 100 s) Execution Tiempo mnimo Tiempo mnimo de ciclo Tiempo de ciclo (Unidad 1 ms) para programas del modo de ejecucin Tiempo mnimo de ciclo Low Speed (Unidad 100 s) Execution Tiempo mx. de ciclo para programas del modo de ejecucin Low Speed Execution Tiempo mx. de ciclo (Unidad 1 ms)
Almacena el tiempo actual del tiempo de ciclo del programa (en pasos de 1 ms) en la rea de 0 a 65535. Almacena el tiempo actual del tiempo de ciclo de programa (en pasos de 1 s) S en la rea de 00000 a 900. Ejemplo: Un tiempo de ciclo de programa de 23,6 ms se almacena (Procesamiento END) del siguiente modo: D520 = 23 D521 = 600 Almacena el tiempo del primer ciclo del programa (en pasos de 1 ms). rea de 0 a 65535 S (Procesamiento END)
D9017 (Formato modificado)
Nuevo
SD522 Tiempo del ciclo de incializacin SD523
Nuevo
Almacena el tiempo del primer ciclo de programa (en pasos de 1 s). rea de 000 a 900 D9018 (Formato modificado)
SD524 Tiempo mnimo de ciclo SD525
Almacena el tiempo mnimo de ciclo del programa (en pasos de 1 ms). rea de 0 a 65535 S (Procesamiento END) Almacena el tiempo mnimo de ciclo de programa (en pasos de 100 s). rea de 000 a 900 Almacena el tiempo mximo de ciclo del programa (en pasos de 1 ms) con excepcin del primer ciclo. rea de 0 a 65535
Nuevo
SD526
SD527
Almacena el tiempo mximo de ciclo de programa (en pasos de 100 s)
D9019 (Formato modificado)
con excepcin del primer ciclo.
Nuevo
rea de 000 a 900 Almacena el tiempo actual de ciclo del programa del tipo Low Speed
SD528
Execution (en pasos de 1 ms).
rea de 0 a 65535 Almacena el tiempo actual de ciclo del programa del tipo Low Speed rea de 000 a 900
Nuevo
SD529
Execution (en pasos de 100 s).
Almacena el tiempo mnimo de ciclo de programa del tipo
SD532
Low Speed Execution (en pasos de 1 ms). rea de 0 a 65535
Almacena el tiempo mnimo de ciclo de programa del tipo rea de 000 a 900
Nuevo
SD533
Low Speed Execution (en pasos de 100 s).
Almacena el tiempo mximo de ciclo de programa del tipo rea de 0 a 65535 Almacena el tiempo mximo de ciclo de programa del tipo rea de 000 a 900
SD534
Low Speed Execution (en pasos de 1 ms, con excepcin del primer ciclo). S (Procesamiento END) Nuevo
SD535
Tiempo mx. de ciclo (Unidad 100 s)
Low Speed Execution (en pasos de 100 s) con excepcin del primer ciclo.
A 95
Anexo A
(4) Informaciones de ciclo de programa

SD540 Tiempo del procesamiento END SD541
Tiempo del procesamiento END (Unidad 1 ms) Tiempo del procesamiento END (Unidad 100 s)
Almacena el tiempo del final del ltimo ciclo de programa
hasta el inicio del siguiente ciclo (en pasos de 1 ms).

rea de 0 a 65535 Almacena el tiempo del final del ltimo ciclo de programa
Nuevo
hasta el inicio del siguiente ciclo (en pasos de 100 ms).

rea de 000 a 900 Almacena el tiempo de espera con tiempo de ciclo constante
SD542
SD543
Tiempo de espera con tiempo de ciclo constante (Unidad 1 ms) Tiempo de espera con tiempo de ciclo constante Tiempo de espera con tiempo de ciclo constante (Unidad 100 s) Tiempo de ejecucin acumulado para programas del tipo de ejecucin ejecucin lenta (Unidad 1 ms) Tiempo de ejecucin acumulado para programas del tipo de ejecucin Low Speed Execution (Unidad 100 s) Tiempo de ejecucin para programas del tipo de ejecucin Low Speed Execution (Unidad 1 ms)
(en pasos de 1 ms). rea de 0 a 65535

Almacena el tiempo de espera con tiempo de ciclo constante
S (Primer END)
Nuevo
(en pasos de 100 ms).

rea de 000 a 900
Almacena el tiempo de ejecucin acumulado del programa del tipo
SD544 Tiempo de ejecucin acumulado para programas del modo de ejecucin Low Speed Execution SD545
Low Speed Execution (en pasos de 1 ms-).
rea de 0 a 65535
Almacena el tiempo de ejecucin acumulado del programa del tipo
Nuevo
Low Speed Execution (en pasos de 100 s-).
rea de 000 a 900
Almacena el tiempo de ejecucin del programa del tipo Low Speed
SD546
Execution(en pasos de 1 -m s-) durante un ciclo.
SD547
Tiempo de ejecucin para programas del tipo de ejecucin Tiempo de ejecucin Low Speed para programas del Execution tipo de ejecucin Low Speed Execution (Unidad 100 s) Tiempo de ejecucin para programas del modo de ejecucin Scan Execution (Unidad 1 ms)
rea de 0 a 65535 Almacena cada ciclo
Almacena el tiempo de ejecucin del programa del tipo Low Speed
Nuevo
Execution(en pasos de 100- s-) durante un ciclo.
Almacena el tiempo de ejecucin del programa del tipo Scan Execution
SD548
(en pasos de 1 ms) durante un ciclo.

rea de 0 a 65535 Almacena cada ciclo Almacena el tiempo de ejecucin del programa del tipo Scan Execution
SD549
Tiempo de ejecucin para programas del tipo de ejecucin Tiempo de ejecucin Scan Execution para programas del tipo de ejecucin Scan Execution (Unidad 100 s) Medicin del intervalo de servicio para mdulos N de estacin/ mdulo
Nuevo
(en pasos de 100 s) durante un ciclo.
SD550
Activa la direccin de entrada/salida del mdulo cuyo intervalo de servicio
se mide.
Cuando est activado el SM551, se almacena el intervalo despus de la
Nuevo
SD551 Intervalo de servicio SD552
Intervalo de servicio del mdulo (Unidad 1 ms) Intervalo de servicio del mdulo (Unidad 100 s)
mantencin del mdulo indicado en SD550 (en pasos de 1 ms).

rea de 0 a 65535
S (solicitud)
Cuando est activado el SM551, se almacena el intervalo despus de la
Nuevo
mantencin del mdulo indicado en SD550 (en pasos de 1 s).
rea de 000 a 900
A 96
Anexo A

Direcci n Nombre Significado Descripcin Activado por (en caso de activacin) Registro de CPU de Vlido A para: D9 [ ] [ ] [ ]
Indica el tipo de la tarjeta de memoria A instalada.

bF 0 b8 b7 0 b4 b3 b0
Unidad de 1 (RAM) Model Unidad de 2 (ROM) Model
0: No disponible 1: SRAM 0: No disponible (1: SRAM) 2: ATA FLASH 3: FLASH ROM
S (en la inicializacin y el retiro de la tarjeta de memoria)
Nuevo
CPU de Q sin CPU de Q00J, Q00 y Q01
SD600
Tipo de la tarjeta de memoria A
Indica el tipo de la tarjeta de memoria A instalada.

b15 0 b8 b7 0 b4 b3 b0
Unidad de (RAM) Unidad de (ROM)
0: No disponible 1: SRAM 0: No disponible 2: EEPROM 3: FLASH ROM
S (en la inicializacin y el retiro de la tarjeta de memoria)
Nuevo
QnA-CPU
SD602
Capacidad de la unidad de disco 1 (RAM)
La capacidad de la unidad de disco 1 se almacena en pasos de 1 kB.
S (en la inicializacin y el retiro de la tarjeta de memoria) S (en la inicializacin y el retiro de la tarjeta de memoria)
Nuevo
SD603
Capacidad de la unidad de disco 2 (ROM)
Nuevo
Las condiciones de uso de la tarjeta de memoria A se almacenan en la
configuracin de bits (CON durante utilizacin). Significado de esta configuracin de bits: S (modificacin de estado) CPU de Q sin CPU de Q00J, Q00 y Q01
Nuevo
SD604
Condiciones de uso de la tarjeta de memoria A
Las condiciones de uso de la tarjeta de memoria A se almacenan en la
configuracin de bits (CON durante utilizacin). Significado de esta configuracin de bits:

b8 : Datos de simulacin b9 : Protocolo de errores de la CPU (QFD) b10 : Seguimiento de lengua de ejecucin (QTS) b11 : Variable local (QDL) b12 : b13 : b14 : b15 :
b1 : Parmetro (QPA) b3 : Valor inicial de operandos (QDI) b4 : Registro de archivo (QDR) b5 : Seguimiento (QTS) b6 : Rango detentivo (QTL) b7 : Seguimiento de programa (QTP)
Nuevo
QnA-CPU
A 97

Direccin Nombre Significado Descripcin Activado por (en caso de activacin)
Anexo A
Registro de CPU de Vlido A para: D9 [ ] [ ] [ ]
Indica el tipo de memoria de la tarjeta de memoria B instalada.
bF 0
b8 b7 0
b4 b3
b0
El valor para la unidad de disco 4 est fijamente ajustado en 3 a causa del flashROM integrado.
Unidad de 1 (RAM) Model Unidad de 2 (ROM) Model
0: No disponible 1: SRAM 0: No disponible (1: SRAM) 2: ATA FLASH 3: FLASH ROM
S (Inicializacin)
Nuevo
Q-CPU
SD620
Tipo de la tarjeta de memoria B

Indica el tipo de memoria de la tarjeta de memoria B instalada.
b15 0
b8 b7 0
b4 b3
b0
Unidad de (RAM) Unidad de (ROM)
0: No disponible 1: SRAM 0: No disponible 2: EEPROM 3: FLASH ROM
S (Inicializacin)
Nuevo
Q2A(S1)Q3A-, Q4A-, Q4ARCPU
En una CPU de Q se ajusta este valor a causa de los 61 kB de RAM fijamente en 61. SD622 Capacidad de la unidad de disco 3 (RAM)
S (Inicializacin)
Nuevo
Q-CPU Q2A(S1)Q3A-, Q4A-, Q4ARCPU Q-CPU, Q2A(S1)Q3A-, Q4A-, Q4ARCPU CPU de Q00J, Q00 y Q01
S (Inicializacin)
Nuevo
SD623
Capacidad de la unidad de disco 4 (ROM)
S (Inicializacin)
Nuevo
Condiciones de uso de la unidad de disco 3
Las condiciones de uso de la unidad de disco 3 se indican mediante el bit 4 : Bit 4 = DESC: No se utiliza Bit 4 = CON: Se utiliza para el almacenamiento de registros de archivo
Nuevo
Las condiciones de uso de las unidades de disco 3 y 4 se almacenan como configuracin de bits (CON durante utilizacin). El significado de esta configuracin de bits se describe posteriormente.
b8 : b9 : Protocolo de errores de la CPU (QFD) bA : Seguimiento de lengua de ejecucin (QTS) bB : Variable local (QDL) bC : bD : bE : bF :
Condiciones de uso de las unidades de disco 3 y 4
Nuevo
SD624
Las condiciones de uso de la tarjeta de memoria B se almacenan en la configuracin de bits (CON durante utilizacin). El significado de esta configuracin de bits se describe posteriormente.
b8 : Datos de simulacin b9 : Protocolo de errores de la CPU (QFD) b10 : Seguimiento de lengua de ejecucin (QTS) b11 : Variable local (QDL) b12 : b13 : b14 : b15 :
Condiciones de uso de la Tarjeta de memoria B
b1 : Parmetro (QPA) b3 : Valor inicial de operandos (QDI) b4 : Registro de archivo (QDR) b5 : Seguimiento (QTS) b6 : Rango detentivo (QTL) b7 : Seguimiento de programa (QTP)
Nuevo
Q2A(S1)Q3A-, Q4A-, CPU de Q4AR
A 98
Anexo A

Direccin
Nombre
Significado
Descripcin
Activado por (en caso de activacin) S (modificacin de estado)
SD640
Unidad del re- N de la unidad de Almacena el nmero de la unidad de disco que se utiliza por el registro de registro de archivo disco archivo. Almacena como cdigo ASCII los registros de archivo y el nombre de archivo (con extensin) indicados mediante parmetros o instruccin QCDSET.
b15 b8 b7 b0
Nuevo
SD641 SD642 SD643 SD644 SD645 SD646 Registro de archivo Nombre de archivo
SD641 SD642 SD643 SD644
2. Caracter 4. Caracter 6. Caracter 8. Caracter

2EH (.)
Nuevo
SD645 1. Caracter de la extensin
SD646 3. Caracter de la extensin 2. Caracter de la extensin
SD647
Capacidad del registro de archivo
Capacidad de datos del registro de archivo actualmente seleccionado en unidades de palabra de 1 k
S (modificacin de estado) S (modificacin de estado) S (modificacin de estado)
Nuevo
SD648
N de bloque del registro de archivo
Almacena el nmero de bloque de registro de archivo actualmente seleccionado.
D9035
SD650
Unidad de disco de comentarios
Almacena el nmero de unidad de disco de la unidad de disco de comentarios que se indica mediante los parmetros o la instruccin QCDSET. Almacena como cdigo ASCII el nombre de archivo (con extensin) indicado mediante parmetros o instruccin QCDSET.
b15 b8 b7 b0
Nuevo
SD651 SD652 SD653 Nombre del archivo de comentarios SD654 SD655 SD656
SD651 SD652 SD653 SD654
Nuevo
2EH (.) SD655 1. Caracter de la extensin SD656 3. Caracter de la extensin 2. Caracter de la extensin
SD660
N de unidad de disco en la cual se encuentra el Almacena el nmero de la unidad de disco en la cual se encuentra el archivo archivo denominado para denominado para el proceso de arranque (*.QBT). el proceso de arranque Archivo denominado para el proceso de arranque Nombre del archivo denominado para el proceso de arranque Almacena el nombre del archivo denominado para el proceso de arranque (*.QBT).
b15 SD661 SD662 SD663 SD664 b8 b7 b0
S (Inicializacin)
Nuevo
SD661 SD662 SD663 SD664 SD665 SD666

2EH (.)
S (Inicializacin)
Nuevo
A 99
Anexo A
(6) Registros con referencia a la instruccin

SD705 Durante el procesamiento de bloque se activa el SM705. Esto posibilita la utilizacin del esquema de bits almaceando en el SD705 (en caso de utilizacin de palabras dobles se almacena en SD705 y SD706) para su aplicacin en todos los datos a procesar del bloque.
Esquema de bits SD706
Nuevo
SD714
Cantidad de solicitudes libres de comunicacin en la rea de registracin
0 a 32
Cantidad ded bloques libres en la rea de solicitud de comunicacin para mdulos remotos especiales que estn conectados con el AJ71PT32-S.
S (durante la ejecucin)
M9081
QnA-CPU
SD715 SD716 Esquema de bits de la instruccin IMASK
En la utilizacin de la instruccin IMASK se aplica el esquema de bits.
Esquema de bits
Nuevo
SD717
SD718 Acumulador SD719 SD720 Este registro almacena el nmero de programa que debe asignarse a un Asignacin del nmero de programa programa cargado con una instruccin PLOAD. para la instruccin PLOAD Se pueden asignar nmeros de programa de 1 a 124. Cantidad de solicitudes Solicitudes de comunicacin de enlace CC en la rea de registro B Nuevo Q-CPU Estos registros emulan los acumuladores de la serie A de MELSEC. S/B Nuevo
SD730
0 a 32
Almacena la cantidad de bloques libres en la rea de solicitud de comunicacin S de enlace CC para los mdulos remotos especiales que estn conectados con (durante la ejecucin) el A(1S)J61QBT61
Nuevo
QnA-CPU
SD736
Entrada PKEY
Este registro de diagnstico almacena los datos de entrada por teclado en el modo de la instruccin PKEY
Nuevo
A 100
Anexo A

(6) Registros con referencia a la instruccin
Direccin
Nombre
Significado
Descripcin
SD738 SD739 SD740 SD741 SD742 SD743 SD744 SD745 SD746 SD747 SD748 SD749 SD750 SD751 SD752 SD753 SD754 SD755 SD756 SD757 SD758 SD759 SD760 SD761 SD762 SD763 SD764 SD765 SD766 SD767 SD768 SD769 SD774 SD775
Almacena informes que se denominan mediante la instruccin MSG.
2. Caracter 4. Caracter 6. Caracter 8. Caracter 10. Caracter 12. Caracter 14. Caracter 16. Caracter 18. Caracter 20. Caracter 22. Caracter 24. Caracter 26. Caracter 28. Caracter
1. Caracter 3. Caracter 5. Caracter 7. Caracter 9. Caracter 11. Caracter 13. Caracter 15. Caracter 17. Caracter 19. Caracter 21. Caracter 23. Caracter 25. Caracter 27. Caracter 29. Caracter 31. Caracter 33. Caracter 35. Caracter 37. Caracter 39. Caracter 41. Caracter 43. Caracter 45. Caracter 47. Caracter 49. Caracter 51. Caracter 53. Caracter 55. Caracter 57. Caracter 59. Caracter 61. Caracter 63. Caracter
Memoria de informes
30. Caracter 32. Caracter 34. Caracter 36. Caracter 38. Caracter 40. Caracter 42. Caracter 44. Caracter 46. Caracter 48. Caracter 50. Caracter 52. Caracter 54. Caracter 56. Caracter 58. Caracter 60. Caracter 62. Caracter 64. Caracter
Nuevo
A continuacin se indica la asignacin de los valores lmites a los diferentes Valores lmites 0: Valor lmite par circuitos de regulacin PID: regulaciones PID b15 b1 b0 para ajustado circuitos de circuitos de circuitos de regulaciones a SD774 regulacin 16 regulacin 2 regulacin 1 1: Valores lmites no PID ajustados circuitos de circuitos de circuitos de a
SD775
regulacin 32
Nuevo
regulacin 18 regulacin 17
Q-CPU con excepcin de Q00J-, Q00- y Q01CPU
SD780
Cantidad restante de instrucciones referidas al enlace CC que 0 a 32 pueden ejecutarse simultneamente
En este registro se almacena la cantidad restante de instrucciones con referencia al enlace CC que se pueden ejecutar simultneamente.
Nuevo
QnA-CPU
En la utilizacin de la instruccin IMASK se aplica el esquema de bits.

b15 SD781 I63 I79 bis bis b11 I59 I65 b0 I48 I64
SD781 SD793
Esquema de bits de la instruccin IMASK
SD782
Esquema de bits
bis
I241 I240
Nuevo
Q-CPU
SD793
I255
En una CPU de Q00J, Q00 o Q01 puede utilizarse exclusivamente la rea de SD781 (I48) a SD785 (I127).
A 101
Anexo A

SD806 SD807 SD808 SD809 SD810 SD811 SD812 SD813 SD814 SD815 Rango detentivo Paso
El nombre de archivo (con extensin) se almacena en cdigo ASCII en el momento de la ejecucin del rango detentivo.
b15 SD806 b8 b7 b0
Rango detentivo Nombre de archivo
SD807 SD808 SD809

2EH (.)
Nuevo
El nmero de paso se almacena en el momento de la ejecucin del rango detentivo.

Patrn* N de bloque N de paso/transicin N de paso de proceso (L) N de paso de proceso (H) *Asignacin del patrn: N de bit
QnA-CPU
D9055 (formato modificado
SD816
Descripcin de bloque de la lengua de ejecucin disponible (1) / no disponible (0) Descripcin de pasos de la lengua de ejecucin disponible (1) / no disponible (0) Descripcin de transicin de la lengua de ejecucin disponible (1) / no disponible (0)
A 102
Anexo A
(8) rea detentivo

SD900
N de la unidad de disco Almacena el nmero de la unidad de disco en la cual se encuentra el N de la unidad de en la cual se encuentra archivo al cual se accedi durante la cada de tensin. el archivo al cual se acdisco cedi durante una durante la caida cada de tensin de tensin. Almacena en cdigo ASCII el nombre de archivo (con extensin) del archivo al cual se accedi durante la cada de tensin.
b15 b8 b7 b0
Nuevo
SD901 SD902 SD903 SD904 SD905 SD906 SD910 SD911 SD912 SD913 SD914 SD915 SD916 SD917 SD918 SD919 SD920 SD921 SD922 SD923 SD924 SD925 Entrada PKEY Nombre de archivo Nombre del archivo al cual se accedi activo durante la durante una cada de cada de tensin tensin
SD901 SD902 SD903 SD904

2EH (.)
Nuevo
Almacena consecutivamente el cdigo PU ingresado. QnA-CPU

SD910 SD911 SD912 SD913 SD914 SD915 SD916 SD917 SD918 SD919 SD920 SD921 SD922 SD923 SD924 SD925
2. Caracter 4. Caracter 6. Caracter 8. Caracter 10. Caracter 12. Caracter 14. Caracter 16. Caracter 18. Caracter 20. Caracter 22. Caracter 24. Caracter 26. Caracter 28. Caracter 30. Caracter 32. Caracter
1. Caracter 3. Caracter 5. Caracter 7. Caracter 9. Caracter 11. Caracter 13. Caracter 15. Caracter 17. Caracter 19. Caracter 21. Caracter 23. Caracter 25. Caracter 27. Caracter 29. Caracter 31. Caracter
Nuevo
A 103
Anexo A
(9) Mdulos con fusible defectuoso o alimentacin faltante de tensin externa

Direcci n SD1300 SD1301 SD1302 SD1303 SD1304 SD1305 SD1306 SD1307 SD1308 SD1309 SD1330 SD1331 La direccin de los mdulos de salida en los cuales falta la alimentacin La config. de bits externa de tensin, se almacena como config. de bit (con la unidad 16 Bit). (Cuando se ajusta el nmero de mdulo en los parmetros, se almacena este (16 Bit) indica los nmero.) mdulos en los cuales falta la b15 b13 b12 b11 b10 b9 b8 b7 b6 b5 b4 b3 b2 b1 b0 alimentacin 1 0 0 0 1 0 0 0 0 0 0 0 0 (Y80) externa de tensin. SD1350 0 0 0 (YC0) 0 : Falta la SD1351 1 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 (Y1F0) (Y1A) alimentacin externa de tensin 1 : Disponibilidad SD1381 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 de la alimentacin externa de tensin
(Y1F30)
Nombre
Significado
Descripcin
Registro de CPU de Vlido A para: D9 [ ] [ ] [ ] D9100 D9101 D9102 D9103 D9104
La cantidad de mdulos de salida con fusible defectuoso se almacena como config. de bits de 16 bits. (Este nmero se almacena cuando se activa el N de mdulo en los parmetros.) Se registran tambin los fusibles defectuosos en los mdulos de salida de las estaciones remotas. Despus del reemplazo del fusible defectuoso no se repone automticamente el bit correspondiente. El bit debe eliminarse mediante reposicin del mensaje de error. La config. de bits (16 Bit) indica los mdulos con fusible defectuoso 0 : Sin fusible defectuoso 1 : Fusible defectuoso detectado
b15 b14 b13 b12 b11 b10 b9 b8 b7 b6 b5 b4 b3 b2 b1 b0
Mdulos con fusible defectuoso
SD1300 0 SD1301 1
0 0
0 0
1 0
0 0
0 1
0 0
0 0
0 0
0 0
0 0
0 0
0 0
0 0
0 0
0 0
S (Error)
D9105 D9106 D9107 Nuevo Nuevo Nuevo
SD1331 0
Anzeige der defekten Sicherung
SD1350 SD1381
Falta de la alimentacin externa de tensin
S (Error)
Nuevo
A 104
Anexo A
(10) Comparacin de mdulo de entrada/salida

Direccin Nombre Significado Descripcin Activado por (en caso de activacin) Registro de CPU de Vlido A para: D9 [ ] [ ] [ ] D9116 D9117 D9118 D9119 La config. de bits (16 Bit) indica los mdulos con error de comparacin. Mdulos de entrada/salida 0 : Sin error de comparacin de comparacin 1 : entrada/salida Con error de compa racin
SD1400 SD1401 SD1402 SD1403 SD1404 SD1405 SD1406 SD1407 SD1408 SD1409 a SD1430 SD1431
Cuando el estado actual de un mdulo de entrada/salida diverge del estado
prescrito despus de la activacin de la tensin de alimentacin, se almacenan las informaciones de mdulo de entrada/salida en el registro. (Este nmero se almacena cuando se activa el N de mdulo en los parmetros.)
Se detectan tambin las informaciones de mdulo de entrada/salida
.
SD1400 0 SD1401 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
D9120 S (Error) D9121 D9122 D9123 Nuevo Nuevo Nuevo
Indicacin del mdulo de entrada/salida con error de comparacin
A 105
Anexo A
(11) Relacin entre registros especiales (serie A) y registros de diagnstico (serie Q/System Q) En la conmutacin de la serie A de MELSEC a la serie Q de MELSEC, los registros especiales D9000 a D9255 (serie A) corresponden a los registros de diagnstico SD1000 a SD1255 (serie Q y System Q). Estos registros de diagnstico se activan por el sistema y no pueden modificarse mediante un programa de aplicacin. Los usuarios que desean activar o reponer estos registros, deben modificar los programas de tal modo que se utilizan exclusivamente los registros de diagnstico Q/QnA. Una excepcin presentan los registros especiales D9200 a D9255. Ya que ha sido posible escribir estos registros por el usuario, resulta esto posible tambin despus de la conmutacin con los respectivos registros de diagnstico SD1200 a SD1255. Informaciones detalladas acerca de los registros especiales de la serie A se encuentran en los manuales para las CPUs y la red MELSECNET.
INDICACIN
Cuando se indica un registro de diagnstico equivalente para una CPU de Q/QnaA, debe modificarse el programa y utilizarse este registro. Cuando no se indica ningn registro de diagnstico Q/QnA, puede utilizarse el registro indicado despus de la conmutacin.
Listado de los registros especiales y registros de diagnstico

A-CPU Registro especial Registro de diagnstico despus de la conmutacin SD1000 Registros de diagnstico equivalentes del System Q/QnA Nombre Significado Vlido para
D9000
Fusible defectuoso
Direccin del mdulo con fusible defectuoso Direccin del mdulo con fusible defectuoso CPU de Q/QnA
D9001
SD1001
Fusible defectuoso
D9002
SD1002
Error de comparacin de mdulo Direccin del mdulo que presenta un error de comparacin de entrada/salida Almacena el estado activado en los Error en el mdulo maestro de un parmetros MELSECNET/MINI S3 (mdulo 1 a 8) Frecuencia de las interrupciones de tensin de red Deteccin de errores mediante autodiagnstico Deteccin de un rel interno de error Nmero defectuoso del paso de programa Contadores de interrupciones de tensin
D9004
SD1004
QnA-CPU
D9005
SD1005
D9008
SD1008
SD0
Nmero de error del autodiagnstico
D9009 D9010 D9011 D9014 D9015 D9016 D9017
SD1009 SD1010 SD1011 SD1014 SD1015 SD1016 SD1017
SD62
Rel interno de error F para la identificacin de un error externo Nmero de paso en el cual se present el error.
CPU de Q/QnA
Identificacin del procesamiento Nmero del modo de procesamiento de entrada/salida de entradas/salidas SD203 Sin funcin en una CPU de System Q o QnA SD520 Estado de servicio de la CPU Identificacin de programa Tiempo de ciclo Estado de servicio de la CPU Identificacin del programa de ejecucin que acaba de procesarse Tiempo mn. de ciclo (unidades de 10 ms)
A 106
Anexo A

A-CPU Registro especial
Registro de diagnstico despus de la conmutacin SD1018
Registros de diagnstico equivalentes del System Q/QnA SD524
Nombre
Significado
Vlido para
D9018
Tiempo de ciclo
Tiempo de ciclo (unidades de 10 ms) Tiempo mx. de ciclo (unidades de 10 ms) Valor nominal del tiempo constante de ciclo (ajuste de usuario en pasos de 10 ms) Tiempo de ciclo (unidades de 1 ms) Contador de 1 segundo Datos de reloj (Ao, mes) Datos de reloj (Da, hora)
D9019
SD1019
SD526 Sin funcin en una CPU de System Q o QnA SD412 SD210
Tiempo de ciclo
D9020
SD1020
Tiempo constante de ciclo
D9021 D9022 D9025
SD1021 SD1022 SD1025
Tiempo de ciclo Contador de 1 segundo
D9026
SD1026
SD211 Datos de reloj
D9027
SD1027
SD212
Datos de reloj (Minuto, segundo) Datos de reloj (Da de semana) Registro de archivo extendido Nmero del bloque utilizado Direcciones de operando del registro de archivo extendido para lectura y escritura directa Prioridad 1 a 4 Prioridad 5 a 7 Paso o tiempo durante el Sampling-Trace CPU de Q/QnA
D9028
SD1028
SD213
D9035 D9036 D9037 D9038 D9039 D9044
SD1035 SD1036 SD1037 SD1038 SD1039 SD1044
SD648
Sin funcin en una CPU de System Q o QnA SD207 SD208
Direccin de operando del registro de archivo extendido
Prioridad de indicacin de la pantalla LED Para el Sampling Trace rea de trabajo para programas de la lengua de ejecucin N de error del programa de la lengua de ejecucin
D9049
SD1049
Direccin de bloque del registro de archivo extendido Cdigo de error generado por el programa de la lengua de ejecucin Direccin del bloque en el cual se present el error Nmero de paso en el cual se present el error. Condiciones de transicin en lae cuales se present el error Nmero de paso de proceso en el cual se present el error. N de paso del rango detentivo Versin del software de sistema Control de datos mediante mdulo de enlace de computador Cantidad de solicitudes libres de comunicacin en rea de registro QnA-CPU CPU de Q/ QnA QnA-CPU
D9050
SD1050
D9051
SD1051
Error de bloque
D9052
SD1052
Error de paso
D9053
SD1053
Error de transicin
D9054
SD1054
Error de paso de proceso SD812 SD392 Sin funcin en una CPU de System Q o QnA SD714 Rango detentivo Versin de software Control de comunicacin de PC Cantidad de solicitudes libres de comunicacin en rea de registro
D9055 D9060 D9072
SD1055 SD1060 SD1072
D9081
SD1081
A 107

A-CPU Registro especial D9085 Registro de diagnstico despus de la conmutacin SD1085 Registros de diagnstico equivalentes del System Q/QnA Sin funcin en una CPU de System Q o QnA Sin funcin en una CPU de System Q o QnA Nombre Significado
Anexo A
Vlido para
Registro para ajuste de tiempo del Valor prefijado 10s intervalo de control AnN: rea de direccin para una subrutina del programa de microcomputador AnA: Sin significado QnA: Cantidad total de mdulos especiales Cdigo detallado de error Direccin cabezal de un mdulo de entrada/salida a reemplazar AnN: rea de direccin para una subrutina del programa de microcomputador AnA: Sin significado QnA: Cantidad total de mdulos especiales Cdigo detallado de error de la funcin de autodiagnstico Direccin cabezal de un mdulo de entrada/salida a reemplazar
CPU de Q/QnA
D9090
SD1090
D9091
SD1091
Sin funcin en una CPU de System Q o QnA SD251
D9094
SD9094
D9100 D9101 D9102 D9103 D9104 D9105 D9106 D9107 D9108 D9109 D9110 D9111 D9112 D9113 D9114 D9115 D9116 D9117 D9118 D9119 D9120 D9121 D9122 D9123 D9124
SD1100 SD1101 SD1102 SD1103 SD1104 SD1105 SD1106 SD1107 SD1108 SD1109 SD1110 SD1111 SD1112 SD1113 SD1114 SD1115 SD1116 SD1117 SD1118 SD1119 SD1120 SD1121 SD1122 SD1123 SD9124 SD63 Suma de los rels internos de error Suma de los rels internos de error Mdulos de entrada/salida con error de comparacin Config. de bit del mdulo con error de comparacin de entrada/salida Ajuste del tiempo de supervisin para transferencia de paso Ajuste del tiempo de supervisin (1 a 255 s) respectivamente en el byte de valor inferior e indicacin del rel interno de error en el byte de valor superior. CPU de Q/QnA Fallo de fusible de n mdulo Config. de bit del mdulo cuyo fusible est defectuoso
A 108
Anexo A

A-CPU Registro especial D9125 D9126 D9127 D9128 D9129 D9130 D9131 D9132
Registro de diagnstico despus de la conmutacin SD9125 SD9126 SD9127 SD9128 SD9129 SD9130 SD9131 SD9132
Registros de diagnstico equivalentes del System Q/QnA SD64 SD65 SD66 SD67
Nombre
Significado
Vlido para
Nmero de los rels internos de error SD68 SD69 SD70 SD71
Nmero de los rels internos de error
CPU de Q/QnA
D9200
SD1200
Resultados del procesamiento LRDP
0 : Fin normal 2 : Error de ajuste de la instruccin LRDP 3 : Error en la estacin referida 4 : Ejecucin LRDP no posible en la estacin referida 0 : Fin normal 2 : Error de ajuste de la instruccin LWTP 3 : Error en la estacin referida 4 : Ejecucin LWTP no posible en la estacin referida Almacena las condiciones para 16 direcciones (1 16)
D9201
SD1201
Resultados del procesamiento LWTP
D9202
SD1202
Tipo de conexin de la estacin local
D9203 D9241 D9242
SD1203 SD1241 SD1242
Almacena las estaciones (17 32) Almacena las estaciones (33 48) Almacena las estaciones (49 64) 0: Transferencia de datos mediante bucle de avance 1: Transferencia de datos mediante bucle de retroceso 2: Transferencia de datos en modo de avance y retroceso 3: Bucle exlusivo mediante bucle de avance 4: Bucle exlusivo mediante bucle de de retroceso 5: Transferencia de datos no resulta posible. Estacin mediante la cual se ejecuta el cirucito de retorno y avance Estacin mediante la cual se ejecuta el cirucito de retorno y avance Valor mximo
QnA-CPU
D9204
SD1204
Estado de conexin
D9205 D9206 D9207 D9208 D9209 D9210 D9211
SD1205 SD1206 SD1207 SD1208 SD1209 SD1210 SD1211
Estacin que ejecuta el circuito de retorno Estacin que ejecuta el circuito de retorno
Tiempo de ciclo en la red
Valor mnimo Valor real
Cantidad de repeticiones Contador del cambio de circuito
Se almacena como valor acumulado Se almacena como valor acumulado
A 109

A-CPU Registro especial D9212 D9213 D9214 D9215 D9216 D9217 D9218 D9219 D9220 D9221 D9222 D9223 D9224 D9225 D9226 D9227 D9228 D9229 D9230 D9231 D9232 D9233 D9234 D9235 D9236 D9237 D9238 D9239 D9240 Registro de diagnstico despus de la conmutacin SD1212 SD1213 SD1214 SD1215 SD1216 SD1217 SD1218 SD1219 SD1220 SD1221 SD1222 SD1223 SD1224 SD1225 SD1226 SD1227 SD1228 SD1229 SD1230 SD1231 SD1232 SD1233 SD1234 SD1235 SD1236 SD1237 SD1238 SD1239 SD1240 Registros de diagnstico equivalentes del System Q/QnA Contador de errores de transferencia N de estacin de la estacin local o remota de entrada/salida Cantidad de estaciones esclavas cerradas en la red Contador de errores de transferencia Error de bucle en estacin local o remota de entrada/salida Error en estacin local o remota de entrada/salida Transferencia de inicializacin hacia estacin local o remota de entrada/salida Parmetro en estacin local, asignacin de entrada/salida defectuos de una estacin remota de entrada/salida Deteccin de error en la estacin local Estado de servicio de la estacin local Nombre Significado
Anexo A
Vlido para
Estado de las estaciones 1 16 Estado de las estaciones 17 32 Estado de las estaciones 33 48 Estado de las estaciones 49 64 Estado de las estaciones 1 16 Estado de las estaciones 17 32 Estado de las estaciones 33 48 Estado de las estaciones 49 64 Estado de las estaciones 1 16 Estado de las estaciones 17 32 Estado de las estaciones 33 48 Estado de las estaciones 49 64 Estado de las estaciones 1 16 Estado de las estaciones 17 32 Estado de las estaciones 33 48 Estado de las estaciones 49 64 Estado de las estaciones 1 16 QnA-CPU Estado de las estaciones 17 32 Estado de las estaciones 33 48 Estado de las estaciones 49 64 Estado de las estaciones 1 8 Estado de las estaciones 9 16 Estado de las estaciones 17 24 Estado de las estaciones 25 32 Estado de las estaciones 33 40 Estado de las estaciones 41 48 Estado de las estaciones 49 56 Estado de las estaciones 57 64 Estado de las estaciones 1 16
Deteccin de error en la estacin local
D9243
SD1243
Estado de las estaciones 17 32 Almacena la suma de las estaciones esclavas Almacena la suma de los errores de transferencia
D9244
SD1244
D9245
SD1245
A 110
Anexo A

A-CPU Registro especial D9248 D9249 D9250 D9251 D9252 D9253 D9254 D9255
Registro de diagnstico despus de la conmutacin SD1248 SD1249 SD1250 SD1251 SD1252 SD1253 SD1254 SD1255
Registros de diagnstico equivalentes del System Q/QnA
Nombre
Significado
Vlido para
Estado de servicio de las estaciones locales
Estado de las estaciones 1 16 Estado de las estaciones 17 32 Estado de las estaciones 33 48 Estado de las estaciones 49 64 QnA-CPU
Error en estacin local
Estado de las estaciones 1 16 Estado de las estaciones 17 32 Estado de las estaciones 33 48 Estado de las estaciones 49 64
A 111

A.5.2 Registro especial (slo serie MELSEC)
Anexo A
Los registros especiales son registros de datos para casos de aplicacin especficos en la CPU. Con excepcin de los registros identificados con , no es posible escribir los registros en forma discrecional con datos. Es posible definir las siguientes diferencias : Registros especiales que se activan automticamente por la CPU y que pueden leerse (y reponerse) exclusivamente por el usuario. Registros especiales, en los cuales pueden escribirse datos exclusivamente bajo cumplimiento de determinados requisitos. Se debe controlar la aplicacin de los registros especiales en un programa de ejecucin.
La siguiente tabla indica una vista sinptica de los registros especiales y sus propsitos de aplicacin. Listado de los registros especiales (serie A de MELSEC)
Direccin Nombre Fusible defectuoso Significado Direccin del mdulo cuyo fusible est defectuoso Descripcin Al detectar un fallo en un fusible en uno o varios mdulos en la red, se escribe la direccin del primer mdulo detectado en el registro. En caso de varios mdulos se escribe la direccin ms baja en el registro (por ejemplo, cuando estn defectuosos los fusibles de los mdulos de salida con el rango de direcciones Y50 a 6F defekt, se escribe el valor de 50 en D9000). El control se ejecuta tambin para los mdulos de salida de las estaciones remotas de entrada/salida. El almacenamiento de la direccin de mdulo y la indicacin mediante un dispositivo de programacin se ejecutan hexadecimalmente. Se elimina el contenido del registro cuando se ajustan los registros D9100 a D9107 en 0. Error de comparacin con el mdulo de entrada/ salida D9002 La direccin de salida se almacena en forma hexadecimal (la forma del almacenamiento de direcciones corresponde al D9000). Se elimina el contenido del registro cuando se ajustan los registros D9116 a D9123 en 0. Error en el mdulo maestro de un MELSECNET/MINI-S3 Estado de error Despus de la generacin de un error en el MELSECNET/MINI-S3, el registro almacena el estado de error del mdulo maestro en el MELSECNET/MINI-S3 (AJ71PT32(S3)). Indicaciones acerca de la config. de bit y el estado de error se encuentran en las instrucciones de servicio del MELSECNET/MINI-S3. D9005 D9008 Frecuencia de las cadas de tensin de red Deteccin de error mediante autodiagnstico Contador de los tiempos de cada N de errorr En este registro se suma un 1 en cada cada de tensin cuando la tensin de red se reduce por ms de 20 % durante el servicio. El valor se almacena en forma binaria. Cuando la CPU ha detectado un error con la funcin de autodiagnstico, se escribe el cdigo de error correspondiente en este registro (en forma binaria). Solo para AnS-CPUs, A2C-CPU Direccin del mdulo que presenta un error de comparacin Cuando se diferencia el estado actual de un mdulo de entrada/salida del estado prescrito en el momento de la activacin de la tensin de alimentacin, se escribe en el registro D9002 la direccin del mdulo en el cual se detect primero el error de comparacin. El control se ejecuta tambin para los mdulos de salida de las estaciones remotas de entrada/salida. CPU
D9000
D9004
Solo para AnA-, AnAS-, AnU-CPUs
A 112
Anexo A

Listado de los registros especiales (serie A de MELSEC)
Direccin
Nombre Deteccin de un rel interno de error
Significado Rel interno de error F para la identificacin de un error externo
Descripcin Cuando se activa un rel interno de error (F0 a F255) mediante una instruccin OUT F o SET F, se escribe el nmero de error inicialmente detectado como valor binario en D9009. El contenido de registro puede eliminarse con una instruccin RST F o LEDR. En caso de estar pendiente otro nmero F para la deteccin de error, se escribe ste en el registro mediante la instruccin de eliminacin de D9009.
CPU (no para A3N-CPU, A3M-CPU, A3A-CPU, A3H-CPU)
D9009 Cuando se activa un rel interno de error (F0 a F255) mediante una instruccin OUT F o SET F, se escribe el nmero de error inicialmente detectado como valor binario en D9009. El contenido de registro puede eliminarse con una instruccin RST F o LEDR o bien mediante activacin del interruptor INDICATOR RESET. En caso de estar pendiente otro nmero de rel interno de error para la deteccin de error, se escribe ste en el registro mediante la instruccin de eliminacin de D9009. Nmero del paso defectuoso de programa Nmero del paso defectuoso de programa Nmero de paso de programa en el cual se present el error. El registro almacena el nmero de paso de programa de la posicin de error como valor binario despus de la generacin de un error que se present durante la ejecucin de una instruccin de aplicacin. Se actualiza el contenido de D9010 despus de cada nueva generacin de un error. El registro almacena el nmero de paso de programa de la posicin de error como valor binario despus de la generacin de un error que se present durante la ejecucin de una instruccin de aplicacin. Ya que el almacenamiento en D9011 se ejecuta simultneamente con la activacin del M9011, puede reponerse el contenido del registro solamente despus de la reposicin de M9011. El procesamiento de entrada/salida se ejecuta en funcin del valor de registro almacenado. 0: Procesamiento directo de las seales de entrada/salida 1: Entradas segn el esquema de proceso, Salidas en el procesamiento directo 3: Entradas y salidas segn el esquema de proceso El modo de servicio, en el cual se encuentra la CPU, se almacena del siguiente modo en el D9015:
b15 b12 b11 b8 b7 b4 b3 b0
Solo para A3N-CPU, A3M-CPU, A3A-CPU, A3H-CPU
D9010
(no para A3H-CPU, A3M-CPU)
D9011
Nmero de paso de programa en el cual se present el error.
D9014
Identificacin del procesamiento de entrada/salida
Tipo de procesamiento
(no para A3H-CPU, A3M-CPU, An-CPUs)
Estado de servicio de la CPU
Modo de servicio
Conmutador de llave de la CPU

0 1 2 3 RUN STOP PAUSE * STEP RUN
RUN/STOP mediante parmetros
D9015
0 1 2
RUN STOP PAUSE *
Estado en el programa
0 1 Ejecucin normal Instruccin STOP
RUN/STOP mediante computador

0 1 2 RUN STOP PAUSE *
* El modo de servicio PAUSE debe estar habilitado mediante M9040. Cuando no est activado el M9040, no puede conmutarse la CPU de RUN a PAUSE.
A 113

Direccin Nombre Ajuste de memoria Significado 0: ROM 1: RAM 2: EEPROM 0: Programa principal (ROM) 1: Programa principal (RAM) 2: Subprograma (RAM) Tiempo mnimo de ciclo (Unidad: 10 ms) Descripcin En el D9016 se almacenan las informaciones mediante el componente de memoria seleccionado. El valor 0, 1 2 se almacena como valor binario. CPU
Anexo A
Solo para A1-CPU, A1N-CPU
D9016
Identificacin de programa
D9016 sirve para la identificacin de la memoria que se procesa actualmente por el programa de ejecucin. El valor 0, 1 2 se almacena como valor binario. El valor 2 se posibilita exclusivamente con una CPU de A3N, A3M, A3A o A3H.
(no para A1-CPU, A1N- CPU)
Tiempo de ciclo D9017
En D9017 se almacena el tiempo de ciclo mnimo de programa como valor binario. Cuando el tiempo efectivo de ciclo resulta inferior al valor almacenado en D9017, se sobreescribe el valor antiguo despus de la ejecucin de la instruccin END con el nuevo valor. En D9018 se almacena el tiempo de ciclo de programa como valor binario. El valor antiguo se reemplaza despus de cada procesamiento END con el nuevo valor. En D9018 se almacena el tiempo de ciclo mximo de programa como valor binario. Cuando el tiempo efectivo de ciclo resulta superior al valor almacenado en D9017, se sobreescribe el valor antiguo despus de la ejecucin de la instruccin END con el nuevo valor. En D9020 se escribe el valor nominal del tiempo de ciclo constante del programa de ejecucin. El valor indica el tiempo de ciclo con un incremento de 10 ms. 0: sin ajuste 1 a 200: El programa se ejecuta en intervalos constantes de (valor de registro) x 10 ms. (no para A-CPUs)
Tiempo de ciclo D9018 Tiempo de ciclo D9019
Tiempo de ciclo (Unidad: 10 ms) Tiempo mx. de ciclo (Unidad: 10 ms)
D9020
Tiempo de ciclo constante de programa
Valor nominal del tiempo de ciclo constante
Tiempo de ciclo D9021
Tiempo de ciclo (Unidad: 1 ms)
El tiempo de ciclo de programa se almacena como valor binario. El valor antiguo se reemplaza despus de cada procesamiento END con el nuevo valor.
Solo para AnA-, AnAS-, AnU-CPUs Solo para AnA-, AnAS-, AnU-CPUs Solo para AnA-CPUs, AnU-CPUs, AnN-CPUs, A1S-CPU Solo para AnA- AnAS-, AnU-CPUs, AnN-CPUs, AnS-CPUs
Contador de 1 segundo D9022
Valor de conteo ascendente/ descendente
Con inicio del servicio RUN de la CPU, el contador empieza a contar en segundos. El contador cuenta en forma ascendente de 0 a 32767 y en forma descendente hasta -32768. El registro almacena el ao y mes como valor BCD del siguiente modo : Ejemplo: 1992, Julio = 9207 El registro almacena el da y la hora valor BCD del siguiente modo : Ejemplo 31, 10 hrs = 3110 El registro almacena el minuto y segundo como valor BCD del siguiente modo : Ejemplo 35 min., 48 s = 3548
Datos de reloj D9025
Ao y mes
b15 b12 b11 b8 b7
b4 b3
b0
Ao
Mes
Da y hora D9026
Minuto y segundo D9027
Solo para AnA-, AnAS-, AnU-CPUs, AnN-CPUs, AnS-CPUs
Da de semana D9028
El registro almacena el da de la semana como valor BCD del siguiente modo (0=Domingo, 1=Lunes, 2=Martes, etc.):
Solo para AnA-, AnAS-, AnU-CPUs, AnN-CPUs, AnS-CPUs
A 114
Anexo A

Direccin D9021 D9022 D9023 D9024 D9025 D9026 D9027 D9028 D9029 D9030 D9031 D9032 D9033 D9034
Nombre Nmero de estacin de los mdulos remotos especiales
Significado 1 a 61
Descripcin En estos registros se escriben los nmeros de estacin de los mdulos remotos especiales conectados con la CPU de A2C. La secuencia de las entradas no debe coincidir con la secuencia efectiva en la red. Estructura de datos: D9021 D9022 rea para N 1 de mdulo remoto especial rea para N 2 de mdulo remoto especial :
CPU
:
: : D9032 D9033 D9034 rea para N 12 de mdulo remoto especial rea para N 13 de mdulo remoto especial rea para N 14 de mdulo remoto especial
Solamente para CPU de A2C
Atributos de los mdulos remotos especiales
0: Protocolo estndar 1: sin protocolo
El registro contiene los atributos de cada mdulo especial que se encuentra en la red A2C, identificado por 0 1 (mayores informaciones se encuentran en la descripcin de hardware del A2C). Estructura de datos:
D9035
El bit b0 indica el atributo para el mdulo especial 1, bit b1 para el mdulo 2, bit b3 para el mdulo 3, etc. D9036 Suma de las estaciones Direcciones de operandos de los registros extend. de archivo Prioridad de indicacin del los errores de la pantalla LED: D9038 Estructura de datos:
Prioridad 4 Prioridad 3 Prioridad 2 Prioridad 0 Prioridad 1
1 a 64
En el registro se escribe la suma de las estaciones (1 a 64) que se encuentran en A2C de los mdulos remotos y especiales de entrada y salida. Direcciones de operandos de los registros extendidos de archivo para la lectura y escritura directa como palabra doble en D9036 y D9037 como valor binario. Las direcciones deben determinarse en forma consecutiva, empezando con R0 del bloque N 0. Mayores informaciones se encuentran en la descripcin respectiva de hardware de la serie A de MELSEC. En los registros presentes se escribe la prioridad de indicacin de la pantalla LED en funcin del nmero de error. El nivel de prioridad de la indicacin de error puede definirse mediante la modificacin de la secuencia de bits en el registro.
Direccin de operando
D9036 D9037
Solo para AnA-, AnAS-, AnU-CPU
Nivel de prioridad 1 a 4
Nivel de prioridad 5 a 7 D9039
Solo para AnA-, AnAS-, AnU-CPUs, A2C-CPU, AnS-CPUs
Mayores detalles se encuentran en la descripcin de hardware de las series A2C, AnA o AnU.
D9055
N de paso del rango detentivo
N de paso
Almacenamiento del nmero de paso despus de la ejecucin del rango detentivo.
Solo para AnA-, AnAS-, AnU-CPUs
A 115

Direccin Nombre Identificacin de una estacin defectuosa Significado 0: Normal 1: Error Descripcin Cuando se presenta un error en la comunicacin con un mdulo remoto, se ajusta el bit correspondiente de esta estacin defectuosa en el registro en el valor de 1. El bit correspondiente se ajusta en el valor de 1 despus de haber ejecutado sin xito la cantidad de intentos de repeticin indicados en el D9174. El bit se mantiene activado despus de la eliminacin del eror y la nueva integracin de la estacin. Estructura de datos: D9056 a D9059
Anexo A
CPU
D9056 D9057 D9058 D9059
16 15 14 13 12 11 10 9
32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49
Nmeros de estacin El bit correspondiente se ajusta tambin en el valor de 1 cuando resulta defectuoso un fusible del mdulo remoto de entrada/salida. Error de comunicacin D9061 0: Normal 1: Error en la inicializacin 2: Error de circuito Despus de la activacin del M9061 (comunicacin defectuosa con el mdulo remoto) se escribe el nmero del cdigo de error en el D9061. El valor de 1 significa que hay un error en los datos de inicializacin (suma errnea de las estaciones o bien cantidad errnea de intentos de repeticin). En caso del valor de 2 existe un error de lna o bien uno de los mdulos remotos no est activado. Control de comunicacin del PC Control de datos mediante mdulo de enlace de computador Ao y mes Da y hora Minuto y segundo Da de semana 0 a 32 Registro de control de autocontrol del mdulo de enlace de computador para la escritura/lectura para la transferencia de datos. Slo para CPUs de AnA, AnAS y AnU Solamente para CPU de A2C
D9072
D9073 D9074 D9075 D9076
Datos de reloj Datos de reloj Datos de reloj Datos de reloj Cantidad de solicitudes de comunicacin con un mdulo remoto especial
La funcin corresponde al registro especial D9035. La funcin corresponde al registro especial D9036. La funcin corresponde al registro especial D9037. La funcin corresponde al registro especial D9038. En D9081 se almacena la cantidad de solicitudes de comunicacin que debe ejecutarse mediante las instrucciones FROM/TO con un mdulo remoto especial. La cantidad de solicitudes se reduce en 1 cada vez que se termina la comunicacin con un mdulo especial. Solo para AnA-, AnAS-, AnU-CPUs, A2C-CPU Solo para A2C-CPU C24(-PRF)
D9081
D9082
Nmero de estacin de la ltima estacin en la red rea de direcciones para una subrutina del programa de microcomputador Error de instruccin
Nmero de la ltima estacin
En el registro D9082 se escribe el nmero de estacin del ltimo mdulo remoto que se encuentra en la red A2C. Mayores indicaciones se encuentran en el paquete de programa del microcomputador respectivo.
Solo para A2C-CPU (no para AnA-, AnAS-, AnAS y AnU Solo para AnA- AnAS, AnU-CPUs (no para AnA- AnAS, AnU-CPUs) Solo para AnN-CPUs, AnA- AnAS-, AnU-CPUs
D9090
En funcin del programa utilizado de microcomputador Cdigo de error del error de instruccin
D9091
En el registro se almacena un cdigo de error que especifica la causa de un error de instruccin.
D9091
Cdigo de error para programa demicrocomputador Direccin de un mdulo de entrada/ salida a reemplazar
En funcin del programa utilizado de microcomputador Direccin inicial del mdulo de entrada/salida
Mayores indicaciones se encuentran en el paquete de programa del microcomputador respectivo.
D9094
El registro D9094 almacena las dos primeras posiciones de la direccin inicial de un mdulo de entrada/salida que se retira o bien coloca del portador de componentes durante el servicio en lnea (por ejemplo, el mdulo de entrada X2F0 = H2F). El almacenamiento se ejecuta como valor binario.
A 116
Anexo A

Direccin
Nombre Fallo de fusible de un mdulo
Significado Config. bits de direcciones de mdulo
Descripcin Cuando se detecta un fusible defectuoso en un mdulo, se ajusta tal bit en la config. de bits de D9100 en el valor de 1 que ha sido asignado al mdulo respectivo de entrada/salida (asignacin mediante parmetros).
CPU
D9100
D9100
Indicacin del mdulo con fallo del fusible
Solamente para CPU de A1S
Despus del reemplazo del fusible y la nueva puesta en servicio del mdulo debe ejecutarse la reposicin del bit a travs del programa de ejecucin. D9100 D9101 D9102 D9103 D9104 D9105 D9106 D9107 Mdulos de entrada/salida con error de comparacin D9116 Config. bits de direcciones de mdulo Cuando el estado actual de un mdulo de entrada/salida diverge del estado predeterminado despus de la activacin de la alimentacin de corriente, se ajusta en 1 el bit en la configuracin de bits de D9116 que se asigna al mdulo correspondiente de entrada/salida (asignacin mediante parmetros). Despus de restablecer el estado normal, debe ejecutarse la reposicin dle bit en el valor de 0 a travs del programa de ejecucin. D9116 D9117 D9118 D9119 D9120 D9121 D9122 (No para CPU de A1S, en AnS-CPUs slo D9116 a D9119) Mdulos de entrada/salida con error de comparacin Config. bits de direcciones de mdulo Cuando el estado actual de un mdulo de entrada/salida diverge del estado predeterminado despus de la activacin de la tensin de alimentacin, se ajusta en 1 el bit en la configuracin de bits de D9116 a D123 que se asigna al mdulo correspondiente de entrada/salida. Las unidades de las configuraciones de bits compuestos de 16 bits corresponden a las direcciones de entrada/salida previamente ajustadas en los parmetros. Fallo de fusible de n mdulo Config. bits de direcciones de mdulo Al detectar un fusible defectuoso en un mdulo, se escribe la direccin de este mdulo en la config. de bits de D9100 a D9107 (en unidades de 16). La configuracin de bits conrresponde a las direcciones de entrada/salida previamente ajustadas en los parmetros.
D9100 D9101
0 1
0 0
0 0
1 0
0 0
0 1
0 0
0 0
0 0
0 0
0 0
0 0
0 0
0 0
0 0
0 0
D9107
Indicacin del mdulo con fallo del fusible
(no para A1S-CPU, en AnS-CPUs slo D9100 a D9103)
Despus de restablecer el estado normal, los bits correspondientes se ajustan automticamente en el valor de 0. La reposicin debe realizarse mediante el programa de ejecucin.
Solamente para CPU de A1S
D9123 Despus de restablecer el estado normal, los bits correspondientes se ajustan automticamente en el valor de 0. La reposicin debe realizarse mediante el programa de ejecucin. Suma de los rels internos de error D9124 Suma de los rels internos de error Cuando se activa un rel interno de error (F0 a F255) mediante una instruccin OUT F o SET F, aumenta el valor en D9124 por 1. En la ejecucin de una instruccin RST F o SET F se reduce el valor de registro nuevamente en 1. La suma de los rels internos de error se almacena en forma binaria en D9124. Por lo tanto, el valor mximo en D9124 asciende a 8.
A 117

Direccin Nombre Significado Descripcin Cuando se activa uno de los rels internos de errores F0 a F255 mediante una instruccin OUT F o SET F, se escribe la direccin del rel interno de error del rel interno activado de error, en forma binaria en los registros D9125 a D9132. De la rea de registro se elimina una direccin de rel interno de error que se repone mediante una instruccin RST F. El contenido de los registros de datos siguientes se traspasa luego hacia este registro. En la ejecucin de una instruccin LEDR se desplaza el contenido de D9125 a D9132 en un bit hacia arriba. En caso de contar con ms de 8 mensajes de error, no se almacena el siguiente rel interno de error (N 9) en los registros D9125 a D9132. D9125 D9132
D9009 D9124 D9125 D9126 D9127 D9128 D9129 D9130 D9131 D9132
SET SET SET SET SET SET SET SET SET SET SET F50 F25 F19 F25 F15 F70 F65 F38 F110 F151 F210 LEDR
Anexo A
CPU
Nmero de los rels internos de error
0 50 50 50 50 50 50 50 50 50 50 50 99 0 1 2 3 2 3 4 5 6 7 8 8 8
0 50 50 50 50 50 50 50 50 50 50 50 99 0 0 0 0 0 0 0 0 25 25 99 99 99 99 99 99 99 99 15 0 0 0 0 0 0 0 99 0 15 15 15 15 15 15 15 70 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 70 70 70 70 70 70 65 0 0 0 0 0 65 65 65 65 65 38 0 0 0 0 38 38 38 38 110 0 0 0 110 110 110 151 0 0 151 151 210
Informaciones acerca de los mdulos remotos aplicados en el sistema A2C
D9133 D9140
00: Sin mdulo de entrada/ salida o mdulo especial en este nmero de estacin o sin inicializacin 01: Mdulo de entrada A2C o mdulo especial 10: Mdulo de salida A2C 11: Mdulo remoto especial
Los registros D9133 a D9140 contienen informaciones sobre los mdulos remotos que se encuentran en el sistema A2C. Los datos correspondientes estn asignados a los nmeros de estacin de los mdulos y se almacenan como informacin de 2 bits. Estructura de datos:
D9133 D9134 D9135
8 16 16
7 15 23
6 14 22
5 13 21
4 12 20
3 11 19
2 10 18
1 9 17
D9139 D9140
56 64
55 63
54 62
53 61
52 60
51 59
50 58
49 57
Nmeros de estacin
A 118
Anexo A

Direccin
Nombre Contador de repeticiones
Significado Cantidad de repeticiones
Descripcin En los registros D9141 a D9172 se escribe la cantidad de accesos de repeticin (con referencia a cada estacin) que se ejecuta en caso de un error de comunicacin con una estacin remota desde la CPU (la cantidad de intentos de repeticin se define en D9174). En el restablecimiento correcto de la comunicacin se ajusta el bit correspondiente en el valor de 0. La estructura de datos de los nmeros de estacin se obtiene del siguiente modo:
b15 D9141 D9142 Estacin 2 Estacin 4 Estacin 6 b8 b7 Estacin 1 Estacin 3 Estacin 5 b0
CPU
D9141 D9172
D9143
D9171 D9172
Estacin 62 Estacin 64
Estacin 61 Estacin 63
El contador de repeticiones de una estacin se compone de 8 bits. Mientras se almacena el estado (0 = normal, 1 = error) en el primer bit, los dems 7 bits contienen la cantidad de intentos de acceso.
b(n+7) b(n+6) b(n+5) b(n+4) b(n+3) b(n+2) b(n+1) b(n+0) 0/1 Cantidad de accesos de repeticin
El valor n se determina mediante el nmero de estacin del mdulo. 1, 3, 5, .... 61, 63 estacin impar: b0 a b7 (n = 0) 2, 4, 6, .... 62, 64 estacin par: b8 a b15 (n = 8) Modo de servicio Cdigo de nmero del modo de servicio: 0: Rearranque automtico 1: Sin rearranque automtico 2: Detencin de la comunicacin con error en lnea 3: Prueba de hardware Modo de servicio ajustado Modo de servicio 0 (rearranque automtico): Desacoplamiento de las estaciones defetuosas de la red. La comunicacin sigue ejecutndose con las dems estaciones. Despus de haber eliminado el error, se retoma automticamente el servicio con la estacin correspondiente. Modo de servicio 1 (sin rearranque automtico): Desacoplamiento de las estaciones defectuosas de la red. La comunicacin sigue ejecutndose con las dems estaciones. Despus de haber eliminado el error, puede retomarse el servicio con la estacin correspondiente solamente despus de un nuevo rearranque. Modo de servicio 2 (detencin de comunicacin en caso de error en lnea): Cuando se presenta un error en un mdulo, se interrumpe la comunicacin con todas las estaciones. Despus de haber eliminado el error, puede retomarse el servicio con la estacin correspondiente solamente despus de un nuevo rearranque. Modo de servicio 3 (prueba de hardware): Control del hardware y de los cables de conexin En el registro D9174 se escribe la cantidad de accesos de repeticin que deben ejecutarse en caso de una comunicacin defectuosa con un mdulo remoto (valor estndar = 5). Cuando no resulta la ejecucin de una comunicacin con un mdulo remoto incluso despus de una cantidad predeterminada de accesos de repeticin, se emite un mensaje de error. D9175 Contador de repeticiones en un error en la red Cantidad de repeticiones Cuando se presenta un error en la comunicacin con un mdulo remoto (exceso de tiempo), se almacena la cantidad de intentos de repeticin en el registro D9175. El valor de registro se ajusta en 0 cuando se recupera la comunicacin con los mdulos remotos.
D9173
Cantidad de Accesos de repeticin D9174
Cantidad de las repeticiones (0 a 32)
A 119

Direccin Nombre Cdigo de error de los mdulos remotos especiales Significado Cdigo de error (0: Normal) Descripcin Despus de la activacin del M9060 (deteccin de error) se escribe el cdigo de error del mdulo remoto especial con fallo en los registros D9180 a D9193. Los nmeros de estacin de los mdulos remotos especiales se determinan en D9021 a D9034. Las reas de memoria para los cdigos de error se estructuran del siguiente modo. D9180
D9180 Mdulo especial remoto N 1 Mdulo especial remoto N 2 Mdulo especial remoto N 3
o o o o
Anexo A
CPU
D9193
D9181 D9182
D9192 D9193
Mdulo especial remoto N 13 Mdulo especial remoto N 14

o
Los cdigos de error se eliminan al conmutar el conmutador de llave de STOP a RUN (se eliminan todos los registros) o bien cuando se activa la seal Yn4 de los mdulos remotos especiales. Identificacin de una estacin defectuosa 0: Normal 1: Error Cuando no resulta posible el acceso a una estacin incluso despus de la cantidad de intentos de repeticin indicada en D9174, se ajusta el bit asignado a esta estacin en D9196 a D9199 en el valor de 1. El bit se ajusta nuevamente en el valor de 0 cuando se elimina el error y se selecciona el rearranque automtico (D9173). Estructura de datos:
D9196
D9196
16 15 14 13 12 11 10 9
D9199
D9197 D9198 D9199
32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49
El bit correspondiente se ajusta tambin en el valor de 1 cuando resulta defectuoso un fusible del mdulo remoto de entrada/salida.
A 120
Anexo A
INDICACIONES
La reposicin de los registros especiales se ejecuta despus de la interrupcin de la alimentacin de tensin del PLC o bien despus de la conmutacin del conmutador de llavef a LATCH CLEAR o RESET. Una conmutacin del conmutador de llave hacia la posicin STOP no causa ninguna reposicin de los registros. Se mantienen los estados reales.
El contenido de los registros especiales identificados con se mantiene vigente includo cuando se restablece el estado normal. Una reposicin de estos registros especiales puede ejecutarse del siguiente modo:

Insercin de una lnea de programa en el programa de ejecucin que repone el registro especial mediante la instruccinRST con una determinada condicin de entrada. Reposicin mediante un dispositivo de programacin. Reposicin de la CPU mediante conmutacin del conmutador de llave en la CPU al modo RESET.
Los registros especiales identificados con se activan y reponen exclusivamente con el programa de ejecucin. Los registros especiales identificados con , se activan y reponen en el servicio de prueba de un dispositivo de programacin.
A 121

A.5.3
Anexo A
Vista sinptica de los registros especiales en el servicio de enlace (solo serie A de MELSEC)
Estos registros especiales se activan o bien reponen mediante diferentes factores durante la comunicacin de datos. Los registros almacenan determinados estados de comunicacin o de error en la red. Fallos en la red o en estaciones defectuosas pueden indicarse mediante lectura de los registros de enlace. El procesamiento de los registros especiales en el servicio de enlace depende de la ubicacin de la CPU en una estacin maestra o bien en una estacin local.
Registros especiales en servicio de enlace en la estacin maestra

Direccin Nombre Resultado de procesamiento de la instruccin LRDP D9200 Significado 0: OK (normal) 2: Error en la instruccin 3: Error en la estacin referida 4: Ejecucin no posible Descripcin El registro almacena el resultado de ejecucin de una instruccin LRDP. (lectura de operandos de palabra) 0: La instruccin se ejecut sin errores. 2: Una constante o los datos de fuente/destino se definieron errneamente. 3: En las estaciones referidas se trata de una estacin remota. El registro almacena el resultado de ejecucin de una instruccin LWTP. (escritura de operandos de palabra). 0: La instruccin se ejecut sin errores. 2: Una constante o los datos de fuente/destino se definieron errneamente. 3: En las estaciones referidas se trata de una estacin remota. Los registros de datos almacenan la compatibilidad de las estaciones esclavas al MELSECNET o bien MELSECNET/II. Cuando una estacin resulta compatible con el MELSECNET/II, se escribe un 1 en el bit del registro especial que se asigna a la estacin especial. Cuando est compatible con el MELSECNET, se ajusta el valor de 0. El registro almacena todos los datos actuales de estado de la comunicacin de red. -Transferencia de datos del bucle de avance
Resultado de procesamiento de la instruccin LWTP D9201
0: OK (normal) 2: Error en la instruccin 3: Error en la estacin referida 4: Ejecucin no posible
D9202 D9203 D9204 (vase tambin la siguiente pgina)
Tipo de enlace de una estacin local (vase tambin D9241, D9242) Estado de enlace
Estado de las estaciones 1 a 16 Estado de las estaciones 17 a 32
0: Transferencia de datos mediante bucle de avance 1: Transferencia de datos mediante bucle de retroceso 2: Transferencia de datos tanto con avance como retroceso 3: Bucle exclusivo con bucle de avance 4: Bucle exclusivo con bucle de retroceso 5: Transferencia de datos no posible Observacin: Para MELSECNET/B se posibilita exclusivamente la variante 0 y 5
-Transferencia de datos mediante bucle de retroceso
Estacin maestra
Estacin 1
Estacin 2
kk kk
Estacin n
Circuito de avance
Circuito de retorno
A 122
Anexo A

Direccin
Nombre Estado de enlace
Significado
Descripcin -Transferencia de datos en avance y retroceso
-Transferencia de datos exclusivamente mediante avance
D9204
Estacin maestra
Estacin 1
Estacin 2
kk kk
Estacin n
Circuito de avance
-Transferencia de datos exclusivamente mediante retroceso
Estacin maestra
Estacin 1
Estacin 2
kk kk
Estacin n
Circuito de retorno
D9205*
Estacin que ejecuta el circuito de retorno Estacin que ejecuta el circuito de retorno
Estacin mediante la cual se ejecuta el cirucito de retorno y avance Estacin mediante la cual se ejecuta el circuito de retorno
Los registros de datos almacenan la direccin de la estacin local o de la estacin remota de entrada/salida que se realiza mediante un circuito de retorno.
Estacin maestra
Estacin 1
Estacin 2
kk kk
Estacin n
D9206*
Bucle de avance adelante
Bucle de retorno atrs
En el ejemplo superior se almacena un 1 en D9205 y un 3 en D9206. Los valores se mantienen cuando se retorn nuevamente al estado normal de comunicacin. La reposicin de los valores de registro debe ejecutarse con el programa de ejecucin o bien un RESET de la CPU. D9207* D9208* Tiempo de ciclo en la red Tiempo mx. de ciclo Tiempo mnimo de ciclo Valor real del tiempo de ciclo D9209* Un ciclo de comunicacin describe el perodo en el cual se ejecuta una comunicacin completa de datos con todas las estaciones esclavas conectadas sin importar el tiempo de ciclo de programa. Contador de repeticin D9210* Contador para cambio de circuito Suma de los cambios Suma de repeticiones Despus de un error de transferencia se almacena la cantidad de accesos de repeticin en D9210. El contador se detiene en el valor mximo FFFFH. La reposicin del contenido de registro se realiza con un RESET de la CPU. Despus de cada cambio entre el circuito de avance y retroceso se aumenta el valor en D9211 por 1. En un ciclo de comunicacin se intercambian todos los datos de enlace determinado mediante enlace, como por ejemplo, entradas (X), salidas (Y), rels internos de enlace (B) o registros de enlace (W) con las estaciones respectivas en la red. Los registros de datos almacenan los tiempos de procesamiento de la comunicacin entre la estacin maestra y las estaciones locales y las estaciones remotas de entrada/salida.
D9211*
A 123

Direccin D9212 D9213 D9214* Nombre Estado de servicio de una estacin local Significado Estado de las estaciones 1 a 16 Estado de las estaciones 17 a 32 Estado de las estaciones 33 a 48 Estado de las estaciones 49 a 64 D9215* Descripcin
Anexo A
Los registros de datos almacenan las direcciones de las estaciones locales que se encuentran en el estado PAUSE o STOP.
D9212 D9213 D9214 D9215
16 15 14 13 12 11 10 9
32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49
Nmeros de estacin Cuando una estacin se encuentra en el estado PAUSE o STOP, se ajusta el bit respectivo en 1. Por ejemplo, cuando la estacin N 7 conmuta al estado STOP, se ajusta el bit 6 en D9212 en el valor de 1. El valor en la lectura de D9212 ser: 64 (40H) Los registros de datos almacenan las direcciones de las estaciones locales defectuosas.
D9216 D9217 D9218*
Deteccin de error en una estacin local
Estado de las estaciones 1 a 16 Estado de las estaciones 17 a 32 Estado de las estaciones 33 a 48 Estado de las estaciones 49 a 64
D9216 D9217 D9218 D9219
16 15 14 13 12 11 10 9
32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49
D9219*
Nmeros de estacin Al detectar un error en una estacin local, se ajusta el bit correspondiente en 1. Cuando se encuentra un error en las estaciones 6 y 12, se ajustan los bits 5 y 11 en D9216 en el valor de 1. El valor en la lectura de D9218 ser: 2082 (820H) Los registros de datos almacenan las direcciones de estaciones locales cuyos datos divergen de los datos de parmetros. Se almacenan tambin las estaciones de entrada/salida cuya asignacin de entrada/salida resulta defectuosa.
D9220 D9221 D9222*
Error de parmetro de una estacin local o asignacin errnea de entrada/ salida de una estacin remota de entrada/salida
D9220 D9221 D9222 D9223
16 15 14 13 12 11 10 9
32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49
D9223*
Nmeros de estacin Al detectar un error, se ajusta el bit correspondiente en 1. Cuando se encuentra un error, por ejemplo, en la estacin local 5 y en la estacin remota de entrada/salida N 14, se ajustan los bits 4 y 13 en D9220 en el valor de 1. El valor en la lectura de D9220 ser: 8208 (2010H) Transferencia de inicializacin hacia las estaciones locales o estaciones remotas de entrada/salida Estado de las estaciones 1 a 16 Estado de las estaciones 17 a 32
D9224 D9225 D9226*
Los registros de datos almacenan las direcciones de las estaciones locales y las estaciones remotas de entrada/salida, en las cuales se ejecut una inicializacin de las estaciones maestras respectivas.
Estado de las estaciones 33 a 48 Estado de las estaciones 49 a 64
D9224 D9225 D9226 D9227
16 15 14 13 12 11 10 9
32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49
D9227*
Nmeros de estacin El bit correspondiente de la estacin que obtiene los datos de inicializacin, se ajusta en el valor de 1. Por ejemplo, cuando se encuentra la estacin N 45 en el proceso de inicializacin, se ajusta el bit 23 de D9226 en 1. El valor en la lectura de D9226 ser: 4096 (1000H)
A 124
Anexo A

Direccin D9228 D9229 D9230*
Nombre Error en estacin remota de entrada/salida o estacin local
Significado Estado de las estaciones 1 a 16 Estado de las estaciones 17 a 32 Estado de las estaciones 33 a 48 Estado de las estaciones 49 a 64
Descripcin En los registros de datos se identifican todas las estaciones que trabajan defectuosamente.
D9228 D9229 D9230 D9231
16 15 14 13 12 11 10 9
32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49
D9231*
N de la estacin remota de entrada/salida o de la estacin local En caso de un error se ajusta el bit asignado a la estacin defectuosa, en el valor de 1. Cuando se encuentra un error, por ejemplo, en la estacin local 36 y en la estacin remota de entrada/salida N 14, se ajustan los bits 2 y 13 en D9228 en el valor de 1. El valor en la lectura de D9228 ser: 8196 (2004H) En los registros de datos se identifica la direccin de la estacin en la cual se detect un error en el bucle de avance o de retroceso.
D9232 D9233 D9234 D9235 D9236 D9237 D9238
Error de bucle en estacin local o remota de entrada/salida Observacin: No para MELSECNET/B
Estado de las estaciones 1a8 Estado de las estaciones 9 a 16 Estado de las estaciones 17 a 24 Estado de las estaciones 25 a 32 Estado de las estaciones 33 a 40 Estado de las estaciones 41 a 48 Estado de las estaciones 49 a 56 Estado de las estaciones 57 a 64
D9239
Nmeros de estacin En la tabla siguiente, la letra V simboliza el bucle de avance y la letra R el bucle de retroceso. Al detectar un error, se ajusta el bit correspondiente en 1. Por ejemplo, cuando hay un error en el bucle de avance de la estacin 5, se ajusta el bit Bit 8 de D9232 en el valor de 1. El valor en la lectura de D9223 ser: 256 (100H) Contador para errores de transferencia Tipo de enlace de una estacin local (vase tambin D9202, D9203) Control del nmero de estacin Cantidad de estaciones esclavas conectadas Contador para errores de transferencia Contador para errores de transferencia Estado de las estaciones 33 a 48 Estado de las estaciones 49 a 64 Nmero de una estacin (0 a 64) Suma de las estaciones esclavas Suma de errores de transferencia Al detectar un error de transferencia del tipo CRC, OVER o AB.IF, se aumenta el valor en D9240 por 1. El contador se detiene en el valor mximo FFFFH. La reposicin del contenido de registro se realiza con un RESET de la CPU. Los registros de datos almacenan la compatibilidad de las estaciones esclavas al MELSECNET o bien MELSECNET/II. Cuando una estacin resulta compatible con el MELSECNET II, se escribe un 1 en el bit del registro especial que se asigna a la estacin especial. Cuando est compatible con el MELSECNET, se ajusta el valor de 0. El registro de datos sirve como control de la propia direccin de una estacin local. El registro de datos almacena la suma de las estaciones esclavas que se encuentran dentro de un circuito. Al detectar un error de transferencia del tipo CRC, OVER o AB.IF, se aumenta el valor en D9245 por 1. El contador se detiene en el valor mximo FFFFH. La reposicin del contenido de registro se realiza con un RESET de la CPU.
D9240
D9241* D9242* D9243 D9244
D9245
A 125

Direccin D9248 D9249 D9250* Nombre Estado de servicio de una estacin local Significado Estado de las estaciones 1 a 16 Estado de las estaciones 17 a 32 Estado de las estaciones 33 a 48 Estado de las estaciones 49 a 64 D9251* Descripcin Los registros de datos identifican todas las estaciones locales que se encuentran en el estado PAUSE o STOP.
b15 b14 b13 b12 b11 b10 b9 b8 b7 b6 b5 b4 b3 b2
Anexo A
b1
b0
D9196 D9197 D9198 D9199
16 15 14 13 12 11 10 9
32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49
Nmeros de estacin Cuando una estacin local se encuentra en el estado PAUSE o STOP, se ajusta el bit respectivo en 1. Por ejemplo, cuando la estacin N 7 y 15 conmuta al estado STOP, se ajusta el bit 6 y 14 en D9248 en el valor de 1. El valor en la lectura de D9248 ser: 16448 (4040H)
D9252 D9253 D9254*
Error en una estacin local
Los registros de datos identifican la estacin local fuera de la estacin host en la cual se encuentra un error.
D9196 D9197 D9198 D9199
16 15 14 13 12 11 10 9
32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49
D9255*
Nmeros de estacin Al detectar un error en una estacin local, se ajusta el bit correspondiente en 1. Por ejemplo, cuando hay un error la estacin 6, se ajusta el bit Bit 5 de D9252 en el valor de 1. El valor en la lectura de D9252 ser: 2048 (800H)
* Los registros especiales identificados no pueden utilizarse en el MELSECNET/B.
A 126
Anexo
Index
A B
BACOS, BACOSP . . . . . . . . . . . . . . . . . . . . 7-401 BAND, BANDP . . . . . . . . . . . . . . . . . . . . . . 7-412 BASIN, BASINP . . . . . . . . . . . . . . . . . . . . . . 7-398 BATAN, BATANP. . . . . . . . . . . . . . . . . . . . . 7-404 BBLKRD, BBLKRDP . . . . . . . . . . . . . . . . . . 11-27 BBLKWR, BBLKWRP . . . . . . . . . . . . . . . . . . 11-30 BCDDA, BCDDAP . . . . . . . . . . . . . . . . . . . . 7-264 BCD, BCDP . . . . . . . . . . . . . . . . . . . . . . . . . . 6-82 BCOS, BCOSP . . . . . . . . . . . . . . . . . . . . . . 7-392 BDSQR, BDSQRP . . . . . . . . . . . . . . . . . . . . 7-385 Biblioteca del fabricante (Manufacturer_Lib) . . . 3-4 Biblioteca estndar (Standard_Lib) . . . . . . . . . . 3-3 Bifurcaciones de programa . . . . . . . . . . . . . . 6-147 BINDA, BINDAP . . . . . . . . . . . . . . . . . . . . . 7-254 BINHA, BINHAP . . . . . . . . . . . . . . . . . . . . . 7-259 BIN, BINP . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-85 BKAND, BKANDP . . . . . . . . . . . . . . . . . . . . . 7-11 BKBCD, BKBCDP . . . . . . . . . . . . . . . . . . . . 6-111 BKBIN, BKBINP . . . . . . . . . . . . . . . . . . . . . . 6-114 BKCMP, BKCMPP . . . . . . . . . . . . . . . . . . . . . 6-20 BKOR, BKORP . . . . . . . . . . . . . . . . . . . . . . . 7-20 BKRST, BKRSTP. . . . . . . . . . . . . . . . . . . . . . 7-73 BKXNR, BKXNRP . . . . . . . . . . . . . . . . . . . . . 7-39 BKXOR, BKXORP . . . . . . . . . . . . . . . . . . . . . 7-29 BK+, BK+P . . . . . . . . . . . . . . . . . . . . . . . . . . 6-68 BK-, BK-P . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-68 Bloques de bit . . . . . . . . . . . . . . . . . . . . . . . . 3-14 Bloques de bit con datos de palabra doble . . . . 3-15 Bloques de bits (indicacin para d) . . . . . . . . . 3-13 BMOV, BMOVP . . . . . . . . . . . . . . . . . . . . . . 6-132 Bobina del temporizador . . . . . . . . . . . . . . . . 6-188 BREAK, BREAKP . . . . . . . . . . . . . . . . . . . . 7-129 BRST, BRSTP . . . . . . . . . . . . . . . . . . . . . . . . 7-66 BSET, BSETP . . . . . . . . . . . . . . . . . . . . . . . . 7-66 BSFL, BSFLP . . . . . . . . . . . . . . . . . . . . . . . . 7-59 BSFR, BSFRP . . . . . . . . . . . . . . . . . . . . . . . . 7-59 BSIN, BSINP . . . . . . . . . . . . . . . . . . . . . . . . 7-389 BSQR, BSQRP . . . . . . . . . . . . . . . . . . . . . . 7-385 BTAN, BTANP . . . . . . . . . . . . . . . . . . . . . . . 7-395 BTOW, BTOWP . . . . . . . . . . . . . . . . . . . . . . 7-107 Bucle de instruccin FOR a NEXT . . . . . . . . 7-127 BUFRCV . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-34 BUFRCVS (Mdulo ETHERNET) . . . . . . . . . 11-39 BUFRCVS (Mdulos de interfaz) . . . . . . . . . . . 11-3 BUFSND . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-42 Bsqueda . . . . . . . . . . . . . . . . . . . . . . . . . . 7-112 de datos . . . . . . . . . . . . . . . . . . . . . . . . . 7-80 de datos de 16 bits . . . . . . . . . . . . . . . . . . 7-80 de datos de 32 bits . . . . . . . . . . . . . . . . . . 7-82 de secuencias de caracteres . . . . . . . . . 7-338 de valores mximos de datos de 16 bits . 7-112 de valores mximos de datos de 32 bits . 7-112 de valores mnimos de datos de 16 bits . . 7-115 de valores mnimos de datos de 32 bits . . 7-115 Bsqueda y eliminacin de errores en las CPUs del System Q . . . . . . . . . . . . . . . . . . . . . 9-7 BXCH, BXCHP . . . . . . . . . . . . . . . . . . . . . . 6-141
ACOS, ACOSP . . . . . . . . . . . . . . . . . . . . . . . 7-362 Activacin de un operando . . . . . . . . . . . . . . . . . . . . 5-35 Activacin del carry flag . . . . . . . . . . . . . . . . . . . . . . . . 7-477 del rango detentivo . . . . . . . . . . . . . . . . . 7-250 program trace . . . . . . . . . . . . . . . . . . . . . 7-250 Activacin/reposicin del rango detentivo . . . . . . . . . . . . . . . . . 7-244 Actualizacin de datos de red e interfaz . . . . . . . . . . . . 6-173 de series de nmeros aleatorios . . . . . . . 7-384 Actualizacin de datos de red . . . . . . . . . . . . . . 8-8 Actualizacin parcial de entrada/salida (serie A) . . . . . . . . . . . . . . . . . . . . . . . . . 6-169 (Serie Q y System Q) . . . . . . . . . . . . . . . 6-167 Acumulador . . . . . . . . . . . . . . . . . . . . . . . . . 7-218 Adicin de datos de reloj . . . . . . . . . . . . . . . . 7-442 Adicin y sustraccin de datos BCD (4 posiciones) . . . . . . . . . . . 6-44 de datos BCD (8 posiciones) . . . . . . . . . . . 6-49 de datos binarios . . . . . . . . . . . . . . . . . . . 6-69 de datos binarios (16 bits) . . . . . . . . . . . . . 6-29 de datos binarios (32 bits) . . . . . . . . . . . . . 6-34 de nmeros de coma flotante . . . . . . . . . . 6-61 ADRSET, ADRSETP . . . . . . . . . . . . . . . . . . 7-489 Agrupado de datos de 16 bits . . . . . . . . . . . . 7-100 Ajuste . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-13 Almacenamiento de partes definidas de secuencia de caracteres . . . . . . . . . . . . . . . . . . . . . . . . . . 7-332 AnAS/AnUS-CPUs . . . . . . . . . . . . . . . . . . . . . . 1-2 AnA/AnU-CPUs . . . . . . . . . . . . . . . . . . . . . . . . 1-2 ANB, ORB . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-11 ANDP, ANDF . . . . . . . . . . . . . . . . . . . . . . . . . . 5-8 AND, ANI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-4 AnN-CPUs . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-2 AnS-CPUs . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-2 Aplicacin de un contacto de contador . . . . . . . . . . . . 5-29 de un rel interno de flanco . . . . . . . . . . . . 5-21 Aplicacin/reposicin de bits individuales . . . . . . . . . . . . . . . . . . 7-67 de rels internos de errores (serie A) . . . . . 5-41 de rels internos de errores (serie Q y System Q) . . . . . . . . . . . . . . . . 5-40 rea de programa (Activacin/Desactivacin) . . 5-56 rea detentivo . . . . . . . . . . . . . . . . . . . . . . . A-103 ASC (Serie A) . . . . . . . . . . . . . . . . . . . . . . . . 7-321 ASC, ASCP (Serie Q y System Q) . . . . . . . . . 7-318 Asignacin . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-3 Asignacin de ndice . . . . . . . . . . . . . . . . . . . . 3-24 CPUs AnA, AnAS y AnU . . . . . . . . . . . . . . 3-28 QnA-CPU . . . . . . . . . . . . . . . . . . . . . . . . . 3-26 ASIN, ASINP . . . . . . . . . . . . . . . . . . . . . . . . 7-359 ATAN, ATANP . . . . . . . . . . . . . . . . . . . . . . . 7-365
A - 127
Index
Bx, BxP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . B+, B+P . . . . . . . . . . . . . . . . . . . . . . . . . . . . . B-, B-P . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . B/, B/P . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-53 6-43 6-43 6-53
Anexo
C
Clculo de arcoseno con datos BCD . . . . . . . . . . . . . . . . . . . . 7-399 con nmeros de coma flotante . . . . . . . . . 7-360 Clculo de arcotangente con datos BCD . . . . . . . . . . . . . . . . . . . . 7-405 con nmeros de coma flotante . . . . . . . . . 7-366 Clculo de la raz cuadrada . . . . . . . . . . . . . . 7-375 de datos BCD de 4 posiciones . . . . . . . . . 7-386 Clculo de la tangente con datos BCD . . . . . . . . . . . . . . . . . . . . 7-396 con nmeros de coma flotante . . . . . . . . . 7-357 Clculo de los pasos de programa . . . . . . . . . . 3-39 Clculo del arcocoseno con nmeros de coma flotante . . . . . . . . . 7-363 Clculo del coseno con datos BCD . . . . . . . . . . . . . . . . . . . . 7-393 con nmeros de coma flotante . . . . . . . . . 7-354 Clculo del logaritmo natural . . . . . . . . . . . . . 7-381 Clculo del seno con datos BCD . . . . . . . . . . . . . . . . . . . . 7-390 con nmeros de coma flotante . . . . . . . . . 7-351 CALL, CALLP . . . . . . . . . . . . . . . . . . . . . . . . 7-132 Cantidad de pasos de programa Con una CPU de AnA, AnAS y AnU . . . . . . 3-38 Cantidad (n) de una instruccin . . . . . . . . . . . . 3-2 Carga de un programa desde una tarjeta de memoria . . . . . . . . . . . . . . . . . . 9-34 Carga inversa (contacto de reposo) . . . . . . . . . 5-5 Carga (contacto de trabajo) . . . . . . . . . . . . . . . 5-5 CGMODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-4 CHG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-148 CHK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-48 CHK (Serie A) . . . . . . . . . . . . . . . . . . . . . . . . 7-230 CHKCIR, CHKEND . . . . . . . . . . . . . . . . . . . . 7-238 CHKST, CHK (Serie Q y System Q) . . . . . . . . 7-222 CJ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-148 Clasificacin de datos de 16 bits . . . . . . . . . . . . . . . . . 7-118 de datos de 32 bits . . . . . . . . . . . . . . . . . 7-119 CLOSE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-56 CML, CMLP . . . . . . . . . . . . . . . . . . . . . . . . . 6-127 Codificacin de datos de 256 bits hacia 8 bits . . . . . . . . 7-91 Codificacin de datos . . . . . . . . . . . . . . . . . . . 7-91 COM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-172 Comparacin de las CPUs . . . . . . . . . . . . . . . . . . . . . . A-33 de nmeros de coma flotante . . . . . . . . . . . 6-12 de secuencias de caracteres . . . . . . . . . . . 6-16 Instrucciones de pantalla . . . . . . . . . . . . . A-40 Comparacin de datos de 16 bits . . . . . . . . . . . 6-6
Comparacin de datos de 32 bits . . . . . . . . . . . 6-9 Compilador . . . . . . . . . . . . . . . . . . . . . . . . . . 3-19 COMRD, COMRDP . . . . . . . . . . . . . . . . . . . 7-283 Condiciones de ejecucin de las instrucciones . . . . . . . . . . . . . . . . . 3-34 de los programas de interrupcin (solo para Serie Q y System Q) . . . . . . . . 6-158 para el refrescamiento de enlace. . . . . . . 6-176 Visualizacin . . . . . . . . . . . . . . . . . . . . . . . 2-5 Condiciones de entrada de las instrucciones . . 3-34 Conexin en paralelo de contactos . . . . . . . . . . 5-5 Conexin en paralelo, controlado por flanco . . . . 5-9 Conexin en serie de contactos . . . . . . . . . . . . 5-5 Configuracin de las instrucciones . . . . . . . . . . 3-1 Conjunto de comandos bsicos. . . . . . . . . . . . . 5-1 Conmutacin rea de programa principal/subprograma 7-149 entre archivos de comentario . . . . . . . . . 7-428 entre archivos de registro de archivo . . . . 7-425 entre bloques de registros de archivos. . . 7-422 Constantes de una instruccin . . . . . . . . . . . . . 3-1 Consulta de estado 16 bits . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-70 32 bits . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-70 Contacto de temporizador . . . . . . . . . . . . . . . 6-188 Contador de impulsos . . . . . . . . . . . . . . . . . . 6-200 Contador incrementador/decrementador De 1 fase . . . . . . . . . . . . . . . . . . . . . . . . 6-180 De 2 fases . . . . . . . . . . . . . . . . . . . . . . . 6-183 Contenidos de registro de ndice Recuperacin. . . . . . . . . . . . . . . . . . . . . 7-497 Salvaguardia . . . . . . . . . . . . . . . . . . . . . 7-497 Control de bits de datos 16 bits . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-86 32 bits . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-86 Control de errores (CHKST, CHK) . . . . . . . . . 7-223 Control de los datos de operandos . . . . . . . . . 3-33 Control del rango de operandos . . . . . . . . . . . 3-31 Conversin . . . . . . . . . . . . . . . . . . . . . . . . . 6-101 Conversin de datos de cdigo Gray a datos binarios de 16 bits . . . . . . . . . . . . . . . . . 6-104 Conversin de datos de cdigo Gray a datos binarios de 32 bits . . . . . . . . . . . . . . . . . 6-104 Datos ASCII decimales en datos BCD . . . 7-279 Datos ASCII decimales en datos binarios. 7-270 Datos BCD al cdigo ASCII. . . . . . . . . . . 7-265 Datos binarios de 16 bits en el cdigo ASCII . . . . . . . . . . . . . . . . . . . 7-319 Datos binarios en nmeros hexadecimales (ASCII) . . . . . . . . . . . . . . 7-260 Datos binarios en secuencias de caracteres . . . . . . . . . . . . . . . . . . . . . 7-291 Datos hexadecimales ASCII en datos binarios . . . . . . . . . . . . . . . . . . . . 7-275 de datos BCD (4 posiciones) a datos BIN . 6-86 de datos BCD (8 posiciones) a datos BIN . 6-86 de datos BIN a datos BCD (4 posiciones) . 6-83 de datos BIN a datos BCD (8 posiciones) . 6-83
A - 128
Anexo
Index
DBINHA, DBINHAP . . . . . . . . . . . . . . . . . . . 7-259 DBIN, DBINP . . . . . . . . . . . . . . . . . . . . . . . . . 6-85 DBL, DBLP . . . . . . . . . . . . . . . . . . . . . . . . . . 6-96 DBx, DBxP . . . . . . . . . . . . . . . . . . . . . . . . . . 6-56 DB+, DB+P . . . . . . . . . . . . . . . . . . . . . . . . . . 6-48 DB-, DB-P . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-48 DB/, DB/P . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-56 DCML, DCMLP . . . . . . . . . . . . . . . . . . . . . . 6-127 DDABCD, DDABCDP . . . . . . . . . . . . . . . . . . 7-278 DDABIN, DDABINP . . . . . . . . . . . . . . . . . . . 7-269 DDEC, DDECP . . . . . . . . . . . . . . . . . . . . . . . 6-78 Debugging . . . . . . . . . . . . . . . . . . . . . . . . . . 7-221 Decodificacin de datos de 8 bits hacia 256 bits . . . . . . . . 7-89 para visualizacin de 7 segmentos . . . . . . 7-93 Decodificacin de datos . . . . . . . . . . . . . . . . . 7-89 DECO, DECOP . . . . . . . . . . . . . . . . . . . . . . . 7-88 DEC, DECP . . . . . . . . . . . . . . . . . . . . . . . . . . 6-75 Definicin de ciclos de ejecucin . . . . . . . . . . 7-479 Definicin de los bloques de bits para los datos de palabra . . . . . . . . . . . . . . . . . . . . 3-12 Definicin del fin de programa. . . . . . . . . . . . . 5-61 Definicin del offset de entrada . . . . . . . . . . . 7-407 Definicin del offset de salida . . . . . . . . . . . . 7-407 DEG, DEGP . . . . . . . . . . . . . . . . . . . . . . . . 7-371 DELTA, DELTAP . . . . . . . . . . . . . . . . . . . . . . 5-50 Desplazamiento de n operandos de palabra por 1 direccin 7-63 de operandos de bit . . . . . . . . . . . . . . . . . 5-53 de operandos de n bits por 1 bit . . . . . . . . 7-60 de partes de secuencias de caracteres . . 7-333 de una palabra de datos de 16 bits por n bits . . . . . . . . . . . . . . . . . . . 7-57 hacia la derecha (BSFR) . . . . . . . . . . . . . 7-60 hacia la derecha (DSFR) . . . . . . . . . . . . . 7-63 hacia la derecha (SFR) . . . . . . . . . . . . . . . 7-57 hacia la izquierda (BSFL) . . . . . . . . . . . . . 7-60 hacia la izquierda (DSFL) . . . . . . . . . . . . . 7-63 hacia la izquierda (SFL) . . . . . . . . . . . . . . 7-57 Destino de datos (d) de una instruccin . . . . . . . 3-2 Destino de salto . . . . . . . . . . . . . . . . . . . . . . 6-152 Deteccin y eliminacin de errores . . . . 2-46, 7-221 DFLT, DFLTP . . . . . . . . . . . . . . . . . . . . . . . . 6-89 DFRO, DFROP . . . . . . . . . . . . . . . . . . . . . . 7-188 DGBIN, DGBINP . . . . . . . . . . . . . . . . . . . . . 6-103 DGRY, DGRYP . . . . . . . . . . . . . . . . . . . . . . 6-100 DHABIN, DHABINP . . . . . . . . . . . . . . . . . . . 7-274 DI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-156 Diagnstico de errores . . . . . . . . . . . . . . . . . 7-235 con rels internos especiales . . . . . . . . . . A-45 Diagrama de flujo de seales . . . . . . . . . . . . 7-203 DINC, DINCP . . . . . . . . . . . . . . . . . . . . . . . . 6-78 DINT, DINTP . . . . . . . . . . . . . . . . . . . . . . . . . 6-92 Direccin cabezal. . . . . . . . . . . . . . . . . . . . . 7-195 Direccin de destino de salto . . . . . . . . . . . . 6-152 Direccin de puntero . . . . . . . . . . . . . . . . . . 6-152 Direccionamiento de secuencia de bits y registro . . . . . . . . . . . . . . . . . . . . . . . . . 3-19
de datos BIN de 16 bits en nmeros BCD de 4 posiciones . . . . . . . . . . . . . . . 6-112 de datos binarios de 16 bits a datos binarios de 32 bits. . . . . . . . . . . . . . . . . . . 6-97 de datos binarios de 16 bits al cdigo Gray . . . . . . . . . . . . . . . . . . . . . . 6-101 de datos binarios de 32 bits a datos binarios de 16 bits . . . . . . . . . . . . . . 6-99 de datos binarios de 32 bits al cdigo Gray . . . . . . . . . . . . . . . . . . . . . . 6-101 de datos binarios (16 bits) en nmeros de coma flotante . . . . . . . . . . . . . 6-90 de datos binarios (32 bits) en nmeros de coma flotante . . . . . . . . . . . . . . . . . . . . 6-90 de formatos de datos de reloj . . . . . . . . . 7-452 de grados a radianes . . . . . . . . . . . . . . . 7-369 de nmeros BCD de 4 posiciones en datos BIN de 16 bits . . . . . . . . . . . . . . . . 6-115 de nmeros binarios en nmeros decimales (cdigo ASCII) . . . . . . . . . . . . 7-255 de nmeros de coma flotante en datos binarios de 16 bits. . . . . . . . . . . . . . . . . . . 6-93 de nmeros de coma flotante en datos binarios de 32 bits. . . . . . . . . . . . . . . . . . . 6-93 de radianes a grados . . . . . . . . . . . . . . . 7-372 de resultados de operacin . . . . . . . . . . . . 5-20 Nmeros de coma flotante en secuencias de caracteres . . . . . . . . . . . . 7-304 Secuencias de caracteres en datos binarios . . . . . . . . . . . . . . . . . . . . . . . . . 7-298 Secuencias de caracteres en el cdigo ASCII 7-322 Secuencias de caracteres en nmeros decimales de coma flotante . . . . . . . . . . . 7-313 Valores ASCII hexadecimales en datos binarios . . . . . . . . . . . . . . . . . . . . . 7-324 Conversin del nmero de coma flotante al formato BCD . . . . . . . . . . . . . . . . . . . . 7-342 al formato decimal . . . . . . . . . . . . . . . . . 7-346 COS, COSP . . . . . . . . . . . . . . . . . . . . . . . . . 7-353 CPUs del System Q . . . . . . . . . . . . . . . . . . . . . 1-2
D
DABCD, DABCDP . . . . . . . . . . . . . . . . . . . . 7-278 DABIN, DABINP . . . . . . . . . . . . . . . . . . . . . . 7-269 DAND, DANDP . . . . . . . . . . . . . . . . . . . . . . . . . 7-4 DATERD, DATERDP . . . . . . . . . . . . . . . . . . 7-431 DATEWR, DATEWRP . . . . . . . . . . . . . . . . . . 7-436 DATE+, DATE+P . . . . . . . . . . . . . . . . . . . . . 7-441 DATE-, DATE-P . . . . . . . . . . . . . . . . . . . . . . 7-446 Datos de respuesta REQ . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-58 Datos de solicitud REQ . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-57 Datos para la visualizacin de 7 segmentos . . . 7-94 DBAND, DBANDP . . . . . . . . . . . . . . . . . . . . 7-412 DBCDDA, DBCDDAP . . . . . . . . . . . . . . . . . . 7-264 DBCD, DBCDP . . . . . . . . . . . . . . . . . . . . . . . . 6-82 DBINDA, DBINDAP . . . . . . . . . . . . . . . . . . . 7-254
A - 129
Index
Direccionamiento de secuencias de bits . . . . . . 3-20 Direccionamiento indexado . . . . . . . . . . . . . . 7-161 Direccionamiento indirecto. . . . . . . . . . . . . . . . 3-29 Asignacin de un operando . . . . . . . . . . . 7-489 Direcciones de contacto . . . . . . . . . . . . . . . . 7-240 Direcciones de operandos en las CPUs de AnA, AnAS y AnU . . . . . . . . . . . . . . . 3-38 DIS, DISP . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-96 DLIMIT, DLIMITP . . . . . . . . . . . . . . . . . . . . . 7-408 DMAX, DMAXP . . . . . . . . . . . . . . . . . . . . . . 7-111 DMIN, DMINP . . . . . . . . . . . . . . . . . . . . . . . . 7-114 DMOV, DMOVP . . . . . . . . . . . . . . . . . . . . . . 6-118 DNEG, DNEGP . . . . . . . . . . . . . . . . . . . . . . 6-106 DOR, DORP . . . . . . . . . . . . . . . . . . . . . . . . . . 7-14 DRCL, DRCLP . . . . . . . . . . . . . . . . . . . . . . . . 7-52 DRCR, DRCRP . . . . . . . . . . . . . . . . . . . . . . . 7-49 DROL, DROLP . . . . . . . . . . . . . . . . . . . . . . . . 7-52 DROR, DRORP . . . . . . . . . . . . . . . . . . . . . . . 7-49 DSER , DSERP . . . . . . . . . . . . . . . . . . . . . . . 7-79 DSFL, DSFLP . . . . . . . . . . . . . . . . . . . . . . . . . 7-62 DSFR, DSFRP . . . . . . . . . . . . . . . . . . . . . . . . 7-62 DSORT, DSORTP . . . . . . . . . . . . . . . . . . . . 7-117 DSTR, DSTRP . . . . . . . . . . . . . . . . . . . . . . . 7-290 DSUM, DSUMP . . . . . . . . . . . . . . . . . . . . . . . 7-85 DTEST, DTESTP . . . . . . . . . . . . . . . . . . . . . . 7-69 DTO, DTOP . . . . . . . . . . . . . . . . . . . . . . . . . 7-192 Dummys . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-240 DUTY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-478 DVAL, DVALP . . . . . . . . . . . . . . . . . . . . . . . 7-297 DWSUM, DWSUMP . . . . . . . . . . . . . . . . . . . 7-123 DXCH, DXCHP . . . . . . . . . . . . . . . . . . . . . . . 6-138 DXNR, DXNRP . . . . . . . . . . . . . . . . . . . . . . . . 7-32 DXOR, DXORP . . . . . . . . . . . . . . . . . . . . . . . 7-23 DZONE, DZONEP . . . . . . . . . . . . . . . . . . . . 7-416
Anexo
E
ECALL, ECALLP . . . . . . . . . . . . . . . . . . . . . . 7-141 EFCALL, EFCALLP. . . . . . . . . . . . . . . . . . . . 7-144 EGP, EGF . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-21 EI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-156 EI, DI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-175 Ejecucin del program trace . . . . . . . . . . . . . . . . . . 7-250 Ejecucin de refrescamiento de enlace Posibilitacin . . . . . . . . . . . . . . . . . . . . . 6-176 Prevencin . . . . . . . . . . . . . . . . . . . . . . . 6-176 El . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-3 Eliminacin de determinados bloques de datos . . . . . . 7-182 Programa de la memoria de programas . . . 9-37 Eliminacin de errores Registro especial . . . . . . . . . . . . . . . . . A-102 Rels internos especiales . . . . . . . . . . . . A-57 Eliminacin y carga de un programa . . . . . . . . 9-39 Eliminar el error (Mdulo ETHERNET) . . . . . . 11-63 Emisin a una indicacin de LED (comentarios) . . 7-213 a una indicacin de LED (datos ASCII) . . . 7-210
a una indicacin de LED (secuencia de caracteresASCII) . . . . . . . 7-216 de mensajes para equipos perifricos . . . 7-459 de rels internos de errores . . . . . . . . . . . 5-32 de un comentario . . . . . . . . . . . . . . . . . . 7-205 de una secuencia de caracteres ASCII . . 7-199 Emisin diferencial controlada por flanco . . . . . 5-43 EMOD, EMODP . . . . . . . . . . . . . . . . . . . . . . 7-341 EMOV, EMOVP . . . . . . . . . . . . . . . . . . . . . . 6-121 Encabezado del MELSEC-AWL . . . . . . . . . . . . 3-7 ENCO, ENCOP . . . . . . . . . . . . . . . . . . . . . . . 7-90 END . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-64 ENEG, ENEGP . . . . . . . . . . . . . . . . . . . . . . 6-109 Enlace controlado por flanco . . . . . . . . . . . . . . . . . 5-9 de secuencias de caracteres . . . . . . . . . . . 6-73 Enlace en serie de circuitos en paralelo . . . . . . 5-12 Enlaces paralelos de circuitos en serie . . . . . . 5-12 Entrada de datos en bfer fijo (ETHERNET). . . . . . . . . . . . 11-44 en el mdulo PROFIBUS . . . . . . . . . . . . 11-31 en estacin inteligente de enlace CC . . . 11-151 en la estacin de enlace CC . . . . . . . . . 11-133 en otra estacin (enlace CC) . . . . . . . . . 11-126 Entrada EN . . . . . . . . . . . . . . . . . . . . . . . . . . 3-35 Entrada por teclado de datos a equipos perifricos . . . . . . . . . 7-462 Valores numricos . . . . . . . . . . . . . . . . . 7-491 EREXP, EREXPP . . . . . . . . . . . . . . . . . . . . 7-345 EROMWR, EROMWRP . . . . . . . . . . . . . . . . 7-499 ERRCLR . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-61 Errores de procesamiento . . . . . . . . . . . . . . . . 3-31 ERRRD . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-67 Escritura de datos de reloj . . . . . . . . . . . . . . . . . . 7-437 de datos de 1 palabra en mdulos especiales . . . . . . . . . . . . . . . . . . . . . . . 7-193 de datos de 2 palabra en mdulos especiales . . . . . . . . . . . . . . . . . . . . . . . 7-193 de datos en otras estaciones . . . . . . . . . . 8-83 de datos en otras estaciones (WRITE) . . . . 8-30 de datos en una estacin local . . . . . . . . . 8-91 de datos en una estacin remota. . . . . . . 8-102 en la memoria de bfer . . . . . . . . . . . . . . 7-193 en mdulos especiales en la estacin descentralizada de entrada y salida . . . . . . . . . . . . . . . . . . . . . . 8-73 en operandos de palabra de otras estaciones (SWRITE) . . . . . . . . . . . . . . . . . . . . . . . . 8-37 en un listado de ndice . . . . . . . . . . . . . . 7-166 en un registro de archivo EEPROM . . . . . 7-500 Informaciones de routing . . . . . . . . . . . . 8-110 Escritura de datos en un listado de datos . . . . 7-170 Escritura de las instrucciones . . . . . . . . . . . . . . 3-3 Escritura de parmetros de routing (RTWRITE) . . . . . . . . . . . . . . . . . . . . . . . . . 8-110 Escritura y lectura de informaciones de routing . . . . . . . . . . . . . . . . . . . . . . . . . . 8-106 Establecimiento de conexin (ETHERNET) . . 11-50
A - 130
Anexo
Index
G
GBIN, GBINP . . . . . . . . . . . . . . . . . . . . . . . 6-103 Generacin de redes de control . . . . . . . . . . 7-239 GETE, GETEP . . . . . . . . . . . . . . . . . . . . . . . . 11-6 GOEND . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-153 GRY, GRYP . . . . . . . . . . . . . . . . . . . . . . . . 6-100
Estacin de rel . . . . . . . . . . . . . . . . . . . . . . . 8-43 Estacin local . . . . . . . . . . . . . . . . . . . . . . . . A-74 Estacin maestra con instrucciones de enlace de datos . . . . . . . . . . . . . . . . . . . . . . . . 8-4 Estacin maestra (registros especiales en servicio de enlace) . . . . . . . . . . . . . . . . . . . . A-122 Estacin maestra (rels internos especiales en servicio de enlace) . . . . . . . . . A-72 Estaciones externalizadas de entrada y salida . 8-67 ESTR, ESTRP . . . . . . . . . . . . . . . . . . . . . . . 7-303 ETHERNET Eliminacin de la indicacin de error . . . . 11-63 Lectura de cdigo de error . . . . . . . . . . . 11-69 Nueva inicializacin . . . . . . . . . . . . . . . . 11-74 EVAL, EVALP . . . . . . . . . . . . . . . . . . . . . . . 7-312 EXP, EXPP . . . . . . . . . . . . . . . . . . . . . . . . . 7-377 Extracto de los datos de secuencias de caracteres desde la derecha . . . . . . . . . . . . . . . . . . 7-328 desde la izquierda. . . . . . . . . . . . . . . . . . 7-329 Ex, ExP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-65 E+, E+P . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-60 E-, E-P . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-60 E/, E/P . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-65
H
HABIN, HABINP . . . . . . . . . . . . . . . . . . . . . 7-274 HEX, HEXP . . . . . . . . . . . . . . . . . . . . . . . . . 7-323 HOUR, HOURP . . . . . . . . . . . . . . . . . . . . . . 7-451
I
IMASK . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-156 INC, INCP . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-75 Informacin de ciclo . . . . . . . . . . . . . . . . . . . . A-52 Informaciones de ciclo de programa . . . . . . . . A-95 Informaciones de sistema . . . . . . . . . . . . . . . . A-47 Informaciones para el diagnstico . . . . . . . . . . A-76 Ingresar los datos en rea compartida de memoria . . . . . . . . . . . . . . . . . . . . . . . . . . 9-47 Inicio de un enlace . . . . . . . . . . . . . . . . . . . . . . 5-5 Instruccin para el control de errores . . . . . . . . . . . . 7-231 para impulsos de conmutacin . . . . . . . . . 5-51 Instruccin CHG en combinacin con una instruccin PLS . 7-151 Instruccin pulsada . . . . . . . . . . . . . . . . 7-152 Modo de conteo de los contadores . . . . . 7-153 Procesamiento de instrucciones OUT . . . 7-154 Transcurso de tiempo de temporizadores 7-154 Instruccin de aplicacin para contactos de temporizador . . . . . . . . 5-26 para las salidas . . . . . . . . . . . . . . . . . . . . 5-24 Instruccin de arranque de la instruccin CHK 7-223 Instruccin de impulso . . . . . . . . . . . . . . . . . 6-202 Instruccin de inversin . . . . . . . . . . . . . . . . . 5-18 Instruccin de posicionamiento para mesas rotativas . . . . . . . . . . . . . . . . . . . . . . 6-193 Instruccin de rotacin hacia la derecha (16 bits), con carry flag . . 7-44 hacia la derecha (16 bits), sin carry flag . . . 7-44 hacia la derecha (32 bits), con carry flag . . 7-50 hacia la derecha (32 bits), sin carry flag . . . 7-50 hacia la izquierda (16 bits), con carry flag . 7-47 hacia la izquierda (16 bits), sin carry flag . . 7-47 hacia la izquierda (32 bits), con carry flag . 7-53 hacia la izquierda (32 bits), sin carry flag . . 7-53 Instrucciones para contactos de salida . . . . . . . . . . . . . . 5-23 para la conversin de la secuencia de bits/direccin de inicio . . . . . . . . . . . . . 3-21 Instrucciones aritmticas . . . . . . . . . . . . . . . . 6-25 Instrucciones de actualizacin de datos . . 6-165, 8-6 Instrucciones de aplicacin . . . . . . . . . . . . . . . . 6-1 Instrucciones de aplicacin II . . . . . . . . . . . . . . 7-1 Instrucciones de comparacin. . . . . . . . . . . . . . 6-2 D=, D, D>, D= . . . . . . . . . . . . . . . . . . . . . . 6-9
F
FCALL, FCALLP . . . . . . . . . . . . . . . . . . . . . . 7-137 FDEL, FDELP . . . . . . . . . . . . . . . . . . . . . . . 7-181 FEND. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-61 FF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-46 FIFR, FIFRP . . . . . . . . . . . . . . . . . . . . . . . . . 7-173 FIFW, FIFWP . . . . . . . . . . . . . . . . . . . . . . . . 7-169 Fin de programa de interrupcin . . . . . . . . . . . . 6-164 programa principal/subprograma . . . . . . . . 5-65 Fin de transmisin de datos . . . . . . . . . . . . . . . . 8-4 FINS, FINSP . . . . . . . . . . . . . . . . . . . . . . . . 7-181 FLT, FLTP . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-89 FMOV, FMOVP . . . . . . . . . . . . . . . . . . . . . . 6-135 Formacin de un producto lgico . . . . . . . . . . . . . . . . 7-12 de una matriz de entrada. . . . . . . . . . . . . 6-206 de una suma lgica . . . . . . . . . . . . . . . . . . 7-21 Formacin de sumas con datos binarios de 16 bits . . . . . . . . . . 7-122 con datos binarios de 32 bits . . . . . . . . . . 7-124 FOR, NEXT . . . . . . . . . . . . . . . . . . . . . . . . . 7-126 FPOP, FPOPP . . . . . . . . . . . . . . . . . . . . . . . 7-177 FREAD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-20 FROM, DFRO . . . . . . . . . . . . . . . . . . . . . . . 7-188 Fuente de datos (s) de una instruccin . . . . . . . . 3-1 Fuentes de errores . . . . . . . . . . . . . . . . . . . . . . 4-6 Funcin aritmtica con datos BCD . . . . . . . . . . . . . . . . . . . . . 6-27 con datos binarios. . . . . . . . . . . . . . . . . . . 6-27 Funcionamiento de una instruccin . . . . . . . . . . 4-6 Funciones especiales . . . . . . . . . . . . . . . . . . 7-348 FWRITE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-9
A - 131
Index
E=, E, E>, E= . . . . . . . . . . . . . . . . . . . . . . 6-12 $=, $, $>, $= . . . . . . . . . . . . . . . . . . . . . . . 6-16 =, , >, = . . . . . . . . . . . . . . . . . . . . . . . . . . 6-6 Instrucciones de control de datos . . . . . . . . . . 7-407 Instrucciones de control maestro . . . . . . . . . . . 5-55 Instrucciones de conversin. . . . . . . . . . . . . . . 6-81 Instrucciones de conversin para bloques de registro de archivo . . . . . . . . . . . . . . . . . . 7-420 Instrucciones de desplazamiento . . . . . . . . . . . 7-55 Instrucciones de desplazamiento (operandos de bits) . . . . . . . . . . . . . . . . . . . . . 5-52 Instrucciones de enlace . . . . . . . . . . . . . . . . . . 5-11 Instrucciones de enlace de datos . . . . . . . . . . . 8-1 reas de escritura y lectura . . . . . . . . . . . . 8-3 Instrucciones de entrada . . . . . . . . . . . . . . . . . 5-4 Instrucciones de pantalla . . . . . . . . . . . . . . . . 7-196 Instrucciones de procesamiento de bits . . . . . . 7-65 Instrucciones de procesamiento de datos . . . . . 7-77 Instrucciones de programa . . . . . . . . . . . . . . 7-464 Instrucciones de programa para CPUs del System Q . . . . . . . . . . . . . . . . . . . . . . . . . 9-33 Instrucciones de programacin extendidas . . . . 3-6 Instrucciones de reloj . . . . . . . . . . . . . . . . . . 7-430 Instrucciones de rotacin . . . . . . . . . . . . . . . . . 7-42 Instrucciones de transferencia . . . . . . . . . . . . 6-117 Instrucciones de transferencia para CPUs del System Q . . . . . . . . . . . . . . . . . . . . . . . . . 9-41 Instrucciones estructuradas de programa . . . . 7-125 Instrucciones extendidas de enlace de datos . . 8-4 Instrucciones extendidas de enlace de datos (serie QnA) . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-11 Instrucciones lgicas . . . . . . . . . . . . . . . . . . . . 7-2 Instrucciones para el acceso a la memoria de bfer . . . . . . . . . . . . . . . . . . . . . 7-187 Instrucciones para el control de interrupcin . . 6-155 Instrucciones para equipos perifricos . . . . . . 7-457 Instrucciones para la operacin de CPUs mltiples: . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-46 Instrucciones para las CPUs del MELSEC System Q . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-1 Instrucciones para listados de datos . . . . . . . . 7-168 Instrucciones para los mdulos especiales . . . . 11-1 Instrucciones para Q4ARCPU . . . . . . . . . . . . . 10-1 INSTR, INSTRP . . . . . . . . . . . . . . . . . . . . . . 7-337 Intercambio de bloques de datos binarios (16 bits) . . . 6-142 de bytes dentro de un nmero binario . . . 6-145 Intercambio de datos 16 bits . . . . . . . . . . . . . . . . . . . . . . . . . . 6-139 32 bits . . . . . . . . . . . . . . . . . . . . . . . . . . 6-139 Interrupcin posibilitar . . . . . . . . . . . . . . . . . . . . . . . . 6-157 prevenir . . . . . . . . . . . . . . . . . . . . . . . . . 6-157 Interrupcin de la conexin (ETHERNET) . . . . 11-58 Interrupcin del procesamiento . . . . . . . . . . . . 5-68 Introduccin de determinados bloques de datos . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-183 INT, INTP . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-92
Anexo
INV . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-17 Inversin de datos 16 bits . . . . . . . . . . . . . . . . . . . . . . . . . . 6-128 32 bits . . . . . . . . . . . . . . . . . . . . . . . . . . 6-128 Inversin de un operando de bit de salida . . . . 5-47 Inversin del estado de circuito . . . . . . . . . . . . 5-49 IRET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-163 IXDEV, IXSET . . . . . . . . . . . . . . . . . . . . . . . 7-165 IX, IXEND . . . . . . . . . . . . . . . . . . . . . . . . . . 7-160
J
Jerarqua de los tipos de datos ANY JMP . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . 3-9 . . . . . . . 6-148
KEY
K . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-490 L
LD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-5 LDP, LDF . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-8 LD, LDI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-4 LD< . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-5 LD<= . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-5 LD= . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-5 LD> . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-5 LD>= . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-5 Lectura . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-8 de datos de comentario . . . . . . . . . . . . . 7-284 de datos ingresados . . . . . . . . . . . . . . . . 7-174 de los datos finalmente ingresados . . . . . 7-178 Informaciones de routing . . . . . . . . . . . . 8-108 lectura . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-63 Lectura de datos de mdulos especiales . . . . . . . . . 7-189 Datos de otras estaciones (READ) . . . . . . 8-16 Datos de otras estaciones (SREAD) . . . . . 8-23 Datos de otras estaciones (ZNRD) . . . . . . 8-79 datos de reloj . . . . . . . . . . . . . . . . . . . . . 7-432 datos de una estacin local . . . . . . . . . . . . 8-87 datos de 1 palabra (16 bits) de mdulos especiales . . . . . . . . . . . . . . 7-189 datos de 2 palabra (32 bits) de mdulos especiales . . . . . . . . . . . . . . 7-189 de datos de una estacin remota. . . . . . . . 8-96 Lectura de datos con instruccin RIRD . . . . . . . . . . . . . . 11-119 de bfer fijo . . . . . . . . . . . . . . . . . . . . . . 11-36 de estacin inteligente de enlace CC . . . 11-145 de estacin inteligente (enlace CC) . . . . 11-139 de otra estacin (enlace CC) . . . . . . . . . 11-112 del mdulo de interfaz . . . . . . . . . . . . . . . 11-4 del mdulo PROFIBUS . . . . . . . . . . . . . . 11-28 en un programa de interrupcin . . . . . . . . 11-40 Lectura de informaciones de mdulo . . . . . . . . . 9-2 Lectura del cdigo de error del mdulo ETHERNET . . . . . . . . . . . . . . . . . . . . . . . . . 11-69 LED . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-209 LEDA, LEDB . . . . . . . . . . . . . . . . . . . . . . . . 7-215
A - 132
Anexo
Index
NEG, NEGP . . . . . . . . . . . . . . . . . . . . . . . . 6-106 Nombres de instancia . . . . . . . . . . . . . . . . . . . A-38 Nombres de instruccin . . . . . . . . . . . . . . . . . . 2-4 NOP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-70 Nmero real. . . . . . . . . . . . . . . . . . . . . . . . . 7-308 Nmeros aleatorios Generacin . . . . . . . . . . . . . . . . . . . . . . 7-384 Nmeros de coma flotante como exponente para la base e . . . . . . . . . . . . . . . 7-378 NUNI, NUNIP . . . . . . . . . . . . . . . . . . . . . . . 7-102
LEDC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-212 LEDR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-217 Leer los datos de rea compartida de memoria 9-50 LEFT, LEFTP . . . . . . . . . . . . . . . . . . . . . . . . 7-327 LEN, LENP. . . . . . . . . . . . . . . . . . . . . . . . . . 7-287 Limitacin del rango de valores de salida . . . . 7-409 Limitacin del valor de salida . . . . . . . . . . . . . 7-407 LIMIT, LIMITP . . . . . . . . . . . . . . . . . . . . . . . 7-408 Llamada de programa de interrupcin . . . . . . . . . . . . . 2-27 Llamada de programa de microcomputador . . 7-158 Llamada de subprograma . . . . . . . . . . . . . . . 7-133 Llamada de subprograma (ECALL) . . . . . . . . 7-142 Lgica AND . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-6 Lgica NOR exclusiva . . . . . . . . . . . . . . . . . . . . . . . . . 7-33 Lgica OR . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-15 exclusiva . . . . . . . . . . . . . . . . . . . . . . . . . 7-24 LOG, LOGP . . . . . . . . . . . . . . . . . . . . . . . . . 7-380 LRDP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-86 LWTP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-90
O
Offset de entrada de datos binarios de 16 y 32 bits . . . . . . . . . . . . . . . . . . . . . . . . . 7-413 Offset de salida de datos binarios de 16 y 32 bits . . . . . . . . . . . . . . . . . . . . . . . . . 7-417 OPEN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-47 Operaciones de escritura y lectura en el MELSECNET . . . . . . . . . . . . . . . . . . 8-4 en el MELSECNET(I/II/B) . . . . . . . . . . . . . . 8-4 en el MELSECNET/10 . . . . . . . . . . . . . . . . 8-3 Operaciones NOR exclusivas de bloques de datos de 16 bits . 7-40 Operaciones OR exclusivas de bloques de 16 bits . . . . . . . . 7-30 Operandos MELSEC A . . . . . . . . . . . . . . . . . . . . . . . . 4-3 MELSEC Q . . . . . . . . . . . . . . . . . . . . . . . . 4-4 Operandos de bit con datos de bits . . . . . . . . . 3-11 Operandos de bit con datos de palabra . . . . . . 3-12 Operandos de comentario . . . . . . . . . . . . . . 7-207 Operandos de palabra . . . . . . . . . . . . . . . . . . 3-13 Operandos de palabra para con datos de palabra doble . . . . . . . . . . . . . . . . . . 3-16 ORP, ORF . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-8 OR, ORI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-4 Otras instrucciones . . . . . . . . . . . . . . . 5-67, 6-178 Otras instrucciones de aplicacin . . . . . . . . . 7-473 OUT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-23 OUT C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-28 OUT F . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-31 OUT T, OUTH T . . . . . . . . . . . . . . . . . . . . . . . 5-25
M
MAX, MAXP . . . . . . . . . . . . . . . . . . . . . . . . . 7-111 MC, MCR . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-55 MELSECNET Combinacin en pares de las estaciones . 11-80 MEP, MEF . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-19 MIDR, MIDRP . . . . . . . . . . . . . . . . . . . . . . . 7-331 MIDW, MIDWP . . . . . . . . . . . . . . . . . . . . . . . 7-331 MIN, MINP . . . . . . . . . . . . . . . . . . . . . . . . . . 7-114 Modo de una ejecucin de programa por ciclo . . 7-470 de velocidad inferior de procesamiento . . 7-472 Modo standby con reposicin de las salidas . . . . . . . . . . 7-468 Instruccin de conmutacin . . . . . . . . . . . 7-466 Modulacin de ancho en tiempo . . . . . . . . . . 6-204 MOV, MOVP . . . . . . . . . . . . . . . . . . . . . . . . 6-118 MPS, MRD, MPP . . . . . . . . . . . . . . . . . . . . . . 5-14 MSG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-458 MTR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-205 Multiplicacin/Divisin de datos BCD (4 posiciones) . . . . . . . . . . . 6-54 de datos BCD (8 posiciones) . . . . . . . . . . . 6-57 de datos binarios (16 bits) . . . . . . . . . . . . . 6-37 de datos binarios (32 bits) . . . . . . . . . . . . . 6-41 de nmeros de coma flotante . . . . . . . . . . 6-66
P
PAIRSET . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-79 Parmetro de routing (SEND) . . . . . . . . . . . . . 8-43 Parmetros de PLC . . . . . . . . . . . . . . . . . . . . . 1-3 Pasos en vaco en programa . . . . . . . . . . . . . 5-71 PKEY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-461 PLOADP . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-33 PLOW, PLOWP . . . . . . . . . . . . . . . . . . . . . . 7-471 PLSY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-201 PLS, PLF . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-42 POFF, POFFP . . . . . . . . . . . . . . . . . . . . . . . 7-467 PR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-198 PRC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-204 Procesamiento de datos de bits . . . . . . . . . . . . . . . . . . . . 3-11
N
NDIS, NDISP . . . . . . . . . . . . . . . Negacin de datos binarios de 16 bits . . de datos binarios de 32 bits (solo para serie Q) . . . . . . . . de nmeros de coma flotante
. . . . . . . . . 7-102 . . . . . . . . . 6-107 . . . . . . . . . 6-107 . . . . . . . . . 6-110
A - 133
Index
de datos de palabra doble (32 bits) . . . . . . 3-14 de datos de palabra (16 bits) . . . . . . . . . . . 3-12 de datos del tipo REAL . . . . . . . . . . . . . . . 3-17 Procesamiento de datos de bit en bloques . . . . 3-12 Procesamiento de datos de bits como operando de palabra . . . . . . . . . . . . . . . . . . . . 3-11 Procesamiento de resultado . . . . . . . . . . . . . . 5-15 Procesamiento de secuencias de caracteres . 7-251 Program Trace . . . . . . . . . . . . . . . . . . . . . . . 7-221 Programa de microcomputador Rangos de memoria de las CPUs . . . . . . . 12-1 Programacin de las instrucciones extendidas . . . . . . . . . 3-6 de variables . . . . . . . . . . . . . . . . . . . . . . . 3-7 Programas de microcomputador Aplicacin . . . . . . . . . . . . . . . . . . . . . . . . . 12-2 Asignacin de direcciones . . . . . . . . . . . . . 12-3 Capacidades y rangos de memoria . . . . . . 12-1 Distribucin de la rea de memoria . . . . . . 12-4 Distribucin de memoria . . . . . . . . . . . . . . 12-3 Funcin . . . . . . . . . . . . . . . . . . . . . . . . . . 12-1 Indicaciones para la creacin . . . . . . . . . . . 12-2 Serie A . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-1 PRR, PRRP . . . . . . . . . . . . . . . . . . . . . . . . . 11-18 PSCAN, PSCANP . . . . . . . . . . . . . . . . . . . . . 7-469 PSTOP, PSTOPP . . . . . . . . . . . . . . . . . . . . . 7-465 PSWAPP . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-38 PTRAEXE, PTRAEXEP . . . . . . . . . . . . . . . . . 7-249 PTRA, PTRAR . . . . . . . . . . . . . . . . . . . . . . . 7-249 PUNLOADP . . . . . . . . . . . . . . . . . . . . . . . . . . 9-36 PUTE, PUTEP . . . . . . . . . . . . . . . . . . . . . . . 11-11 PWM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-203
Anexo
Q
QCDSET, QCDSETP . . . . . . . . . . . . . . . . . . 7-427 QDRSET, QDRSETP . . . . . . . . . . . . . . . . . . 7-424 QnA-CPUs . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-2 Q00CPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-2 Q00JCPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-2 Q01CPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-2 Q02CPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-2 Q02HCPU . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-2 Q06HCPU . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-2 Q12HCPU . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-2 Q4ARCPU Transferencia de datos . . . . . . . . . . . . . . . 10-6 Q4ARCPU, ajuste del modo de operacin . . . . 10-2
R
RAD, RADP . . . . . . . . . . . . . . . . . . . . . . . . . 7-368 RAMP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-196 RBMOV, RBMOVP . . . . . . . . . . . . . . . . . . . . . 9-41 RCL, RCLP . . . . . . . . . . . . . . . . . . . . . . . . . . 7-46 RCR, RCRP . . . . . . . . . . . . . . . . . . . . . . . . . . 7-43
READ. . . . . . . . . . . . . . . . . . . . . . . . . . Vista sinptica de los operandos en
. . . . . 8-12
los datos de control . . . . . . . . . . . . . . . . . 8-14 REAL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-18 Recepcin de los datos transmitidos por otras estaciones . . . . . . . . . . . . . . . . . . . . . . . . 8-50 RECV . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-48 Red de control de errores . . . . . . . . . . . . . . . 7-227 Refrescamiento de enlace . . . . . . . . . . . . . . 6-173 Registro de archivo Escritura directa . . . . . . . . . . . . . . . . . . . 7-486 Lectura directa . . . . . . . . . . . . . . . . . . . . 7-482 Registro de archivo (pasos de programa en el procesamiento) . . . . . . . . . . . . 3-37 Registro de largo de secuencias de caracteres . . . . . . . . . . . . . . . . . . . . . . . . . . 7-288 Registro especial para la eliminacin de errores . . . . . . . . . A-102 para la indicacin de mdulos con fusible defectuoso . . . . . . . . . . . . . . A-104 Tarjetas de memoria. . . . . . . . . . . . . . . . . A-97 Registro inicial . . . . . . . . . . . . . . . . . . . . . . . . 3-19 Registros con referencia a la instruccin . . . . A-100 Rels internos especiales para reas detentivos . . . . . . . . . . . . . . . . A-59 Rels internos especiales para la eliminacin de errores . . . . . . . . . . . . . . . . . . A-57 Rels internos especiales (serie A) . . . . . . . . . A-67 Reloj de sistema y contadores . . . . . . . . . . . . A-51 Reloj de sistema/Contador . . . . . . . . . . . . . . . A-94 Reposicin de las salidas en los subprogramas . . . . . 7-138 de las salidas en los subprogramas (EFCALL) . . . . . . . . . . . . . . . . . . . . . . . 7-145 de rangos de bits . . . . . . . . . . . . . . . . . . . 7-74 de rels internos de errores e indicaciones de LED . . . . . . . . . . . . . . . . 7-218 de temporizadores de vigilancia . . . . . . . 7-475 de un operando . . . . . . . . . . . . . . . . . . . . 5-37 del rango detentivo . . . . . . . . . . . . . . . . . 7-244 Reposicin del del rango detentivo . . . . . . . . . . . . . . . . . 7-477 REQ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-53 RET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-135 RFRP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-94 RFS, RFSP . . . . . . . . . . . . . . . . . . . . . . . . . 6-166 RIFR (QnA, System Q) . . . . . . . . . . . . . . . . 11-173 RIFR (serie A) . . . . . . . . . . . . . . . . . . . . . . 11-169 RIGHT, RIGHTP . . . . . . . . . . . . . . . . . . . . . 7-327 RIRCV (QnA, System Q) . . . . . . . . . . . . . . 11-143 RIRCV (serie A) . . . . . . . . . . . . . . . . . . . . . 11-137 RIRD (QnA, System Q) . . . . . . . . . . . . . . . . 11-115 RIRD (serie A) . . . . . . . . . . . . . . . . . . . . . . 11-109 RISEND (QnA, System Q) . . . . . . . . . . . . . 11-155 RISEND (serie A) . . . . . . . . . . . . . . . . . . . . 11-149 RITO (QnA, System Q) . . . . . . . . . . . . . . . . 11-165 RITO (serie A) . . . . . . . . . . . . . . . . . . . . . . 11-161 RIWT (QnA, System Q) . . . . . . . . . . . . . . . 11-129 RIWT (serie A) . . . . . . . . . . . . . . . . . . . . . . 11-123
A - 134
Anexo
Index
Estado de terminacin . . . . . . . . . . . . . . . 8-23 Flag de canal de comunicacin . . . . . . . . . 8-23 SRND, SRNDP . . . . . . . . . . . . . . . . . . . . . . 7-383 STC, CLC . . . . . . . . . . . . . . . . . . . . . . . . . . 7-476 STMODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-2 STMR, STMRH . . . . . . . . . . . . . . . . . . . . . . 6-187 STOP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-67 STRA, STRAR . . . . . . . . . . . . . . . . . . . . . . . 7-246 STR, STRP . . . . . . . . . . . . . . . . . . . . . . . . . 7-290 SUB, SUBP . . . . . . . . . . . . . . . . . . . . . . . . . 7-157 SUM, SUMP . . . . . . . . . . . . . . . . . . . . . . . . . 7-85 Sustraccin de datos de reloj . . . . . . . . . . . . 7-447 SWAP, SWAPP . . . . . . . . . . . . . . . . . . . . . . 6-144 SWRITE . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-33 System Q CPUs de procesador mltiple . . . . . . . . . . . 1-2 CPUs de procesador singular . . . . . . . . . . . 1-2 S.TO, SP.TO . . . . . . . . . . . . . . . . . . . . . . . . . 9-46
RLPA (serie A) . . . . . . . . . . . . . . . . . . . . . . . 11-83 RLPASET, RLPASET_P . . . . . . . . . . . . . . . . 11-90 RND, RNDP . . . . . . . . . . . . . . . . . . . . . . . . . 7-383 ROL, ROLP . . . . . . . . . . . . . . . . . . . . . . . . . . 7-46 ROR, RORP . . . . . . . . . . . . . . . . . . . . . . . . . . 7-43 Rotacin de datos hacia la derecha (16 bits) . . . . . . . . . . . . . 7-44 hacia la derecha (32 bits) . . . . . . . . . . . . . 7-50 hacia la izquierda (16 bits) . . . . . . . . . . . . . 7-47 hacia la izquierda (32 bits) . . . . . . . . . . . . . 7-53 ROTC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-191 RRPA (serie A) . . . . . . . . . . . . . . . . . . . . . . 11-102 RSET, RSETP . . . . . . . . . . . . . . . . . . . . . . . 7-421 RST . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-36 RST F . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-39 RTOP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-100 RTREAD . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-107 RTWRITE . . . . . . . . . . . . . . . . . . . . . . . . . . 8-109
S
Salida del temporizador. . . . . . . . . . . . . . . . . 6-188 Salida ENO . . . . . . . . . . . . . . . . . . . . . . . . . . 3-35 Salto al fin de programa . . . . . . . . . . . . . . . . 6-154 Salto condicionado en el siguiente ciclo. . . . . . . . . . . . . . . . . 6-149 Salto de retorno al programa principal . . . . . . 7-136 Sampling Trace . . . . . . . . . . . . . . . . . . . . . . 7-221 del rango detentivo . . . . . . . . . . . . . . . . . 7-247 SCJ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-148 SECOND, SECONDP . . . . . . . . . . . . . . . . . . 7-451 Secuencias de caracteres alfanumricos . . . . 7-322 SEG. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-168 SEG, SEGP . . . . . . . . . . . . . . . . . . . . . . . . . . 7-92 Seal de rampa . . . . . . . . . . . . . . . . . . . . . . 6-198 Seal Strobe . . . . . . . . . . . . . . . . . . . . . . . . 7-207 SEND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-40 Separacin de datos de 16 bits . . . . . . . . . . . . . . . . . . 7-97 y agrupado de grupos de bytes . . . . . . . . 7-108 Separacin de datos . . . . . . . . . . . . . . . . . . . 7-103 Servicio de intercambio para instrucciones de enlace de datos . . . . . . . . . . . . . . . . . . . . . 8-30 SER, SERP . . . . . . . . . . . . . . . . . . . . . . . . . . 7-79 SET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-34 SET F . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-39 SFL, SFLP . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-56 SFR, SFRP . . . . . . . . . . . . . . . . . . . . . . . . . . 7-56 SFT, SFTP . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-52 SIN, SINP . . . . . . . . . . . . . . . . . . . . . . . . . . 7-350 SLT, SLTR . . . . . . . . . . . . . . . . . . . . . . . . . . 7-243 Solicitud de datos en otras estaciones . . . . . . . 8-60 SORT, SORTP . . . . . . . . . . . . . . . . . . . . . . . 7-117 SPD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-199 SPREF . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-11 SQR, SQRP . . . . . . . . . . . . . . . . . . . . . . . . . 7-374 SREAD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-19 Estacin HOST . . . . . . . . . . . . . . . . . . . . . 8-23 Estado de ejecucin . . . . . . . . . . . . . . . . . 8-23
T
Tabla CPU para las instrucciones . . . . . . . . . . . 4-2 TAN, TANP . . . . . . . . . . . . . . . . . . . . . . . . . 7-356 Tarjetas de memoria . . . . . . . . . . . . . . . . . . . A-53 Temporizador Velocidad alta . . . . . . . . . . . . . . . . . . . . 6-188 Velocidad baja . . . . . . . . . . . . . . . . . . . . 6-188 Temporizador programable . . . . . . . . . . . . . . 6-186 Terminacin de un rea de programa . . . . . . . . . . . . . . . . 5-62 Terminacin del bucle FOR-NEXT . . . . . . . . 7-130 TEST, TESTP . . . . . . . . . . . . . . . . . . . . . . . . 7-69 Timer Sonderfunktions- . . . . . . . . . . . . . . . . . . 6-188 Tipo de datos DINT . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-19 DWORD . . . . . . . . . . . . . . . . . . . . . . . . . 3-19 Tipos de CPU . . . . . . . . . . . . . . . . . . . . . . . . . 1-2 Tipos de datos . . . . . . . . . . . . . . . . . . . . . . . . . 3-9 TO, DTO . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-192 TRACE, TRACER . . . . . . . . . . . . . . . . . . . . . . 9-7 Transferencia . . . . . . . . . . . . . . . . . . . . . . . 11-20 de bloques de datos binarios (16 bits) . . . 6-133 de nmeros de coma flotante . . . . . . . . . 6-122 de secuencias de caracteres . . . . . . . . . 6-125 de un bloque de datos binarios (16 bits) . 6-136 Transferencia de bloques de datos binarios (CPUs del System Q) . . . . . . . . . . . . . . . . . . . 9-42 Transferencia de datos desde y hacia los archivos en CPUs del System Q . . . . . . . . . . . . 9-9 Transferencia de datos para Q4ARCPU . . . . . 10-6 Transferencia de datos (16 bits) . . . . . . . . . . 6-119 Transferencia de datos (32 bits) . . . . . . . . . . 6-119 Transmisin de datos hacia otras estaciones . . 8-43 TRUCK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-6 TTMR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-185 UDCNT1 . UDCNT2 .
U . . . . . . . . . . . . . . . . . . . . . . . . . . 6-179 . . . . . . . . . . . . . . . . . . . . . . . . . . 6-182
A - 135
Index
UINI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-72 Unidad de organizacin de programa (UOP) . . . 3-19 Unin de datos (BTOW) . . . . . . . . . . . . . . . . 7-109 Unin de datos (NUNI) . . . . . . . . . . . . . . . . . 7-104 UNIRD, UNIRDP . . . . . . . . . . . . . . . . . . . . . . . 9-2 UNI, UNIP . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-99 Utilizacin de datos de secuencia de caracteres (STRING) . . . . . . . . . . . . . . . . . . . . . . . . . 3-22
Anexo
V
VAL, VALP . . . . . . . . . . . . . . . . . . . . . . . . . . 7-297 Variables de una instruccin . . . . . . . . . . . . . . 3-1 Variables en una instruccin . . . . . . . . . . . . . . 4-5 Vista sinptica Bifurcaciones de programa . . . . . . . . . . . . 2-27 Cdigo de error (Serie QnA, Q02-, Q02H, Q06H, Q12H y Q25HCPU) . . . . . . 13-12 Cdigos de error de la serie A . . . . . . . . . 13-38 Cdigos de error de la serie AnA y AnAS . 13-42 Cdigos de error (CPU de Q00J, Q00, Q01) . 13-2 Comparacin de los comandos para la CPU de QnA y del System Q . . . . . . . . . . A-42 Comparacin de los comandos para la Serie A y Q/System Q . . . . . . . . . . . . . A-41 Componentes funcionales de contadores . A-40 Componentes funcionales del temporizador . A-38 de los registros especiales (serie A) . . . . A-112 de los rels internos especiales y los rels internos de diagnstico . . . . . . . A-60 de los rels internos especiales (serie A) . A-74 Direcciones de cdigo de errores . . . . . . . 7-236 Funciones de contadores . . . . . . . . . . . . A-39 Funciones de temporizadores . . . . . . . . . A-36 Informaciones de routing . . . . . . . . . . . . . . 2-62 Instruccin de actualizacin de datos . . . . . 2-28 Instruccin de rotacin . . . . . . . . . . . . . . . 2-35 Instrucciones . . . . . . . . . . . . . . . . . . . . . . 2-4 Instrucciones aritmticas . . . . . . . . . . . . . . 2-15 Instrucciones de actualizacin de datos de red . . . . . . . . . . . . . . . . . . . . . . . 2-61 Instrucciones de comparacin . . . . . . . . . . 2-10 Instrucciones de control de datos . . . . . . . . 2-55 Instrucciones de control maestro . . . . . . . . 2-9 Instrucciones de conversin. . . . . . . . . . . . 2-22 Instrucciones de conversin para bloques de registro de archivo . . . . . . . . . . . . . . . . 2-56 Instrucciones de desplazamiento . . . . . . . . 2-36 Instrucciones de desplazamiento (operandos de bits) . . . . . . . . . . . . . . . . . . 2-8 Instrucciones de enlace . . . . . . . . . . . . . . . 2-7 Instrucciones de entrada . . . . . . . . . . . . . . 2-6 Instrucciones de fin de programa . . . . . . . . 2-9 Instrucciones de pantalla . . . . . . . . . . . . . . 2-45 Instrucciones de procesamiento de bits . . . 2-37 Instrucciones de procesamiento de datos . . 2-38 Instrucciones de procesamiento para listados de datos . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-43
Instrucciones de programa . . . . . . . . . . . . 2-58 Instrucciones de reloj . . . . . . . . . . . . . . . . 2-57 Instrucciones de salida . . . . . . . . . . . . . . . . 2-8 Instrucciones de transferencia . . . . . . . . . . 2-25 Instrucciones de transferencia de programa 2-64 Instrucciones de transferencia (System Q) . 2-65 Instrucciones estructuradas de programa. . 2-41 Instrucciones extendidas de datos de enlace . 2-61 Instrucciones lgicas . . . . . . . . . . . . . . . . 2-31 Instrucciones para el acceso a la memoria de bfer . . . . . . . . . . . . . . . . . . . 2-44 Instrucciones para el diagnstico de errores . . 2-63 Instrucciones para equipos perifricos . . . . 2-58 Instrucciones para funciones especiales . . 2-52 Instrucciones para la transferencia de datos . . 2-64 Instrucciones para llamada de programa de interrupcin . . . . . . . . . . . . . 2-27 Instrucciones para secuencias de caracteres . 2-48 Instrucciones para una CPU del System Q 2-63 Modos de procesamiento de entrada/salida A-35 Operandos utilizables . . . . . . . . . . . . . . . . A-33 Otras instrucciones. . . . . . . . . . . . . . 2-29, 2-59 Otras instrucciones (STOP, NOP) . . . . . . . . 2-9 otros manuales . . . . . . . . . . . . . . . . . . . . . 1-1 Registro de diagnstico (Serie Q y System Q) A-75 Registro especial . . . . . . . . . . . . . . . . . . . A-75 Registro especial (solo serie A) . . . . . . . . A-112 Registros especiales en servicio de enlace (serie A) . . . . . . . . . . . . . . . . . A-122 Registros especiales y de diagnstico . . . A-106 Rel interno de diagnstico (para instrucciones) . . . . . . . . . . . . . . . . . A-54 Rels internos de diagnstico (Serie Q y System Q) . . . . . . . . . . . . . . . . A-44 Rels internos especiales . . . . . . . . . . . . . A-44 Rels internos especiales en servicio de enlace (serie A) . . . . . . . . . . . . A-72 Rels internos especiales (serie A) . . . . . . A-66 Tiempo de procesamiento (Definicin) . . . . . A-1 Tiempos de procesamiento . . . . . . . . . . . . . A-2 Tipos de CPU . . . . . . . . . . . . . . . . . . . . . . 1-2 Tipos de datos . . . . . . . . . . . . . . . . . . . . . A-35 Tipos de instruccin . . . . . . . . . . . . . . . . . . 2-1 Tipos de PLC . . . . . . . . . . . . . . . . . . . . . . . 1-2 Vista sinptica de los operandos en los datos de control RECV . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-49 REQ . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-55 SEND . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-41 SREAD . . . . . . . . . . . . . . . . . . . . . . . . . . 8-21 SWRITE . . . . . . . . . . . . . . . . . . . . . . . . . 8-35 WRITE . . . . . . . . . . . . . . . . . . . . . . . . . . 8-28 ZNFR . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-66 ZNTO . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-72 Visualizacin . . . . . . . . . . . . . . . . . . . . . . . . 7-314 Visualizacin decimal de un nmero de coma flotante . . . . . . . . 7-313 de un nmero real . . . . . . . . . . . . . . . . . 7-305
A - 136
Anexo
Index
Visualizacin exponencial de un nmero de coma flotante . . . . . . . . 7-313 de un nmero real. . . . . . . . . . . . . . . . . . 7-307
W
WAND, WANDP . . . . . . . . . . . . . . . . . . . . . . . . 7-4 WDT, WDTP . . . . . . . . . . . . . . . . . . . . . . . . 7-474 WORD, WORDP . . . . . . . . . . . . . . . . . . . . . . 6-98 WOR, WORP . . . . . . . . . . . . . . . . . . . . . . . . . 7-14 WRITE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-26 WSUM, WSUMP . . . . . . . . . . . . . . . . . . . . . 7-121 WTOB, WTOBP . . . . . . . . . . . . . . . . . . . . . . 7-107 WXNR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-33 WXNR, WXNRP . . . . . . . . . . . . . . . . . . . . . . . 7-32 WXOR, WXORP . . . . . . . . . . . . . . . . . . . . . . . 7-23
XCH, XCHP .
X . . . . . . . . . . . . . . . . . . . . . . . . 6-138 Z
ZCOM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-7 ZNFR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-65 ZNRD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-78 ZNTO. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-71 ZNWR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-82 ZONE, ZONEP . . . . . . . . . . . . . . . . . . . . . . . 7-416 ZPOP, ZPOPP . . . . . . . . . . . . . . . . . . . . . . . 7-496 ZPUSH, ZPUSHP . . . . . . . . . . . . . . . . . . . . . 7-496 ZRRDB, ZRRDBP. . . . . . . . . . . . . . . . . . . . . 7-481 ZRWRB, ZRWRBP . . . . . . . . . . . . . . . . . . . . 7-485
Symbole
$MOV, $MOVP . . . . . . . . . . . . . . . . . . . . . . . 6-124 $+, $+P . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-72 > . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-5
A - 137

Melsec PLC Serie AQ

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Melsec PLC Serie AQ

Uploaded by

Copyright:

Available Formats

MITSUBISHI ELECTRIC

MELSEC Serie A/Q

MELSEC System Q, MELSEC A/QnA(S)

Art. n: 158947 01 10 2004 Edicin A

Acerca del manual

Contenidos 2.5.9 Instrucciones de pantalla . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-45

4 4.1 4.2 4.3 4.4

4.5 4.6 4.7 4.8

Contenidos 4.9 Ejemplos. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-7

Instrucciones de control maestro . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-55 5.5.1 MC, MCR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-55

6.8.10 MTR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-205

Instrucciones de procesamiento de bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-65 7.4.1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-65

Contenidos 7.9.5 7.9.6 7.10 LEDA, LEDB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-215 LEDR. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7-217

Instrucciones de enlace de datos Bases . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-1

Instrucciones de actualizacin de datos. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-6 8.5.1 ZCOM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-7

Bsqueda y eliminacin de errores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-7 9.2.1 TRACE, TRACER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-7

Instrucciones de programa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-33

Instrucciones de transferencia . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-41 9.5.1 RBMOV, RBMOVP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-41

Instrucciones para MELSECNET/10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-78 11.4.1 PAIRSET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-79

Instrucciones para enlace CC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-82

13 13.1 13.2 13.3

Bsqueda de una instruccin

Bsqueda de una instruccin

Ejemplo: GX IEC Developer

Comparacin: GX IEC Developer y GX Developer

Comparacin: GX IEC Developer y GX Developer

Distribucin de las instrucciones

Pr. 6.3 Pr. 6.4 Pr. 6.5

Pr. 6.6 Pr. 6.7

Distribucin de las instrucciones

Referencia Pr. 7.1 Pr. 7.2 Pr. 7.3 Pr. 7.4

Pr. 7.9 Pr. 7.10

Pr. 7.15 Pr. 7.16

Pr. 7.17 Pr. 7.18

Distribucin de las instrucciones

Instrucciones de datos de enlace Instrucciones de datos de enlace compatibles con la serie A

Pr. 9.1 Pr. 9.2 Pr. 9.3

Instrucciones para una CPU del System Q

Pr. 9.4 Pr. 9.5 Pr. 9.6

Instrucciones para una Q4ARCPU

Pr. 11.2 Pr. 11.3

Instrucciones para mdulos especiales

Pr. 11.4 Pr. 11.5

Instrucciones para enlace CC

Vista sinptica de las instrucciones

Vista sinptica de las instrucciones

+ s, d Adicin y sustraccin de datos binarios de 16 bits +P

Vista sinptica de las instrucciones

(d+1,d) + (s+1, s) (d+1, d) (d) + (s) (d) Identifica 16 bits

16 bits de valor superior 16 bits de valor inferior

(5) Visualizacin de la condicin de ejecucin en funcin de la siguiente tabla

ORI Instrucciones de entrada

MPP Instrucciones de enlace INV MEP

SFT Instrucciones de desplazamiento Desplazamiento de operandos de bit * 3

MC Instrucciones de control maestro

*: La cantidad de pasos es de 5 para la instruccin MC y de 3 para la instruccin MCR. Mayores informaciones

Instrucciones de fin de programa

FEND Instrucciones de fin de programa END

Terminacin de un rea de programa 1 Terminacin de un programa

STOP Otras instrucciones NOP

Paso en vaco en programa

(d+1, d)+(s+1, s) (d+1, d) * 3 9

D+ s1, s2, d1 Adicin y sustraccin de datos binarios de 32 bits D+P