UNIVERS SIDAD PARTI ICULAR CAT TLICA DE SANTA S MAR A DE AREQUIPA

PROG GRAMA PRO OFESIONA AL DE INGEN NIERA MEC CANICA, ME ECANICA ELECTRICA E Y MEC CATRONICA A
CDIGO O: ASIGNAT TURA: 4E0 06035 CIRC CUITOS ELEC CTRONICOS II G GUA DE LABO ORATORIO NRO O 01 Do ocente(s): In ng. Ronald P C Coaguila Gmez z In ng. Sergio Mest tas Ramos. Fe echa: 2012.08.2 22.

PRIMERA A FASE: LOGICA COMBINA ACIONAL

MEDIDA A DE PAR METROS D DE LAS PU UERTAS LOGICAS

I.

OBJE ETIVO:
Analizar las caracterstic cas electrn nicas de las s compuertas lgicas T TTL y CMOS S

CO TEOR RICO: II. MARC

LIA TTL (L LGICA DE E TRANSIS STOR - TRA ANSISTOR R) FAMIL - Est ta fue la pr rimera familia de xit to comercia al, se utiliz entre 196 65 y 1985. . Los circuitos TTL L utilizan transistores bipolares s y algunas resisten ncias de p polarizacin n. La tensin nom minal de alimentacin de los circ cuitos TTL son s 5 V DC. s Lgicos TTL o Niveles o En el estudio de los circ cuitos lgic cos, existen cuatro especificac ciones lgic cos ntes: VIL, VIH, V VOL y VOH. diferen - En los circuitos TTL, VI IL es la te nsin de entrada e vlida para e el rango 0 a 0.8 V que q rep presenta un n nivel lg gico 0 (BAJ JO). El ran ngo de ten nsin VIH representa la tension nes vlidas de un n 1 lgico entre 2 y 5 V. El rango de valores 0. 8 a 2 V determina d un ncionamient to no predecible, por r lo tanto estos e valore es no son permitidos s. El rango de fun ten nsiones de salida s VOL, VOH se m muestra en la l figura (h).

figura (1) Pue ertas lgica as de la fam milia TTL Configu uraciones de d Salida en n las Comp puertas TTL Las com mpuertas TTL T tienes t tres tipos de configura aciones de s salida: Salida de Colector Abierto. otmico. Salida de Poste To tados. Salida de Tres Est uerta con Salida de Co olector Abie erto Compu La com mpuerta b sica TTL f fue una modificacin m DTL. La figura de la compue erta citada se muestra a en la figur ra (2).

Laborato orio de Circuit tos Electrnic cos II - PPIMM EYM

Sexto S Semestre UCSM M

2012

figura (2) Co mpuerta NA AND TTL de e colector a abierto La resiste encia extern na RL debe e conectars se para que e la salida hale hacia el nivel al lto, cuando el transistor Q3 est en n corte. iera de los niveles lg gicos de en ntrada es cero, c la jun ntura base-emisor en Q1 Si cualqui se polariza directamente. Por c consiguiente e, la tensin en la bas se Q1 es igual a: nsin de entrada) + 0. .7(VbeQ1) = VbQ1 = 0.9 V 0.2 V(Ten El transis stor Q3 com mienza a c conducir cu uando la suma s de la as cadas de d tensin de VbcQ1, Vb beQ2 y Vbe eQ3 sean s uperiores a 1.8 V. Como la tens in en VbQ Q1 es 0.9.V, el transistor r Q3 queda en estado o de corte. Por lo tant to, s se co onecta una resistencia a al colector, la l tensin de d salida se er un 1 lg gico. Si todos los niveles s lgicos de e entrada son 1, los transistor res Q2 y Q3 Q se satur ran nsin en la a base de Q1 es sup perior a la suma de las cadas de debido a que la ten V VbeQ2 y VbeQ Q3. Entonce es el estad do de salida gico a es igual a cero lg tensin VbcQ1, (0). ta con Salid da de Tipo T Totmico (T Totem Pole e) Compuert Las compuertas se caracterizan c n por tener r una imped dancia de s salida deter rminada. Esta cia se comp pone de un na resistenc cia ms un na capacita ncia. La ca apacitancia se impedanc carga exp ponencialmente de ba ajo a alto segn s la co onstante d e tiempo RC, R cuando o el transistor r de salida pasa p de ba ajo a alto. La L diferencia entre un a compuerta de colec ctor abierto y una de tipo o totmico radica en el e transistor r Q4 y el di iodo D1.

Figura (3). Compu uerta TTL de d salida tip po totmico o La salida es baja cuando Q2 y Q3 se enc cuentran en n saturacin n como en la compue erta or abierto. La ecuaci n siguiente e expresa el e valor de la tensin en el colec ctor de colecto de Q2: (VceQ2) = VcQ2 = 0.9 V 0.7(VbeQ3) + 0.2 V( 0 V, el tr ansistor Q4 4 est en co orte por: Como F = VceQ3 = 0.2
Arequ uipa 2012

Ing. Ronald C Coaguila Gme ez/Ing. Sergio o Mestas R.

Laborato orio de Circuit tos Electrnic cos II - PPIMM EYM

Sexto S Semestre UCSM M

2012

0.6 V(Vbe eQ4) + 0.6 V(VD1) < 0.11 V(VcQ Q2 VbQ4) ) Ya que Vc cQ2 = VbQ4 . Por lo t tanto Q4 es st en corte e. El diodo se coloca para p provocar una cada en el lazo y asegurar r el corte de e Q4 con Q3 Q saturado o. e estado lg gico 1 en la salida po or causa de e cambio en n la entrada a a En una transicin de nsistores Q2 Q y Q3 se cortan. En n este caso, , la salida s se mantien ne un instante 0, los tran de tiemp po baja de ebido a qu ue el voltaje en el condensad dor no pu uede camb biar instantne eamente. En el mom mento que Q2 entra e en corte, Q4 conduce por el volta aje conecta ado a su ba ase a travs de d la resiste encia de 1. 6 KW. El tr ransistor Q4 4 se satura a momentneamente por p la corriente exigida por el cond densador, increment ndose el v voltaje de acuerdo a a una u e de tiemp po RC. El proceso anterior es rpido p por la baj ja resisten ncia constante equivalen nte entre 130 KW, la resistencia a de satura acin del tr ransistor y la resisten ncia del diodo. Por consiguiente, la a transicin n de un va alor lgico bajo a uno o alto es ms m da de acum mulacin de d carga a la salida, el voltaje e de salida la rpida. En la medid 4 disminuye e, por lo que q ste p pasa a la regin r activa. corriente por el transistor Q4 , el voltaje de salida e es: Entonces, F = 5 - 0. .6 V(VbeQ4 4) - 0.6 V(V VD1) = 3.6 V

STICAS CO OMUNES A TODOS LO OS DISPOSITIVOS C CMOS CARACTERS ando se emplean e dispositivos CMOS y TTL, junt tos, es us sual que el e voltaje de Cua alim mentacin sea s de 5 V para que u una sola fue ente de alim mentacin de 5 V proporcione VDD par ra los dispo ositivos CMO OS y VCC p para los TT TL. Si los dispositivos CMOS func cionan con un volt taje superio or a 5V par ra trabajar junto con TTL T se debe en de toma ar medidas especiales. VOLTAJE DE ALIMENTAC A CIN: Las series 4000 y 74C fu uncionan co on valores de VDD, que q n de 3 a 15 5 V, por lo que la reg gulacin de el voltaje no es un as specto crtic co. Las ser ries van 74H HC y 74RCT T funcionan n con un m enor marge en de 2 a 6 V. Cua ando las sa alidas CMOS S manejan slo entra adas CMOS, los nivele es de voltaj je de la salida pue eden estar muy cercanos a 0V p para el estado bajo, y a VDD par ra el estado o alto. Esto es el r resultado directo d de la a alta resis stencia de entrada e de los dispos itivos CMOS, que extrae mu uy poca corriente de la a salida a la a que est conectada.

cos se expresa como un s requerimientos de voltaje v en la a entrada para p dos es stados lgic Los por rcentaje de el voltaje de e alimentac cin, tal y como c se exp presa en la a tabla adju unta. o De est ta forma, cuando un n CMOS fu unciona con n VDD = 5 V, acepta voltaje de entrada menor que VIL(m x) = 1.5 V como BAJO, y cualq quier voltaj je de entra ada mayor que VIH (m mn) = 3.5 V como AL LTO. NIV VELES DE VOLTAJE V Se denomina ruido a "cu ualquier per rturbacin involuntaria que pued de originar un cambio no des seado en la a salida del circuito." E El ruido puede genera arse extern amente po or la presen ncia de escobillas en motore es o interru uptores, po or acoplo por p conexio ones o lnea as de tensin rcanas o po or picos de e la corrien nte de alim mentacin. Los circuit tos lgicos s deben ten ner cer cier rta inmunid dad al ruido o la cual es s definida como c "la ca apacidad pa ara tolerar fluctuacion nes en la tensin n no desea adas en su us entradas s sin que cambie el estado de e salida". Los L bricantes es stablecen un u margen de seguridad para no o sobrepasa ar los valor res crticos de fab ten nsin conoc cido como MARGEN M DE E RUIDO. En la Figura (g), ( tenemo os los valo res crticos s de las ten nsiones de entrada y salida de una u pue erta lgica y los mrgenes de rui ido a nivel alto y bajo.

Ing. Ronald C Coaguila Gme ez/Ing. Sergio o Mestas R.

Arequ uipa

2012

Laborato orio de Circuit tos Electrnic cos II - PPIMM EYM

Sexto S Semestre UCSM M

2012

Figura 4

III.

a) Analizar y sealar las s caracters sticas elctr ricas y elec ctrnicas de e los niveles lgicos pa ara as bsicas TTL T reales. Tanto entr radas como o de salidas s. compuerta b e los tipos d de CI TTL L que opera an como BU UFFER e INV VERSOR b) Explicar brevemente as diferencia as internas s y de carac cterstica de e TTL : LS, F, H, L, C c) Explicar la oga CMOS d) Hacer lo anterior para la tecnolo explicar lo os diferente es tipos de compuerta as que se usan para las funcion nes e) Sealar y lgicas bs sicas , sus s principales s aplicacion nes. e clculo de e retardos en tiempo de los circu uitos 1,2,3 y 4 f) Analizar y efectuar el

I INFORME E PREVIO O:

IV. MATE ERIALES S Y EQUIP POS

02 Fuentes de e Alimentac cin. - 01 Oscilosco opio entes de Ali imentacin. opio Fue - 01 Oscilosco 02 Potencime etros de 50 0Kohm cias : 330 o ohm - 04 Resistenc leds de colo ores variados conexin 08 l - Protoboard, cables de c es. Dip switch de 4 posicione Mult timetro 10 CI . TTL y CMOS: 74 404, 74H04 4, 74LS04, 74C02, 7404, 74LS04 4, 74H04, 74C14, 7 LS07, 74LS S14, 4069, 40106B 4 74L

V. PROC CEDIMIE ENTO

al de Entra ada y Salid da Umbra 1. Implementar lo os siguiente es circuitos y para cad da uno de ellos siga los s pasos ind dicados:

Ing. Ronald C Coaguila Gme ez/Ing. Sergio o Mestas R.

Arequ uipa

2012

Laborato orio de Circuit tos Electrnic cos II - PPIMM EYM

Sexto S Semestre UCSM M

2012

Circuito o1

Circuito 2

C Circuito 3

Circuito 4

ecte el multimetro en n funcin v voltmetro a la entrada como a la salida de la pue erta 2. Cone lgic ca. 3. Subir la tensin n en la ent trada desd de 0V, y cu uando camb bie de esta ado, anotar r en la cas silla Hmin o VIL Lmax?). (VIH 4. Ahor ra bajar la entrada de esde 5V, cu uando cambie de valo or, anotar e en la casilla (VIHmin n o VILm max?). 5. Busq que estos valores en el Datash heet del C.I I. en el ma anual o en Internet, y complete e la tabla a. C. Integrado: : Medid do VI ILmax VI IHmin VO OLmax VO OHmin po de Prop pagacin. Tiemp 6. Arma ar el siguiente circuito o: Terico

Ing. Ronald C Coaguila Gme ez/Ing. Sergio o Mestas R.

Arequ uipa

2012

Laborato orio de Circuit tos Electrnic cos II - PPIMM EYM

Sexto S Semestre UCSM M

2012

comparar con el osciloscopio las s dos seal es y calcula ar el tiempo de propa gacin, bus scar en el Datashett ese valor anotar a en la a tabla para a cada com mpuerta utilizada: Medido o Tp p epita los pa asos anteri iores para compuerta as de tecno ologa CMO OS a partir del siguien nte 4.- Re circuito. Terico

VI. CUE ESTIONARIO FINAL:

1) F Fundament tar como se forman lo os materiales para com mpuertas l gicas TTL y CMOS 2) P Por qu no coinciden los valores medidos y el datashe ett? 3) P Por qu no se han rellenado los V VO medidos? 4) Cules son las cara actersticas que determinan la mxima c condicin de d operaci n, m mxima ve elocidad y menor m cons umo de una familia de e compuert tas de CI 5) E En cada pu unto de cad da circuito del informe inicial dib bujar la gr fica de la seal Indicar las magnitu udes y frecuencias me edidas y no o simuladas s. 6) I Indicar en que q aplicac ciones prct ticas en donde se usan las comp puertas TTL L y CMOS

VII.

CONCLU USIONES S Y OBSE ERVACIO ONES

Enunciar sus conclusiones y observac ciones de la a experiencia

VIII.

BIBLIO OGRAFIA A:

Tocci Rona ald: SISTE EMAS DIGI ITALES PRI NCIPIOS Y APLICACIO ONES. Pren ntice Hall 2002 2 Mxic co M.Morris M Mano : DISEO DIGI ITAL Pears son Educac cin 2003 Mxico M Floyd Tom mas L.: FUN NDAMENTO OS DE ELEC CTRONICA DIGITAL D Edit. Mac.Gr raw Hill Mxico 2005 Wakerly Jh hon F.: DISEO DIG GITAL PRINC CIPIOS Y PRACTICAS P Marcombo o 2005 Mxico http://elec ctronica.ugr.es/~amro oldan/asign naturas/cur rso04-05/ft tc/pdf/trab_ _familia_cm mos.pdf http://www.proyecto oelectronico o.com/comp puertas-log gicas/compuertas-yes-not.html

Ing. Ronald C Coaguila Gme ez/Ing. Sergio o Mestas R.

Arequ uipa

2012