2.

AMPLIFICADOR DIFERENCIAL
2.1 Introduccin.
El transistor es un amplificador de corriente donde la corriente de colector puede expresarse en
funcin de la corriente de base como i i c b . Con la aparicin de las nuevas tecnologas como
CMOS, MOSFET, el amplificador operacional, bsicamente se trabaja con amplificacin de
tensin.
El amplificador diferencial (AD) es un amplificador de tensin ideal y es el elemento bsico de los
amplificadores operacionales. El mismo posee las siguientes caractersticas:

Fig. 2.1: Diagrama esquemtico de un AD.
Donde Avd es la Ganancia de Tensin de Modo Diferencial.
Se define dos tipos de seales para el estudio de los amplificadores diferenciales, estas son:
Seal de Modo Diferencial: v v v d 2 1

Seal de Modo Comn: v
v v
c
+

_
,

2 1
2
Estas seales pueden ser tanto continuas como alternas. La Fig. 2.2 expresa en forma grfica lo
expuesto.


Fig. 2.2: Seales de Modo Comn y Diferencial.
Electrnica II 1
En un AD, lo que se busca es una gran amplificacin de la seal de modo diferencial y una
amplificacin nula para la seal de modo comn. Luego:
c c sc v Av v
0 c Av Ganancia de Modo Comn
v = v v sd d d A

sd
Av
Ganacia de Modo Diferencial
En un AD real, la tensin de salida est compuesta por:
c vc d vd s
v A v A v . . +
El siguiente circuito presenta la implementacin de AD real.
Fig. 2.3: Implementacin fsica de un AD.
Si se aplica una seal diferencial de tal forma que la entrada v11 aumente y v2 disminuya, se
tendr la siguiente situacin:
- Al aumentar v1 aumenta ic1 y el punto vs1 baja.
- Si la disminucin de v2 es de igual valor que el aumento de V1 (entrada diferencial), la
corriente ic2 disminuir y la salida vs2 subir la misma proporcin en que bajo vs1
Por lo tanto si el AD es simtrico y v1=-v2 entonces el incremento de vs1 es igual al decremento de
vs2 y por lo tanto las corrientes lo harn en la misma proporcin lo que implica que el punto A est
fijo en tensin ya que ie se ha mantenido.
Si se aplica una seal de modo comn v1=v2, las corrientes ic1 e ic2 se incrementarn o disminuirn
en conjunto y el punto A ya no podr mantenerse fijo en tensin. Luego se puede concluir que:
Para seal de modo diferencial pura, el amplificador se comporta como un amplificador emisor
comn.
Fig. 2.4:Amplificador emisor comn.
Para seal de modo comn, el amplificador se comporta como un seguidor de emisor.
Electrnica II 2
Fig. 2.5: Amplificador seguidor de tensin.
2.2. Clculo de ganancias.
A los efectos de facilitar la comprensin del clculo se har la determinacin de la ganancia de un
amplificador en configuracin emisor comn.

Fig. 2.6: Clculo de la ganancia de un Amplif. emisor comn.
que es equivalente a:

Fig. 2.7: Equivalente hbrido de un amplif. emisor comn.
[ ] v i R r s c
c ce
. / / (1)
b c i i - =
(2)
i
v
r
b
e
be

_
,
(3)
Reemplazando (3) en (2) y (2) en (1), se tiene:
e
be
ce
s
be
e
c
v
r
r Rc
v
r
v
i
//

y por lo tanto, la ganancia en tensin vale:
Electrnica II 3

//
be
ce
e
s
r
r Rc
v
v
Av (4)
La resistencia rbe no es lineal pues depende de cual es el punto de trabajo, por lo tanto, el
amplificador emisor comn no es lineal con respecto a la tensin bajo el esquema propuesto, por
lo que para seales de entrada grandes, el amplificador no opera en forma lineal.
Fig. 2.8: Caracterstica de entrada de un transistor.
Si se quiere aumentar el rango de trabajo de la tensin de entrada y mejorar la linealidad se
puede emplear el siguiente esquema, el cual agrega una resistencia RB de entrada.

Fig. 2.9: Linealizacin con resistencia de base.
B be
e
b
R r
v
i
+

siendo la ganancia:
be B
ce
r R
r Rc
Av
+

//
(5)
Normalmente rce>>Rc por lo que el paralelo vale aproximadamente Rc; por otro lado si RB>>rbe, se
tiene:
B R
Rc
Av (6)
La ganancia de tensin ser ms lineal ya que Rc y RB son lineales. Pero se tiene an el
problema de , que es dependiente de la temperatura.
Otro esquema para linealizar Av es el siguiente:
Electrnica II 4

Fig. 2.10: Linealizacin con resistencia de emisor.
En este caso la corriente de base valdr:
E be
e
b
R r
v
i
+

donde el valor E R es la resistencia de emisor vista desde la base del transistor. La ganancia
de tensin vale:
be E
ce
r R
r Rc
Av
+

//
Si se cumple que
be E r R >>
se tiene que la ganancia vale:
E R
Rc
- Av (7)
La ganancia de tensin se hace lineal e independiente del transistor. Esto es debido al efecto de
realimentacin que provoca la resistencia RE.
En general si se coloca RB y RE, la ganancia se expresa como:

Fig. 2.11: Ganancia de tensin con resistencia de base y emisor.

E B be R R r
Rc
Av

+ +

(8)
Electrnica II 5
Disponiendo de stas herramientas se determinar la ganancia de modo diferencial y la de modo
comn del AD en cuestin.
2.2.1 Ganancia de Modo Diferencial
2.2.1.1 Ganancia diferencial para AD desbalanceado.
Para el clculo de la ganancia de modo diferencial se considerar la entrada v 2 a masa y se
inyectar seal por la entrada v1.
Fig. 2.12: Ganancia diferencial con entrada y salida desbalanceada.
Como se desprende del circuito derecho de la figura 2.12, la resistencia de entrada a la seal es:
2
2
1 1

be
be D
r
r re +
(9)
Siendo:
2
2

be r
= la resistencia base - emisor del transistor 2 visto desde el emisor de T
2
.
Si se parte de la hiptesis que T1 y T2 son iguales y que los transistores se encuentran polarizados
con la misma corriente, se tiene:
2 1
y
be be be r r r 2 1
por lo que reemplazando en la anterior expresin se tiene la resistencia de entrada diferencial:

be
be D
r
r re +
be D r re 2 (10)
Planteando las ecuaciones de malla, se tiene:
1 1Rc i v c s
1 1 - = b c i i
i
v
r
b
ed
1
1

_
,

operando se tiene:
be r
Rc
Av
2
(11)
Electrnica II 6
con Rc Rc Rc 1 2 .
Comparando con la Ec. 4, se tiene que la ganancia diferencial es la mitad que en el caso de
amplificador emisor comn (se considera que rce>>Rc). Si se conectan las resistencias de emisor y
de base para linealizar se tiene:
Fig. 2.13:Amplificador diferencial balanceado y linealizado
( )
Av
Rc
r R R be B E

+ +

2
(12)
Si la salida se toma en vs2, la ganancia ser:
I = Ic + Ic E 1 2
0 = Ic + Ic 2 1
Ic = - Ic 1 2
Fig. 2.14: AD desbalanceado con salida por colector de T2.
Por lo tanto puede plantearse lo siguiente:
1 1 1 Ic = vs Rc
2 2 2 Ic = vs Rc
2 2
1 1
2
1
R Ic
R Ic
=
vs
vs
c
c

luego:
vs - = vs 2 1
Electrnica II 7
Por lo tanto:
be
Vs Vs
r
Rc
Avd Avd
2
1 2
(13)
para v2=0.
Repitiendo el proceso pero para entrada por v2 y v1=0, se tiene:
be
Vs
r
Rc
Avd
2
1

be
Vs
r
Rc
Avd
2
2

Que representan las ganancias para amplificador diferencial desbalanceado, esto es, se toma
salida slo de uno de los colectores. El mismo anlisis puede realizarse mediante los circuitos
hbridos.
Como consideraciones generales se tendrn:
V V
V V V
V V V
d
s s s
2 1
2 1
2 1
>


(14)
A
V
V
vd
s
d

(15)
Sea v2=0, la salida se toma entre vs1 y masa, el circuito del amplificador diferencial queda:
Fig. 2.15: Clculo de la ganancia diferencial.
El circuito hbrido que corresponde a ese amplificador es:
Fig. 2.16:Circuito hbrido para clculo de la ganancia diferencial.
Electrnica II 8
Entonces:
1 1 1
.
c c s
R i v
Pero:
1 1 1 1 1 1 1
. . .
c b s b c
R i v i i
Adems:
'
2 2
'
1 1 1
'
2 2
'
1 1 1
. . . .
. .
e e e e E E e e RE
E E e e
r i r i v R i r i v
R i r i v
+
+
Si T1=T2 implica que
2 1
' '
2
'
1

e e e
r r r y si Rc1=Rc2=Rc
Consideraciones que se tendrn en cuenta para los anlisis siguientes.
'
1
1
. . 2
. .
e e
c b s
r i v
R i v

Sabiendo que ( ) ib . 1 + = ie y que ( ) ' . 1 + rbe hie e r
be
c
be b
c b
d
s
vd
be b e b
r
R
r i
R i
v
v
A
r i r i v
. 2 . . 2
. .
. . 2 ) 1 .( . . 2
'
1

+
be
c
vd
r
R
A
. 2

Resultado que coincide con el anteriormente hallado.
2.2.1.2 Ganancia de Modo Diferencial para amplificador desbalanceado con v1 y v2 0.
Utilizaremos el siguiente circuito para el anlisis de ganancias:

Fig. 2.17: Ganancia de modo diferencial con entrada balanceada y salida desbalanceada
El equivalente hbrido es:
Electrnica II 9
Fig. 2.18:Hbrido para entrada balanceada y salida desbalanceada.
Sea vd=v2-v1.
be b
be b e b
e e
e e E E RE
E E e e
c b s c c s
r i v v
v r i v r i v
v r i v
v r i R i v
R i r i v
R i v R i v
. . 2
. . 2 ) 1 .( . . 2
. . 2
. .
. .
. . .
1 2
2 2
'
1
2
'
1
2
'
'
1
1 1 1 1 1 1

+ + +
+
+
+

Avd
Vs
Vd r
Rc
r be be

_
,

- ib Rc
2 ib

2
(16)

be
c
vd
r
R
A
. 2

2.2.1.3 Ganancia de Modo Diferencial para amplificador con salida balanceada y una
entrada a tierra ( v2=0 ).
Sea v2=0 . El circuito empleado es:
Fig. 2.19: A.D. con salida balanceada y entrada desbalanceada.
El equivalente hbrido es:
Electrnica II 10
Fig. 2.20:Hbrido de un A.D. con salida balanceada y entrada desbalanceada.
Del anlisis del circuito surge:
be
c
be b
c b
d
s
vd
be b
c b c c s s
c c s
c c s
r
R
r i
R i
v
v
A
r i v
R i R i v v
R i v
R i v

,
_

. . 2
. . . 2
. . 2
. . . 2 . . 2
.
.
1
1 2
1
2
be
c
vd
r
R
A
2.2.1.4 Ganancia de Modo Diferencial para salida y entrada Balanceada.
El circuito que se analizar es el siguiente:
Fig. 2.21: A.D. con entrada y salida balanceada.
Siendo su equivalente hbrido:
Fig. 2.22: Equivalente hbrido para entrada y salida balanceada
Electrnica II 11
Resolviendo:
c b s s s
c b c c s
c b c c s
R i v v v
R i R i v
R i R i v
. . . 2
. . .
. . .
1 2
2
1

De (16)
be
c
b be
c b
d
s
vd
b be d
r
R
i r
R i
v
v
A
i r v

. . 2
. . . 2
. . 2

be
c
vd
r
R
A
2.2.2 Ganancia de Modo Comn.
Para determinar la ganancia de modo comn se inyectar la misma seal en ambas entradas. Se
resolver la malla dinmicamente por lo que el borne de la alimentacin negativa se considera
puesto a tierra (-V es un valor esttico).
Las siguientes ecuaciones pueden plantearse:
2 1 ve ve
2 1 ie ie
ie IEC 2
Resolviendo la malla dinmicamente, lo que implica que la tensin negativa se considera a masa
pues es un valor esttico, se tiene:
0 2 1 E E be R i v ve


Fig. 2.23: Clculo de la ganancia de modo comn.
Por lo tanto puede asumirse el siguiente esquema:
Electrnica II 12

Fig. 2.24: Circuito equivalente de un A.D. para seal de modo comn.
icRc vs 1
b c i i - =

1

,
_

ec
b
r
ve
i
E be ec R r r 2 +

1
2

,
_

E be
b
R r
ve
i

,
_

+

E be
c
R r
ve
i
2
1

,
_

+

E be R r
Rc
Avc
2

Dado que be E r R >> 2 :

E R
Rc
Avc
2
(17)
De esta ltima expresin se desprende que:
Para obtener una ganancia de modo comn que tienda a cero, la resistencia de emisor debe
tender a infinito.
A continuacin, se proceder a definir un factor de mrito del AD, el cual recibe el nombre de
Relacin de Rechazo de Modo Comn ( RRMC ):
Avc
Avd
RRMC (18)
Para el AD mostrado en la figura 2.3, la RRMC queda:
be
E
E
be
r
R
R
Rc
r
Rc
Avc
Avd
RRMC

2
2
be
E
r
R
RRMC
Electrnica II 13
Un buen AD ser aquel que posea una RRMC lo ms alta posible. Esto se logra incrementando
RE. Un aumento de RE, provocar una disminucin de las corrientes de polarizacin ic1 e ic2, y
como consecuencia una reduccin de ib
,
,que trae aparejada, un aumento de rbe, por lo que la
RRMC puede llegar a permanecer constante o en algunos casos, decrementarse. Por lo tanto,
debe incrementarse RE, de tal forma que no modifique las corrientes de polarizacin. Esto se
puede lograr reemplazando RE con una fuente de corriente constante.
Una fuente de corriente constante clsica puede ser :

Fig. 2.25: Fuente de corriente constante
Ic
V
R
V V
R
E
E
B BE
E


Se har un anlisis de la impedancia de entrada ri. Para ello, se utilizarn los parmetros hbridos
de un transistor, o sea el modelo lineal para pequea seal.

Fig. 2.26: Modelo de baja seal de un transistor.
ce re B ie B dV h dI h dV + (19)
ce oe B fe dV h dI h dIc + (20)
Del circuito puede deducirse que:
ce C dV dV (21)
un incremento de Vc, es acosta de una disminucin de Vce
E BE B V V V +
luego
E E E BE R I V V (22)
be
B
r
dV
dI
BE
(23)
B C E dI dI dI + (24)
As, de las ecuaciones 22 y 23:
Electrnica II 14
E
be B
E
R
r dI
dI

(25)
be B E E r dI R dI
de la ecuacin 24:
dI dI dI B E c
operando se tiene:
be C be E E E r dI r dI R dI
( ) be C be E E r dI r R dI +
E be
be
C E
R r
r
dI dI
+

(26)
usando 25 y 26
E
be B
E be
be
C
R
r dI
R r
r
dI


+
E be
E
C B
R r
R
dI dI
+

reemplazando en 20
ce oe
E be
E
C fe dV h
R r
R
dI h dIc +
,
_

+

dividiendo miembro a miembro por dIc y reemplazando la ecuacin 21, se tiene:
ce C
C
C
oe
E be
E
fe
dV dV
dI
dV
h
R r
R
h


+
1

La impedancia de entrada ri vale:
C
C
i
dI
dV
r
luego:
r h
R
r R h
i fe
E
be E oe
+
+

_
,
1
1
Si
E R
>> be r :

oe
i
h
r
1

Como se sabe
CE
oe
r
h

1
Ello implica que
CE i r r
Electrnica II 15
En un transistor los parmetros hbridos son aproximadamente del siguiente orden:
hie=rbe
1k
hfe=50 - 100
hre=2x10
-4
hoe=2,5x10
-6
1/ ( valores comunes de rCE 10 y 100 k )
entonces la ri

oscila entre ( 4 - 40 ) M.
Por lo tanto, el nuevo AD con fuente de corriente constante se esquematiza en la figura 2.27.

Fig. 2.27: A.D. con alto rechazo a seal de modo comn.
2.3 Caracterstica de transferencia de un amplificador diferencial
Se trata de determinar el rango de operacin lineal de un AD.
La corriente de colector puede expresarse en funcin de la corriente de emisor como:
2 2 2
1 1 1
E C
E C
I I
I I

As mismo se puede expresar la corriente de emisor en funcin de la tensin base - emisor como:

,
_

1 .
h
VBE
E e Is I
donde:
q
kT
h
siendo:
k=1,38x10
-23
wseg/C
T=temperatura absoluta K (300)
q=1,6x10
-19
Coulombs a 300 K
Luego si los transistores son iguales:
h
v
s E
BE
e I I
1
.
1

Electrnica II 16
h
v
s E
BE
e I I
2
.
2

donde se ha despreciado el trmino -1 que para corrientes de emisor mayores a 1 nA es vlido.
Como IE=IE1+IE2 por lo tanto:

,
_

+
h
VBE
h
VBE
E e e Is I
2 1
de donde:

,
_

h
v v
h
v
s E
BE BE BE
e e I I
1 2 1
1 .

,
_

h
v v
h
v
s E
BE BE BE
e e I I
2 1 2
1 .

,
_

h
v V
E E
BE BE
e I I
1 2
1
1

,
_

h
v V
E E
BE BE
e I I
2 1
1
2

,
_

h
v V
c
E
BE BE
e
I
I
2 1
1
1

,
_

h
v V
c
E
BE BE
e
I
I
2 1
1
2

Por otro lado:
2 1 2 1
2 2
1 1
V V V V
V V V
V V V
BE BE
E BE
E BE



Por lo tanto reemplazando:

,
_

h
v v
c
E
e
I
I
1 2
1
1

,
_

h
v v
c
E
e
I
I
1 2
1
2
1

Luego:
h
v v
E
c
e
I
I
1 2
1
.
1

+

h
v v
E
c
e
I
I
2 1
2
2
1
.

Electrnica II 17
Representando estas expresiones se obtiene la siguiente grfica:

Fig. 2.28: Caracterstica de transferencia de un A.D.
De la figura pueden extraerse las siguientes conclusiones:
Las caractersticas de transferencia son lineales en una regin centrada alrededor del punto
de funcionamiento, en este caso para kT/q 26 mV. La regin lineal corresponde a una
excursin pico a pico de 50 mV.
La mxima pendiente de las curvas se produce en un punto de funcionamiento alrededor de 0
volt de tensin de entrada y define la transconductancia del AD.
La pendiente de las curvas vara con la corriente de emisor del AD y puede modificarse
dentro de ciertos rangos sin variar la linealidad. Esto permite cambiar la ganancia mediante la
variacin de I
E
.
Las curvas son funcin de y T.
El AD es un limitador natural ya que para entradas mayores que
q
kT
4 t
( 100 mV ),no se
obtienen aumentos adicionales en la salida.
Al ser la transconductancia funcin de IE

el circuito puede usarse mezclador, multiplicador de
frecuencia, modulacin, etc.
2.4 Cuadro comparativo de ganancias.
La siguiente pgina muestra un cuadro comparativo de los distintos parmetros del A.D.
Electrnica II 18

RRMC
R
rbe
E

2.5 Influencia del modo comn en un Amplificador Diferencial
Considrese el siguiente amplificador diferencial alimentado por una seal de modo comn:

Fig. 2.29: Influencia del modo comn.
Para cualquier rama del amplificador se cumple que:
MC BE CE V V V IcRc Vcc + 1 1
Trabajando con variaciones de tensiones se tiene:
MC BE CE dV dV dV RcdIc dVcc + 1 1
(27)
Electrnica II 19
Considerando la fuente de tensin constante , la variacin de la tensin base - emisor
despreciable frente a las modificaciones de la seal de modo comn y, como se est trabajando
con una fuente de corriente colector constante ( dIc=0 ), la ecuacin 27 queda:
1 CE MC dV dV
Esta ecuacin trae aparejada la siguiente conclusin muy importante que es:
Un aumento de la tensin de modo comn produce una disminucin de la tensin colector -
emisor
.
Por lo tanto en el caso que CEsat M MC V c dV V > + , el transistor deja de trabajar en la zona lineal
causando distorsin ( saturacin ).
As, para el clculo del punto de reposo de colector se debe tener en cuenta el mximo modo
comn positivo al que va a estar expuesto el Amplificador Diferencial a los efectos de evitar la
distorsin por saturacin .
CEsat BE MC V V V Vc + 1 mx mn
permitiendo el clculo de la resistencia de colector Rc, para una Ic dada como:
Ic
Vc Vcc
Rc
mn

Si se analiza ahora, la fuente de corriente se tiene:

CC BE CE E E MC V V V R I V 1 3
Diferenciando y realizando las mismas consideraciones anteriores, se llega a:
3 CE MC dV dV
Consecuentemente para Vmc+dVmc<VCE, el transistor T3 se satura y la fuente deja de funcionar,
entonces se puede establecer:
CEcorte BE MC E V V V V 1 mx mn 3

y:
E
E
E
I
Vcc V
R

3
Como conclusin puede decirse que:
El modo comn positivo afecta la excursin del A.D., es decir, el rango dinmico, mientras
que el negativo, afecta la fuente de corriente.
2.6 Correccin de la tensin de desbalance de un A.D.
Normalmente, dos transistores con idnticas caractersticas, an cuando circule por ellos la
misma corriente y cuando v1=v2, tienen diferentes tensiones base - emisor, cuya diferencia es:
2 1 0 BE BE V V V
La diferencia se denomina tensin de desbalance, la cual para entrada cero da una salida distinta
de cero. Se vern a continuacin algunas formas para corregir este problema.
Electrnica II 20
2.6.1 Correccin en la base de un transistor del diferencial
Este mtodo se puede aplicar si una de las entradas del A.D. no se utiliza. El circuito empleado es
el siguiente:
Fig. 2.30: Ajuste de desbalance .
Para el ajuste se coloca la entrada v1

a masa y mediante el potencimetro P, se modifica la
entrada v2

hasta que vs1=vs2.
) 1 . 2 .( . 2 . .
2
+ q V V q V P q
P
V
V V
A
( )
( ) V
V
R
R
V
V q
A A
2
1000 1 1000
0 001 2 1
+
.
( ) V V q 2 0 001 2 1 .
Por lo tanto, con variaciones grandes del potencimetro se producen modificaciones pequeas en
V
2
, permitiendo un ajuste fino.
2.6.2 Ajuste de desbalance con el potencimetro en el emisor
El circuito a utilizar es el siguiente:

Electrnica II 21
Fig. 2.31: Ajuste de desbalance con potenciometro de emisor.
Esta configuracin permite ajustar el desbalance cuando se necesita tener entrada diferencial.
Mediante el ajuste de P se hacen caer distintas tensiones en emisor de forma de compensar las
diferentes tensiones base - emisor de los transistores. En este caso, la ganancia de tensin se ve
disminuida ( ver amplificador emisor comn ), pero el circuito gana mucho en estabilidad debido
al proceso de realimentacin que introducen las resistencias de emisor. La RRMC, no de ve
afectada.
Un punto a tener en cuenta es que el potencimetro est conectado en forma flotante y es
propenso a absorber ruidos.
2.6.3 Ajuste de desbalance con potencimetro en el colector
Diferentes corrientes de colector provocan tensiones vs1 y vs2 distintas para entrada nula. Estas
tensiones pueden equilibrarse colocando un potencimetro P en el colector, de manera de
modificar Rc para que las Ic sean iguales.
La intervencin de este potencimetro es menor que el del caso anterior ( 2.6.2 ), pues su accin
est multiplicada por la ganancia diferencial. En este caso el punto medio del potencimetro est
a un potencial fijo y las tensiones alternas no aparecen entre sus contactos.
Fig. 2.32: Ajuste de desbalance por resistencia de colector.
Las variaciones de Rc son pequeas por lo que en general la ganancia no se ve afectada, al igual
que la RRMC.
2.7 Corrimiento trmico de la tensin base - emisor
La tensin base - emisor de los transistores disminuye a razn de 2mV/C, para corriente de
colector constante. En el caso del A.D., este corrimiento puede interpretarse como una seal de
modo comn, y por lo tanto, mientras mayor sea la RRMC, menor ser este efecto. En un
amplificador emisor comn, el corrimiento trmico puede confundirse con la seal til.
En la prctica, el corrimiento trmico que experimentan los transistores del A.D. no es igual y
puede llegar a tener una diferencia de 100 V/C que ser amplificada. Para obtener corrimientos
Electrnica II 22
diferenciales pequeos suelen usarse transistores apareados ( en un mismo encapsulado )
logrndose corrimientos de 1 a 10 V/C.
Otra forma de solucionar el problema se basa en hacer circular distintas corrientes de emisor
(desbalance ), ya que el corrimiento depende de la corriente que circula, logrando una diferencia
de corrimiento nula.
Para compensar el desbalance en tensin deber colocarse el potencimetro en el colector y para
producir corrimiento por temperatura nulo, el potencimetro en el emisor.
Como conclusin, el A.D. es ms ventajoso porque puede hacerse insensible al corrimiento
trmico.

2.8 Medicin de los parmetros de un Amplificador Diferencial
2.8.1 Ganancia de Modo Diferencial y Modo Comn
De la definicin de ganancia:
2 1 V V
V
Avd
sal

2
2 1 V V
V
Avc
sal
+

Puesto que todas las tensiones son medibles, estas ganancias son fciles de determinar.
2.8.2 Impedancia de salida Rs
Para la medicin de este parmetro se hace uso del siguiente circuito equivalente:
Fig. 2.33: Determinacin experimental de la impedancia de salida
Llamando Avd a la ganancia de A.D. a circuito abierto y A
'
vd en carga se tiene:
IsRs v Avd Vs d
v V V d 1 2
L R
Vs
Is
Luego:
Vs Avd v
Vs
R
Rs d
L

V
s
1
R
s
R
L
A
vd
. v
d
+

_
,

y:
Electrnica II 23
L
s
vd
d
s
R
R
A
v
v
+

1

Pero vd A
v
Vs
d
' es la ganancia a circuito con carga,( A
'
vd ), entonces:
A vd
Avd
Rs
RL
'
+

_
,
1
entonces Rs
Avd
A vd
RL

_
,

'
1
Por lo tanto, para la determinacin de la impedancia de salida se deber medir la ganancia a
circuito abierto (Avd) y luego a circuito cerrado ( A
'
vd) , cargado con una resistencia RL .
2.8.3 Impedancia de entrada diferencial Red
Se har uso del siguiente circuito, donde se han colocado dos resistencias R de igual valor en las
entradas.
Fig. 2.34:Determinacin experimental de la impedancia de entrada.
Considerando funcionamiento lineal, primero se pondr la entrada Ve2 a cero y se ver el valor de
V
'
e1. Lo mismo se har con Ve2.
d
R d
Ve
e V Re
2 Re
'
1
1
+
( Tensin sobre Red debida a Ve1 )
d
R d
Ve
e V Re
2 Re
'
2
2
+

La nueva tensin diferencial ser:

( )
V e V e
d
d R
Ve Ve ' '
Re
Re
1 2 1 2
2

+

d d v
R d
d
v
2 Re
Re
'
+

Por otro lado la tensin de salida a circuito abierto es:

d v Avd s V ' '
Electrnica II 24
vd Avd
R d
d
s V
+

2 Re
Re
'
vd Avd Vs
Operando:
s V Vs
s V
R d
'
'
2 Re

Entonces puede calcularse la impedancia de entrada midiendo la tensin de salida Vs sin carga
para seal diferencial y luego efectuarse la misma medicin intercalando las resistencias R ( V
'
s),
aplicando la ecuacin anterior.
Para un A.D. de muy alta impedancia de entrada ( FET o Darlington ), las tensiones V
'
e y Ve son
muy semejantes, por consiguiente, los errores de medicin adquieren un peso relevante haciendo
este mtodo imprctico.
2.9 Aumento de la impedancia diferencial de entrada
2.9.1 Resistencia de emisor
Como se dedujo anteriormente la ganancia diferencial tiene la siguiente expresin:
be r
Rc
Avd
2

Esta ganancia depende de y rbe que es funcin de la corriente y la temperatura, resultando poco
estable.
Cuando se colocan resistencias de emisor, la ganancia puede expresarse ( amplificador
diferencial generalizado ) como:
( )
Avd
Rc
r R be E

2
Si be E r R >> entonces:
E R
Rc
Avd
2

lo que permite independizar la ganancia del componente.

La impedancia de entrada diferencial vale en este caso:
( ) r r R ED be E + 2
E ED R r 2
Como puede observarse tambin se ve afectada.
Electrnica II 25
Fig. 2.35: Incremento de la impedancia de entrada.
El inconveniente de este circuito es que si se quiere modificar la ganancia, tambin se altera el
potencial de reposo del emisor. Para solucionar este inconveniente se propone el siguiente
circuito que posee las mismas propiedades.
Por cada fuente de corriente circula la misma corriente de colector. Si se produce un incremento
1 Ic , debe producirse un decremento 2 Ic . Como las corrientes de emisor deben ser
constantes, se producir una derivacin por
E R 2
, en donde circula la diferencia de corrientes.
De esta forma puede variarse la impedancia de entrada sin modificar las corrientes de
polarizacin, lo que puede demostrarse de la siguiente manera:
( )
Av d
v
v
Ic Rc
I r
Ic Rc
I r R
s
d b ED b be E
'

2 2
( )
Av d
Rc
r R be E
'
+

2 2
( ) r r R ED be E + 2

Fig. 2.36: A.D. con doble fuente de corriente.
2.9.2 Amplificador diferencial con transistor Darlington
Cuando se quiere incrementar la impedancia diferencial de entrada de un A.D., pueden emplearse
transistores Darlington.
Electrnica II 26
Fig. 2.37: A.D. con transistor darlington
A continuacin se calcular la resistencia de entrada de este amplificador diferencial. Procediendo
como en el caso anterior, se conecta v2 a tierra y se inyecta seal por v1.
4 3 3 1 2 2 ' be be be be ED r r r r r + + +
bi
T
bei
i
V
r
Reemplazando:
4
3 3
1
2 2 '
b
T
be
b
T
be ED
i
V
r
i
V
r r + + +

3 3 3 4
2 2 2 1

b e b
b e b
i i i
i i i
(28)
3 3
3 3
2 2
2 2 '

+ +

+
b
T
be
b
T
be ED
i
V
r
i
V
r r
3 3 2 2 ' be be be be ED r r r r r + + +
Si todos los transistores son iguales:
2 4 ' be ED r r (29)
Operando con 28 y 29, se tiene:
1
2
2
2
b
T
b
T
be
i
V
i
V
r
r r ED be ' 4
2
1
Como puede observarse, la impedancia de entrada diferencial se ve multiplicada por el factor
2 2 , por lo que colocar transistores Darlington aumenta considerablemente la resistencia de
entrada diferencial. El inconveniente que presenta este circuito es que existen cuatro transistores
que contribuyen al corrimiento trmico, siendo la eleccin de transistores apareados de
fundamental importancia.
2.9.3 Amplificador Diferencial con Darlington complementario
De la misma forma que se dise un Darlington con transistores NPN, puede hacerse un
Darlington con transistores PNP.
Electrnica II 27
Fig. 2.38: Transistor darlington
En general puede decirse que el comportamiento del Darlington est definido por el transistor de
entrada.
Puede construirse tambin un conjunto de transistores complementarios formando un conjunto
que se denomina Darlington complementario o cuasi - Darlington. En este caso el
comportamiento no es tan fcil de deducir. El siguiente A.D. muestra el uso de transistores cuasi -
Darlington.
Fig. 2.39: A.D. con transistores cuasi darlington
La impedancia de entrada diferencial de acuerdo al grfico vale:
1 2 be ED r r
Operando
1
2
b
T
ED
i
V
r
1
3
1
1
1
1
1

b c e
b
i i i
i
3
1
2
b
T
eD
i
V
r
3 1 2 be ED r r
Lo cual muestra que en este caso tambin la impedancia de entrada se ve aumentada.
2.10 Aumento de la ganancia diferencial
De la expresin de ganancia diferencial ya encontrada:
be r
Rc
Avd
2

Electrnica II 28
puede verse que sta puede aumentarse incrementando Rc. La tensin de colector de T1

o T2 de
un A.D. vale:
IcRc V Vc
y se debe satisfacer que:
CEsat MC V V Vc +
Por lo que
CEsat MC V V IcRc V +
Por lo tanto, el aumento de Rc hace que esta relacin en determinado momento no se cumpla. El
inconveniente puede solucionarse reemplazando Rc por una fuente de corriente constante pero
presenta el trastorno de que la impedancia de salida es muy elevada, disminuyendo la
transferencia de potencia del circuito.
2.10.1 Amplificador diferencial con fuente de corriente de baja impedancia de
salida
Se porpone el estudio del siguiente circuito.
Fig. 2.40: A.D. de alta ganancia y baja impedancia de salida.
El circuito presenta la ventaja que en los terminales B, la impedancia es baja debido a que los
transistores T3 y T4 trabajan como seguidores de emisor.
La cada de tensin en R1 es:
Ic
V Vz
R
cte V Vz V
BE
BE R
+

+
1
1
Conociendo la tensin de zner y la corriente por el diferencial, puede determinarse R1.
Por R2 circula la corriente de zner Iz y la corriente Ic, por lo tanto, fijada la tensin de reposo del
colector se tiene:
( )
R
Vcc Vz Vc V
Ic Iz
BE
2
+ +
+
En general, la inclusin de la fuente de corriente constante en el colector se basa en el hecho de
que la fuente no es ideal, puesto que si lo fuera no habra una tensin definida en sus terminales y
Electrnica II 29
por lo tanto, no habra forma de obtener la seal de salida. Lo que se pretende es aprovechar la
alta resistencia dinmica de la fuente de corriente constante. Este concepto se observa en la
siguiente figura:
Fig. 2.41: Fuente de corriente.
Las variaciones de corriente producidas por los transistores del diferencial son absorbidas por la
corriente circulante en la resistencia interna ri, que provoca una variacin de tensin, y es la salida
del amplificador diferencial.
Por ltimo cabe destacar que un aumento de Rc provoca un incremento de la ganancia diferencial
y tambin de la de modo comn, pero la RRMC se mantiene por lo que la utilizacin de este
circuito es ventajosa.
2.10.2 Amplificador diferencial con espejo de corriente
Esta configuracin tambin se llama A.D. con resistencia negativa de colector o con fuente de
corriente controlada. El circuito es el mostrado en la figura 2.42 a). En el de la figura 2.42 b), la
fuente de corriente T3 y Rc han sido reemplazadas por una resistencia rk cuyo valor se determinar
a continuacin.
De la figura 2.42 a) se tiene:
Rc Ic Vcc VS 1 1
Por lo tanto
Rc
V
Rc
Vcc
Ic
S1
1
ya que Vcc es constante:
Rc
V
Ic
S1
1

(30)
Fig. 2.42: A.D. con espejo de corriente.
Por otro lado:
( )
Rc
V Vs
Rc
Vcc
Ic
BET 3 1
3
+

Electrnica II 30
Rc
V
Rc
Vs
Ic
BET 3 1
3

Si 1 Vs VBE << :
1
1
3 Ic
Rc
Vs
Ic

(31)
De esta ltima expresin se desprende el nombre de espejo de corriente pues "Cualquier
variacin de corriente de colector 1 se refleja en el transistor 2 "
Trabajando ahora con el circuito de la figura 2.42 b) se tiene:
be
CE
r
r Rc
V
Vs
2
//
1
1

ya que Rc r Rc CE //
be r
Rc
V
Vs
2 1
1

(32)

Vs
V
r r
r
k
CE
be
2
2 2

/ /
(33)
Ac la rCE se considera porque, como luego se ver, es comparable a rk.
La resistencia rk puede hallarse mediante la siguiente expresin:
3
2
Ic
Vs
rK

(34)
El signo negativo se debe a que analizando la fuente de corriente, cuando Ic3 aumenta, la tensin
VCE3 disminuye, por lo que vs2 aumenta. Este proceso es el inverso al que se tiene con Rc
solamente, pues en este caso al aumentar Ic disminuye vs1.
Reemplazando en 34; 33; 32 y 31 se tiene:
r
r r
r
V
Rc
r Rc
V
r r r
r r
K
K CE
be
be
K K CE
K CE

/ /
/ /
2
2
2
1
1

Por lo tanto la amplificacin ser:

be
CE
r
r
Avd
y la resistencia de salida:
CE CE K s r r r r 2 //
Electrnica II 31
Como se observa la amplificacin se ve enormemente aumentada y puede llegarse a valores
prcticos de 1000, siempre y cuando la carga sea de una impedancia muy superior a 2rCE.
2.11 Amplificador Diferencial FET
2.11.1 Generalidades del transistor FET
Hay dos tipos de transistores de efecto de campo. Los transistores de efecto de campo de unin
JFET o simplemente FET y los transistores de efecto de campo de puerta aislada MOSFET.
En las siguientes figuras se puede observar la estructura de un transistor FET.
Fig. 2.43:Diagrama esquemtico de transistores FET.
En la figura a) se tiene un FET de canal N y en la b) un FET de canal P.
El FET consiste fundamentalmente en una barra semiconductora tipo P para canal N y tipo N,
para canal P, sobre la que se difunde un material N o P para formar el canal. En los extremos de
la depresin se colocan dos contactos por los cuales se hace circular corriente.
Estos dos terminales se denominan drenador y fuente. Asimismo se difunde otra zona N
colocndose un terminal que se denomina compuerta.
Drenador: ( D ) Terminal por el cual los portadores mayoritarios salen, es decir, por donde
ingresa la corriente ( Id ).
Fuente: ( S ) Terminal por donde entran los portadores, salida de la corriente.
Compuerta: ( G ) Terminal conectado a la difusin lateral. Entre la fuente y la compuerta se
debe aplicar una tensin positiva para que la juntura PN quede polarizada en forma inversa
( FET de canal N ).
A continuacin se da una descripcin resumida del funcionamiento de este tipo de transistores.
Fig. 2.44: Funcionamiento de un transistor FET.
Si se considera que la compuerta no est polarizada y se aplica una tensin entre los bornes D -
S, circular una corriente restringida nicamente por la resistencia del material del canal,
denominada Rds. Si ahora se polariza la juntura en modo inverso, aumentar la zona sin cargas
mviles cerrndose el canal y por lo tanto, la conductividad disminuye. Se puede abrir o cerrar el
canal modificando la tensin drenador - fuente o modificando la tensin compuerta - fuente.
Electrnica II 32
Si se fija la tensin compuerta - fuente y se incrementa la tensin D - S, comenzar a aumentar la
corriente Id hasta hacerse prcticamente constante e independiente de la tensin D - S. Este valor
de tensin D - S se denomina de pinch-off ( Vpo ), y es aquella tensin D - S, para la cual el FET
se comporta como un amplificador. Para tensiones inferiores el comportamiento corresponde al
de una resistencia variable. Para tensiones muy altas D - S se produce la ruptura por avalancha,
donde la corriente crece indefinidamente hasta destruir el componente. Por otra parte si se deja
constante la tensin D - S y se modifica la tensin G - S, el FET pasa desde mxima conduccin,
para tensin compuerta - fuente cero, donde Id se denomina Idss, hasta conduccin cero para
tensin G - S muy negativa. La tensin compuerta - fuente para la cual el canal se cierra
completamente se llama Vgsoff.
Fig. 2.45:Caractersticas de un transistor FET.
2.11.2 Efecto de la temperatura
Los transistores FET presentan una variacin de la curva caracterstica de trasconductancia,
debido a la temperatura.
Fig. 2.46: Variacin de la transconductancia con la temperatura.
Esta variacin est representada en la figura anterior. Pueden distinguirse dos zonas. Una
primera zona donde un aumento de temperatura implica una disminucin de la corriente Id y una
segunda zona en la cual un incremento de temperatura provoca un crecimiento de Id. Existe una
tercer zona que idealmente puede considerarse un punto en el que la temperatura no afecta el
comportamiento del FET. Esta ltima debe elegirse de ser posible.
2.11.3 Ecuaciones del FET
La corriente que circula por el FET puede expresarse como:
1 5 2 , < < n
Esta ecuacin representa la curva de transconductancia del elemento. Derivando la expresin
respecto de Vgs se llega a:
Electrnica II 33

Id
Vgs
nIdss
Vgs
Vgs off Vgs off
n

_
,

1
1
1
( ) ( )
Si se define la transconductancia como la relacin entre la variacin de la corriente y la variacin
de la tensin G - S, se tiene que para Vgs=0 y n=2, Id=Idss por lo tanto

Id
Vgs
Idss
Vgs off
g
Vgs
o

0
2
( )
Transconductancia para Vgs=0
A continuacin se puede plantear la ecuacin de transconductancia como:
g g
Vgs
Vgs off
o

_
,
1
( )
Por ltimo cabe destacar que debido a que el FET se encuentra con una juntura inversamente
polarizada, la corriente que circula por compuerta es prcticamente nula y por lo tanto la
impedancia de entrada es muy elevada.
2.11.4 Configuraciones bsicas para el FET
Se pueden establecer tres configuraciones bsicas con FET. Ellas son: fuente comn, drenador
comn ( seguidor de fuente ) y compuerta comn. La primera tiene alta impedancia de entrada y
alta ganancia, la segunda, alta impedancia y ganancia de tensin unitaria y la tercera baja
impedancia y alta ganancia. En A.D. con FET se emplea la primera configuracin.
Fig. 2.47: Configuraciones circuitales bsicas con transistores FET.
Analizando la configuracin fuente comn:
Fig. 2.48: Configuracin fuente comn con transistor FET
Electrnica II 34
La ganancia se define como:
Vgs
Vsal
A

Id Rd Vsal
Vsal IdRd Vcc


Sabiendo que:
Vgs
Id
g

Entonces:
g Rd A
La siguiente figura muestra el circuito equivalente para fuente comn:
Fig. 2.49: Equivalente hbrido de un amplificador fuente comn.
La impedancia de salida vale:
Rd Rdi Rd Rsal //
Para realizar la polarizacin del FET conviene elegir Id y Vgs tal que el corrimiento por temperatura
sea el mnimo.
Fig. 2.50: Polarizacin para mnimo corrimiento en temperatura.
Determinando Id1 y Vgs1 queda fijado Vds1 y por lo tanto como:
1
1
1 1
.
d
ds cc
d
ds d d cc
I
V V
R
V R I V

Electrnica II 35
2.11.5 Amplificador diferencial con FET
La siguiente figura muestra una configuracin simple:

Fig. 2.51: A.D. con transistor FET.
Para ganancia diferencial se tiene la configuracin fuente comn y por lo tanto la ganancia es:
g Rd Avd
Todas las expresiones obtenidas para el caso del transistor bipolar son vlidas para FET, con
excepcin de la impedancia de entrada, que aqu es muy elevada y por lo tanto bajsima corriente
de polarizacin.
2.11.6 Conceptos generales
Si se trata de FET canal N entonces la tensin en la compuerta debe ser negativa o cero respecto
de la tensin de fuente, pero mayor que Vgsoff.
0 ) ( < Vgs off Vgs
Adems para una operacin adecuada con baja distorsin Vdg debe estar por debajo de la regin
de saturacin de Id. La tensin lmite mnima de drenador para el caso de mxima conduccin
( Vgs = 0 ) sera:
0 Vp Vds
Por otra parte puesto que el FET presenta inconvenientes respecto de la temperatura es
conveniente polarizarlo en el punto de corriente mnima, esto determina la corriente que circular
por cada rama y por lo tanto la dimensin de la fuente.
2.11.7 Influencia del modo comn
De la misma manera que para laos A.D. con transistores bipolares, el modo comn positivo
influye en la salida del A.D. con FET.
Puesto que se cumple:
MC V Vgs Vds RdId Vcc +
Diferenciando se tiene:
Vds dVMC
Electrnica II 36
Es decir, que una variacin en la entrada de modo comn, produce solamente una variacin de
signo opuesto en la tensin D - S. As si la tensin de modo comn aumenta, la tensin D - S
disminuye y por lo tanto puede suceder que Vds se haga menor que
Vp0
y el FET entre en
saturacin. Para ello se debe elegir una polarizacin tal que en el caso ms desfavorable, el FET
no sature, esto es, para mxima conduccin Vgs=0 y para mx MC V mximo el drenador debe
estar a una tensin:
0 mx Vp V Vd MC +
luego Rd vale:
Id
Vd Vcc
Rd

donde Id es la corriente elegida para corrimiento nulo.

Otra forma de realizar el clculo es fijar Vgs e Id para corrimiento nulo y luego establecer el
mximo valor de la seal de modo comn permitida:
0 0 mx Vgs Vp Vds VMC <
donde Vgs0 es la tensin compuerta - fuente para corrimiento nulo.
En general se requieren valores altos de Vds, lo que trae como consecuencia tensiones de
alimentacin elevadas.
Para el caso de mxima conduccin ( Vgs=0 ) y mximo modo comn negativo, este estar
aplicado al colector de la fuente de corriente y por lo tanto, se debe asegurar que el emisor est a
una tensin mucho menor an, para que el transistor no se corte, entonces debe cumplirse que:
) ( mx CEsat MC V V Ve + <
y si la fuente de corriente est hecha con FET se debe cumplir:
Vs V Vp MCmx < + ( ) 0
Conclusin
Se ha presentado en este capitulo los conceptos fundamentales de los amplificadores
diferenciales, con el objeto de brindar al alumno un panorama mnimo de esta temtica. Esto
posibilita que el educando pueda abordar el estudio ms profundo con bibliografa especfica.
Electrnica II 37