Tutorial Digitales

_________________________________________________________________________
Diseos NEFEPEQUIN 01/04/2013

1 COMPUERTAS LGICAS

Para el estudio de los Flip-Flop (F-F), es necesario recodar la tabla caracterstica de las
compuertas lgicas, las cuales son NOT, AND y OR, figura 1.

Compuerta Tabla

NOT

A
A

0 1
1 0

OR

A B A+B
0 0 0
0 1 1
1 0 1
1 1 1

AND

A B B A
0 0 0
0 1 0
1 0 0
1 1 1

Figura 1. Compuertas NOT, OR y AND, y sus tablas caractersticas.

_________________________________________________________________________

Combinando las compuertas NOT, OR, AND se puede construir otras compuertas, en la
Figura 2 se ve la compuerta NOR la cual sale de negar la salida de una OR a travs de una
NOT.

Figura 2. Compuerta NOR

La tabla caracterstica de la compuerta NOR es la que se observa en la Tabla 1.
A B
B A +

0 0 1
0 1 0
1 0 0
1 1 0

Tabla 1. Tabla caracterstica de la compuerta NOR

Otra compuerta es la NAND que sale al negar la salida de una AND con una NOT, Figura 3.

Figura 3. Compuerta NAND

La tabla caracterstica de la compuerta NAND es la que se observa en la Tabla 2.

A B
B A

0 0 1
0 1 1
_________________________________________________________________________

1 0 1
1 1 0

Tabla 2. Tabla caracterstica de la compuerta NAND

2 FLIP-FLOP

Un F-F es un dispositivo que me permite almacenar una bit (0 1) hasta que se le diga lo
contrario, es decir que cambie el dato, por un 0 1.
Los F-F estn construidos a base de combinaciones de compuertas lgicas.

2.1 FLIP-FLOP R-S. La retroalimentacin (conectar la salida con la entrada), hace que
las compuertas almacenen datos. Una ejemplo de un F-F RS (Set-Reset) formado por
compuertas NOR, es el que se muestra en el figura 4a, el smbolo se muestra en la figura
4b.

A B
_________________________________________________________________________

Figura 4. Flip-Flop R-S y su smbolo.

Observe que la salida de cada compuerta se conecta a la entrada de la compuerta opuesta,
esto origina la retroalimentacin (feedback) regeneracin caracterstica de todos los F-F.
Las entradas al F-F R-S son precisamente las marcadas con la letra R (Reset) y la letra S
(Set). Las salidas son las marcadas con las letras Q y Q , que se les denomina salidas
complementarias, es decir que si una esta en CERO la otra esta en UNO y viceversa.
Para explicar el funcionamiento, vamos a poner que las dos entradas tanto R como S estn
en cero lo mismo que la salida Q, por tanto Q esta en uno. Como la salida Q esta en cero,
por ende la primer entrada de la compuerta G2 tambin lo esta, y como S esta en cero por
tanto hay un uno en la salida Q , esta a su ves se retroalimenta a la segunda entrada de G1 y
como R esta en cero la salida Q sigue en cero, es el estado siguiente que se representa como
Q+1. Si seguimos su poniendo todos los valores posibles de las tres entras (R, S y Q), como
se muestra en la tabla 4, hallaremos Q+1.

Entradas Salida
R S Q Q+1 Estado siguiente
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 Indeterminado
1 1 1 Indeterminado

Tabla 3. Tabla caracterstica del F-F R-S.

_________________________________________________________________________

Si se reduce la anterior tabla en funcin de la las entradas queda como se muestra en la
tabla 4.

Entradas Estado Siguiente
R S Q+1
0 0 Q
0 1 1
1 0 0
1 1 Indeterminado

Tabla 4. Tabla caracterstica reducida del F-F R-S.
El F-F R-S es utilizado como circuito eliminado de rebotes. Si se analiza el circuito
formado por la resistencia y el interruptor, figura 5a, al cerrar el interruptor en la salida se
obtiene una seal con bastantes rebotes, claro estos rebotes no duran mas que unos pocos
milisegundos, para el ojo humano es impersivible, pero para circuitos digitales no. Al
utilizar el F-F R-S, se tendra lo que se ve en la figura 5b.

A B

Figura 5a, Rebote del contacto de un interruptor, 5b circuito eliminador del rebote de los contactos.

_________________________________________________________________________

Al circuito del F-F R-S le agregaron una entrada que la utilizan para habilitar el dispositivo.
Dicha entrada debe estar en 1 para poder que las otras entradas R y S funcionen. Esto lo
logran agregando dos compuertas AND, como se muestra en la figura 6. El objetivo de esta
entrada de habilitacin (EN) es para sincronizar las entradas R y S.

Figura 6. F-F R-S con entrada de habilitacin.
2.2 FLIP-FLOP JK. Para quitar la indeterminacin que hay en el F-F R-S disearon el F-
F J-K. Esto lo lograron retroalimentando la salida con la entrada de las compuertas AND,
como se ve en la figura 7.

Figura 7. F-F J-K.

Adicionalmente al F-F J-K le cambiaron la entrada de habilitacin (EN) por una entrada
que detecta el cambio de de 0 a 1 (Flaco positivo) de 1 a 0 (Flanco negativo). En la figura
_________________________________________________________________________

8a se observa un F-F J-K disparado con flanco negativo. En la parte b esta la tabla
caracterstica reducida.

F-F J-K Tabla caracterstica reducida

Smbolo

J K Q+1
0 0 Q
0 1 0
1 0 1
1 1
Q

a b

Figura 8. F-F J-K y su tabla caracterstica.

Hay otros dos tipos de Flip-Flop los cuales salen del F-F J-K.

2.3 FLIP-FLOP T. Sale de unir las entradas del F-F J-K. como es muestra en la figura 9a,
en la parte b se observa la tabla caracterstica reducida. Este F-F no existe comercialmente
por tanto hay que implementarlo uniendo las entradas de un F-F J-K.

F-F T Tabla caracterstica reducida

Simbolo

T
Q+1

0 Q
1
Q

A b

Figura 9. F-F T y su tabla caracterstica.
_________________________________________________________________________

2.4 FLIP-FLOP D. Sale de unir las entradas del F-F J-K. con una compuerta NOT, como
es muestra en la figura 10a, en la parte b se muestra el smbolo, en la parte c se observa la
tabla caracterstica reducida. Este F-F si existe comercialmente.

Tabla caracterstica reducida

D Q+1
0 0
1 1

A B C

Figura 10. F-F D y su tabla caracterstica.

Solo queda por ver las tablas de excitacin de los tres F-F J-K, T y D. en la Tabla 5 se
muestran.
F-F J-K F-F T F-F D

Q Q+1 J K Q Q+1 T Q Q+1 D
0 0 0 X 0 0 0 0 0 0
0 1 1 X 0 1 1 0 1 1
1 0 X 1 1 0 1 1 0 0
1 1 X 0 1 1 0 1 1 1

Tabla 5. Tablas de excitacin de los F-F J-K, T y D.

El 74LS73 es un circuito integrado que contiene 2 F-F J-K con reset.

_________________________________________________________________________

El 74LS76 es un circuito integrado que contiene 2 F-F J-K con reset y preset.

3 TEMPORIZADOR 555

Hay dos formas de implementar el temporizador 555, la primera es como mono estable y la
segunda es como aestable. A continuacin se explicara cada una.

_________________________________________________________________________

3.1. MONOESTABLE. Como su nombre lo indica, esta en un estado un tiempo
determinado por la siguiente formula:
t
H
= 1.1 R
1
C
1
(1)

Esta formula dice que esta en 1 dado por una constante multiplicada por R
1
y por C
1
. La
temporizacin la inicia como se muestra en la figura 11.

Seal de inicio

(Pin 2)

t
H
=1.1 R
1
C
1

Figura 11. Forma de temporizacin monoestable.

En la figura 11, se ve claramente que la temporizacin inicia cuando la seal de disparo
pasa de 1 a 0, y el tiempo que dura en 1 (5 V) es dado por la formula (1)

En la figura 12 se muestra el circuito del temporizador monoestable.

_________________________________________________________________________

Figura 12. Temporizador monoestable.

Los pines estn en orden, es decir, el pin uno es el que tiene GND, el pin cuantro es RES, el
pin cinco es CON, y el pin ocho es Vcc. El valor C
2
es de uno 15 pF a 50 pF.

3.2 AESTABLE. Es un temporizador que tiene dos estados (1 y 0) determinados por las
siguientes formulas:
t
H
= 0.7 (R
1
+ R
2
) C
1
(2)
t
L
= 0.7 R
2
C
1
(3)

La forma de temporizacin es como se ve en la figura 13.

t
H
= 0.7 (R
1
+ R
2
) C
1
t
L
= 0.7 R
2
C
1

Figura 13. Forma de temporizacin aestable.
_________________________________________________________________________

En la figura 14 se muestra el circuito del temporizador aestable.

Figura 14. Temporizador aestable.

Los pines estn en orden, es decir, el pin uno es el que tiene GND, el pin cuatro es RES, el
pin cinco es CON, y el pin ocho es Vcc. El valor C
2
es de uno 15 pF a 50 pF.

3.3 EJEMPLOS.

3.3.1 Ejemplo 1. En un temporizador monoestable, suponer que el condensador C
1
= 10
F y R
1
= 200 KO. Hallar el tiempo de la temporizacin.
Solucin:
Tomamos la formula (1) y reemplazamos los valores del condensador y de la resistencia:
_________________________________________________________________________

t = 1.1 * 200 KO * 10 F
t = 2.2 Segundos.
3.3.2 Ejemplo 1. Se quiere que el tiempo de temporizacion sea de 15 Segusndos. Hallar
R
1
y C
1
.
Solucin:
La formula es: t = 1.1 R
1
C
1

Si se despeja R
1
y su poner el valor de C
1
, se tiene:
C
1
= 100 F (Suponer valores comerciales)
Despejando R
1
:
1
* 1 . 1 C
t

Reemplazando C
1
= 100 F y t = 15 Segundos:
R
1
=
F 100 * 1 . 1
15
= 136363 O ~ 136 KO

Los ejemplos para el temporizador aestable es lo mismo pero con dos formulas. El lector
podr suponer las resistencias (R
1
, R
2
) y el condensador (C
1
) y hallar t
H
y t
L
.

Tambin podr suponer los tiempos y hallar las resistencias (R
1
, R
2
) y el condensador (C
1
).

El temporizador monoestable tambin es usado como circuito que elimina rebotes. El lector
podr probar este circuito.

_________________________________________________________________________

4 CONTADORES

Ya se han visto los F-F, combinando estos se pueden construir contadores. El nmero de F-
F que se utilizan y la forma que se conectan determina el nmero de estados que tiene el
contador durante un ciclo completo. Los contadores se clasifican en dos amplias categoras:
asncronos y sncronos. En los contadores asncronos la seal de reloj se aplica al primer F-
F, el segundo F-F depende del primero, el tercero F-F depende del segundo, y as
sucesivamente, ver la figura 15. En los contadores sncronos la seal de reloj se aplica a
todos los F-F, de tal forma que se les aplica la seal de reloj simultaneamente, ver la figura
16.

Figura 15. Esquema de contador asncrono.

F-F 0
Seal de reloj
F-F 1 F-F 2
F-F 0
Seal de reloj
F-F 1 F-F 2
_________________________________________________________________________

Figura 16. Esquema de contador sncrono.

4.1 CONTADOR ASNCRONO. El trmino asncrono se refiere a los sucesos que no
poseen una relacin temporal fija entre ellos y que, generalmente, no ocurren al mismo
tiempo. Un contador asncrono es aquel en que los F-F del contador no cambian de estado
exactamente al mismo tiempo, dado que no comparten el mismo impulso de reloj.

4.1.1 Contador asncrono de 2 Bits. Para disear e implementar un contador asncrono
de 2 bits es necesario recordar la tabla caracterstica del F-F J-K, figura 8. Para la primer
combinacin que es J = 0 y K = 0, la salida Q+1 es igual a Q, es decir, que si en Q hay un 0
se conserva, de la misma forma si en Q hay un 1 se conserva. Para la siguiente combinacin
que es J = 0 y K = 1 la salida Q+1 se pone en 0 (Reset) sin importar el estado en que estaba.
En al siguiente combinacin que es J = 1 y K = 0 la salida Q+1 se pone en 1 (Set) sin
importar el estado en que estaba. Para la ultima combinacin, que es J = 1 y K = 1 la salida
Q+1 es igual a Q , es decir, si en Q hay un 0 se pone en 1, de la misma forma cuando en Q
hay un 1 se pone en 0.
La combinacin que importa para este caso es la ltima, este estado es llamado basculacin.
Para el diseo de contadores asncronos entonces hay que garantizar que las entradas J y K
este en 1 (+Vcc).
_________________________________________________________________________

El circuito de la figura 17 es un contador asncrono de 2 bits ascendente. El funcionamiento
es el siguiente: Asumir que las dos salidas Q
0
y Q
1
estn en 0. Las entradas de ambos F-F
estn en 1 (+Vcc).

Figura 17. Contador asncrono de 2 bits, ascendente.
Cuando venga el primer pulso de reloj (Temporizador 555 como aestable), el primer F-F0
cambia de estado pasa de 0 a 1, el segundo F-F1 no cambia por que el depende del F-F0.
(Es circuito esta construido con F-F J-K de flanco negativo, cambian de estado cuando el
pulso de reloj pasa de 1 a 0). Cuando venga el segundo pulso de reloj, el primer F-F0
cambia de estado pasa de 1 a 0, el segundo F-F1 cambia de 0 a 1, por que el depende del F-
F0. Cuando venga el tercer pulso de reloj, el primer F-F0 cambia de estado pasa de 0 a 1, el
segundo F-F1 no cambia, por que el depende del F-F0. Cuando venga el cuarto pulso de
reloj, el primer F-F0 cambia de estado pasa de 1 a 0, el segundo F-F1 cambia de 1 a 0, por
que el depende del F-F0. De esa forma se inicia un nuevo ciclo del contador, para ms
claridad ve la figura 18.

Pulso de Reloj (aestable)

1 2 3 4 5 6

Salidas

Q
0
(LSB)
0 1 0 1 0 1

Q
1
(MSB)
0 0 1 1 0 0
_________________________________________________________________________

Figura 18. Diagrama de tiempos del contador de la figura 17.

En la tabla 6 se muestra la secuencia del contador de la figura 17.

MSB LSB
Pulso de reloj Q
1
Q
0

Inicialmente 0 0
1 0 1
2 1 0
3 1 1
(Nuevo Ciclo) 4 0 0
5 0 1

Tabla 6. Secuencia de estados binarios del contador de la figura 17.
Si se toman las salidas por las Q , queda un circuito descendente como lo muestra la figura
19

Figura 19. Contador asncrono de 2 bits, descendente.

4.1.2 Contador asncrono de 3 Bits. El contador asncrono de tres bits es igual al
contador de dos bits, solo se le tiene que agregar un tercer F-F (F-F2). El funcionamiento
por ende es igual. (El lector podr hacer el diagrama de tiempos), en la figura 20 se puede
_________________________________________________________________________

observar dicho contador asncrono de 3 bits ascendente. En la tabla 7 se visualiza los
estados binarios.

Figura 20. Contador asncrono de 3 bits, ascendente.

El lector podr disear un contador asncrono de 4 bits ascendente. Y de la misma forma
plantear la tabla de las secuencias binarias.
MSB LSB
Pulso de Reloj Q2 Q1 Q0
Inicialmente 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
(Nuevo Ciclo) 8 0 0 0
9 0 0 1

Tabla 7. Secuencia de estados binarios del contador de la figura 20

Hay otra forma de implementar contadores asncronos y es que se puede tomar las salidas
Q y conectarla al siguiente F-F y tomar las salidas por Q. (Al lector podr implementar
_________________________________________________________________________

disear e implementar el circuito y probar que secuencia tiene. Despus puede tomar las
salidas por las Q y verificar la secuencia.

Contadores de Modo. El mdulo de un contador es el nmero de estados por el que el
contador puede pasar de forma secuencial. El nmero mximo de posibles estados (mdulo
mximo) de un contador esta dado por:
2
n

Donde n representa el nmero de F-F del contador.
Tambin se puede disear contadores que tengan un nmero de estados en su secuencia que
sea menor que el mximo de 2
n
. La secuencia resultante se denomina secuencia truncada.

Un mdulo tpico en los contadores de secuencia truncada es diez (denominado MOD 10).
Estos contadores se llaman contadores de dcadas.
Para obtener una secuencia truncada, es necesario forzar al contador a que inicie un nuevo
ciclo antes de haber pasado por todos los estados normales. Esto se logra activando las
entradas de CLR que tiene cada F-F (estas entradas son activas en 0 (bajo) o activas en 1
(alto), esto depende de que tipo de F-F se trabaje, hay consultar el TTL).

4.2 EJEMPLO.
4.2.1 Ejemplo 3. Disear un contador MOD 12.
Solucin:
_________________________________________________________________________

Para disear el contador hay que tener en cuenta cuantos bits son necesarios para obtener el
nmero mximo del modo, en este caso hay que contar de 0 hasta 11, en binario de 0000
hasta 1011, es decir se necesitan 4 F-F.

La secuencia que tendr el contador es la que se muestra en la tabla 8.

MSB LSB
Q3 Q2 Q1 Q0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1 Inicia Nuevo Ciclo
Siguiente estado normal 1 1 0 0

Tabla 8. Secuencia para un contador MOD 12.
Para que el circuito solo cuente hasta 11, hay que detectar el siguiente numero que es 12
(1100), es decir cuando Q3 y Q2 estn en 1. Se puede observar que en ninguna
combinacin anterior estos dos bits esta en 1, por tanto la compuerta que mantiene 1 en la
salida en todas las combinaciones es la NAND y solo se pone en cero cuando ambas
entradas son 1. La salida de la NAND se conecta o todos los CLR de los 4 F-F. El circuito
que dar como se muestra en el figura 21.
_________________________________________________________________________

Figura 21. Contador MOD 12, del ejemplo 3.

Hay integrados que contienen internamente contadores asncronos de cuatro bits, el
74LS93A es un ejemplo. El lector tendr que buscar la configuracin y saber como se
implementa.

4.3 CONTADOR SNCRONO. El trmino asncrono se refiere a los eventos que tienen
una relacin temporal fija entre s. Con respecto al funcionamiento del contador, sncrono
significa que todos los F-F del contador reciben en el mismo instante la seal de reloj.

4.3.1 Contador sncrono de 2 Bits. Para disear e implementar un contador sncrono de 2
bits es necesario recordar lo dicho en seccin 4.1.1, que se habla de la tabla caracterstica
de los F-F J-K. En la figura 22 se muestra un contador sncrono de 2 bits ascendente.
Observe que debe utilizarse una disposicin distinta a la del contador asncrono para las
entradas J y K del F-F1.

_________________________________________________________________________

El funcionamiento del contador es el siguiente: su poner que las dos salidas Q en estan en 0
(Reset). Cuando se aplica en primer pulso de reloj (Recuerde temporizador 555 como
aestable), el primer F-F0 cambia de estado pasa de 0 a 1, el segundo F-F1 no cambia por
que sus entradas J
1
y K
1
dependen de Q0. (Hay que saber que hay un retardo de
propagacin desde el flanco del pulso de reloj hasta que, realmente, se realiza la transicin
en la salida Q0), por tanto J
1
y K
1
estn en cero en el instante que hay pulso de reloj.

Figura 22. Contador sncrono de 2 bits, ascendente.

Cuando venga el segundo pulso de reloj, el primer F-F0 cambia de estado pasa de 1 a 0, el
segundo F-F1 cambia de 0 a 1, por sus entradas J
1
y K
1
estn conectadas a Q
0
. Cuando
venga el tercer pulso de reloj, el primer F-F0 cambia de estado pasa de 0 a 1, el segundo F-
F1 no cambia, por que el depende del F-F0. Cuando venga el cuarto pulso de reloj, el
primer F-F0 cambia de estado pasa de 1 a 0, el segundo F-F1 cambia de 1 a 0, por que el
depende del F-F0. De esa forma se inicia un nuevo ciclo del contador. La tabla para este
contador es la misma del contador asncrono de 2 bits, tabla 6.
4.3.2 Contador sncrono de 3 Bits. En la figura 23 se observa un contador sncrono de 3
bits. Observe que F-F0 y F-F1 estn conectados como el contador sncrono de dos bits, lo
nico que se le agrega es un tercer F-F2, sus entradas J
2
y K
2
dependen de las salidas Q
0
y
_________________________________________________________________________

Q
1
por medio de una AND, es decir que F-F2 solo cambia cuando Q
0
y Q
1
estn en 1. por
ende el funcionamiento del circuito es similar al contador de dos bits. El lector podr hacer
el anlisis del contador para ejercitar.

Figura 23. Contador sncrono de 3 bits, ascendente.

La tabla para este contador es la misma del contador asncrono de 3 bits, tabla 7.

Hay integrados que contienen internamente contadores sncronos de cuatro bits, el
74HC163 es un ejemplo. El lector tendr que buscar la configuracin y saber como se
implementa.

4.3.3 Diseo de contadores asncronos. Podemos disear contadores sncronos que
tengan una secuencia aleatoria, es decir, que cuenten en cualquier orden. Para el diseo de
este tipo contadores es necesario reparar los mapas de Karnaugh.

_________________________________________________________________________

4.3.3.1 Mapas de Karnaugh. En 1953, Maurice Karnaugh desarroll un mtodo
esquemtico para simplificar ecuaciones booleanas. Este mtodo se llama mapas de
Karnaugh. En la Figura 24 se ve el mapa de Karnaugh para dos variables.

A
B

0

1

0
B A B A

1
B A
B A

Figura 24. Mapa de Karnaugh de dos variables

El mapa de Karnaugh tambin se puede aplicar a tres variables, ver Figura 25.

AB
C
00 01 11 10
0
C B A C B A

C B A

C B A

1
C B A

C B A

C B A

C B A

Figura 25. Mapa de Karnaugh de tres variables

El mapa de Karnaugh tambin se puede aplicar a cuatro variables, ver Figura 26.

AB
CD
00 01 11 10
00
D C B A D C B A D C B A D C B A

01

11
D C B A D C B A
D C B A
D C B A

10

Figura 26. Mapa de Karnaugh de cuatro variables

_________________________________________________________________________

El lector podr implementar un mapa de Karnaugh para cinco variables, seis, etc. Solo es
ver como se arman para seguir el orden.

Para simplificar utilizando los mapas de Karnaugh resulta muy fcil, se escogen grupos de
uno, dos, cuatro, ocho, etc, es decir grupos que cumplan la formula 2
n
, siendo n = 1,2,3,4,...
Para entender esto es necesario hacer varios ejemplos.

4.3.3.1.1 Ejemplos
4.3.3.1.1.1 Ejemplo 4:
Simplificar el mapa de Karnaugh de la Figura 27.
AB
C
00 01 11 10
0 1 1 0 0
1 0 0 1 1

Figura 27. Mapa de Karnaugh del Ejemplo 4

Solucin:
AB
C
00 01 11 10
0 1 1 0 0
1 0 0 1 1

Figura 27. Solucin al Ejemplo 4

Al tomar lo del crculo rojo y despus lo del crculo azul de la Figura 27 se tiene:
F = C A C A +
Si se simplifica aun ms quedara:
_________________________________________________________________________

F = C A
4.3.3.1.1.2 Ejemplo 5:
Simplificar el mapa de Karnaugh de la Figura 28.

AB
CD
00 01 11 10
00 1 1 0 0
01 1 1 0 0
11 1 0 0 0
10 1 0 1 1

Figura 28. Mapa de Karnaugh del Ejemplo 5

Solucin:
AB
CD
00 01 11 10
00 1 1 0 0
01 1 1 0 0
11 1 0 0 0
10 1 0 1 1

Figura 29. Solucin al Ejemplo 5

Al tomar lo del crculo rojo, despus lo del crculo azul y por ultimo el crculo verde de la
figura 18, se tiene:
F = D C A B A C A + + .

Bueno un vez que se repaso mapas de Karnaugh ahora nos que empezar a disear
contadores sncronos con secuencias aleatorias, para ello se harn ejemplos.

_________________________________________________________________________

4.3.3.2 Ejemplo 6.
Disear un contador sncrono con la secuencia que se visualiza en la figura 30.
ABCD
0000

1100 0001

1001 0011

1000 0110

Figura 30. Secuencia contador sncrono ejemplo 6

Solucin: Para empezar a realiza el diseo hay que plantear una tabla (tabla 9), en donde,
las variables son A, B, C, y D. Los estados presentes son los estados que tiene en el
momento el contador, los estados siguientes son los que debe tener el contador que despus
se van a convertir en estados presentes, los cuales se representa con Q
X
+1, siendo X (A B
C D).

Estados Presentes Estados Siguientes Entradas
Q
A
Q
B
Q
C
Q
D
Q
A
+1 Q
B
+1 Q
C
+1 Q
D
+1 J
A
K
A
J
B
K
B
J
C
K
C
J
D
K
D

0 0 0 0 0 0 0 1
0 0 0 1 0 0 1 1
0 0 1 1 0 1 1 0
0 1 1 0 1 0 0 0
1 0 0 0 1 0 0 1
1 0 0 1 1 1 0 0
1 1 0 0 0 0 0 0

Tabla 9. Solucin al ejemplo 6.

_________________________________________________________________________

Las entradas J
X
y K
X
son las entradas de nuestro contador, es decir de los cuatro F-F que
debe tener el contador (uno para cada variable). Estas entradas se obtienen de la tabla de
excitacin del F-F que se use para el diseo (tabla 10), en este caso se uso el F-F J-K, por
ende las entradas son J y K.

Q Q+1 J K
0 0 0 X
0 1 1 X
1 0 X 1
1 1 X 0

Tabla 10. Tabla de excitacin F-F J-K.

Para empezar a llenar las columnas de las entradas se toma la columna Q
A
y la columna
Q
A
+1, para la primera fila, Q
A
= 0 y Q
A
+1 = 0, entonces J
A
=0 y K
A
=X. Para la segunda fila,
Q
A
= 0 y Q
A
+1 = 0, entonces J
A
=0 y K
A
=X. Para la tercer fila, Q
A
= 0 y Q
A
+1 = 0, entonces
J
A
=0 y K
A
=X. Para la cuarta fila, Q
A
= 0 y Q
A
+1 = 1, entonces J
A
=0 y K
A
=X, etc. De esa
forma se llena la tabla para cada variable, ver tabla 11.

Estados Presentes Estados Siguientes Entradas
Q
A
Q
B
Q
C
Q
D
Q
A
+1 Q
B
+1 Q
C
+1 Q
D
+1 J
A
K
A
J
B
K
B
J
C
K
C
J
D
K
D

0 0 0 0 0 0 0 1 0 X 0 X 0 X 1 X
0 0 0 1 0 0 1 1 0 X 0 X 1 X X 0
0 0 1 1 0 1 1 0 0 X 1 X X 0 X 1
0 1 1 0 1 0 0 0 1 X X 1 X 1 0 X
1 0 0 0 1 0 0 1 X 0 0 X 0 X 1 X
1 0 0 1 1 1 0 0 X 0 1 X 0 X X 1
1 1 0 0 0 0 0 0 X 1 X 1 0 X 0 X

Tabla 11. Solucin al ejemplo 6.
_________________________________________________________________________

Una vez llena la tabla hay que empezar a hallar la ecuacin de cada entrada. Para ello hay
que usar los mapas de Karnaugh, (los mapas de Karnaugh se llenan con los estados
presentes para hallar las ecuaciones de los estados siguientes), as:

Para J
A
:
Q
A
Q
B

Q
C
Q
D

00 01 11 10
00 0 X X X
01 0 X X X
11 0 X X X
10 X 1 X X

Figura 29. Mapa de Karnaugh para J
A
del ejemplo 5

Cuando en un mapa de Karnaugh no se llena en su totalidad se puede completar con X, las
cuales las podemos tomar como unos o como ceros.
Si se lee el mapa de la figura 29 queda as:
J
A
= Q
B

Para K
A
:
Q
A
Q
B

Q
C
Q
D

00 01 11 10
00 X X 1 0
01 X X X 0
_________________________________________________________________________

11 X X X X
10 X X X X

Figura 30. Mapa de Karnaugh para K
A
del ejemplo 5

K
A
= Q
B

Para J
B
:
Q
A
Q
B

Q
C
Q
D

00 01 11 10
00 0 X X X
01 0 X X 1
11 1 X X X
10 X X X 0

B
del ejemplo 5

J
B
= Q
D

Para K
B
:
Q
A
Q
B

Q
C
Q
D

00 01 11 10
00 X X 1 X
01 X X X X
11 X X X X
_________________________________________________________________________

10 X 1 X X

B
del ejemplo 5

K
B
= V
CC
(Cuando en un mapa de Karnaugh esta lleno de unos, hay que poner un uno,
asegurado esa entrada a V
CC
).

Para J
C
:
Q
A
Q
B

Q
C
Q
D

00 01 11 10
00 0 X 0 0
01 1 X X 0
11 X X X X
10 X X X X

C
del ejemplo 5

J
C
=
D A
Q Q

_________________________________________________________________________

Para K
C
:
Q
A
Q
B

Q
C
Q
D

00 01 11 10
00 X X X X
01 X X X X
11 0 X X X
10 X 1 X X

C
del ejemplo 5

K
C
= Q
B

Para J
D
:
Q
A
Q
B

Q
C
Q
D

00 01 11 10
00 1 X 0 1
01 X X X X
11 X X X X
10 X 0 X X

D
del ejemplo 5

J
D
=
B
Q

_________________________________________________________________________

Para K
D
:
Q
A
Q
B

Q
C
Q
D

00 01 11 10
00 X X X X
01 0 X X 1
11 1 X X X
10 X X X X

D
del ejemplo 5

K
D
= Q
C

Una vez halladas las ecuaciones para todas las entradas el siguiente paso es armar el
circuito del contador (Figura 37), pero antes recordar todas las ecuaciones
J
A
= Q
B
J
B
= Q
D

J
C
=
D A
Q Q J
D
=
B
Q
K
A
= Q
B
K
B
= V
CC
K
C
= Q
B
K
D
= Q
C

Figura 37. Circuito contador del ejemplo 5

_________________________________________________________________________

El paso a seguir es hacer la prueba de escritorio, es decir, utilizando la tabla de
caracterstica de los F-F J-K verificar que el circuito cumpla con el diseo, una vez hecho
esto solo queda por implementar el circuito en el protoboard.

El lector podr hacer la prueba de escritorio del anterior circuito lo mismo que de hacer ms
diseos de varios contadores, para recomendar uno, contador ascendente/descendente.

5. REGISTROS

Los registros son circuitos lgicos secuenciales, que estn ntimamente relacionados con los
contadores digitales. Los registros se utilizan principalmente para almacenar datos digitales
y, normalmente no poseen una secuencia caracterstica interna de estados como los
contadores.

_________________________________________________________________________

Los registros estn formados por un conjunto de F-F, y son muy importantes en las
aplicaciones que precisan almacenar y transferir datos dentro de un sistema digital. En
general, un registro se utiliza nicamente para almacenar y desplazar datos (1s y 0s), que
introduce en l una fuente externa.

Un registro es un circuito digital con dos funciones bsicas: almacenamiento de datos y el
movimiento de datos.
La capacidad de almacenamiento de un registro le convierte en un tipo importante de
dispositivo de memoria. Esta capacidad de un registro es el nmero total de bits (1s y 0s) de
un dato digital que puede contener. Cada etapa (F-F) de un registro representa un bit de su
capacidad de almacenamiento; por tanto, el nmero de etapas de un registro determina su
capacidad de almacenamiento. Hay registros de 4 bits, 8 bits, 16 bits, 32 bits, etc. En la
figura 38 se muestran los algunos ejemplos. Hay casos de registros que tienen tamaos de
10 bits, 14 bits, esto depende de la aplicacin y de la cantidad de bits que tienen que
almacenar.
Bit3 Bit2 Bit1 Bit0
Registro de 4 bits

Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0
Registro de 8 bits

Figura 38. Ejemplos de registros de 4bits y 8 bits.

La capacidad de desplazamiento de un registro permite el movimiento de los datos de una
etapa a otra dentro del registro, o la entrada o salida del mismo, en funcin de los impulsos
_________________________________________________________________________

de reloj que se apliquen. En la figura 39A y 39B se ilustra la forma en que se pueden mover
los datos en los registros. El bloque representa un registro de 4 bits y las flechas indican la
direccin en que se mueven los datos.

Entrada de datos Salida de datos

Entrada serie/salida serie con desplazamiento a la derecha

Salida de datos Entrada de datos

Entrada serie/salida serie con desplazamiento a la izquierda

Entrada de datos

+ + + +

Salida de datos

Entrada paralelo/salida serie

Entrada de datos

+ + + +

Salida de datos

Entrada serie/salida paralelo

Figura 39A. Movimiento bsico de los registros

Entrada de datos

+ + + +

+ + + +

+ + + +

Salida de datos

_________________________________________________________________________

Entrada paralelo/salida paralelo

Rotacin a la derecha

Rotacin a la Izquierda

Figura 39B. Movimiento bsico de los registros.

En el 74HC164 es un ejemplo de un registro de desplazamiento, que funciona con entrada
serie/salida paralelo.

El 74HC165 es un ejemplo de un registro de desplazamiento, que funciona con entrada
paralelo y salida serie, tambin puede funcionar con entrada y salida serie.

El 74HC195 puede utilizarse para trabajar con entrada y salida paralelo. Dado que tambien
dispone de una entrada serie, se puede emplear para trabajar con entrada y salida serie, o
entrada serie y salida paralelo. Puede usarse para funcionar con entrada paralelo y salida
serie.

6. MEMORIAS
_________________________________________________________________________

La unidad mnima de almacenamiento es el bit, 4 bits forman un nibble, 8bit forman 1 byte,
y una palabra esta compuesta por 1 byte o mas.
La memoria es la parte de un sistema que almacena que almacena datos binarios en grandes
cantidades. Las memorias estn formadas por matrices de elementos almacenamiento (F-F
o condensadores).

La unidad mnima de almacenamiento es una celda la cual puede almacenar 1 bit (1 o 0).
Una matriz esta construida con varias celdas. En la figura 40 se muestra varios ejemplos de
matrices.

1 1 1
2 2 2
3 3 3
4 4

5 5
6 6 62
7 7 63
8 8 64
1 2 3 4 5 6 7 8 1 2 3 4 1

Matriz 8x8 Matriz 8x4 Matriz 64x1

Figura 40. Diferentes tamaos de matrices.

Una memoria se identifica por el nmero de palabras que puede almacenar, multiplicado
por el tamao de la palabra.
La forma como escribe es MxN (figura 41).
Siendo: M el nmero de palabras.
_________________________________________________________________________

N el tamao de la palabra.

Nmero de la palabras

Tamao de la
palabra

Figura 41. Tamao de una Memoria.

Si se tiene una matriz de 8x8 = 64 bits, o una memoria de 8 bytes (figura 40A).
Si se tiene una matriz de 8x4 = 32 bits, o una memoria de 8 nibbles (figura 40B).
Si se tiene una matriz de 64x1, o una memoria de 64 bits.
Entonces una memoria de 16K x 8, almacenar 16384 palabras de 8 bits o tambin se pude
decir que contiene 131.072 bits, que es igual a 2
14
= 16.384 bytes = 16 K.

En una memoria se pueden hacer dos procesos los cuales son escritura y lectura. Cuando se
escribe en una memoria es colocar los datos es una posicin especifica de la memoria.
Cuando se lee una memoria es extraer los datos de una direccin especfica de la memoria.
El direccionamiento hace parte del proceso de escritura y de lectura y es seleccionar la
direccin especfica de memoria donde se quiere escribir o leer. La decodificacin de la
posicin de memoria a la cual se quiere acceder la decodifica un circuito especial el cual es
llamado decodificador de direcciones, ver figura 42.

_________________________________________________________________________

6.1 ESCRITURA. Para el proceso de escritura hay que seguir tres pasos fundamentales,
los cuales son: (ver figura 42).
1. Se coloca la direccin del dato que se quiere escribir en el bus de direcciones, el
decodificador se encarga de decodificar esa posicin.
2. Se coloca el dato se quiere escribir en el bus de datos.
3. Se da la orden de escribir.

Decodificador
de
Direcciones

Matriz

Lectura Escritura

Figura 42. Proceso de escritura y de lectura de una memoria.

6.2 LECTURA. Para el proceso de lectura hay que seguir tres pasos fundamentales, los
cuales son: (ver figura 42).
1. Se coloca la direccin del dato que se quiere leer en el bus de direcciones, el
decodificador se encarga de decodificar esa posicin.
2. Se da la orden de lectura.
3. Una copia del dato que hay en la direccin seleccionada la memoria lo coloca en el
bus de datos.

Bus de Datos
Bus de
direcciones
_________________________________________________________________________

6.3 BUS DE DATOS. El bus datos es el que permite ingresar o sacar la informacin que
va hacer escrita o leda en una memora. Este bus es bidireccional, es decir sale y ingresa a
la memoria. Fsicamente son una serie de cables o pistas (en las tarjetas). El tamao de este
bus puede ser de 8 bits, 16 bits, 32bits, etc., dependiendo el tamao de la palabra.

6.4 BUS DE DIRECCIONES. El bus direcciones es quien tiene la informacin de la
direccin del dato que se desea leer o escribir en la memoria. Este bus es unidireccional, es
decir llega a la memoria. Fsicamente son una serie de cables o pistas (en las tarjetas). El
tamao de este bus varia segn el tamao de la memoria, por ejemplo para direccionar una
memoria de 1 Kbytes, son necesarias 10 lneas, es decir, 2
10
= 1024 bytes.

Hay dos grupos fundamentales de memorias las cuales son las memorias RAM y memorias
ROM. A continuacin se explicara cada una de ellas.

RAM. (Random Access Memory) Memoria de acceso aleatorio. Este tipo de
memorias tarde el mimo tiempo en acceder a cualquier posicin de memoria. Estas
memorias se pueden seleccionar en modo de escritura o en el modo de lectura, es decir, se
le puede leer o escribir. Esta memoria es voltil, en otras palabras, pierde sus datos al
desconectarse la alimentacin.

ROM (Read Only Memory) Memoria de solo lectura. Este tipo de memorias
almacena los datos de forma permanente o semipermanente. Estas memorias solo tienen la
_________________________________________________________________________

opcin de ser ledas (aun hay algunas se les pude escribir, mas adelante se hablara de ellas).
Estas memorias son no voltil, es decir, as se les quite la alimentacin conservaran los
datos.

6.5 FAMILIAS DE LA RAM. Esta memoria se divide en dos grandes grupos: SRAM y
DRAM.

6.5.1 SRAM. RAM esttica. Este tipo de memoria esta construida con Flip-Flips, por ende,
almacena los datos hasta que se desconecte.

6.5.2 DRAM. RAM dinmica. Este tipo de memoria esta construida con condensadores,
por ende, no almacena los datos por mucho tiempo, por tanto hay que refrescarla
peridicamente, para ello necesita un circuito adicional que lo haga.

Los dos tipos de memoria pierden los datos al desconectar la alimentacin. Si se hace una
comparacin entre las dos:

SRAM DRAM
- Se puede Leer ms rpido.
- Mayor tamao
- Se pude leer rpido.
- Menor tamao.

En la figura 43 se muestra la familia de memorias RAM.

RAM

_________________________________________________________________________

SRAM DRAM

ASRAM
Asncrona
SBRAM
Rfaga
Sncrona
FPM-DRAM
Modo pagina
rpido
EDO-DRAM
Salida de datos
extendida
EDO-DRAM
En rfaga
BEDO-RAM
SDRAM
Sncrona

Figura 43. Familia de memorias RAM.
A continuacin se explicara brevemente cada una de ellas.

ASRAM. Es aquella que su funcionamiento no esta sincronizado con el reloj del sistema.

SBRAM. Esta conetada con el reloj del sistema. Es ms rpida por tener un circuito que le
permite obtener los cuatro siguientes datos, este mtodo es llamado de rfaga.

MEMORIA CACH. La memoria cach es una aplicaciones de las SRAM. Es una
memoria de alta velocidad. La utilizan para guardar los datos o las instrucciones mas
recientes. Ha dos niveles de esta memoria.
Cach L1. Cach de nivel 1. Esta integrada en el mismo microprocesador. Su capacidad de
almacenamiento es muy limitada. Es conocida como cach primaria.
Cach L2. Cach nivel 2. Son integrados externos al microprocesador. Esta tiene mayor
capacidad que las del nivel 1. Es conocida como cach secundaria.
En la figura 44 se muestra las dos clases de memorias cach.
_________________________________________________________________________

Figura 44. Diagrama de bloques donde se observa memoria cach L1 y L2.
FPM-RAM. Se basa en la posibilidad de que las siguientes direcciones de memoria s las
que haya que acceder se encuentre en la misma fila (en la misma pagina). De esta forma la
memoria es ms rpida.

EDO-RAM. Es una memoria con salida de datos extendida. Es muy similar a la FPM-
DRAM. Es ms rpida.

BEDO-RAM. Con salida de datos extendida en rfaga. Es una EDO-DRAM en rfaga.

SD-RAM. La operacin de la memoria esta sincronizada con el reloj del sistema, es mismo
del microprocesador. Opera como SBRAM.

6.6 FAMILIAS DE LA ROM. En la figura 45 se muestra la familia de memorias ROM.

Cach L1
Micro-
procesador
Memoria Principal
(DRAM) Cach L2
(SRAM)
Bus de Direcciones
Bus de Datos
_________________________________________________________________________

ROM

ROM de
mscara

ROM
Programable
PROM

PROM
Borrable
EPROM
EPROM
Mediante
Ultravioleta
UV EPROM
PROM
Borrable
Elctricamente
EEPROM

Figura 45. Familia de memorias RAM.

A continuacin se explicara brevemente cada una de ellas.

ROM de mscara. Se denomina ROM. Es programada en el proceso de fabricacin. Por
ende, esta programacin no se pude cambiar. Esta memoria almacena funciones bsicas.

PROM. Utiliza algn mecanismo para almacenar bits. Donde un hilo de memoria se funde
para almacenar 0s o 1s. El proceso de grabacin es irreversible. Una vez programada no se
le pude cambiar este. Los hilos se introducen en el proceso de fabricacin.
Cuando se programa la memoria los hilos fusibles se rompen para almacenar 0 (con una
corriente lo suficientemente grande para fundirlo), y no se rompen para almacenar 1. Hay
tres tipos de tecnologas de fisibles que son:
- Conexin de metal.
- Conexin de silicio.
- Uniones pn.
_________________________________________________________________________

EPROM. Una memoria EPROM es una PROM borrable. Es necesario borrar el programa
existente para volver a programarla.

UV EPROM. Para borrarla es necesario exponerla a rayos ultravioleta de alta intensidad.
El tiempo de exposicin es de varios minutos, dependiendo el tamao del programa que
tenga, a mayor programa ms tiempo.

EEPROM. Programable y borrable elctricamente. Se pude reprogramar dentro del propio
circuito final.

FLASH. Es la memoria ideal. Tiene alta capacidad de almacenamiento. Es no voltil. Se
pude leer y escribir en el circuito que este implementada. Es rpida, adems es econmica.
Este tipo de memoria cumple contadas estas caractersticas. Es muy utilizada en los
computadores porttiles.

_________________________________________________________________________

7. SISTEMA MICROPROCESADO

7.1 MICROPROCESADOR. Es un circuito integrado que contiene un nmero
determinado de registros para almacenar datos, respuestas de operaciones, etc. Dispositivos
como la ALU (Unidad Aritmtico Lgica), capaz de realizar operaciones matemticas
(suma, resta, multiplicacin, divisin), operaciones lgicas AND, OR, NOT. Dispositivos de
direccionamiento que son registros de direcciones. La unidad de control regula el
_________________________________________________________________________

procesamiento de datos para generar seales de tiempo y de compuertas. Las seales de las
compuertas activan los circuitos apropiados, y las seales de tiempo sincronizan la
operacin. El contador de programa es un dispositivo que regula las instrucciones por
cumplir. El acumulador es el que lleva el resultado de las operaciones que se realizan. Bus
de datos y bus de direcciones los cuales interconectan los dispositivos anteriormente
mencionados; el bus datos es el que transporta los datos que entran y salen del
microprocesador, por lo general es de 8 bits, el bus de direcciones es el encargado de
direccionar los dispositivos de memoria.

El funcionamiento a grandes rasgos de la Figura 46 es as: el contador de programa inicia la
secuencia completa de operaciones y se reactiva antes de utilizarse. Por tanto el contador de
programa esta en 00
H
cuando se inicia el proceso. Esta cuenta se transfiere a un registro de
direcciones, y la salida del registro va al bus de direcciones. As, 00
H
es la primera
direccin cuando se accesa la RAM. La primera instruccin del usuario se encuentra en la
localidad 00
H
, y esta palabra se transfiere desde la RAM a travs del bus de datos. Luego, el
registro de datos transfiere esta palabra a un decodificador de instrucciones que es parte de
la unidad de control que interpreta la palabra. Despus, la unidad de control genera seales
de control para el desarrollo de las instrucciones, tales como suma, resta o transferencia de
datos. Las seales de control se transmiten por el bus de control y la informacin se
transfiere por el bus de datos.
Cuando se codifica una instruccin, el contador de programa se incrementa a 01
H
.
Normalmente, la localidad 01
H
contiene datos pertenecientes a la localidad de instruccin
_________________________________________________________________________

en 00
H
. En cuanto el bus de direcciones se habilita nuevamente, el dato en la localidad 01
H

se transfiere de la RAM al registro de datos. Luego las seales de control apropiadas
transfieren el contenido del registro de datos al acumulador. Cuando el contador de
programa pasa a 02
H
se obtiene la siguiente instruccin, el proceso contina, una localidad
a la vez, hasta que se obtiene el resultado que se desea.

Figura 46. Esquema de un Microprocesador.

_________________________________________________________________________

7.2 DISPOSITIVOS PERIFRICOS. Sin importar cual sea la aplicacin; la entrada
para la computadora se obtiene del mundo exterior. Los dispositivos perifricos son las vas
entre la computadora y el mundo exterior.

Estos dispositivos son los encargados de entrar y/o sacar datos del exterior al
microprocesador. Los datos pueden ser digitales o anlogos.

Sin ellos en realidad no se podra controlar ningn dispositivo o ningn proceso.
Entre los circuitos perifricos se encuentran: puertos de entrada/salida (in/out, I/O),
temporizadores, conversores anlogo a digital, contadores, etc.

7.3 SISTEMAS MICRO-PROCESADOS. Con los anteriores dispositivos vistos se
puede realizar un sistema Micro-Procesado, el cual va a cumplir una o varias tareas
especificas.

Los elementos que se requieren un sistema Micro-Procesado son: Un microprocesador, una
memoria RAM, una memoria ROM, un puerto de I/O y un reloj. A medida que la tarea lo
requiera se le pueden acondicionar otros perifricos o ms memoria.
La forma como se conecta un sistema Micro-Procesado es la que se ve en la Figura 47. En
la cual se ve los elementos ms importantes que contiene dicho sistema.

_________________________________________________________________________

7.3.1 Desventajas. Como el sistema Micro-Procesado cada circuito perifrico es un
integrado, por ende se tiene:

Gran tamao.
Bastante consumo de corriente.
Pocos puertos.

Figura 47. Diagrama de bloques de un sistema microprocesado.
_________________________________________________________________________

Tutorial Digitales

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Tutorial Digitales

Uploaded by

Copyright:

Available Formats

_________________________________________________________________________

Diseos NEFEPEQUIN 01/04/2013

You might also like