Module ASR1 - Architecture Universit Paul Sabatier

65
Les Mmoires
Assemblage de Transistors et condensateurs
Circuit dcodeur dadresse
Exploites pour construire les
registres du processeur,
la mmoire centrale,
les ports dEntres / Sorties (Unit dEchange)
BUS INTERCONNEXION
PROC PROC
UNITE
ECHANGE
UNITE
ECHANGE
UNITE
ECHANGE
UNITE
ECHANGE
MEMOIRE
CENTRALE
MEMOIRE
CENTRALE
UNITE
ECHANGE
UNITE
ECHANGE
Module ASR1 - Architecture Universit Paul Sabatier
66
Les Mmoires
DONNEES
Dcodeur
adresses
Adresse
READ / WRITE
Sur dtection dune adresse en entre le dcodeur slectionne le
mot mmoire
Si signal Read alors restitution du mot mmoire en sortie
Si signal Writealors modification du mot mmoire
Module ASR1 - Architecture Universit Paul Sabatier
67
Classification des mmoires
MEMOIRES
MORTES VIVES
STATIQUES DYNAMIQUES
ASYNCHRONE SYNCHRONE
ROM
EEPROM
PROM
EPROM
FLASH ROM
SRAM
FPM
EDO
SDRAM
DDR-SDRAM
RAMBUS
VCM-RAM
Module ASR1 - Architecture Universit Paul Sabatier
68
Caractristiques des mmoires

Mmoires mortes
Mmoires mortes
Mmoires conservant linformation en labsence
dalimentation lectrique (ROM,PROM)
Effaables par rayons UV (EPROM) ou par un niveau
lectrique (EEPROM)
Flash ROM mmoire rcente de type EEPROM mais de
dimension rduite
ROM BIOS mmoire contenant le programme damorce
dun systme :
Le programme de chargement est contenu dans une mmoire
FLASH,
Les paramtres systme (type de disque.) sont maintenus dans une
NVRAM (non volativeRAM) alimente par une batterie au Lithium
Module ASR1 - Architecture Universit Paul Sabatier
69
Caractristiques des mmoires

Mmoires vives (
Mmoires vives (
Random
Random
Access
Access
Memory
Memory
)
)
Mmoires ne conservant pas linformation en labsence
dalimentation lectrique
Static Static RAM RAMne ncessitent pas de rafraichissement (conserve
linformation pendant plusieurs heures)
Dynamic Dynamic RAM RAMncessitent un rafraichissement de
linformation plusieurs fois par seconde
Mmoire asynchrone Mmoire asynchrone : le processeur ne peut pas engager un
nouvel accs tant que laccs prcdent nest pas achev
Mmoire synchrone Mmoire synchrone : le processeur peut engager des accs
conscutifs mme si laccs prcdent nest pas achev
Module ASR1 - Architecture Universit Paul Sabatier
70
Caractristiques des mmoires
Exemples de mmoire asynchrones
FPM Fast Page Mode (80486, Pentium)
EDO ExtendedData Out (Pentium MMX, K6,K6-2)
BEDO Burst EDO (rivalise par la SDRAM)
Exemples de mmoires synchrones
SDRAM (SynchronousDRAM - 66,100,133 Mhz)
SGRAM (SDRAM cartes graphiques)
DDR SDRAM (Double Data Rate .)
FCRAM (Fast Cycle .)
Rambus: technologie mmoire propritaire Intel 1999
VCMRAM (Virtual Channel Memory) NEC 1999
Module ASR1 - Architecture Universit Paul Sabatier
71
Caractristiques Mmoires
Largeur des mots
8 bits, 16 bits, 32 bits, 64 bits
Conditionnement
SIMM : Single InlineMemoryModule
DIMM : Dual InlineMemoryModule
Contrle derreur
ECC non ECC ajout dun contrle de parit sur les octets mmoire
Tension lectrique
5V , 3V
Capacit mmoire
Mmoire cache processeur L1 et L2 en Ko,
Mmoire centrale SDRAM en Mo voire Go,
Mmoire virtuelle adressable par le proc To
Module ASR1 - Architecture Universit Paul Sabatier
72
Exemples de mmoires
Mmoire SIMM 30 broches
16 bits (80486 Pentium)
Mmoire SIMM 72 broches
32 bits (Pentium)
Mmoire DIMM 168 broches
64 bits (Pentium MMX, P2, P3, P4)
Module ASR1 - Architecture Universit Paul Sabatier
73
Les bus dinterconnexion
BUS INTERCONNEXION
PROC
MEMOIRE
CENTRALE
UNITE
ECHANGE
UNITE
ECHANGE
UNITE
ECHANGE
BUS INTERCONNEXION
PROC PROC
MEMOIRE
CENTRALE
MEMOIRE
CENTRALE
UNITE
ECHANGE
UNITE
ECHANGE
UNITE
ECHANGE
UNITE
ECHANGE
UNITE
ECHANGE
UNITE
ECHANGE
Architecture classique
BUS ADRESSES BUS ADRESSES
Slection (adressage) des mots de
la mmoire centrale
BUS DONNEES BUS DONNEES
Transporte les donnes lire ou
crire en MC, mais galement
dans les ports dE/S associs aux
units dchange
BUS COMMANDES BUS COMMANDES
Alimentation des composants
Signaux horloge, Read/Write,
Signaux Chip Select, Interruption
.
Module ASR1 - Architecture Universit Paul Sabatier
74
Caractristiques des BUS
Largeur bus dadresse Largeur bus dadresse
conditionne lespace mmoire adressable
Largeur bus de donnes Largeur bus de donnes
conditionne le nombre daccs ncessaire pour transporter une data
dun endroit lautre
Vitesse dhorloge Vitesse dhorloge
dterminer le dbit offert aux units
Muliplex Muliplex ou non ou non
Les mmes lignes physiques sont utilises pour transporter des
informations diffrentes
Hot Swap Hot Swap
Supporte le raccordement de nouveaux priphriques sans que la
machine soit arrte
Plug Plug & & Play Play
Assure la reconnaissance des units dchanges sans devoir
configurer manuellement les adresses dE/S et dinterruption
Module ASR1 - Architecture Universit Paul Sabatier
75
Les BUS des architectures PC

ISA
ISA Industry Industry Standard Architecture Standard Architecture

EISA
EISA Extended Extended Industry Industry Standard Architecture Standard Architecture

MCA
MCA Multi Channel Architecture Multi Channel Architecture

VLB
VLB V Video ideo E Electronics lectronics S Standard tandard A Association ssociation L Local ocal B Bus us

PCI
PCI Peripheral Peripheral Connect Connect Interconnection Interconnection

AGP
AGP Accelerated Accelerated Graphics Graphics Port Port

USB
USB Universal Universal Serial Bus Serial Bus

FireWire
FireWire (Apple) (Apple)
ou IEEE 1394 ou
ou IEEE 1394 ou
i
i
-
-
link
link (Sony) (Sony)

Bus
Bus
PC
PC
-
-
card
card
(
(interface PCMCIA interface PCMCIA
)
)
Objectif : Rpondre aux volutions des architectures : Rpondre aux volutions des architectures
tout en tenant compte de lexistant tout en tenant compte de lexistant
Module ASR1 - Architecture Universit Paul Sabatier
76
BUS ISA
BUS ISA

Dvelopp pour les PC d'

Dvelopp pour les PC d'
IBM
IBM

Bus de donnes :
Bus de donnes :
8 bits pour les IBM PC 8086 8 bits pour les IBM PC 8086
16 bits en 1984 IBM AT 80286 16 bits en 1984 IBM AT 80286

Bus dadresses :
Bus dadresses :
16 Mo de mmoire 16 Mo de mmoire

Frquence 8 Mhz
Frquence 8 Mhz

Bande passante 5,3 Mo /s

Bande passante 5,3 Mo /s

15 interruptions (sans partage)

15 interruptions (sans partage)

7 canaux DMA
7 canaux DMA

un matre unique du bus

un matre unique du bus
Module ASR1 - Architecture Universit Paul Sabatier
77
BUS EISA
BUS EISA
Date 1988 Date 1988
extension 32 bits du bus ISA pour extension 32 bits du bus ISA pour
processeurs de type 386 et 486. processeurs de type 386 et 486.
Bus de donnes 32 bits Bus de donnes 32 bits
Bus dadresses supportant 4 Go de MC Bus dadresses supportant 4 Go de MC
Frquence 8 Mhz (max 10 Mhz) Frquence 8 Mhz (max 10 Mhz)
un taux de transfert de 33 Mo/sec un taux de transfert de 33 Mo/sec
supporte plusieurs matres du bus supporte plusieurs matres du bus
configuration automatique des cartes configuration automatique des cartes
Possibilit de partage des lignes d Possibilit de partage des lignes dIRQ IRQ
entre cartes entre cartes
Module ASR1 - Architecture Universit Paul Sabatier
78
BUS PCI
BUS PCI
Date 1993 Date 1993
dvelopp par Intel avec le soutient de IBM, dvelopp par Intel avec le soutient de IBM,
NEC et Compaq NEC et Compaq
Bus de donnes 32 bits ( nouvelle version 64 Bus de donnes 32 bits ( nouvelle version 64
bits dveloppe) bits dveloppe)
Bus dadresses 32 bits Bus dadresses 32 bits
Bus adresses et donnes multiplexes Bus adresses et donnes multiplexes
Bus synchrone (le proc peut continuer Bus synchrone (le proc peut continuer
travailler pendant que le bus PCI effectue son travailler pendant que le bus PCI effectue son
travail) travail)
Frquence 33 Mhz (nouvelle version 66 Mhz) Frquence 33 Mhz (nouvelle version 66 Mhz)
Bande passante 132 Mo / seconde ( nouvelle Bande passante 132 Mo / seconde ( nouvelle
version 264 Mo /sec) version 264 Mo /sec)
Configuration automatique des composants Configuration automatique des composants
Plug Plug & & Play Play
Module ASR1 - Architecture Universit Paul Sabatier
79
BUS AGP
BUS AGP
Date 1997 Date 1997
Bas sur le PCI version 2 (64 bits) Bas sur le PCI version 2 (64 bits)
Bus de donnes 32 bits Bus de donnes 32 bits
Bus dadresses 32 bits Bus dadresses 32 bits
Bus adresses et donnes multiplexes Bus adresses et donnes multiplexes
Possibilit de grer des accs direct la Possibilit de grer des accs direct la
mmoire centrale sans passer par le mmoire centrale sans passer par le
processeur processeur
Frquence de 66 Mhz avec exploitation des Frquence de 66 Mhz avec exploitation des
fronts montant et descendant fronts montant et descendant
Bande passante : Bande passante :
264 Mo / seconde AGP 1x 264 Mo / seconde AGP 1x
528 Mo / seconde AGP 2x 528 Mo / seconde AGP 2x
1056 Mo / seconde AGP 4x 1056 Mo / seconde AGP 4x
Module ASR1 - Architecture Universit Paul Sabatier
80
BUS USB
BUS USB
spcification USB publie en 1996 spcification USB publie en 1996
consortium Compaq, Digital, IBM, Intel, Microsoft, NEC, et consortium Compaq, Digital, IBM, Intel, Microsoft, NEC, et
Northern Northern Telecom Telecom
interface permettant thoriquement la connexion de 127 interface permettant thoriquement la connexion de 127
priphriques en chane, priphriques en chane,
taux de transfert de 12 Mbits/s soit environ 1,5 Mo/sec taux de transfert de 12 Mbits/s soit environ 1,5 Mo/sec
auto auto- -identification identification des priphriques par le systme des priphriques par le systme
Hot Hot Plug Plug : possibilit de brancher et dbrancher ceux : possibilit de brancher et dbrancher ceux- -ci ci
chaud chaud
Exploit pour le raccordement de : Exploit pour le raccordement de :
claviers, souris, imprimantes, claviers, souris, imprimantes,
appareils photo numriques, appareils photo numriques,
manettes de jeu, etc. manettes de jeu, etc.
Version USB 2.0 en phase de dveloppement et permettra de Version USB 2.0 en phase de dveloppement et permettra de
multiplier les performances de l' multiplier les performances de l'USB USB par 40, tout en assurant par 40, tout en assurant
la compatibilit avec la norme USB 1.1 actuelle. la compatibilit avec la norme USB 1.1 actuelle.
Depuis 1996, tous les ordinateurs sont quips en standard de Depuis 1996, tous les ordinateurs sont quips en standard de
ports USB ports USB
Module ASR1 - Architecture Universit Paul Sabatier
81
BUS FIREWIRE
BUS FIREWIRE

IEEE 1394
IEEE 1394
Dvelopp en 1995 en collaboration IEEE & Apple
Bus numrique haut dbit (jusqu' 400 MBits/s),
Connexion de 63 priphriques en chane.
Plug& Playet Hot-Plug
Destin la connexion de priphriques gros
consommateurs de bande passanter :
camras et camescopesnumriques,
synthtiseurs audio,
lecteurs de disques haut dbit,
scanners et imprimantes d'imagerie professionnelle, etc.
Connecteurs IEEE 1394
6-pins ( 2 paires pour le transfert des data +1 paire
alimentation )
4-pins ( 2 paires pour les data, pas de paire dalimentation)
Module ASR1 - Architecture Universit Paul Sabatier
82
Comprendre lvolution de larchitecture
Comprendre lvolution de larchitecture
des cartes mres des PC
des cartes mres des PC
Premire gnration Premire gnration

Exploitation du bus
Exploitation du bus
ISA pour assurer
ISA pour assurer
linterconnexion des
linterconnexion des
diffrents lments
diffrents lments
Module ASR1 - Architecture Universit Paul Sabatier
83
Comprendre lvolution de larchitecture
Comprendre lvolution de larchitecture
des cartes mres des PC
des cartes mres des PC
Deuxime gnration Deuxime gnration
Exploitation des bus ISA et Exploitation des bus ISA et
VLB pour amliorer VLB pour amliorer
la gestion des affichages la gestion des affichages
en mode graphique en mode graphique
Module ASR1 - Architecture Universit Paul Sabatier
84
Comprendre lvolution de larchitecture
Comprendre lvolution de larchitecture
des cartes mres des PC
des cartes mres des PC
Troisime gnration Troisime gnration

Exploitation du bus
Exploitation du bus
ISA et du bus PCI
ISA et du bus PCI
mme pour assurer la
mme pour assurer la
gestion des affichages
gestion des affichages
Module ASR1 - Architecture Universit Paul Sabatier
85
Comprendre lvolution de larchitecture
Comprendre lvolution de larchitecture
des cartes mres des PC
des cartes mres des PC
Quatrime gnration Quatrime gnration

Exploitation de
Exploitation de
plusieurs bus pour
plusieurs bus pour
linterconnexion des
linterconnexion des
diffrents lments
diffrents lments
Module ASR1 - Architecture Universit Paul Sabatier
86
Comprendre le rle dun chipset
Comprendre le rle dun chipset

Gre les accs et les transferts dinformation entre

Gre les accs et les transferts dinformation entre
quipements en sappuyant sur les bus existants
quipements en sappuyant sur les bus existants
MODEM MODEM
North North
Bridge Bridge
North North
Bridge Bridge
PROC PROC
bus proc bus proc
400 400 Mz Mz
MC MC
PC133 PC133
AGP 1x 2x 4x AGP 1x 2x 4x
South South
Bridge Bridge
Slots PCI Slots PCI
33 Mhz 33 Mhz
32 bit 32 bit
USB USB
CODEC CODEC
AUDIO AUDIO
LAN LAN
IR IR
Floppy Floppy
Parallle Parallle
UDMA /ATA UDMA /ATA
33/66/100 33/66/100