SPRAWOZDANIE LABORATORIUM PODSTAW TEORII OBWODW

Numer dwiczenia: 4 Temat dwiczenia: Badanie stanw nieustalonych Data wykonania: 23.10.2013r 1. Cel dwiczenia Celem naszego dwiczenia byo zapoznanie si ze zjawiskiem stanw nieustalonych w obwodach RC oraz obserwacja zmiany napicia na kondensatorze w funkcji czasu. 2. Wstp teoretyczny Stan nieustalony jest to stan obwodu zwizany z wartociami napid i prdw, ktry wystpuje miedzy dwoma stanami ustalonymi. Stanem ustalonym nazywamynazywamy stan obwodu elektrycznego , w ktrym wszystkie napicia i prdy w obwodzie zmieniaj si okresowo lub maj sta. Stan nieustalony moe powstad pod wpywem zmiany konfiguracji obwodu, zmiany parametrw elementw wchodzcych w jego skad lub zmiany wielkoci wymuszajcych. Wielkoci charatkeryzujc stan nie ustalony jest staa czasowa . Dla obwodu skadajcego si z rezystora i kondensatora jest to =R * C. Staa czasowa jest to wielkod ktra okrela czas przejcia ukadu do stanu ustalonego. Im wiksza jest wartod staj czasowej tym stan nieustalony trwa duej. Tak wic wpywajc na opornod rezystora i pojemnod kondensatora wpywamy na czas adowania i rozadowywania. Stan nieustalony trwa zazwyczaj w granicach 3 do 5 staych czasowych. Dla kadej cewki speniony jest warunek cigoci prdu, a dla kadego kondensatora warunek cigoci napicia, tzn. wartoci te nie mog nigdy ulec skokowej zmianie. Jeli zatem stan przejciowy zaczyna si w chwili t = 0, to
i L 0 i L 0 , u C 0 u C 0

Rozwarzajc ukad szeregowy rezystora i kondensatora naley te wspomnied jak element pojemnociowy zachowuje si w obwodzie prdu stago. Ot kondensator w obwodzie takim po naadowaniu stanowi przerwe w obwodzie ( nie przewodzi prdu). Do czasu naadowania wystpuje stan nieustalony i prd w stanie tym pynie.
Przebiegi napicia i prdu kondensatora zostay pokazane na poniszym rysunku. Na wykresie zostaa graficznie przedstawiona staa czasowa . Z wykresu winka take fakt i prd kondensatora moe ulec skokowej zmianie.

adowanie kondensatora

Roza dowywanie kondensatora

3. Przebieg dwiczenia wiczenie zaczelimy od zmontowania ukadu elektrycznego zoonego z zasilacza, rezystora, kondensatora dekadowego oraz oscyloskopa. Ukad ten przedstawia poniszy schemat: R

Uza C
CH1

Po wczeniu zasilacza kondensator si adowa, po czym robilimy przerwe w obwodzie. Kondensator si rozadowywa co moglimy obserwowad na ekranie oscyloskopu. Na jedn o oscyloskopa podawane byo napicie na kondensatorze natomias na drug o generator podstawy czasu. Po dokonaniu przerwy w obwodzie napicie na kondensatorze malao . Naszym zadaniem by pomiar czasu penego rozadowania kondensatora przy rnych wartociach pojemnoci C.

4.Wyniki
Pojemnod Kondensatora C *F+ 1,15 1,10 1,05 1,00 0,95 0,90 0,85 0,80 0,75 0,70 0,65 0,60 0,55 0,50 0,45 0,40 0,35 0,30 0,25 0,20 0,15 0,10 0,5 5.Wnioski Podczas dwiczenia badalimy stany nieustalone w obwodzie RC. Po podczeniu zasilania do ukadu, kondensator poprzez adowanie (stan nie ustalony) przechodzi do stanu ustalonego naadowania, w ktrym wartod napicia na kondensatorze bya staa. Drugi stan nie ustalonym wystpowa podczas rozadowywania kondensatora gdzie napicie stopniowo malao, a do zera kiedy to ukad osiga stan ustalony. Na podstawie zdjtych pomiarw i wykonanego wykresu moemy stwierdzid, e zmiana pojemnoci kondensatora wpywa w sposb proporcjonalny na jego czas rozadowywania, a wic na sta czasow. Podczas Czas rozadowywanie *s+ Staa czasowa T=RC [ms] Dla adowania ukadu R=1k 1,15 1,10 1,05 1,00 0,95 0,90 0,85 0,80 0,75 0,70 0,65 0,60 0,55 0,50 0,45 0,40 0,35 0,30 0,25 0,20 0,15 0,10 0,05

1,2 1,0 0,9 0,8 0,76 0,7 0,66 0,62 0,58 0,5 0,44 0,4 0,4 0,36 0,32 0,28 0,24 0,20 0,20 0,16 0,12 0,08 0,04

przeprowadzonego badania zauwaylimy rwnie, e czas adowania by znacznie krtszy ni czas rozadowywania. Pozwala nam to stwierdzid, e staa czasowa podczas rozadowywania bya wiksza ni podczas adowania. Mona z tego wywnioskowad wic, e rezystancja ukadu podczas rozadowywania ( rezystancja oscyloskopu ) jest znacznie wiksza ni opornod ukadu podczas adowania.