INFORME N3 REGISTROS

1. Implementar el registro SISO mostrado en la Figura 5. Analice su funcionamiento,

desarrolle la tabla de estados y construir el diagrama de estados; considerando el dato
DATA: 1011. (Sugerencia Usar IC 74LS74)

2. Implementar el registro SIPO de la Figura 7, analice su funcionamiento, desarrolle su
tabla de estados y graficar su diagrama de tiempo; considerando el dato: 1101.
(Sugerencia: Usar IC 74LS74)
3. Implementar el registro de almacenamiento asncrono de 4 bits, mostrado en la Figura 9;
analice su funcionamiento entregando datos de 4 bits, comprobando su transferencia a las
salidas del registro.(Sugerencia Usar IC 74LS75)


Cuando al enable del circuito esta en 1 habilita a todas las entradas y al ingresar
los datos en cualquiera de ellas de observa que en la salida el mismo valor ingresado como
se puede observar en la tabla mostrada. Esto ocurre en cualquiera de las de los latch tipo
D del circuito mostrado en las entradas D1, D2, D3, D4 y sus salidas respectivas Q1, Q2,
Q3, Q4.
Cuando el enable esta en 0 queda registrada el numero y cualquier otra accin no altera
nada
TABLA DE ESTADOS






D0
2
Q0
16
Q0
1
D1
3
Q1
15
Q1
14
D2
6
Q2
10
Q2
11
D3
7
Q3
9
Q3
8
E0/1
13
E2/3
4
U2
74LS75
D1
D2
D3
D4
0
0
0
0
1
ENTRADAS SALIDAS
D ENABLE Q

0 1 0 1
1 1 1 0
X O

DIAGRAMA DE ESTADOS:



4. Implementar el registro de almacenamiento sncrono de 4 bits mostrado en la figura 13,
analice su funcionamiento.




Las entradas y las salidas se encuentran en paralelo inmediatamente despus de
introducir simultneamente todos los bits de datos, estos aparecen en paralelo en las
salidas.

Este circuito es un registro de almacenamiento sncrono debido a que siempre que
exista una seal de reloj la entrada pasara a la salida en caso contrario la salida
permanecer en estado de memoria y no ser afectado por la entrada.




D1 D2 D3
D4
D
2
Q
5
CLK
3
Q
6
S
4
R
1
U1:A
74LS74
D
2
Q
5
CLK
3
Q
6
S
4
R
1
U2:A
74LS74
D
2
Q
5
CLK
3
Q
6
S
4
R
1
U3:A
74LS74
D
2
Q
5
CLK
3
Q
6
S
4
R
1
U4:A
74LS74
0 0 0 0
U1:A(CLK)
TABLA DE ESTADOS:



DIAGRAMA DE ESTADOS:


5. Implementar el Registro Universal (IC 74LS194), verificando el funcionamiento:
6. Analizar el funcionamiento del IC 74LS259, como registro direccionable, compruebe su
tabla de verdad y diagrama de tiempo.


Analizando la tabla de verdad del 74ls259 el cual posee diferentes funciones como
podemos ver en la tabla de verdad.
TABLA DE VERDAD:

CLEAR

FUNCION
1 0 LATCH DIRECCIONABLE
1 1 MEMORIA
0 0 DEMULTIPLEXOR
0 1 CLEAR


D
13
Q0
4
Q1
5
A0
1
Q2
6
A1
2
Q3
7
A2
3
Q4
9
Q5
10
LE
14
Q6
11
MR
15
Q7
12
U?
74HCT259
D1(A)
O
F
F
O
N
12345678
1
6
1
5
1
4
1
3
1
2
1
1
1
09
DSW?
DIPSW_8


De su funcin como latch podemos hacer el diagrama de estado: