Informe Previo N°7

UNMSM
FLIP FLOP, REGISTROS Y

TRANSFERENCIA DE DATOS
Alumno :
Cdigo :
Profesor : Ing.
Curso : Circuitos Digitales I
Semestre : 201
CIRCUITOS DIGITALES I - FIEE - UNMSM
Hubert Stalin Vsquez Cueva Pgina 2

INFORME PREVIO N7
1. Indique la diferencia entre los latch y los Flip-Flop. Cules son las
formas de disparo? Que son circuitos con entradas sncronas o
asncronas?
Antes de responder a las preguntas hagamos un breve concepto de circuitos
combinacionales y secuenciales, para luego hablar de cada uno.
CI RCUI TO COMBI NACI ONAL
Los circuitos combinacionales no tienen realimentacin y no disponen de
elementos para almacenar informacin.
En cualquier momento dado, el valor actual de las salidas est determinado
exclusivamente por el valor actual de las entradas, (las variables de salida del
sistema no dependen del tiempo)
No pueden reconocer una secuencia de combinaciones, ya que no poseen una
manera de almacenar informacin pasada, es decir no poseen memoria.
La informacin a la salida de las puertas de desvirta necesariamente al eliminar
las excitaciones de entrada.
CI RCUI TO SECUENCIAL
Los circuitos secuenciales si tienen realimentacin y si disponen de elementos
para almacenar informacin.
El valor actual de las salidas depende de las entradas, salidas y estados
intermedios.
El circuito secuencial debe ser capaz de mantener su estado durante algn
tiempo, para ello se hace necesario el uso de dispositivos de memoria.
El circuito secuencial consta de un lazo de retroalimentacin, que toma
informacin de algn punto del circuito.
La realimentacin entre las salidas y las entradas garantiza la permanencia de la
informacin almacenada (memorizada) en todo momento del funcionamiento
electrnico normal (tensin y corrientes de almacenamiento adecuadas).


Los circuitos secuenciales se clasifican de acuerdo a la manera como manejan el
tiempo:
Circuitos secuenciales sncronos
Circuitos secuenciales asncronos.
Circuitos Secuenciales Sncronos
Las seales son vlidas solo en tiempos discretos.
Permiten un cambio de estado en los instantes marcados por una seal de
sincronismo de tipo oscilatorio denominada reloj (CLK).
La seal de reloj es una serie de pulsaciones rectangulares o cuadradas.

Circuitos Secuenciales Asncronos
Los cambios de estado ocurren al ritmo natural marcado por los retardos
asociados a las compuertas lgicas utilizadas en su implementacin.
Un biestable es asncrono si su cambio de estado depende exclusivamente del
estado de sus entradas.
La Lgica secuencial requiere de elementos de memoria (biestable: dos estados
estables) para almacenar estados
Estos elementos se dividen en:
Biestables disparados por nivel (LATCH)
Biestables disparados por flanco (FLIP-FLOPS)

La diferencia entre ellos es que los Latch estn diseados para trabajar con niveles
(estados) y los Flip-Flop para trabajar con flancos (cambios de estados).
Diferencia Entre Los Tipos De Flip-Flop Y Latch
Un latch es un elemento de memoria cuyas seales de entrada de excitacin
controlan el estado del dispositivo.
Un Flip-Flop difiere de un latch por el hecho de que tiene una seal de
control llamada reloj. La seal de reloj emite una instruccin al Flip-Flop
permitindole cambiar de estado de acuerdo con las seales de entrada de
excitacin. En los latches y los Flip-Flop, el siguiente estado queda
determinado por las entradas de excitacin.
Un latch cambia de estado de inmediato, segn sus seales de excitacin de
entrada, mientras que un Flip-Flop espera la seal de su reloj antes de
cambiar de estado.
A continuacin presentamos los diferentes tipos de latch y Flip-Flop.
LATCH
LATCH RS
El ms simple latch lgico es el SR, donde R y S permanecen en estado reset y
set. El latch es construido mediante la interconexin retroalimentada de puertas
lgicas NOR, o bien de puertas lgicas NAND.
El funcionamiento del latch es el siguiente:
La entrada R activa (1) realiza un RESET del latch (pone la salida a 0).
La entrada S activa (1) realiza un SET del latch (pone la salida a 1).
Si las entradas estn desactivadas (R=0 y S=0) la salida del latch no cambia
Si se activan las dos entradas (R=1 y S=1) el circuito no funciona
correctamente

Fig. 1 Smbolo y diagrama lgico del latch R-S

Entradas
de excitacin
Estado
actual
Estado
siguiente
S R Q Q Q*
0 0

Ningn cambio
0 1 0 1 0 Reset
1 0 1 0 1 Set
1 1

No permitido

LATCH RS CON ENTRADA DE HABI LI TACI N
El diagrama lgico de un latch con entrada de habilitacin se muestra en la
Figura 2. Las entradas S y R controlan el estado al que va a cambiar el latch
cuando se aplica un 1 en la entrada de habitacin (E, enable). El latch no
cambiar de estado hasta que la entrada E est a nivel alto. Esta tercera
entrada (E) permite habilitar o inhibir las acciones del resto de entradas.

Fig. 2. Diagrama y tabla caracterstica del latch R-S
LATCH D CON ENTRADA DE HABI LI TACI N
Existe otro tipo de latch con entrada de habilitacin que se denomina latch
D. Se diferencia del latch RS en que slo tiene una entrada (D), adems de la
de habilitacin (E).
Cuando la habilitacin (E) est activa la salida Q toma el valor de la entrada
D, y cuando est desactiva, la salida permanece en su estado anterior. Este

dispositivo tambin es conocido como bscula D transparente y se emplea
para almacenar un bit de informacin.

Fig. 3. Diagrama y tabla caracterstica del latch D
En general, los circuitos latch se utilizan principalmente en situaciones en las que
los datos se capturan desde lneas de seal y se guardan. El latch SR simple captura
pulsos aleatorios en sus entradas S y R, pues cada pulso establece o restablece el
estado del latch. Los latches SR y D con compuertas cambian de estado solo durante
los instantes en que est habilitado el latch. Por tanto los latches se utilizan para
capturar datos que llegan y se estabilizan antes del final de un pulso de activacin.
FLIP-FLOP
En la siguiente pregunta hablaremos de los Flip-Flop.
2. Presentar la tabla de verdad de cada uno de los Flip-Flop: RS, D,
JK, T
El Flip-Flop es un circuito lgico biestable, es decir posee dos estados estables,
denominados SET (1 o activacin) y RESET (0 o desactivacin). Los Flip-Flop se
implementan con puertas lgicas y son los bloques bsicos de construccin de
contadores, registros y otros circuitos de control secuencial. Tambin se emplean en
ciertos tipos de memorias.
FLI P-FLOP MAESTRO-ESCLAVO
Un Flip-Flop maestro-esclavo se construye con dos Flip-Flop, uno sirve de maestro
y otro de esclavo. Durante la subida del pulso de reloj se habilita el maestro y se
deshabilita el esclavo. La informacin de entrada es transmitida hacia el FF
maestro. Cuando el pulso baja nuevamente a cero se deshabilita el maestro lo cual
evita que lo afecten las entradas externas y se habilita el esclavo. Entonces el

esclavo pasa al mismo estado del maestro. El comportamiento del Flip-Flop
maestro-esclavo hace que los cambios de estado coincidan con la transicin del
flanco negativo del pulso.
A continuacin la tabla de verdad de este tipo de Flip-Flop.

El esquema de conexin de Flip-Flop maestro-esclavo:

FLI P-FLOP DI SPARADO POR FLANCO
Otro tipo de FF que sincroniza el cambio de estado durante la transicin del pulso
de reloj es el Flip-Flop disparado por flanco. Cuando la entrada de reloj excede un
nivel de umbral especfico, las entradas son aseguradas y el FF no se ve afectado
por cambios adicionales en las entradas hasta tanto el pulso de reloj no llegue a cero
y se presente otro pulso.
Algunos FF cambian de estado en la subida del pulso de reloj, y otros en el flanco
de bajada. Los primeros se denominaran Flip-Flop disparados por flanco positivo y
los segundos Flip-Flop disparados por flanco negativo. La distincin entre unos y
otros se indicar con la presencia o ausencia de una negacin en la entrada de reloj
como se muestra en la figura 5.

Fig. 5. Flip-Flop disparado por flanco
FLI P-FLOP TI PO R-S
La operacin del FF S-R disparado por flanco es similar a la operacin analizada
anteriormente, el cambio de estado se efecta en el flanco ascendente del pulso de
reloj. El estado S=R=1 sigue siendo un estado prohibido.
La tabla resume el comportamiento del FF tipo S-R disparado por flanco positivo.

Fig. 6. Tabla caracterstica y diagrama de tiempos del Flip-Flop S-R
FLI P-FLOP TI PO J K
La operacin de un Flip-Flop tipo JK es muy similar a la de un Flip-Flop SR. La
entrada J es la equivalente a la entrada S de un Flip-Flop RS y la entrada K, al
equivalente a la entrada R. La nica diferencia es que no tiene un estado invlido.
Para la condicin J=K=1 el Flip-Flop complementa el estado presente.

La tabla caracterstica de la tabla 7 resume el comportamiento del FF tipo J K
disparado por flanco positivo.

Fig. 7. Tabla caracterstica del FF JK
FLI P-FLOP TI PO D
Su comportamiento es similar al del latch D descrito con anterioridad, la salida del
Flip-Flop tipo D se igualar a la entrada en el instante en el que se produzca el
flanco ascendente o descendente de la seal de reloj (CLK).

Fig. 8. Tabla caracterstica del FF tipo D

FLI P-FLOP TI PO T
Solo posee una entrada adems de la del reloj. Se le denomina trigger o toggle,
disparador o alternancia". La funcin de este dispositivo consiste en cambiar
(alternar) su estado con cada transicin en sentido negativo de su seal de entrada
de excitacin. Si hay un 0 en la entrada T, cuando se aplica el pulso de reloj la
salida mantiene el valor del estado presente. Si hay un 1 se complementa.

Fig. 9. Tabla caracterstica del FF tipo T
Los Flip-Flop se utilizan principalmente para diseos de circuitos secuenciales en
donde todos los cambios de estado deben sincronizarse con las transiciones de una
seal de reloj. La mayor parte de estos circuitos utilizan Flip-Flop JK o D, segn
cul de ellos necesite el menor nmero de compuertas para obtener las entradas de
excitacin para el diseo dado. Los Flip-Flop SR se utilizan poco, ya que los Flip-
Flop JK proporcionan los mismos modos de operacin y aaden el modo de
alternancia, lo que elimina el problema de evitar la condicin S = R = 1. Los Flip-
Flop T se utilizan principalmente en el diseo de contadores.
3. Qu es un registro? Explicar la caracterstica de funcionamiento de
los registros:
(a) De almacenamiento.
(b) De desplazamiento (tipos)
(c) universal.
Un registro es un grupo de celdas de almacenamiento binario adecuadas para
mantener informacin binaria. Un grupo de Flip-Flop constituye un registro, ya que

cada Flip-Flop es una celda binaria capaz de almacenar un bit de informacin. Un
registro de n-bit tiene un grupo de n Flip-Flop y es capaz de almacenar cualquier
informacin binaria que contenga n bits. Adems de los Flip-Flop, un registro puede
tener compuertas combinacionales que realicen ciertas tareas de procesamiento de
datos. En su definicin ms amplia, un registro consta de un grupo de Flip-Flop y
compuertas que efectan una transicin. Los Flip-Flop mantienen la informacin
binaria y las compuertas controlan cuando y como se transfiere informacin nueva
al registro
a) REGISTROS DE ALMACENAMIENTO
Los registros de almacenamiento estn formados por un conjunto de biestables
(normalmente tipo D) aislados entre s, con una seal de reloj comn a todos
ellos, de forma que en todos se cargan simultneamente los datos presentes en
sus entradas, siendo accesibles en cada momento sus entradas y salidas. Si los
registros de almacenamiento se activan por nivel, tambin reciben el nombre de
latch (cerrojo).
Las formas en que se hace llegar la informacin al registro, y de extraerla
posteriormente del mismo, dan lugar a distintos tipos de registros. Los datos
pueden ser transferidos al registro en forma serie o paralelo. De la misma
manera, podemos transferir la informacin de un registro al exterior. En el
formato serie se dispondr de una sola lnea y los bits irn apareciendo uno tras
otro, normalmente sincronizados con una seal de reloj. En el segundo caso
habr tantos conductores como bits tenga la seal binaria a registrar (bus de
conductores).
b) REGISTROS DE DESPLAZAMIENTO
Los registros de desplazamiento son circuitos secuenciales sencillos,
compuestos por un conjunto de biestables que se conectan en serie, y una
circuitera adicional que controla los modos de cargar y acceder a los datos que
almacenan. Su principal funcin, en el seno de sistemas ms complejos, es
servir de almacenamiento temporal de un conjunto de bits sobre los que se est
realizando una tarea de procesamiento.
Existen cuatro combinaciones bsicas que denen el tipo de registro de
desplazamiento:
1. Entrada serie / Salida serie
2. Entrada serie / Salida paralelo (ej: 74LS164)
3. Entrada paralelo / Salida serie (ej: 74LS165)
4. Entrada paralelo / Salida paralelo
Hay circuitos integrados especcos de cada uno de esos tipos, y otros que
mediante unas seales de control pueden cambiar su funcionamiento de un
modo a otro (Ej: 74LS195) o realizar los desplazamientos hacia la derecha o
hacia la izquierda (Ej: 74LS194).

Las dos operaciones bsicas que realiza un registro de desplazamiento son la
carga/almacenamiento de los datos y el desplazamiento de estos a lo largo de los
biestables que lo componen; la obtencin de los datos correctos a la salida del
dispositivo depende de una cuidadosa sincronizacin de las seales de control,
de entrada y de salida.
REGISTRO DE DESPLAZAMIENTO CON ENTRADA SERIE / SALIDA
PARALELO
Caracterizaremos el funcionamiento del integrado 74LS164 que es un
registro de desplazamiento de 8 bits (ver Figura 1), con entrada serie y salida
paralelo (sncronas) y una entrada CLR de borrado asncrona, activa para
nivel BAJO. Tiene dos entradas serie, A y B, que acceden a los biestables
tras efectuarse una operacin NAND sobre ellas, por lo tanto, o bien entra la
misma seal por ambas, o bien una de ellas se mantiene siempre en ALTO
para permitir la entrada de datos (lo que nos proporciona una herramienta
Adicional de sincronizacin). Se puede comprobar el esquema de la
circuitera interna en la hoja de datos del 74LS164.

Figura 1: Registro de desplazamiento serie/paralelo

Para poder caracterizar el circuito, debemos cargar un byte de
informacin, es decir ocho bits, que introduciremos en serie en el
dispositivo. La seal de reloj CLK marca el tiempo que se adjudica a cada
bit en la serie (un ciclo de reloj), por lo tanto, ocho ciclos de reloj son el
tiempo necesario para cargar el byte completo y que la salida en paralelo sea
la correcta.
REGISTRO DE DESPLAZAMIENTO CON ENTRADA PARALELO / SALIDA
SERIE
Caracterizaremos el funcionamiento del integrado 74LS165 que es un
registro de desplazamiento de 8 bits, con entrada paralelo (asncrona) y
salida serie. Tambin admite opcionalmente una entrada serie (SER). La
seal de control SH/LD en BAJA permite la carga de los datos en paralelo, y
en ALTA permite el desplazamiento a lo largo de los biestables de los datos
cargados, que terminan saliendo por Q y su complemento Q. Tiene la opcin

adicional de inhabilitar el reloj mediante la seal CLKINH, ya que sobre ella
y CLK se implementa la funcin NOR, de forma que cuando CLKINH est
en ALTA, el reloj queda inhabilitado:



c) REGISTRO UNIVERSAL
Se denomina universal porque ana las capacidades de los anteriores circuitos
integrados estudiados: tiene capacidad de entrada y salida tanto serie como
paralelo. Se denomina bidireccional porque los desplazamientos pueden ser
tanto de izquierda a derecha como de derecha a izquierda. Un registro de
desplazamiento se puede utilizar como contador en anillo sin ms que unir la
salida a la entrada serie.
El 74HC194 es un ejemplo de registro de desplazamiento bidireccional
universal en formato integrado.
4. Por qu se consideran los registros de desplazamiento dispositivos
bsicos de memoria? Cul es la capacidad de almacenamiento de un
registro que puede contener 2 bytes de datos?
Los registros de desplazamiento son considerados como dispositivos de memoria,
debido a que el dato ingresado se va transmitiendo al siguiente elemento de
memoria (Flip-Flop) y as sucesivamente hasta aparecer en la salida sin error. Es
decir almacena el dato y lo muestra a su salida en el orden que se ingresaron.

La capacidad de almacenamiento de un registro es el nmero total de bits de un dato
digital que puede contener. Cada etapa de un registro de desplazamiento representa
un bit de su capacidad; por lo tanto el nmero de etapas de un registro determina su
capacidad de almacenamiento. Por lo tanto en 2 bytes de datos son en total 16 bit de
datos.

5. Dibujar la forma de onda de salida Q, para cada uno de los Flip-
Flop tipo D mostrados en la figura., a partir de las formas de onda
de entrada mostradas: Observe que la seal de reloj es diferente
en cada caso.

El Flip-Flop 1 carga los datos en flanco de subida; mientras que el segundo carga el
dato en el flanco de subida, entonces se tiene el siguiente resultado:


6. Explique la diferencia entre la puesta a cero mediante un reset y la
carga de una entrada de todo ceros en un registro.
La puesta a cero en un registro significa que los datos almacenados son borrados es
decir queda limpio y listo para recibir nuevos datos que son simbolizados por ceros.
La carga de una entrada de todos ceros significa que almacenar el bit 0 como dato
en cada uno de los Flip-Flop.
7. Explicar el modo de funcionamiento del CI 74LS164. Explique el uso
de las entradas serie A y B. Indique una aplicacin de este registro
de entrada serial y salida paralelo. Dibujar las formas de onda de
cada una de las salidas Qa, Qb, ., Qh para las entradas
mostradas:

A continuacin mostramos el circuito interno de un registro de desplazamiento con
entrada serie y salida en paralelo de 8 bits.

Como podemos notar se tienen dos seales de entrada A y B ambas estn
conectadas a una puerta NAND, y esta a su vez a las entradas R y S de los Flip-
Flop. Entonces las entradas seriales que ingresemos quedan sometidas a la lgica
NAND; por otro lado si solo necesitamos una entrada serial, o conectamos uno de
las entradas a la fuente de datos, y la otra a Vcc; o por otro lado cortocircuitamos las
entradas y se conecta la seal de dato a esta.

La aplicacin de este integrado es por ejemplo para el control de una matriz de
LEDs de 8x8; con un micro controlador se emiten los datos en forma serial; las 8
salidas del registro se conectan a las 8 columnas de la matriz; el dato se ira
desplazando mientras entre otro bit; as transmitimos los datos y una vez llenos los 8
bits activamos la fila 1mediante el micro controlador; despus de eso se vuelven a
enviar 8 datos seriales, los datos anteriores se pierden ya que quedan desplazados
por los nuevos; activamos mediante el micro controlador la fila 2 y as se muestra
nuevamente los datos. Se repite as esto hasta terminar las 8 filas de la matriz; luego
para poder ver todo junto se hace la multiplicacin a una frecuencia de 50 Hz
(promedio) para poder apreciar todo el mensaje completo.
En la siguiente figura mostramos las formas de ondas en las 8 salidas del registro:

8. Cules son los modos de operacin del registro de desplazamiento
Universal bidireccional 74LS194? Explicar las caractersticas de
funcionamiento de este registro.
Como sabemos es un registro universal, es decir puede ser usado como entrada
serie/paralelo y salida serie/paralelo; la funcin de trabajo de este integrado es

asignado mediante los pines 9 y 10 (S0 y S1); los pines de entrada y salida son
indicados en el datasheet dependiendo del modo de uso del registro.
A continuacin presentaremos unos diagramas del modo de trabajo y seleccin de
los modos de trabajo de este integrado.



9. Presente los archivos de simulacin de los circuitos del cuestionario
previo y experimental
Los archivos de simulacin se adjuntan en un archivo .rar indicando la simulacin
de circuitos previos y experimentales.


BIBLIOGRAFIA
http://www.slideshare.net/otmolllllll/latches-y-flip-flops
http://elchurcodel201.blogspot.com/2012/05/diferencias-entre-latches-y-flip-
flops.html
http://mumoaldigitales1.blogspot.com/2010/11/diferencia-entre-los-tipos-de-
flip-flop.html
http://tics-dd.blogspot.com/2012/04/diferencia-entre-un-latch-y-un-flip.html
http://cursodigita.wikispaces.com/file/view/Latches+y+Flip-Flops.pdf
http://www.mcgraw-hill.es/bcv/guide/capitulo/8448157001.pdf
http://wsdetcp.upct.es/Personal/JZapata/labelec08.pdf
http://www.ele-mariamoliner.dyndns.org/~fperal/lodi/6B-secuenciales.pdf

Informe Previo N°7

Uploaded by

Document Information

Original Description:

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Informe Previo N°7

Uploaded by

Copyright:

Available Formats

UNMSM

FLIP FLOP, REGISTROS Y

You might also like