Architecture ARM

Un article de Wikipdia, l'encyclopdie libre.

Le logo dsignant un appareil disposant de l'architecture ARM.
Le logo dsignant un appareil disposant de l'architecture ARM.
Les architectures ARM sont des architectures RISC 32 bits (ARMv1 ARMv7) et 64 bi
ts (ARMv8)[1] dveloppes par ARM Ltd depuis 1990 et introduites partir de 1983 par
Acorn Computers.
Dots d'une architecture relativement plus simple que d'autres familles de process
eurs, et bnficiant d'une faible consommation, les processeurs ARM sont devenus dom
inants dans le domaine de l'informatique embarque, en particulier la tlphonie mobil
e et les tablettes.
Ces processeurs sont fabriqus sous licence par un grand nombre de constructeurs.
SoC ARM
Diagramme d'un SoC ARM.
Diagramme d'un SoC ARM.
Aujourd'hui, ARM est surtout connu pour ses SoC, intgrant sur une seule puce, mic
roprocesseur, processeur graphique (GPU), DSP, FPU, SIMD, et contrleur de priphriqu
es. Ceux-ci sont prsents dans la majorit des smartphones et tablettes. ARM propose
des architectures, qui sont vendues sous licence de proprit intellectuelle aux co
ncepteurs. Ils proposent diffrentes options dans lesquelles les constructeurs peu
vent prendre ce qui les intresse pour complter avec leurs options propres ou de co
ncepteurs tiers. ARM propose ainsi pour les SoC les plus rcents, les microprocess
eurs Cortex (Cortex-A pour l'appliance, Cortex-M pour le couplage un microcontrle
ur, Cortex-R pour les microprocesseurs temps rel), des processeurs graphiques (Ma
li), des bus AMBA sous licence libre, ainsi que les divers autres composants nces
saires la composition du SoC complet. Certains constructeurs, comme Nvidia prfrent
produire leur propre processeur graphique, d'autres, comme Samsung, prfrent prend
re dans certains cas un processeur graphique de prestataire tiers ou d'ARM selon
les modles, et d'autres, comme Apple, modifient certains composants du microproc
esseur en mlangeant plusieurs architectures processeur ARM (l'Apple A6 par exempl
e, mixe les technologies de microprocesseur Cortex-A9 et Cortex-A15).
Prsentation des processeurs ARM
L'architecture ARM a initialement t dveloppe en interne par la socit britannique Acorn
Computers, qui l'utilisa partir de 1987 dans sa gamme d'ordinateurs 32 bits Arc
himedes. ARM signifiait alors 'Acorn Risc Machine'. Ultrieurement la division 'cra
tion de microprocesseurs' d'Acorn fut dtache de la socit mre et devint la socit 'Advanc
ed Risc Machine limited', se positionnant avec une offre indpendante pour le marc
h de l'lectronique embarque.
Une particularit des processeurs ARM est leur mode de vente. En effet, ARM Ltd. n
e fabrique ni ne vend ses processeurs sous forme de circuits intgrs. La socit vend l
es licences de ses processeurs de manire ce qu'ils soient gravs dans le silicium p
ar d'autres fabricants. Aujourd'hui, la plupart des grands fondeurs de puces pro
posent de l'architecture ARM.
Le cur le plus clbre est l'ARM7TDMI[rf. souhaite] qui comporte 3 niveaux de pipeline.
De plus, le ARM7TDMI dispose d'un second jeu d'instructions appel THUMB permetta
nt le codage d'instructions sur 16 bits et, ainsi, de raliser un gain de mmoire im
portant, notamment pour les applications embarques.
ARM Ltd. a ensuite dvelopp le cur ARM9 qui comporte 5 niveaux de pipeline. Cela per
met ainsi l'augmentation du nombre d'oprations logiques sur chaque cycle d'horlog
e et donc une amlioration des performances en vitesse.
L'architecture ARM est utilise dans de trs nombreux domaines et quipe par exemple l
es calculatrices TI-Nspire. Cette architecture est notamment trs rpandue dans la tlp
honie mobile.
De nombreux systmes d'exploitation sont compatibles avec cette architecture :
Symbian S60 avec les Nokia N97 ou Samsung Player HD ;
iOS avec l'iPhone et l'iPad ;
Linux, avec la plupart des distributions ou avec Android ;
BlackBerry OS avec les BlackBerry
Windows CE, Windows Phone 7 et Windows RT[2], une version de windows 8.
le systme PlayStation Vita
Risc OS
...
Le monde des ordinateurs portables pourrait connatre prochainement une volution av
ec le remplacement progressif des processeurs x86 par l'architecture ARM. Window
s 8 est compatible avec cette architecture (avec certaines limitations), tout co
mme Google Chrome OS. L'utilisation de l'architecture ARM devrait permettre la rd
uction de la consommation lectrique.
Par contre, les fondeurs des processeurs x86 (Intel et AMD) se prparent cette con
currence en rduisant la consommation lectrique de leurs solutions et en simplifian
t leurs architectures, comme avec les Atom et Bobcat, par exemple en intgrant les
capacits graphiques avec le processeur. De l'autre ct, les fondeurs des SoC base d
'architecture ARM, comme NVidia et Qualcomm, continuent d'augmenter les performa
nces de leurs puces, par exemple en augmentant le nombre de curs ou en ajoutant d
e nouvelles instructions.
Il est galement possible dagglomrer diffrents curs de diffrentes puissances, les plus
faible en consommation et puissance travaillant la majorit du temps, afin de mini
miser la consommation lectrique et des curs plus puissants activs uniquement en cas
de forte demande de calcul afin d'en acclrer le traitement. Cette technologie est
appele big.LITTLE, elle est utilise par Samsung, avec ses Exynos 5 octo (4 cortex
-A7 faible consommation et 4 cortex-A15 de forte puissance), MediaTek et d'autre
s. Le Tegra 3 de NVidia, utilise une technique similaire avec un seul cur de faib
le consommation et plusieurs de forte puissance.
Architecture et jeu d'instruction
L'architecture ARM est fortement inspire des principes de conception RISC. Elle d
ispose de 16 registres gnraux de 32 bits. Les instructions, codes sur 32 bits jusqu
' l'ARMv7 peuvent toutes disposer d'excution conditionnelle, et sur 64 bits avec l
'ARMv8[1] dont seules un petit nombre d'entre elles peuvent disposer d'excution c
onditionnelle.
Le jeu d'instruction a reu des extensions au fil du temps, telles que Thumb, perm
ettant d'amliorer la densit du code, NEON, apportant des instructions SIMD, ou Jaz
elle, amliorant l'excution de code Java.
Technologies des processeurs
Les processeurs qui suivent utilisent les technologies indiques plus bas :
MMU (memory management unit) : gestionnaire de mmoire permettant d'avoir une scuri
t accrue (uniquement prsente sur l'ARM710 et les ARM9). La MMU permet l'adressage
virtuel de la mmoire, elle est ncessaire pour faire fonctionner certains systmes d'
exploitation comme Windows CE ou la plupart des Linux[3].
MPU (memory protection unit) : protection de la mmoire, faisant partie du MMU, do
nc protection simplifie.
DSP : composant lectronique optimis pour les calculs. Son application principale e
st le traitement du signal numrique (filtrage, extraction de signaux, etc.).
FPU : unit de calcul sur les nombres flottants
Jazelle
Jazelle DBX (Direct Bytecode eXecution) est une technique permettant d'excuter di
rectement du Bytecode Java dans les architectures ARM comme un troisime tat d'excut
ion (et jeu d'excution), en parallle l'ARM existant et au mode Thumb. Le support p
our cet tat est signal par le J de l'architecture ARMv5TEJ et les noms de curs ARM9
EJ-S et ARM7EJ-S. Le support de cet tat est requis partir d'ARMv6 (sauf pour le p
rofil ARMv7-M). Malgr tout, les curs plus rcents incluent seulement une implmentatio
n triviale qui ne fournit pas d'acclration matrielle.
Thumb
Thumb est un jeu d'instruction 16 bits qui fournit un sous-ensemble des instruct
ions ARM 32 bits classique et permet un gain de mmoire important. Pour obtenir un
codage plus compact de ces instructions, certains oprandes sont implicites et le
s possibilits offertes sont plus limites.
Dans le mode Thumb, les instructions 16 bits offrent moins de possibilits. Seuls
les branchement peuvent par exemple, tre conditionnels et plusieurs instructions
sont limites l'accs d'une partie rduite des registres gnraux du processeur. Ces possi
bilits rduites amliorent la densit globale d'un programme, bien que certaines opratio
ns ncessitent plus d'instructions. Cela peut rduire le temps de chargement du code
en mmoire (librant ainsi de la bande passante) et augmenter la probabilit de reste
r dans le cache d'instruction, augmentant ainsi considrablement les performances.
Du matriel embarqu tel que la Game Boy Advance a typiquement une petite quantit de
RAM accessible via un bus de donne 32 bits mais la majorit y est accde via un second
bus de 16 bits ou moins. Dans cette situation, il est trs intressant de compiler
son programme en mode Thumb et d'optimiser la main les quelques sections les plu
s consommatrices en utilisant le jeu d'instructions complet ARM 32 bits, permett
ant de placer ces instruction plus large dans le bus d'accs mmoire 32 bits.
Le premier processeur contenant un dcodeur d'instruction Thumb est l'ARM7TDMI. To
utes les ARM9 et suprieures (dont l'XScale), incluent un dcodeur Thumb.
Thumb-2
La technologie Thumb-2 commence avec le cur ARM1156 annonc en 2003. Thumb-2 tend le
jeu d'instructions limit 16 bits de Thumb par un des instructions 32 bits additi
onnelles afin de donner plus de largesse au jeu d'instruction. Il en rsulte un je
u d'instructions de largeur variable. Thumb-2 a pour vise d'atteindre une densit d
e code proche de Thumb tout en conservant des performances similaires au jeu d'i
nstructions ARM en mmoire 32 bits.
Thumb-2 tend la fois le jeu instruction Thumb et celui d'ARM avec notamment de la
manipulation de champs de bits, des branches de table et des excutions condition
nelles. Un nouveau Langage assembleur unifi (Unified Assembly Language, UAL) supp
orte la gnration simultane de code d'instructions ARM et Thumb-2 depuis le mme code
source ; Les versions de Thumb sur processeurs ARMv7 sont galement capables de co
de ARM incluant la possibilit d'crire des fonctions de gestion d'interruption. Un
peu d'attention est ncessaire et l'utilisation de la nouvelle instruction IT (if-
then), qui permet dexcuter quatre instructions successives en fonction d'une condi
tion de test. En compilant en code ARM, ce cas est ignor, mais en compilant en Th
umb-2, une relle instruction est gnre. Par exemple :
; if (r0 == r1)
CMP r0, r1
ITE EQ ; ARM : pas de code ... Thumb : instruction IT
; then r0 = r2;
MOVEQ r0, r2 ; ARM : conditionnel ; Thumb : condition via ITE 'T' (then)
; else r0 = r3;
MOVNE r0, r3 ; ARM : conditionnel ; Thumb: condition via ITE 'E' (else)
; Se rappeler que l'instruction MOV de Thumb n'a pas de bits pour encoder "EQ" o
u "NE"
Toutes les puces ARMv7 supportent le jeu d'instruction Thumb-2. Les autres puces
dans les sries Cortex et ARM11 supportent toutes les tats d'instruction ARM ou d'
instruction Thumb-2[4],[5],[6].
Thumb Execution Environment (ThumbEE)
ThumbEE, galement appel Thumb-2EE, ou, commercialement Jazelle RCT pour (Runtime C
ompilation Target, signifiant en anglais cible de compilation la vole ), est annon
c en 2005 et apparait pour la premire fois dans le processeur Cortex-A8. ThumbEE e
st le quatrime tat de processeur, ajoutant de petit changement au jeu d'instructio
n tendue Thumb de Thumb-2. Ces changements rendent le jeu d'instruction particulir
ement adapt la gnration de code au moment de lexcution, par compilation la vole, dan
des environnements dexcution contrls. ThumbEE est orient vers les langages de program
mation tels que Limbo, Java, C#, Perl, Python ou Ruby et permet aux compilateurs
la vole de gnrer moins de code de sortie sans affecter les performances.
Les nouvelles fonctionnalits de ThumbEE incluent la vrification automatique de poi
nteur nul chaque instruction de chargement et sauvegarde, une instruction vrifian
t les limites d'un tableau, un accs aux registres r8-r15 (o la Machine virtuelle J
azelle/DBX Java est maintenue), et des instructions spciales qui appellent une fo
nction de rappel[7]. Les handlers sont des petites sections de code frquemment ap
peles, utilises gnralement pour implmenter une fonctionnalit d'un langage de programma
tion de haut niveau tel que l'allocation de mmoire pour un nouvel objet. Ces chan
gements ont t effectus pour rorienter une poigne d'opcodes et afin de savoir que le cu
r est dans le mode ThumbEE.
Floating-point (VFP)
La technologie VFP (Vector Floating Point ou virgule flottante vectoriel en frana
is) est une extension de coprocesseur de type FPU dans les architectures ARM. Il
fournit le calcul des formats de virgule flottante simple prcision bas prix et d
e virgule flottante en double prcision remplissant la norme ANSI/IEEE Std 754-198
5 Standard for Binary Floating-Point Arithmetic. VFP fournit des calculs en virg
ule flottante permettant d'accomplir un vaste spectre d'applications et de besoi
ns tels que les PDAs, les smartphones, la compression et dcompression de voix, de
s graphiques en trois dimensions ou encore de l'audio numrique, des imprimantes,
des botiers multimdias, et des applications automobiles. L'architecture VFP a eu p
our but de supporter lexcution de mode d'instructions vectorielles courtes mais el
les oprent squentiellement sur chaque lment vectoriel et ainsi n'offre pas les perfo
rmances d'un vrai paralllisme vectoriel comme le fait un SIMD. Ces modes vectorie
ls ont donc t retirs rapidement aprs leur introduction[8], et ont t remplaces par l'uni
t NEON Advanced SIMD, bien plus puissante.
Quelques processeurs, tel que l'ARM Cortex-A8 ont t amputs avec un module VFPLite a
u lieu d'un module VFP complet, et requirent environ dix fois plus de cycles d'ho
rloge par opration en nombre flottant[9]. Les autres coprocesseurs virgule flotta
nte ou SIMD que l'on peut trouver dans les processeurs bass sur l'architecture AR
M incluent NEON, les FPA, FPE, iwMMXt. Ils fournissent quelques fonctionnalits si
milaires aux VFP mais ne sont pas compatible avec lui au niveau de l'opcode.
Advanced SIMD (NEON)
Article dtaill : ARM NEON.
L'extension Advanced SIMD (galement appele NEON ou "MPE" pour Media Processing Eng
ine (signifiant moteur de calcul de mdias en anglais)) est un SIMD (Single Instru
ction, Multiple Data), combinant des jeux d'instruction 64 et 128 bits, qui four
nissent de l'acclration de calcul standardis pour les application de mdias, 2D/3D et
de traitement du signal. NEON est inclus dans tous les curs Cortex-A8 mais est o
ptionnel dans les curs Cortex-A9[10]. NEON peut faire du dcodage MP3 sur un proces
seur fonctionnant 10 MHz et peut encoder/dcoder le codec audio GSM AMR 13 MHz et
permet d'acclrer le dcodage de formats vidos tels que h264 ou Real. Il contient un j
eu dinstruction, un registre de fichiers spar et de lexcution matrielle indpendante[11]
. Il comporte 32 registres 64 bits flottants, qu'il partage avec le FPU, pouvant
tre coupls pour former 16 registres de 128 bits flottants, et accepte aussi que c
es registres soient traits comme des entiers signs ou non signs de 8, 16, 32 et 64
bits. Ce SIMD supporte jusqu' 16 oprations simultanes. Des curs comme le ARM Cortex-
A8 et le Cortex-A9 supportent des vecteurs 128 bits mais ne traitent que 64 bits
la fois[9], tandis qu' partir du plus rcent Cortex-A15, il peut traiter 128 bits
la fois.
LPAE
La technologie LPAE (Large Physical Address Extension)[12] a t implmente pour la pre
mire fois dans les Cortex A de 3e gnration (Cortex-A7, Cortex-A15 et Cortex-A17). C
ette extension est utilise sur les processeurs 32 bits d'ARM, permettant d'tendre
l'adressage de 32 bits (4 gigaoctets maximum) 40 bits (1 traoctet maximum). Elle
ncessite un MMU comportant l'extension VMSAv7. Avec cette extension, la granulari
t du contrle du MMU est de 4 Kio.
Cette extension fonctionne en plusieurs tapes :
Elle traduit d'abord une adresse virtuelle (VA) 32 bits dans une adresse physiqu
e intermdiaire (IPA) 40 bits.
Elle traduit l'IPA en adresse physique (PA) 50 bits.
Le registre ID_MMFR3 fournit la taille de l'adresse physique supporte (32 bits, 3
6 bits ou 40 bits).
Processeurs graphiques ARM
Article dtaill : ARM Mali.
ARM propose galement des processeurs graphiques (GPU) appels Mali qui peuvent tre i
ntgrs aux architectures des SoC ARM. La premire srie, Mali 200, utilise dans des proc
esseurs tels que le SoC Telechips TCC890x[13].
La seconde srie, Mali 300 ne semble pas avoir t utilise par les constructeurs.
La troisime srie, Mali 400 MP est propos sur des processeurs plus haut de gamme, gnra
lement, Cortex A9, comme le ST-Ericsson U8500[14], les Samsung Exynos 4 ou l'Aml
ogic 8726-M, mais aussi sur les Cortex A8 AllWinner A1X.
La srie Mali 600 est destination des Cortex A15. Elle quipe notamment la srie de Sa
msung Exynos 5. Le premier modle a t le Mali T604[15].
L'API gnrique d'accs au GPU MALI compatible EXA/DRI2 libres sources ouvertes (licen
ces Apache et MIT) est disponible pour les Mali 200, 300, 400 et 600 sur la plat
eforme Linux[16], mais la partie la plus basse d'accs au processeur, dpendant du c
onstructeur reste ferme.
Le projet Lima driver a t cr pour dvelopper un pilote libre permettant d'utiliser ple
inement ces processeurs. En septembre 2013, il dpasse dj les performances des pilot
es propritaires sur les sries Mali 400[17].
De nombreux SoC ARM comportent cependant un GPU PowerVR ou plus rarement d'autre
s processeurs graphiques (Qualcomm Adreno, Vivante, Nvidia), qui possdent tous de
s pilotes pour Linux, mais dont la partie 3d est propritaire et sources fermes. Le
projet Freedreno a les mmes vises pour les Adreno que le projet Lima driver pour
la srie des Mali.
Architectures
Architecture Famille(s)
ARMv1 ARM1
ARMv2 ARM2, ARM3
ARMv3 ARM6, ARM7
ARMv4 StrongARM, ARM7TDMI, ARM8, ARM9TDMI
ARMv5 ARM7EJ, ARM9E, ARM10E, XScale, FA626TE, Feroceon, PJ1/Mohawk
ARMv6 ARM11
ARMv6-M ARM Cortex-M0, ARM Cortex-M0+, ARM Cortex-M1 (voir ARM Cortex-M)
ARMv7-A ARM Cortex-A (ARM Cortex-A8, ARM Cortex-A9 MPCore, ARM Cortex-A5 MPCore,
ARM Cortex-A7 MPCore, ARM Cortex-A12 MPCore, ARM Cortex-A15 MPCore, Scorpion, K
rait, PJ4/Sheeva, Swift
ARMv7-M ARM Cortex-M (ARM Cortex-M3)
ARMv7-R ARM Cortex-R (ARM Cortex-R4, ARM Cortex-R5, ARM Cortex-R7)
ARMv8 ARM Cortex-A50 (ARM Cortex-A53, ARM Cortex-A57), X-Gene, Denver, Cyclone
Divers processeurs ARM
ARM1 (1985) : premier prototype de cur ARM
Famille ARM2 (1987) : premier ARM commercialis dans l'Archimedes d'Acorn : Pipeli
ne 3 niveaux, adressage sur 24 bits aligns (16 mbimots de 32 bits soit 64 Mio adre
ssables), 8 MHz puis 12 MHz
Famille ARM3 : Interface FPU, frquence 25 puis 33 MHz, 4K cache
Famille ARM4
Famille ARM4T
Famille ARM5TE (2000) : arrive de Thumb et de fonctionnalits de DSP
Famille ARM5TEJ (2000) : arrive de Jazelle
Famille ARM6 sorti en 1990
avec Jazelle (2001)
ARM1136J(F)-STM (t 2002)
ARM1156T2(F)-S (2003)
ARM1176JZ(F)-S (2003)
Famille ARM7 :
ARM720T (MMU)
ARM7TDMI
ARM7TDMI-S
ARM7EJ-S : DSP et Jazelle
Famille ARM9 (5 niveaux de pipeline sur les entiers, MMU) : ARM920T (double cach
e de 16 Ko) et ARM922T (double cache de 8 Ko)
Famille ARM9E
ARM946E-S : DSP, double cache, MPU, 1 port AHB
ARM926EJ-S: DSP, double cache, MMU, 2 ports AHB
ARM966E-S : DSP, double cache, MPU, 1 ports AHB
Famille ARM10E
ARM1020E : DSP, double cache de 32 Ko, MMU
ARM1022E : identique au ARM1020E, sauf le double cache de 16 Ko
ARM1026EJ-S
Famille ARM11 : SIMD, Jazelle, DSP, Thumb-2
ARM1136JF-S : FPU
ARM1156T2-S
ARM1156T2F-S : FPU
ARM1176JZ-S
ARM1176JZF-S : FPU
Famille Cortex-A, processeur applicatif: Architecture ARMv7-A, SIMD, Jazelle, DS
P, Thumb-2
Cortex-A5
Cortex-A5 MPCore : Cortex-A5 version multiprocesseur (1 4 CPU)
Cortex-A7 MPCore : Cortex-A7 multiprocesseur (1 8 CPU)
Cortex-A8
Cortex-A9
Cortex-A9 MPCore : Cortex-A9 version multiprocesseur (1 4 CPU), 45, 32[18] et 28
nm jusqu 2 GHz (3,1 GHz dans certaines conditions [19])
Cortex-A12 MPCore
Cortex-A15 MPCore : Cortex-A15 multiprocesseur (1 4 CPU), 45, 32 et 28 nm[20] (2
0 nm projet), jusqu 2,5 GHz
Famille Cortex-R, processeur temps-rel: Architecture ARMv7-R
Cortex-R4
Famille Cortex-M, processeur embarqu : Architecture ARMv6-M et ARMv7-M
Cortex-M0
Cortex-M0+
Cortex-M1
Cortex-M3
Cortex-M4
Fabricants de processeurs ARM
La proprit intellectuelle appartient une socit britannique, mais les processeurs fab
riqus sous licence le sont par diffrentes entreprises de par le monde. Parmi les e
ntreprises fabriquant les modles des sries Cortex (les plus avances), la majorit se
trouve en Asie (20), suivie par les tats-Unis (11) et enfin par l'Europe (6).
Accent Drapeau de l'Italie Italie
Applied Micro Circuits Corporation Drapeau des tats-Unis tats-Unis ARMv8[21]
Alchip Drapeau de la Rpublique de Chine Tawan
AllWinner Technology (ou Quanzhi) Drapeau de la Rpublique populaire de Chine Chin
e (Cortex A8 et A7 avec Mali 400MP et VPU CedarX maison dcodant le QuadHD 2160P[2
2])
Altera Drapeau des tats-Unis tats-Unis
Amlogic www.amlogic.com Drapeau des tats-Unis tats-Unis/Drapeau de la Rpublique pop
ulaire de Chine Chine (Cortex A9)
Anyka Drapeau de la Rpublique populaire de Chine Chine
Atmel Drapeau des tats-Unis tats-Unis
Broadcom Drapeau des tats-Unis tats-Unis (Cortex A9)
Celestial Semiconductor Drapeau de la Rpublique populaire de Chine Chine
Cypress Drapeau des tats-Unis tats-Unis
Freescale Drapeau des tats-Unis tats-Unis
Fujitsu Drapeau du Japon Japon (cortex M3, Cortex A9, A7, A15[23])
HiSilicon Drapeau de la Rpublique populaire de Chine Chine (Cortex A9, A7, A15[24
],[25])
Huawei Technologies Drapeau de la Rpublique populaire de Chine Chine (Cortex A9,
A7, A15)[26]
Infineon Drapeau de l'Allemagne Allemagne
Inside Secure Drapeau de la France France
LG Electronics (Cortex-A50) Drapeau de la Core du Sud Core du Sud[27]
Matsushita Drapeau du Japon Japon (Cortex A8[28])
Marvell Drapeau des tats-Unis tats-Unis
MediaTek Drapeau de la Rpublique de Chine Tawan (Cortex A9[29], A7, A15)
NXP Drapeau des Pays-Bas Pays-Bas
Nufront (conception) Drapeau de la Rpublique populaire de Chine Chine, usin par TS
MC Drapeau de la Rpublique de Chine Tawan (Cortex A9)
Nvidia Drapeau des tats-Unis tats-Unis (Cortex A9)
Parrot Drapeau de la France France (ARM926ejs (P6), Cortex A9 (P7))
Qualcomm Drapeau des tats-Unis tats-Unis
Renesas Drapeau du Japon Japon (Cortex A9[30])
Rockchip Drapeau de la Rpublique populaire de Chine Chine (Cortex A8, Cortex A9 M
Pcore, Mali 400 MP[31])
Samsung Drapeau de la Core du Sud Core du Sud (Cortex A8, Cortex A9, A15 (Exynos 5
250)[32], A7)
STMicroelectronics Drapeau de la France France Drapeau de l'Italie Italie et ST-
Ericsson (Cortex A9 (U9500), Cortex A15 (A9600)[33])
Telechips Drapeau de la Core du Sud Core du Sud
Texas Instruments Drapeau des tats-Unis tats-Unis (Cortex A8 (OMAP3), Cortex A9 (O
MAP4), A15 (OMAP5))
Toshiba Drapeau du Japon Japon
VIA Drapeau de la Rpublique de Chine Tawan
Xilinx Drapeau des tats-Unis tats-Unis Zinq (FPGA Cortex-A8).
ZiiLABS Drapeau de Singapour Singapour
ZTE Drapeau de la Rpublique populaire de Chine Chine
Notes et rfrences
Articles connexes
Catgorie
This page is based on a Wikipedia article (read/edit).
Text is available under the Creative Commons Attribution-ShareAlike 3.0 License;
additional terms may apply.
Images, videos and audio are available under their respective licenses.
Cover image is available under CC-BY-SA-3.0 License. Credit: Flibble (see origin
al file).
Had fun reading?
Tell a friend
Rated ????? on the Chrome Web Store



Homepage About Site Map Terms Of Service Privacy Policy Press
Architecture ARM
Introduction
SoC ARM
Prsentation des processeurs ARM
Architecture et jeu d'instruction
Technologies des processeurs
Jazelle
Thumb
Thumb-2
Thumb Execution Environment (ThumbEE)
Floating-point (VFP)
Advanced SIMD (NEON)
LPAE
Processeurs graphiques ARM
Architectures
Divers processeurs ARM
Fabricants de processeurs ARM
Notes et rfrences
Articles connexes