Introduccin

Eq.St 1
Fg.St 1

Captulo

Tt.St 1
Rf.St 0

Convertidores A/D de sobremuestreo usando

tcnicas de modulacin Sigma-Delta:
Conceptos bsicos y Estado del Arte
1.1 Introduccin
Los convertidores de sobremuestreo, entendiendo como tal el uso de una frecuencia de muestreo de la seal mucho mayor que su frecuencia de Nyquist [Stee75],
han adquirido una popularidad creciente en la ltima dcada. El xito de tales convertidores se debe a que permiten solventar algunos de los problemas que presentan
otras arquitecturas para su integracin en chips VLSI de seal mixta usando tecnologas CMOS stardard: necesidad de filtros analgicos de alta selectividad y alta
sensibilidad a las imperfecciones de la circuitera y a entornos ruidosos.
En particular, los convertidores de sobremuestreo relajan los requerimientos de
la circuitera analgica a expensas de hacer uso de una circuitera digital ms compleja y veloz [Cand92]. Por un lado, el uso de modulacin de alta frecuencia permite
suavizar los requerimientos del filtro antialiasing, que puede implementarse mediante un filtro pasivo de primer orden. Las operaciones crticas de filtrado se trasladan
al plano digital donde stas resultan ms robustas e inmunes a las imperfecciones de
la circuitera. Por otro, de la combinacin de sobremuestreo y tcnicas de modulacin Sigma-Delta () [Inos62] resultan convertidores A/D de muy alta resolucin, robustos y relativamente insensibles frente a las no idealidades.
Esta ventajas hacen que los convertidores A/D de sobremuestreo, y en particular
aquellos que incorporan modulacin , sean de gran inters para la realizacin de
entrefases A/D [Leme93] de altas prestaciones en tecnologas submicromtricas con
bajas tensiones de polarizacin: en estas tecnologas, aunque no resulta fcil la consecucin de funciones analgicas precisas, s es posible implementar circuitos digitales muy densos y de alta velocidad.
Sin embargo, las grandes diferencias, incluso al nivel conceptual, entre los convertidores tradicionales y los basados en modulacin dificulta grandemente la

Conceptos Bsicos y Estado del Arte

reutilizacin de las metodologas de diseo desarrolladas para la implementacin de

aquellos. Es necesario, por tanto, el desarrollo de nuevas metodologas de diseo que
permitan la obtencin de convertidores optimizados, aprovechando al mximo la
potencialidad de la tcnica. Esta tarea pasa por el conocimiento profundo de la operacin de los moduladores y de como sta se ve afectada por las no idealidades que
acompaan a la circuitera con la que se implementan.
Este Captulo se dedica a proporcionar una visin global sobre los convertidores
A/D de sobremuestreo usando modulacin . En la Seccin 1.2 se repasan los conceptos bsicos de sobremuestreo, modulacin y las figuras de mrito tradicionales para la caracterizacin de los convertidores A/D . En la Seccin 1.3 se
enumeran y comentan brevemente las arquitecturas disponibles para la implementacin de moduladores . Por ltimo, la Seccin 1.4 se dedica a una revisin del
estado del arte en el diseo de estos moduladores y de convertidores A/D en general.

1.2 Conceptos bsicos

La Fig. 1.1 muestra el diagrama de bloques de un convertidor A/D de sobremuestreo con modulacin que consta de los siguientes elementos:
(a) Filtro analgico antialiasing. Se encarga de eliminar de la seal de entrada
todas las componentes espectrales por encima de la mitad de la frecuencia de
muestreo. La operacin de sobremuestreo permite flexibilizar los requerimientos de este filtro de forma que incluso filtros pasivos de primer orden son suficientes para implementar el primer bloque del convertidor.
(b) Modulador. En este bloque se muestrea y cuantiza la seal. Adicionalmente, es
posible filtrar el error inherente a la cuantizacin, conformando su densidad
Downsampling
x

fS 2

Filtro
antialiasing

H (z)

y*
N

fd 2

Filtro digital
D/A

Decimador

Modulador
Figura 1.1: Diagrama de bloques de un convertidor A/D .

Conceptos bsicos

espectral de potencias de modo que la mayor parte de sta quede fuera de la

banda de la seal, de donde es eliminado mediante filtrado digital. Este hecho ha
dado origen al trmino noise-shaping , que se usa tambin para denominar a
los moduladores (noise-shaping coders). La salida del modulador consiste
en un nmero reducido de bits (usualmente slo uno) a la frecuencia de muestreo.
(c) Decimador. En este bloque, puramente digital, tras un filtrado que elimina todas
las componentes fuera de la banda de la seal, incluido gran parte del error de
cuantizacin, se reduce la frecuencia de muestreo mediante un proceso de decimacin. Como resultado se obtiene la seal de entrada, codificada con un elevado nmero de bits, a la frecuencia de Nyquist.
La Fig. 1.2 ilustra el procesado de la seal realizado por los distintos bloques del
convertidor. Para mejor comprensin al nivel conceptual, se ha separado en el modulador la operacin de muestreo de la de cuantizacin, supuesta de un solo bit. Del
mismo modo, en el decimador se han aislado las operaciones de filtrado y decimacin. Ntese que esta ltima operacin no supone prdida de informacin dado
que slo se elimina la informacin redundante resultado del sobremuestreo.
De los tres bloques del convertidor, es el modulador el que mayor dificultades
plantea al diseador. Por un lado, el sobremuestreo reduce el filtro antialiasing a un
sencillo filtro RC paso de bajas. Por otro, el decimador, en sus diferentes posibilidades [Nors96a], es un bloque puramente digital cuyo diseo, al igual que el de
otros bloques de procesado digital de seal, se haya considerablemente estructurado
y resulta abordable mediante herramientas de CAD ampliamente difundidas. En el
modulador, situado en la frontera entre el plano analgico y el digital, residen los
mecanismos de error que degradan el comportamiento del convertidor: por una parte,
el error de cuantizacin, inherente a tal operacin; por otra, toda una serie de no idealidades de la circuitera que en mayor o menor medida afectan la funcionalidad de
los bloques analgicos que lo forman. El impacto de esta ltimas, as como las interferencias causadas por los bloques digitales vecinos, han de tenerse en cuenta en el
diseo de convertidores con especificaciones exigentes en trminos resolucin y
velocidad de operacin.
Por todo ello, este Trabajo de Tesis se centra en el modulador, con los siguientes
objetivos: (a) Anlisis y modelado de la operacin de los moduladores y del
impacto que sobre sta tienen las imperfecciones de la circuitera; (b) Desarrollo de
herramientas de CAD que, incorporando los modelos derivados, den soporte a las
diferentes tareas del diseo de tales moduladores, y (c) Implementacin de moduladores en tecnologas CMOS

Conceptos Bsicos y Estado del Arte

x(t)

X ( f ) filtro antialiasing
espreos

x a ( t ) , xsh ( t )

Filtro

fb

Antialiasing

xa ( t )

...

fS

fS 2

fS

...
fb

S/H

x s h( t )

y ( n)

error de cuantizacin
con noise-shaping

iz
ac
i

Y ( f)

...
n

Q
ua
nt

Modulador

fS 2

X sh ( f )

y(n)

fb

fS 2

fS

yf(n)
Yf( f )

Filtro

filtro digital

Digital

...

...
n

fb

fS 2

fS

yf(n)

D
ec
im

ac
i
n

y d( n )
Yd ( f )

...
y d ( n)

...
n

...
fb

fS

Figura 1.2: Ilustrando el procesado de seal en un convertidor A/D .

1.2.1 Sobremuestreo y ruido de cuantizacin

La cuantizacin en amplitud es un proceso fundamental en los convertidores

A/D. La Fig. 1.3(a) muestra la caracterstica de transferencia de un cuantizador de
varios bits. sta puede representarse matemticamente mediante una funcin no lineal de la forma:
y = gq i + e

(1.1)

donde g q es la pendiente de la recta que intersecta los pasos de cdigo, o ganancia

Conceptos bsicos

del cuantizador; y e representa el error de cuantizacin. Este error, inherente a la

cuantizacin, es una funcin no lineal de la entrada como la mostrada en la
Fig. 1.3(a). Ntese que si la entrada del cuantizador permance acotada en el intervalo
[ i min , i max ] , el error de cuantizacin est, as mismo, acotado en el intervalo
[ 2, 2 ] , siendo la separacin entre niveles consecutivos del cuantizador.
Para entradas fuera del intervalo [ i min , i max ] el valor absoluto del error de cuantizacin crece sin lmite. Esta situacin se conoce como sobrecarga del cuantizador.
El error de cuantizacin queda perfectamente definido por el nivel de entrada.
Sin embargo, si la entrada vara aleatoriamente de muestra a muestra en el intervalo
[ i min , i max ] , y el nmero de niveles de la cuantizacin es elevado, puede demostrarse
[Benn48] que el error de cuantizacin se distribuye uniformemente en el rango
[ 2, 2 ] , con lo cual presenta una densidad espectral de potencias constante
como la del ruido blanco. Por esta razn se habla del error de cuantizacin como
ruido de cuantizacin. La potencia del ruido de cuantizacin, 2 ( e ) , se distribuye
uniformemente en el rango [ f S 2, f S 2 ] de manera que su densidad espectral de
potencia se calcula como sigue:

y
y

i
imin

im a x

(a)

(b)
e

e
2
imin

i max

i
i

Figura 1.3: Caractersticas de transferencia y error de cuantizacin de (a) un

cuantizador de varios bits; (b) un cuantizador de un bit (comparador)

Conceptos Bsicos y Estado del Arte

2(e)
1 1
SE ( f ) = -------------- = ---- --fS
fS

e 2 de

2
= ---------12f S

(1.2)

Si la frecuencia de muestreo coincide con la frecuencia de Nyquist de la seal, la

potencia del ruido de cuantizacin que acompaa a la seal cuantizada es 2 12 ;
esto es, toda la potencia del error de cuantizacin. Por el contrario, a medida que la
frecuencia de muestreo crece por encima de la frecuencia de Nyquist queda en la
banda de la seal una menor porcin de potencia del ruido de cuantizacin. La potencia del ruido de cuantizacin en dicha banda (en lo sucesivo potencia en banda)
viene dada por
fd 2

PQ =

fd 2

2
2 f
S E ( f ) df = ------ ---d- = ----------12M
12 f S

(1.3)

donde f d es la frecuencia de Nyquist de la seal (el doble de su ancho de banda). La

potencia en banda del ruido de cuantizacin resulta inversamente proporcional al
cociente entre la frecuencia de muestreo y la de Nyquist. Este cociente, denominado
usualmente M , se conoce como razn de sobremuestreo. Segn (1.3), un incremento
en la razn de sobremuestreo significa un reduccin de 3dB/octava en la potencia del
ruido de cuantizacin.
En el caso de que la cuantizacin sea de un bit, Fig. 1.3(b), las aproximaciones
anteriores no son rigurosamente vlidas. Sin embargo, la experiencia muestra que,
incluso con estos cuantizadores (de gran inters prctico porque se realizan mediante
un simple comparador) los modelos basados en la suposicin de ruido de cuantizacin blanco, aditivo y descorrelacionado con la entrada son aproximadamente vlidos. En tal caso, los resultados mostrados en esta Seccin para un cuantizador de
varios bits son tambin aplicables a un cuantizador de un slo bit o comparador.
1.2.2 Modulador

Un cuantizador precedido de un bloque donde se muestrea la seal a una frecuencia mucho mayor que su frecuencia de Nyquist constituye la base del convertidor de
sobremuestreo ms simple. Consideremos ahora un bloque que realiza la cuantizacin de manera mucho ms eficiente: el modulador .
La Fig. 1.4 muestra el esquema bsico de un modulador . En l se muestrea la
seal de entrada, x , a una frecuencia superior a la frecuencia de Nyquist y se le resta

Conceptos bsicos

la salida del cuantizador, y . Esta diferencia, tras pasar por un filtro de tiempo discreto con funcin de transferencia H ( z ) , sirve como entrada al propio cuantizador,
que tiene usualmente un reducido nmero de niveles. Si la ganancia de este filtro es
muy alta en intervalo de frecuencias de inters y baja fuera de l, el error de cuantizacin (diferencia entre la salida del filtro y la salida del cuantizador) es atenuado en
dicha banda por el lazo de realimentacin.
Para calcular el error de cuantizacin en moduladores han de tenerse en
cuenta las siguientes consideraciones:
(a) En los moduladores , al igual que en un cuantizador, el error de cuantizacin
queda completamente especificado por la seal de entrada.
(b) El nmero de niveles en el cuantizador es reducido. De hecho las arquitecturas
ms usadas de moduladores incorporan utilizan un simple comparador para
realizar la cuantizacin interna.
(c) Ante seales estticas, la entrada del cuantizador vara de muestra a muestra en
mltiplos o submltiplos de la separacin entre niveles de ste, .
Estos factores hacen que la aproximacin de considerar el error de cuantizacin
como ruido blanco descorrelacionado con la entrada (y por tanto uniformemente distribuido en el rango [ 2, 2 ] ) resulte controvertida. Sin embargo, cuando la
entrada al modulador vara en el tiempo, el estudio basado en suponer el error introducido por el cuantizador como ruido blanco conduce fcilmente a resultados cuya
validez se ha confirmado mediante desarrollos tericos complejos derivados de la
introduccin de correlacin entre la entrada y la salida del modulador [Gray90].
As pues, consideraremos, para el cuantizador, el modelo de la Fig. 1.4(b) donde
e ( t ) presenta una distribucin uniforme entre sus valores mximo 2 y mnimo

H ( z)

e(t)

N bits
i (t )

gq

y(t)

D/A
(a)

(b)

Figura 1.4: (a) Estructura bsica del modulador . (b) Modelo del cuantizador.

Conceptos Bsicos y Estado del Arte

2 , de forma que la densidad espectral de potencia del ruido de cuantizacin es

constante y viene dada por (1.2). Ntese que la ganancia que precede a la operacin
de cuantizacin en la Fig. 1.4(b) slo tiene sentido cuando el numero de niveles del
cuantizador sea superior a dos. Cuando se disponga nicamente de dos niveles, cual
es el caso de un comparador, el factor de ganacia es arbitrario pues, la salida del
comparador slo es funcin del signo de su entrada. De nuevo en este caso, la linearizacin del comparador supone una aproximacin grosera, pero que da lugar a
resultados aceptables a la vez que matemticamente simples.
Con ello el modulador de la Fig. 1.4(a) se convierte en un sistema de dos entradas x ( t ) y e ( t ) , y una salida y ( t ) que, en el dominio Z, puede representarse por
Y ( z ) = S T F ( z )X ( z) + NTF ( z )E ( z )

(1.4)

donde X ( z ) y E ( z ) son las transformadas Z de la seal de entrada y del ruido de

cuantizacin, respectivamente, y S T F ( z ) y NTF ( z ) son las funciones de transferencia respectivas de la entrada y el ruido de cuantizacin. La forma exacta de ambas
funciones depende de la arquitectura del modulador. Diversos casos sern objeto de
estudio en este Captulo, pero a la vista de (1.4) podemos imponer las condiciones
siguientes para obtener moduladores operativos:
STF ( z ) = cte
NTF ( z ) 0

para

z1

(1.5)

esto es, el ruido de cuantizacin debe atenuarse en la zona de bajas frecuencias sin
que se distorsione la seal.
Analizando el esquema de la Fig. 1.4(a), la salida en el dominio Z resulta
H (z )
1
Y ( z ) = --------------------- X ( z) + --------------------- E ( z )
1 + H ( z)
1 + H (z )

(1.6)

Comparando esta expresin con (1.5), se obtiene la siguiente condicin sobre la

funcin de transferencia del filtro discreto:
H ( z ) para z 1

(1.7)

El bloque ms sencillo que presenta una funcin de transferencia con esta caracterstica es un integrador, cuya funcin de transferencia en el dominio Z es,

Conceptos bsicos

z 1
H ( z ) = ---------------1 z 1

(1.8)

luego basta sustituir el filtro H ( z ) en la Fig. 1.4(a) por un integrador en tiempo discreto, Fig. 1.7, para obtener a la salida del modulador,
Y ( z ) = z 1 X ( z ) + ( 1 z 1 )E ( z )

(1.9)

esto es, una representacin digital de la entrada retrasada ms el ruido de cuantizacin afectado por una funcin de conformacin. En el dominio temporal, el ruido de
cuantizacin sufre una diferenciacin de forma que a cada muestra se le resta la
obtenida en el ciclo inmediatamente anterior. Intuitivamente se entiende, por tanto,
la reduccin del ruido en la zona de bajas frecuencias pues es all donde la variacin
muestra a muestra de ste es menor. Ntese que la funcin de transferencia del ruido
de cuantizacin, NTF ( z ) = ( 1 z 1 ) , es de primer orden. Por esta razn se conoce
al modulador de la Fig. 1.7 como modulador de primer orden 1. La nica diferencia entre el modulador de la Fig. 1.7 y su representacin conceptual en la
Fig. 1.4(a) es la inclusin de dos factores de amplificacin g 1 y g1 ' para la seal de
entrada y de realimentacin, respectivamente, comnmente llamados pesos o ganancias del integrador.
En el domino de la frecuencia la densidad espectral del ruido de cuantizacin
conformado resulta
f 2
f
S Q ( f ) = S E ( f ) 1 exp j 2 ---- = S E ( f ) 4 sin 2 ----

f
f
S

y la potencia de ste en la banda de la seal se calcula como sigue:

g1

E
I

g '
1
D/A

Figura 1.5: Modulador de primer orden

1. Un cuantizador aislado puede considerarse un modulador de orden cero.

(1.10)

10

Conceptos Bsicos y Estado del Arte

fd 2

PQ =

fd 2

2 2
S Q ( f ) df ------ ----------12 3M 3

fS
M = ---- 1
fd

(1.11)

En este caso, un incremento de la razn de sobremuestreo redunda en un decremento

de 9dB/octava en la potencia en banda del ruido de cuantizacin, 6dB/octava ms
que en el caso de un cuantizador aislado.
1.2.3 Relacin seal-ruido, rango dinmico y resolucin equivalente.

Es til introducir en este punto las definiciones de algunas figuras de mrito que
caracterizan a los convertidores de sobremuestreo, y que sern usadas con profusin
en esta Tesis.
1. Relacin seal ruido (SNR S/N)
Es la relacin entre la potencia de salida a la frecuencia de una entrada sinusoidal
y la potencia en banda de ruido total. Se expresa normalmente en decibelios. Idealmente; esto es, teniendo en cuenta nicamente el ruido de cuantizacin, el SNR, que
es funcin de la amplitud de la entrada al modulador, A , se calcula como
A2 2
S N R ( dB ) = 10log 10 -------------
P

(1.12)

El SNR aumenta monotnicamente con el nivel de entrada. Sin embargo, a patir

de cierto nivel, la seal a la entrada del cuantizador se sale del intervalo [ i min, i max ] ,
definido en la Seccin 1.2.1, con lo cual se produce la sobrecarga de ste y se
observa una cada brusca del SNR.
Como se ver en el Captulo 2, adems del ruido de cuantizacin, existen otras contribuciones a la potencia en banda del error debido a no idealidades de la circuitera.
Para cuantificar estos errores, generalmente en forma de ruido y/o distorsin, se usa
la relacin seal - (ruido + distorsin), TSNR o S/(N+D).
2. Rango dinmico (DR)
Se define como el cociente entre la potencia a la salida a la frecuencia de una
sinusoide con amplitud igual al rango completo y la potencia a la salida para una
sinusoide de la misma frecuencia y amplitud tal que resulte indistinguible del ruido;
esto es, con SNR = 0dB. Usualmente se expresa en dB.

Conceptos bsicos

11

Idealmente el rango mximo de entrada en un modulador viene dado por la

escala completa de entrada del cuantizador. En el caso de cuantizacin de un solo bit
sta es igual a 2 , luego la amplitud de un sinusoide de rango completo es 2 .
Por otro lado segn (1.12), la potencia de salida para una sinusoide de amplitud tal
que su SNR = 0dB vale P Q . Luego,
( 2)2
D R ( dB ) = 10log 10 -----------------2P Q

(1.13)

Para el modulador de primer orden (Fig. 1.7) se obtiene

9 M3
D R ( dB ) = 10log 10 -- -------
2 2

(1.14)

3. Resolucin equivalente (b)

El rango dinmico para un convertidor A/D de b bits viene dado por [Bose88b]
D R = 3 2 ( 2b 1 )

(1.15)

Operando con esta expresin se obtiene el nmero de bits equivalentes o resolucin

equivalente (tambin llamada efectiva) del modulador en funcin de su rango
dinmico en decibelios,
D R ( dB ) 1.76
b = ------------------------------------6.02

(1.16)

Ntese que un incremento de 3dB del DR supone un incremento de 0.5bits en la

resolucin equivalente, mientras que un incremento en 9dB reporta 1.5bits extra.
Con ello, ante aumentos de la razn de sobremuestreo, un cuantizador aislado presenta un aumento de la resolucin equivalente de 0.5bits/octava. Este aumento se
eleva hasta 1.5bits/octava para el modulador de primer orden.
No debe confundirse el nmero de bits equivalentes con el nmero de bits en que
se codifica la seal PCM tras el decimador. Obviamente, por necesidades del procesado digital, ste debe superar a aqul en algunos bits. Por tanto, en la palabra digital
de salida del convertidor slo una parte de los bits, aquellos que marca la resolucin
equivalente del modulador, contienen la informacin.

12

Conceptos Bsicos y Estado del Arte

1.2.4 Generacin de patrones de ruido

Potencia de ruido de cuantizacin

en la banda (dB)

Las expresiones derivadas para la potencia del ruido de cuantizacin parten de la

base de que las muestras de ste y de la seal de entrada estn descorrelacionadas;
asuncin que es aproximadamente vlida cuando la seal vara en el tiempo
[Benn48]. Sin embargo, como se muestra en el Apndice D, ante entradas en DC, la
salida de un modulador de primer orden cambia, tratando de acercarse en promedio
al nivel de entrada, con patrones repetitivos [Cand81]. Esta periodicidad hace que el
ruido de cuantizacin no sea blanco sino fuertemente coloreado. La potencia total
del error, que no ruido, de cuantizacin es bastante superior a la predicha por (1.11)
cuando los tonos de ste caen dentro de la banda de la seal, lo cual ocurre preferentemente cuando la razn entre el nivel de entrada y el de referencia est prxima a
1 a 0. Para entradas en DC en el rango [ 2, 2 ] la potencia del error de cuantizacin cambia bruscamente ante pequeos cambios en el nivel de entrada dando
lugar a grficas como la mostrada en la Fig. 1.6, conocidas como patrones de ruido
del modulador [Cand92]. Una posible solucin a este problema consiste en la introduccin, usualmente a la entrada del cuantizador, de seales aperidicas, por ejemplo ruido pseudoaleatorio (dithering) [Nors96b]. Con ello se consigue
descorrelacionar el error de cuantizacin de la seal de entrada del modulador
aunque se complica el diseo y puede producirse la sobrecarga prematura del cuantizador. Adems la propia seal de dithering constituye una fuente extra de error a la
salida del modulador. Otra posibilidad para descorrelacionar el error de cuantizacin
es la utilizacin de comportamientos caticos en el modulador [Schr93]. Tales comportamientos se consiguen en la prctica moviendo algunos ceros de la funcin
NTF(z) fuera del circulo unidad. Sin embargo, se ha comprobado una tendencia a la
-40
-45
-50
-55

Potencia en (1.11)

-60
-65
-70
-1 -0.8 -0.6 -0.4 -0.2 0 0.2 0.4 0.6 0.8 1
Nivel de DC de la entrada referido a /2

Figura 1.6: Patrn de ruido para un modulador de orden 1 para M = 64 .

Arquitecturas de moduladores Sigma-Delta

13

inestabilidad cuando el nmero de niveles del cuantizador es reducido [Nors96b].

1.3 Arquitecturas de moduladores Sigma-Delta

Basadas en la arquitectura genrica del modulador , Fig. 1.4(a), han sido
muchas las arquitecturas de moduladores reportadas desde mediados de los ochenta
hasta la actualidad. En todas ellas se persigue una reduccin de la potencia en banda
del ruido de cuantizacin mediante dos estrategias bien diferenciadas aunque no
excluyentes:
(a) Aumento del orden del filtro H ( z ) , lo cual se traduce en un aumento del orden
de la funcin NTF ( z ) , proporcionando una cancelacin ms efectiva del ruido
de cuantizacin. En tales arquitecturas el aumento de la resolucin con respecto
a la razn de sobremuestreo es bastante superior a 1.5bits/octava.
(b) Aumento del nmero de bits del cuantizador interno. Con ello se reduce la densidad espectral del ruido de cuantizacin ya que disminuye . De hecho, idealmente y en promedio, cada bit extra en la cuantizacin interna reporta un bit ms
de resolucin equivalente.
Mediante la adopcin de estas estrategias o mediante una combinacin de ambas se
consiguen moduladores que requieren menor razn de sobremuestreo para alcanzar una resolucin equivalente dada. Ello redunda en una mejora del cociente
Potencia
--------------------------- . Un estudio exhaustivo de todas las arquitecturas disponibles de modulaVelocidad

dores sobrepasa las intenciones de esta Tesis. A continuacin se relacionan las arquitecturas de moduladores ms utilizadas prestando especial inters a aquellas cuyo
diseo se abordar en los Captulos sucesivos.
1.3.1 Modulador de segundo orden

Mediante la inclusin de dos integradores en lugar de uno slo en el lazo del

modulador se consigue aumentar hasta dos el orden de la funcin de transferencia
del ruido de cuantizacin. La arquitectura resultante es el modulador de segundo
orden y lazo nico [Cand85], cuyo diagrama de bloques se muestra en la Fig. 1.7.
El anlisis temporal de este modulador resulta complejo debido a la presencia de
la doble integracin1. Sin embargo, su anlisis en el dominio Z es sencillo. Con
g 2' = 2g 1 g2 (lo cual garantiza la estabilidad del modulador [Cand85]), y g1 ' = g1
1. En el Apndice D se analiza la respuesta temporal de los moduladores de primer y segundo orden.

14

Conceptos Bsicos y Estado del Arte

g1

I1

g2
g '
2

g 1'

E
I2

D/A

Figura 1.7: Modulador de segundo orden y lazo nico

se obtiene la siguiente expresin para la salida del modulador:
Y ( z ) = z 2 X ( z ) + ( 1 z 1 ) 2 E ( z )

(1.17)

donde se ha supuesto que ambos integradores poseen una funcin de transferencia

dada por (1.8) y que el error de cuantizacin es aditivo. Comparando esta expresin
con (1.9) se observa que la doble integracin incrementa en uno el orden de la funcin NTF ( z ) . Como consecuencia, la densidad espectral de potencia del ruido de
cuantizacin resulta:
f
f 4
SQ ( f ) = SE ( f ) 1 exp j 2 ---- = SE ( f ) 16 sin 4 ----
f

(1.18)

Con el propsito de comparar las ventajas del modulador de segundo orden

respecto al de primer orden, la Fig. 1.8 muestra sus funciones de conformacin del
ruido de cuantizacin en el dominio de la frecuencia. Ntese que, para el modulador
de 2o orden, la densidad espectral de potencia del ruido de cuantizacin disminuye
mucho en la zona de bajas frecuencias al precio de un pequeo aumento en la zona
de altas frecuencias. Este trasvase de potencia conlleva una disminucin de la potencia en banda del ruido de cuantizacin que se calcula como sigue:
fd 2

PQ =

fd 2

2 4
S Q ( f ) df ------ ----------12 5M 5

fS
M = ---- 1
fd

(1.19)

Por tanto, un incremento en la razn de sobremuestreo conlleva un decremento de la

potencia en banda del ruido de cuantizacin de 15dB/octava, lo cual supone un incremento de 2.5bits/octava en la resolucin equivalente del modulador, frente a
1.5bits/octava para un modulador de primer orden, (1.11). Por ejemplo, idealmente,
un modulador de segundo orden proporciona 34dB ms de rango dinmico que uno

Arquitecturas de moduladores Sigma-Delta

15

10-1

N TF ( z ) 2

10-5

Primer orden

10-9
10-13

Segundo orden

10-17
10-21 -6
10

10-5

10-4

10-3
f fS

10-2

10-1

100

Figura 1.8: Representacin en el dominio de la frecuencia de las funciones

de conformacin del ruido de cuantizacin en moduladores
de primer y segundo orden
de primer orden para M = 128 , y 40dB ms para M = 256 ; esto es, 5.7 y 6.7bits de
resolucin extra, respectivamente.

Potencia de ruido de cuantizacin

en la banda (dB)

Adems de estas ventajas en cuanto al rango dinmico, el modulador de segundo

orden presenta mejores patrones de ruido en presencia de seales estticas [Cand85].
Esta reduccin, que se muestra en la Fig. 1.9 para M = 64 , se consigue gracias al
uso de doble integracin en lazo, lo cual sirve para descorrelacionar en parte
(Apndice D) el error de cuantizacin y la seal de entrada. De hecho, la aparicin
-30
-40
-50
-60
-70
-80

Potencia en (1.19)

-90
-1 -0.8 -0.6 -0.4 -0.2 0 0.2 0.4 0.6 0.8 1
Nivel de DC referido a /2

Figura 1.9: Patrn de ruido para un modulador de orden 2 para M = 64 .

16

Conceptos Bsicos y Estado del Arte

de tonos espreos en la banda de la seal disminuye a medida que aumenta el orden

del modulador. En la prctica, este hecho unido a la presencia de ruido en los dispositivos activos, que hace las veces de seal de dithering, permite en gran medida
obviar el problema de la coloracin del ruido de cuantizacin.
1.3.2 Moduladores de alto orden y lazo nico

El estudio realizado para los moduladores de orden 1 y 2 puede generalizarse

para un modulador de orden L , cuya implementacin ms sencilla consiste en incluir
L integradores antes del cuantizador [Ritc77]. La arquitectura resultante se muestra
en la Fig. 1.10.
La expresin para la salida en el dominio Z de este modulador resulta una generalizacin de las expresiones (1.9) y (1.17):
Y ( z ) = z L X ( z) + ( 1 z 1 ) L E ( z )

(1.20)

Con lo cual la densidad espectral de ruido de cuantizacin viene dada por:

f 2L
f
SQ ( f ) = SE ( f ) 1 exp j 2 ----
= S E ( f ) 2 2L sin 2L ----

f
f
S

(1.21)

La potencia en banda se obtiene integrando (1.21) en la banda de la seal

[ f d 2, f d 2 ] :
fd 2

PQ =

fd 2

2
2L
S Q ( f ) df ------ -------------------------------------------12 ( 2 L + 1 )M ( 2L + 1 )

fS
M = ---- 1
fd

(1.22)

En general, la razn de disminucin de la potencia del ruido de cuantizacin con

la razn de sobremuestreo resulta 3 ( 2L + 1 )dB/octava , equivalente a L + 1 2
X

g1
g '
1

I1

g2
g '
2

I2

gL

E
Y

IL

g L'
D/A

Figura 1.10: Modulador de orden L y lazo nico

Arquitecturas de moduladores Sigma-Delta

17

bits/octava en resolucin equivalente extra.

1.3.2.1 Consideraciones sobre la estabilidad

Un desventaja de los moduladores con L > 2 es su tendencia a la inestabilidad

[OpT93]. Un modulador se considera estable si para entradas acotadas y cualquier
condicin inicial en los integradores, las variables de estado interno (coincidentes
con las salidas de los integradores) permanecen acotadas en el tiempo. Puede demostrarse que un modulador de primer orden es intrnsecamente estable si la entrada se
encuentra en el rango ( 2, 2 ) . As mismo, la estabilidad del modulador de
segundo orden de la Fig. 1.7, para cualquier entrada en el rango ( 0.9 2, 0.9 2) ,
est garantizada si g 2' ( g 1 g 2 ) > 1.25 [Cand85].
Sin embargo, cuando el orden del modulador es mayor que dos, no es posible
determinar matemticamente una condicin de estabilidad1. Utilizando simulacin
de comportamiento se ha comprobado que, con una adecuada eleccin de los coeficientes de escalado, los moduladores de orden superior a 2 son condicionalmente
estables; esto es, una operacin estable se obtiene slo para entradas confinadas a un
rango, que depende del orden del modulador y determinadas condiciones iniciales de
los integradores. Para entradas o condiciones iniciales fuera de sus rangos respectivos los moduladores presentan inestabilidad. En particular, al contrario de lo que
ocurre en los moduladores de orden 1 y 2, la oscilacin debida a una entrada transitoria excesiva, tal como la que podra producirse justo tras la activacin del circuito
(power-on), no desaparece aunque sta vuelva posteriormente al rango para el cual
el modulador es estable.
En la prctica se consiguen moduladores estables de orden superior a dos aplicando tcnicas diferentes:
(a) Adecuada eleccin de los coeficientes de escalado (ganancias de los integradores), lo cual permite reducir la ganancia del ruido de cuantizacin fuera de la
banda de la seal hasta niveles que aseguran la estabilidad del lazo.
(b) Aprovechamiento de la naturaleza acotada de las seales a la salida de los integradores por requerimientos de la circuitera, o bien inclusin de limitadores tras
los integradores crticos (ltimos en la cadena).
(c) Puesta a cero global de los integradores cuando se detecta operacin inestable.
1. En [Goods95] se extiende el estudio de la estabilidad usando el concepto de conjunto invariante a
moduladores de orden 3 con entradas estticas. No obstante, la aplicacin de este mtodo a moduladores de orden superior o con entradas dinmicas resulta extremadamente compleja.

18

Conceptos Bsicos y Estado del Arte

La deteccin de inestabilidad puede realizarse al nivel de los integradores

usando comparadores para determinar si una de las variables de estado ha sobrepasado cierto lmite; o bien, observando la repeticin de pulsos del mismo signo
a la salida del modulador.
En [Adam97a] se hace una recopilacin de estas tcnicas ofrecidas en forma de
recetario para el diseo de moduladores estables con orden superior a dos. Segn
concluyen los autores, los moduladores resultantes presentan un pico de SNR
bastante inferior al que se calcula a partir de la ecuacin (1.22). Por ejemplo, un
modulador de quinto orden con M = 64 estabilizado con estas tcnicas pierde 60dB
de DR respecto al caso ideal. Recientemente, Moussavi y Leung [Mous94] propusieron la puesta a cero selectiva de los integradores que muestran una salida excesiva
mediante el uso de comparadores y realimentacin local. La seal de salida de estos
comparadores se procesa digitalmente junto con la salida del modulador compensando el exceso de ruido debida a tal operacin. Sin embargo, el modulador de tercer
orden propuesto en [Mous94], que implementa esta tcnica, presenta un pico de SNR
de 84dB con M = 64 ; esto es, 28dB por debajo del que le correspondera usando la
expresin (1.22).
1.3.3 Arquitecturas de moduladores de alto orden

Aparte de la arquitectura de la Fig. 1.10, existen otras posibilidades para conseguir funciones de conformacin de alto orden [Ribn91]. Algunas de estas se presentan a continuacin.
1.3.3.1 Moduladores de lazo nico

La forma ms sencilla de obtener una funcin NTF ( z ) de alto orden es una

diferenciacin de orden L, (1.20). Sin embargo, el valor de esta funcin para frecuencias prximas a la mitad de la frecuencia de muestreo crece rpidamente con L
dando lugar a moduladores con clara tendencia a la inestabilidad. Una solucin a este
problema fue propuesta por Lee y Sodini [Lee87] con una arquitectura que hace
posible la generacin funciones NTF ( z ) con mltiples polos y ceros dispuestos a lo
largo de la banda de la seal y mucha menor ganancia fuera de sta 1. La arquitectura del modulador de Lee-Sodini se muestra en la Fig. 1.11. Su respuesta en el
dominio Z se ajusta a la expresin (1.4) con, [Lee87]

1. Una arquitectura similar pero usando cuantizadores multi-bit fue propuesta por Carley [Carl87].

Arquitecturas de moduladores Sigma-Delta

19

BL

..
.

B2
B1

AL

..
.

A2

A1
A0
D/A

Figura 1.11: Modulador Lee-Sodini de orden L

Ai(z 1)N i
i=0

S T F ( z ) = --------------------------------------------------------------------------------------------------------------------------L

z (z 1)L

Bi(z 1)L i +

i=1

(1.23)

Ai ( z 1 ) L i

i=0
L

(z 1)L

B i ( z 1 )L i

i =1

NTF ( z ) = --------------------------------------------------------------------------------------------------------------------------L

z (z 1)L

i =1

B i ( z 1 )L i +

(1.24)

A i ( z 1 )L i

i =0

Si todos los coeficientes B i son nulos, se obtiene una funcin NTF ( z ) con todos
los ceros localizados en DC. La funcin paso de alta es pues similar a la que se
obtiene con un filtro Butherworth o Chebychev. Si por el contrario se ajustan los
valores de los coeficientes B i para emplazar ceros en el rechazo de banda se consigue maximizar la selectividad del filtro paso de alta, y por consiguiente minimizar
el ruido de cuantizacin en la banda, con caractersticas similares a los filtros Chebychev inverso o elptico.

20

Conceptos Bsicos y Estado del Arte

Adems del modulador de Lee-Sodini, tambin llamado interpolativo, existen

otras posibilidades de obtener funciones de alto orden para el ruido de cuantizacin,
con las caractersticas de los filtros paso de alta ms usados [Adam97b]. La mayor
parte de estas arquitecturas usan trasmisin feedback y/o feedforward de la
seales en el lazo. Como desventaja de estos moduladores cabe citar la creciente
complejidad de la circuitera analgica. Adems, la necesidad de coeficientes muy
bajos implica, en implementaciones SC, el uso condensadores muy grandes con el
consiguiente aumento en el consumo de potencia.
1.3.3.2 Moduladores en cascada

Una alternativa a los moduladores de lazo nico e interpolativos son las arquitecturas en cascada (multietapa o MASH) [Chou89][Long88][Mats87][Rebe90] cuyo
diagrama de bloques genrico se muestra en la Fig. 1.12. Su funcionamiento se basa
en la conexin en cascada de moduladores de bajo orden (0, 1 y 2), cuya estabilidad
est garantizada por diseo. El ruido de cuantizacin generado en una etapa es
remodulado por la/s siguiente/s y posteriormente cancelado en el dominio digital.
Como resultado, en el caso ideal, se obtiene la entrada ms el ruido de cuantizacin
de la ltima etapa atenuado por una funcin de conformacin de orden igual al
nmero total de integradores en todas las etapas.
Consideremos, a modo de ejemplo, el modulador de la Fig. 1.13. Esta arquitectura [Yin93b] es una posible realizacin de un modulador de cuarto orden en casE1
Y1

L1
E2

X2

Y2
L2

X3
EN

XN

LOGICA DE CANCELACION

YN
LN

Figura 1.12: Esquema bsico de un modulador multietapa

Arquitecturas de moduladores Sigma-Delta

g1

I1

g '
1

E1

g2

I2

Lgica de cancelacin
Y1

g '
2

21

H1 (z)

D/A
g
3
g 3'
g ''
3

I3

E2

d0

Y2

d1

H 2 (z )

D/A
g4
g '
4
g ''
4

H3 ( z )

E3

d2

I4

Y3
d3

D/A

H 4 (z )

Figura 1.13: Modulador de 4 o orden en cascada 2-1-1.

cada con la estructura 2-1-1; esto es, una primera etapa de segundo orden seguida por
dos de primer orden. Su salida en el dominio Z puede representarse por
Y ( z ) = S T F ( z )X ( z ) + NTF 1 ( z )E 1 ( z ) + N T F2 ( z )E 2 ( z ) + N T F3 ( z )E 3 ( z )

(1.25)

Segn lo dicho, para obtener las prestaciones de un modulador de de cuarto orden

deben exigirse las siguientes relaciones:
S T F ( z ) z 4
NTF 1 ( z ), NTF 2 ( z ) = 0

(1.26)

NTF 3 ( z ) ( 1 z 1 ) 4

las cuales se traducen en las relaciones entre coeficientes y valores de los funciones
digitales H i( z) que se muestran en la Tabla 1.1.

22

Conceptos Bsicos y Estado del Arte

Tabla 1.1: Relaciones para la arquitectura 2-1-1.

Analgico

Digital/Analgico

Digital

g 1' = g 1

d 0 = 1 g3 ' ( g1 g 2 g 3 )

H1 ( z ) = z 1

g2 ' = 2g 1'g2

d 1 = g 3'' ( g1 g 2 g 3 )

H 2 ( z ) = ( 1 z 1 )2

g 4 ' = g 3'' g 4

g 3'

d 2 = 1 ----------------- 1
g
g g

1 2 3

g4 '
------------- 0
g3 ''g 4

d 3 = g4 '' ( g 1 g2 g 3 g 4 )

H3 ( z ) = z 1
H 4 ( z ) = ( 1 z 1 )3

Si estas relaciones se cumplen, a la salida del modulador se obtiene

Y ( z ) = z 4 X ( z ) + d3 ( 1 z 1 ) 4 E 3 ( z )

(1.27)

Ntese que, en general, dada la necesidad de escalar las seales a lo largo de la

cascada, el coeficiente d 3 (ver Tabla 1.1) ser mayor que la unidad. Esto supone un
incremento del ruido de cuantizacin y por tanto una prdida sistemtica de rango
dinmico. Sin embargo, en la prctica una adecuada eleccin de los coeficientes en
el plano analgico reduce esta prdida a slo 6dB.
As pues, con esta tcnica se obtienen moduladores de alto orden, estables y
con valores de SNR cercanos a los que predice (1.22). Por contra, las arquitecturas en
cascada presentan mayor sensibilidad a determinados aspectos no ideales de la circuitera. En el Captulo 2 se analiza el efecto de dichas no idealidades en el funcionamiento de los moduladores en cascada. Un estudio comparativo de moduladores en
cascada de cuarto orden se lleva a cabo en el Captulo 5.
1.3.4 Moduladores con cuantizacin multibit

Otra posibilidad para reducir el ruido de cuantizacin de los moduladores

consiste en aumentar el nmero de niveles de la cuantizacin interna
[Paul87][Carl97]. La arquitectura genrica de estos moduladores coincide con la
mostrada en la Fig. 1.4(a). El uso de un cuantizador multibit ofrece grandes ventajas
y a la vez grandes inconvenientes. Entre las primeras se encuentra una reduccin de
6dB en el ruido de cuantizacin por cada bit extra en el cuantizador, independiente-

Estado del Arte en el diseo de convertidores A/D

23

mente de la razn de sobremuestreo. Adems, la cuantizacin multibit contribuye a

la estabilizacin de arquitecturas de alto orden ya que puede eliminar la saturacin
del cuantizador. Como ventaja adicional, las tcnicas aproximadas de anlisis basadas en la suposicin de considerar el error de cuantizacin como ruido blanco
resultan tanto ms exactas cuanto mayor es el nmero de niveles en el cuantizador.
Sin embargo, sin tcnicas apropiadas, la linealidad de un modulador con
cuantizacin multibit se ve limitada por la que presenta el convertidor D/A necesario
en el lazo de realimentacin [Adam91a][Plass79]1. Adems, como desventaja, debe
considerarse el aumento de la circuitera analgica necesaria para implementar convertidores A/D y D/A de varios bits.
En el Captulo 6, se profundiza en el estudio de los moduladores multibit SC y
exponen las tcnicas que permiten solventar el problema de la no linealidad del convertidor D/A.
Para finalizar esta Seccin, La Fig. 1.14 muestra una clasificacin de las arquitecturas de moduladores ms utilizadas. Esta clasificacin no pretende recoger de
forma exhaustiva todas la posibles topologas, sino mostrar, sincrticamente, las distintas tendencias expuestas anteriormente, comentando brevemente sus ventajas e
inconvenientes.

1.4 Estado del Arte en el diseo de convertidores A/D

La prctica totalidad de las arquitecturas de moduladores enumeradas en la
Seccin anterior han sido utilizadas para la implementacin monoltica de convertidores A/D en diferentes tecnologas (CMOS, BiCMOS, Bipolar), y utilizando tcnicas circuitales diversas (condensadores en conmutacin SC, corrientes en
conmutacin SI, tiempo continuo, etc.) con diferentes tensiones de polarizacin
(desde 10V hasta 1V).
Una recopilacin detallada de todas las realizaciones es, por el excesivo volumen
de informacin, de escaso inters prctico. En su lugar, la Tabla 1.2 recoge un
resumen de los convertidores A/D monolticos reportados en los ltimos siete aos.
En la Tabla se indica su resolucin equivalente, la razn de salida digital DOR (coincidente con la frecuencia de Nyquist de la seal), el consumo de potencia, las caractersticas del proceso y la arquitectura del modulador.
1. Ntese que este problema no existe si la cuantizacin es de un solo bit, ya que, en tal caso, el convertidor D/A es perfectamente lineal por construccin.

24

Conceptos Bsicos y Estado del Arte

La mayor parte de los moduladores en la Tabla 1.2 se han implementado

usando circuitos SC. Tan slo los moduladores en [Tan95a][Tan95b] emplean circuitos SI y [Zwan97] usa integradores gm-C en tiempo continuo. Esta dominancia de
los circuitos SC frente a otras tcnicas es patente en la blibiografa y est justificada
por la mayor robustez de aquellos frente a las imperfecciones de la circuitera. Los
moduladores que emplean celdas bsicas en modo de intensidad [Touma94], prometedores por su compatibilidad con procesos CMOS standard, no han conseguido,
hasta el momento, igualar las prestaciones de los moduladores en modo tensin, en

Estado del Arte en el diseo de convertidores A/D

25

Bajo orden, lazo

nico, single-bit
Ventajas:

Alto orden, lazo

nico, single-bit

Alto orden
en cascada

Ventajas:

Ventajas:

Ventajas:

- Alto SNR para

bajo M.

- Alto SNR para

bajo M.

- Mximo rango
de entrada til

- Mejores
patrones
ruido

- Estabilidad
garantizada.

Inconvenientes:

Inconvenientes:

- Estabilidad
- Circuitera simple

- Necesidad
alto M

de

- Patrones
ruido

de

de

- Estabilidad
condicionada
- Rango til inferior al rango de
entrada
completo.

Multi-bit

- SNR alto para

muy bajo M.
- Mejor
idad

estabil-

- Mximo rango
de entrada til

- Mejores
patrones
ruido

Inconvenientes:

- Inconvenientes:

- Sensibilidad a la
circuitera.

- Circuitera
analgica y digital ms compleja

- Mayor complejidad del filtro

de decimacin.

- Necesidad
de
ganancias
de
integradores

de

- Sensibilidad a
la no linealidad

Figura 1.14: Clasificacin de las arquitecturas de moduladores

particular los implementados usando circuitos SC.

Tabla 1.2: Resumen de los convertidores A/D reportados en el periodo 1991-1997.
Ref.

Bits

DOR
(kS/s)

Potencia Proceso / Polarizacin

(mW)

Arquitectura

[Bert93]

21

DC

2m CMOS / 5V

1er orden + PWM

[Bran91a]

16

50

13.8

1m CMOS /5V

2o Orden

26

Conceptos Bsicos y Estado del Arte

Tabla 1.2: Resumen de los convertidores A/D reportados en el periodo 1991-1997.

Ref.

Bits

DOR
(kS/s)

Potencia Proceso / Polarizacin

(mW)

Arquitectura

[Gril96]

15.3

0.6 m CMOS / 1.8V

2 o Orden

[Pelu96]

12

0.1

0.7m CMOS / 1.5V

2 o Orden

[Send97]

14.3

20

0.55

0.5m CMOS / 1.5V

2o Orden, doble muestreo

[Tan95a]

11

20

0.8m CMOS / 3.3V

SI, 2o Orden

[Tan95b]

10

15.6

0.78

0.8m CMOS / 1.2V

SI, 2o Orden

[Nys96]

19

0.8

1.35

2 m CMOS / 5V

2o Orden, 3bits

[Saue95]

12

32

1.5m CMOS / 2.3V

3 er Orden

[Au97]

11.8

15.6

0.34

[Kert94]

20

0.8

50

3 m CMOS / 10V

4 o Orden

[Zwan97]

15.7

40

2.3

0.8m CMOS / 3.3V

gm-C, 4o Orden

[Bair96]

13.7

500

58

1.2m CMOS / 5V

4o Orden, 4bits

[Thom94]

20

0.984

45

2 m CMOS / 10V

5o Orden (tri-level)

[Mino95]

11

200

94

0.8m CMOS / 3V

7o Orden, Feedforward

[Leun97]

19.3

44

760

0.8m CMOS / 5V

7 o Orden, 3-level (corregido digitalmente)

[Yin93a]

15.7

320

65

1.2m CMOS / 5V

Cascada 2-1

[Will94]

17

50

47

1m CMOS /5V

Cascada 2-1

[Rabi96]

15

50

5.4

1.2 m CMOS / 1.8V

Cascada 2-1

[Bran91b]

12

2100

41

1m CMOS / 5V

Cascada 2-1, 3bit

[Yin94]

15.8

1500

180

2m BiCMOS / 5V

Cascada 2-1-1

[Fuji97]

18

48

500

0.7m CMOS / 5V

Cascada 2-2, tri-level

[Dedi94]

14.7

200

40

1.2m CMOS /5V

Cascada 2-2-2 (tri-level)

[Mats94]

9.4

384

1.56

0.5m CMOS / 1V

RC, swing-suppression

1.2m CMOS / 1.95V 3er orden, realimentacin

local

Adems, con excepcin del modulador en [Yin94], todos los procesos de fabricacin son CMOS. La tabla refleja tambin la tendencia actual de la reduccin de las
tensiones de polarizacin hasta 2V e inferiores [Au97][Gril96][Mats94][Pelu96]

Estado del Arte en el diseo de convertidores A/D

27

[Saue95][Send97][Rabi96][Tan95b].
La Fig. 1.15 sita los convertidores de la Tabla 1.2 en el plano resolucin-frecuencia, Fig. 1.15(a), y en el plano consumo-frecuencia, Fig. 1.15(b). Por completitud se han aadido convertidores A/D a la frecuencia de Nyquist (esto es,
moduladores que no emplean sobremuestreo) implementados con arquitecturas
flash, pipelined, aproximaciones sucesivas, etc. Estos convertidores se recogen en la
Tabla 1.3.
Tabla 1.3: Resumen de otros convertidores A/D de alta frecuencia reportados
recientemente.
Ref.

Bits

DOR
(ks/s)

Potencia Proceso / Polarizacin

(mW)

[Hamm97]

9.1

200

12

[Shu95]

11

10000

360

[Song95]

8.7

20000

50

1.2m CMOS / 5V

Pipelined

[Wu95]

8.2

4500

128

0.8m CMOS / 5V

SI, Pipelined

[Mant96]

9.4

300

5.4

0.8m CMOS / 2.7V

Interleaved pipelined

[Ahm96]

10

10000

250

0.8m CMOS / 5V

Pipelined

[Lim96]

11

10000

250

0.8m CMOS / 5V

Pipelined

[Clin96]

13

5000

166

1.2m CMOS / 5V

Pipelined

[Yu96]

11

5000

33

1.2m CMOS / 2.5V

Pipelined

[Kwak97]

14.1

5000

60

1.4m CMOS / 5V

Pipelined

[Ito94]

20000

135

0.8m CMOS / 3V

Subranging

[Yots95]

20000

20

0.5m CMOS / 2V

Mixed-mode subranging

[Vene96]

7.1

80000

80

0.5m CMOS / 3.3V

Folding

[Bult97]

8.7

48000

170

0.5m CMOS / 5V

Flash + Folding

[Spal96]

200000

400

0.6m CMOS / 5V

Flash

1m CMOS / 5V

Arquitectura
Aproximaciones sucesivas

1.4m BiCMOS / 5V Pipelined, calibracin

Respecto a la Fig. 1.15(a), es notoria la extensin del rango de aplicacin de los

convertidores de sobremuestreo desde DC hasta 2MS/s. A frecuencias superiores
nicamente se ha reportado convertidores Nyquist.

28

Conceptos Bsicos y Estado del Arte

Estado del Arte en el diseo de convertidores A/D

29

22

Resolucion efectiva (bits)

20
18
16

(BiCMOS)

14
12
(BiCMOS)

(baja tensin)
(modo intensidad)
Nyquist
Nyquist (baja tensin)

10
8
6

(a)

102

103

104
105
106
107
Razon de salida digital (muestras/s.)

108

109

102

103

104
105
106
107
Razon de salida digital (muestras/s.)

10 8

109

10-1
10-2

Potencia (W) / 2bits

10-3
10-4
10-5
10-6
10-7
10-8
(b) 10-9

Figura 1.15: (a) Resolucin efectiva frente a razn de salida digital (DOR). (b)
Consumo de potencia normalizado al numero de niveles de la cuantizacin, segn la resolucin equivalente, en funcin del DOR.

30

Conceptos Bsicos y Estado del Arte

La Fig. 1.15(b) muestra el consumo de potencia normalizado al nmero de niveles que tendra un cuantizador con el mismo nmero de bits equivalentes ( 2 bits ), el
cual, en promedio, crece con la frecuencia de Nyquist del convertidor
[Malo95][Nys93]. Ntese que los moduladores SI disipan mayor potencia normalizada que los moduladores SC en el mismo rango de frecuencias. Por otro lado, el
consumo de potencia resulta menor en los moduladores con baja tensin de polarizacin, los cuales se concentran en el rango de audio: aunque en general presentan
menor resolucin que sus equivalentes a 5V (Fig. 1.15(a)), la reduccin de las tensiones de polarizacin y el empleo de circuitos especficos para baja potencia
[Rodr95] permiten reducir significativamente el consumo.
1.4.1 Evaluacin comparativa de los moduladores reportados

Recientemente se ha propuesto el uso de una figura de mrito (FOM) para la

evaluacin comparativa de circuitos integrados para la conversin de datos. La formulacin original del FOM [Good96] puede adaptarse al caso de moduladores
como sigue,
Potencia ( W )
FOM = ------------------------------------------------------------------- 10 12
resolucin
( bit ) D O R (S/s)
2

(1.28)

donde resolucin es la resolucin efectiva del modulador y DOR es su razn de salida digital, que coincide con el doble del ancho de banda de la seal f d . El resultado
(en picojulios) es la energa necesaria por conversin. La potencia en (1.28) es el
consumo de potencia del modulador. En la mayora de los trabajos reportados no se
implementa la parte digital del modulador, de modo que no hay apenas datos sobre el
consumo de potencia del filtro digital que acompaa al modulador en un convertidor
completo. Una estimacin de tal consumo de potencia resulta compleja: si bien es
cierto que la cantidad de circuitera digital necesaria en un modulador de alto orden
y/o multibit es mayor que en una arquitectura ms sencilla, tambin lo es que aquellos requieren menor frecuencia de muestreo para obtener las mismas especificaciones. Ambos efectos pueden, groso modo, compensarse, de manera que es posible
evaluar comparativamente arquitecturas de moduladores dispares sin considerar el
consumo de potencia del filtro digital1.
El objetivo de reduccin del consumo de potencia se traduce en la minimizacin
del FOM. A modo de referencia, la Tabla 1.4 muestra el subconjunto de los prototi1. Sin embargo el consumo de la parte digital debe tenerse en cuenta para comparar realsticamente convertidores AD y convertidores A/D a la frecuencia de Nyquist [Good96].

Estado del Arte en el diseo de convertidores A/D

31

pos en la Tabla 1.2 con un FOM menor que 10pJ, ordenados segn el valor de ste.
Ntese que el menor valor del FOM reportado hasta ahora es 1.4pJ y corresponde a
una arquitectura de segundo orden alimentada con 1.5V en el rango de audio
[Send97]. A ms alta frecuencia, el mejor FOM es 2.1pJ reportado por [Yin94] para
un modulador en cascada 2-1-1 implementado en una tecnologa BiCMOS. En tecnologa CMOS, los mismos autores reportan un modulador en cascada 2-1 para
320kS/s con un FOM de 3.9pJ [Yin93a]. El modulador con mayor DOR de la
Tabla 1.4 (2.1MS/s) [Bran91b] utiliza una arquitectura en cascada con cuantizacin
multibit y obtiene un FOM de 4.8pJ.
Tabla 1.4: Resumen de los moduladores con FOM<10.
Referencia

Resolucin
(bits)

DOR
(kS/s)

Consumo
(mW)

Tecnologa

Arquitectura

FOM
(pJ)

[Send97]

14.3

20

0.55

0.5m CMOS / 1.5V

2o Orden

1.4

[Zwan97]

16.5

40

2.3

0.8m CMOS / 3.3V

gm-C, 4o Orden

1.8

[Yin94]

15.8

1500

180

2m BiCMOS / 5V

Cascada 2-1-1

2.1

[Nys96]

19

0.8

1.35 a

2 m CMOS / 5V

2o Orden, 3bits

3.2

[Rabi96]

15

50

5.4

1.2 m CMOS / 1.8V

Cascada 2-1

3.3

[Yin93a]

15.7

320

65

1.2m CMOS / 5V

Cascada 2-1

3.9

[Pelu96]

12

0.1

0.7m CMOS / 1.5V

2 Orden

4.1

[Bran91a]

16

50

13.8

1m CMOS /5V

2o Orden

4.3

[Bran91b]

12

2100

41

1m CMOS / 5V

Cascada 2-1, 3bit

4.8

[Mats94]

9.4

384

1.56

0.5m CMOS / 1V

RC, swing-suppression

6.0

[Will94]

17

50

47

1m CMOS /5V

Cascada 2-1

7.2

[Dedi94]

14.7

200

40

1.2m CMOS /5V

Cascada 2-2-2 (3-level)

7.7

[Gril96]

15.3

0.6 m CMOS / 1.8V

2 Orden

8.1

[Bair95]

13.7

500

58

1.2m CMOS / 5V

4o Orden, 4bits

9.0

a. Aunque este convertidor incluye el filtro digital, el consumo de potencia corresponde nicamente al modulador.

1.4.2 Moduladores implementados en esta Tesis frente al estado del arte

Los resultados de esta Tesis se demuestran mediante la implementacin monoltica de tres moduladores en tecnonologas CMOS. Estos moduladores, junto a
las metodologas que han posibilitado su implementacin, han sido desarrollado en

32

Conceptos Bsicos y Estado del Arte

el marco de dos proyectos CEE-ESPRIT: #5056 (AD2000) y #8795 (AMFIS) dedicados a la investigacin bsica sobre convertidores de datos de alta resolucin en
tecnologas CMOS standard y desarrollo de metodologas de diseo (AD2000) y a su
aplicacin a proyectos industriales especficos de diversa ndole (AMFIS). En particular, dos de los moduladores que se presentan en esta Tesis estn directamente relacionados con dos de las aplicaciones industriales en AMFIS.
El modulador de segundo orden, descrito en el Captulo 4, fue diseado como
parte de un front-end para la medicin de energa en una lnea de suministro elctrico. Los resultados experimentales muestran que el prototipo tiene una resolucin
efectiva de 16.4bits para DOR = 9.6kS/s, que es ms que suficiente para los requirimientos del medidor de energa. Adems, el consumo de potencia del modulador es
de slo 1.71mW operando a 5V y a la frecuencia de reloj nominal (2.5MHz). Estas
prestaciones resultan en un FOM de 2pJ, lo cual sita a este modulador entre los
primeros de la Tabla 1.4, tan slo superado por dos moduladores muy recientes, posteriores a los prototipos que se presentan en esta Tesis, que operan con baja tensin
de polarizacin [Send97][Zwan97].
El modulador de cuarto orden con cuantizacin multibit descrito en el
Captulo 6 fue diseado para un sistema ADSL de comunicacin de alta velocidad
sobre cable de cobre [ZCha95] que precisa 12bits de resolucin efectiva a 2.2MS/s.
El uso de una arquitectura de alto orden en cascada 2-1-1 y cuantizacin dual de un
bit y 3bits ha permitido reducir la razn de sobremuestreo a tan slo 16 (35.7MHz de
frecuencia de muestreo). Aunque el prototipo fue diseado para obtener 13bits a
2.2MS/s, las imperfeciones del set-up de test no han permitido medir ms de
12bits, debido principalmente a la presencia de ruido de conmutacin en la lneas
analgicas. Sin embargo, dicha resolucin (13bits) se obtiene cuando la frecuencia
de reloj se baja hasta 22MHz ya que entonces el ruido de conmutacin no es limitante. Tomando como buena, pues, la resolucin de 13bits, el consumo de potencia
del modulador (55mW) resulta en un FOM de 3.1pJ; esto es, 1.7pJ menor que el
modulador, similar en cuanto a prestaciones, en [Bran91b] .
Por ltimo, el modulador de cuarto orden descrito en el Captulo 5 fue diseado en el seno del Projecto AD2000. Las especificaciones iniciales 17bits a 40kS/s
fueron cubiertas con una arquitectura de cuarto orden en cascada 2-2, cuyo diseo,
con el fin de evaluar la adecuacin de los modelos y metodologias desarrollados, se
realiz de modo que la resolucin que caba esperar era exactamente la especificada.
Los resultados experimentales muestran un resolucin efectiva de 16.7bits a 40kS/s
con un consumo de potencia de 10mW (a 5V y 5.12MHz de frecuencia de muestreo).
Estas prestaciones se traducen en un FOM de 2.3pJ, tan slo 0.5pJ mayor que el del
modulador, similar en prestaciones, en [Zwan97], reportado con posterioridad.

Resumen

33

En la Fig. 1.16 se sita a estos tres moduladores en los planos resolucin-frecuencia, Fig. 1.16(a), y consumo-frecuencia, Fig. 1.16(b), junto a los restantes moduladores de la Tabla 1.2. Respecto al primero, es destacable la posicin del
modulador en cascada 2-1-1 multi-bit para ADSL, pues se trata del modulador
con mayor razn de salida digital (2.2MS/s) reportado hasta ahora. Por otro lado,
obsrvese que los tres moduladores aparecen en el plano consumo-frecuencia por
debajo de la recta de mejor ajuste correspondiente a los moduladores SC CMOS
con 5V de polarizacin de la Tabla 1.2.

1.5 Resumen
En este Captulo se han introducido las tcnicas de modulacin para la conversin A/D y los conceptos bsicos relacionados: sobremuestreo, ruido de cuantizacin, relacin seal-ruido, rango dinmico, resolucin equivalente, etc. En este
contexto, al igual que en el resto de esta Tesis, se ha prestado especial inters al modulador, puesto que es en este bloque donde se generan los mecanismos de error que,
en mayor medida, degradan las prestaciones del convertidor.
En particular, este Captulo se ha centrado en el anlisis de uno de los mecanismos de error presentes en cualquier arquitectura de modulador : el ruido de cuantizacin. La incidencia de este error, que podramos llamar ideal, puesto que es
inherente al proceso de cuantizacin, es atenuada en los moduladores mediante el
uso combinado de la tcnica de sobremuestreo y la tcnica de noise shaping. Esta
ltima permite filtrar el ruido de cuantizacin de forma que la mayor parte de su
potencia queda fuera de la banda de la seal. El filtrado es tanto ms eficiente cuanto
mayor sea la frecuencia de muestreo en comparacin con la frecuencia de Nyquist de
la seal (razn de sobremuestreo) o cuanto mayor sea el orden del modulador.
Desde este punto de vista, se han analizado las arquitecturas bsicas de moduladores : de primer orden y de segundo orden. Adems, se han resumido las caracterstica de otras arquitecturas de moduladores ms complejas: moduladores de
alto orden de lazo nico e interpolativos, moduladores en cascada y moduladores con
cuantizacin multibit, alguna de las cuales sern utilizadas en el diseo de moduladores en esta Tesis. Para todas ellas se han resaltado las ventajas e inconvenientes en
funcin de su rango dinmico, tendencia a la inestabilidad, generacin de patrones
de ruido y sensibilidad a no idealidades de la circuitera.

34

Conceptos Bsicos y Estado del Arte

Resumen

35

22

Resolucin efectiva (bits)

20
18
16

(BiCMOS)

14
12

(a)

10

10 2

103
104
105
106
Razn de salida digital (muestras/s)

107

10-4
Ajuste de los moduladores CMOS
con 5V de tensin de polarizacin

Potencia (W) / 2bits

10-5
(BiCMOS)

-6

10

10-7

10-8
(b)

10-9 2
10

(baja tensin)
(modo intensidad)
Moduladores en esta Tesis
10 3
10 4
105
106
Razon de salida digital (muestras/s)

107

Figura 1.16: Moduladores presentados en esta Tesis en los planos (a) ResolucinDOR y (b) Potencia (W) / 2bits- DOR.

36

Conceptos Bsicos y Estado del Arte

Se ha realizado una recopilacin de los circuitos integrados reportados en la bibliografa que definen el Estado del Arte del diseo de moduladores . La eficacia
de estos diseos se ha evaluado mediante una figura de mrito (FOM) que combina
la resolucin y la razn de salida digital con el consumo de potencia. Los resultados
muestran que slo se han reportado 14 moduladores con un FOM menor que 10pJ en
el periodo 1991-1997.
Por ltimo, los moduladores diseados en esta Tesis se han ubicado en el
Estado del Arte. Con ello se ha comprobado que las tcnicas de optimizacin
empleadas para su diseo generan moduladores con bajo FOM; esto es, con consumos de potencia ajustados en funcin de las especificaciones.