Professional Documents
Culture Documents
Objectifs
Apprendre la structure de quelques circuits
combinatoires souvent utiliss ( demi additionneur ,
additionneur complet,..).
S1
E1
S2
Circuit
combinatoire
E2
..
..
Sm
En
Schma Bloc
2. Demi Additionneur
Demi Additionneur
Additionneur complet
Comparateur
Multiplexeur
Demultiplexeur
Encodeur
Dcodeur
A
B
DA
S
R
R = A.B
S = A B
A B
R S
R = A.B
S = A.B + A.B = A B
3. Ladditionneur complet
r4
+
r4
r3
a4
b4
s4
r2
a3
b3
r1
a2
b2
s3
s2
r0 = 0
a1
b1
ri-1
ai
bi
s1
ai
Si
Additionneur
complet
bi
ri-1
Ri
r i si
7
ai
bi
ri-1
ri
si
S i = A i . B i . R i 1 + A i . B i . R i 1 + A i . B i . R i 1 + A i . B i . R i 1
S i = A i .( B i . R i 1 + B i . R i 1 ) + A i .( B i . R i 1 + B i . R i 1 )
S i = A i ( B i R i 1 ) + A i .( B i R i 1 )
S i = A i B i R i 1
R i = A i B i R i 1 + A i B i R i 1 + A i B i R i 1 + A i B i R i 1
R i = R i 1 .( A i . B i + A i . B i ) + A i B i ( R i 1 + i R i 1 )
R i = R i 1 .( A i B i ) + A i B i
Ri = Ai Bi Ri 1 + Ai B i Ri 1 + Ai Bi R i 1 + Ai Bi Ri 1
9
= A i .B i + R
i 1
Si = A i Bi R
.(B
10
A i)
S i = A i B i R i 1
i 1
Si on pose
X = A i B i et Y = A i B i
On obtient :
R i = Y + R i 1 .X
S i = X R i 1
et si on pose Z = X R i 1 et T = R i 1 .X
On obtient :
Ri = Y +T
Si = Z
11
12
X = A i Bi
Y = A iB i
Z = X R i 1
T = R i 1 .X
Ri = Y +T
Si = Z
AI
Demi Add
RI-1
SI
Il faut trouver une solution plus facile et plus efficace pour concevoir
ce circuit ?
13
14
r3
a4
b4
RI
Demi Add
BI
r2
a3
b3
r1
a2
b2
r0 = 0
a1
b1
r 4 s4 r 3 s3 r 2 s2 r 1 s1
r4
s4
s3
s2
s1
Rsultat final
15
16
Exercice
4. Le Comparateur
17
fi
A
B
Comparateur
1 bit
fe
fs
18
fs = A.B
fi = AB
A B
fs fe fi
fe = fs + fi
fs = A.B
fi = AB
fe = AB + AB = A B = fs + fi
19
20
A2
A1
B2
B1
3. A<B si
022
1. A=B si
A2=B2 et A1=B1
fe = ( A2 B 2).( A1 B1)
2. A>B si
A2 > B2 ou (A2=B2 et A1>B1)
A1
A2
B1
fi
Comparateur
2 bits
fe
fs
B2
21
fs fe fi
1. A=B si
A2=B2 et A1=B1
fe = ( A2 B2 ).( A1 B1 ) = fe2.fe1
2. A>B si
a1
b1
3. A<B si
Comparateur 1 bit
fs2 fe2 fi2
Comparateur 1 bit
fs1 fe1 fi1
24
A2
B2 Es Eg Ei
fs fe fs
A2>B2
A2<B2
A2
B2
Comp
A2=B1
fs
26
fe
fi
Es ( >)
Eg ( =)
Ei ( <)
28
5. Le Multiplexeur
Exercice
Raliser un comparateur 4 bits en utilisant
des comparateurs 2 bits avec des entres
de mise en cascade?
Em
C0
C1
Cn-1
.........
Mux
2n
E3 E1 E0
1
29
30
5.1 Multiplexeur 2 1
V
C0
5.2 Multiplexeur 4 1
C1
C0
E0
E1
E2
E3
E3
C0
C1
E1 E0
C0
E0
Mux 2 1
E1
E2
E1 E0
Mux 4 1
S
S
5.3 Multiplexeur 8
1
C2
C1
C0
E0
E1
E2
E3
1
1
1
1
0
0
1
1
0
1
0
1
E4
32
E2
E1 E0
ai
Mux 8 1
C2
E5
E6
E7
33
bi
ri-1
ri
ai
bi
ri-1
Si
34
+ Ai Bi Ri1.(1) + Ai Bi Ri1.(1)
C 2 .C 1.C 0 ( E 4 ) + C 2 .C 1.C 0 ( E 5 ) + C 2 .C 1 .C 0 ( E 6 ) + C 2 .C 1 .C 0 ( E 7 )
On pose :
C2=Ai
C1=Bi
C0=Ri-1
E0=0, E1=1, E2=1, E3=0, E4=1, E5=0, E6=0, E7=1
On pose :
C2=Ai
C1=Bi
C0=Ri-1
E0=0, E1=0, E2=0, E3=1, E4=0, E5=1, E6=1, E7=1
35
36
Exercice
0
ri-1
0
E7 E6 E5 E4 E3
bi
C0
C1
ai
C2
E2
E1 E0
E7 E6 E5 E4 E3
ri-1
Mux 8 1
bi
C0
C1
ai
C2
E2
E1 E0
Mux 8 1
Ri
Si
37
38
6. Demultiplexeurs
Il possde :
une seule entre
2n sorties
N entres de slection ( commandes)
C1
C0
S3 S2
S1
S0
S 0 = C 1.C 0.( I )
S 1 = C 1.C 0 .( I )
S 2 = C 1 .C 0.( I )
S 3 = C 1 .C 0 .( I )
I
C0
C1
C0
C1
DeMux 1 4
S3
S2
S1
DeMux 1 4
S3
S0
S2
39
Un dcodeur 3
8
S0
40
Dcodeur 24
7. Le dcodeur binaire
A
B
S1
41
S0 S1
S2
S3
S0
A
S1
S2
S3
V
1
S 0 = ( A.B ).V
S 1 = ( A. B ).V
S 2 = ( A. B ).V
S 3 = ( A.B ).V
42
Dcodeur 3
8
S0
S1
S2
S3
S4
S5
S6
S7
A
B
C
S0
S1
S2
S3
S4
S5
S6
S7
= A . B .C
= A . B .C
= A . B .C
= A . B .C
= A . B .C
1
1
= A . B .C
= A . B .C
= A . B .C
0 0
1 0
R i = A i B i R i 1 + A i B i R i 1 + A i B i R i 1 . + A i B i R i 1
0 1
0 1
1 1
Ri = S 3 + S 5 + S 6 + S 7
43
S i = S1 + S 2 + S 4 + S 7
44
Lencodeur binaire ( 4
2)
8. Lencodeur binaire
Il joue le rle inverse dun dcodeur
Il possde 2n entres
N sortie
Pour chaque combinaison en entre on va avoir sont
numro ( en binaire) la sortie.
I0
I1
I2
I3
I0
I1
I2
x
y
I3
I0
Encodeur 4
2
I1
I2
X = I 0.I1.( I 2 + I 3)
I3
Y = I 0.( I1 + .I 2.I 3)
45
46
9. Le transcodeur
Cest un circuit combinatoire qui permet de transformer
un code X ( sur n bits) en entre en un code Y ( sur m
bits) en sortie.
E1
S1
E2
S2
..
En
transcodeur
..
Sm
47
48