Arquitectura Avanzada de Computadoras

Arquitectura clsica

Esta arquitectura fue utilizada en la computadora ENIAC. ste surge en 1946 y fue
el primer ordenador electrnico digital que lleg a funcionar. Este ordenador fue
construido por John Presper Eckert y John William Mauchly. Estaba formado por
18 000 vlvulas y 1 500 relevadores.
Esta arquitectura es conocida como la arquitectura de Von Neumann. Consiste en
una unidad central de procesos que se comunica a travs de un solo bus con un
banco de memoria conde se almacenan tanto los cdigos de instruccin del
programa, como los datos que sern procesados por este.

El procesador se divide en una unidad de control (CU), una unidad aritmtica

lgica (ALU) y una serie de registros. Los registros sirven para almacenar
internamente datos y el estado del procesador. La unidad aritmtica lgica
proporciona la capacidad de realizar operaciones aritmticas y lgicas. La unidad
de control genera las seales de control para leer el cdigo de las instrucciones,
decodificarlas y hacer que la ALU las ejecute.
La principal desventaja de esta arquitectura, es que el bus de datos y direcciones
nico se convierte en un cuello de botella por el cual debe pasar toda la
informacin que se lee o se escribe a la memoria, obligando a que todos los
accesos a sta sean secuenciales, esto limita el desempeo de la computadora.

Arquitectura Avanzada de Computadoras

Arquitectura Harvard

Esta arquitectura surgi en la universidad del mismo nombre. Al igual que en la

arquitectura Von Neumann, el programa se almacena como un cdigo numrico
en la memoria, pero no en el mismo espacio de memoria ni en el mismo formato
que los datos. Con esta arquitectura se pueden almacenar las instrucciones en la
memoria de programa, mientras que los datos se almacenan en una memoria
aparte.

En esta arquitectura, al tener un bus separado para el programa y otro para los
datos, permite que se lea el cdigo de operacin de una instruccin, mientras que,
al mismo tiempo, se lee de la memoria de datos, los datos operados de la
instruccin previa. As se evita el cuello de botella que se originaba en la
arquitectura Von Neumann y se obtiene un mejor desempeo.

Arquitectura Avanzada de Computadoras

Arquitectura paralela (segmentada)

Esta arquitectura busca mejorar el desempeo realizando paralelamente varias

etapas del ciclo de instruccin al mismo tiempo. El procesador se divide en varias
unidades independientes y entre ellas se dividen el procesamiento de
instrucciones.
Para comprender, supongamos lo siguiente: un procesador simple tiene un ciclo
de instrucciones sencillo que consiste en una etapa de bsqueda del cdigo de
instruccin y en otra etapa de ejecucin de la instruccin. En un procesador
simple, las dos etapas se realizarn de manera secuencial para cada una de las
instrucciones.

En un procesador de arquitectura segmentada, cada una de estas etapas se

asigna a una unidad diferente, la bsqueda a la unidad de bsqueda y la ejecucin
a la unidad de ejecucin. Estas dos unidades pueden trabajar de forma paralela en
instrucciones diferentes. Estas unidades se comunican por medio de una cola de
instrucciones en la que la unidad de bsqueda coloca los cdigos de instruccin
que ley para que la unidad de ejecucin los tome de la cola y los ejecute.

En un procesador de arquitectura segmentada, la unidad de bsqueda comenzar

buscando el cdigo de la primera instruccin en el primer ciclo. Durante el
segundo ciclo, la unidad de bsqueda obtendr el cdigo de la instruccin 2,
mientras que la unidad de ejecucin ejecuta la instruccin 1 y as sucesivamente.

Arquitectura Avanzada de Computadoras

B1

B2

B3

B4

E2

E3

Unidad de bsqueda

W1

E1

Unidad de ejecucin

Arquitectura Avanzada de Computadoras

Arquitectura de multiprocesamiento

Cuando se desea incrementar el desempeo ms all de lo que permite la tcnica

de segmentacin, se requiere utilizar ms de un procesador para la ejecucin del
programa de aplicacin.
Las CPU de multiprocesamiento se clasifican de la siguiente manera:
SISO (Single Instruccion, Single Operand): Computadoras monoprocesador.
SIMO (Single Instruccion, Multiple Operand): Procesadores vectoriales.
MISO (Multiple Instruccion, Single Operand): No implementado.
MIMO (Multiple Instruccion, Multiple Operand): Sistemas SMP, clsteres, GPUs.
Los procesadores vectoriales son computadoras pensadas para aplicar un mismo
algoritmo numrico a una serie de datos matriciales, en especial en la simulacin
de sistemas fsicos complejos, tales como simuladores para predecir el clima,
explosiones atmicas, reacciones qumicas complejas, entre otras. Donde los
datos son presentados como grandes nmeros de datos en forma matricial. Es un
CPU capaz de ejecutar operaciones matemticas sobre mltiples datos de foma
simultnea.
En los sistemas SMP (Multiprocesadores Simtricos), varios procesadores
comparten la misma memoria principal y perifricos de E/S, normalmente
conectados por un bus comn. Se conocen como simtricos ya que ningn
procesador toma el papel de maestro y los dems de esclavo, sino que todos
tienen derechos similares en cuanto al acceso de memoria y perifricos y ambos
son administrados por el sistema operativo.

Arquitectura Avanzada de Computadoras

Los clster son conjuntos de computadoras independientes conectadas en una red

de rea local o por un bus de interconexin y que trabajan cooperativamente para
resolver un problema. Para su funcionamiento se debe de contar con un sistema
operativo y programas de aplicacin capaces de distribuir el trabajo entre las
computadoras de la red.

Las unidades de procesamiento grfico (GPU) son sistemas dedicados al

procesamiento de grficos u operaciones de coma flotante. Cuentan con mltiples
procesadores vectoriales sencillos compartiendo la misma memoria, la cual
tambin puede ser accedida por el CPU. Con las GPU es posible aligerar la carga
de trabajo del procesador central en aplicaciones como los videojuegos o
aplicaciones 3D interactivas. De esta forma, mientras gran parte de lo relacionado

Arquitectura Avanzada de Computadoras

con los grficos se procesa en la GPU, la unidad central de procesamiento (CPU)
puede dedicarse a otro tipo de clculos.

CISC

CISC (Complex Instruction Set Computer, en espaol Computador con Conjunto

de Instrucciones Complejas) es un modelo de arquitectura de computadores. Los
microprocesadores CISC tienen un conjunto de instrucciones que se caracteriza
por ser muy amplio y permitir operaciones complejas entre operandos situados en
la memoria o en los registros internos, en contraposicin a la arquitectura RISC.
Este tipo de arquitectura dificulta el paralelismo entre instrucciones, por lo que, en
la actualidad, la mayora de los sistemas CISC de alto rendimiento implementan
un sistema que convierte dichas instrucciones complejas en varias instrucciones
simples del tipo RISC, llamadas generalmente microinstrucciones.

RISC

RISC (Reduced Instruction Set Computer, en espaol Computador con Conjunto

de Instrucciones Reducidas) es un tipo de diseo de CPU generalmente utilizado
en microprocesadores o microcontroladores con las siguientes caractersticas
fundamentales:
Instrucciones de tamao fijo y presentadas en un reducido nmero de formatos.
Slo las instrucciones de carga y almacenamiento acceden a la memoria de datos.
Adems estos procesadores suelen disponer de muchos registros de propsito
general.

Arquitectura Avanzada de Computadoras

El objetivo de disear mquinas con esta arquitectura es posibilitar la
segmentacin y el paralelismo en la ejecucin de instrucciones y reducir los
accesos a memoria.