Professional Documents
Culture Documents
Competencias.
Este espacio acadmico contribuye al desarrollo de las siguientes competencias:
Generales:
Especificas:
Metodologa.
En una semana :
1. Leccin magistral: presentacin de conceptos (2 horas).
2. Sesin de laboratorio: aplicacin en la realidad de los conceptos (2 horas).
3. Sesin de ejercicios: trabajo conjunto alumno profesor para reforzar los conceptos ( 2 horas).
4. Trabajo autnomo: prcticas de laboratorio, tareas y lectura autnoma de textos ( 4 horas).
Evaluacin.
1.
2.
3.
4.
5.
Examen parcial 1
Proyecto 1
Proyecto 2
Examen parcial 2
Proyecto 3
15%
20%
20%
15%
30% (Examen final)
Observaciones:
La ausencia en un examen o entrega de proyecto deber estar justificada por una excusa que tenga
el visto bueno de oficina de bienestar institucional.
Se desarrollarn tareas a lo largo del semestre. Se entregarn voluntariamente y no se calificarn,
sin embargo podrn ayudar en la nota final del curso.
Se espera la participacin activa de los estudiantes en las sesiones de ejercicios. La participacin
no se evaluar pero podr ayudar en la nota final del curso.
Se llevar listado de asistencia.
Referencias bibliogrficas.
Textos Gua.
Principios de diseo Digital, Daniel Gajski, Prentice Hall, 2000.
Fundamentos de lgica digital con diseo VHDL, Stephen Brown, McGraw Gill, 2000.
Computer Architecture : a quantitative approach, John Henessey , Morgan Kauffman, 2006
Textos complementarios
Tema
Brown , Captulo 5
Gajski, Captulo 2
Brown , Captulo 6
Maxfield captulo
Brown , Captulo 6
Brown, Captulo 7
Maxfield, Capitulos
3y4
Marzo 9-13
Marzo 16-20
Evaluacin
Libro gua
Examen
parcial 1
Maquinas de estado
Proyecto 1
Gajski, Captulo 6
Gajski , Captulo 8
Gajski , Captulo 8
10
Reduccin de rea
Gajski , Captulo 8
11
Segmentacin
Gajski, Captulo 8
12
ltima de
abril
Arquitectura de procesadores.
Camino de datos general
Proyecto 2
Gajski , Captulo 9
Henessey
13
Arquitectura de procesadores:
Memoria
Gajski , Captulo 9
Henessey
14
Arquitectura de procesadores:
Saltos
Gajski, Captulo 9
Henessey
15
Arquitectura de procesadores:
RISC vs CISC
Gajski , Captulo 9
Henessey
16
ltima de
mayo
Examen parcial
2
Proyecto 3