MATERIA:

ARQUITECTURA DE COMPUTADORAS
GRUPO:
CG8
DOCENTE:
ING. RAYMUNDO ARAN SANCHEZ
INTEGRANTES DEL EQUIPO:
MAR CARRILLO VICTOR HUGO
ZUVIRIE PEREZ MARIA DEL CONSUELO
EDUARDO GONZALES REYES
TRABAJO:
UNIDAD 1
CARRERA:
ING SISTEMAS COMPUTACIONALES
CERRO AZUL, VER SEPTIEMBRE 2014
1.1

MODELO DE ARQUITECTURAS DE
CONTROL

Un computador es un sistema secuencial sncrono complejo que procesa informacin, esta

se trata de informacin binaria.
La Arquitectura de Computadoras es el diseo conceptual y la estructura operacional
fundamental de sus componentes y permite determinar las posibilidades de un sistema
informtico.

1.1.1

CLASICAS

Estas arquitecturas se desarrollaron en las primeras computadoras electromecnicas y de

tubos de vaco. Aun son usadas en procesadores empotrados de gama baja y son la base de
la mayora de las arquitecturas modernas

Hay dos arquitecturas distintas relacionadas con el uso y distribucin de la memoria:

Tradicionalmente los sistemas con microprocesadores se basan en esta arquitectura, en la

cual la unidad central de proceso (CPU), est conectada a una memoria principal nica
(casi siempre slo RAM) donde se guardan las instrucciones del programa y los datos. A
dicha memoria se accede a travs de un sistema de buses nico (control, direcciones y
datos):
En un sistema con arquitectura Von Neumann el tamao de la unidad de datos o
instrucciones est fijado por el ancho del bus que comunica la memoria con la CPU. As un
microprocesador de 8 bits con un bus de 8 bits, tendr que manejar datos e instrucciones de
una o ms unidades de 8 bits (bytes) de longitud. Si tiene que acceder a una instruccin o
dato de ms de un byte de longitud, tendr que realizar ms de un acceso a la memoria.
El tener un nico bus hace que el microprocesador sea ms lento en su respuesta, ya que no
puede buscar en memoria una nueva instruccin mientras no finalicen las transferencias de
datos de la instruccin anterior.

Las principales limitaciones que nos encontramos con la arquitectura Von Neumann son:
La limitacin de la longitud de las instrucciones por el bus de datos, que hace que el
microprocesador tenga que realizar varios accesos a memoria para buscar
instrucciones complejas.
La limitacin de la velocidad de operacin a causa del bus nico para datos e
instrucciones que no deja acceder simultneamente a unos y otras, lo cual impide
superponer ambos tiempos de acceso.

Este modelo, que utilizan los microcontroladores PIC, tiene la unidad central de proceso
(CPU) conectada a dos memorias (una con las instrucciones y otra con los datos) por medio
de dos buses diferentes.
Una de las memorias contiene solamente las instrucciones del programa (Memoria de
Programa), y la otra slo almacena datos (Memoria de Datos).
Ambos buses son totalmente independientes lo que permite que la CPU pueda acceder de
forma independiente y simultnea a la memoria de datos y a la de instrucciones. Como los
buses son independientes stos pueden tener distintos contenidos en la misma direccin y
tambin distinta longitud. Tambin la longitud de los datos y las instrucciones puede ser
distinta, lo que optimiza el uso de la memoria en general.
Para un procesador de Set de Instrucciones Reducido, o RISC (Reduced Instruccin Set
Computer), el set de instrucciones y el bus de memoria de programa pueden disearse de tal
manera que todas las instrucciones tengan una sola posicin de memoria de programa de
longitud. Adems, al ser los buses independientes, la CPU puede acceder a los datos para
completar la ejecucin de una instruccin, y al mismo tiempo leer la siguiente instruccin a
ejecutar.
Ventajas de esta arquitectura:
El tamao de las instrucciones no esta relacionado con el de los datos, y por lo tanto
puede ser optimizado para que cualquier instruccin ocupe una sola posicin de

memoria de programa, logrando as mayor velocidad y menor longitud de

programa.
El tiempo de acceso a las instrucciones puede superponerse con el de los datos,
logrando una mayor velocidad en cada operacin.

1.1.2 SEGMENTADAS
Las arquitecturas segmentadas o con segmentacin del cauce buscan mejorar el desempeo
realizando paralelamente varias etapas del ciclo de instruccin al mismo tiempo. El
procesador se divide en varias unidades funcionales independientes y se dividen entre ellas
el procesamiento de las instrucciones.

1.1.3 DE MULTIPROCESAMIENTO
Cuando se desea incrementar el desempeo ms all de lo que permite la tcnica de
segmentacin del cauce (limite terico de una instruccin por ciclo de reloj), se requiere
utilizar ms de un procesador para la ejecucin del programa de aplicacin.
Las CPU de multiprocesamiento:
SISO (Single Instruction, Single Operand ) computadoras independientes
SIMO (Single Instruction, Multiple Operand ) procesadores vectoriales
MISO (Multiple Instruction, Single Operand ) No implementado
MIMO (Multiple Instruction, Multiple Operand ) sistemas SMP, Clusters
Procesadores vectoriales Son computadoras pensadas para aplicar un mismo algoritmo
numrico a una serie de datos matriciales, en especial en la simulacin de sistemas fsicos
complejos, tales como simuladores para predecir el clima, explosiones atmicas, reacciones
qumicas complejas, etc., donde los datos son representados como grandes nmeros de
datos en forma matricial sobre los que se deben se aplicar el mismo algoritmo numrico.
En los sistemas SMP (Simetric Multiprocesesors), varios procesadores comparten la misma
memoria principal y perifricos de I/O, Normalmente conectados por un bus comn. Se
conocen como simtricos, ya que ningn procesador toma el papel de maestro y los dems
de esclavos, sino que todos tienen derechos similares en cuanto al acceso a la memoria y
perifricos y ambos son administrados por el sistema operativo.

1.2 ANLISIS DE LOS COMPONENTES.

1.2.1 CPU
La unidad central de procesamiento, UCP o CPU (por el acrnimo en ingls de central
processing unit), o simplemente el procesador o microprocesador, es el componente del
computador y otros dispositivos programables, que interpreta las instrucciones contenidas
en los programas y procesa los datos.
Es el corazn del computador, controla el flujo de datos, los procesa y gobierna el
secuenciamiento de las acciones en todo el sistema. Para ello necesita un oscilador externo
o reloj que sincroniza las operaciones y marca la velocidad de proceso, este va marcando
la evolucin del CPU y mide su velocidad de funcionamiento; en forma no afortunada la
frecuencia del reloj del CPU viene limitada por la tecnologa del CPU y del computador
completo ya dependiendo de los perifricos, sus tarjetas grficas, memorias, etc.

1.2.1.1 ARQUITECTURAS
El cambio ms importante de los ltimos aos en diseo de las computadoras de los ltimos
aos se dio durante los aos 1980, con la aparicin de la corriente de diseo conocida como
computadoras de conjunto reducido de instrucciones (RISC, por sus siglas en ingles).
Esta escuela pretende aplicar un enfoque totalmente distinto al tradicional hasta entonces,
que paso a conocerse como computadoras de conjunto complejo de instrucciones (CISC)
para diferenciarla de la nueva tendencia.
La tendencia tradicional, representada por las Arquitecturas CISC (Complex Instruction Set
Computing) se caracterizan por tener un nmero amplio de instrucciones y modos de
direccionamiento.
Se implementan instrucciones especiales que realizan funciones complejas, de manera que
un programador puede encontrar con seguridad, una instruccin especial que realiza en
hardware la funcin que el necesita.
El nmero de registros del CPU es limitado, ya que las compuertas lgicas del circuito
integrado se emplean para implementar las secuencias de control de estas instrucciones
especiales.
La diferencia entre cisc y risc empieza a ser evidente por medio de la ecuacin bsica de la
eficiencia en cmputo:

1.2.1.2 TIPOS
Los CPUs modernos pueden clasificarse de acuerdo a varias caractersticas, tales como:
El tamao del ALU o del Bus de conexin al exterior (8, 16, 32, 64 bits)
Si tienen cauce pipeline
Si son tipo CISC o RISC, Von Newmann o Harvard
Si solo tienen instrucciones enteras o implementan tambin instrucciones de punto
flotante

1.2.1.3

CARACTERISTICAS

Las caractersticas ms importantes a considerar al escoger un CPU para usarlo

(idealmente) en una aplicacin, son:
Modelo del programador (Conjunto de registros que el programador puede utilizar),
forman el modelo mental del CPU que el programador utiliza al programar en
ensamblador.
Conjunto de instrucciones que puede ejecutar el CPU
Modos de direccionamiento que pueden usarse para obtener los operandos de las
instrucciones.
Ciclo de instruccin (el conjunto de pasos que realiza el CPU para procesar cada
instruccin)
Buses de interconexin, usados para que el CPU lea y escriba a la memoria y a los
dispositivos de entrada y salida.

En qu casos debo seleccionar un(os) CPU(s)?

Acciones Directas
Integrar un nuevo sistema de computo
Reemplazar un CPU daado
Actualizar un sistema de computo
Acciones Indirectas
Comprar equipo de cmputo nuevo
Construir un equipo de control Microcontrolador

1.2.1.4
FUNCIONAMIENTO(ALU, unidad de control,
registros y buses internos)

Todos los CPU tienen como funcin principal la ejecucin de un programa acorde a
la aplicacin del mismo.
Un programa es un conjunto de instrucciones almacenadas de acuerdo al orden en
que deben ejecutarse.
Por lo tanto, toda computadora debe ser capaz de procesar las instrucciones de su
programa en un ciclo de instruccin, consistente en un nmero de etapas que vara
con cada CPU.

1.-Bsqueda del cdigo de Instruccin.

Esta consiste en leer de la memoria cual ser la siguiente instruccin a ejecutar, la cual esta
almacenada en forma de un cdigo numrico que indica cul de todas las operaciones que
puede realizar el CPU ser la siguiente y con que operandos se ejecutar.
2- Decodificacin.
Consiste en tomar el cdigo numrico e identificar a cul de las operaciones que puede
realizar el CPU corresponde dicho cdigo.
3- Ejecucin.
En esta etapa se lleva a cabo la operacin sobre los datos que se vayan a procesar.
En general, la unidad de control (UC) genera las seales de control necesarias para llevar
los datos a las entradas de la Unidad Aritmtica Lgica, la cual efectuar las operaciones
aritmticas y lgicas.
Posteriormente, la unidad de control generara las seales de control necesarias para
transferir la salida de la Unidad Aritmtica Lgica al registro donde sern almacenados los
resultados para su uso posterior.
Unidad Aritmtica Lgica o ALU (por su acrnimo en ingls Arithmetic Logic
Unit): Es la parte de la CPU encargada de realizar las transformaciones de los
datos. Gobernada por la UC, la ALU consta de una serie de mdulos que realizan
operaciones aritmticas y lgicas. La UC se encarga de seleccionar la operacin a
realizar habilitando los caminos de datos entre los diversos operadores de la ALU y
entre los registros internos.
Registros Internos: el almacenamiento de los resultados a la ejecucin de las
instrucciones en la memoria principal podra ser lento y excesivamente tendra
muchos datos en el sistema de interconexin con la memoria, con lo que el

rendimiento bajara. De la misma manera tambin se almacenan en registros

internos la configuracin interna del CPU o la informacin durante la ltima
operacin de la ALU.

La memoria (tambin llamada almacenamiento) se refiere a parte de los componentes que

forman parte de una computadora. Son dispositivos que retienen datos informticos durante
algn intervalo de tiempo. Las memorias de computadora proporcionan una de las
principales funciones de la computacin moderna, la retencin o almacenamiento de
informacin. Es uno de los componentes fundamentales de todas las computadoras
modernas que, acoplados a una unidad central de procesamiento (CPU por su sigla en
ingls, central processing unit), implementa lo fundamental del modelo de computadora de
Arquitectura de von Neumann, usado desde los aos 1940.
Dispositivo basado en circuitos que posibilitan el almacenamiento limitado de informacin
y su posterior recuperacin.
Las memorias suelen ser de rpido acceso, y pueden ser voltiles o no voltiles.
La clasificacin principal de memorias son RAM y ROM. Estas memorias son utilizadas
para almacenamiento primario.
En la memoria se almacena el programa y los datos que va a ejecutar el CPU.

1.2.2.1 CONCEPTOS
MEMORIA

BASICOS

DEL

MANEJO

DE

LA

Palabra de memoria.
Unidad mnima de acceso.
Ancho de la palabra de memoria.
Tamao de la palabra de memoria, coincide con el nmero de bits del bus de datos del chip
de memoria.
Celda de memoria.
Corresponde a un bit de la memoria.
Capacidad de una memoria.
Cantidad de informacin que la memoria puede almacenar. Viene determinado por el
tamao del bus de direcciones (AB) y del de datos (DB) segn la frmula Capacidad =
2AB DB bits. Es decir, la memoria est formada por 2AB posiciones de DB bits cada una
de ellas.

Palabra de memoria.
Unidad mnima de acceso.
Ancho de la palabra de memoria.
Tamao de la palabra de memoria, coincide con el nmero de bits del bus de datos del chip
de memoria.
Celda de memoria.
Corresponde a un bit de la memoria.
Capacidad de una memoria.
Cantidad de informacin que la memoria puede almacenar. Viene determinado por el
tamao del bus de direcciones (AB) y del de datos (DB) segn la frmula Capacidad =
2AB DB bits. Es decir, la memoria est formada por 2AB posiciones de DB bits cada una
de ellas.
Tiempo de escritura.
Tiempo transcurrido desde que la memoria recibe la orden de escritura hasta que son
almacenados en la misma.
Tiempo de lectura.
Tiempo transcurrido desde la orden de lectura hasta que la memoria vuelca los datos
solicitados en su bus de datos.
Tiempo de acceso.
Media de los dos tiempos de lectura y escritura definidos.

1.2.2.2 MEMORIA PRINCIPAL SEMICONDUCTORA

Es una matriz de celdas que contienen 1 o 0, donde cada celda se especifica por una
direccin compuesta por su fila (Row) y su columna (COLUMN). Para su implementacin
se usan de transistores en semiconductores.

OPERACIONES BASICAS: Lectura y escritura de datos, conexin al exterior mediante

bus de datos, direccionales y control. Existen dos categoras:

ROM
ROM (Ready-only-memory): Los datos se almacenan de forma permanente o
semipermanente memorias no voltiles.

La Memoria ROM nace por esta necesidad, con la caracterstica principal de ser una
memoria de slo lectura, y por lo tanto, permanente que slo permite la lectura del usuario
y no puede ser reescrita.
Por esta caracterstica, la Memoria ROM se utiliza para la gestin del proceso de arranque,
el chequeo inicial del sistema, carga del sistema operativo y diversas rutinas de control de
dispositivos de entrada/salida que suelen ser las tareas encargadas a los programas grabados
en la Memoria ROM. Estos programas (utilidades) forman la llamada BIOS del Sistema.

RAM
RAM (Random-access memory): se tarda lo mismo en acceder a cualquier direccin de
memoria (acceso en cualquier orden), capacidad de lectura y escritura, memorias voltiles.
Existen 2 tipos de memorias RAM: SRAM (estticas) y DRAM (dinmicas).

1.2.2.3 MEMORIA CACHE

Funcionalmente, la memoria cache es igual a la memoria principal, sin embargo,
fsicamente en la computadora es un componente distinto. Se puede definir como una
memoria rpida y pequea, situada entre la memoria principal y el procesador,
especialmente diseada para contener informacin que se utiliza con frecuencia en el
proceso con el fin de evitar accesos a otras memorias(principal), reduciendo
considerablemente el tiempo de acceso al ser ms rpida que el resto de la memoria
principal.

1.2.2MANEJO DE LA ENTRADA /SALIDA

Una computadora tiene dispositivos de entrada y salida como son los que contiene el
gabinete, disco duro, placa madre, unidades de CD o DVD etc., tambin abreviado E/S o
I/O (del original en ingls input/output), es la coleccin de interfaces que usan las distintas
unidades funcionales (subsistemas) de un sistema de procesamiento de informacin para
comunicarse unas con otras, o las seales (informacin) enviadas a travs de esas
interfaces. Las entradas son las seales recibidas por la unidad, mientras que las salidas son
las seales enviadas por sta.

Los dispositivos de E/S los usa una persona u otro sistema para comunicarse con una
computadora. De hecho, a los teclados y ratones se los considera dispositivos de entrada de
una computadora, mientras que los monitores e impresoras son vistos como dispositivos de
salida de una computadora.

1.2.3.1 MODULOS DE ENTRADA/SALIDA

La E/S se implementa mediante dispositivos perifricos.
DISPOSITIVO PERIFRICO:
Elemento que permiten la transferencia de informacin entre la CPU y el mundo
exterior.
Interfaz que traduce la informacin asncrona y analgica del mundo exterior a la
informacin sncrona y codificada del computador.
Dos partes: mdulo de E/S y dispositivo (externo).
Coordina el correcto flujo de informacin entre uno o varios dispositivos externos
(impresora, monitor,...) e internos (memoria, procesador).
FUNCIONES:
Reconocer la direccin de la CPU que identifica al dispositivo externo.
Transferencia de datos entre el CPU y el dispositivo externo.
Recepcin comandos desde el CPU.
Mantener informacin del estado del perifrico y mantener el protocolo de
comunicaciones con el perifrico.
Un mdulo de E/S puede controlar varios dispositivos externos.
El mdulo de E/S tambin almacena datos temporalmente debido a las diferencias de
velocidades entre los perifricos y el CPU o la memoria. Dispone de un mecanismo de
deteccin de errores tales como el uso del bit de paridad.

1.2.3.2 ENTRADA/SALIDA PROGRAMADA

El CPU tiene el control absoluto de la operacin de E/S: inicia y lleva a cabo la

transferencia.

La CPU est dedicndose por completo a realizar la operacin de E/S: realiza tanto
la comprobacin de estado como la transferencia y la inicializacin: poco eficiente.
Hardware mnimo

1.2.3.3 ENTRADA/SALIDA MEDIANTE INTERRUPCIONES

La E/S le indica al CPU cuando est preparada para transferir datos (genera una
interrupcin al CPU), activando una lnea especial conectada al CPU (lnea de
interrupcin).
Funcionamiento
1. El procesador ejecuta instrucciones de un programa. Al finalizar cada instruccin
comprueba si se ha producido una interrupcin.
2. En caso afirmativo se salva el estado actual del programa (contador del programa y
registros) y se salta a ejecutar la rutina de servicio correspondiente.
3. La rutina de servicio efecta las operaciones apropiadas en la E/S para realizar la
transferencia de datos solicitada.
4. Al finalizar la rutina de servicio se recupera el estado de la CPU y se contina
ejecutando el programa que se estaba ejecutando antes de la interrupcin.

Las interrupciones pueden ser:

ENMASCARABLES (se pueden dejar de atender por software)

NO ENMASCARABLES (siempre atendidas).

Dos formas de conocer la direccin/posicin (vector) donde se encuentra la rutina de

servicio de la interrupcin:
Vector de interrupciones siempre FIJO
El perifrico suministra el vector de interrupcin
Generalmente existen VARIOS PERIFRICOS (y no uno slo) conectados que pueden
realizar interrupciones. Esto obliga a ESTABLECER PRIORIDADES y decidir cmo se
conectan a la CPU.
Tambin hay que determinar para cada perifrico su vector de interrupciones.
SOLUCIONES ms extendidas:
A) Una sola lnea de interrupcin
B) Varias lneas de interrupcin
C) Lneas de interrupcin y aceptacin

1.2.3.4

ACCESO DIRECTO A MEMORIA

El DMA (Direct Memory Access) es un procesador/controlador especializado en

transferencias muy grandes desde perifricos a memoria y viceversa.
Es programable. La CPU no realiza ninguna tarea (salvo programar el DMA) ya que la
inicializacin y transferencia son gobernadas por el perifrico.

Para programar el DMA hay que enviarle al menos los siguientes datos:
Direccin/puerto perifrico E/S.
Posicin/direccin en memoria principal.
Tamao (nmero de bytes a transferir).
Tipo transferencia: lectura o escritura.
Al finalizar el DMA avisa mediante una interrupcin. Esta interrupcin al igual que el resto
de interrupciones son normalmente atendidas al final de cada instruccin.
La rutina de servicio asociada comprobar el estado del DMA para ver si se han producido
errores al ejecutar la transferencia que se le ha encomendado.

Un DMA puede transferir muchsimos datos de una sola vez. Por lo tanto, el nmero de
interrupciones por byte transferido es mucho menor que con las interrupciones
convencionales.

1.2.3.5 CANALES Y PROCESADORES DE E/S

Siguiente evolucin en los sistemas de E/S: tener un procesador capaz de interpretar
secuencias de operaciones y de esa forma tener bajo su control un mayor nmero de
operaciones y mdulos de E/S, cada vez ms complejas
El canal de E/S es un pequeo procesador especializado en operaciones de E/S. Si
adems tiene memoria propia, entonces se lo llama procesador de E/S.

Para realizar una transferencia de E/S, la CPU primero ha de indicar qu canal de E/S
ejecuta un determinado programa.

La CPU tambin debe definir el rea de almacenamiento temporal, establecer una

prioridad y establecer las correspondientes acciones en caso de error. El programa a
ejecutar est cargado en memoria principal y puede contener instrucciones propias
slo procesables por el canal de E/S.

Despus de terminar la operacin de E/S, el canal de E/S deja el resultado en un

rea de memoria y a continuacin genera una interrupcin para indicar que ha
acabado.

1.2.4 BUSES
El termino BUS se refiere a las rutas entre los componentes de una computadora, es un
enlace de comunicacin compartido que usa mltiples cables para conectar subsistemas.

1.2.4.1 TIPOS DE BUSES

SERIE y PARALELO: los primeros transmiten bit a bit y los segundos varios bits a
la vez.
MULTIPLEXADOS y NO MULTIPLEXADOS
DEDICADOS: los multiplexados realizan diferentes funciones en funcin de las
necesidades del momento.
Ejemplo: bus compartido para direcciones y datos ahorro en Hardware y por lo tanto en
costos.

CENTRALIZADOS y DISTRIBUIDOS: necesidad de determinar qu elemento

transmite y cul recibe. Generalmente existe admistracin centralizada por la CPU
procesador.

SNCRONOS y ASNCRONOS (temporizacin): cmo ocurren los diferentes

eventos (comienzo, fin,...) implicados en la transmisin de informacin. Utilizacin

de una seal de reloj (comunicacin sncrona) unas lneas de protocolo

(comunicacin asncrona).

1.2.4.2 ESTRUCTURA DE LOS BUSES

Segn si criterio de funcionabilidad los buses se dividen en:

BUSES DE DATOS: Es una ruta que conecta la CPU, la memoria y otros
dispositivos del hardware en la tarjeta madre, es el que se utiliza para transmitir
datos entre los diferentes dispositivos del computador.
BUSES DE DIRECCIONES: Es un juego de cables que conecta la CPU a la
memoria RAM y lleva direcciones de memoria, sirve para indicar la posicin del
dato que se requiere acceder.
BUS DE CONTROL: Sirven para seleccionar al emisor y al receptor en una
transicin de bus
BUS DE ALIMENTACION: Sirve para proporcionar a los dispositivos voltajes
distintos.

1.2.4.3

JERARQUIA DE BUSES

Compatibilidad entre buses:

Slo si son elctricamente idnticos. Las caractersticas de los diferentes tipos de buses
deben estar normalizadas.
Ejemplo: bus PCI, AGP, USB, FireWire...
Antiguamente slo exista un bus principal que lo conectaba todo: bus del sistema,
actualmente existe un conjunto de buses conectados entre s y formando una jerarqua.
Facilita la mejora del rendimiento de todo el computador al agrupar dentro de los diferentes
tipos de buses aquellos componentes del ordenador que tienen aproximadamente la misma
velocidad de transmisin de la informacin.
Mientras ms lejos del CPU, buses ms lentos y normalmente de menos lneas de datos.
Varios tipos de buses en funcin de su posicin dentro de la jerarqua:

Bus de CPU o bus local del procesador: elementos ms rpidos tales como la
memoria
Cach.

Bus local o bus del sistema (Front Side Bus): conecta elementos tales como la
memoria principal o dispositivos rpidos (por ejemplo AGP).

Bus de expansin y/o E/S: PCI, USB, ATA, SCSI,...

Esquema tpico de jerarqua de buses en una computadora.

Los buses de arriba son los ms rpidos y el bus de expansin el ms lento.

1.2.5 INTERRUPCIONES
Una interrupcin es un mecanismo que permite ejecutar un bloque de instrucciones
interrumpiendo la ejecucin de un programa, y luego restablecer la ejecucin del mismo sin
afectarlo directamente. De este modo un programa puede ser interrumpido temporalmente
para atender alguna necesidad urgente de la computadora y luego continuar como si nada
hubiera pasado.
Las interrupciones son un mtodo del que disponen los dispositivos e incluso los procesos
para hacer notar a la CPU la aparicin de alguna circunstancia que requiera de su
intervencin. De este modo, los dispositivos pueden provocar que la CPU deje por el
momento la tarea que estaba realizando y atienda la interrupcin, una vez atendida seguir
su labor anterior.

BIBLIOGRAFIAS

http://rvazquez.org/Misitio/Arquitectura
de
computadoras
files/entradasalidafinal.pdf
http://rvazquez.org/Misitio/Arquitectura de computadoras files/buses.pdf
Tocamedewuan.blogspot.mx

Ticsarquitecturadecomputadoras.blogspot.mx/2012/03/1.html