Digitales Capitulo 2

Captulo 2.
- Fundamentos Del Diseo Digital

Lgica: es el proceso de clasificacin de la informacin; en donde la
informacin tiene que estar relacionada con aseveraciones y no puede
ser interrogaciones o exclamaciones. Nos interesa la lgica binaria:
F => 0 y V => 1
Los pensamientos se expresan como proposiciones. Los proposiciones se
representan por variables lgicas que pueden ser verdaderas o falsas.
Ej.: primeras letras del alfabeto maysculas: A, B, C, D, E, F.
ltimas letras del alfabeto minsculas: p, q, r, s, t,, x, y, z.
17/11/2014
Sistemas Digitales I - Ing. S. Ros
Captulo 2.- Fundamentos Del Diseo Digital

Adems se debe especificar el tipo de lgica o la condicin
de polarizacin.
Ej.:
(Variable lgica).(Condicin de Polarizacin de la variable)
(Nemnico) . (Condicin de la Polarizacin)
A. L
MS . H
B.H
MB . L
17/11/2014

Tabla de Verdad: Es una manera de tabular o listar todas las posibles
combinaciones que forman las variables de entrada con sus
respectivas salidas.
A
Circuito
digital
2n = # de combinaciones
Para unir las variables lgicas se usan conectores:

Conectores Naturales: And, or, no
Conectores No Naturales: Exor, Nexor
17/11/2014

Conectores Naturales: Tablas de Verdad
AND (Multiplicacin Lgica)
A
A AND B
17/11/2014
A.B

Conectores Naturales: Tablas de Verdad
OR (Suma Lgica)
A
A OR B
A
A +B
NO (Negacin Lgica)
A
F
NO A
V
A
0
17/11/2014
A = A Teorema de
Involucin

Condicin de Polarizacin
V
F
Depende de los niveles de voltaje

o del tipo de lgica usada sabremos
cuando es V o F
A . H = L A es Falso
A . L = L A es Verdadero
A . H = H A es Verdadero
A . L = H A es Falso
Sabemos que A
Lgica Positiva
17/11/2014
Lgica Negativa

Lgica Mixta: Mezcla de las 2 lgicas
A.L A.H
Falso
Verdadero
Verdadero
Falso
Positiva
A.H A.L
Negativo
17/11/2014

Tablas de Voltaje:
AND (Puertas de Producto)
Tabla de Verdad
Tabla de Voltaje
A.H B.H (A.B).H
A.B
17/11/2014
Puerta Lgica AND
A.H
(A . B) .H
B.H

Tablas de Voltaje:
NAND
Tabla de Verdad
A NAND B
Tabla de Voltaje
17/11/2014
Puerta Lgica NAND
A.H B.H (A.B).L

A.H
(A . B) L
B.H

OR
Tabla de Voltaje
A.L B.L
Puerta Lgica OR
A.B.L
17/11/2014
A.L
(A . B). L
B.L
NOR
Tabla de Voltaje
A.L B.L
A.B.H
17/11/2014
Puerta Lgica NOR

A.L
A . B. H
B.L
OR (Puertas de Suma)
Tabla de Verdad
A
A+B
Tabla de Voltaje
A.H B.H
A+B.H
Puerta Lgica OR
A.H
A+B.H
B.H
Tabla de voltaje para OR da iguales valores ya sea puerta de suma o de

producto
17/11/2014
NOR (Puertas de Suma)

Tabla de Verdad
Tabla de Voltaje
A.H B.H
A+B.L
A NOR B
17/11/2014
Puerta Lgica NOR

A.H
A+B.L
B.H
NAND
Tabla de Voltaje
A.L B.L
Puerta Lgica NAND
A+B.H
17/11/2014
A.L
(A+B).H
B.L
AND
Tabla de Voltaje
A.L B.L
Puerta Lgica AND
A+B.L
17/11/2014
A.L
B.L
(A+B).L
NO
Tabla de Verdad
A
Inversor
A.H = A.L
A.H
A.L = A.H
A.L
17/11/2014
A.L
A.H

Operadores No Naturales
OR EXCLUSIVO
Tabla de Verdad
Tabla de Voltaje
A B
17/11/2014
A.H B.H
A B.H
Puerta Lgica EXOR

A.H
B.H
A B.H
NEXOR
Tabla de Verdad
Tabla de Voltaje
A NEXOR B
17/11/2014
A.H B.H
A B.L
Puerta Lgica NEXOR

A.H
B.H
A B.L
Coincidencia
Tabla de Verdad
A
A.H B.H
. B.H
17/11/2014
Tabla de Voltaje
Puerta Lgica
Coincidencia
A.H
B.H
(A . B) H

Inversor de Voltaje que hacer cuando no lo encontramos en el mercado?
A.L
A.H
- Con NAND: corto circuito o puenteo las entradas o conecto a +Vcc una
entrada
- Con NOR:
A.L
A.H
17/11/2014

Implementacin de Circuitos Digitales
A.H
B.H
C.H
Circuito
Digital
F.H
Existen diferentes maneras de implementar el circuito lgico dependiendo

de la lgica y puertas usadas
F = ABC + AB + BC
17/11/2014

Usando solo And, Or, e Inversores
A.H
B.H
C.H
ABC.H
A.L
A.H
F.H
A B.H
B.H
B.H
B C.H
C.H
Usando And, Nand (suma) e Inversores

C.H
A.H
A.H
B.H
ABC.H
ABC.L
AB.H
AB.L
B.H
B.H
17/11/2014 C.H
BC.H
BC.L
F.H

Usando solo Nand
17/11/2014

Usando solo Puertas NAND de 2 Entradas
17/11/2014

Puertas Lgicas Resumen
Producto
17/11/2014
Suma
Nombre
ECG
AND
7408
4 And, 2
entradas
NAND
7400
4 Nand, 2
entradas
NOR
7402
4 Nor, 2
entradas
OR
7432
4 Or, 2 entradas
EXOR
7486
4 Exor
NEXOR
74266
4 Nexor
INVERSOR
7404
6 Inversores
Descripcin

Circuitos Integrados
Los C. I. digitales son una coleccin de resistores, diodos y
transistores fabricados sobre una pieza de material semiconductor (Si)
denominada sustrato. El C.I. se encuentra dentro de un encapsulado
plstico o de cermica con terminales. El ms comn encapsulado es
el Dip (Dual in line package)
http://www.youtube.com/watch?v=X9Z3D_o8m5s&list=PLVTd6ZdhdLBnTd0WzP4j58Rbi9cOpmLAY&index=7
17/11/2014

Algebra de Boole
Postulados de Huntington
Axiomas
1.- Sobre un conjunto S de elementos que es cerrado con respeto a
un operador, si para cada par de elementos en S, el operador
especifica un nico resultado el cual tambin es un elemento de S.
A, B S
C=A.B
CS
2.a.- Existe un elemento 0 en S tal que para cada A en S A+0=A
2.b.- Existe un elemento 1 en S tal que para cada A en S A.1= A
3.a.- Leyes Conmutativas
A+B = B+A
3.b.A.B = B.A
4.a.- Leyes Distributivas
A+(B.C) = (A+B).(A+C)
4.b.A.(B+C) = (A.B)+(A.C)
5.- Para cada A en S existe un elemento A tal que A+A = 1
A.A = 0
17/11/2014

Identidades
0.A=0
1.A=A
A.A=A
A.A=0
A=A
1+A=1
0+A=A
A+A=A
A+A=1
Teoremas
A+AB=A Absorcin
A+AB=A+B Absorcin
AB+AB=A Adyacencia Lgica
A+B+C+ = A . B . C .. De Morgan
A.B.C= A + B + C +. De Morgan
17/11/2014

Representacin de expresiones Lgicas
Productos Lgicos (Minitrminos) SOP
Suma de productos en la forma cannica
F1=f(A,B,C)
A
Circuito
F2=g(A,B,C)
F1
B
Digital
F2
C
Partimos de la tabla de verdad
Minitrminos
m0
m1
m2
m3
m4
m5
m6
m7
17/11/2014
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
F1
0
1
1
0
0
0
1
1
F2
1
0
1
0
1
0
1
1
F1 = (minitrminos = 1)
F1 = (1,2,6,7)
F1 = m1 + m2 + m6 + m7
Para que m1 = 1 los valores
de verdad de los productos
deben ser iguales a 1
m1 = 1 Con A=0; B=0; C=1
m1 = A B C

m2 = A B C
m6 = A B C
F1
F1
F1
F1
=
=
=
=
A
A
A
A
BC+ABC+ABC+ABC
(B C + B C) + A (B C + B C)
(B C) + A B (C + C)
(B C) + A B
F2
F2
F2
F2
=
=
=
=
(minitrminos = 1)
(0,2,4,6,7)
m0 + m2 + m4 + m6 + m7
ABC+ABC+ABC+ABC+ABC
17/11/2014
m7 = A B C

Sumas Lgicas (Maxitrminos) POS Productos de Sumas en la
forma cannica
Maxitrminos
M0
M1
M2
M3
M4
M5
M6
M7
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
F1
0
1
1
0
0
0
1
1
F2
1
0
1
0
1
0
1
1
F1 = (Maxitrminos = 0)
F1 = (0,3,4,5)
F1 = M0 . M3 . M4 . M5
Para que M0 = 0 los valores
de verdad de los sumandos
deben ser iguales a 0
M0 = 0 Con A=0; B=0; C=0
M0 = A + B + C
F1 = (A + B + C).(A + B + C).(A + B + C).(A + B + C)

0 valor no negado en los POS
1 valor no negado en los SOP
17/11/2014
Ejercicio: Para la siguiente tabla de verdad encuentre la

funcin lgica mnima.
ABCD
F1
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
17/11/2014
F1 = (miniterminos = 1)
F1 = (0,1,2,3,8,9,10,11)
Mapa de Karnaugh
Mapa de dos variables
A B F
m0
m1
m2
m3
17/11/2014
Con SOP:
F=(1,3)
F= m1 +m3
F= B+AB
F=B(+A)
F=B
Con el mapa F=B
Mapa de Karnaugh
Cada Celda corresponde a cada minitrmino.

Se agrupan los 1 para trabajar con SOP.
Se realizan agrupamientos de 1s adyacentes.
No existen adyacencia en las diagonales.
Se realizan agrupamientos de 1s en 2n celdas:
1,2,4,8,16 etc celdas. La mayor cantidad posible de
celdas.
El nmero de variables eliminadas de la expresin =n
La variable constante permanece como parte del
agrupamiento. La(s) variable(s) que cambia(n) de valor
se eliminan del resultado.
Por lo menos un 1 del agrupamiento debe quedar
cubierto solo una vez.
17/11/2014
Mapa de Karnaugh
F=A
F=A+B
F=1
F= B + A B
F= A + B
17/11/2014
Mapa de Karnaugh
Mapa de tres Variables
A
10
12
16
14
C 11
13
17
05
B
F=+B+C
A
A
10
12
06
04
C 11
13
07
05
F=A
17/11/2014
C 1
B
F=B
Mapa de Karnaugh
Mapa de cuatro variables
A
1
10
14
012
08
11
15
113
19
13
17
115
111
02
06
014
010
1
D
F= B D
F=C + D
1
B
F=B
17/11/2014
Mapa de Karnaugh
Mapa de 5 variables
B
1
7
6
12
16
20
13
17
21
29
15
11
19
23
31
18
22
30
14
10
E
D
28
F= B D
17/11/2014
24
25
27
26
Mapa de Karnaugh
Mapa de 6 variables
B
16
15
31
AB
AB
32
48
1
1
17/11/2014
1
47
63
Mapa de Karnaugh
Implicante Primo: es cualquier agrupamiento que no est cubierto
por un agrupamiento ms grande.
Implicante Esencial: es un agrupamiento primo que tiene 1s que
estn cubiertos por un solo agrupamiento (Agrupamientos que se
realizan de una sola manera posible).
Implicante Necesario: Es el que nos ayuda a reducir la expresin
lgica.
Implicante Opcional: varias expresiones lgicas mnimas de las
cuales solo una es vlida.
Implicante Redundante: es el que no es necesario.
17/11/2014
Condiciones sin importancia (Dont Care)
A
B
C
Circuito
Digital
La salida se produce para cierta

combinacin de entrada que en el
mundo real es inexistente.
A
-
Dont Care
1
1
17/11/2014
-x
-d
B
F= A
Da lo mismo tener un cero que un uno

al hacer la implementacin o el diseo
ya que por lo general son condiciones
que en las entradas no suceden.
Ejemplo
Caso tpico
0 apagado
a
x1
x2
x3
x4
Diodos emisores de luz
Decodificador
para Display
de 7 segmentos
e
f
g
NBCD
1 encendido
f
e
g
d
b
c
Pantalla Tpica
Punto decimal
Para este decodificador las entradas son X1, X2, X3, X4 y las salidas son a,
b, c, d, e, f, g. Los nmeros NBCD estn en el rango de 0 a 9. Las
combinaciones posibles con 4 entradas son 16 pero solo 10 sern
ocupadas. Las combinaciones que no se ocupan en las salidas sern .
17/11/2014
NBCD
Fuera del
rango
17/11/2014
x1
x2
x3
x4
Captulo 2.- Fundamentos Del Diseo

Digital
X1
X3
X1
X4
X3
X2
X2
a=x1 + x3 + x2x4 + x2x4
X3
X2
17/11/2014
b=x2 + x3x4 + x3x4
X1
X4
c=x3 + x4 + x2
X4

Digital
X1
X1
X3
X4
X3
X2
X2
d=
e=
X1
X1
X3
X4
X4
X3
X2
X2
f=
g=
17/11/2014
X4
Mtodo de la variable entrante en el mapa (VEM)

En un mapa se introduce la variable y se reduce una variable en el mapa.
Para ingresar la variable C agrupo sus 2 posibilidades conservando iguales
las combinaciones de A y B y multiplico por el valor de la funcin.
A
A
B
C+C
1
VEM
VEM
A
0
C 1
Se agrupan celdas adyacentes y que tengan variables iguales, la

suma de variables nicas o grupos de productos iguales. Solo
variables en el Paso 1 y de no haber con quien agrupar entonces
se agrupan con 1 o con . Si alguien falta de agrupar, se lo
realizar en el paso 2. Se agrupan variables VEM o VEM en el
paso 1 obligatoriamente. No es obligatorio para VEM o VEM
17/11/2014
Mtodo de la variable entrante en el mapa (VEM)

Paso 1
a) Agrupamos todas las VEM o VEM nicas que no pueden agruparse con otra VEM VEM idntica
o con un 1 o con (islas).
b) Agrupamos todas los MEV dobles (formamos grupos de 2 VEM).
c) Formamos grupos de una VEM con un 1
d) Formamos grupos de una VEM con un
e) Formamos grupos de 4 VEM idnticos o con 1 o ; 8,16 ect.
Paso 2
a)
Reemplazar las VEM o VEM por un 0
b) Reemplazar 0
c)
Reemplazar 1
0;
1 Si no est completamente cubierto: A + A = 1

Si est completamente cubierto.
d) Reemplazar VEM VEM

e)
Reemplazar VEM + VEM

VEM + VEM
17/11/2014
c +c
c +c
0.
1 Si no est cubierto o si solo el est cubierto.
Si est completamente cubierto o si solo el VEM est cubierto.
VEM

Digital
Ejemplo: Ingrese c al mapa y obtenga la expresin lgica mnima para F (celdas con
variables nicas se agrupan primero)
A
c+ c =
Paso 1
Paso 2
A
c+c1
1
c+c
F=C A + B
17/11/2014

Digitales Capitulo 2

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Digitales Capitulo 2

Uploaded by

Copyright:

Available Formats

Captulo 2.

- Fundamentos Del Diseo Digital

Sistemas Digitales I - Ing. S. Ros

Captulo 2.- Fundamentos Del Diseo Digital

Sistemas Digitales I - Ing. S. Ros

Captulo 2.- Fundamentos Del Diseo Digital

Para unir las variables lgicas se usan conectores:

Sistemas Digitales I - Ing. S. Ros

Captulo 2.- Fundamentos Del Diseo Digital

Sistemas Digitales I - Ing. S. Ros

Captulo 2.- Fundamentos Del Diseo Digital

Sistemas Digitales I - Ing. S. Ros

Captulo 2.- Fundamentos Del Diseo Digital

Depende de los niveles de voltaje

Sistemas Digitales I - Ing. S. Ros

Captulo 2.- Fundamentos Del Diseo Digital

Sistemas Digitales I - Ing. S. Ros

Captulo 2.- Fundamentos Del Diseo Digital

A.H B.H (A.B).H

Puerta Lgica AND

Sistemas Digitales I - Ing. S. Ros

Captulo 2.- Fundamentos Del Diseo Digital

Puerta Lgica NAND

A.H B.H (A.B).L

Sistemas Digitales I - Ing. S. Ros

Captulo 2.- Fundamentos Del Diseo Digital

Sistemas Digitales I - Ing. S. Ros

Captulo 2.- Fundamentos Del Diseo Digital

Puerta Lgica NOR

Sistemas Digitales I - Ing. S. Ros

Captulo 2.- Fundamentos Del Diseo Digital

Tabla de voltaje para OR da iguales valores ya sea puerta de suma o de

Sistemas Digitales I - Ing. S. Ros

Captulo 2.- Fundamentos Del Diseo Digital

NOR (Puertas de Suma)

Puerta Lgica NOR

Sistemas Digitales I - Ing. S. Ros

Captulo 2.- Fundamentos Del Diseo Digital

Puerta Lgica NAND

Sistemas Digitales I - Ing. S. Ros

Captulo 2.- Fundamentos Del Diseo Digital

Puerta Lgica AND

Sistemas Digitales I - Ing. S. Ros

Captulo 2.- Fundamentos Del Diseo Digital

Sistemas Digitales I - Ing. S. Ros

Captulo 2.- Fundamentos Del Diseo Digital

Puerta Lgica EXOR

Sistemas Digitales I - Ing. S. Ros

Captulo 2.- Fundamentos Del Diseo Digital

Puerta Lgica NEXOR

Sistemas Digitales I - Ing. S. Ros

Captulo 2.- Fundamentos Del Diseo Digital

Sistemas Digitales I - Ing. S. Ros

Captulo 2.- Fundamentos Del Diseo Digital

Sistemas Digitales I - Ing. S. Ros

Captulo 2.- Fundamentos Del Diseo Digital

Existen diferentes maneras de implementar el circuito lgico dependiendo

Sistemas Digitales I - Ing. S. Ros

Captulo 2.- Fundamentos Del Diseo Digital

Usando And, Nand (suma) e Inversores

Sistemas Digitales I - Ing. S. Ros

Captulo 2.- Fundamentos Del Diseo Digital

Sistemas Digitales I - Ing. S. Ros

Captulo 2.- Fundamentos Del Diseo Digital