Professional Documents
Culture Documents
MAPAS DE MEMORIA
ESTRUCTURA DE COMPUTADORES
MAPAS DE MEMORIA
EJERCICIO 1:
Una CPU cuenta con un ancho de palabra de 16 bits. Se quiere dotar a esa CPU de una
memoria con las siguientes caractersticas:
256 Kpalabras (256 K x 16) de memoria ROM.
512 Kpalabras (512 K x 16) de memoria RAM.
Disear la memoria con el menor nmero de pastillas, sabiendo que disponemos de las
siguientes:
Pastillas de memoria ROM
128 K x 1
128 K x 1
64 K x 8
256 K x 8
128 K x 8
Solucin:
1. Comprobar que existe solucin
Para poder comprobarlo, debemos fijarnos en el nmero de bits que tenemos en el bus de
direcciones, y ver que con ese nmero de bits, podemos direccionar todo el mapa de memoria.
El bus de direcciones tiene 20 lneas, desde la A19 hasta la A0, lo que supone una capacidad de
20
direccionamiento de 2 palabras = 1 Mpalabras. En el caso que nos ocupa, necesitamos
direccionar 512 Kpalabras de memoria RAM y 256 Kpalabras de memoria ROM, en total 768
Kpalabras. Por lo tanto, vemos que con los 20 bits del bus de direcciones s se puede direccionar
la memoria que se nos pide.
Por otro lado, tenemos que comprobar que el bus de datos soporte el ancho de una palabra de
memoria (16 bits). Por tanto, vamos a suponer que el bus de datos cuenta con 16 lneas, desde
la D15 hasta la D0.
512 K 16 bits
x
= 4 x 16 = 64 pastillas de 128 K x 1
128 K
1 bit
Con esta posibilidad se necesitaran 4 filas de mdulos de 128 K posiciones de memoria (para
poder direccionar las 512 K posiciones de memoria) y 16 mdulos por cada una de las filas
para almacenar los 16 bits que componen una palabra.
Con lo cual, el mapa de memoria RAM resultante contara con 4 x 16 = 64 pastillas de
128 K x 1.
PGINA 1 DE 2
ESTRUCTURA DE COMPUTADORES
MAPAS DE MEMORIA
256 K x 8
512 K 16 bits
x
= 2 x 2 = 4 pastillas de 256 K x 8
256 K 8 bits
Con esta posibilidad se necesitaran 2 filas de mdulos de 256 K posiciones de memoria (para
poder direccionar las 512 K posiciones de memoria) y 2 mdulos por cada una de las filas
para almacenar los 16 bits que componen una palabra (en cada uno de los mdulos se
almacenarn los 8 bits que componen las partes alta y baja de una palabra).
Con lo cual, el mapa de memoria RAM resultante contara con 2 x 2 = 4 pastillas de 256 K x 8.
Para la memoria ROM, disponemos de los siguientes mdulos de memoria:
128 K x 1
256 K 16 bits
x
= 2 x 16 = 32 pastillas de 128 K x 1
128 K
1 bit
64 K x 8
256 K 16 bits
x
= 4 x 2 = 8 pastillas de 64 K x 8
64 K
8 bit
128 K x 8
256 K 16 bits
x
= 2 x 2 = 4 pastillas de 128 K x 8
128 K 8 bits
La solucin ms sencilla es utilizar:
2 x 2 = 4 pastillas de 256 K x 8 para la memoria RAM
2 x 2 = 4 pastillas de 128 K x 8 para la memoria ROM
Para disear el mapa de memoria, supondremos que la memoria RAM ocupa las posiciones ms
bajas del mapa de memoria y que la memoria ROM se encuentra a continuacin.
En la siguiente figura se muestra un esquema del mapa de memoria resultante:
FFFFF h
1024 K 1
Libre
C0000 h
768 K
BFFFF h
768 K 1
ROM
80000 h
512 K
7FFFF h
512 K 1
RAM
00000 h
PGINA 2 DE 3
ESTRUCTURA DE COMPUTADORES
MAPAS DE MEMORIA
A19
A18
FFFFF h
C0000 h
A17
A16
BFFFF h
A0000 h
9FFFF h
80000 h
7FFFF h
40000 h
3FFFF h
0
00000 h
1
0
1
0
A0
1
0
1
0
1
0
1
0
1
0
1024 K 1
Libre
768 K
768 K 1
18
Para poder direccionar las 256 Kpalabras (= 2 Kpalabras) de cada una de las pastillas de
memoria RAM necesitaremos 18 bits, que se corresponden con las lneas A17..A0 del bus de
17
direcciones. Mientras que para poder acceder a las 128 Kpalabras (= 2 Kpalabras) de cada una
de las pastillas de memoria ROM necesitaremos 17 bits, son las lneas A16..A0 del bus de
direcciones.
Las lneas A19 y A18 del bus de direcciones, nos permitirn seleccionar la fila de pastillas sobre la
que se realizar la lectura o escritura de los datos.
Por otro lado, la primera pastilla de cada fila del mapa de memoria almacenar la parte alta de
una palabra y la segunda la parte alta.
El esquema de ste mapa de memoria admite dos soluciones vlidas, dependiendo del modo en
que se realice la seleccin de la fila de pastillas sobre la que se realizar la lectura o escritura de
datos:
1 Utilizando un decodificador de 2 entradas, lneas A19 .. A18.
2 Utilizando un decodificador de 3 entradas, lneas A19 .. A17.
En las siguientes figuras se muestran los esquemas correspondientes a ambas soluciones.
Debemos considerar que en ambos esquemas falta una lnea de lectura conectada a todas las
pastillas de memoria RAM y ROM y una lnea de escritura conectada a todas las pastillas de
memoria RAM.
PGINA 3 DE 4
ESTRUCTURA DE COMPUTADORES
MAPAS DE MEMORIA
Bus
Bus de
de direcciones
direcciones AA1919..A
..A00
A19 , A18
CS
CS
11
11
10
10
CS
CS
AA16..A
0
16..A0
ROM
ROM128Kx8
128Kx8
ROM
ROM128Kx8
128Kx8
DD15..D
8
15..D8
DD7..D
0
7..D0
A17
Decodificador
Decodificador
01
01
AA16..A
0
16..A0
A16..A0
00
00
A17..A0
CS
CS
AA16..A
0
16..A0
ROM
ROM128Kx8
128Kx8
ROM
ROM128Kx8
128Kx8
DD15..D
8
15..D8
DD7..D
0
7..D0
CS
CS
AA17..A
0
17..A0
CS
CS
AA17..A
0
17..A0
RAM
RAM256Kx8
256Kx8
RAM
RAM256Kx8
256Kx8
DD15..D
8
15..D8
DD7..D
0
7..D0
CS
CS
Solucin 1:
AA16..A
0
16..A0
AA17..A
0
17..A0
CS
CS
Bus de
de datos
datos DD15..D
..D0
Bus
15
0
CS
CS
AA17..A
0
17..A0
RAM
RAM256Kx8
256Kx8
RAM
RAM256Kx8
256Kx8
DD15..D
8
15..D8
DD7..D
0
7..D0
Se utiliza un decodificador de dos entradas (A19, A18) y dos puertas AND (con
entrada la salida 10 del decodificador y la lnea A17) para seleccionar las filas de
pastillas de memoria ROM.
Las filas de memoria RAM se seleccionan con las salidas del decodificador 01 y
00.
PGINA 4 DE 5
ESTRUCTURA DE COMPUTADORES
MAPAS DE MEMORIA
Bus
Bus de
de direcciones
direcciones AA1919..A
..A00
A19..A17
A16..A0
CS
CS
DD15..D
8
15..D8
DD7..D
0
7..D0
AA16..A
0
16..A0
CS
CS
AA16..A
0
16..A0
ROM
ROM128Kx8
128Kx8
ROM
ROM128Kx8
128Kx8
DD15..D
8
15..D8
DD7..D
0
7..D0
CS
CS
AA17..A
0
17..A0
CS
CS
AA17..A
0
17..A0
RAM
RAM256Kx8
256Kx8
RAM
RAM256Kx8
256Kx8
DD15..D
8
15..D8
DD7..D
0
7..D0
CS
CS
Solucin 2:
AA16..A
0
16..A0
ROM
ROM128Kx8
128Kx8
CS
CS
A17..A0
CS
CS
ROM
ROM128Kx8
128Kx8
Decodific.
Decodific.100
100
011
011
010
010
001
001
000
000
AA16..A
0
16..A0
AA17..A
0
17..A0
CS
CS
Bus de
de datos
datos DD15..D
..D0
Bus
15
0
111
111
110
110
101
101
AA17..A
0
17..A0
RAM
RAM256Kx8
256Kx8
RAM
RAM256Kx8
256Kx8
DD15..D
8
15..D8
DD7..D
0
7..D0
PGINA 5 DE 6
ESTRUCTURA DE COMPUTADORES
MAPAS DE MEMORIA
EJERCICIO 2:
La CPU de la figura cuenta con un bus de datos de 16 bits y un bus de direcciones de 20 bits.
A19-A0
CPU
D15-D0
Se quiere disear un computador con una memoria principal de las siguientes caractersticas:
128 K x 1
128 K x 1
64 K x 8
256 K x 8
128 K x 16
256 K x 16
Solucin:
El bus de direcciones tiene 20 lneas, desde la A19 hasta la A0, lo que supone una capacidad de
20
direccionamiento de 2 palabras = 1 Mpalabras. En el caso que nos ocupa, necesitamos
direccionar 512 Kpalabras de memoria RAM y 256 Kpalabras de memoria ROM, en total 768
Kpalabras. Por lo tanto, vemos que con los 20 bits del bus de direcciones s es posible.
Por otro lado, una dato de memoria puede transmitirse por el bus de dato puesto que cuenta con
16 lneas, desde la D15 hasta la D0.
PGINA 6 DE 7
ESTRUCTURA DE COMPUTADORES
MAPAS DE MEMORIA
FFFFF h
1024 K 1
ROM
C0000 h
768 K
BFFFF h
768 K 1
Libre
80000 h
512 K
7FFFF h
512 K 1
RAM
00000 h
PGINA 7 DE 8
ESTRUCTURA DE COMPUTADORES
MAPAS DE MEMORIA
A19
A18
A17
FFFFF h
E0000 h
DFFFF h
C0000 h
BFFFF h
80000 h
7FFFF h
40000 h
3FFFF h
0
00000 h
A16
1
0
1
0
A0
1
0
1
0
1
0
1
0
1
0
1024 K 1
Libre
512 K
512 K 1
18
Para poder direccionar las 256 Kpalabras (= 2 Kpalabras) de cada una de las pastillas de
memoria RAM necesitaremos 18 bits, que se corresponden con las lneas A17..A0 del bus de
17
direcciones. Mientras que para poder acceder a las 128 Kpalabras (= 2 Kpalabras) de cada una
de las pastillas de memoria ROM necesitaremos 17 bits, son las lneas A16..A0 del bus de
direcciones.
Las lneas A19 y A18 del bus de direcciones, nos permitirn seleccionar la fila de pastillas sobre la
que se realizar la lectura o escritura de los datos.
El esquema de ste mapa de memoria admite dos soluciones vlidas, dependiendo del modo en
que se realice la seleccin de la fila de pastillas sobre la que se realizar la lectura o escritura de
datos:
1 Utilizando un decodificador de 2 entradas, lneas A19 .. A18.
2 Utilizando un decodificador de 3 entradas, lneas A19 .. A17.
En la siguiente figura se muestra el esquema correspondiente a la primera solucin. Debemos
considerar que faltara aadir una lnea de lectura conectada a todas las pastillas de memoria
RAM y ROM y una lnea de escritura conectada a todas las pastillas de memoria RAM.
PGINA 8 DE 9
ESTRUCTURA DE COMPUTADORES
MAPAS DE MEMORIA
Bus
Bus de
de direcciones
direcciones AA1919..A
..A00
A19 , A18
CS
CS
11
11
10
10
AA16..A
0
16..A0
ROM
ROM128Kx16
128Kx16
A17
DD15..D
0
15..D0
Decodificador
Decodificador
01
01
A16..A0
00
00
CS
CS
AA16..A
0
16..A0
DD15..D
0
15..D0
A17..A0
CS
CS
AA17..A
0
17..A0
RAM
RAM256Kx16
256Kx16
DD15..D
0
15..D0
CS
CS
Bus de
de datos
datos DD15..D
..D0
Bus
15
0
ROM
ROM128Kx16
128Kx16
AA17..A
0
17..A0
RAM
RAM256Kx16
256Kx16
DD15..D
0
15..D0
EJERCICIO 3:
La CPU de la figura se conecta al bus de datos con 16 bits, adems, el bus de direcciones
cuenta con 20 bits. Se quiere dotar a esa CPU de una memoria, sin multiplexacin de buses,
con las siguientes caractersticas:
PGINA 9 DE 10
ESTRUCTURA DE COMPUTADORES
MAPAS DE MEMORIA
A19-A0
CPU
D15-D0
Disear la memoria con el menor nmero de pastillas sabiendo que disponemos de:
128 k x 1
128 k x 1
64 k x 8
256 k x 8
128 k x 16
256 k x 16
Solucin:
1. Comprobar que existe solucin
El bus de direcciones tiene 20 lneas, desde la A19 hasta la A0, lo que supone una capacidad de
20
direccionamiento de 2 palabras = 1 Mpalabras. En el caso que nos ocupa, necesitamos
direccionar 640 Kpalabras de memoria RAM y 128 Kpalabras de memoria ROM, en total 768
Kpalabras. Por lo tanto, vemos que con los 20 bits del bus de direcciones s es posible.
PGINA 10 DE 11
ESTRUCTURA DE COMPUTADORES
MAPAS DE MEMORIA
64 K x 8
128 K 16 bits
x
= 2 x 2 = 4 pastillas de 64 K x 8
64 K
8 bits
128 K x 16
128 K 16 bits
x
= 1 x 1 = 1 pastilla de 128 K x 16
128 K 16 bits
3 x 1 = 3 pastillas de 256 K x 16 para la memoria RAM
1 x 1 = 1 pastilla de 128 K x 16 para la memoria ROM
3. Disear el mapa de memoria
FFFFF h
1024 K 1
ROM
E0000 h
896 K
DFFFF h
896 K 1
Libre
A0000 h
640 K
9FFFF h
640 K 1
RAM
00000 h
A19
A18
A17
FFFFF h
E0000 h
DFFFF h
C0000 h
A16
1
0
1
0
A0
1
0
1
0
BFFFF h
1024 K 1
768 K
Libre
768 K 1
640 K
9FFFF h
80000 h
7FFFF h
40000 h
3FFFF h
0
00000 h
1
0
1
0
1
0
640 K 1
512 K
512 K 1
Como puede observarse en el mapa de memoria, la tercera fila de pastillas de memoria RAM no
se utiliza de manera completa.
18
Para poder direccionar las 256 Kpalabras (= 2 Kpalabras) de cada una de las pastillas de
memoria RAM necesitaremos 18 bits, que se corresponden con las lneas A17..A0 del bus de
17
direcciones. Mientras que para poder acceder a las 128 Kpalabras (= 2 Kpalabras) de cada una
PGINA 11 DE 12
ESTRUCTURA DE COMPUTADORES
MAPAS DE MEMORIA
de las pastillas de memoria ROM necesitaremos 17 bits, son las lneas A16..A0 del bus de
direcciones.
Las lneas A19 y A18 del bus de direcciones, nos permitirn seleccionar la fila de pastillas sobre la
que se realizar la lectura o escritura de los datos.
4. Dibujar el esquema del mapa de memoria
Bus
Busde
de direcciones
direccionesAA1919..A
..A00
A16..A0
A19 , A18
CS
CS
11
11
10
10
A17
AA16..A
16..A00
ROM
ROM128Kx16
128Kx16
DD15..D
0
15..D0
Decodificador
Decodificador
01
01
00
00
CS
CS
AA17..A
17..A00
DD15..D
15..D00
A17..A0
CS
CS
AA17..A
0
17..A0
RAM
RAM256Kx16
256Kx16
DD15..D
15..D00
CS
CS
Bus de
dedatos
datos DD15..D
..D0
Bus
15
0
RAM
RAM256Kx16
256Kx16
AA17..A
0
17..A0
RAM
RAM256Kx16
256Kx16
DD15..D
15..D00
PGINA 12 DE 13
ESTRUCTURA DE COMPUTADORES
MAPAS DE MEMORIA
EJERCICIO 4:
Una CPU se conecta al bus de datos con 16 bits, adems, su bus de direcciones cuenta con
20 bits. Se quiere dotar a esa CPU de una memoria con las siguientes caractersticas:
La memoria ROM debe situarse en las posiciones ms altas del mapa de memoria
direccionable y la memoria RAM debe situarse en las posiciones ms bajas.
Disear la memoria con el menor nmero de pastillas sabiendo que disponemos de:
64 k x 1
32 k x 1
512 k x 8
64 k x 1
128 k x 8
128 k x 8
Solucin:
El bus de direcciones tiene 20 lneas, desde la A19 hasta la A0, lo que supone una capacidad de
20
direccionamiento de 2 palabras = 1 Mpalabras. En el caso que nos ocupa, necesitamos
direccionar 640 Kpalabras de memoria ROM y 384 Kpalabras de memoria RAM, en total 1024
Kpalabras. Por lo tanto, vemos que con los 20 bits del bus de direcciones s se puede direccionar
la memoria que se nos pide.
PGINA 13 DE 14
ESTRUCTURA DE COMPUTADORES
MAPAS DE MEMORIA
1024 K 1
ROM
60000 h
384 K
5FFFF h
384 K 1
RAM
00000 h
A19
A18
A17
FFFFF h
E0000 h
DFFFF h
C0000 h
BFFFF h
A0000 h
9FFFF h
80000 h
7FFFF h
60000 h
A16
1
0
1
0
1
0
1
0
1
0
A0
1
0
1
0
1
0
1
0
1
0
1024 K 1
0
00000 h
1
0
384 K 1
PGINA 14 DE 15
ESTRUCTURA DE COMPUTADORES
MAPAS DE MEMORIA
Como puede observarse en el mapa de memoria anterior, existe una zona de las pastillas de
memoria RAM que no va a poder utilizarse para almacenar datos.
19
Para poder direccionar las 512 Kpalabras (= 2 Kpalabras) de cada una de las pastillas de
memoria RAM necesitaremos 19 bits, que se corresponden con las lneas A18..A0 del bus de
17
direcciones. Mientras que para poder acceder a las 128 Kpalabras (= 2 Kpalabras) de cada una
de las pastillas de memoria ROM necesitaremos 17 bits, son las lneas A16..A0 del bus de
direcciones.
Las lneas A19 y A18 del bus de direcciones, nos permitirn seleccionar la fila de pastillas sobre la
que se realizar la lectura o escritura de los datos.
Por otro lado, la primera pastilla de cada fila del mapa de memoria almacenar la parte alta de
una palabra y la segunda la parte alta.
El esquema de ste mapa de memoria admite diferentes soluciones, la solucin elegida utiliza un
decodificador de 3 entradas, lneas A19 .. A17, tal y como se muestra en la siguiente figura.
Debemos considerar que en ambos esquemas falta una lnea de lectura conectada a todas las
pastillas de memoria RAM y ROM y una lnea de escritura conectada a todas las pastillas de
memoria RAM.
PGINA 15 DE 16
ESTRUCTURA DE COMPUTADORES
MAPAS DE MEMORIA
Bus
Busde
dedirecciones
direccionesAA1919..A
..A00
A19..A17
A16..A0
CS
CS
CS
CS
AA16..A
00
16..A
ROM
ROM128Kx8
128Kx8
ROM
ROM128Kx8
128Kx8
DD15..D
88
15..D
DD7..D
00
7..D
Decodific.
Decodific.100
100
011
011
010
010
001
001
000
000
AA16..A
16..A00
CS
CS
AA16..A
16..A00
CS
CS
AA16..A
00
16..A
ROM
ROM128Kx8
128Kx8
ROM
ROM128Kx8
128Kx8
DD15..D
88
15..D
DD7..D
00
7..D
CS
CS
AA16..A
0
16..A0
CS
CS
AA16..A
0
16..A0
ROM
ROM128Kx8
128Kx8
ROM
ROM128Kx8
128Kx8
DD15..D
88
15..D
DD7..D
00
7..D
CS
CS
AA16..A
0
16..A0
CS
CS
AA16..A
0
16..A0
ROM
ROM128Kx8
128Kx8
ROM
ROM128Kx8
128Kx8
DD15..D
88
15..D
DD7..D
00
7..D
A18..A0
CS
CS
AA16..A
0
16..A0
CS
CS
AA16..A
0
16..A0
ROM
ROM128Kx8
128Kx8
ROM
ROM128Kx8
128Kx8
DD15..D
8
15..D8
DD7..D
0
7..D0
CS
CS
AA18..A
0
18..A0
RAM
RAM512Kx8
512Kx8
DD15..D
8
15..D8
CS
CS
Busde
dedatos
datosDD15..D
..D0
Bus
15
0
111
111
110
110
101
101
AA18..A
0
18..A0
RAM
RAM512Kx8
512Kx8
DD7..D
0
7..D0
PGINA 16 DE 17
ESTRUCTURA DE COMPUTADORES
MAPAS DE MEMORIA
EJERCICIO 5:
Se dispone de un PC en el cual el bus de direcciones tiene 32 bits y el ancho de palabra es de 64
bits.
El mapa de memoria de este PC tiene dos secciones:
el rea conocida como memoria convencional (los primeros 640 Kbytes de memoria),
utilizada principalmente por el sistema operativo y programas residentes, y
el rea entre de memoria superior (situada a continuacin, hasta ocupar 1 Mbyte), reservada
para adaptadores hardware y la ROM BIOS, entre otros.
Los primeros 1024 Kbytes de este computador (128 Kpalabras x 64 bits) se distribuyen de la
siguiente manera:
640 Kbytes de memoria RAM (80 Kpalabras x 64 bits)
384 Kbytes de memoria ROM (48 Kpalabras x 64 bits)
Sabiendo que se dispone de mdulos de memoria de las siguientes caractersticas:
Mdulos RAM
a.
Mdulos ROM
2 Kpalabras x 16
16 Kpalabras x 8
32 Kpalabras x 32
16 Kpalabras x 16
64 Kpalabras x 16
64 Kpalabras x 1
PGINA 17 DE 18
ESTRUCTURA DE COMPUTADORES
MAPAS DE MEMORIA
c.
Realizar el diseo del mapa de memoria del modo que indica la siguiente figura (1
punto):
Para disear el mapa de memoria, es preciso averiguar el nmero de lneas que se necesitan
para direccionar cada pastilla de memoria:
Mdulos RAM de 32 Kpalabras x 32:
n
PGINA 18 DE 19
ESTRUCTURA DE COMPUTADORES
MAPAS DE MEMORIA
Las pastillas de la ltima fila de memoria RAM no se utilizarn completamente, sino que
slo ser preciso utilizar las primeras 16 Kpalabras de dichos mdulos de memoria.
Mdulos ROM de 16 Kpalabras x 16:
n
A31 .. A17
A16 A15
0 ... 0
0 ... 0
0 ... 0
A14
A13
...
A0
...
Mnima direccin 0 K
...
...
Mnima direccin 32 K
...
...
Mnima direccin 64 K
...
1 fila RAM
2 fila de RAM
3 fila de RAM
80K
d.
0 ... 0
0 ... 0
0 ... 0
...
Mnima direccin 80 K
...
...
Mnima direccin 96 K
...
...
...
1 fila de ROM
2 fila de ROM
3 fila de ROM
PGINA 19 DE 20
ESTRUCTURA DE COMPUTADORES
MAPAS DE MEMORIA
32 bits
A16..A14 (3 bits)
cs
AA14
..A cs
AA14
..A
cs
14..A00 cs
14..A00
RAM
RAM
RAM 32Kx32
32Kx32
RAM 32Kx32
32Kx32
D
D
..D
..D
D31
D31
31..D00
31..D00
000
000
001
001
D63..D32
010
010
011
011
D31..D0
100
100
110
110
111
111
64 bits
cs
AA14
..A cs
AA14
..A
cs
14..A00 cs
14..A00
RAM
32Kx32
RAM
32Kx32
RAM 32Kx32
RAM 32Kx32
D
D
..D
..D
D31
D31
31..D00
31..D00
D63..D32
D31..D0
101
101
cs
AA13
..A
cs
13..A00
ROM
16Kx16
ROM 16Kx16
D
..D
D15
15..D00
D63..D48
D47..D32
cs
AA13
..A
cs
13..A00
ROM
16Kx16
ROM 16Kx16
D
..D
D15
15..D00
D31..D16
cs
AA13
..A
cs
13..A00
ROM
16Kx16
ROM 16Kx16
D
..D
D15
15..D00
D15..D0
cs
AA13
..A
cs
13..A00
ROM
16Kx16
ROM 16Kx16
D
..D
D15
15..D00
D63..D48
D47..D32
cs
AA13
..A
cs
13..A00
ROM
16Kx16
ROM 16Kx16
D
..D
D15
15..D00
D31..D16
D
e
c
o
d
i
f
i
c
a
d
o
r
cs
AA13
..A
cs
13..A00
ROM
16Kx16
ROM 16Kx16
D
..D
D15
15..D00
D15..D0
D47..D32
D31..D16
D15..D0
PGINA 20 DE 21
ESTRUCTURA DE COMPUTADORES
MAPAS DE MEMORIA
EJERCICIO 6:
Se quiere disear una memoria para un circuito electrnico que se adaptar a una tarjeta de
felicitacin de cumpleaos de forma que al abrirla suene la meloda del cumpleaos feliz. El
archivo de sonido es de tipo WAV y ocupa 384 K y el programa que reproducir la meloda
ocupar, como mximo, 128 K.
Adems se tienen que tener en cuenta los siguientes puntos:
Y
El cliente puede pedir que el fichero de sonido sea en formato MP3 192 K con lo que el
programa ocupar un mximo de 320 K. Dado que no existirn diferentes tarjetas de
felicitacin se deber cambiar el contenido de la memoria.
Y
Se podr cambiar las bateras sin que se pierda la informacin de las memorias.
Se sabe que el bus de datos es de 16 bits y el de direcciones de 20 bits y que se cuenta con los
siguientes mdulos de memoria disponibles para realizar el circuito:
Memoria ROM
Memoria EEPROM
Memoria RAM
128 K x 8
128 K x 8
128 K x 8
256 K x 8
256 K x 8
256 K x 8
512 K x 8
512 K x 8
512 K x 16
a) Razonar brevemente el tipo de mdulos de memoria que se debern emplear para realizar el
circuito con las especificaciones requeridas.
Dado que el contenido de la memoria se podr cambiar a peticin del cliente y que el
contenido de la memoria debe permanecer aunque se cambie la pila, se necesitar una
memoria permanente de tipo EEPROM.
b) Calcular el menor nmero de mdulos necesario para realizar las especificaciones anteriores.
En los dos casos, las especificaciones de memoria, nos dan una necesidad de 512K.
Como el bus de direcciones es de 20 bits que permite direccionar un mximo de 1M x 16.
podremos direccionar los 512K que nos piden (solamente 19 bits A18-A0)
El menor nmero de mdulos de memoria, dado que tenemos que escoger la opcin de
mdulos EEPROM se da con dos mdulos de 512K x 8 (tipo EEPROM)
c) Realizar el mapa de memoria con una capacidad mxima para almacenar el fichero de sonido
(WAV o MP3) y el programa correspondiente.
PGINA 21 DE 22
ESTRUCTURA DE COMPUTADORES
MAPAS DE MEMORIA
El mapa de memoria es el que se requiere para poder direccionar una pastilla de 512Kx8 de
EEPROM. Es decir, tendr una fila formada por dos pastillas de memoria que se
direccionarn a la vez, una contendr los 8 bits superiores y otra los 8 bits inferiores de cada
direccin.
A19
FFFFF h
1
80000 h
7FFFF h
0
00000 h
A18
1
0
A0
1
0
1
0
1024 K 1
Libre
512 K
512 K 1
0K
Fila de pastillas
EEPROM
A19
A18-A0
A18-A0
512K x 8
512K x 8
CS EEPROM D7-D0
CS EEPROM D7-D0
D7-D0
D15-D8
Bus de datos D15-D0
PGINA 22 DE 23
ESTRUCTURA DE COMPUTADORES
MAPAS DE MEMORIA
PGINA 23 DE 24