UNIVERSIDAD NACIONAL DEL CALLAO

FACULTAD DE INGENIERIA ELECTRICA Y ELECTRONICA

ESCUELA PROFESIONAL DE INGENIERIA ELECTRONICA

LABORATORIO DE DISPOSITIVOS Y COMPONENTES

ELECTRNICOS
LABORATORIO N07
Transistores de efecto de campo FET

Curso

: Lab. de Dispositivos y componentes electrnicos

Profesor

: Ing. Cuzcano Rivas Abilio B.

Grupo

:5

Integrantes :
* Zanes La Torre ,Alejandro

1313220605

Transistores de efecto de campo (FET)

W.Shockley. (1952)
1.

Objetivos
- Explicar la operacin de los JFET y de los MOSFET.
- Definir, analizar y aplicar parmetros importantes del JFET.
- Analizar y describir circuitos de polarizacin FET.

2. Marco Terico
El FET es un dispositivo de portadores mayoritarios. Su operacin depende del
uso de un voltaje aplicado para controlar los portadores mayoritarios
(electrones en material tipo n y huecos en tipo p) en un canal. Este voltaje
controla la corriente en el dispositivo mediante un campo elctrico.
Existen dos clases de FET que se exponen a detalle, siendo estas el FET de
unin (JFET) y el FET de semiconductor de xido metlico (MOSFET).
Ventajas y desventajas de los FET
Las ventajas de los FET relativas a los BJT se resumen a continuacin:
1. Los FET son dispositivos sensitivos al voltaje que tienen alta impedancia
de entrada (del orden 107 a 1012 ohm). Puesto que esta impedancia de
entrada es bastante ms alta que la de los BJT, los FET se prefieren
sobre lo BJT en su uso como la etapa de entrada para un amplificador
multietapa.
2. Una clase de FET (JFET) genera menos ruido que los BJT.
3. Los FET son ms estables respecto a la temperatura que los BJT.
4. Los FET son por lo general ms fciles de fabricar que os BJT. Un mayor
nmero de dispositivos se fabrican en un solo chip.
5. Los FET reaccionen como resistores variables controlados por voltaje
para valores pequeos del voltaje de drenaje a fuente.
6. La elevada impedancia de entrada de los FET permite que estos
almacenen carga por tiempo suficientemente largo para usarlos como
elementos de almacenamiento.
7. Los FET no son tan sensitivos a la radiacin como los BJT.
Hay varias ventajas que limitan el uso de los GET en algunas aplicaciones,
estas son:
1. Los FET usualmente exhiben una pobre respuesta de frecuencia debido a
una alta capacitancia de entrada.
2. Algunos tipos de FET exhiben una pobre linealidad.
3. Los FET se daan con el manejo debido a la electricidad esttica.

EL JFET
El JFET (transistor de efecto de campo de unin) es un tipo de FET que opera
con una unin pn polarizada en inversa para controlar corriente de un canal. El
JFET controla la conductancia de la corriente de portadores mayoritarios en un
canal existente entre dos contactos hmicos, mediante la variacin de la
capacitancia equivalente del dispositivo. Tiene dos categoras:

De canal n
De canal p

En cada extremo del canal tiene una terminal; el drenaje se encuentra en la

parte superior, la fuente en el inferior y la compuerta en el medio.

El JFET siempre opera con la unin pn de compuerta-fuente polarizada en

inversa, esta polarizacin con voltaje negativo produce una regin de
empobrecimiento a lo largo de la unin pn, la cual se extiende hacia el canal n,
y por lo tanto, incrementa su resistencia al restringir el ancho del canal,
controlando la cantidad de corriente en el drenaje.

Smbolo del JFET:

Voltaje de estrangulamiento regin de saturacin:

Con VGS = 0, el valor de VDS al cual ID se vuelve constante. Para un JFET dado,
VP tiene un valor fijo. Un incremento continuo de V DS por encima del voltaje de
estrangulamiento produce una corriente casi constante en el drenaje. Este
valor de la corriente en el drenaje es IDSS (Drain to Source with gate Shorted,
Drenaje a fuente con la compuerta en cortocircuito) y siempre viene
especificada en la hojas de datos de los JFET. I DSS es la corriente mxima en el
drenaje que un JFET especifico es capaz de producir sin importar el circuito
externo y siempre se especifica en la condicin, V GS= 0V.
Voltaje de ruptura:
Como se muestra en la grfica, la ruptura ocurre en el punto C cuando I D
comienza a incrementarse muy rpido con cualquier incremento adicional V DS.
La ruptura puede daar irreversiblemente el dispositivo, as que los JFET
siempre se operan por debajo de la ruptura y dentro de la regin activa.

Transistores de efecto de campo semiconductor de xido metlico

(MOSFET)
El MOSFET, es otra categora de transistor de efecto de campo, diferente del
JFET, no tiene una estructura de unin pn, sino que la compuerta del MOSFET
est aislada del canal mediante una capa de bixido de silicio (SiO 2). Los dos
tipos bsicos de MOSFET son el enriquecimiento (E) (la cual son los ms
utilizados), y el de empobrecimiento (D).

MOSFET de enriquecimiento (E-MOSFET)

Opera solo en el modo de enriquecimiento y no tiene modo de
empobrecimiento.

Smbolo del E-MOSFET:

MOSFET de empobrecimiento (D-MOSFET)

El drenaje y la fuente se difunden en el material del sustrato y luego se
conectan mediante un canal angosto adyacente a la compuerta aislada.

El D-MOSFET puede ser operado en cualquiera de dos modos: el modo de

empobrecimiento o el modo enriquecimiento, por ello tambin se le conoce
como MOSFET de empobrecimiento/enriquecimiento.
Smbolos del D-MOSFET:

Recomendaciones:
Todos los dispositivos MOS son propensos a sufrir daos a consecuencia de
descargas electrostticas. Debido a que la compuerta de un MOSFET est
aislada del canal, la resistencia de salida es extremadamente alta (idealmente
infinita). La corriente de fuga en la compuerta, I GSS , para un MOSFET tpico, se
encuentra en el intervalo de los pA, en tanto que la corriente en inversa en la
compuerta para un JFET tpico se encuentra en el intervalo de los nA. La
capacitancia de entrada resulta de la estructura aislada de la compuerta. Se
puede acumular una carga esttica excesiva porque la capacitancia de entrada
se combina con la muy alta resistencia de entrada y puede daar el dispositivo.
Para evitar daos producidos por descargas electrostticas, se debern tomar
ciertas precauciones cuando se manejen los MOSFET.
a.- Saque con cuidado los dispositivos MOSFET de sus empaques.

b.- Todos los instrumentos y bancos metlicos utilizados en su ensamble y

prueba debern conectarse a una tierra fsica (clavija redonda o tercera clavija
de tomas de corriente de pared de 110v)
c.- La mueca de la persona que los est manipulando deber estar conectada
a una banda comercial de conexin a tierra, la cual tiene un resistor en serio de
alto valor por seguridad. El resistor evita que el contacto accidental con el
voltaje se vuelva letal.
d.- Nunca quite un dispositivo MOS del circuito mientras la corriente est
conectada.
e.- No aplique seales a un dispositivo MOS mientras la fuente de alimentacin
de cd est apagada.

3. Materiales
A. Transistores JFET y MOSFET (dependiendo de lo pedido)
B. Resistencias (datos)
C. Condensadores electrolticos (datos)
D. Voltmetro
E. Ampermetro

4. Circuito e implementacin

Forma experimental:

El transistor que escogimos para esta simulacin es el 2 N5434, pues su VD se

aproxima a 7V.
Observamos que el ampermetro marca 1.45 mA y el voltmetro marca -1.64V.

Forma teorica:

VD =

V DDV D
=
RD

12 V 7 V
5V
=
=1 .52 mA
3.3 k
3.3 k

V S=I D R S=( 1,52 mA ) ( 2.2 k )=3.34 V

M
12 V =1.54 V
( R 1+R 2R 2 )V DD=( 1.0
7.8 M )

V G=

VGS = VG VS = 1.54V 1.34V = -1.8V

2. Cul es el voltaje de salida total para el amplificador sin carga de la figura?

Idds es de 4.3mA; Vgs(corte) es de -2,7V

Forma teorica:

I D =I DSS 1

I D RS
V GS (corte )

I D =1.91mA
Con esto, se obtiene:
Entonces:

gm 0=

V D =V DDI D R D =12V ( 1.91mA )( 3.3 k )=5.7 V

V GS=I D R S=( 1.91mA )( 470 )=0.9V

2 I DSS
2(4.3 mA )
=
=3.18 mS
|V GS (corte)| 2.7 V

gm=g m0 1

Por lo tanto:

I D RS
0.9 V
=3.18 mS 1
=2.12 mS
V GS (corte )
2.7 V

V sal = AV V ent =gm R D V ent =( 2.12mS )( 3.3 k )( 100 mV )=700 mV

3.

Determine V GS y V DS .Considere que este MOSFET tiene I D=200 mA con V GS =4 V y V GS (umbral )=2V

V GS=

15 k
24=3.13 V
( 115
k)

K=

I D ( encendido )

( V GS V GS (umbral ))

200 mA
=50 mA /V 2
2
( 4 V 2 V )
2

I D =K ( V GSV GS ( umbral) ) =50 ( 3.132 ) =63.8 mA

V DS =V DDI D R D=24 ( 63.8 )( 200 )=11.2 V

VDa :ntal :n es el2 N 64 V . a simulacio pedido

Conclusin:
Los valores tericos se aproximan a los valores
prcticos, teniendo un porcentaje de error de 5%,
la cual es un valor aceptable para este tipo de
mediciones y que nos indican un buen trabajo de
medicion.