Professional Documents
Culture Documents
sch
- Buscar en internet informacin
microprocesador de INTEL 8051.
sobre
la
arquitectura
del
Se trata de un semforo.
SE CARGA EL
PROGRAMA EN
ASSEMBLY
SE ACTIVA EL
uPROCESADOR
PONIENDO EN
ESTADO ALTO EL
PIN RST.
1 CASO
V1=V2=URG="0"
SE ACTIVAN P3p2 Y
P3p7
2 CASO
V1="1"
V2=URG="0"
SE ACTIVAN
SECUENCIALMENTE
SOLO EN UN CICLO:
P3p2, P3p3, P3p4,
P3p5
3 CASO
V2="1"
V1=URG="0"
IGUAL QUE EL 1
CASO
4 CASO
V1=V2="1"
URG="0"
SE ACTIVAN LIGHT
1Y2
SECUENCIALMENTE
5 CASO
V1=V2=URG="1"
SE SCTIVAN
INTERMITENTES
P3p3 Y P3p6
B)
q4
0/0
1/0
q
2
x/0
1/0
0/0
q
3
x/0
0/0
q
5
1/1
x/0
1/0
0/0
q x/0
0
q6
q
7
0
q0/0
q2/0
q3/0
q5/0
q6/0
q0/0
q0/0
q0/0
q0
q1
q2
q3
q4
q5
q6
q7
q0
q1
q2
q3
q4
q5
q6
q7
1
q1/0
q2/0
q4/0
q6/0
q6/0
q0/0
q0/1
q0/0
Q3n
Q2n
Qn
D3
D2
D1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
0
0
1
1
1
0
0
0
0
0
0
0
1
0
0
1
0
1
0
0
0
0
0
0
0
0
0
00
01
11
10
00
0
0
0
1
01
0
1
0
1
Q3n
+1
0
0
0
0
0
1
1
1
1
1
0
0
0
0
0
0
Q2n
+1
0
0
1
1
1
0
0
1
1
1
0
0
0
0
0
0
11
0
1
0
0
10
0
1
0
0
11
1
1
0
0
10
1
0
0
0
Q3 n . Q 2n . Y + Q 3 n .Q 2 n .Qn
D3=Q 3 n . Q 2 n . Qn+
Q3 n . Q 2n .(Y + Qn)
D3=Q 3 n . Q 2 n . Qn+
00
01
11
10
00
0
1
0
1
01
0
0
0
1
. Y +Q 3 n . Q 2 n . Qn
+ Q3 n . Qn . Y + Q 3 n. Q 2 n. Qn
D 2=Q 3 n. Q 2 n. Qn
Qn+
1
0
1
0
0
1
0
1
0
0
0
0
0
0
0
0
0
Y +Q 3 n . Q 2 n . Qn+
Q3 n . Qn.(Y + Q 2 n)
D 2=Q 3 n. Q 2 n. Qn.
00
01
11
10
00
0
1
0
0
01
1
0
0
0
11
0
0
0
0
10
0
1
0
0
Y + Q 3 n .Q 2 n. Y
D1=Q3 n . Q 2n . Qn.
.Y +Q 2 n . Y )
D1=Q3 n .( Q 2 n . Qn
00
01
11
10
00
0
0
0
0
01
0
0
1
0
.Y
Z =Q3 n . Q 2 n . Qn
11
0
0
0
0
10
0
0
0
0
X=0/S
=0
X=0/S
=0
X=1/S
=0
X=0/S
=0
1
X=1/S
=1
X=0/S
=0
X=1/S
=0
1
Q
n
0
0
0
0
1
1
1
1
Q2
n
0
0
1
1
0
0
1
1
X
0
1
0
1
0
1
0
1
Qn
+1
0
0
1
0
1
0
0
0
Q2n
+1
0
1
0
1
0
0
0
0
D
1
0
0
1
0
1
0
0
0
Mapas de Karnaugh
D1= Qn. Q2 n . X
QnQ
2n\X
00
01
11
10
0
1
0
1
0
0
0
0
n . X
Qn. Q2
D
2
0
1
0
1
0
0
0
0
S
0
0
0
0
0
1
0
0
D2= Qn. X
QnQ
2n\X
00
01
11
10
0
0
0
0
1
1
0
0
S= Qn. Q2 n . X
QnQ
2n\X
00
01
11
10
0
0
0
0
0
0
0
1
Implementando el circuito