Czstotliwo

Sia
Cinienie
Energia / praca
Moc
adunek elektryczny
Napicie elektryczne
Natenie pola elektrycznego
Pojemno elektryczna
Opr elektryczny
Przewodno elektryczna
Strumie magnetyczny
Indukcja magnetyczna
Natenie pola magnetycznego
Indukcyjno magnetyczna
Temperatura Celsjusza
Strumie wietlny
Natenie owietlenia
Aktywno rda
promieniowania

1.

Herc
Niuton
Paskal
Dul
Wat
Kulomb
Wolt
Wat na metr
Farad
Om
Siemens
Weber
Tesla
Amper na metr
Henr
Stopie Celsjusza
Lumen
Luks
Bekerel

Bramka NOT (negujca)

X
0
1

Z
1
0

2.

X
0
0
1
1

Y
0
1
0
1

Z
0
0
0
1

Bramka AND

3.

X
0
0
1
1

Y
0
1
0
1

Z
0
1
1
1

Bramka OR

4.

X
0
0
1
1

Y
0
1
0
1

Z
1
1
1
0

Bramka NAND

5.

X
0
0
1
1

Y
0
1
0
1

Z
1
0
0
0

Bramka NOR

X
0
0
1
1

Y
0
1
0
1

Z
0
1
1
0

X
0
0
1
1

Y
0
1
0
1

Z
1
0
0
1

6.

7.

Bramka XOR

Bramka XNOR

Hz
N
Ps
J
W
C
V
--F

S
Wb
T
--H
C
Lm
Lx
Bq

Ukad kombinacyjny: Wyjcia ukadu zale wycznie od stanu sygnau na wejciu.

Ukad sekwencyjny: Wyjcia ukadu zale od aktualnego i przyszych stanw na wejciu.

1. Psumator- ukad logiczny dodajcy dwie liczby jednobitowe wedug okrelonego

algorytmu.

2. Sumator- ukad kombinacyjny wykonujcy operacje dodawania dwch (lub wicej) liczb
dwjkowych.

Jednobitowy sumator

a b c
i

0
1
0
1
0
1
0
1

0
0
1
1
0
0
1
1

0
0
0
0
1
1
1
1

y ci
+1
i
0 0
1 0
1 0
0 1
1 0
1 0
0 1
1 1

dodajcy:

3. Komparator- ukad sucy do porwnywania dwu lub wicej liczb dwjkowych.

4. Koder"1 z n"
ukadu w
kod

0
0
1
1

0
1
0
1

Fp= ~AB +
A~B
0
1
1
0

A7 A6 A5 A4 A3 A2 A1 A0 F0 F1 F2
0 0 0 0 0 0 0 1 0 0 0
0 0 0 0 0 0 1 0 0 0 1
0 0 0 0 0 1 0 0 0 1 0
0 0 0 0 1 0 0 0 0 1 1
0 0 0 1 0 0 0 0 1 0 0
0 0 1 0 0 0 0 0 1 0 1
0 1 0 0 0 0 0 0 1 1 0
1 0 0 0 0 0 0 0 1 1 1

F
m
0
1
0
0

Fr
1
0
0
1

F
w
0
0
1
0

sucy do
przetworzenia kodu
podanego na wejcie
okrelony dwjkowy
wyjciowy.

5. Dekoder- ukad realizujcy zamian dowolnego kodu dwjkowego na kod piercieniowy "1
z n".
Zatem zadanie dekodera jest odwrotne ni kodera.

6. Transkoder- przetwarza jeden okrelony kod dwjkowy na inny kod dwjkowy, lecz nie "1
z n".

X2 X1 X0 Y2 Y1 Y0
0
0
0
0
0
0
0
0
1
0
0
1
0
1
0
0
1
1
0
1
1
0
1
0
1
0
0
1
1
0
1
0
1
1
1
1
1
1
0
1
0
1
1
1
1
1
0
0

Transkoder kodu dwjkowego na kod Graya:

7. Multiplekser- umoliwia wybr i przesanie na wyjcie y sygnau z jednego z N wej

informacyjnych dk.

E
n
1
0
0
0
0
0
0
0
0

I0

I1

I2

I3

Qn Qn Qn Qn Qn
0
0
0 Qn Qn
0
0
1 Qn Qn
1
0 Qn 0 Qn
1
0 Qn 1 Qn
0
1 Qn Qn 0
0
1 Qn Qn 1
1
1 Qn Qn Qn
1
1 Qn Qn Qn

Qn
Qn
Qn
Qn
Qn
Qn
Qn
0
1

0
0
1
0
1
0
1
0
1

8. Demultiplekser- posiada jedno wejcie danych i trzy sterujce oraz kilka wyj.
Zasada dziaania tego elementu pozwala na wybr jednego z wyj i przesanie na nie
sygnau wejciowego.

A B W I0 I1
0
0
0 0 1
0
1
0 1 0
1
0
0 1 1
1
1
0 1 1
Qn Qn 1 1 1

I2
1
1
0
1
1

I3
1
1
1
0
1

1. Przerzutnik asynchroniczny typu RS:

Podstawowa wersja tego przerzutnika zawiera dwa wejcia: S (set) i R
(reset).
W przerzutniku tym doprowadzenie do wej R i S poziomu 0 jest
niedopuszczalne.
2. Przerzutnik synchroniczny RS:
W porwnaniu do przerzutnika asynchronicznego RS posiada dodatkowe
wejcie C (clock).

S R
0 0
0 1
1 0
1 1

Q(n+1)
Qn
0
1
X

3. Przerzutnik typu D:
Posiada jedno wejcie danych oraz jedno wejcie zegarowe.
Przerzutnik zapamituje tak warto danej, jaka wystpowaa w
momencie pojawienia si impulsu zegarowego. Mwimy, e ta warto jest
"zatrzaskiwana" w przerzutniku.

4.
Posiada

Cl
k
0
0
0
0
1
1
1
1

D Qn
0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

Qn+1
0
1
0
1
0
0
1
1

Przerzutnik typu T:
dwa wejcia: zegarowe C oraz
przeczajce T.
Zmiana stanu przerzutnika odbywa si w momencie, kiedy sygna zegara
zmienia warto z wysokiej na nisk. Mwimy wwczas, e przerzutnik jest
wyzwalany opadajcym zboczem zegara.

Clk
0
0
0
0
1
1
1
1

T Qn
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1

Qn+1
0
1
0
1
0
1
1
0

5.
Przerzutnik typu JK:
Cech charakterystyczn pracy przerzutnika dwutaktowego jest
oddzielenie fazy wpisywania informacji logicznej do przerzutnika od fazy
przekazywania tej informacji na jego wyjcie.
Przerzutnik JK dwutaktowy stanowi ukad dwch przerzutnikw
oznaczonych w skrcie M (Master) i S (Slave) wewntrznie poczonych.

Rejestr:
Suy do przechowywania informacji i w urzdzeniach cyfrowych speniaj
funkcj pomocniczych ukadw pamiciowych, zwykle o niewielkiej
pojemnoci. Czsto s one ukadami buforowymi, poredniczcymi midzy
urzdzeniami o rnej szybkoci pracy lub rnym sposobie przedstawiania
informacji.
Ze wzgldu na sposb wprowadzania i wyprowadzania informacji rejestry
dziel si na:

1. Rwnolege- umoliwiajce rwnolege wprowadzanie i wyprowadzanie

informacji (caymi sowami) jednoczenie do wszystkich i ze wszystkich
pozycji.

2. Szeregowe- umoliwiajce szeregowe wprowadzanie i wyprowadzanie

informacji, tzn. bit po bicie, w takt sygnau zegarowego.

3. Szeregowo-rwnolege- umoliwiajce szeregowe wprowadzanie i

rwnolege wyprowadzanie informacji.

4. Rwnolego-szeregowe- umoliwiajce rwnolege wprowadzanie i

szeregowe wyprowadzanie informacji.

Prawa Boola:

A*A=A
A*B=B*A
A*(B*C)=(A*B)*C
A+(B*C)=(A+B)*(A+C)
A*(A+B)=A
A*1=A
A*0=0
_
A*A=0
_____ _ _
A+B=A*B
____
_ _
A*B=A+B

_
_
0 = 1 oraz 1 = 0
1+1=1
1*1=1

1+0=1
1*0=0
_
A+A*B=A+B
_
A*(A+B)=A*B
=
A=A
Pierwsze pierwsze prawo
DeMorgana
______ _ _
(A * B) = A + B
Drugie prawo DeMorgana
_____
_ _
(A + B) = A * B

~A~C~D + ~AC