WHITE PAPER: Microwave

ACE
ACE - Automated – 자동회로
Circuit Extraction 추출 Office® ACE™
White Paper
ntroduction: Where Did Engineering Design Go?
소개: 엔지니어링 설계가 지향해온 길은?
he traditional approach to RF/MW circuit design – which is the present day foundation
RF/MW 회로설계의 전통적인 방식 – 이는 현재 고주파 무선 설계분야의 근간으로 –
or high-frequency wireless design applications – is being pressured simultaneously by an
증가하는frequencies
ncrease in operating 동작주파수와 주파수대역
/ bandwidth 그리고
and 물리적인
a decrease 구현공간의
in physical 감소로size.
footprint 인해 고통을
he result is that
받고the physical결과적으로
있습니다. design challenges
회로 설계자들은 faced by이러한
circuit도전을
designers
해결하는are rapidly
최선의 방법에
ncreasing, while
대한choices
선택없이 for물리적
how these challenges
설계구현의 도전에 should
직면하고 be best-addressed
있습니다. are not.

he drive to put
보다more많은functionality
기능을 동일하거나 into the보다
same좁은or 공간에
smaller구현해야
space is 하는
particularly
요구는 특히 RF, MW
emanding on설계 the 과정상
RF/microwave design flow because
필요한데 이는 전송선과 이들간의 상호작용을 모델링 of the increased and unavoidable
해야 하는 필요성이
eed to model증가하고
interconnects and their interactions. Ideally, modeling
있으며 피할 수도 없기 때문이다. 이상적으로는 회로도 레벨에서 분산선로,
all of the
nteractions at the schematic level, using distributed line, discontinuity, and coupled-line
불연속점과
models (Figure 결합선로 모델을 사용하여 모든 전송선을 모델링 하는 것이 요구된다.
1) is preferred.

Automated
Circuit Extraction
for Modeling of
High-Frequency
Interconnects

그림 1 1–
– layout
분산된 of복층의 결합선로 multi-layer
구조와 구부러진 불연속점.
ecause, Figure
first and a distributed
foremost, modeling coupled
each interconnect lineand
structure
interconnect
with bend discontinuities
on parametrically gives the design engineer the ability and control to
이는, 처음으로, 각각의 전송선과 이들의 상호작용을 매개변수를 활용하여 모델링
vely design the circuit. These models then simulate very quickly, and, finally,
함으로써 설계자에게 단정적으로 회로를 설계할 수 있는 능력과 조절능력을 부여한다.
mulate parametric models enable tuning, optimization and design centering in a
이러한 모델들은 진보된 설계 툴과 함께 매개변수를 이용한 튜닝이나 최적화 기능을
nd interactive manner with today’s modern design tools.
제공함으로써 상호작용 방식의 설계를 적시에 가능하게 한다.

ere is nothing
RF/MWpreventing
회로내의 모든 an회로선로에
engineer 대해
from placing
설계자가 coupled-line
결합선로 모델이나 불연속models and
모델을
uities for 삽입하는데는
all the schematic wires없지만,
어떠한 제한도 in an 현재의
RF/MW무선circuit,
설계의 복잡도는the complexity
이러한 접근을 of today’s
designs makes
비현실적이고this an비논리적이게
unrealistic한다.
and그림
unreasonable
2와 같은 비교적 approach.
단순한 실제Even예에서도for이러한
some
eal world 수작업
examples
방식은(Figure
상상할 수 2),없을this
만큼 manual
많은 시간이process
소요되며 is incredibly
오류를 유도할 time-consuming
수 있다.
-prone.
MSUB
Er=5.7
H=22.2 mil
PORT PORT T=0 mil
P=2 P=1 Rho=1
Z=50 Ohm Z=50 Ohm Tand=0
ErNom=6
Name=M1

2 1 GM2CLIN
ID=TL5
W1=20 mil
W2=20 mil
Offs1=16 mil
W2

W1

Offs2=66 mil
GM4CLIN
CL1=1
ID=TL1
CL2=3
MSUB W1=20 mil
4 L=40 mil
Er=5.7 3 W2=20 mil
Acc=1
H=14.8 mil W3=20 mil
T=0 mil W4=20 mil
0 16
Rho=1 Offs1=16 mil
14 30
Tand=0 Offs2=30 mil
GM1LIN 64 80
ErNom=6 Offs3=80 mil
ID=TL6 34 50
Name=M3 GM2CLIN Offs4=50 mil
W=20 mil
ID=TL2 CL1=1
CL1=3
W1=20 mil CL2=3 GMSUB
L=14 mil
W2=20 mil CL3=5 N=6
Acc=1
Offs1=30 mil CL4=6 Er={5.7,5.7,5.7,5.7,5.7,5.7}
Offs2=50 mil L=120 mil Tand={0,0,0,0,0,0}
CL1=3 Acc=1 H={ 3.7,3.7,3.7,3.7,3.7,3.7 } mil
1 5
MBEND90X CL2=6 PORT ErC=1
ID=TL4 L=50 mil W1 P=5 TandC=0
W=20 mil Acc=1 Z=50 Ohm HC=40 mil
1 3
M=0.35 MBEND90X HB=0 mil
2 6
MSUB MSUB=M3 W1 ID=TL3 PORT T={ 0,0,0,0,0,0 } mil
Er=5.7 W=20 mil W2 P=6 Rho=1
H=3.7 mil M=0.35 Z=50 Ohm Cover=Metallic Cover
T=0 mil MSUB=M1 Gnd=Grounded Substrate
2 4 3 7 PORT
Rho=1 Name=PCSUB1
Tand=0 MBEND90X W2 W3 P=7
ErNom=6 ID=TL7 Z=50 Ohm
Name=M6 W=20 mil
4 8
M=0.35 PORT
MSUB=M6 W4 P=8
MBEND90X Z=50 Ohm
ID=TL8
GM1LIN W=20 mil
ID=TL10 M=0.35
MSUB
W=20 mil MSUB=M5
Er=5.7
CL1=6
H=7.2 mil
L=30 mil
T=0 mil
Acc=1
Rho=1
Tand=0
ErNom=6
2 1 GM2CLIN
Name=M5
ID=TL9
W1=20 mil
W2=20 mil
Offs1=16 mil
W2

W1

Offs2=66 mil
CL1=5
CL2=6
4 L=40 mil
3
Acc=1

PORT PORT
P=4 P=3
Z=50 Ohm Z=50 Ohm

Figure 2 – Manually-created schematic representing Figure 1

그림 2 - 그림1을 표현하는 수작업으로 작성한 회로도.

ently, the engineer’s response has been to forego design and go straight to
verification as a weak, but faster, alternative. While this method saves
 but the ACE tool enables engineers to once again design rather than anal
Microwave
many of the most challenging RF/MW designs.

Offidigital
ACE software is based on the proven ce and ACE
(additional positioning
analog-mixed signal te
line here ???)
extraction, but uses microwave models and principles. The tool puts t
into the driver’s seat of designWhite Paper
by creating circuit models from layout
ACE tool, like all circuit extractors, creates a model for interconnects
analyzing a layout through breaking it down into pieces that the extra
그러므로, 설계자들은 선행설계를 하면서 취약하지만 대안으로 mapping each piece of the reduced geometry to a model, and then comb
다양한 RF/MW
선로모델의 수동 삽입을 피함으로써 엔지니어링 시간을 절감할 intelligently
수 있는 빠른to create a simulatable representation. Digital and ana
설계와 검증방식으로 대응해왔다. 하지만, 실제로는 EM툴을(AMS)
설계 툴로 extractors
사용하게 typically use RLCK models (Figure 3) to model inte
됨으로써 늘어난 해석과 분석의 문제는 전체적인 엔지니어링geometries,
시간을 증가시키게 but these require very dense networks at microwave frequ
되었다. 즉, 계산시간을 고려했을 때 EM 해석과 모델링 툴은dispersion
매우 많은 시간이 and skin-effect, and they tend to be bandwidth-limited.
소요되어 결과적으로, 설계자들이 RF/MW 설계에서 필요한 EM 해석을 위해
보다 많은 수작업 시간을 받아들이게끔 하였다.

이러한 현실은 배선의 이동과 via의 변화에 따라 레이아웃에 대한 끝없이 K

반복되는 EM 해석을 요구하게 됐다. 이런 작업 방법론에는 원리에 대한
K
초기검토나 매개변수 조작이나 그러한 작업을 요하는 이유 등에 대한 고려가
결여되어 있다. 설계 개발이 초기가 아닌 거의 마지막 단계에 도달하여
K
레이아웃이 거의 완료가 된 상태에서 레이아웃에 대한 EM해석 과정을
K
고려한다면 이는 매우 위험할 수 있다. 복잡한 시스템 엔지니어링에 대한 많은
연구에서 밝혀지듯, 우주선에서 전자설계 SW 개발에 이르기 까지, 개발의
K
초기 단계에서 설계에 중요한 변수를 확인해 수정하는 것은 많은 비용을
절감하게 해준다; 부적절하게 EM 설계 툴을 사용하는 것이 RF/MW 설계
단계를 높은 비용과 위험으로 몰아가진 않을까?

ACE 란?
Figure 3 – Digital and AMS extractors model coupled transmis
AWR®사의 ACE™ 자동회로추출 기술은 EM 해석 툴의 과도한 사용에 그림 3 – 고밀도 RLCK 모델 네트워크를 이용한
using dense networks of RLCK models
결합전송선로에 대한 디지털과 AMS 추출기 모델.
대한 해법이다. ACE 소프트웨어는 사용자를 위해 복잡한 전송선에 대해
매개변수가 적용된 회로도를 생산해 낸다. 이 회로도는 설계자들이 시간과
ACE software, on the other hand, views the layout in terms of distributed line, co
노력이 허락하는 한 사용을 희망하는 매개변수를 가지는 네트워크와line,
동일한 and discontinuity models (Figure 4) that microwave engineers have been usi
years, such as MLIN/SLIN, MTEE/STEE, and M2CLIN/S2CLIN, and so dispers
것으로 EM 툴이 S 파라미터 모델을 만드는 데 필요한 시간의 극히 일부에
해당하는 시간안에 생성된다. ACE툴의 속도와 정확도 그리고 매개 skin-effect,
변수화된 and bandwidth are non-issues. Moreover, vias can be modeled with S
parameter files from pre-defined via libraries.
특성은 설계자로 하여금, 수초의 짧은 시간 이내에도 가능한, 설계변경이나
보완을 검토하는 진정한 설계업무에 전념하게 한다. 분명히, EM 해석은
아직까지 설계과정상 필수적이지만, ACE 툴은 설계자로 하여금 극한의 RF/MW
설계일지라도 분석보다는 한번 더 설계 자체에 투자하는 것을 가능하게 한다.

ACE는 입증된 디지털과 아날로그혼합 신호 기술에 기반한 회로 추출 툴이지만

마이크로웨이브 모델과 원리를 사용한다. ACE는 레이아웃 구조로부터 회로
모델을 만들어 냄으로써 설계자를 운전석으로 돌아가게끔 한다. ACE는,
다른 모든 회로 추출기와 마찬가지로, 레이아웃을 추출 툴이 인식할 수 있는
조각들로 분리하고, 축소된 구조 조각을 모델에 대응시키며, 시뮬레이션이
가능토록 지능적으로 모델을 조합해 냄으로써 레이아웃에 대한 전송선 모델을
생성한다. 디지털이나 AMS (아날로그믹스드시그널) 추출기는 그림 3과
같이 간략화된 전송선 구조를 모델링 할 때 RLCK 모델을 사용한다. 하지만 Figure
그림 44–-ACE extracted
ACE로부터 netlist
추출된 of an 회로의
RF/MW RF/microwave
회로도 circuit.
마이크로웨이브 주파수 대역에서는 신호분산이나 표피효과를 고려하기 Extraction time is approximately
DC에서 10GHz까지 대역의 추출시간은 1 second
대략for1초
DC소요.
to 10GHz
위해서는 매우 고밀도의 회로망을 구성해야 하며, 주파수 대역폭을 제한하는
The ACE tool generates the netlist in seconds for complex arrangements of interc
성향을 나타낸다. that engineers would prefer to make, but either don’t have the hours or days to do
find it too error-prone, and/or where EM analysis would take days or even weeks
ACE 툴은, 반면에, 레이아웃을 분산라인, 결합라인과 불연속 모델(그림 4)
single design iteration, provided the computer hardware didn’t crash.
와 같이 마이크로웨이브 기술자들이 수년간 사용해온 MLIN/SLIN, MTEE/
ACE software goes even a few steps further than this. As part of the way in whic
STEE과 M2CLIN/S2CLIN으로 매칭시킨다. 따라서 신호감쇠, 표피효과와
views the schematics, the same ground planes that are assumed for substrate defin
주파수 대역문제는 이슈가 되지 못한다. 더불어 via들은 미리 사전 are정의된 foundviaand simplified so that lines separated by a ground plane are not groupe
라이브러리를 통해 S 파라미터 파일로 모델링 된다. together in a coupled line structure. Even with low temperature co-fired ceramic
materials, where dielectric constant and thickness may vary, ACE software defin
the-fly substrate definitions for the distributed models it extracts. Also, for lines
crossover on different layers not separated by a ground plane, a coupling capacito
calculated based on geometry. To obtain the highest degree of accuracy, the ACE
can even be directed to extract geometries to models, which themselves have high
optimized, built-in, EM solvers. In many cases, the software can provide accurac
 Microwave
Real-World Examples of ACE Office ACE
(additional positioning
line here ???)
White Paper
Example 1 – MMIC distributed amplifier design
A monolithic microwave integrated circuit (MMIC) distributed am
ACE 툴은 엔지니어들이 선호하는 전송선의 복잡한 배치로 이루어진 회로도를, 수시간에서 수일의 작업 시간이나 오류검증을 요하지
inter-stage
않으면서, 그리고/한편 단 한번의 설계과정에서interconnects
해석하는 동안 하드웨어가 to성능을
define
넘어서its impedance
파괴되지 and bandwidth
않도록 강력한 컴퓨터를 사용해 ch
shows such a design using pseudomorphic high electron mobility t
수일에서 수주에 걸쳐 EM해석을 해야 하는 과정 없이, 단 수초 만에 생성해 낸다.

ACE 툴은 이보다 몇 단계 더 진보해 있다. 회로도 생성시 사용하는 방법 중, 회로기판 정의로 가정한 동일한 접지면이 발견되며
technology initialed modeling the interconnects with distributed M
그럼으로써 접지면으로부터 분리된 신호선이 결합선로 구조로 분류되지 않도록 하기 위하여 간략화 된다. 더욱이 유전상수와 두께가 다른
etc. models,
LTCC의 경우, 추출하는 분산모델은 “on-the-fly” but,
기판정의를for사용한다.
example, no coupling
또한 접지면으로 among
분리되진 않지만 adjacent
다른 레이어로 arms of
교차하는 선로에

interstage lines.
대해서는 구조에 따른 결합 캐패시터가 계산된다. 매우 높은 정확도를 확보하기 위해 ACE툴은 자체적으로 매우 최적화된 내장 EM 툴이
구조 모델을 직접 추출하도록 지시할 수 있다. 많은 경우에, ACE는 초기 혹은 전 설계과정에 걸쳐서 EM 해석 전용 툴과 유사한 정확도를
보이며 수천 배는 아니지만 수 백배 빠른 결과를 제공할 수 있다.

ACE의 기술은 설계자들이 시간과 인내가 있다면 복잡한 전송선로를

모델링 하기 위해 사용하는 모든 모델을 사용한다. 빠르고 효율적이며
정확한 결과를 위해 선로는 MLIN와 SLIN, T접합은 MTEE, 결합선로는
M2CLIN 등의 완결된 형태의 모델을 사용한다. 속도를 희생함 없이,
AWR은 업계선도의 X모델 (EM 테이블방식 모델로서 EM의 정확도와
완결된 형태 모델의 속도를 가지는)로 불연속점에 대해 사용할 수 있다.
가장 정확한 결과를 위해서 설계자는, ACE툴에게 특정한 구조에 대해
매우 최적화된 결과를 제공하는 내장된 FEM 해석 툴을 가지는 모델
사용을 지시할 수 있다. 예를 들어 GFMCLIN 모델은 내부에 FEM 해석
툴을 가지고 있다. 이 모델은 매개 변수로 정의된 모델을 3차원 FEM툴이
일정 시간에 해석할 수 있도록 구조로 변환한다. 설계자들은 현재 속도와
정확도를 조절할 수 있는 선택이 가능하다. ACE의 MoMUsing
해석 툴은 ACE software
그림with a very통해
5 - ACE를 large
전송선coupling
결합이 radius
고려되지specified
않은 분산,yields
불연속 greater

Figure
GFMCLIN과 같은 FEM 기반의 회로모델에 비해 but5at–
theDistributed
빠르며 M2CLIN과 expense of gain flatness;
같은
모델을
amplifier
추출하기 위한 the culprit
분산
with
증폭기 is theACE
DC에서 couplings,
12GHz
to shown
까지의 in extrac
extract dis
추출시간은
schematic form (Figure 6). 0.5초 이내.
완결 형태 모델에 비해서는 보다 정확한 결과를 제공한다.
discontinuity models with no interconnect coup
과거 EM 툴에 제공된 동일한 구조 데이터를 ACE가 처리할 수 있다.
Extraction
전체 설계 과정에 걸쳐, 설계와 세련된 수정을 위해 EM 기반의 불연속
time is ~ 0.5 seconds for DC to 12G
Using ACE software with a very large coupling radius specified yields greater bandwidth,
but at the expense of gain flatness; the culprit is the couplings, shown in extracted
모델과 결합선로 모델을 ACE툴에서 사용할 수 있는 것이다. 설계 schematic form (Figure 6).
도중 ACE 툴에 보내지는 완전히 동일한 구조 데이터는 용량의 문제가
없다면 검증을 위해 AWR의 EM Socket™ II 에 내장된 각종 EM 툴(CST,
Flomerics, Sonnet, 또는 Zeland)에 보낼 수 있다.

ACE의 실제 사례:예제 1 – MMIC 분산 증폭기 설계

MMIC 분산증폭기는 임피던스와 주파수대역 특성의 정의를 위해 내부단
전송선에 의존한다. 그림 5와 같이 PHEMT 기술을 이용하는 설계에서는
분산된 MLIN, MBEND, MTEE 등의 모델 (그러나 예를 들어 사형 내부
선로의 인접 부분에 대한 결합은 고려하지 않은) 을 사용하여 전송선 Figure 6 – ACE software with large coupling radius showing performance degradation.

모델을 유도한다. 그림 6 - Extraction

넓은 결합거리를 time is approximately
사용한 경우 1 second
성능 for 저하를
DC to 12GHz
보이는 ACE툴.
Figure 6 – ACE software with large coupling radius showing performance d
ByDC에서 12GHz
reducing the 대역까지
ACE coupling radius,대략
it can1초 소요.
be seen that majority of the detrimental
ACE 툴에서 매우 넓은 결합거리를 정의하는 경우 보다 넓은 Extraction time
coupling is due to the is approximately
adjacent 1 second
arms of the meandered for
interconnects DC7).to 12GHz
(Figure

주파수영역을 확보할 수 있지만 추출된 회로도에서 보이듯

By reducing the ACE coupling radius, it can be seen that majority of the detrim
Gain = |S(2,1)| |S(1,1)| |S(2,2)|

결합현상으로 인한 시간증가의 단점이 있다.

coupling is due to the adjacent arms of the meandered interconnects (Figure 7)
20
2 GHz
12.15 dB
Gain and S11 and S22
5 GHz
11.17 dB 8 GHz
9.433 dB

ACE의 결합 거리를 줄임으로써, 해로운 결합 현상은 사형 전송선의 주변 10

지류에서 기인하는 것임을 알 수 있다 (그림 7).

Magnitude (dB)

Gain = |S(2,1)| -10 |S(1,1)| |S(2,2)|

수분 이내로, ACE 기술은 설계자로 하여금 회로를 검증, 특징짓고 재설계 -20

할 수 있도록 한다. 반면 레이아웃과 EM 해석을 반복하는 것은 20

하루 또는 -30
Gain and S11 and S22
2 GHz 0 5 GHz 2 4 6 8 10 12
몇 일간의 시간을 요할 것이다. 12.15 dB 11.17 dB 8 GHz
Frequency (GHz)
9.433 dB

10

Figure 7 – Reduced ACE coupling radius (bold traces, left)

Magnitude (dB)

0 그림 7 - 결합거리를 단축한 경우
reveals overall performance (굵은선,
degradation 좌측)
(gray 전체
traces, left) 성능 저하
현상 (회색선, mainly
좌측) due주변
to adjacent
결합에 couplings
주로(red 기인 circles,
(붉은원,right) 우측).
-10

-20
In a matter of minutes, the ACE technology empowers the designer to identify, pinpoint,
 Example 2 – Module/printed circuit board (PCB) design problem
Example In 2 this
– Module/printed circuit board to a (PCB) designPCB problem
example, ACE capabilities
the design flow in Microwave
are applied
order to
complex, 16-layer
In this example, ACE capabilities are applied to a complex, 16-layer PCB ap
(Figure 8) early in efficiently and accurately
applica
design the
transmit signal path, shown here with the
(Figure 8) early in the design flow in order line Offi ce ACE
(additional
copper-colored
to efficiently
positioning
power and ground plane
and accurately desig
here ???)
complete fills. The large transceiver chip requires a good deal of bypassing which
transmit signal
morepath,
than a shown
few nets here
to thewith the
control copper-colored
linesWhite power
and RF signal Paper
path. All inand ground
all, at this stagp
complete fills. The
design, thelarge transceiver
16-layer chip requires
board has approximately a good
75 nets, deal
dozens of bypassing
of vias, and 160 porw
more than a few nets to the control lines and RF signal path. All in all, at thi
design, the 16-layer board has approximately 75 nets, dozens of vias, and 160
예제 2- 모듈/PCB 설계 문제
이 예제는, 16층의 복잡한 PCB로 RF 송신 신호 진로를
정확하고 효율적으로 설계하기 위해 초기 설계 단계에 ACE가
적용되었다. 여기서 보이는 구리색의 전원, 접지면은 완전히
채워진 것이다. 거대한 송신칩은 몇 개의 신호선을 제어선로와
RF신호 선로에 추가하는 bypassing이 필요하다. 대체로 이와
같은 설계단에는 16층 PCB에 75개의 신호선과 수십개의 via
그리고 160개의 포트를 가지게 된다. Figure 8 – 16-layer printed circuit board (PCB) worldwide interoperability
microwave access (WiMAX) with transceiver chip and RF transmit signal p
이와 같은 거대구조 분석에 3차원 평면 해석기를 사용하는
것은 다중 비정형 레이어에 대해 Green 함수를 생성해야
Analyzing this large a design with a 3D planar solver is a time-consuming task be
of the
하는 이유로 많은 시간이 소요된다. 3차원 FEM 기술도 많은time required to create the Green’s function for the multiple, non-uniform la
금속 선로들로 인해 더욱 많은 시간이 소요됩니다. 또한 3D FEM
3 techniques would also take a long time -- even longer because of the amo
차원 FDTD 소프트웨어도 많은 포트문제 해석에 문제를 metal. Even 3D finite-difference
그림 8 – 송신칩과 RF time-domain
전송 신호 선로를 (FDTD)
가지는software
전세계에서 products
상호 would s
8 –갖고
Figuredue to 16-layer
the high printed
운용
port count. circuit
가능한 마이크로웨이브
Using ACEboard
접속(PCB)
with (WiMAX)
this worldwide
시스템의
design 16층an
provides interoperab
PCB.
answer in a li
있습니다. ACE는 GMCLIN MoM 모델을 사용함으로써 모든
microwave
결합선로들에 대한 모델링을 약 1초 만에 제공합니다.
over access
one second (WiMAX)
when with
modeling transceiver
all the coupled chip
lines and
with the RF transmit
GMCLIN MOM sig
m

그림 9의 추출 회로에서와 같이, ACE는 신호의 일부 조각이나

Analyzing this large a design with a 3D planar solver is a time-consuming tas
선로가 다른 신호의 조각이나 선로와 평행이 되거나 평행이
깨지는 경우에 대해 평행 선로 성분을of결합선로
the time
모델로required to create the Green’s function for the multiple, non-unifo
분해한다. 툴은 원래의 신호에 대해3D FEM하나
결합선로가 techniques would also take a long time -- even longer because of th
추가되거나 감소하는 것을 표현하는metal.
새로운 결합Even선로3D
모델을finite-difference time-domain (FDTD) software products wo
추가한다. AWR 설계 환경에 구축된 광범위한 라이브러리
due to the high port count. Using ACE with this design provides an answer i
모델에 근거해 레이아웃의 특정 부분에 대해 매우 밀도 높은
over one second when modeling all the coupled lines with the GMCLIN MO
전송선 모델을 생성해 낼 수 있습니다. 이러한 모델은 100GHz
그리고 그 이상의 RF/MW 회로 설계에 설계자들이 10년 이상
의존해온 것과 동일한 것입니다.

결론
최근 몇 년간 기술 설계분야에서 RF/MW 설계 툴들은 차세대
설계에 요구되는 도전에 대응하지 못해 분석에 대해 신뢰를 그림9 9––ACE
Figure ACE가extracted
추출한 송신기 viewbypass 배선 FEM 근거
for transceiver 모델을
bypass routing.
사용하여 5.2GHz 에서 1.2초 만에 추출.
Extraction time is approximately 1.2 seconds using FEM-based models at 5.2
만족시키지 못해왔다. AWR의 혁신적인ACE 툴은 설계 과정에
설계자의 힘을 되찾게 했다. 설계자로 하여금 검증된 회로 추출
기술과 마이크로웨이브 모델 그리고 지식을 결합함으로써
매개변수적으로 설계를 검토하는 능력을 제공했기 때문이다.
ACE 기술은 설계 과정 중 적절하고 비용 효율적인 방식으로
복잡한 전송선 문제를 인지하고 수정하도록 한다. 동시에
최종 설계 검증을 위한 EM 해석도 가능하게 한다. 세상의
엔지니어들, ACE는 당신의 작품!

Figure 9 – ACE extracted view for transceiver bypass routing.

Extraction time is approximately 1.2 seconds using FEM-based models a

AWR, 1960 East Grand Avenue, Suite 430, El Segundo, CA 90245, USA
Tel: +1 (310) 726-3000 Fax: +1 (310) 726-3005 www.awrcorp.com

Copyright © 2010 AWR Corporation. All rights reserved. AWR, the AWR logo and Microwave Office are
registered trademarks and ACE, AXIEM and EM Socket are trademarks of AWR Corporation.