Universidad

Tcnica de
Ambato
Facultad de Ingeniera en Sistemas Electrnica e
Industrial

CircuitosCircuitos
Secuneciales,
Autmatas .
Materia:
Elctricos
Finitos,Tipos de Biestables

Nombre: Alex Llamba .

Curso: Cuarto A- E
Ing: Marco Jurado
Fecha: 14/01/2014

Ambato Ecuador
Circuitos Secuneciales, Autmatas Finitos,Tipos de Biestables

Circuitos secuenciales:
Es un circuito cuya salida depende de los valores actuales y anteriores
de las seales de entrada y trabaja en funcin del tiempo.

Circuito secuencial = las salidas dependen del estado de las entradas en

el instante t y del estado de las salidas en el instante t-1

Entidades de
Un circuito secuencial
a partir de las

Espacio de entradas ( X = x1, x2 )

Espacio de estados ( S = S1, S2 )
Espacio de salidas ( Y = y1, y2, y3 )
Ley de produccin de nuevos estados
entradas y del estado anterior
Ley de produccin de salidas a

partir de las entradas del

estado anterior.

AUTMATAS FINITOS:
Haciendo una comparacin con la rama combinacional de Electrnica
Digital, el lgebra de Boole era la herramienta matemtica para poder
llevar a cabo la reduccin de las frmulas lgicas, y por lo tanto, del
circuito de conmutacin. En el caso de los circuitos secuenciales, esta
herramienta no nos basta debido a la dependencia temporal. Por lo
tanto, necesitamos otra herramienta para minimizar la dependencia
temporal de estos circuitos; esta herramienta es la teora de autmatas
finitos.
Definicin.
En primer lugar, vamos a definir lo que se entiende por autmata finito.
Una posible definicin de autmata finito es la siguiente:
Un autmata finito es un vector de tres elementos
M = (I,S,d, F)
Donde I es el conjunto finito de entradas, S es el conjunto finito de
estados (no vaco), d es la funcin de transicin de estados y F es el
conjunto finito de estados finales (incluidos en S). El hecho de que todos
los conjuntos sean finitos, le otorga a este elemento el atributo de finito.
Tambin se puede desprender de la definicin que un autmata finito es
un tipo especial de mquina secuencial, en la cual no existen seales de
salida como tal sino que slo hay seales de entrada y estado, como
suceda en la mquina de Moore. Debido a este motivo, las mquinas
secuenciales cumplen todos los axiomas de los autmatas finitos. Siendo
sta la razn por la cual empezaremos el estudio de la teora
desarrollada alrededor de los autmatas finitos. Al igual que en las
mquinas secuenciales, la representacin de los autmatas finitos puede
llevarse a cabo de dos formas diferentes: mediante un diagrama de
estados; o mediante una tabla de estados. De estas dos
representaciones, la ms intuitiva para una traduccin partiendo de
unas especificaciones de diseo es el diagrama de estados. No obstante,
el trabajo con los diagramas de estado no es sencillo ni intuitivo.
Los Biestables:
La base de los circuitos secuenciales es el biestable, es el dispositivo
ms pequeo que es capaz de memorizar la informacin a la que antes

hacamos referencia. Almacena el estado 0 el estado 1, y por ello

recibe el nombre de biestable, tienen dos estados estables de
funcionamiento. Tambin se les suele conocer como FLIP-FLOPS.

Biestable RS:
El biestable bsico es el RS. Su smbolo lgico se muestra a
continuacin. Tiene dos entradas S(set) y R(reset), y tiene dos salidas
complementarias Q (qn) y Q, tiene adems una entrada CLK(reloj) que
viene a ser una entrada de habilitacin:

Biestable D (Latch):

Se trata de otro tipo de Biestable, esta vez, con una entrada D(datos) y
dos salidas de estados complementarias, Q. Cuenta adems con una
entrada de CLK(reloj), que funciona como habilitador disparando el
biestable. Tambin puede contar con dos entradas ms, conocidas por
PR (de preset: reiniciar) y CLR (de clear: despejar).
El Biestable D que aparece en la figura, puede funcionar de dos formas:
Sncrona: usa una seal de reloj.
Asncrona: usa las seales PR Y CLR.
De forma sncrona lo hace de la siguiente manera: Si la transicin de la
seal de reloj es de bajo a alto (o sea, de 0 a 1) se traslada el dato D a la
salida, se dice que el biestable ha sido disparado por la seal de reloj. Si
por el contrario la transicin en el pulso de reloj es de estado alto a bajo
(o sea, pasa de 1 a 0) el biastable no responde. Las entradas PR y CLR
son lo que se llaman entradas asncronas, pues independientemente de
cmo est la seal de reloj, reiniciarn (pondrn un 1 en la salida) o
despejarn (pondrn un 0 en la salida) el biestable. ste es el modo de
funcionamiento asncrono.

Biestable JK

El biestable JK puede considerarse como el biestable universal. Dispone

de tres entradas sncronas J y K, para especificar la operacin y CLK,
para disparar el biestable. Tambin consta de dos entradas asncronas
PR y CLR, y por supuesto dos salidas complementarias.