Professional Documents
Culture Documents
FACULTAD DE INGENIERA
INGENIERA ELECTRNICA
Laboratorio
AMPLIFICADORES TRANSISTORIZADOS.
1. Lista de materiales
1. Transistor NPN / PNP de uso general, segn requiera el diseo.
2. Transistor JFET de Canal N / Canal P, segn requiera el diseo.
3. Resistencias de acuerdo a los clculos de polarizacin a efectuar.
4. Una fuente DC simtrica de +/- 15 [V].
PGINA 1
+
Ce
Re
Rc
Cb
Vi
Cc
R2
1kHz
RL
Vcc
R1
j)
k) En base a los incisos (h), (i) y (j) construya los diagramas de Bode para VO/Vi
correspondientes a los circuitos diseados, mostrar claramente sus diferencias.
l)
Reconfigur el circuito para la topologa Base Comn y repita los incisos (b) y (c).
m) Reconfigur el circuito para la topologa Colector Comn y repita los incisos (f) y (g).
n) Modifique el circuito para un transistor PNP, reconfigrelo para base comn y repita
los incisos (b) y (f).
Comprobar sus resultados tericos utilizando un simulador que permita verificar sus clculos y
establezca parmetros para su implementacin en Laboratorio.
AUX. DOC. ARIEL AUGUSTO ANZA MORALES
PGINA 2
Q1
Cd
Cs
Rd
R2
Rs
Cg
+
Vi
RL
Vdd
R1
1kHz
j)
Determinar el valor de la frecuencia de corte superior f2, con los valores de Cgs y Cgd
obtenidos de la hoja de caracterstica del transistor en uso.
k) En base a los incisos (h), (i) y (j) construya los diagramas de Bode para VO/Vi
correspondientes a los circuitos diseados, mostrar claramente sus diferencias.
l)
Reconfigur el circuito para la topologa Surtidor Comn y repita los incisos (b) y (c).
m) Reconfigur el circuito en topologa Compuerta Comn y repita los incisos (f) y (g).
Comprobar sus resultados tericos utilizando un simulador que permita verificar sus clculos
tericos y establecer parmetros para su implementacin en Laboratorio.
PGINA 3
R1
Rc
Rd
Cg
+
Cd
Cb
Q1
10kHz
R2
Re
Q2
Ce
Rg
Vi
Rs
RL
Cs
Acoplando los amplificadores obtenidos en los puntos 1 y 2, repetir los clculos del
inciso (a) si:
i. La primera etapa es el amplificador con transistor bipolar.
ii. La etapa de salida es el amplificador con transistor bipolar.
g) Que modificacin se debe realizar al inciso (f), para que las etapas amplificadoras
sean alimentadas por una sola fuente de tensin ?.
ANLISIS EN FRECUENCIA
h) Asumiendo CB = CG = CD = 1 [ F], determinar los valor de CE y CS para fijar el valor de
la frecuencia de corte inferior a f1 = 100 [Hz] con carga RL = 3 [K ].
i)
j)
Determin la frecuencia de corte inferior del inciso (f) fijando el capacitor de acoplo en
10 [ F].
k) En base a los incisos (h), (i) y (j) construya los diagramas de Bode para VO/Vi
correspondientes a los circuitos diseados, mostrar claramente sus diferencias.
Comprobar sus resultados tericos utilizando un simulador que permita verificar sus clculos
tericos y establecer parmetros para su implementacin en Laboratorio.
PGINA 4
R1
Rc1
Q2
Cb
10kHz
Ce2
+
Q1
+
R2
Vi
Re1
Ce1
Re2
RL
Modificar el circuito para obtener salida en colector, repita los clculos del inciso (a).
g) Modificar la etapa de salida para un transistor Q2 tipo PNP, repita los clculos del
inciso (a).
ANLISIS EN FRECUENCIA
h) Asumiendo CB = CE 2 = 10 [ F], determinar los valor de CE 1 para fijar la frecuencia de
corte inferior a f1 = 100 [Hz] con carga RL = 51 [ ].
i)
j)
En base a los incisos (h) e (i) construya el diagrama de Bode para VO/Vi
correspondiente al circuito diseado.
Comprobar sus resultados tericos utilizando un simulador que permita verificar sus clculos
tericos y establecer parmetros para su implementacin en Laboratorio.
PGINA 5
5. Realizacin de Laboratorio.
Implementar de forma prctica los circuitos diseados en el pre informe, para tal objetivo realizar
las siguientes mediciones:
AMPLIFICACIN
Verificar los puntos de operacin de cada transistor.
Medir la ganancia de tensin con y sin carga, aplicando una seal senoidal adecuada en la
entrada.
Medir la impedancia de entrada, reduciendo la ganancia de tensin sin carga a la mitad, con
una resistencia variable en serie con el generador de funciones. El valor ohmico obtenido se
constituye en el dato experimental.
Medir la impedancia salida, reemplazando la impedancia interna del generador en la entrada y
excitando la salida con el mismo, en serie con una resistencia variable. Medir el valor ohmico
despus de obtener seales iguales en el potencimetro y la salida.
Determinar la mxima excursin simtrica con y sin carga, haciendo variar la entrada hasta
obtener puntos de corte y/o saturacin en la salida.
Con un carga variable hacer que la ganancia de tensin y/o corriente se fije al valor
establecido en los diferentes puntos del preinforme, seguidamente medir el valor ohmico del
potencimetro.
RESPUESTA EN FRECUENCIA
Medir la frecuencias de corte superior e inferior, realizando un barrido de frecuencia. Repetir el
proceso para las frecuencias de corte inferior asignadas en el preinforme.
6. Informe Final.
En el informe final realizar el anlisis de todos los puntos realizados en el laboratorio, emitir las
conclusiones correspondientes a cada punto, anlisis de errores y grficas.
Comparar los anlisis tericos abordados en el pre informe con los obtenidos en laboratorio y
en la hoja de datos.
Realice sus comentarios con respecto a estos puntos implementados y emitir observaciones
acerca de las experiencias aprendidas. Saque las conclusiones correspondientes a lo
aprendido en cada uno de los puntos realizados en el laboratorio.
Elaborar el correspondiente informe solo con los puntos implementados en laboratorio pues no
se puede emitir conclusiones acerca de aquello que no se ha hecho.
PGINA 6
6. Hoja de datos.
Laboratorio___________________________________________________
Tipo(s) de transistor(es):
Q1:___________________( =_____________)
Q2:___________________( =_____________)
Punto(s) de Trabajo:
Q1(_________;__________)
Q2(_________;__________)
____________________________________
Volt/div____________________
Volt/div____________________
Time/div___________________
Time/div____________________
Ganancia Av:
SIMULADO
TERICO
EXPERIMENTAL
% ERROR
Zo [
TERICO
EXPERIMENTAL
% ERROR
PGINA 7
Vim
Vom
SIMULADO
TERICO
EXPERIMENTAL
% ERROR
TERICO
EXPERIMENTAL
% ERROR
SIN CARGA
RL [
GANANCIA PREFIJADA:
RL [
GANANCIA
PREFIJADA
SIMULADO
TERICO
]
EXPERIMENTAL
% ERROR
Ai [ ]
Av [ ]
RESPUESTA EN FRECUENCIA:
FRECUENCIA DE CORTE
INFERIOR f1 [
SUPERIOR f2 [
SIMULADO
TERICO
EXPERIMENTAL
% ERROR
PGINA 8