Curso:

Laboratorio Microelectrnica

Tema:

Informe 1

Tipo de informe: Informe Final

PROFESOR:

Ing. Alarcn Matutti

INTEGRANTES:
12190020

Martnez Gmez Alvaro Andr

2016-II
Inversor Fig A y Fig B

Realizar un Inversor CMOS:

CMOS realizado en microwind2

Diagrama del inversor

Presentar en laboratorio el layout realizado del inversor,

considerar para el layout el esquema de la fig. A y la fig. B del
diagrama de barras(STICK). Tratar de conseguir un layout de

dimensiones mnimas. Mostrar y describir las vistas de corte

2D y 3D.
-

Vista de corte en 2D

Vista de corte en 3D

Hallar la frecuencia mxima de operacin del inversor

Frecuencia Mxima de Operacin:

fmx=

1
1
=
=55.56 Ghz
Tpmx 18 ps

Frecuencia de simulacin:

fsimulacion<

fmx 55.56 Ghz

=
2
2

fsimulacion <27.78 Ghz

El rea ocupada del layout

El rea del layout : 12.8um x 7.9um = 101.12(um)2

Ondas de simulacin

Extraer la descripcin .CIR(spice) y la descripcin .CIF.

Descripcin CIR

CIRCUIT C:\Users\Andr\Desktop\invcmos.MSK
*
* IC Technology: ST 0.25m - 6 Metal
*
VDD 1 0 DC 2.50
Vclock1 6 0 PULSE(0.00 2.50 1.00N 0.05N 0.05N 1.00N 2.10N)
*
* List of nodes
* "s1" corresponds to n4
* "clock1" corresponds to n6
*
* MOS devices
MN1 0 6 4 0 TN W= 0.75U L= 0.38U
MP1 4 6 1 1 TP W= 0.75U L= 0.38U
*
C2 1 0 5.909fF
C3 1 0 0.738fF
C4 4 0 1.068fF
C6 6 0 0.221fF
*
* n-MOS Model 3 :
*
.MODEL TN NMOS LEVEL=3 VTO=0.45 KP=300.000E-6
+LD =0.000U THETA=0.300 GAMMA=0.400
+PHI=0.200 KAPPA=0.010 VMAX=130.00K
+CGSO= 0.0p CGDO= 0.0p
*
* p-MOS Model 3:
*
.MODEL TP PMOS LEVEL=3 VTO=-0.45 KP=120.000E-6

+LD =0.000U THETA=0.300 GAMMA=0.400

+PHI=0.200 KAPPA=0.010 VMAX=100.00K
+CGSO= 0.0p CGDO= 0.0p
*
* Transient analysis
*
.TEMP 27.0
.TRAN 0.80PS 20.00N
.PROBE
.END

Puntos donde se encuentran las capacitancias

Descripcin CIF

Los archivos CIF (Caltech Intermediate Form) proporcionan

informacin sobre loscomponentes del diseo que
grficamente se realizan en base a figuras geomtricas como
polgonos y lneas de los cuales se definen las coordenadas de
cada uno de sus vrtices.Las reglas establecen que:

La lnea que contiene DS muestra si hay una escala a

tener en cuenta, esto permite procesar dimensiones
inferiores a las micras.
Siempre que se haya especificado muestra el tpocell.
Los polgonos (P) deben tener al menos tres puntos. Un
polgono cualquiera de ms puntos es aceptado.
Las lneas (L) deben tener al menos un punto.
Pueden introducirse comentarios, pero son ignorados.
La letra final E indica el final del archivo.

Nand 2 Entradas Fig C

Vistas en 2D

Vista 3D

Fig 1

IMPLEMENTAR EL SIGUIENTE CIRCUITO

ESTABLECIENDO SU FUNCIN LOGICA

In1

In2

F=S . 2+ S . 1

IMPLEMENTACION DEL CIRCUITO EN MICROWIND2

rea de Layout

A=31.8u*17.3u = 550(um)2
FRECUENCIA MXIMA DE OPERACIN

Frecuencia Mxima de Operacin:

fmx=

1
1
=
=0.862 Ghz
Tpmx 1159 ps

Frecuencia de simulacin:

fsimulacion<

fmx 0.862Ghz
=
2
2

fsimulacion <0.4314 Ghz