P O D Z E S P O Y

Zestaw startowy
dla ukadw MAX II
firmy Altera
W ostatnich dniach 2004 roku Altera rozpocza
dostawy od dawna zapowiadanego zestawu
startowego dla ukadw CPLD z rodziny
MAX II. Dziki pomocy oficjalnego dystrybutora
otrzymalimy takie zestawy do testw, a trzy
rozlosujemy wrd Czytelnikw EP.

Elektronika Praktyczna 2/2005

Architektura ukadw
MAX II - krtkie
przypomnienie

O ukadach MAX II pisalimy po raz pierwszy w

EP4/2004. S to ukady o
nietypowej - jak na CPLD
- budowie i niezwykych
wrcz moliwociach. Wynikaj one w znacznym

stopniu z zastosowanych
przez producenta rozwiza, ktre zbliaj ukady
MAX II do ukadw FPGA
produkowanych przez Alter. Jak dotd, jedynym
uzasadnieniem takiego
pomieszania poj moe
by tajemnicza strategia
marketingowa firmy, bo-

43

P O D Z E S P O Y
Zasilanie ukadw MAX II
Struktury ukadw MAX II s
przystosowane do zasilania
napiciem 1,8 V, ale obecnie
oferowane wersje mona
zasila napiciem 2,5 lub
3,3 V. Dzieje si tak dziki
wbudowaniu w struktury
stabilizatorw LDO (Low Drop
Out), zapewniajcych napicie
o odpowiedniej wartoci. Linie
I/O prezentowanych ukadw
mog wsppracowa z
ukadami cyfrowymi zasilanymi
napiciem od 1,5 do 5 V.

Rys. 1. Schemat ilustrujcy budow ukadw MAX II

wiem od strony technicznej ukady MAX II kwalifikuj si do grona FPGA.

U k a d y M AX I I s
produkowane z zastosowaniem nowoczesnej, 6-warstwowej technologii pprzewodnikowej 0,18 mm.
Podstawowym elementem
tworzcym architektur
rodziny MAX II s bloki
logiczne LE (L ogic Element - rys. 1), ktrych
moe by 240, 570, 1270
lub 2210 w zalenoci od

typu ukadu (tab. 1).

W skad kadego LE
wchodzi przerzutnik o
programowanej funkcji, zesp multiplekserw umoliwiajcych skonfigurowanie cieek sygnaowych,
a take 4-wejciowa tablic LUT (Look-up Table)
- typowy element konstrukcyjny ukadw FPGA
(rys. 2). Zadaniem tego
fragmentu LE jest realizacja dowolnych, 4-argumentowych funkcji logicznych

sygnaw pobieranych z
zewntrznych zasobw poczeniowych.
Komunikacj z otoczeniem logiki wbudowanej w
ukady MAX II umoliwiaj specjalne komrki I/O.
W odrnieniu od dotychczasowych rozwiza
stosowanych w ukadach
CPLD, Altera ograniczya
do minimum zasoby ulokowane w tych komrkach. Na rys. 3 pokazano
budow komrki I/O uka-

du MAX II, w ktrej zastosowano kilka nowatorskich rozwiza:

- moliwo wczenia w
obwd wejciowy przerzutnika Schmitta,
- moliwo programowego ustalenia wydajnoci prdowej linii wyjciowej (co ma
na celu zmniejszenie
szybkoci narastania
napicia na wyjciu i
w konsekwencji poziomu szumw elektromagnetycznych emitowanych przez dziaajcy
ukad),
- wbudowanie na liniach
wejciowych rezystorw pull-up,
- moliwo doczenia
do linii I/O obwodu
bus-hold, ktry zapobiega koniecznoci doczania niewykorzystanych linii wejciowych
do linii zasilajcej.
Podobnie do innych
ukadw PLD, take w
rodzinie MAX II zasto-

Rys. 2. Budowa komrek LE w ukadach MAX II

44

Elektronika Praktyczna 2/2005

P O D Z E S P O Y

sowano globalne sygnay

zegarowe (moe ich by
maksymalnie 4), ktrych
dobr jako zapewniaj
wewntrzne bufory separujce wyjcia multiplekserw sygnaw zegarowych
od wewntrznych linii
dystrybucyjnych.
Kolejn nowoci zastosowan w ukadach MAX
II jest wbudowana w
struktur nieulotna pami
Flash (UFM - User Flash
Memory). Jej pojemno i
organizacja s takie same
we wszystkich ukadach
tworzcych rodzin MAX
II (8 kb/2 sektory). Dostp
do tej pamici jest mo-

Elektronika Praktyczna 2/2005

P O D Z E S P O Y

liwy z zewntrz, maj go

take moduy wewntrzne,
zaimplementowane w programowalnej czci ukadu. Producent przewidzia
moliwo zastosowania
interfejsu szeregowego SPI
lub rwnolegego (jak w
klasycznych pamiciach
Flash z wyprowadzonym
sygnaem gotowoci pamici), mona zastosowa
take natywny interfejs
szeregowy, w jaki wyposaono t pami. Korzystanie z pamici UFM jest
moliwe dziki wyposaeniu systemu projektowego
Quartus II (ukady MAX
II s obsugiwane za jego

45

P O D Z E S P O Y
Tab. 1. Podstawowe parametry ukadw MAX II
Parametr
Liczba LE
Ekwiwalentna liczba
makrokomrek
Liczba kolumn w
matrycy LAB-w
Liczba wierszy w
matrycy LAB-w
Pojemno pamici UFM
Maksymalna liczba I/O

EPM240
240

EPM570
570

EPM1270
1270

EPM2210
2210

192

440

980

1700

12

16

20

10

8192
80

8192
160

8192
212

8192
272

pomoc od wersji 4.0) w

bibliotek parametryzowanych makrofunkcji, wrd
ktrych s dostpne moduy pamici Flash z rnymi interfejsami.
Sucy do programowania i konfiguracji
ukadw MAX II interfejs
JTAG ma dwie cechy wyrniajce go wrd konkurencji:
- jest zgodny z IEEE1532,
co zapewnia m.in. krtki czas programowania
pamici konfigurujcej
i wysoki poziom zabezpieczenie projektu
przed nieuprawnionym
kopiowaniem.
- TAP obsuguje dwie
dodatkowe instrukcje
(user0 i user1), ktrych
z n a c z e n i e u y t ko w nik moe zdefiniowa
samodzielnie, dziki
czemu interfejs JTAG
moe by wykorzystywany take po zaprogramowaniu pamici
konfigurujcej.

Zestaw ewaluacyjny ogrom moliwoci

Ju sam wygld zestawu MAX II Development

Board (fot. 4) budzi szacunek - jest to bowiem
karta PCI z zainstalowanym alfanumerycznym wywietlaczem LCD, ukadem
EPM1270, pamici SRAM
o pojemnoci 8 x 128 k,
interfejsami napiciowymi PCI oraz caym mnstwem ukadw pomoc-

Rys. 3. Budowa komrek I/O w ukadach MAX II

niczych. S wrd nich

m.in. miniaturowe stabilizatory napicia, interfejs
USB, czujnik temperatury,
przetwornik A/C, zesp
wzmacniaczy pomiarowych
(sucych do pomiaru napi zasilajcych i poboru
prdu), generator napicia
zasilajcego o programowanym czasie narastania
napicia, a take zesp 4
przyciskw i 4 diod LED,
ktre speniaj rol interfejsu uytkownika.
Pytka drukowana moe
by oczywicie stosowana
po zamontowaniu w slocie PCI, w czym jest po-

mocne oprogramowanie (w
tym m.in. sterowniki) oraz
rdze interfejsu PCI slave,
jaki zamieszczono na pycie CD doczonej do zestawu.
Wbrew wygldowi,
pytk drukowan zestawu
mona stosowa take bez
koniecznoci instalowania
jej w slocie PCI komputera. Podczas pracy samodzielnej urzdzenie jest
zasilane ze zcza USB
zainstalowanego na pytce.
Interfejs USB (wykonany
na ukadzie FT232 firmy
F T D I ) m o n a w y ko r z ysta take do komunikacji

Zestawy opisane w artykule udostpnia redakcji

firma EBV, tel. (71) 34-229-44, www.ebv.com.

Dodatkowe informacje...

Konkurs!
Na str. 8 publikujemy pytania
konkursowe - do wygrania s
trzy zestawy uruchomieniowe
dla ukadw MAX II.

46

ukadu PLD z otoczeniem,

w tym celu producent zestawu przygotowa specjaln aplikacj dla Windows.
Kompilacj projektw na
ukady MAX II umoliwia
pakiet Quartus II, ktrego
bezpatna wersja Webpack
wchodzi w skad opro gramowania dostarczonego
wraz z prezentowanym
zestawem.
Programowanie ukadu
PLD umoliwia programator ByteBlaster II, ktry
wchodzi w skad standardowego wyposaenia
zestawu. Interesujcym
przykadem zastosowania
JTAG -a w aplikacji jest
rekonfiguracja ukadu PLD
w czasie rzeczywistym:
projekt zapisany w pamici konfigurujcej moe zosta zastpiony przez projekt wpisany przez JTAG
do pamici UFM podczas
pracy ukadu. W cigu
kilkuset nanosekund mona zmieni konfiguracj i
sposb dziaania ukadu,
co pozwala tworzy sprzt
o moliwociach zblionych do budowanego na
bazie ukadw dynamicznie rekonfigurowalnych.
Jak mona wywnioskowa z tej krtkiej prezentacji, moliwoci zestawu
dorwnuj zasobom oferowanym przez zastosowane
w nich ukady EPM1270,
co przy relatywnie niskiej
cenie zestaww powoduje,
e doskonale nadaj si
one uruchamiania duych
projektw na ukadach
programowalnych.
Piotr Zbysiski, EP
Piotr.zbysinski@ep.com.pl

Fot. 4. Wygld zestawu startowego dla ukadw MAX II

... o ukadach MAX II s

dostpne w Internecie pod
adresem: http://www.altera.
com/products/devices/cpld/
max2/mx2-index.jsp.

Elektronika Praktyczna 2/2005