K U R S

LiveDesign w praktyce,
cz 5

Jedn z najmocniejszych stron systemu Altium Designer, jest

jego niezaleno od platformy sprztowej. Program obsuguje
szerok gam ukadw programowalnych rm Actel, Altera
i Xilinx. Dostosowanie projektu FPGA do wybranej platformy
sprztowej sprowadza si do przygotowania odpowiednich plikw
konguracyjnych. Tym zagadnieniom powicamy kolejne czci kursu.
Nie przypadkowo we wprowadzeniu do artykuu wymieniono nazw Altium Designer. Aktualnie pod
tak nazw kryje si dobrze znana rodzina programw DXP 2004.
12 maja 2005, wraz z pojawieniem
si najnowszego Service Pack 3 dla
DXP 2004, rma Altium wprowadzia now nazw dla swojego systemu. Programy Protel, Nexar, CircuitStudio i CAMtastic, traktowane
wczeniej jako niezalene produkty,
teraz zostay sprowadzone do opcji
licencyjnych systemu Altium Designer. Prosz si nie obawia, bo
praktycznie zmienio si niewiele.
Cay system DXP 2004, teraz nazwany Altium Designer, od pocztku by jedn aplikacj, a podzia na
produkty Protel, Nexar i inne wynika tylko z rodzaju licencji.
Poza now nazw, praktyczne zmiany zwizane z wprowadzenie Service Pack 3, daj odczuwalne efekty w postaci wzrostu szybkoci dziaania programu i poprawy
stabilnoci. W przeciwiestwie do
SP2 z grudnia 2004, ktry wprowadzi wiele nowych funkcji do systemu, teraz skoncentrowano si na
eliminacji usterek i oglnej poprawie jakoci programu, za nowych
cech w SP3 jest niewiele.
Warto powici troch czasu na
instalacj SP3, bo efekty s odczuwalne ju przy uruchamianiu programu. aduje si szybciej, a w czasie
pracy rzadziej robi przykre niespodzianki. Najnowszy Service Pack 3,
podobnie jak poprzednie, mona

Fot. 25. Moduy FPGA dostarczane

w zestawie z pyt NanoBoard NB1

92

cign z Internetu,
po wypenieniu formularza na stronie
http://www.altium.com/
forms/designer/servicepacks.aspx.

Przenosimy
projekt

Rys. 26. Okno Configuration Manager z konfiguracjami

dla ukadw Spartan IIE i Altera Cyclone

na inn platform sprztow.

Przypomn, e nasz projekt zosta
przygotowany na pyt NanoBoard
NB1 z ukadem Xilinx Spartan IIE.
Poniewa pyta NanoBoard pozwala
na atw wymian roboczego moduu FPGA, na pocztek zastpimy
go jednostk Altera Cyclone, ktra znajduje si w komplecie z pyt
NanoBoard NB1.
Pierwsza modykacja naszego projektu bdzie polegaa na dostosowaniu jego konguracji do uruchomienia
na pycie NanoBoard z ukadzem Altera Cyclone. Poniewa wszystkie peryferia pozostaj na swoim miejscu,
a zmienia si tylko ukad FPGA, nie
musimy wprowadza adnych zmian
na schemacie. Dostosowanie projektu
bdzie polega na utworzeniu nowej
konguracji i doczeniu do niej waciwego pliku .Constraint.
Z menu Project wybieramy polecenie Conguration Manager Pojawi si okno dialogowe, ktre pokazuje konguracje projektu. Dodajemy
now konguracj, klikajc przycisk
Add w sekcji Congurations u dou,
po lewej stronie okna i nadajemy nazw nowej konguracji np. NB_AlteraCyclone. Nastpnie dodajemy nowy
plik .Constraint, klikajc przycisk Add
w sekcji Constraint Files. Dla pyty
NanoBoard z ukadem Altera Cyclone,
waciwy plik NB1_6_EP1C12Q240.
Constraint znajdziemy w katalogu /
Altium2004/Library/FPGA/. Zaznaczamy odpowiednio kratki w kolumnie
Congurations w taki sposb, aby dodany wanie nowy plik .Constraint

powiza z konguracj NB_AlteraCyclone. Prawidowe ustawienia s pokazane na rys. 26.

W ten prosty sposb, mamy projekt gotowy do implementacji na nowej platformie.
Dla porzdku dodam, e do pracy z ukadami Altery, musimy mie
w systemie zainstalowane oprogramowanie Quartus II, dostpne za darmo, do cignicia ze strony www.
altera.com. Altium Designer wykorzystuje to narzdzie, podobnie jak ISE
WebPACK dla Xilinxa, na etapie implementacji projektu. Ostatnia wersja
Quartus II 5.0 jest obsugiwana tylko przez najnowszy Altium Designer
SP3, wic jeli mamy starsz wersj,
np. SP2, to trzeba skorzysta z wczeniejszej wersji Quartus II 4.2 albo
zainstalowa Service Pack 3 do Altium Designer, dostpny na www.altium.com. Na pycie NanoBoard montujemy modu z ukadem Altera Cyclone i wczamy zasilanie.
Teraz wystarczy przej do widoku
Devices menu View>Devices View
i uruchomi kompilacj projektu na
nowy ukad. Jeli wszystko jest w porzdku, okno Devices powinno zawiera elementy widoczne na rys. 27.
Na ekranie widzimy podczon pyt NanoBoard NB1 w grnej
czci widoku, poniej ikon ukadu FPGA Altera Cyclone, a pod ni
nazw projektu i wybranej konguracji: Licznik_Johnsona_2/NB_AlteraCyclone. Teraz wystarczy klikn ostatni przycisk Program FPGA, ktry
uruchomi cay proces przetwarzania

Elektronika Praktyczna 7/2005

K U R S

Rys. 27. Widok okna Devices z pyt NanoBoard i ukadem Altera Cyclone

projektu, koczcy si na zaprogramowaniu ukadu FPGA na pycie.

Projekt powinien dziaa dokadnie
tak samo, jak poprzednio na ukadzie Xilinx Spartan IIE.

Zmiana pyty
uruchomieniowej

wymaga nieco wikszej modykacji projektu, ze wzgldu na inne

ukady peryferyjne i rnice w ich
podczeniu do wyprowadze ukadu
FPGA. W takiej sytuacji, oprcz zmiany pliku .Constraint, ktry odpowiada za mapowanie portw z ukadu
logicznego na zyczne wyprowadzenia FPGA, konieczna moe by modykacja schematu projektu logicznego. Istotne s tutaj porty (specyczne elementy) umieszczone na gwnym schemacie projektu FPGA, ktre
realizuj poczenie z zycznym otoczeniem ukadu logicznego.
Przykadowo, sygna zegarowy
w naszym projekcie w wersji dla pyty NanoBoard NB1 jest doprowadzony poprzez port CLK_REF na schemacie Licznik_Johnsona.SchDoc. Tene port CLK_REF, za pomoc wpisu
w pliku .Constraint typu:
Record=Constraint | TargetKind=Port
| TargetId=CLK_REF | FPGA_
PINNUM=P185
jest powizany z zycznym wyprowadzeniem P185 ukadu FPGA. Takie
przypisanie jest uwarunkowanie oczywicie zyczn konstrukcj urzdzenia, a wprost przebiegiem cieki
na PCB, ktra doprowadza sygna zegarowy z generatora do wyprowadzenia ukadu FPGA.
Jeli zastosujemy pyt o innej
konstrukcji, to przebieg pocze, jak

Elektronika Praktyczna 7/2005

rwnie elementy peryferyjne w otoczeniu ukadu FPGA, mog by zupenie inne. Zatem, musimy tak
zmodykowa projekt logiczny, eby
dopasowa go do zycznej konstrukcji pyty PCB.
W naszym przykadzie posuymy
si pyt ewaluacyjn EB1 z ukadem
Xilinx Spartan 3 z zestawu LiveDesign
Evaluation rmy Altium.
Zmiany w projekcie zaczynamy,
podobnie jak wczeniej, od utworzenia nowej konguracji i powizaniu jej z plikiem .Constraint, waciwym dla pyty EB1. Z menu Project
wybieramy Conguration Manager
i klikajc przycisk Add w sekcji Congurations, tworzymy now konguracj o nazwie EB1_Xilinx. Nastpnie
dodajemy do konguracji plik EB1_
XC3S4004FG456.Constraint, waciwy
dla pyty EB1. Plik znajdziemy w katalogu /Altium2004/Library/FPGA/.
Grzegorz Witek,
Evatronix
Jak kupi zestaw LiveDesign
Evaluation?
Zestaw ewaluacyjny LiveDesign dostpny
jest za porednictwem sieci dystrybucji rmy Altium na caym wiecie. Cena zestawu
w Europie wynosi 99 EUR, dla wersji z pyt
ewaluacyjn z ukadem Altera lub Xilinx oraz
49 EUR dla wersji z interfejsem JTAG, ktry
umoliwia podczenie obcej pyty uruchomieniowej do systemu Altium Designer.
W obu przypadkach naley doliczy podatek
VAT i koszty przesyki.
Zestaw ewaluacyjny LiveDesign mona
zamwi wypeniajc formularz na stronie
http://www.altium.com/forms/evaluation.aspx
lub bezporednio kontaktujc si z rm
EVATRONIX dane kontaktowe s dostpne
pod adresem
http://www.evatronix.com.pl/kontakt/.

93