SISTEMAS SECUENCIALES ASNCRONOS

SECUENCIALES ASNCRONOS
Los circuitos secuenciales asncronos o autmatas finitos asncronos, tambin suelen
denominarse como circuitos en modo fundamental. Estos circuitos no usan elementos
especiales de memoria, pues se sirven de los retardos propios (tiempos de propagacin)
de las compuertas lgicas usados en ellos. Esta manera de operar puede ocasionar
algunos problemas de funcionamiento, ya que estos retardos naturales no estn bajo el
control del diseador, por lo que una de sus principales caractersticas consiste en no
permitir cambios simultneos en las variables de entrada, a fin de evitar el fenmeno de
carreras crticas entre variables de entrada.
El procedimiento de anlisis de circuitos secuenciales asncronos, supone que las
entradas cambian una a la vez, dando el tiempo suficiente entre cambios sucesivos para
permitir que el circuito alcance un estado interno estable.
Los sistemas secuenciales asncronos se pueden implementar con el uso de cualquiera
de los siguientes dos tipos de autnomas:
Modelo de Autmata de Moore
Modelo de Autmata de Mealy
MODELO AUTMATA DE MOORE
En este tipo de autmata, las salidas dependen solo de los estados del sistema, las
entradas solo se utilizan para producir la evolucin del estado. La siguiente figura
muestra el diagrama de bloques del modelo autmata de Moore.

En este tipo de Autmata la salida est asociada al estado del sistema y a los valores que
toman las entradas. La siguiente figura muestra el diagrama de bloques del modelo
autmata de Mealy.
Diferencia de Asncronos y Sncronos

http://profesores.fi-b.unam.mx/normaelva/asincronos.pdf
BIESTABLES ASNCRONOS
BIESTABLE RS NOR

BIESTABLE RS NAND

BIESTABLE JK

BIESTABLE TIPO T ( = JK cortocircuitando J=K)

BIESTABLE TIPO D ( No hace nada, sirve de memoria)

FUNCIONAMIENTO
DEL CONTADOR ASNCRONO
El

trmino

asncrono
se
refiere a
los
sucesos
que
no
poseen
una
relacin temporal fija entre
ellos
y que, generalmente, no ocurren al mismo tiempo. Un
contador asncrono es aqul en el que los flipflops (FF)
del
contador no cambian de estado exactamente al mismo
tiempo,
dado que no comparten el mismo impulso de reloj.
Al finalizar esta seccin, el lector deber ser capaz de:
Describir el funcionamiento de un contador asncrono binario de 2 bits.
Describir el funcionamiento de un contador asncrono binario de 3 bits.
Definir la propagacin en contadores asncronos.
Describir el funcionamiento de un contador de dcadas asncrono.
Desarrollar los diagramas de tiempos de los contadores.
Describir el contador asncrono binario de 4 bits 74LS93.
Contador asncrono binario de 2 bits
La Figura 8.1 presenta un contador de 2 bits conectado para que funcione en modo
asncrono. Observe que el reloj (CLK) est conectado nicamente a la entrada de reloj
(C) del primer flip-flop, FF0. El segundo flip-flop, FF1, se dispara mediante la salida
0 de FF0. FF0 cambia de estado durante el flanco positivo de cada impulso de reloj,

pero FF1 slo cambia cuando es disparado por una transicin positiva de la salida 0
de FF0. Debido al retardo de propagacin inherente al paso de las seales por un flipflop, las transiciones de los impulsos de entrada del reloj y de la salida 0 de FF0 no
pueden ocurrir nunca al mismo tiempo. Por tanto, los dos flip-flops nunca se disparan
de forma simultnea, por lo que el modo de funcionamiento de este contador es
asncrono.

Contador asncrono binario de 3 bits

La secuencia de estados de un contador binario de 3 bits se presenta en la Tabla 8.2 y en
la Figura 8.3(a) se muestra un contador asncrono binario de 3 bits. Su funcionamiento
bsico es el mismo que el del contador de 2 bits, excepto en que el contador de 3 bits
tiene ocho estados, ya que est formado por tres flip-flops. En la Figura 8.3(b) se
presenta un diagrama de tiempos para ocho impulsos de reloj. Observe que el contador
de la Figura 8.3 avanza a travs de una secuencia binaria desde cero hasta siete,
iniciando despus un nuevo ciclo desde su estado cero. Este contador puede ampliarse
fcilmente a un contador mayor, conectando flip-flops adicionales.

Contador de dcadas asncrono

El mdulo de un contador es el nmero de estados distintos por el que el contador puede
pasar de forma secuencial. El nmero mximo de posibles estados (mdulo mximo) de
un contador es 2n, donde n representa el nmero de flip-flops del contador. Tambin se
pueden disear contadores que tengan un nmero de estados en su secuencia que sea
menor que el mximo de 2n. La secuencia resultante se denomina secuencia truncada.
Un mdulo tpico en los contadores con secuencia truncada es diez (denominado
MOD10). Los contadores que tienen diez estados en su secuencia se denominan
contadores de dcadas. Un contador de dcadas, cuya secuencia de cuenta vaya de cero
(0000) a nueve (1001), es un contador de dcadas BCD, ya que su secuencia de diez
estados corresponde al cdigo BCD. Este tipo de contadores resulta muy til en las
aplicaciones de displays, en las que se necesitan cdigos BCD para la conversin a
cdigo decimal.
Para obtener una secuencia truncada, es necesario forzar al contador a que inicie un
nuevo ciclo antes de haber pasado por todos los estados normales. Por ejemplo, el
contador BCD de dcadas tiene que comenzar de nuevo en el estado 0000 despus de
pasar por el estado 1001. Un contador de dcadas requiere cuatro flipflops (tres seran
insuficientes, ya que 23 =8). Para ilustrar el principio de los contadores truncados,
vamos a utilizar un contador asncrono de 4 bits, como el del Ejemplo 8.1, en el que
modificaremos su secuencia. Una manera de hacer que un contador inicie un nuevo
ciclo despus de haber llegado a nueve (1001) consiste en decodificar el diez (1010) con

una puerta NAND y conectar la salida de la puerta NAND a las entradas de borrado de
los flip-flops, como se muestra en la Figura 8.6(a).

Contador binario asncrono de 4 bits 74ls93

El 74LS93 es un ejemplo de circuito integrado contador asncrono. Como muestra el
diagrama lgico de la Figura 8.8, este dispositivo esta formado por un flip-flop y un
contador asncrono de 3 bits. Esta disposicin le proporciona una gran flexibilidad. Si se
utiliza nicamente el flip-flop, se puede utilizar como dispositivo divisor por 2; y si se
utiliza nicamente el contador de 3 bits, se puede emplear como contador de mdulo 8.
Este dispositivo proporciona adems entradas de puesta a cero (RESET) RO(1) y
RO(2). Cuando estas dos entradas estn a nivel ALTO, el contador se resetea al estado
0000 mediante CLR.
Adicionalmente, el 74LS93A se puede utilizar como contador de 4 bits de mdulo 16
(cuenta de cero a 15), conectando la salida Q0 a la entrada CLK B, como muestra la
Figura 8.9(a). Tambin se puede configurar como contador de dcadas (cuenta de 0 a 9)
con reinicializacin asncrona, utilizando las entradas de puesta a cero para decodificar
parcialmente el nmero diez, como muestra la Figura 8.9(b).

BIBLIOGRAFIA
http://profesores.fi-b.unam.mx/normaelva/asincronos.pdf
http://es.slideshare.net/alexaramirez7549/circuitos-secuenciales-sincronos-yasincronos
http://www.iuma.ulpgc.es/users/jrsendra/Docencia/Electronica_Basica/downloa
d/transparencias/secuenciales.pdf
Thomas L. Floyd
PEARSON EDUCACIN S.A., Madrid, 2006