ACTIVIDAD INDIVIDUAL

UNIDAD 2: LENGUAJE VHDL

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA

PROGRAMA INGENIERA DE TELECOMUNICACIONES

DOCENTE: OSCAR IVAN VALDERRAMA, SISTEMAS DIGITALES BASICOS,

CEAD ZONA CARIBE

06 DE AGOSTO DE 2017.

Importancia del lenguaje VHDL

 A partir del desarrollo de circuitos Integrados Digitales programables con

una gran cantidad de componentes lgicos y la necesidad de sistema digitales para

aplicaciones ms complejas, las herramientas de diseo tradicionales se vuelven

cada vez ms ineficientes y poco efectivas para lograr desarrollos adecuados, por lo

tanto las empresas fabricantes de circuitos integrados desarrollan herramientas

ms tiles, originndose as los HDL Lenguajes de Descripcin de hardware. As

cada empresa crea el suyo estableciendo una diversidad de lenguajes muy grande.

Para tratar de unificar estas herramientas, entre los aos 1984 y 1987, el

IEEE y el Departamento de Defensa de los Estados Unidos (DoD) patrocinan el

desarrollo de un Lenguaje llamado VHDL. Su nombre viene de VHSIC HDL, o sea

Lenguaje de Descripcin de hardware para circuitos integrados de muy alta

velocidad.

Considerando que un lenguaje de descripcin de hardware es una herramienta

formal que permite describir la estructura y comportamiento de un sistema para

lograr una adecuada especificacin, documentacin y simulacin del mismo antes

de su realizacin real; para su implementacin se establecieron ciertas

caractersticas fundamentales, que an hoy siguen siendo vlidas, y son:

Cada elemento de diseo tiene una interfaz nica y perfectamente definida,

que permite conectarla a otros elementos.

 Cada elemento tiene un comportamiento preciso y unvocamente definido,

que permiten su posterior simulacin.

La especificacin de comportamiento que permite definir la operatividad

puede realizarse a travs de un algoritmo de una estructura de hardware

real.

Los diseos mantienen una estructura jerrquica, que permite

descomponerlo adecuadamente.

Las caractersticas concurrentes, temporizadas y de sincronismo (por ej.

reloj) pueden ser modeladas adecuadamente.

Se puede simular cualquier operacin lgica y de temporizacin.

Se establece as una herramienta que adems tiene amplias caractersticas de

modelado y documentacin. De esta forma cualquier circuito digital se puede

especificar y simular adecuadamente.

Luego del desarrollo de este lenguaje aparecieron las herramientas adecuadas de

sntesis que completan el panorama de diseo de un sistema digital. As de esta

forma se puede decir que si utiliza VHDL se puede disear, simular y sintetizar

cualquier sistema digital, desde el combinacional ms simple hasta la estructura

secuencial ms compleja. Las nuevas versiones de HDL permiten tambin el

desarrollo de circuitos analgicos.

Referencias bibliogrficas
 Informacin fue consultada en el documento Lenguaje descripcin de hardware:

VHDL en la pgina http://www1.frm.utn.edu.ar/tecnicad1/_private/Apuntes/VHDL.pdf