GUIA COMPONENTE PRCTICO

ELECTRONICA DIGITAL (243004)

Con el objetivo de fomentar el desarrollo de habilidades de diseo para el diseo de

circuitos digitales y su posterior implementacin en VHDL se ha diseado un componente
prctico virtual, el cual ser desarrollado de manera individual.

Objetivo General:

Disear circuitos digitales e implementarlos en VHDL.

Tipo de Practica: Virtual - Individual

Este componente prctico ha sido dividido en dos sesiones:

Sesin 1: Valor 80 puntos.

Sesin 2: Valor 90 puntos.

Productos a entregar:

Un informe en PDF por cada sesin: Este documento deber evidenciar el proceso
de diseo e implementacin. La extensin de este informe no debe ser superior a 5
hojas y se debe estructurar de acuerdo a las indicaciones de cada sesin. Este
documento se debe entregar en el Entorno de Evaluacin y Seguimiento, de acuerdo
a las fechas estipuladas en la agenda de trabajo.
 SESIN 1: Diseos de circuitos combinacionales en VHDL
(Hasta 80 puntos)

1. Disee e implemente en VHDL la ALU (Unidad Lgico Aritmtica) con Enable que
se muestra en la Figura 1. El diseo debe incluir dos COMPONENTS y un archivo
de alto nivel, tal como se indica en la figura. El comportamiento de la ALU se
muestra en la Tabla 1.

Figura 1

Operacin sel R
Suma 00 ent1 + ent2
Resta 01 ent1 - ent2
ent1 10 ent1
ent2 11 ent2
Tabla 1: Comportamiento de la ALU
 2. Disear un archivo de simulacin que permita evidenciar el correcto
funcionamiento de la ALU. Haga la simulacin con el banco de prueba que se
muestra en la Figura 3. La simulacin debe aparecer en Formato: Decimal
(unsigned).

Figura 3: Simulacin del circuito

Observe que cuando sel = 0, las dos entradas se suman, cuando sel = 1 se restan y asi
sucesivamente.

Producto a entregar:
Un informe en PDF, el cual se debe entregar en el entorno de Evaluacin y Seguimiento.
El documento de incluir

Portada
Pantallazos de las descripciones en VHDL (No es necesario copiar el cdigo, el
pantallazo es suficiente, pero se debe evidenciar claramente la descripcin).
Pantallazos de los diagramas RTL generados por el software.
Pantallazos de las simulaciones.
Importante: En los pantallazos se debe observar la fecha y la hora del computador.
Pantallazos sin hora y fecha, no sern vlidos y podrn ser causal de la anulacin
del todo componente prctico.
 SESIN 2: Diseos de circuitos combinacionales en VHDL
Uso jerrquico - COMPONENTS
(Hasta 90 puntos)

Disee un contador ascendente/descendente mdulo 11. El contado debe tener una entra
direccion que permite direccionar el conteo en forma ascendente o descendente (Ver
figura 4). La salida del contador debe ser de 4 bits.

1. Hagan el diagrama de bloques del diseo, este puede contener registros, flip-flops,
sumadores, multiplexores, etc.
2. Descripcin en VHDL el diseo anterior.
3. Sintetice el diseo y obtenga el diagrama RTL.
4. Realice una simulacin del circuito, de tal forma que evidencie claramente que
efectivamente el contador funciona correctamente. Como por ejemplo, la
simulacin que se muestra en la siguiente figura. Note que el contador cuenta
desde 0 hasta 11, cuando direccion es 0 y que cuenta en sentido contrario
cuando direccion es 1.

El contador cuenta de forma

El contador cuenta de forma
Reset Ascendente porque direccin=0.
Descendente porque direccin=1.

Figura 4: Simulacin contador ascendente/descendente

Producto a entregar:
Un informe en PDF, no mayor a 5 hojas, el cual se debe entregar en el entorno de
Evaluacin y Seguimiento. El documento de incluir:

Portada
Pantallazos de las descripciones en VHDL (No es necesario copiar el cdigo, el
pantallazo es suficiente, pero se debe evidenciar claramente la descripcin).
 Pantallazos de los diagramas RTL generados por el software.
Pantallazos de las simulaciones.
Importante: En los pantallazos se debe observar la fecha y la hora del computador.
Pantallazos sin hora y fecha, no sern vlidos y podrn ser causal de la anulacin
del todo componente prctico.