Facultad de Ingeniera Electrnica y Elctrica Universidad Nacional Mayor de San Marcos 1

UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

FACULTAD DE INGENIERA ELECTRNICA Y ELCTRICA

Nombre de curso : Microelectrnica

Profesor : Ing. Alarcn Matutti

Tema : Aplicacin del DSCH2

Integrantes :

Osorio Castro, Raul Jhanphier 13190156

Carhuaricra Janampa, Joel Jonathan

Grupo de laboratorio : lunes 2:00 4:00pm

FIEE-UNMSM
 Facultad de Ingeniera Electrnica y Elctrica Universidad Nacional Mayor de San Marcos 2

Informe Previo 3:
Diseo de Layout en Microwind

Objetivo

Aprender el uso de DCSH y Microwind.

Desarrollo
1.Disear un circuito expandible multiplicador para nmeros en binario: A(2n bits)/B(n
bits)

Disear solo con circuitos combinacionales (sin reloj).

a. Para nmeros en binario natural.

La multiplicacin de nmero binarios se efecta igual que la de nmeros decimales. El

multiplicando se multiplica por cada bit del multiplicador, comenzando por el bit menos
significativo. Cada una de estas multiplicaciones forma un producto parcial. Los productos
parciales sucesivos se desplazan una posicin a la izquierda. El producto final se obtiene
sumando los productos parciales.

Realizamos el diseo para un multiplicando igual a 4 bits (A=4) y multiplicador de 2 bits

(B=2).

Primero, obtenemos un sumador completo de un bit:

FIEE-UNMSM
 Facultad de Ingeniera Electrnica y Elctrica Universidad Nacional Mayor de San Marcos 3

Realizamos este sumador con la finalidad de simplificar el circuito final de los diseos.

Al hacer una configuracin adecuada de los sumadores, obtenemos el circuito

multiplicador, as como se muestra en la siguiente figura.

En cuanto a la simulacin vamos a obtener:

MICROWIND:

FIEE-UNMSM
 Facultad de Ingeniera Electrnica y Elctrica Universidad Nacional Mayor de San Marcos 4

SIMULACION:

Para multiplicando 6 bits y multiplicador 3 bits

FIEE-UNMSM
 Facultad de Ingeniera Electrnica y Elctrica Universidad Nacional Mayor de San Marcos 5

Asimismo, veamos un diagrama de tiempos:

MICROWIND:

Si el multiplicando tiene A bits y el multiplicador tiene B bits, necesitaremos (A*B) compuertas

AND y (B-1) sumadores de A bits para obtener un producto de A+B bits.

Para el caso en que A=6 y B=3, se concluye de lo anterior que necesitaremos 6*3=18 compuertas
AND y 3-1=2 sumadores de 6 bits, el cual se puede realizar con 6 sumadores completos de 1 bits,
para obtener el producto final.

b) Para nmeros con signo a complemento a uno.

Diseando el circuito adecuado tenemos:

FIEE-UNMSM
 Facultad de Ingeniera Electrnica y Elctrica Universidad Nacional Mayor de San Marcos 6

Veamos un diagrama de tiempos:

3) Pregunta Obligatoria

FIEE-UNMSM
 Facultad de Ingeniera Electrnica y Elctrica Universidad Nacional Mayor de San Marcos 7

Respecto a las preguntas 9 y 10 del Laboratorio N2. Hacer el layout automtico y simular
mediante el programa DCSH y Microwind. Para el layout adecuado en DCSH configurar el W/L
adecuado.

Pregunta 9-laboratorio 2

XOR triestable:

1. Primero simulamos la parte para la transformacin de una entrada triestable a 2 bits

DSCH:

En el DSCH no se puede simular este circuito pero si en microwind

MICROWIND:

FIEE-UNMSM
 Facultad de Ingeniera Electrnica y Elctrica Universidad Nacional Mayor de San Marcos 8

2. Como se vio el correcto funcionamiento de los circuitos se contina con la unin de los
circuitos para tener un XOR de lgica triestable

A B XOR
0 0 0
0 NULL NULL
0 1 1
NULL 0 NULL
NULL NULL NULL
NULL 1 NULL
1 0 1
1 NULL NULL
1 1 0

DSCH:

FIEE-UNMSM
 Facultad de Ingeniera Electrnica y Elctrica Universidad Nacional Mayor de San Marcos 9

MICROWIND:

SIMULACION:

FIEE-UNMSM
 Facultad de Ingeniera Electrnica y Elctrica Universidad Nacional Mayor de San Marcos 10

Pregunta 10-laboratorio 2

Para la pregunta 10:

MICROWIND:

FIEE-UNMSM
 Facultad de Ingeniera Electrnica y Elctrica Universidad Nacional Mayor de San Marcos 11

SIMULACION:

1
FRECUENCIA MAXIMA: = 21.27
47

FIEE-UNMSM