Circuitos electrónicos de laboratorio

ELECTRONICA 3
LABORATORIO4
CATEDRTICO:
ING. JOS ROBERTO RAMOS LPEZ
INSTRUCTOR:
BR. FREDY BONILLA
ESTUDIANTES:
BR. AGUILAR RENDEROS, WILBERT AMILCAR AR13026
BR.CARCAMO DIAZ, DAVID FRANCISCO CD11036
BR.HERNANDEZ ROMERO, CARLOS FRANCISCO HR11047
BR.PEREZ LUE, JUAN ERNESTO PL12017
CIUDAD UNIVERSITARIA, 6 DE NOVIEMBRE DE 2017
RESUMEN
Se implementaron 4 circuitos en protoboard para realizar las diversas pruebas al divisor

digital/16, el convertidor digital-anlogo, el filtro butterworth y por ltimo el amplificador S/H
con el objetivo de estudiar los distintos tipos de integrados como el lm555, el contador mismo
que se usara para la conversin de digital a anlogo 74H163, en sus configuraciones de CMOS
fueron dos etapas para realizar el laboratorio una el pre laboratorio donde se disearon los
distintos tipos de circuitos con requerimientos especficos se dise el contador de 4 bits para
que el entrara una onda cuadrada y en la salida ms significativa se midiera la frecuencia para
que tuviese una relacin de 16 se dise el convertidor digital anlogo de 4 bits con el
74H163 se dise el filtro con requerimientos especficos y se dibuj el diagrama circuital la
otra parte fue el laboratorio en si donde se armaron los circuitos diseados en el pre laboratorio
para la prueba de divisin de frecuencias se arm el circuito y se verifico que el estuviese
entre 0 y 5 V para no daar el 74HC163 y se observaron las formas de onda de entrada y salida
as como las frecuencias de entada y salida tambin se verifico la relacin 16 se arm el
convertidor digital-anlogo y se conect al 74HC163 para registrar el voltaje de salida y se
realiz una tabla con todos los de los cdigos del 0 al 15 y se cambiaron los valores de las
resistencias en un 20% para ver que suceda en la salida, se arm el filtro butterworth se midi y
grafico la respuesta en frecuencia para verificar la respuesta plana mxima en la banda de paso y
se registr la respuesta escaln , con una onda cuadrada se midi el tiempo de subida y por
ltimo se conect el contador al filtro para ver la forma de onda en la salida con el mismo filtro
se conect a la entrada del simple and hold y se registraron los distintos tipos de onda del
, , por ltimo se conect una resistencia de 1M en paralelo al condensador HOLD y
luego se cambi la resistencia de 1M por una de 10K
MATERIAL Y EQUIPO UTILIZADO EN EL LABORATORIO
capacitores 5x10nF,2X100nF
Resistencias 1x3K 2x1k , 1x10k , 1x22k , 6x12k
5 lm741,1lm555
1 74HC163,1 AD7533
1 Protoboard con fuentes de voltaje incorporadas ETS-7000 K&N.
1 Generador de funciones 33210A Agilent Technologies
1 Osciloscopio digital DSO1012A Agilent Technologies
1 Multmetro digital PM 2518 Philips
INTRODUCCIN
Se llama divisor de frecuencia a un dispositivo electrnico que divide la frecuencia de

entrada en una relacin casi siempre entera o racional. La forma de la seal de salida
puede ser simtrica o asimtrica. La seal de entrada frecuentemente tiene forma de
una onda cuadrada pero tambin puede ser sinusoidal o de otras formas.
Suelen estar formados por contadores digitales. Se pueden obtener relaciones de
frecuencia no enteras utilizando contadores de mdulo variable, por ejemplo, si a cada
pulso de salida se cambia el mdulo del contador entre 2 y 3, se obtiene una relacin de
frecuencias de 5:2.
La conversin analgica-digital consiste en la transcripcin de seales
analgicas en seal digital, con el propsito de facilitar
su procesamiento (codificacin, compresin, etctera) y hacer la seal resultante
(digital) ms inmune al ruido y otras interferencias a las que son ms sensibles las
seales analgicas. Lo que sucede con las seales analgicas es que son muy difciles
de manipular, guardar y despus recuperar con exactitud.
Si esta informacin analgica se convierte a informacin digital, se podra manipular

sin problema. La informacin manipulada puede volver a tomar su valor analgico si se
desea con un DAC (convertidor Digital a Analgico). Un DAC contiene normalmente
una red resistiva divisora de tensin, que tiene una tensin de referencia estable y fija
como entrada. Hay que definir qu tan exacta ser la conversin entre la seal analgica
y la digital, para lo cual se define la resolucin que tendr.
En la figura se anterior se representa un convertidor Digital Analgico de 4 bits. Cada
entrada digital puede ser slo un 0 o un 1. D0 es el bit menos significativo (LSB) y
D3 es el ms significativo (MSB). El voltaje de salida analgica tendr uno de 16
posibles valores dados por una de las 16 combinaciones de la entrada digital.

El filtro de Butterworth es uno de los filtros electrnicos bsicos, diseado para
producir la respuesta ms plana que sea posible hasta la frecuencia de corte. En otras
palabras, la salida se mantiene constante casi hasta la frecuencia de corte, luego
disminuye a razn de 20n dB por dcada ( ~6n dB por octava), donde n es el nmero
de polos del filtro.
El filtro Butterworth ms bsico es el tpico filtro pasa bajo de primer orden, el cual
puede ser modificado a un filtro pasa alto o aadir en serie otros formando un filtro pasa
banda o elimina banda y filtros de mayores rdenes. Segn lo mencionado antes, la
respuesta en frecuencia del filtro es extremadamente plana (con mnimas ondulaciones)
en la banda pasante. Visto en un diagrama de Bode con escala logartmica, la respuesta
decae linealmente desde la frecuencia de corte hacia menos infinito. Para un filtro de
primer orden son -20 dB por dcada (aprox. -6dB por octava).
El filtro de Butterworth es el nico filtro que mantiene su forma para rdenes mayores
(slo con una pendiente mayor a partir de la frecuencia de corte).
DESCRIPCION DE CIRCUITOS
El IC 555 es un reloj que nos proporciona una onda cuadrada a una frecuencia q nosotros
establezcamos su salida deber ser de 15V.
Diseo de circuito realizado en www.circuitlab.com
Figura1: diseo de 555 Estable con oscilacin 20kHz con amplitud de +15
Como se pide que se calcule para reducir la amplitud a +5V se utiliza un divisor de voltaje:
Figura2: divisor de voltaje a utilizar

Como es importante antes de implementar un diseo, simularlo para tener una idea de que
esperar del circuito es lo que hicimos lo cual se har ms adelante.
Divisor de frecuencia: este consta de un contador el cual no tiene algn tipo de paro el cual
queda directo y se repetir una y otra vez este va en cascada con el oscilador
Figura3 . divisor de frecuencia 1/16
Convertidor D/A: Este circuito lo que nos proporciona son seales analgicas siendo su entrada
una seal digital proporcionada por bits lgicos.
Figura4: circuito D/A diseado

Filtro Butterworth de orden tres este fue realizado con un simulador de inductancia circuito
Antoniou con lo cual hacemos un filtro de orden 2 pasa bajas le agregamos una etapa RC activa.
Figura5: filtro Butterworth de orden 3

NOTA: se anexara el prelaboratorio para anexarle una correccin en el diseo del
filtro ya que no cumpla con los requerimientos que el mismo pedia
PRELABORATORIO
Demostrar usando un diagrama de tiempo que si se utiliza una seal de reloj de 20kHz
20
la salida MSB del contador de 4 bits, ser una onda cuadrada = 16
= 1.25
Diagrama realizado en matlab R2015b(8.6.0.267246)
Figura 6: diagrama de tiempo de reloj y de cada bit

La seal en azul es el reloj la seal en naranja es LSB y la seal en verde la MSB, de lo cual
queda ms que claro que en lo que se dan 16 oscilaciones del reloj solo se hacu del bit MSB y es
por ello la relacin anterior
Disear un circuito para convertir la salida lgica de +15 del pin 3 del LM555 a un
barrido de +5v la cual corresponde a una seal lgica CMOS , la resistencia de salida
debe ser menor que 10k
Primero se diseara el circuito con LM555 astable para que se generen seales de
20kHz con amplitud de +15v
Para el diseo utilizamos las ecuaciones:
1
=
0.693(1 (1 + 22))
= 0.693 1(1 + 2); = 0.693 21
Sabemos: = 20; 1 = 10 de ah sacamos R1 y r2 los valores encontrados
son:1 = 3; 2 = 1 e ponen es ese orden para que de casi similar el duty cycle.
Como es importante antes de implementar un diseo, simularlo para tener una idea de
que esperar del circuito es lo que hicimos.
Simulacin realizada en OrCAD PSPICE 17.2-2016 Lite
Figura4 :circuito a simular para el circuito555 astable con salida de +5 ha 20kHZ

El resultado de la simulacin es la siguiente:
Figura5: seal de salida del circuito astable

Como se ve en la simulacin se tiene un valor muy cercano al esperado ya que la seal
de salida es de 20.833kHz con amplitud de 5V lo cual est en el rango de aceptacin ya
que el error es del 4%
Disear un convertidor D/A de 4bits el cual producir la relacin de entrada y salida

mostrada en la tabla 1
BIT 3(MSB) BIT2 BIT1 BIT0(LSB) VOUT[V]

0 0 0 0 0
0 0 0 1 0.5
0 0 1 0 1
0 0 1 1 1.5
0 1 0 0 2
0 1 0 1 2.5
0 1 1 0 3
0 1 1 1 3.5
1 0 0 0 4
1 0 0 1 4.5
1 0 1 0 5
1 0 1 1 5.5
1 1 0 0 6
1 1 0 1 6.5
1 1 1 0 7
1 1 1 1 7.5
Tabla1: taba de entrada y salida con una resolucin de 0.5 para combinacin
Usando los guiones de clase y laboratorio 3 de instrumentacin electrnica- 2017
Diseamos el conversor anlogo digital no inversor
Como son diseos siempre es bueno hacer una simulacin previa para saber que esperar
de nuestro circuito:
Figura6: circuito D/A diseado con la combinacin 0001 y salida de 0.5V
Figura7: circuito D/A diseado con la combinacin 0010 y salida de 1V


La simulacin nos dan los mismo valores que se piden en la tabla 1 por lo cual es un
circuito ptimo para la implementacin de nuestro laboratorio .Las combinaciones
mostradas de las simulaciones son las mas importantes debido a que con esas salen las
dems combinaciones solo se deben sumar el voltaje de cada 1 que hay en la
combinacin
Dibuje la salida de que se esperara de D/A, la entrada es la salida de un contador tener
en cuenta que ninguna lgica especial de reset o de carry , con un reloj continuo
Grafico realizado en Microsoft EXCEL 2010
Vout[V]
10
VOUT
8
0
0 500 1000 1500 2000
-2
tiempo[s]
Figura10: respuesta a esperar a la salida del D/A

En la figura 11 se muestra cual es la respuesta que se esperara a la salida de nuestro
converso digital anlogo para generar la seal se utiliz los diagramas de tiempo de la
figura 1 y el la salida para cada combinacin de la tabla 1
Disear un filtro Butterworth con un ancho de banda de 1.333kHz,Ganancia DC de 1,el
diseo con 5 capacitores de 0.01F, alimentacin 15V
Para el diseo utilizaremos 2 etapas con topologa VCVS ( SALLEN KEY) y una
etapa activa con un solo polo para realizar los 5 polos que se piden en el problema
Primero usamos una tabla del laboratorio 4 instrumentacin electrnica1-2017 para este
tipos de filtro (esta tabla fue extrada del famoso libro The Art of Electronics).
Tabla2: tabla para filtros pasa bajo VCVS

Con los datos de capacitancia y ancho de banda encontramos la resistencia a utilizar:
1
= 2 = 11.9396
De la tabla se saca la ganancia para las 2 ltimas etapas de las cuales nos dicen que para la
etapa 2:
22 = 1.52; 12 = 10; 23 = 12.35; 13 = 10
Y obtenemos la funcin de transferencia de cada etapa:
1 7.986107 1.528108
1 () = +1;2 () = 2 +(1.542104 )+6.944107 ; 3 () = 2 +(6667)+6.944107
Y sabemos que la funcin de transferencia general es :
() = 1 () 2 () 3 ()
Por tanto la funcin de transferencia total nos queda:
1.221016
() =
5 + (2.208104 ) 4 + (2.417103 ) 3 + (1.5341012 ) 2 + (4.8241015 ) + 4.8231015
Haciendo uso de matlab R2015b sacamos los polos de nuestra ecuacin:
Polos

( )(-3.3333 + 7.6376i)
( )(-3.3333 - 7.6376i)
( )(-7.7083 + 3.1664i)
( )(-7.7083 - 3.1664i)
( )(-0.0010 + 0.0000i)
Tabla3: polos del filtro diseado
El circuito diseado nos queda de la siguiente manera:
Figura11: diseo de filtro Butterworth de orden 5 con ancho de banda de 1.33KHz

Debido a que los valores de resistencia que se a puesto existen en la realidad se usaran valores
de resistencia de 12k eso reducir un poco el ancho de banda dando un error del 0.5% y para
las ganancia usaremos resistores de 12k y 1.5k el cual nos da un error de 1% y 0.7%
respectivamente el cual consideraremos como aceptable para este laboratorio.
Graficar el diagrama de polos. indicar las relaciones requeridas entre los valores de
componentes circuitales.
Como ya tenemos la tabla 3 en el mismo programa obtenemos en diagrama de polos el cual nos
queda:
diagrama realizado en matlab R2015b(8.6.0.267246)
Figura 12 diagrama de polos del filtro diseado

Como se puede ver el filtro clara mente cumple con la tendencia Butterworth vista en clase de
electrnica 3-2017
Los valores de componente y relacione ya se especificaron anteriormente al igual que el circuito

completo pero detallaremos los elementos que lleva este filtro:
6-resistencias de 12k
5 capacitores de 10nF
3- amplificadores operacionales LM555
2-resistencia de 10k
1-resistencia de 1.5k
Como ya se ha dicho antes es bueno simular el diseo para poder tener una aproximacin de lo
que se esperara en la prctica entonces realizaremos una simulacin de este circuito para ver la
atenuacin de 3 armnico al aplicarle una seal cuadrada de 1.25kHz
Figura13: Filtro Butterworth con una seal de 1.25kHz de onda cuadrada en la entrada
Al simular el circuito realizado en tenemos:
Figura14: comportamiento anormal en la salida de nuestro filtro debido a la seal aplicada

En la figura anterior nos dice que la seal aplicada est muy cerca de donde es el ancho de
banda por lo cual nos da una salida tipo senoidal y desfasada tambin puede ser el SLEW
RATE del amp-op no es muy bueno; Pero lo que si vemos que esta seal est muy cerca del
ancho de banda del ala frecuencia de los -3 Db.
Figura15: diagrama de bode del filtro realizada en spice

El ancho de banda es de 1.28kHz en nuestra simulacin por lo cual la seal aplicada por eso
nos da una forma extraa, est muy cerca de la frecuencia del -3db.
Con esa seal aplicada se saca la FFT para ver la atenuacin vista por la tercera amnica.
Figura 16:atenuaciondel 3 armonice

La seala es de 69.934mV en el tercer armnico se ha atenuado bastante respecto a la entrada
que tena un tercer armnico de 1.75v se ha reducido un 25%.
Correccin pre-laboratorio
Debido a que el filtro realizado no cumpla con las expectativas descritas en el pre-
laboratorio se procedi a recalcular y disear un nuevo filtro este con un simulador de
inductancia (circuito antoniou) haciendo un filtro LCR y otra etapa RC haciendo un
filtro de tercer orden con ganancia de 0dB el cual cumple con los parmetros pedidos en
el prelaboratorio.
Disear un filtro Butterworth con un ancho de banda de 1.333kHz,Ganancia DC de 1,el

diseo con 5 capacitores de 0.01F, alimentacin 15V
Los clculos para ese inductor son los siguientes:
1 1 1
0 = = = = 1.34
0 2 (8.56)2 (10)
Las resistencias que lleva este simulador de inductor son de:
1.34
= = = 11.958
10
Para hacer el filtro la resistencia es de:
1 1
= = = 11.961
0 (8.36)(10)
Tanto 0 son datos ya brindados.
Debido a que no hay resistencia de esos valores se usara el valor comercial de 12k
La funcin de transferencia de nuestro circuito es:
8.333103
1 () =
+ (8.333103
2.07361016
2 () =
2 + (8.333103 ) + 69.444106
5.7871011
() =
3 + (166661012 ) 2+ (1.389108 ) + 5.7871011
Haciendo uso de matlab R2015b sacamos los polos de nuestra ecuacin:
polos
( )(-8.3330 + 0.0000i)
( ) (-4.1665 + 7.2169i)
( ) (-4.1665 - 7.2169i)
Tabla4: polos del nuevo filtro diseado
El circuito diseado nos queda de la siguiente manera:

Figura17: diseo de filtro Butterworth de orden 3 con ancho de banda de 1.32KHz
Graficar el diagrama de polos. indicar las relaciones requeridas entre los valores de
componentes circuitales.
Como ya tenemos la tabla 3 en el mismo programa obtenemos en diagrama de polos el cual nos
queda:
diagrama realizado en matlab R2015b(8.6.0.267246)
Figura 18: diagrama de polos del filtro diseado

Como se puede ver el filtro clara mente cumple con la tendencia Butterworth vista en clase de
electrnica 3-2017
Los valores de componente y relacione ya se especificaron anteriormente al igual que el circuito
completo pero detallaremos los elementos que lleva este filtro:
6-resistencias de 12k
3 capacitores de 10nF
2-capacitores de 100nF
4- amplificadores operacionales LM741
Como ya se ha dicho antes es bueno simular el diseo para poder tener una aproximacin de lo
que se esperara en la prctica entonces realizaremos una simulacin de este circuito para ver la
atenuacin de 3 armnico al aplicarle una seal cuadrada de 1.25kHz
Figura19: Filtro Butterworth con una seal de 1.25kHz de onda cuadrada en la entrada
Al simular el circuito realizado en tenemos:
Figura20: comportamiento anormal en la salida de nuestro filtro debido a la seal aplicada

En la figura anterior nos dice que la seal aplicada nos genera un seal seno aplicndole esa
seal.
Figura21: diagrama de bode del filtro realizada en spice

El ancho de banda es de 1.33kHz en nuestra simulacin que es el ancho de banda pedido en el
prelaboratorio.
Con esa seal aplicada se saca la FFT para ver la atenuacin vista por la tercera amnica.
Figura 22:atenuaciondel 3 armonice

La seala es de 76.528mVen el tercer armnico se ha atenuado bastante respecto a la entrada
que tena un tercer armnico de 656.791mV se ha reducido un 99%.
RESULTADOS DE LAS MEDICIONES:
Se procedio a contruir el oscilador astable descrito en la figura YY y el resultado de laboratorio
es el siguiente:
Figura 23 :salida del oscilador ya con el divisor

Luego se procede a armar en cascada al circuito posterior el divisor de frecuencias para ver si
se cumple la relacion de 1/16 de la frecuencia de reloj.
Figura 24 :salida de bit MSB con la seal de reloj aplicada

Se aprecia que varia un poco alo establecido en el prelaboratorio pero es aceptable ya que los
elementos no son tan ideales como en lo teorico y la simulacion. Y tambien puede haber falso
contaco en la breadboard.
Como en el prelaboratorio tomamos la seal de cada uno de los otros bits tambien los medimos
con el fin de comparacion con el mismo.
Figura 25 :salida de bit LSB con la seal de reloj aplicada
Figura 26 :salida de bit 1 con la seal de reloj aplicada
Figura 27 :salida de bit 2 con la seal de reloj aplicada

en estas imgenes se ve claramente la gran variuacion que presenta el oscilador por lo cual es
aun mas aceptable que no coicida al 100% alo dicho en el prelaboratorio
luego en cascada a estos 2 se le agrega el conversor D/A y se registra los voltages para cada bit
con el fin de ver si se cumple la tabla1 del prelaboratorio.
Combinaciones combinacin binaria Vout [V]

0 0 0 0 0 0
1 0 0 0 1 0.56
2 0 0 1 0 1.04
3 0 0 1 1 1.52
4 0 1 0 0 2.08
5 0 1 0 1 2.64
6 0 1 1 0 3.04
7 0 1 1 1 3.6
8 1 0 0 0 4.08
9 1 0 0 1 4.64
10 1 0 1 0 5.12
11 1 0 1 1 5.6
12 1 1 0 0 6.08
13 1 1 0 1 6.64
14 1 1 1 0 7.12
15 1 1 1 1 7.6
Tabla5: valores obtenidos para cada combinacin
Esta tabla posee valores muy cercanos a los del prelaboratorio debido a las variaciones ya antes
dicha se acepta el diseo realizado y llevado a cabo en el laboratorio
El resultado obtenido en el laboratorio es el siguiente:
Figura28 :salida del conversor D/A

Como se aprecia esto nos da una seal tipo cierrra con unas especies de gradas esto difiere alo
que se planteo en el prelaboratorio.
Luego se procede a construir el filtro modificado del pre laboratorio debido aque no cumplia
con el requerimiento de ganacia de 0dB o 1Vdc se procede realizando un barrido de frecuencias
el cual dejamos en la tabla 2.
Frecuencias[Hz] voltage [V]

100 2
200 2
300 1.96
400 1.92
500 1.88
600 1.8
700 1.76
800 1.68
900 1.64
1000 1.56
2000 1.12
3000 0.8
4000 0.64
5000 0.6
6000 0.56
7000 0.506
8000 0.44
9000 0.38
10000 0.24
Tabla6: Barrido de frecuencias
Grafico realizado en Microsoft EXCEL 2010
voltage
2.5voltage[V]
1.5
0.5
0 frecuencia[Hz]
1 10 100 1000 10000
Figura 29: grafico del barrido de frecuencia
Con este grafico podemos ver la maxima respuesta plana en la banda de paso y la caida
de -60dB/dcada en la banda de rechazo el cual se encuentra apartir de 7.6kHz
aproximadamente.
Las simulacione obtenidas de nuestro filtro son:
Figura 30 :frecuencia de 3dB de nuestro filtro

Luego se le aplica un seal cuadrada y se ve la respuesta al escalon:
Figura 31: respuesta al escaln y medicin del rise time.

Luego se saca la sobre enlongacion y el rsultado obtenido es el siguiente:
Figura 32 :sobre elongacin(fraccin de la amplitud del escaln)

Luego se le aplic la seal MSB en la entrada de nuetro filtro y la respuesta obtenida es
la siguiente:
Figura 33 :seal MSB aplicada respuesta de nuestro filtro
Como se ve una clara anomalia se procede a verificar las conexiones y el cableado y la
respuesta obtenida es :
Figura 34 :seal de la etapa uno y la etapa 2 del filtro

Luego esta seal se conecta en cascada con el circuito sample and hold descrito en los
circuitos y como se pide que se registre Vcap,Vhold,Vgate el resultado obtenido es:
Figura 35 :seales Vhold y vin

Figura 36 :seal registrada de Vcap
Figura 37 :seal aplicada en el Vgate

Luego se coloca un resistencia de 1M en paralelo al capacitor y el resultado obtenido
es el siguiente:
Figura 38 :seal obtenida en la salida hold con un resistencia de 1M en paralelo al capacitor

Lugo se desconecta esa resistencia y se coloca una de 10k el resultado obtenido es:
Figura39 :seal obtenida en la salida hold con un resistencia de 10k en paralelo al capacitor
Es claro la afectacion de esta resistencia al sistema.
con esto terminamos la etapa de laboratorio en la discusion junto con el prelaboratorio
se realizara el calculo teorico y simulaciones
DISCUSION:
SIMULACIONES
Como en el pre-laboratorio se agregaron gran prate de las simulaciones con el fin de ver si los
circuitos diseados cumplian con los experimetales aqu realizaremos las simulaciones de los
circuitos no realizados anteriormente:
CIRCUITO DIVISOR DE FRECUENCIAS CON CONVERSOR D/A
Para simular este circuito el diseo es:
Figura40 :circuito divisor de frecuencias junto con el conversor D/A

Se preguntaran que es ese switch o que es lo que lleva dentron pues debido aque OrCAD
PSPICE ofrece una herramientas para disear nuevos objetos el diseo interno que lleva este
elemento es el siguiente:
Figura41 :circuito switch para activar el conversor D/A

La se hace la simulacion dela figura 40 y el resultado obtenido es el siguiente:
Figura 42 :simulacin obtenida del circuito divisor de frecuencias y conversor D/A

Tal como se muestra en la figura se obtiene la misma respuesta obtenida en el laboratorio.
Difiere alo que se planteo en el prelaboratorio.por lo cual podemos ver la gran importancia de
este poderoso simulador.
CIRCUITO SAMPLE AND HOLD
Para simular este circuito el diseo es:
Figura 43:circuito sample and hold

Como en el laboratorio se pedia se tomaran la mediciones de Vhold,Vgate,Vcap y luego se se
ponen resistencias de 1M en paralelo la capacitor, y luego una con una de 10k por lo cual en
nuetro simulador aremos lo mismo.
Figura44 : Vin con una frecuencia de 1.25kHzy Vhold sin resistencia en paralelo al capacitor
Figura 45 : Vin con frecuencia de 1.25KHz y Vcap sin resistencia en paralelo al capacitor
Figura 46 : Vgate aplicada el cual tien una frecuencia de 20kHz y amplitud de 3.5V
Figura 47: Vin y Vhold con resistencia de 1M en paralelo al capacitor
Figura 48: Vin y Vhold con resistencia de 10k en paralelo al capacitor

Se puede apreciar el gran efecto de esta resistenacias debido aque el capacitor se puede
descargra mucho mas rapido por ello se ve la disminucion del las muestras capturadas por el
circuito dandonos una seal diferente de la que se nesecita replicar.
Con esto terminamos la parte de las simulaciones las cuales nos dejan un buen sabor de boca
debido aque son muy similares alas obtenidas en nuetro laboratorio.
PREGUNTAS REALIZADAS EN LA GUIA DE LABORATORIO.

CONVERTIDOR D/A
Qu tan cerca estan los valores observados en relacion alos objetivos de diseo del
prelaboratorioy ala tabla 1 del prelaboratorio ?
Los valores obtenidos en el el laboratorio cumple con las expectativas del prelaboratorio y estan
cercanos alos de la tabla 1 del mismo prelaboratorio.
A manera de ilustracion de lo que ocurre cuando las resistencias del D/A tienen escalas
inadecuadas, aumente y disminuya la resistencia que define su MSB en un 20%(al
tiempo que deja los otros valores inalterados).Que es lo que ocurre ala salida?
Al disminuir la resistencia del MSB la maxima amplitud la posee ese bit ya que tiene la
resistencia menor esto afecta alos demas bits dandole diferentes valores menores debido aque en
ese punto es donde sigue la secuencia R-2R dividiendo el voltage para cada bit en un factor de 2
del bit superior.
FILTRO BUTTERWORTH
Cual es el ancho de banda de -3dB de su circuito?

El ancho de banda de nuestro circuito es de 1.32kHz del circuito realizado en el
laboratorio el cual es muy cercano al del prelaboratorio.
Cmo se compara esto (cualitativamente y cuantivamente) con la respuesta escalon de
un filtro paso bajo de constante de tiempo simple?
Son iguales debido aque es una red RC en la primera etapa y un circuito RLC en la
segunda etapa el inductor se comporta como un alambre aun escalon debido aque el
inductor lo percive como si es un voltage DC.
CONCLUSIONES
Se dise un circuito para generar una seal cuadrada se utiliza el LM555 como entrada de reloj
al contador 74HC163 diseado para una salida que oscila en el rango de 0V a 5V con una
frecuencia de 20 kHz.
Se observ que el convertidor trabaja con los bits ms significativos con una referencia de
voltaje de 2.5V y produce variaciones de voltaje en la salida dependiendo de la palabra binaria
que se introduzca en la entrada del convertidor.
Determinamos la frecuencia de 3dB del filtro paso bajo es de 1.32 kHz con una ganancia, al
conectar la salida MSB del contador con la entrada del filtro se registr una seal senoidal
mostrada en la figura 34 la cual no nos dio una seno perfecta y se debe al algn falso contacto
que nos da la breadboard a la variacin que lo elementos tienen-
La respuesta del circuito sample & hold a una entrada senoidal de amplitud de 2.5V Vpp (salida
del filtro) es una forma de onda senoidal escalonada mostrada en la figura35 a un frecuencia de
1.32 kHz
El lm555 mete mucha interferencia al sistema y como no puede brindar una seal pareja en su
ciclo de trabajo esto lleva a muchos errores en los circuitos construidos
Se ve el gran efecto de carga y descarga del circuito sample and hold al colocarle las
resistencias se ve la afectacin que estas tienen en el muestro ya que descargan mas rpido al
capacitor , se utiliz el transistor como interruptor para hacer este muestreo se sabe que para
muestrear la frecuencia de muestreo debe ser mayor 2 veces ala frecuencia de la seal aplicada.
BIBLIOGRAFA
http://users.wpi.edu/~mcneill/3204/
Sedra, A. S.; Smith, K. C. 2006. Circuitos Microelectrnicos. 5ta edicin. McGraw-Hill.
http://www.alldatasheet.com/datasheet-pdf/pdf/15547/PHILIPS/74HC163.html
https://es.wikipedia.org/wiki/Filtro_de_Butterworth
https://es.khanacademy.org/science/electrical-engineering/ee-circuit-analysis-topic/ee-
natural-and-forced-response/a/ee-rc-step-response
https://es.slideshare.net/FHEDRA/pspice-simulacion-circ-electronicos
https://electronics.stackexchange.com/questions/135166/stepped-sine-wave-in-spice
http://www.ece.umd.edu/class/enee206.S2004/lectures/lecture12.html
DATASHEET
LM555

El 74HC163

Circuitos electrónicos de laboratorio

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Circuitos electrónicos de laboratorio

Uploaded by

Copyright:

Available Formats

ELECTRONICA 3

Se implementaron 4 circuitos en protoboard para realizar las diversas pruebas al divisor

MATERIAL Y EQUIPO UTILIZADO EN EL LABORATORIO

Se llama divisor de frecuencia a un dispositivo electrnico que divide la frecuencia de

Si esta informacin analgica se convierte a informacin digital, se podra manipular

Diseo de circuito realizado en www.circuitlab.com

Diseo de circuito realizado en www.circuitlab.com

Figura2: divisor de voltaje a utilizar

Figura3 . divisor de frecuencia 1/16

Diseo de circuito realizado en www.circuitlab.com

Figura4: circuito D/A diseado

Figura5: filtro Butterworth de orden 3

Figura 6: diagrama de tiempo de reloj y de cada bit

Simulacin realizada en OrCAD PSPICE 17.2-2016 Lite

Figura4 :circuito a simular para el circuito555 astable con salida de +5 ha 20kHZ

Figura5: seal de salida del circuito astable

Disear un convertidor D/A de 4bits el cual producir la relacin de entrada y salida

BIT 3(MSB) BIT2 BIT1 BIT0(LSB) VOUT[V]

Simulacin realizada en OrCAD PSPICE 17.2-2016 Lite

Figura6: circuito D/A diseado con la combinacin 0001 y salida de 0.5V

Simulacin realizada en OrCAD PSPICE 17.2-2016 Lite

Figura7: circuito D/A diseado con la combinacin 0010 y salida de 1V

Figura8: circuito D/A diseado con la combinacin 0100 y salida de 2V

Simulacin realizada en OrCAD PSPICE 17.2-2016 Lite

Figura9: circuito D/A diseado con la combinacin 1000 y salida de 4V

Figura10: respuesta a esperar a la salida del D/A

Tabla2: tabla para filtros pasa bajo VCVS

22 = 1.52; 12 = 10; 23 = 12.35; 13 = 10

Y obtenemos la funcin de transferencia de cada etapa:

Y sabemos que la funcin de transferencia general es :

Por tanto la funcin de transferencia total nos queda:

Haciendo uso de matlab R2015b sacamos los polos de nuestra ecuacin:

El circuito diseado nos queda de la siguiente manera:

Diseo de circuito realizado en www.circuitlab.com

Figura11: diseo de filtro Butterworth de orden 5 con ancho de banda de 1.33KHz

Figura 12 diagrama de polos del filtro diseado

Los valores de componente y relacione ya se especificaron anteriormente al igual que el circuito

Simulacin realizada en OrCAD PSPICE 17.2-2016 Lite

Figura14: comportamiento anormal en la salida de nuestro filtro debido a la seal aplicada

Figura15: diagrama de bode del filtro realizada en spice

Simulacin realizada en OrCAD PSPICE 17.2-2016 Lite

Figura 16:atenuaciondel 3 armonice

Disear un filtro Butterworth con un ancho de banda de 1.333kHz,Ganancia DC de 1,el

Los clculos para ese inductor son los siguientes:

Las resistencias que lleva este simulador de inductor son de:

Para hacer el filtro la resistencia es de:

Tanto 0 son datos ya brindados.

La funcin de transferencia de nuestro circuito es:

Haciendo uso de matlab R2015b sacamos los polos de nuestra ecuacin:

El circuito diseado nos queda de la siguiente manera:

Figura17: diseo de filtro Butterworth de orden 3 con ancho de banda de 1.32KHz

Figura 18: diagrama de polos del filtro diseado

Simulacin realizada en OrCAD PSPICE 17.2-2016 Lite

Simulacin realizada en OrCAD PSPICE 17.2-2016 Lite

Figura20: comportamiento anormal en la salida de nuestro filtro debido a la seal aplicada

Figura21: diagrama de bode del filtro realizada en spice

Simulacin realizada en OrCAD PSPICE 17.2-2016 Lite

Figura 22:atenuaciondel 3 armonice

Figura 23 :salida del oscilador ya con el divisor

Figura 24 :salida de bit MSB con la seal de reloj aplicada

Figura 26 :salida de bit 1 con la seal de reloj aplicada

Figura 27 :salida de bit 2 con la seal de reloj aplicada

Combinaciones combinacin binaria Vout [V]