Universidad Nacional Experimental Politécnica de la Fuerza Armada-UNEFA

Informe II – Amplificador Multi-Etapa

José Daniel Maldonado Maldonado
e-mail: jdmal.2096@gmail.com

Resumen.- Este documento presenta el diseño de un Se acoplan unos condensadores en la entrada y salida de la
amplificador de tensión multi-etapa de dos etapas, una etapa señal AC para separar el mundo AC y el punto Q de operación
emisor común y colector común acoplados con condensadores. del transistor en DC.
CALCULOS
Palabras Clave- Transistor BJT, Amplificación de Tensión,
Impedancia de Entrada y Salida, seguidor de tensión, LTSPICE
Se asumió la resistencia Re = 500Ω

INTRODUCCIÓN
( )
El siguiente circuito se expresa un diseño de un amplificador
multi-etapa con un emisor común y colector común ubicado en
la salida ya que los amplificadores colector común tienen la
propiedad de tener una impedancia de salida baja lo cual es un
factor necesario para mantener una ganancia estable y también
( )
son llamados seguidores de tensión ya que su ganancia de ,( ) -
tensión es menor a uno y el propósito del diseño es no cambiar
la ganancia planteada en el informe anterior y mejorar el Por criterio de Temperatura
amplificador ya que en una sola etapa no podemos cubrir la
deficiencia de impedancia de salida del emisor común.

DISEÑO AMPLIFICADOR
Malla de Entrada
Parámetros para el diseño:
Resistencia de carga= 500Ω
Tomar en cuenta que se acoplara después del Emisor común
Cálculo de R1 y R2
Para el diseño de un amplificador Colector Común se tomaron
los factores:

Fuente AC a 10mv, Frecuencia= 1Khz, Rs=50Ω

Transistor BJT (2N3904), hfe=100
Vcc= 12v

El diseño del circuito es el siguiente: Planteando Malla de Salida

Fig.1.- Circuito Amplificador Colector Común

1
Universidad Nacional Experimental Politécnica de la Fuerza Armada-UNEFA
.

En la práctica se tomaron los siguientes valores:

Voltios Pico (Vp)

Vi= 10,8mv
Vo= 108mv
La grafica de salida se tornó inversa al respecto a la entrada por
la caracterización del circuito

Fig.2.- Salida vs Entrada Circuito Fig.1

ANALISIS DE RESULTADOS

En la toma de datos nos damos cuenta que no

cumplimos con uno de los parámetros de diseño de mantener la
ganancia anterior de , ya que no tomamos en cuenta la
nueva impedancia de entrada del colector común que se
convirtió en la impedancia de salida de nuestro emisor común.

* ( ) +
Impedancia de entrada del colector común

Para que este error no ocurriera y se nos disparara la ganancia

Fig.3.- Amplificador Multi-Etapa como se muestra en la Fig.4, se tendría que a ver diseñado la
segunda etapa con una impedancia de entrada igual a la
impedancia de salida de la primera etapa amplificadora de
tensión.

Aunque en simulación se nos vio un aumento de ganancia

la cual fue 3 veces mayor a la prevista. En la
práctica aumento a un , las razones de esta viene dada
por imperfecciones del segundo transistor al no mantener el
punto operación impuesto en los cálculos dando variaciones de
ganancia final.

Fig.4.- Salida vs Entrada circuito Fig.3 CONCLUSIONES

Los parámetros de la práctica aunque no fueron

LABORATORIO
En el laboratorio se acoplaron las dos etapas para verificar si
se mantenía la ganancia de tensión la cual se diseñó la primera etapa
(emisor común),
En la Fig.3, se puede observar la simulación en LTSPICE,
donde se tiene la representación del circuito con los valores
obtenidos teóricamente. Cabe destacar que para el montaje, se
cambiaron los valores a valores comerciales más cercanos
acatados se da entender el funcionamiento de un circuito multi-
etapa y que factores tomar en cuenta a la hora de diseñar,
aunque la parte práctica dio muy distinta a la física se esperaba
una ganancia distinta a la diseñada ya que se tuvo un mal
planteamiento de la misma, otras parámetros que inciden es el
mal aterramiento de los equipos en el laboratorio y la tolerancia
de las resistencias las cuales varían el punto de operación al
cual fue diseñada la ultima etapa.

Rc= 6,9KΩ
Re= 512Ω
R1= 6,9KΩ
R2 = 23KΩ
C1= 820uF
C2=470uf
C3= 22uF