You are on page 1of 10

I.

OBJETIVO:
- Investigar sobre el comportamiento de diversas compuertas lógicas
básicas TTL.
II. MATERIALES y EQUIPO:
- CI. TTL: 7400, 7402, 7404, 7408, 7432, 7486.
- 4 Diodos LED , 4 Resistencias R=150 ohm, ¼ watt;
- Protoboard. Alambre sólido AWG No. 30 diferentes colores; pelador de
alambre; alicate de punta - Fuente de Voltaje C.C. regulada de 5 Voltios;
VOM.
- Opcional: osciloscopio, generador de pulsos.
III. RESUMEN TEORICO

IV. PROCEDIMIENTO
1. TABLA DE VERDAD

a. Operador NOT(CI 7404)

Figura 1 Figura 2

Puerta NOT

Entrada Salida

A B

0 1(Fig.1)

1 0(Fig.2)
b. Operador OR(CI 7432)

Figura 1 Figura 2

Figura 3 Figura 4

Puerta OR

Entrada Salida

A B C

0 0 0(Figura 1)

0 1 1(Figura 2)

1 0 1(Figura 3)

1 1 1(Figura 4)

c. Operador AND(CI 7408)

Figura 1. Figura 2.
Figura 3. Figura 4.

Puerta AND

Entrada Salida

A B C

0 0 0(Figura 1)

0 1 0(Figura 2)

1 0 0(Figura 3)

1 1 1(Figura 4)

d. Operador NOR(CI 7427= CI7432-CI7404)

Figura 1. Figura 2.

Figura 3. Figura 4.
Puerta NOR

Entrada Salida

A B C

0 0 1(Figura 1)

0 1 0(Figura 2)

1 0 0(Figura 3)

1 1 0(Figura 4)

e. Operador NAND

Figura 1 Figura 2.

Figura 3 Figura 4.

Puerta NAND

Entrada Salida

A B C

0 0 1 (Figura 1)

0 1 1 (Figura 2)

1 0 1 (Figura 3)

1 1 0 (Figura 4)
f. Operador XOR

Figura 1. Figura 2.

Figura 3. Figura 4.
Puerta XOR

Entrada Salida

A B C

0 0 0

0 1 1

1 0 1

1 1 0

2. HABILITACION/INHABILITACION FORMAS DE ONDA

a. Operador OR

Figura 1. Figura 2.
Figura 3. Figura 4.

A=Control, B=señal de entrada

Puerta OR

Entrada(V) Salida(V)

A B C

0 0 0(Figura 1)
Habilitado
0 1 1(Figura 2)

1 0 1(Figura 3)
Inhabilitado
1 1 1(Figura 4)

b. Operador AND(CI 7408)

Figura 1. Figura 2.

Figura 3. Figura 4.
A=Control, B=señal de entrada

Puerta AND

Entrada Salida

A B C

0 0 0(Figura 1)
Inhabilitado
0 1 0(Figura 2)

1 0 0(Figura 3)
Habilitado
1 1 1(Figura 4)

c. Operador NOR(CI 7427= CI7432-CI7404)

Figura 1. Figura 2

Figura 3. Figura 4.

A=Control, B=señal de entrada

Puerta NOR

Entrada Salida

A B C

0 0 1(Figura 1)
Habilitado
0 1 0( Figura 2)

1 0 0(Figura 3)
Inhabilitado
1 1 0(Figura 4)
d. Operador NAND

Figura 1. Figura 2.

Figura 3 Figura 4.

Puerta NAND

Entrada Salida

A B C

0 0 1 (Figura 1)
Inhabilitado
0 1 1 (Figura 2)

1 0 1 (Figura 3)
Habilitado
1 1 0 (Figura 4)

e. Operador XOR

Figura 1 Figura 2.
Figura 3. Figura 4.

A=Control, B=señal de entrada

Puerta XOR

Entrada Salida

A B C

0 0 0
Habilitado
0 1 1

1 0 1
Habilitado(SEÑAL INVERTIDA)
1 1 0

IV. CUESTIONARIO FINAL


V. CONCLUSIONES Y OBSERVACIONES

You might also like