INSTITUTO POLITCNICO NACIONAL

ESCUELA SUPERIOR DE INGENIERA MECNICA Y ELCTRICA INGENIERA EN COMUNICACIONES Y ELECTRNICA

PRCTICAS DE CIRCUITOS LGICOS LABORATORIO DE COMPUTACIN IV

PRCTICA 5
NOMBRE DE LA PRACTICA: OBJETIVO DE LA PRACTICA: Multiplexor y Demultiplexor.

Disear un multiplexor de cuatro entradas canales de informacin en los cuales, cada canal esta compuesto de 4 bits; y disear tambin un demultiplexor selector de datos que reciba de entrada un canal de 4 bits de informacin y tenga cuatro canales de salida de 4 bits cada uno.

DURACIN: Dos horas. MATERIAL NECESARIO: Fuente de voltaje de 5 V. Dos tablillas para conexiones (protoboard). Tres DIP de 8 y uno de 4. Veinte diodos LED (cinco grupos de 4 LED, cada grupo de un solo color). 52 resistencias de 470 W. Los siguientes circuitos integrados o equivalentes: Dos 74LS156, dos 74LS153. Alambre para conexiones. Manual ECG Semiconductors. AUTORES: PROFESOR: M. en C. Salvador. Saucedo Flores. Ext. 54797 PROFESOR: Ing. Pablo Fuentes Ramos. Ext. 54797 ALUMNO PIFI: Arin Durn Beltrn.

P-5-1

Un multiplexor o selector de datos es un circuito lgico que acepta varias entradas de datos y permite slo a una de ellas alcanzar la salida. El encauzamiento deseado de los datos de entrada hacia la salida es controlada por entradas de SELECCIN (que algunas veces se conocen como entradas de enrutamiento). La figura 5-1 muestra el diagrama funcional de un multiplexor general (MUX). En este diagrama las entradas y salidas se trazan como flechas grandes para indicar que pueden ser una o ms lneas de seales. Existe una seal de entrada, EN, para permitir al multiplexor realizar su funcin. Cuando EN = 0, todas las salidas son 0.

Logigrama de un multiplexor de 2 entradas.

Figura 5-2. Multiplexor de dos entradas, sin seal de habilitacin EN.

El multiplexor acta como un interruptor de posiciones mltiples controlado digitalmente, donde el cdigo digital que se aplica a las entradas de SELECCIN controla qu entradas de datos sern trasladadas hacia la salida. Por ejemplo, la salida Z ser igual a la entrada I0 de algn cdigo de entrada de SELECCIN especfico, y as sucesivamente. Dicho de otra manera, un multiplexor selecciona una de N fuentes de datos de entrada y transmite los datos seleccionados a un solo canal de salida. A esto se le llama MULTIPLEXAR.

M. en C. Salvador Saucedo Flores e Ing. Pablo Fuentes Ramos

P-5-2

MULTIPLEXOR BSICO DE DOS ENTRADAS. La figura 5-2 muestra la circuitera lgica de un multiplexor de dos entradas, I0 e I1 y entrada de SELECCIN S. El nivel lgico que se aplica a la entrada S determina qu compuerta Y se habilita de manera que su entrada de datos atraviese la compuerta O hacia la salida Z. Observando esto desde otro punto de vista, la expresin booleana de la salida es

Con S = 0, esta expresin se convierte en

lo cual indica que Z ser idntica a la seal de entrada I0, que puede ser un nivel lgico fijo o bien, una seal lgica que vara con el tiempo. Con S = 1, la expresin se transforma en

lo cual muestra que la salida Z ser idntica a la seal de entrada I1.

Figura 5-3. Multiplexor de cuatro entradas

Y su smbolo es:

MULTIPLEXOR DE CUATRO ENTRADAS. Se puede aplicar la misma idea bsica para formar el multiplexor de cuatro entradas que se muestra en la figura 5-3. Aqu se tienen cuatro entradas, que se transmiten en forma selectiva a la salida con base en las cuatro combinaciones posibles de las entradas de seleccin S1S0. Cada entrada de datos se accede con una diferente combinacin de niveles de entrada de seleccin. I0 se captura con S1S0 negadas las dos, de manera que I0 pase a travs de su compuerta Y hacia la salida Z slo cuando S1 = 0 y S0 = 0. La tabla de la figura da las salidas de otros tres cdigos de seleccin de entrada.

M. en C. Salvador Saucedo Flores e Ing. Pablo Fuentes Ramos

P-5-3

En las familias lgicas TTL y CMOS se dispone regularmente de multiplexores de dos, cuatro, ocho y diecisis entradas. Estos circuitos integrados bsicos pueden ser combinados para la multiplexacin de un gran nmero de entradas. Diseando el multiplexor:

Multiplexor de cuatro canales de entrada, cada uno de cuatro bits (4 x 1)

M. en C. Salvador Saucedo Flores e Ing. Pablo Fuentes Ramos

P-5-4

Diagrama topolgico del multiplexor 4x1 (cuatro canales de entrada y uno de salida) se muestra a continuacin.

Un demultiplexor realiza la funcin opuesta de la de un multiplexor; por ejemplo, un demultiplexor de n salidas de un bit tiene una entrada de datos y s entradas para seleccionar una de las n=2s salidas de datos. Demultiplexor con cuatro salidas:

Diseamos ahora el demultiplexor de cuatro canales de informacin y cuatro canales de salida, donde cada canal de la salida tiene cuatro bits.

M. en C. Salvador Saucedo Flores e Ing. Pablo Fuentes Ramos

P-5-5

Diagrama topolgico de un demultiplexor distribuidor de datos de un canal de entrada y cuatro canales posibles de salida

Nota:Observar la conexin de los LED en este circuito y tomar en cuenta la polarizacin, pues el 156 es de colector abierto.

PROCEDIMIENTO EXPERIMENTAL
Armar los dos circuitos topolgicos anteriores Consultar las configuraciones internas de los circuitos integrados a utilizar en el manual ECG Semiconductors.

M. en C. Salvador Saucedo Flores e Ing. Pablo Fuentes Ramos

P-5-6

Con base a este manual y a la configuracin interna del circuito integrado 74LS155 o 74LS156 explicar por qu se conect de esa manera el DIP Entregar en el reporte correspondiente a esta prctica el diagrama de la configuracin interna de los circuitos integrados utilizados.
Nota: El alumno o el equipo de trabajo deber presentarse al laboratorio con los circuitos anteriores ya armados.

CUESTIONARIO
1. 2. 3. Al cerrar el circuito del canal 5 del DIP la seal que manda es un 0 o un 1? Al cerrar el circuito del canal 6 del DIP la seal que manda es un 0 o un 1? Si quisieras manejar las seales de entrada con puros ceros o con puros unos Qu circuito integrado tendras que anexar a la conexin del diagrama topolgico del demultiplexor para obtener la misma respuesta en la salida? Dibuja el diagrama de la respuesta de la pregunta 3. Qu significa el crculo pequeo dibujado en la entrada de cualquier compuerta o circuito? R: Que esa compuerta o ese circuito se activa en cero. Completar la tabla de verdad del siguiente CI.

4. 5.

6.

SELECCIN DE ENTRADAS S1
x 0 0 0 0 1 1 1 1

PERMISO (a b) I0
1 0 0 0 0 0 0 0 0 x 0 1 x x x x x x

ENTRADAS (a b) I1
x x x 0 1 x x x x

SALIDA (a b) I3
x x x x x x

S0
x 0 0 1 1 0 0 1 1

I2
x x x x x 0

Z
0 0 1 0 1 0

M. en C. Salvador Saucedo Flores e Ing. Pablo Fuentes Ramos

P-5-7

x significa no importa 7. Calcular la tabla de verdad del siguiente CI y dibujar su logigrama.

A1 x x 0 0 1 1

A0 x x 0 1 0 1

Ea 0 x

Eb x 1

O0

O1

O2

O3

Eb 1 x

Eb x 1

O0

O1

O2

O3

M. en C. Salvador Saucedo Flores e Ing. Pablo Fuentes Ramos

P-5-8