NIEZAWODNOŚĆ 1.

Omów czym zajmują się dyscypliny nauki: teoria niezawodności, jakość wyrobów przemysłowych, inżynieria niezawodności, fizyka uszkodzeń. 2. Podaj definicję niezawodności oraz intensywności uszkodzeń, omów zależności obu funkcji od czasu. 3. Omów podstawowe liczbowe parametry charakteryzujące niezawodność wyrobów nienaprawialnych. 4. Omów podstawowe charakterystyki niezawodności wyrobów nienaprawialnych. 5. Przebieg intensywności uszkodzeń wyrobów nienaprawialnych w funkcji czasu i charakteru rozkładu uszkodzeń. 6. Omów podstawowe liczbowe parametry charakteryzujące niezawodność wyrobów naprawialnych. 7. Omów podstawowe charakterystyki niezawodności wyrobów naprawialnych. 8. Źródła danych o niezawodności wyrobów. 9. Omów rodzaje uszkodzeń, które mogą wystąpić w czasie życia wyrobów. 10. Podział wyrobów. 11. Typowe struktury niezawodnościowe. 12. Elementy rezerwowe. 13. Zasady wnioskowania o rozkładach trwałości dla wyrobów nienaprawialnych. 14. Kategorie badań niezawodności (może być rozbite na dwa pytania szczegółowe). 15. Planowanie badań określających (ustalony czas badań, ustalona liczba uszkodzeń). 16. Planowanie badań kontrolnych (ustalony czas badań, ustalona liczba uszkodzeń). 17. Metoda SDT skracania czasu badań niezawodnościowych. 18. Badania przyspieszone w warunkach forsownych. 19. Ocena niezawodności z danych cenzurowanych. 20. Rachunek kosztów życia, koszty nabycia, koszty posiadania. DIAGNOSTYKA 1. Wyjaśnić pojęcia: defekt, uszkodzenie, testowanie prototypu, testowanie produkcyjne, testowanie narażeniowe, diagnostyka. 2. Problemy związane ze stosowaniem pasty lutowniczej w montażu pakietów elektronicznych. 3. Metody testowania płytek drukowanych nieobsadzonych elementami. 4. Rodzaje defektów występujących na pakietach elektronicznych zabudowanych elementami. 5. Metody testowania pakietów elektronicznych. 6. Charakterystyka metody wewnątrzobwodowego testowania pakietów elektronicznych. 7. Rodzaje głowic stosowanych w wewnątrzobwodowych testerach pakietów i typy sond ostrzowych. 8. Omówić technologię "Bead probes". 9. Techniki wyizolowywania mierzonych elementów z otaczającej sieci elektrycznej. 10. Źródła błędów wtórnikowej metody rozwierania sieci elektrycznej i sposoby ich eliminacji. 11. Wyjaśnić ideę ścieżki sterująco-obserwacyjnej oraz narysować i opisać pracę podstawowej komórki ścieżki. Co to jest brzegowa ścieżka sterująco obserwacyjna. 12. Narysować schemat blokowy układu scalonego wyposażonego w magistralę IEEE 1149.1 i wyjaśnić zasadę pracy. 13. Wymienić i opisać sygnały magistrali IEEE 1149.1. 14. Wymienić podstawowe stany sterownika TAP oraz opisać pracę rejestru instrukcji w magistrali IEEE 1149.1. 15. Narysować schemat komórki rejestru brzegowego w magistrali IEEE 1149.1 i opisać jej działanie. 16. Wymienić i scharakteryzować obowiązkowe instrukcje magistrali IEEE 1149.1. 17. Opisać testowanie układów kombinacyjnych z wykorzystaniem elementów OCTALS. 18. Wymienić elementy z rodziny SCOPE i podać ich zastosowanie. 19. W jaki sposób badamy integralność ścieżki brzegowej utworzonej przez elementy z magistralą IEEE 1149.1? 20. Opisać, w jaki sposób wymusić przy pomocy magistrali IEEE 1149.1 żądane stany logiczne na wyprowadzeniach układów serii OCTALS. Jaka jest długość rejestru brzegowego w tych układach? Jaki należy wysłać kod, aby na wyjściu układu uzyskać stan (MSB 00001111 LSB ) - bity nieistotne oznaczyć przez X? 21. Narysować schemat blokowy układu scalonego wyposażonego w magistralę IEEE 1149.4, wyjaśnić zasadę pracy i przeznaczenie poszczególnych linii. 22. Z jakich elementów się składa i do czego służy układ TBIC. 23. Narysować schemat analogowego modułu brzegowego ABM, wyjaśnić rolę poszczególnych elementów. 24. Opisać w jaki sposób sprawdzamy połączenia pomiędzy układami wyposażonymi w magistralę IEEE 1149.4 25. Opisać sposób pomiaru rezystora dołączonego między wyprowadzenie układu scalonego wyposażonego w magistralę IEEE 1149.4. a masę. 26. Opisać sposób pomiaru rezystora dołączonego między wyprowadzenia układów scalonych wyposażonych w magistralę IEEE 1149.4. 27. Etapy projektowania słownikowej metody diagnostycznej. 28. Techniki ekstrakcji cech diagnostycznych. 29. Jakie korzyści wynikają z zastosowania analizy składowych głównych do konstrukcji słownika uszkodzeń. 30. Rodzaje klasyfikatorów geometrycznych. 31. Liniowy klasyfikator neuronowy. Geometria linii decyzyjnej. Podstawowy model perceptronu. 32. Uzasadnić potrzebę stosowania w zagadnieniach klasyfikacji perceptronu wielowarstwowego. 33. Na czym polega metoda analizy sygnatur analogowych.

uszkodzenie wyrobu nastąpi nie wcześniej niż w chwili t1. gromadzenie danych o wyrobach. Teoria niezawodności: Początkowo – tylko ocena niezawodności. 3. Omów podstawowe liczbowe parametry charakteryzujące niezawodność wyrobów nienaprawialnych. 2. modele niezawodnościowe. które rozpoczęły pracę w momencie t = 0 . Omów czym zajmują się dyscypliny nauki: teoria niezawodności. Inżynieria niezawodności: Zapewnienie wysokiej niezawodności poprzez dobór procedur w czasie projektowania i wytwarzania wyrobu. R (t) = P [t ≥ t1] . ocena kosztów. omów zależności obu funkcji od czasu. elementów i podzespołów stosowanych w wyrobie. Ocena jakości materiałów. inżynieria niezawodności. R(T) = m – liczba poprawnie pracujących wyrobów w czasie T. sprawdzanie procesu technologicznego. czy pracuje on poprawnie (spełnia wszystkie powierzone mu funkcje i czynności) przez wymagany czas i w określonych warunkach eksploatacji (w danym zespole czynników wymuszających). analiza czasu życia wyrobów. Intensywność uszkodzeń λ (t) wyraża prawdopodobieństwo wystąpienia uszkodzenia w ciągu jednostki czasu pracy w określonych warunkach ->definiowana jako prawdopodobieństwo zdarzenia losowego (uszkodzenia wyrobu) w przedziale czasu [t. Utrata zdolności spełnienia funkcji oznacza uszkodzenie wyrobu. oraz ocena rozkładów uszkodzeń.1. Tworzenie bardzo precyzyjnych metod sprawdzania powodów uszkodzenia. jakość wyrobów przemysłowych. R(T) – niezawodność jako prawdopodobieństwo. Fizyka uszkodzeń: Analiza powodów uszkodzenia. Obecnie – jw. t + ∆t] odniesione do czasu trwania przedziału ∆t. wyznaczanie wskaźników niezawodnościowych. gromadzenie danych o wyrobach. Jakość wyrobu (obiektu): zdolność spełnienia przez wyrób określonych funkcji zgodnie z wymaganiami użytkownika. metod oceny niezawodności (testy). FIT (Failured in time) – średni czas pracy do uszkodzenia → uszkodzenie/10^9. n – liczba wyrobów. tworzenie harmonogramu technicznego przygotowania produkcji. 10^6 godzin. Podaj definicję niezawodności oraz intensywności uszkodzeń. fizyka uszkodzeń. Niezawodność R(t) jest to własność obiektu mówiąca o tym.

które rozpoczęły pracę w momencie t = 0. .Funkcja intensywności uszkodzeń . niepoprawnych warunków pracy. wadliwe.Z (T) – wskaźnik uszkodzeń m – liczba poprawnie pracujących wyrobów czasie T.R(T) 4.Dystrybuanta czasu poprawnej pracy F (t) F (t) = P [t < t1] -> uszkodzenie wyrobu nastąpi nie później niż w chwili t 1.Funkcja niezawodności R (t) R (t) = P [t ≥ t1] -> uszkodzenie wyrobu nastąpi nie wcześniej niż w chwili t 1. . wynikające z przeciążeń. uszkodzeniu ulegają wyroby o złej jakości. n – liczba wyrobów. Ponadto Z(T) = 1 .Funkcja gęstości uszkodzeń f (t) ->określa szybkość zmian liczby uszkodzonych wyrobów w obserwowanej populacji.funkcja ryzyka λ (t) ->definiowana jako prawdopodobieństwo zdarzenia losowego (uszkodzenia wyrobu) w przedziale czasu [t. liczba uszkodzeń jest stała.okres normalnej eksploatacji. uszkodzenia są przypadkowe. Wskaźniki funkcyjne: . R (t) = 1 – F (t) . 5. III – okres zużycia . II . t + ∆t] odniesione do czasu trwania przedziału ∆t. Omów podstawowe charakterystyki niezawodności wyrobów nienaprawialnych. Trzy okresy życia: I – okres uszkodzeń wczesnych. Przebieg intensywności uszkodzeń wyrobów nienaprawialnych w funkcji czasu i charakteru rozkładu uszkodzeń.

Obiekty z pomijalnym czasem odnowy MTBF (Mean Time between Failure) . ti. .i . Omów podstawowe liczbowe parametry charakteryzujące niezawodność wyrobów naprawialnych. że w danej chwili t wyrób (obiekt) będzie zdatny do pracy.ty czas do uszkodzenia. czyli zmienna losowa t 7.Średni czas pracy do uszkodzeń (w określonym czasie T). Omów podstawowe charakterystyki niezawodności wyrobów naprawialnych. Obiekty z istotnym czasem odnowy Współczynnik gotowości technicznej (dyspozycyjności): ne gdzie: MRT (Mean Repair Time) – średni czas napraw. 1. ti– i –ty czas do uszkodzenia. MTTF (Mean Time to Failure) . Funkcja odnowy H (t): Definiowana jest jako oczekiwana liczba m odnów wyrobu (obiektu) od momentu rozpoczęcia jego pracy do chwili t Gęstość odnowy Λ (t): Szybkość narastania liczby dokonywanych odnów z upływem czasu pracy t Związek między H (t) i Λ (t) można zapisać: Charakterystyki niezawodnościowe wyrobów (obiektów) pracujących na żądanie Pżo(t) – prawdopodobieństwo odmowy pracy Odnowa usuwa skutki uszkodzenia i Pżo(t) po odnowie = 1.Średni czas pracy między uszkodzeniami (w określonym czasie T). kg – prawdopodobieństwo. 2.Obecnie stosowana jest krzywa grzbietowa 6. gdzie: m – liczba uszkodzeń w czasie T.

które wyrób (obiekt) musi spełniać Uszkodzenia zupełne (katastroficzne) . które mogą wystąpić w czasie życia wyrobów. malejącą. . o czasie ich pracy. przemijające.Pżo(t) wyrobu (obiektu) odnawialnego jest funkcją okresową. . 8.przerwy spowodowane. Źródła danych o niezawodności: . stopniowe. korozją. uszkodzeniami mechanicznymi. Źródła danych o niezawodności wyrobów.następuje degradacja funkcji. bez możliwości odnowy. Omów rodzaje uszkodzeń. np.Katalogi firm . liczbach uszkodzeń. W rzeczywistości efekty starzenia mimo napraw też występują i funkcja Pżo(t) jest funkcją okresową.koniec życia wyrobu (obiektu). książki Naturalny sposób gromadzenia danych o niezawodności: Pracodawcy zbierają informacje o wyrobach. .Literatura – publikacje. Dane gromadzone na podstawie badań niezawodnościowych: Firmy wykonują: . . Uszkodzenia parametryczne .zwarcia. trwałe.badania określające . pełne zniszczenie wyrobu lub utrata właściwości w stopniu eliminującym wyrób z przewidywanego zastosowania .Strony www . rodzajach uszkodzeń.zniszczenie termiczne warstwy czynnej. a więc i procesy starzenia nie występują w sposób oczywisty. Dzięki naprawom uszkodzenia są usuwane.badania kontrolne 9.przebicia uszkodzenia uszkodzenia uszkodzenia uszkodzenia nagłe.

Jest to specjalne rozwiązanie konfiguracji równoległej. . Obiekt rezerwowy może pracować jednocześnie z obiektem podstawowym (rezerwa gorąca) lub zostać uruchomiony dopiero po uszkodzeniu obiektu podstawowego (rezerwa zimna).bloki o danej niezawodności Ri są umieszczone równolegle.wyroby naprawialne (odnawialne). czas naprawy musi być uwzględniony w ocenie niezawodności tego wyrobu. w sposób ciągły. Podział wyrobów (obiektów) ze względu na sposób pracy: obiekty pracujące: w sposób cykliczny.z istotnym czasem naprawy. 11. krótkim czasem naprawy (odnowy).bloki o danej niezawodności Ri są umieszczone szeregowo. W konfiguracji równoległej jest odwrotnie. Struktura szeregowa . Wyroby (obiekty) z istotnym czasem naprawy można oceniać poprzez : . Struktura k-z-n .10. Podział wyrobów. Typowe struktury niezawodnościowe. Niezawodność systemu: W konfiguracji szeregowej niezawodność maleje wraz ze wzrostem liczby elementów. Obiekt z rezerwą gorącą ma równoległą strukturę niezawodnościową: Struktura niezawodnościowa obiektu z rezerwą zimną: E1 – Obiekt podstawowy E2 – obiekt rezerwowy EN – P – Podzespół nadzorująco – przełączający (nadzoruje pracę obiektu podstawowego i ewentualnie przełącza na zapasowy) . obiekty pracujące na żądanie (jednokrotnego i wielokrotnego użycia). Wyroby naprawialne: .wielkość strat ponoszonych przez użytkownika w czasie trwania naprawy (odnowy). .wyroby nienaprawialne (nieodnawialne). Niezawodność systemu: Struktura równoległa . Elementy rezerwowe. Podział wyrobów ze względu na możliwości usuwania uszkodzeń: . Niezawodność systemu: 12.stosunek średniego czasu trwania naprawy (odnowy) do średniego czasu między uszkodzeniami. . w której co najmniej k z n bloków musi działać poprawnie aby system mógł działać poprawnie.z pomijalnym.

Metody oceny rozkładu trwałości wyrobów: . Ze względu na sposób podejmowania decyzji o zakończeniu badań: o ustalonym czasie trwania badań i trwające aż do wystąpienia ustalonej liczby wyrobów (obiektów) uszkodzonych BADANIA OKREŚLAJĄCE: Prowadzone w celu uzyskania danych statystycznych umożliwiających wyznaczenie nieznanej wartości wybranej miary niezawodności. Stosowane w przypadku prób o małych liczebnościach. która ma tak dobraną skalę na osiach. średniego czasu pracy do uszkodzenia Wartość tej miary wpisywana jest do danych technicznych BADANIA KONTROLNE: Prowadzone w celu potwierdzenia wyników badań określających. X^2. 14. Wstępna metoda badań.Rop – niezawodność E1 i E2 Rw – niezawodność EN-P Rorz – niezawodność obiektu EN-P również może ulec uszkodzeniu ! Do wyboru rezerwy wykorzystuje się wskaźnik wyboru rodzaju rezerwy WWRR T – średnie czasy pracy obiektów do uszkodzenia z rezerwami zimną lub gorącą 13.grafoanalityczne. wymagają znajomości rozkładu. odchylenie standardowe. żeby dystrybuanta rozkładu teoretycznego była linią prostą. . średnia.testy: nω^2 Mizesa-Smirnowa.Zasady wnioskowania o rozkładach trwałości dla wyrobów nienaprawialnych. Kategorie badań niezawodności (może być rozbite na dwa pytania szczegółowe). np. N < 100. np. polegają na wnioskowaniu o rozkładzie zmiennej losowej bez orzekania o wartościach parametrów tego rozkładu. Metoda grafoanalityczna polega na wykreśleniu wyników badań na siatce funkcyjnej . Ze względu na cel badań : określające i kontrolne Ze względu na miejsce prowadzenia badań: eksploatacyjne i laboratoryjne. Metody analityczne: . średniego czasu pracy do uszkodzenia Wartość tej miary jest porównywana z wynikiem badań określających . polegają na wyznaczeniu wartości wybranej miary niezawodności. . czyli nie wymagają znajomości postaci funkcyjnej rozkładu.nieparametryczne. takich jak. Z wyników badań otrzymujemy dystrybuantę doświadczalną– powinna układać się na siatce funkcyjnej wzdłuż linii prostej. np. Metoda grafoanalityczna polega na wykreśleniu dystrubuanty doświadczalnej na siatce prawdopodobieństwa danego rozkładu teoretycznego. Estymacja parametrów.analityczne. niezależne od rozkładu .siatce prawdopodobieństwa. Metody określane jako niezależne od parametrów. polegają na wnioskowaniu o parametrach rozkładu.parametryczne. Ze względu na sposób postępowania z wyrobami (obiektami): z naprawami i bez napraw. Ze względu na warunki pracy wyrobów (obiektów): w warunkach normalnych i w warunkach forsownych.

-ewentualnie pracy po naprawie Niski koszt ale mogą wystąpić trudności podczas komunikacji z użytkownikami.) metody. W tej metodzie test niezawodnościowy jest planowany dla n1 identycznych grup. Stosuje się czynniki.ln(k) Taki sposób badań powoduje. że powodują uszkodzenie w normalnych warunkach lecz zwiększa się ich dawkę (bądź częstotliwość występowania) w celu spowodowania szybszego zepsucia się urządzenia w trakcie testu. BADANIA Z NAPRAWAMI: Wyroby podczas badania mogą być naprawiane lub podmieniane nowymi BADANIA BEZ NAPRAW 17. Większe koszta prowadzenia badań. w których wykorzystuje się jednoczesny wpływ kilku czynników związanych z warunkami pracy. że w każdej grupie czeka się aż zepsuje się pierwszy produkt. z których każda liczy po k wyrobów (w sumie N=n1*k wyrobów). . relacje z przebiegu pracy są przekazywane producentowi. dla N wyrobów ma postać: YN*(ln(ti)) = a ln(ti) – a ln(bn1) . obciążeniom Badania te powinny zapewniać przyspieszenie procesów wywołujących uszkodzenia i dzięki temu skrócenie czasu badań Konieczne jest zdefiniowanie przelicznika czasu. Metoda Sudden Death Testing (SDT) jest jedna z metod. Druga linia (dystrybuanta). Typ i poziom zwiększonej forsowności musi być starannie dobrany aby miał wpływ tylko na przyspieszenie procesu psucia się w wyniku rozpatrywanych potencjalnych słabszych punktów urządzenia. o których wiadomo. Wniosek: test ten bierze pod uwagę tylko wyroby o najgorszej jakości w każdej grupie. które pozwalają zredukować czas trwania testu niezawodnościowego. Przyspieszone forsowne badania (over-stress acceleration test). w których wykorzystuje się forsowne warunki pracy lub ostrzejsze warunki zewnętrzne. (obciążenie. co jest zadaniem łatwym gdy o uszkodzeniu decyduje jedno zjawisko wywołujące uszkodzenie ale staje się trudne gdy tych zjawisk jest więcej. Proste obrazują gęstość rozkładu uszkodzeń. napięcia. przesuniętą o ln(k) – parametr b drugiej prostej większy o ln(k). wilgotność itp. które nie mogłyby nastąpić w trakcie normalnego użytkowania. Te czasy uszkodzeń wyrobów (po 1 z każdej grupy) są traktowane jako wynik testu niezawodnościowego. Ponadto obiekty nie pracują w swoich naturalnych warunkach. Równolegle prowadzi się badania w warunkach forsowych. BADANIA W WARUNKACH NORMALNYCH: Prowadzone są badania pracy elementów elektronicznych w typowych warunkach pracy w czasie 1000 godzin. temperatura otoczenia. Średni czas skrócenia badania to k-a gdzie a jest kątem nachylenia prostej do osi odciętych (czasu). Producenci prowadzą badania okresowe (określające??) i kontrolne w warunkach laboratoryjnych. Samo zastosowanie warunków forsownych nie może być powodem awarii. równoległą (parametr kształtu a taki sam) do pierwotnej. że wartość parametru skali maleje. 18. wyroby są poddawane większym. -momentach występowania uszkodzeń(czasie pracy do uszkodzenia). -liczbie uszkodzeń. niż zalecane przez producenta. dzielimy na dwie grupy metod: ● ● metody wykorzystujące zmianę jednego czynnika wpływającego na zmianę obiektu np. Metoda SDT skracania czasu badań niezawodnościowych. Badanie polega na tym. BADANIA W WARUNKACH FORSOWYCH: Badania są prowadzone w laboratoriach. BADANIA LABORATORYJNE: Badania prowadzone są w laboratoriach przygotowanych przez producenta. Producent zbiera informacje o: -warunkach pracy wyrobu (obiektu). drgania. że rozkład uszkodzeń n1 wyrobów (tyle ile grup) w czasie przeprowadzonego testu ma rozkład Weibulla i stosujemy próbę przybliżenia tej funkcji za pomocą prostej. Kiedy hipoteza jest słuszna (da się dopasować prostą) wyznaczamy drugą prostą.BADANIA EKSPLOATACYJNE: Wyroby (obiekty) pracują w normalnych warunkach u użytkownika. co skutkuje skróceniem czasu badań. Badania przyspieszone w warunkach forsownych. Stawiamy hipotezę. w celu wykrycia uszkodzeń wstępnych.

Fazy cyklu życia produktu: 1. dla których czas obserwacji podczas testu jest krótszy od czasu życia.Wyniki otrzymane w ten sposób należy analizować specjalnymi technikami. Test badania przyspieszonego można opisać przez typ czynnika (stress type) . projekt. . Zaczynają się one już w fazie projektów produktu a zadaniem producenta jest przewidzenie wszystkich możliwych kosztów jakie pojawią się w cyklu życia produktu. napraw itp. Projekt i rozwijanie 3. Koncepcja i definicja 2. Składają się na nie koszty utrzymania. Produkcja 4. ● ● ● Podczas tego testu prowadzi się badania niezawodnościowe dla N wyrobów W czasie testu M wyrobów ulega uszkodzeniu. a N-M wyrobów zostaje wycofanych z badań. Innymi słowy to dane. Instalacja 5. Ponadto wyróżniamy czynniki: ● ● nie zmieniające się w czasie (constant stress) zmieniające się w czasie (time varying stress) – różne rodzaje na poniższych obrazkach 19. Procesy uszkodzeń są zgodne z rozkładem Weibulla. Wyrzucenie / pozbycie się ● ● Koszty nabycia są ponoszone główne podczas pierwszych 4 faz. które ponosi producent. że rozkład czasów do uszkodzenia w badanej próbie wyrobów jest rozkładem Weibulla Obliczenie dystrybuanty doświadczalnej F(tri*) Przez otrzymane punkty (F(tri*). Ocena niezawodności z danych cenzurowanych. gdy w czasie testu niezawodnościowego wycofujemy część danych z badań przed ich uszkodzeniem. Używanie i obsługa 6. uporządkowanych w ciągu rosnącym. produkcja. jeśli można ją przybliżyć prostą – nie ma podstaw do odrzucenia hipotezy że badany wyrób ma rozkład Weibulla 20. Rachunek kosztów życia.np. utrzymaniem pracowników. zawierające także koszty związane z przestojami. To całkowity koszt zużyty na dany produkt w trakcie jego istnienia (LCC – Life Cycle Cost).np. Podczas testu liczy się parametr Time To Failure. tri*) przeprowadza się funkcję (regresja). Poziom warunków stresowych podczas testów zazwyczaj posiada wartości bardziej skrajne niż podano w specyfikacji użytkowania. koszty nabycia. To materiały. Z tego względu poszukują optymalizacji procesów wpływających na te koszta. Oszacowanie rozkładu gęstości uszkodzeń w przeprowadzonym teście: ● ● ● ● ● ● Utworzenie uporządkowanego ciągu pierwotnego obserwacji zawierającego dane pełne i cenzorowane Czasy uszkodzeń oznaczamy przez ti* a czasy wycofania z testu przez ti Obliczanie zastępczych wskaźników pozycji ri – potrzebne do wyznaczenia dystrybuanty doświadczalnej Stawianie hipotezy.Producentom zależy na optymalizacji zarówno kosztów nabycia jak i posiadania. oraz jego poziom (stress level) . Koszty posiadania są ponoszone głównie w trakcie trzech ostatnich faz i są istotne tylko dla klientów. Są ważne dla producentów i klientów. rozwijanie itp. Rachunek kosztów życia – bezpośrednie i pośrednie koszty związane z utrzymaniem zdefiniowanej strategii wobec danego produktu. Pojęcie to występuje. Dodatkowo są tu ukryte koszta gwarancyjne. które przetłumaczą funkcję gęstość prawdopodobieństwa (wyznaczoną w czasie badania przyspieszonego) na normalne warunki użytkowania. Wyniki testu są przedstawiane w postaci kolejnych czasów uszkodzeń (dane pełne) i czasów wycofania z testu (dane cenzorowane) . koszty posiadania. temperatura. 310K.

dokładnie na padach. 2. Metoda ta jest relatywnie droga i nie używa się jej do testowania połączeń “widocznych”. ● Poza tym. luźne konglomeraty. ● AOI Automated optical inspection (automatyczna inspekcja optyczna z zastosowaniem metod rozpoznawania obrazów).. Jest najczęściej używana w przemyśle. ponieważ skupiają się na najbardziej prawdopodobnych defektach. wysokiej temperatury lub zbyt dużego napięcia zasilania. Satelity.Przeprowadzane są na każdym z wyprodukowanych urządzeń. Na podstawie wyników określane są dokładniejsze testy najczęściej powtarzających się błedów. opakowane cząstki. które w trakcie testu “przykładane” są do padów na płytce. Diagnostyka . Tutaj mamy do dyspozycji matrycę igieł (tzw.jest wynikiem niedoskonałości oraz nieprzewidywalnych i niekontrolowalnych zjawisk na różnych etapach procesu wytwórczego.1. Testy prowadzi się w celu zidentyfikowania najgorszych i najczęściej powtarzających się błędów. 3. aby zapobiec kondensacji pary wodnej. spłaszczone cząstki. obudowy BGA). zimnymi lutami). Jest metodą bezkontaktową bazującą na dwóch obrazach (wzorzec bez defektów oraz badanych obiekt). Testowanie produkcyjne . Uszkodzenie . Metody testowania płytek drukowanych nieobsadzonych elementami. diagnostyka. Wyjaśnić pojęcia: defekt. . ● AXI Automated x-ray inspection (inspekcja rentgenowska druków wielowarstwowych). Aby uzyskać wysoką jakość lutowania przy użyciu pasty lutowniczej musi zostać spełnionych kilka podstawowych warunków: ● Pasta lutownicza musi zostać nałożona w odpowiedniej ilości w odpowiednich miejscach (zbyt duża ilość może spowodować zwarcia).Sprawdzane jest to jak urządzenia zachowają się w trakcie ekstremalnych warunków pracy np. 3. pasta przed użyciem musi osiągnąć temperaturę pokojową (jeśli jest przetrzymywana w warunkach chłodniczych). Stosowana do pomiaru impedancji scieżek dla układów pracujących powyżej 300MHz. 6. Testowanie prototypu . Muszą zostać przeprowadzone na dużej liczbie urządzeń i serii produkcyjnych zanim wyniki będą miarodajne. Możemy wyróżnić następujące mikro-defekty pasty lutowniczej: 1. wydłużone. ● Pasta musi zostać wygrzana w odpowiednim profilu temperaturowym (lutowanie w zbyt niskiej temperaturze może skutkować tzw. Urządzenia można wystawić na długotrwałe działanie tych czynników lub zmieniać je okresowo.to wynik oddziaływania defektu na charakterystyki elektryczne układu. testowanie narażeniowe. Problemy związane ze stosowaniem pasty lutowniczej w montażu pakietów elektronicznych. 2. Ta metoda używana jest wszędzie tam. Testowanie narażeniowe . Są mniej złożone od testów prototypu. Następnie przy użyciu specjalnego oprogramowania sprawdzane są przejścia (badana rezystancja) pomiędzy odpowiednimi punktami. ● Pasta nie może być przeterminowana. ostre krawędzie. uszkodzenie. testowanie produkcyjne.W elektronice ma na celu lokalizacje uszkodzeń. 4. Testy te będą wykonane w trakcie testowania produkcyjnego. łoże fakira). Ich wynikiem powinno być stwierdzenie czy dany obiekt spełnia wymagania jakim będzie musiał sprostać w trakcie normalnej pracy. testowanie prototypu. Zbyt mała zawartość miału. ● ICT In-circuit test (pomiary rezystancji ścieżek z wykorzystaniem wieloigłowych matryc kontaktowych). ● Elementy muszą być ułożone w odpowiednich pozycjach . gdzie połączenia są niewidoczne (np. 7. ● Impedance testing (pomiary impedancji). Defekt .Te testy przeprowadzane są zanim dane urządzenie trafi do produkcji. nieregularne cząstki. 5.

Test Control (a tak na prawdę Test Access Port i TAP Controller) kontroluje pracę interfejsu. TCK – Test Clock Input . Ciągi wyprowadzane są przez wyjście TDO na opadającym zoboczu zegara TCK. Narysować schemat blokowy układu scalonego wyposażonego w magistralę IEEE 1149. ● puste przestrzenie.4. Wyprowadzenie to nie jest jednak wymagane przez standard. ● przesunięcie elementu względem pól lutowniczych. Instrukcje wprowadzane są do rejestru instrukcji przez TDI na narastającym zboczu TCK np. ● pochlapanie.1. które stanowi asynchroniczny reset interfejsu. ● zmostkowanie. 13. wprowadzamy instrukcje EXTEST. Następnie układ wprowadzany jest w tryb pracy z rejestrem danych (używając TMS). ● Brak pełnego pokrycia lutowiem. ● Nadmiar lutowia. Wadliwe ukształtowanie połączenia lutowanego: ● efekt nagrobka. który umożliwia synchroniczną pracę całego interfejsu. W zależności od wprowadzanej instrukcji bity mogą być wyprowadzane z układu poprzez załadowanie buforów wyjściowych wartościami przechowywanymi w Boundary Scan Cells lub wprowadzone do układu poprzez bufory wejściowe i Boundary Scan Cells. Wymienić i opisać sygnały magistrali IEEE 1149. TDO – Test Data Output – w zależności od trybu pracy. Zjawiska metalurgiczne: ● Zimne Luty. ● rozwarcia. wyprowadzana jest tu zawartość rejestru instrukcji lub danych.sygnał zegarowy. ● perełkowanie lutowia. Ciąg wprowadzany jest przez wejście TDI (może też być wczytany z buforów wejściowych). Rodzaje defektów występujących na pakietach elektronicznych zabudowanych elementami. .1 i wyjaśnić zasadę pracy. 12. wprowadzając go tym samym w różne tryby pracy (tryb wprowadzania instrukcji lub tryb wprowadzania danych). TDI – Test Data Input – dane odczytane z tego wyprowadzenia kierowane są do rejestru instrukcji lub danych. Na wejście TMS (Test Mode Select) wprowadzane są bity umożliwiające poruszanie się po diagramie stanów interfejsu. Można użyć też wyprowadzenia dodatkowego – TRST. TMS – Test Mode Select Input – sygnał odczytany z tego wyprowadzenia interpretowany jest przez TAP Controller w celu sterowania operacji testowych. ● kulki z lutowia.

Kod instrukcji nie jest ustalony przez standard. Nie powoduje odłączenia logiki układu od jego wyprowadzeń I/O. Sekwencja pięciu okresów zegara w czasie których sygnał TMS jest w stanie wysokim również wprowadza kontroler w stan reset niezależnie od bieżącego stanu maszyny stanów. Służy do inicjalizacji przerzutników Capture ustalonym znanym stanem (poprzez szeregowe wprowadzenie w stanie SHIFTDR) a następnie wprowadzenie tej wartości do części równoległej rejestru BS w stanie UPDATE-DR. UPDATE-IR: W tym stanie instrukcja wcześniej wprowadzona w sposób szeregowy (wskanowana) jest zapamiętywana w części pamiętającej rejestru . Instrukcja włącza rejestr BS pomiędzy TDI a TDO. Kod instrukcji nie jest ustalony przez standard. Celem instrukcji jest skrócenie ścieżki danych. Kod rozkazu zawierający same jedynki musi zostać zdekodowany jako instrukcja BYPASS. CAPTURE-IR: W tym stanie rejestr przesuwy (rejestry są zbudowane z dwóch zestawów: części przesuwnej (szeregowej) oraz części pamiętającej (równoległej). Nie powoduje przesłania tych danych do logiki układu. Nie zaleca się kodu w formie same zera. Na każdym narastającym zboczu zegara TCK wpisywana i przesuwana jest nowa wartość do rejestru instrukcji. Jeśli nie ma rejestru ID rejestr instrukcji jest zapełniany instrukcją BYPASS. UPDATE-DR: Niektóre z rejestrów danych mogą zawierać część równoległą – wówczas na zboczu opadającym TCK przepisywana jest zawartość części szeregowej do części równoległej.1.1. W tym stanie układ scalony pracuje jakby części testowej w nim nie było. Nie powoduje odłączenia logiki układu od jego wyprowadzeń I/O. W momencie zapamiętania instrukcji staje się ona bieżącą aktualną instrukcją ustawiającą nowy tryb pracy. Instrukcja włącza rejestr BS pomiędzy wyprowadzenia TDI oraz TDO. Wymienić i scharakteryzować obowiązkowe instrukcje magistrali IEEE 1149.14. . Kod instrukcji nie jest ustalony przez standard. Rejestr instrukcji jest inicjalizowany zawartością instrukcji IDCODE jeśli układ zawiera opcjonalny rejestr ID. EXTEST: Instrukcja obowiązkowa. Włączenie zasilania także powinno prowadzić do wejścia w ten stan. kiedy jest tu mowa o wyborze lub przesuwaniu rejestru tyczy się to części włączonej pomiędzy TDI a TDO czyli części przesuwnej) instrukcji IR ładuje w sposób równoległy wzorzec wartości na narastającym zboczu TCK. SHIFT-IR: W tym stanie rejestr instrukcji IR jest włączony pomiędzy TDI a TDO.1. CAPTURE-DR: W tym stanie dane mogą zostać w sposób równoległy wpisane do części szeregowej rejestru DR na narastającym zboczu TCK. SHIFT-DR: W tym stanie rejestr wybrany przez aktualną instrukcję jest włączony pomiędzy TDI a TDO. chociaż we wstępnej formie standardu było to obowiązkowe (możliwość wykonania takiej instrukcji przy zwarciu montażowym prowadzące w konsekwencji do potencjalnej możliwości uszkodzenia układu). TEST-LOGIC-RESET: Jest to stan resetu kontrolera TAP. Służy do inicjalizacji przerzutników Capture ustalonym znanym stanem (poprzez szeregowe wprowadzenie w stanie SHIFTDR) a następnie wprowadzenie tej wartości do części równoległej rejestru BS w stanie UPDATE-DR. Aktywowanie TRST* wprowadza asynchronicznie kontroler w stan reset. SAMPLE: Instrukcja obowiązkowa. Nie powoduje przesłania tych danych do logiki układu PRELOAD: Instrukcja obowiązkowa. Instrukcja oraz rejestr docelowy są obowiązkowe w standardzie IEEE 1148. Jeśli TMS jest w stanie niskim do rejestru instrukcji można wpisać dowolnie długi ciąg. W stanie CAPTURE-DR wszystkie wejścia układu (i wyprowadzeń wejściowych w liniach dwukierunkowych) są zapamiętywane w odpowiadających im przerzutnikach szeregowych rejestru BS.na opadającym zboczu TCK. 16. BYPASS: Instrukcja ta umieszcza rejestr obejścia pomiędzy wyprowadzenia TDI a TDO. Przy każdym narastającym zboczu TCK dane są przesuwane z TDI do TDO. Wymienić podstawowe stany sterownika TAP oraz opisać pracę rejestru instrukcji w magistrali IEEE 1149. Dane zapamiętywane w części równoległej są zmieniane tylko w tym stanie. Instrukcja włącza rejestr BS pomiędzy wyprowadzenia TDI oraz TDO.

1? Integralność ścieżki brzegowej (ciągu testowego) badamy w ten sposób. Jaka jest długość rejestru brzegowego w tych układach? Jaki należy wysłać kod. aby na wyjściu układu uzyskać stan (MSB 00001111 LSB ) . Przez TDI wpychamy do scalaka kolejno: 1111 0000 XXXX XXXX 00 (jak widać. czyli kolejno: 0000 000X. pomiar czasu propagacji od jednego układu poprzez pewną logikę do drugiego układu. Observability and Partitioning Environment) opracowana w firmie Texas Instruments. 4. ● Procesory sygnałowe TMS320C40 – zmiennoprzecinkowy procesor sygnałowy TMS320C50/51 – stałoprzecinkowy procesor sygnałowy TMS34082 – procesor zmiennoprzecinkowy Układy pomocnicze TMS29F816 – pamięć EEPROM informacji diagnostycznej SN74ACT8994 . Ustawiamy TAP w stan Update DR.1 jest rodzina SCOPE (ang. że w JTAG-u dane podaje się od LSB). .bity nieistotne oznaczyć przez X? 1. 3. Ustawiamy TAP w stan Shift DR. Opisać. generowanie pobudzeń pseudoprzypadkowych PRPG (ang. Ustawiamy TAP w stan Update IR. niektóre testy parametryczne: np.1 żądane stany logiczne na wyprowadzeniach układów serii OCTALS. 5. Pseudo Random Pattern Generation) i kompresja odpowiedzi PSA (ang.18. 20. Wymienić elementy z rodziny SCOPE i podać ich zastosowanie.monitor magistrali cyfrowej SN74ACT8997 – linker ścieżki SN74ACT8999 – selektor ścieżki SN74ACT8990 – kontroler magistrali ● Są jeszcze: ● ● ● Biblioteka komórek do projektów układów na zamówienie (ASIC) Elementy typu „octals" Tester zewnętrzny Praktyczną implementacją standardu IEEE 1149. (Zakładam. 19. że odczytujemy rejestr z kodem układu (IDCODE) lub w razie jego braku (bo nie jest obowiązkowy) wykorzystujemy instrukcje BYPASS. Przez TDI wpychamy do scalaka instrukcję EXTEST. W jaki sposób badamy integralność ścieżki brzegowej utworzonej przez elementy z magistralą IEEE 1149. w jaki sposób wymusić przy pomocy magistrali IEEE 1149. rejestr brzegowy ma długość 18 bitów). Parallel Signature Analyzis). a w przypadku użycia BYPASS ciąg wyjściowy powinien być taki sam jak wejściowy. 6. Rodzina ta rozszerza standard IEEE 1149. Odczytane ciągi z z rejestru IDCODE powinny być zgodne z tym co znajduje się w opisie układu. Ustawiamy TAP w stan Shift IR. System Controllability.1 o nowe tryby testowania: ● ● ● testowanie sprawności elementów ścieżki brzegowej. 2.

wyjaśnić zasadę pracy i przeznaczenie poszczególnych linii. czyli część realizująca jego funkcje użytkowe. Klucze te można skonfigurować jako dwa dwuwejściowe analogowe multipleksery lub jeden czterowejściowy multiplekser z jednym wyjściem. która dochodzi do modułów ABM. Analogowe sygnały magistrali doprowadzane są liniami AT1 i AT2 i poprzez interfejs szyny testowej TBIC łączą się z wewnętrzną magistralą analogową AB1. 14).21. . Dziewięć modułów ABM (bez modułów CE i CEI) może być wykorzystanych w charakterze wirtualnych sond pomiarowych (rys.4. Nieco prostszy schemat: Rdzeń układu. lub wymuszać analogowe pobudzenia. Narysować schemat blokowy układu scalonego wyposażonego w magistralę IEEE 1149. przy pomocy których można na wyprowadzeniach funkcjonalnych obserwować poprzez magistralę analogowe sygnały. Pomiędzy każdym wyprowadzeniem funkcjonalnym układu a rdzeniem znajduje się analogowy moduł brzegowy ABM. AB2. składa się czterech kluczy analogowych o małej rezystancji (linie A0-A23) oraz układu dekodera odpowiadającego za włączenie odpowiedniego klucza.

Dzięki kluczom SB1 i SB2 linie AB1 i AB2 mogą być używane jako wirtualna sonda.Pracą magistrali steruje pięć linii doprowadzonych do kontrolera TAP. w stanie wysokim jako jeden czterowejściowy multiplekser. Umożliwia to testowanie połączeń między układami scalonymi. W najprostszym przypadku struktura analogowa zgodna z tym standardem składa się z dwóch linii ATAP magistrali zewnętrznej AT1. Stanem układu steruje pięć sygnałów. Wejściami tak powstałej sondy są wszystkie wyprowadzenia wyposażone w moduły ABM. W skład każdego modułu wchodzi zespół sześciu kluczy analogowych i komparator. Zapewnia to połączenie między zewnętrzną magistralą testującą AT1. Struktura interfejsu analogowej magistrali testującej TBIC Zadaniem układu interfejsu magistrali testującej jest sterowanie połączeniami między wewnętrzną magistralą testującą AB1 i AB2 i analogowym portem dostępu ATAP. Sygnał Mode służy do wyboru konfiguracji multipleksera – w stanie niskim układ pracuje jako dwa dwuwejściowe multipleksery. gdy na wejściach CE i CEI są takie same stany. AT2 przenoszącą sygnały z i do systemów automatycznego testowania i analogowymi modułami brzegowymi ABM. oprócz wejść CE i CEI. W ten sposób linia AT1 i / lub AT2 może być dołączona do dowolnego wyprowadzenia analogowego bez konieczności fizycznego dostępu. gdy układ pracuje jako dwa dwuwejściowe multipleksery. Analogowe moduły brzegowe ABM stanowią zasadniczy element magistrali (IEEE 1149. TMS i TCK) są wymagane przez normę. Każde wyprowadzenie analogowe posiada własny moduł ABM. na których należy wymusić odpowiednie stany. Różne stany na tych wejściach powodują stan „1” na wyjściu bramki XOR i pracę układu w trybie normalnym. a komparator pozwala określić stan logiczny napięcia na wyprowadzeniu. TDO. Narysować schemat analogowego modułu brzegowego ABM. W danej chwili można włączyć po jednym kluczu z każdej pary. AB2. że układ staje się dziewięciowejściową wirtualną sondą pomiarową. gdy układ pracuje jako czterowejściowy multiplekser. Klucz SD umożliwia odłączenie rdzenia układu od wyprowadzenia analogowego i w ten sposób izolowanie rdzenia od połączonych z wyprowadzeniami układów scalonych elementów dyskretnych. AT2 i dwóch linii magistrali wewnętrznej AB1.4). lub jeden z czterech kluczy. Do każdego modułu w danym układzie scalonym dochodzi wewnętrzna magistrala AB1. . Klucz SG pozwala na dołączenie wyprowadzenia do potencjału masy VG. Sygnały CE i CEI są podłączone do układu sterowania poprzez dwuwejściową bramkę XOR. Stan niski na tym wyprowadzeniu pozwala wykonać operację resetu układu. 23. z której wyniki można odczytać przez magistralę diagnostyczną. natomiast sygnał TRST jest sygnałem opcjonalnym. wyjaśnić rolę poszczególnych elementów. Stan „0” na wyjściu tej bramki sprawia. 22. Z jakich elementów się składa i do czego służy układ TBIC. Moduły te są umiejscowione pomiędzy analogowymi wyprowadzeniami a rdzeniem układu. Cztery z nich (TDI. AB2. Klucze SH i SL służą do dołączenia do wyprowadzenia analogowego poziomów VH i VL. Stan „0” na wyjściu bramki XOR można osiągnąć. Sygnały C0 i C1 służą do wyboru włączonego klucza.

Testowanie jest możliwe zarówno dla linii AT1 i AT2 doprowadzonych równolegle do wszystkich układów mieszanych sygnałowo. a masę. Napięcie jest mierzone za pośrednictwem linii AT2 poprzez klucz SB2 (moduł ABM) i S6 (układ (TBIC). a więc wykrywanie zwarć i przerw w połączeniach. Wartości napięć VH lub VL są równe wartości odpowiednio maksymalnego i minimalnego napięcia występującego na wyprowadzeniach funkcjonalnych podczas normalnej pracy układu. Dalej w uproszczeniu mówiąc.4 Połączenia proste to bezpośrednie połączenia pomiędzy wyprowadzeniami układów scalonych wyposażonych w magistralę. Opisać w jaki sposób sprawdzamy połączenia pomiędzy układami wyposażonymi w magistralę IEEE 1149. zapewnia instrukcja EXTEST . Wartość prądu a także zespolona wartość napięcia (moduł i faza) może być zmierzona w systemie pomiarowym ATE.24. Testowanie tego typu połączeń. które w momencie wykonania instrukcji EXTEST powodują wygenerowanie napięcia o wartości VH lub VL na wyprowadzeniu funkcjonalnym połączonym z danym ABM. Odpowiedź układu analogowego pochodzi z komparatorów znajdujących się w modułach ABM. Pokazane na rysunku i opisane powyżej klucze są zwarte. znamy wartość prądu i napięcia. a wektory odpowiedzi odczytywane z modułów DBM. pozostałe klucze układu TBIC i ABM są rozwarte. W przypadku wyprowadzeń cyfrowych. testowe wektory pobudzeń są ładowane bezpośrednio do cyfrowych modułów brzegowych DBM. jak również dla wszystkich wyprowadzeń funkcjonalnych tak cyfrowych jak i analogowych. więc możemy obliczyć sobie rezystancję badanego elementu ze wzoru: Zd = Vt / It . między wyprowadzenie układu scalonego Źródło prądowe AC o wydajności It jest dołączone przez linię AT1. która z kolei jest dołączona do wyprowadzenia funkcjonalnego przez klucz S5 o impedancji ZS5 (w układzie TBIC) i klucz SB1 o impedancji ZSB1 (w module ABM). Testowanie odbywa się przez podanie pobudzeń typu cyfrowego na wyjścia układów i przechwycenie odpowiedzi z dołączonych do nich wejść innych układów. Dla wyprowadzeń analogowych testowe wektory pobudzeń ładowane do rejestrów analogowych modułów brzegowych ABM zawierają kody.4. 25. Opisać sposób pomiaru rezystora dołączonego wyposażonego w magistralę IEEE 1149.

jednak zazwyczaj tylko kilka pierwszych składowych głównych ma największy udział w wyjaśnianiu zmienności oryginalnych danych. Opisać sposób pomiaru rezystora dołączonego między wyprowadzenia układów scalonych wyposażonych w magistralę IEEE 1149. Metoda bazuje na powiązaniach statystycznych jakie zachodzą między składowymi odpowiedzi układu diagnozowanego.. Proces pomiarowy składa się z dwóch etapów. znamy prąd i napięcia. podobnie jak w poprzednim przypadku. za pomocą której otrzymujemy skompresowane odpowiedzi (sygnatury uszkodzeń). Pełny zbiór składowych głównych jest tak duży. jak oryginalny zbiór zmiennych o liczności n. polega na pobudzaniu znanym prądem. b) pobudzenie prądowe jest dołączone analogicznie jak w poprzednim etapie. Liczba uwzględnianych składowych głównych jest wybierana arbitralnie. W pierwszym etapie (rys.4. . Metoda PCA daje możliwość zamiany dużej ilości informacji zawartej we wzajemnie skorelowanych danych wejściowych w zbiór statystycznie niezależnych składników uszeregowanych według ważności. Pozostałe składowe główne można bezpiecznie usunąć. Napięcie w węźle F1 mierzone jest woltomierzem połączonym z linią AT2. natomiast napięcie jest mierzone w węźle F2 drugiego układu za pośrednictwem kluczy SB2 i SB6 i linii AT2. klucz SG i węzeł VG do masy. Dla testowanego elementu dołączonego swymi wyprowadzeniami do dwóch układów wyposażonych w magistralę metodyka testowania. więc obliczamy szukaną wartość elementu korzystając ze wzoru: Zd = (Vf1 .Vf2) / It 29. I znowu w uproszczeniu. określone przez osie układu współrzędnych powstałego z obrotu oryginalnego układu współrzędnych w kierunku maksymalnych wariancji zmiennych.26. Wybrane składowe główne formują nową ortogonalną bazę dla przestrzeni danych. a następnie pomiarach napięcia na obu jego wyprowadzeniach. po przejściu przez klucze SB2 i SB6. Jakie korzyści wynikają z zastosowania analizy składowych głównych do konstrukcji słownika uszkodzeń. Ponadto elementy sygnatur są nieskorelowane i uporządkowane odpowiednio do wielkości wariancji. a następnie poprzez węzeł F2 układu IC2. W etapie drugim (rys. a) pobudzenie prądowe It pochodzące z systemu pomiarowego ATE przez linię AT1 i klucze S5 i SB1 dochodzi do węzła F1 układu IC1. połączonego z pierwszym wyprowadzeniem ZD. Składowe główne można interpretować jako nowe zmienne. zmniejszając w ten sposób wymiarowość danych bez istotnego uszczuplenia informacji w nich zawartej.

Sign up to vote on this title
UsefulNot useful