Materiay pomocnicze do wiczenia nr.

11

UKADY CYFROWE

I. Podstawowe zagadnienia z teorii ukadw cyfrowych 1. Wstp

Muzyka na pytach fonograficznych jest zapisana w formie kanaliku o zmiennym urzebieniu. Ruch igy prowadzonej przez kanalik odbywa si w sposb cigy ale ze zmieniajc si amplitud i czstotliwoci odzwierciedlajc zapisane frazy muzyczne. Tak zarejestrowany sygna moe przybiera praktycznie dowolne wartoci z pewnego szerokiego zakresu i nazywany jest sygnaem analogowym. W przeciwiestwie, muzyka na dyskach kompaktowych jest zapisana w formie pewnego wzoru skadajcego si z paskich obszarw oraz dziur, ktre albo odbijaj wiato albo nie. Tak zarejestrowany sygna nazywany jest sygnaem dyskretnym albo sygnaem cyfrowym. Sygna cyfrowy przybiera wycznie dwie wartoci. Elektroniczne ukady cyfrowe su do przetwarzania sygnaw cyfrowych. Ich podstawowym elementem jest tranzystor pracujcy jako przecznik. Dziaanie takiego tranzystora ma charakter impulsowy - znajduje si on, na przemian, albo w stanie wczenia - ang. ON (tranzystor nasycony), albo w stanie wyczenia - ang. OFF (tranzystor odcity). Rys. 1.1 przedstawia prac tranzystora w ukadzie przecznika dwustanowego.

Rys. 1.1 Tranzystor jako przecznik: c) charakterystyka przejciowa, d) sygna cyfrowy.

a) schemat ukadu, b) obszary pracy tranzystora,

Gdy do wejcia ukadu z rys. 1.1 jest doprowadzone napicie UI < 0,7V, czyli niski poziom napicia, wwczas tranzystor nie przewodzi (jest odcity - punkt pracy A) i na jego kolektorze wystpuje napicie bliskie UCC , czyli wysoki poziom napicia - UOH . Jeeli natomiast napicie wejciowe UI ma odpowiednio du warto, czyli na wejciu wystpuje wysoki poziom napicia, to tranzystor przewodzi (jest nasycony - punkt pracy B) i na jego kolektorze wystpuje napicie nasycenia UCE(sat), czyli niski poziom napicia - UOL . Tranzystor w tym ukadzie pracuje jak typowy przecznik dwustanowy (OFF - ON) ktrego kontaktami s kocwki emitera i kolektora. Rezystancja pomidzy kolektorem i emiterem zmienia si, przy przejciu od stanu wyczenia do stanu wczenia, od wartoci powyej 5M do wartoci poniej 50. Z przebiegu charakterystyki przejciowej ukadu wyranie

wida odwrcenie poziomw napi na wyjciu w stosunku do wejcia ukadu. Ukad o takim rodzaju pracy jest nazywany inwerterem. Inwerter stanowi najbardziej elementarny komponent scalonych ukadw cyfrowych.

Wysoki poziom napicia wyjciowego UOH (tranzystor wyczony) odpowiada stanowi logicznemu HIGH albo 1, natomiast niski poziom napicia wyjciowego UOL (tranzystor wczony) odpowiada stanowi logicznemu LOW albo 0. Wartoci napi wyjciowych, przedstawionych na charakterystyce przejciowej, odpowiadajce stanowi logicznemu 1 oraz 0 (okoo 5V oraz okoo 0,2V) s typowe dla zdecydowanej wikszoci ukadw cyfrowych. Obecnie, w coraz szerszym zakresie, technika analogowa jest zastpowana przez technik cyfrow, szczeglnie w tych urzdzeniach (systemach), gdzie wszelkiego rodzaju dane musz by zgromadzone w pamici. Zalet systemw cyfrowych jest zdolno do przetwarzania danych wejciowych (np. przez dokonanie oblicze), do podejmowania decyzji (np. przez wypracowanie sygnaw sterowania) oraz do wywietlania komunikatw w postaci liczb i/lub liter. Przetwarzanie informacji jest bardzo znaczcym skadnikiem wszystkich gazi nauki i techniki. Ukady cyfrowe potrafi przetwarza sygnay cyfrowe w sposb prosty i jednoczenie niezwykle szybko. Automatyka, robotyka, komputery, telekomunikacja - to dziedziny techniki w ktrych obserwujemy najbardziej gwatowny rozwj, gwnie dziki stosowaniu coraz nowszych generacji ukadw cyfrowych, za kadym razem szybszych i o wikszym stopniu scalenia. Pojedynczy chip 64-bitowego mikroprocesora Pentium zawiera 3,2 miliona tranzystorw i moe by taktowany zegarem o czstotliwoci 100MHz. Ukady o tej skali scalenia nazywaj si ukadami VLSI (ang. Very Large Scale Integration).

2.Funkcje logiczne
Teoria ukadw cyfrowych, traktowanych jako ukady logicznego dziaania, opiera si na dwuelementowej algebrze Boole'a. Zastosowanie zasad i praw tej algebry umoliwia wykonanie analitycznej syntezy skomplikowanych funkcji logicznych i zbudowanie odpowiadajcych im schematw logicznych ukadw cyfrowych. Przykadowo, procesor jest sprztow (ukadow) realizacj swojej wasnej listy rozkazw. Funkcj logiczn nazywa si funkcj, ktrej argumenty (zmienne logiczne) oraz sama funkcja mog przybiera tylko jedn z dwu wartoci, np. 0 (inaczej ang. FALSE - czyli Faszywe) lub 1 (inaczej ang. TRUE czyli Prawdziwe). Argumenty funkcji oznaczamy zazwyczaj literami A, B, C, .... Wartoci argumentw funkcji logicznej odpowiadaj stanom wej ukadu cyfrowego, a wartoci samej funkcji - stanom wyj tego ukadu. Funkcja logiczna moe by zadana za pomoc opisu sownego, tablicy wartoci funkcji - tzw. tablicy prawdy (ang. truth table), analitycznie w postaci wyraenia algebraicznego (rwnania boolowskiego) lub graficznie za pomoc symboli logicznych. Sposoby wyraania funkcji logicznych przedstawiono w tablicy 2.1.
Tablica 2.1 Sposoby wyraania funkcji logicznych

Opis sowny

Iloczyn logiczny argumentw A i B jest rwny 1, gdy A=1 i B=1

A B 0 1 0 1 Y 0 0 0 1

Tablica prawdy - Truth table

Zawiera wszystkie kombinacje moliwych stanw wej ukadu logicznego i odpowiadajce im stany wyjcia tego ukadu. Liczba stanw ukadu jest rwna 2n, gdzie n jest liczb wej ukadu.

0 0 1 1

Wyraenie algebraiczne
(czytaj: A i B rwna si Y)

A B=Y

Symbol logiczny
(nazwa skrtowa - AND)

Podstawowymi funkcjami logicznymi s: AND (iloczyn logiczny), OR (suma logiczna) oraz NOT (negacja). Za ich pomoc mona opisa dowolnie skomplikowany ukad logiczny.

3. Bramki logiczne
Bramki logiczne - ang. gates (nazywane take funktorami logicznymi) s najprostszymi ukadami cyfrowymi realizujcymi elementarne funkcje logiczne. Su one do budowy ukadw logicznych o wikszej zoonoci. Podstawowe bramki logiczne, ich nazwy, symbole graficzne, opis algebraiczny oraz tablice prawdy przedstawiono w tablicy 3.1.
Tablica 3.1 Podstawowe bramki logiczne

FUNKCJA LOGICZNA

SYMBOL LOGICZNY

WYRAENIE ALGEBRAICZNE

TRUTH TABLE Inputs A B Output Y

AND

A B = Y

OR

A+B=Y

0 0 1 1 0 0 1 1 0 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 0 0 1 0 1 1 1 1 0

NOT
(Inverter)

A=A

NAND

A B = Y

NOR

A+B= Y

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

1 1 1 0 1 0 0 0 0 1 1 0 1 0 0 1

XOR

AB= Y

XNOR

AB= Y

Bramki AND, OR, NOT tworz tzw. funkcjonalnie peny zestaw elementw. Oznacza to, e mona z nich zbudowa dowolnie zoony ukad logiczny. Za pomoc wycznie bramek NAND albo wycznie bramek NOR mona take zrealizowa dowolnie zoon funkcj, w tym rwnie funkcje podstawowe AND, OR, NOT. Z tego powodu mwimy, e bramki NAND i NOR oddzielnie tworz tzw. minimalny zestaw funkcjonalnie peny. W pierwszej chwili moe si wydawa, e stosowanie funktorw NAND lub NOR do realizacji prostych funkcji iloczynu, sumy i negacji jest niepotrzebne i tylko komplikuje postawione zadanie. W praktyce okazuje si, e zalety stosowania jednoelementowego zbioru do realizacji dowolnej funkcji logicznej s bardzo due. Przegldajc katalogi producentw ukadw cyfrowych mona z atwoci zauway, e najszersz ofert stanowi bramki NAND, gdy s one najchtniej stosowane przez uytkownikw (mona powiedzie, e bramka NAND jest bramk uniwersaln).

Bramki XOR oraz XNOR, ze wzgldu na swoj specyfik, su do budowy ukadw arytmetycznych (sumatory binarne) oraz ukadw detekcji bdw przesyu informacji cyfrowej (ukady z kontrol bitu parzystoci). Bramki, jako ukady cyfrowe o niezbyt zoonej strukturze, nale do ukadw o maej skali scalenia, tzw. SSI (ang. Small Scale Integration).

4. Projektowanie ukadw logicznych

Jednym z najbardziej fascynujcych aspektw elektroniki cyfrowej jest moliwo konstrukcji ukadw o prostej "mentalnoci", ale zdolnych do przetwarzania informacji z niezwykle du (w porwnaniu z czowiekiem) prdkoci. Typowy komputer potrafi wykona tysice dodawa 10-cio pozycyjnych liczb w cigu sekundy. Zagadnienie projektowania ukadw logicznych sprowadza si do utworzenia schematu ukadu, zawierajcego odpowiednio poczone bramki logiczne, zdolnego do zrealizowania podanej funkcji logicznej. Proces projektowania rozpoczyna si od opisu sownego funkcji logicznej lub od tablicy prawdy. W kolejnych etapach projektant okrela funkcj logiczn w postaci wyraenia algebraicznego (rwnania boolowskiego), przeksztaca je do postaci minimalnej (najprostszej), a nastpnie, bezporednio z uproszczonego rwnania rysuje schemat ukadu uywajc bramki AND, OR, NOT. W praktyce taki schemat wymaga najczciej przeksztacenia w realizacj ukadow zoon wycznie z bramek NAND. Przedstawiony sposb postpowania odnosi si do projektowania niezbyt zoonych ukadw logicznych.

4.1 Podstawowe prawa algebry Boole'a

Prawie 100 lat przed pierwszym cyfrowym komputerem, George Boole, angielski matematyk (1815-1864), sformuowa matematyczne reguy analizy zda logicznych (zdania mog by wycznie prawdziwe/faszywe, true/false). Okrelenia TRUE i FALSE stanowi, historycznie biorc, pierwszy rodzaj klasyfikacji dwustanowej. Algebra Boole'a umoliwia manipulowanie binarnymi zmiennymi 1, 0 za pomoc zwizkw logicznych AND, OR, NOT. Spord wielu praw algebry Boole'a podstawowe znaczenie w zastosowaniu do teorii ukadw cyfrowych maj prawa i tosamoci przedstawione w tablicy 4.1.
Tablica 4.1 Podstawowe prawa i tosamoci Algebry Boole'a

Wzr odniesiony do iloczynu logicznego

Wzr odniesiony do sumy logicznej

przemiennoci

A B = B A
A ( B C) = ( A B) C
A ( B + C) = A B + A C

A + B = B+A
A + ( B + C) = ( A + B) + C
A + B C = ( A + B) ( A + C)

Prawa

cznoci rozdzielczoci De Morgana

A B... = A + B+...

A + B+... = A B...

podstawowe

Tosamoci
dodatkowe

A 0 = 0 A 1 = A A A = A A A = 0
A ( A + B) = A A + AB = A + B ( A + B) ( A + B) = B

A +1= 1 A+0= A A+A = A A+A =1

A + AB = A A ( A + B) = A B AB+ AB = B

Symbolem "" oznacza si operacj iloczynu logicznego AND, symbolem "+" oznacza si operacj sumy logicznej OR, symbolem "" oznacza si operacj negacji NOT. Zalenoci przedstawione w tablicy 4.1 wykorzystuje si przy przeksztacaniu wyrae opisujcych zoone funkcje logiczne o wielu zmiennych w celu otrzymania ich w moliwie najprostszej postaci kocowej, a co za tym idzie, prostszej realizacji ukadowej. Proces ten jest okrelany jako minimalizacja funkcji logicznej.

4.2 Ukadanie rwna boolowskich i ich przeksztacanie do postaci minimalnej

Postawienie zadania zbudowania ukadu logicznego polega najczciej na opisie sownym, od ktrego przechodzi si nastpnie do okrelenia tablicy prawdy. Na podstawie tablicy prawdy mona w sposb rutynowy uoy rwnania boolowskie opisujce w sposb algebraiczny dziaanie logiczne ukadu. Postpowanie to zostanie zilustrowane w formie przykadu. PRZYKAD: W samolocie, dla zwikszenia poziomu ufnoci, zastosowano potrjne systemy czujnikw. Zaprojektowa ukad logiczny uruchamiajcy automatycznego pilota wycznie wtedy, gdy co najmniej dwa z tych systemw s aktywne. Tekst powyszy jest typowym opisem sownym pewnego zadania logicznego. Systemy czujnikw oznaczmy literami A, B, C. S to zmienne funkcji logicznej czyli wejcia ukadu logicznego. Stanowi aktywnemu czujnika przypisujemy poziom 1 (Prawdziwy - TRUE), w przeciwnym wypadku - poziom 0 (Faszywy - FALSE). Sygna uruchamiajcy automatycznego pilota oznaczmy liter Y. Jest to warto funkcji logicznej czyli wyjcie ukadu logicznego. Sygnaowi uruchomienia automatycznego pilota przypisujemy poziom 1 (Prawdziwy - TRUE), w przeciwnym wypadku - poziom 0 (Faszywy - FALSE). Okrelamy tablic prawdy ukadu logicznego wypisujc wszystkie moliwe kombinacje Inputs Output stanw wej i odpowiadajce im stany wyjcia (zgodnie z logik A B C Y zawart w opisie sownym). 0 0 0 0 Kad funkcj logiczn mona przedstawi w postaci rozoonej na 0 0 0 1 tzw. skadniki jedynki. Posta uzyskana w wyniku rozkadu na skadniki 0 0 1 0 jedynki jest nazywana postaci kanoniczn sumy. 0 1 1 1 Kanoniczn posta sumy mona otrzyma na podstawie tablicy 0 1 0 0 prawdy, biorc pod uwag jedynie te wiersze, dla ktrych Y=1 i 1 0 1 1 przypisujc wartociom 1 - zmienne niezanegowane, a wartociom 0 1 1 0 1 negacje zmiennych. Postpujc zgodnie z powysz recept otrzymamy 1 1 1 1 dla naszej tablicy prawdy rwnanie boolowskie, ktre w sposb algebraiczny opisuje zadany problem logiczny:

Y = ABC + ABC + ABC + ABC

Rwnanie to poddamy teraz procesowi minimalizacji funkcji logicznej. Minimalizacja funkcji logicznej polega na takim przeksztaceniu postaci kanonicznej funkcji, zgodnie z zasadami algebry Boole'a, aby uzyska moliwie najprostszy jej zapis. Kade uproszczenie rwnania boolowskiego umoliwia atwiejsz realizacj ukadow funkcji - przy uyciu mniejszej liczby elementarnych bramek logicznych. Metoda przeksztacania wyrae
algebraicznych jest metod intuicyjn, istniej rwnie inne metody minimalizacji funkcji logicznej (sformalizowane), o ktrych nie bdziemy tutaj mwi. Sprbujmy przeksztaci nasze rwnanie stosujc prawa i tosamoci algebry Boole'a:

Y = ABC + A BC + ABC + ABC = BC ( A + A ) + A BC + ABC = BC + A BC + ABC = = B( C + AC ) + A BC = B( C + A ) + A BC = BC + AB + A BC = BC + A ( B + BC ) = = BC + A ( B + C ) = BC + AB + AC

4.3 Realizacja ukadowa funkcji boolowskiej na bramkach AND, OR, NOT
Dysponujc rwnaniem boolowskim opisujcym logik ukadu mona bezporednio narysowa schemat ukadu wykorzystujc do tego celu bramki podstawowe AND, OR, NOT. Na rys. 4.1 przedstawiono dwie realizacje ukadowe dotyczce naszego przykadu, ktre narysowano na podstawie rwnania penego i zminimalizowanego.

Y = ABC + ABC + ABC + ABC

Y = BC + AB + AC

Rys. 4.1 Realizacje ukadowe rwna boolowskich z zastosowaniem bramek AND, OR, NOT

Jak atwo zauway, schemat ukadu wykonany na podstawie funkcji uproszczonej zawiera mniej bramek i jego realizacja praktyczna jest na pewno prostsza i tasza.

4.4 Realizacja ukadowa funkcji boolowskiej na bramkach NAND

Bramki NAND stosowane s do budowy ukadw cyfrowych czciej ni bramki AND, OR, NOT. S one bowiem pod wzgldem ukadowym lepsze, zapewniajc stao poziomw sygnau wyjciowego. Ponadto bramki NAND s bramkami uniwersalnymi, gdy przy ich pomocy mona zrealizowa dowolny system cyfrowy. Dla wykazania, e kada funkcja boolowska moe by zrealizowana za pomoc bramek NAND wystarczy wykaza, e operacje logiczne AND, OR, NOT daj si zrealizowa przez ukady zawierajce wycznie bramki NAND. W tablicy 4.2 przedstawiono NAND-owe realizacje ukadowe operacji AND, OR, NOT wraz z wyraeniami algebraicznymi opisujcymi przejcie sygnau cyfrowego od wejcia ukadu do jego wyjcia.
Tablica 4.2 Funkcje logiczne AND, OR, NOT w realizacji ukadowej z bramek NAND

AND

OR

NOT

(inverter)

AB = AB

AB = A + B = A + B

A A = A

Aby zrealizowa funkcj boolowsk za pomoc bramek NAND, zastosowa mona prost metod przeksztacania schematw logicznych. Metoda ta wymaga co prawda narysowania dwu schematw logicznych przed otrzymaniem waciwego schematu realizacji NAND-owej, lecz jest ona w sumie bardzo prosta: 1. Na podstawie danego rwnania boolowskiego rysujemy schemat logiczny zawierajcy bramki AND, OR, NOT. 2. Rysujemy drugi schemat logiczny, w ktrym ka z bramek AND, OR, NOT zastpujemy przez ukad rwnowany, zbudowany z bramek NAND, zgodnie z tablic 4.2. 3. Usuwamy ze schematu wszystkie pary kaskadowo poczonych inwerterw (gdy jak wiadomo A = A ). Otrzymany schemat jest poszukiwan realizacj typu NAND. Dla naszego przykadu przeksztacimy zminimalizowan wersj schematu logicznego z rys. 4.1 w realizacj NAND-ow. Przeksztacenie to przedstawiono na rys. 4.2. Na rysunku tym zacieniowano kaskadowo poczone inwertery, ktre ostatecznie zostay usunite.

Rys. 4.2 Realizacja ukadowa z zastosowaniem bramek NAND

5. Liczby i kody binarne

Liczby binarne
W systemie dziesitnym liczba jest reprezentowana przez warto i pozycj cyfry. O dziesitnym systemie liczbowym mwimy, i posiada podstaw 10, gdy uywa si w nim 10 cyfr, a wagi pozycji cyfr s rwne potgom 10. Przykadowo, liczba 503,14 w zapisie dziesitnym oznacza:

(503,14)10 = 5 102 + 0 101 + 3 100 + 1 101 + 4 102

Innym systemem liczbowym jest system binarny. Cyfry w tym systemie przybieraj dwie moliwe wartoci 1 i 0. System posiada podstaw 2, a wagi pozycji cyfr sa rwne potgom 2. Przykadowo, liczba 11010,11 w zapisie binarnym oznacza: (11010 ,11)2 = 1 24 + 1 23 + 0 22 + 1 21 + 0 20 + 1 21 + 1 22 = ( 26, 75)10 Jak atwo zauway, binarny system zapisu liczb odpowiada w sposb naturalny zmiennym wystpujcym w ukadach cyfrowych. Systemy cyfrowe (np. komputery) wykonuj wszelkie operacje logiczne i arytmetyczne wycznie na poziomie zapisu binarnego. W technice cyfrowej, szczeglnie przy pracy z komputerem (np. przy programowaniu) due znaczenie praktyczne posiada jeszcze jeden system zapisu liczb, tzw. system heksadecymalny (o podstawie 16). Zalet systemu heksadecymalnego jest czterokrotne skrcenie zapisu, z natury bardzo dugich liczb binarnych. System heksadecymalny uywa 16 cyfr: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F. Przykadowo, liczba B65F w zapisie heksadecymalnym oznacza:

( B65 F )16 = 11 163 + 6 162 + 5 161 + 15 160 = ( 46687 )10

Tablica 5.1 Systemy liczbowe

Decimal
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20

Binary
0 1 10 11 100 101 110 111 1000 1001 1010 1011 1100 1101 1110 1111 10000 10001 10010 10011 10100

Hexadecimal
0 1 2 3 4 5 6 7 8 9 A B C D E F 10 11 12 13 14

Zestawienie pierwszych dwudziestu liczb zapisanych w omwionych systemach liczbowych przedstawiono w Tablicy 5.1. Konwersja z systemu binarnego na heksadecymalny jest atwa do przeprowadzenia, jeli podzieli liczb binarn na grupy liczce po cztery cyfry, zaczynajc od cyfry o najmniejszej wadze, np:
2 B C 6

(. . 10 1100 0110 1011)2 = (2C6B)16 = (11371)10

F F

(1111 1111)2 = (FF)16 = (255)10

F

(1111)2 = (F)16 = (15)10

Bit, Bajt, Sowo

Pojedyncza cyfra binarna jest nazywana bitem (ang. bit). Informacja w systemach cyfrowych ma charakter uporzdkowany i jest reprezentowana przez sekwencj bitw. Sekwencja 8-bitowa jest nazywana bajtem (ang. byte). Liczba bitw w sekwencji danych (ang. data) przetwarzanych przez okrelony typ komputera jest nazywana sowem (ang. word). Komputery przetwarzaj dane w sowach 8, 16, 32, 64-bitowych. Najbardziej znaczcy (o najwikszej wadze) bit w sowie okrela si jako MSB (ang. Most Significant Bit), a najmniej znaczcy bit - jako LSB (ang. Least Significant Bit). Przykadowe sowo 8-bitowe z zaznaczonymi wagami bitw przedstawiono poniej.
27 26 25 24 23 22 21 20

1
MSB

1 28 =

0
LSB

Warto zauway, e za pomoc sowa 8-bitowego mona wyrazi

256 rnych informacji.

Kody binarne
Dla wygody komunikacji midzy wiatem cyfrowym (np. komputerem), ktry akceptuje wycznie liczby binarne, a czowiekiem, przyzwyczajonym raczej do obcowania z liczbami dziesitnymi stosuje si rozmaite sposoby wzajemnej konwersji tych dwu rodzajw zapisw. Jednym z najprostszych sposobw jest kodowanie kadej cyfry dziesitnej poprzez zastpienie jej 4-bitow reprezentacj binarn. Poniewa sowo 4-bitowe ma 24 = 16 kombinacji zerojedynkowych, zatem sze spord nich nie jest wykorzystywanych do kodowania (do zakodowania 10 cyfr od 0 do 9 wystarczy 10 kombinacji). Stwarza to moliwo binarnego kodowania dziesiciu cyfr systemu dziesitnego na wiele rnych sposobw. Liczba moliwych kodw BCD (ang. Binary-Coded Decimals), wynikajca z zastosowania 4 bitw jest olbrzymia. Jednak praktyczne zastosowanie znalazo tylko kilka, spord ktrych jednym z najbardziej popularnych jest kod 8421 zwany powszechnie kodem BCD (patrz Tablica 5.2). Zwrmy uwag, e lewa kolumna tablicy zawiera cyfry dziesitne a nie liczby! Poniej zamieszczono przykady liczb dziesitnych w kodzie BCD:

(6)10 = (0110)BCD
Tablica 5.2 Kod BCD

(13)10 = (0001 0011)BCD (369)10 = (0011 0110 1001)BCD

Pamitajmy, e kod BCD koduje inaczej liczby dziesitne ni tzw. naturalny kod binarny (przedstawiony w Tablicy 5.1). Tylko liczby z zakresu od 0 do 9 maj ten sam zapis. Poniej przedstawiono te same liczby dziesitne, jak w powyszych przykadach, zapisane w naturalnym kodzie binarnym.

Dec. digit 0 1 2 3 4 5 6 7 8 9

BCD 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001

(6)10 = (0110)2 (13)10 = (1101)2

(369)10 = (101110001)2
Innymi kodami s kody alfanumeryczne umoliwiajce komunikacj czowieka z systemem cyfrowym za porednictwem klawiatury. Standardowym kodem alfanumerycznym jest kod ASCII (ang. American Standard Code for Information Interchange). Peny zbir zawiera 128 znakw kodowanych sowami 7-bitowymi (zauwa, e 27 = 128). Przykadowo, kod 111 1111 oznacza klawisz Del (ang. delete - kasuj).

6. Przegld technologii ukadw cyfrowych scalonych

Pod wzgldem konstrukcyjno-technologicznym wszystkie ukady cyfrowe scalone mona podzieli oglnie na: - bipolarne, w ktrych podstawowymi elementami s tranzystory bipolarne, - unipolarne, nazywane rwnie ukadami MOS, w ktrych podstawowymi elementami s tranzystory MOS. Spord wielu dostpnych klas (technik) ukadowych najwaniejsze znaczenie maj: - ukady TTL (ang. Transistor-Transistor Logic), ktre s ukadami bipolarnymi, - ukady CMOS (ang. Complementary Metal Oxide Semiconductor), ktre s ukadami unipolarnymi - z tranzystorami p-MOS oraz n-MOS.

Podstawowe parametry techniczne ukadw cyfrowych Obcialno logiczna bramki (N) - maksymalna liczba bramek, jaka moe by rwnolegle sterowana z wyjcia pojedynczej bramki. Napicia poziomw logicznych (HIGH, LOW) - zakresy napi wejciowych oraz wyjciowych, ktre ukad realizuje jako gwarantowany stan 1 oraz gwarantowany stan 0. Margines zakce (UNM) - okrela dopuszczaln warto napicia sygnau zakcajcego, nie powodujcego jeszcze nieprawidowej pracy ukadu. Interpretacj poziomw logicznych i marginesw zakce podano na rys. 6.1.

Rys. 6.1 Napicia poziomw logicznych HIGH, LOW i marginesy zakce dla ukadw TTL i CMOS

Czas propagacji (Td) - okrela czas opnienia odpowiedzi ukadu na sygna sterujcy i jest podstawow miar szybkoci dziaania ukadu cyfrowego.

Rys. 6.2 Czas propagacji dla ukadu inwertera

Moc strat na bramk (Pd) - okrela moc pobieran przez ukad ze rda
zasilania.

Ukady TTL
Podstawow, dwuwejciow bramk NAND przedstawiono na rys. 6.3.

Rys. 6.3 Bramka NAND (TTL). Tranzystor T1 jest wieloemiterowym tranzystorem npn.

Przyczenie jakiegokolwiek wejcia A, B lub obydwu do masy (co oznacza stan wej rwny 0) powoduje wyczenie tranzystora T2 i T4, gdy napicie na bazie tranzystora T1 nie przekracza wartoci 0,3V+0,7V=1V i jest niewystarczajce do spolaryzowania zcza baza-kolektor tranzystora T1, zcza baza-emiter tranzystora T2 oraz zcza baza-emiter tranzystora T4 w stan przewodzenia (musiaoby by rwne co najmniej 0,7V+0,7V+0,7V=2,1V). Gdy T2 jest wyczony, wtedy T3 jest wczony i napicie na wyjciu ukadu osiga warto 5V-0,3V-0,7V=4V, co oznacza stan wyjcia ukadu rwny 1. UWAGA: Napicie 0,7V jest napiciem na przewodzcym zczu p-n, a napicie 0,3V jest napiciem UCE(sat) , a wic napiciem pomidzy kolektorem i emiterem nasyconego tranzystora. Gdy oba wejcia A, B s na poziomie 1, wtedy zcza baza-emitery tranzystora T1 s spolaryzowane zaporowo - co powoduje, e napicie na bazie tranzystora T1 moe osign warto 2,1V i jest wystarczajce

10

do wprowadzenia tranzystorw T2 i T4 w stan wczenia. Napicie na kolektorze tranzystora T2 (o wartoci 1,4V) jest niewystarczajce do spolaryzowania tranzystora T3 w stan przewodzenia (ze wzgldu na obecno diody) i tranzystor T3 jest wyczony. Napicie wyjciowe osiga warto 0,3V i jest rwne napiciu UCE(sat) tranzystora T4 - co oznacza stan 0 na wyjciu ukadu.

Ukady CMOS
Ukady CMOS zawieraj komplementarne pary wzbogacanych ("normalnie wyczonych") tranzystorw n-MOS oraz p-MOS. Symbole graficzne oraz charakterystyki tych tranzystorw pokazano na rys. 6.4.

Rys. 6.4 Charakterystyki wzbogacanych tranzystorw MOS

Zauwa, e przy napiciu UGS = 0 aden tranzystor nie przewodzi. Podstawowym ukadem CMOS jest ukad inwertera przedstawiony na rys. 6.5.

Rys. 6.5 Inwerter CMOS i jego charakterystyka przejciowa

11

Zauwa, e dodatni biegun napicia zasilajcego +UDD jest przyczony do rda S tranzystora p-MOS (oznaczonego symbolem Tp), podczas gdy rdo S tranzystora n-MOS (oznaczonego symbolem Tn) jest na masie. Kocwki drenw D obu tranzystorw s poczone razem i tworz wyjcie ukadu. Gdy napicie wejciowe UI = UGS jest rwne 0, wtedy tranzystor Tn jest wyczony. Dla tranzystora Tp napicie UGS = UI - UDD -UDD , a zatem Tp jest wczony. Napicie wyjciowe jest rwne napiciu UDD , co oznacza stan 1. Gdy napicie wejciowe jest dostatecznie due (dodatnie), co oznacza stan 1, wtedy tranzystor Tn jest wczony, a tranzystor Tp jest wyczony. Napicie wyjciowe jest praktycznie rwne 0V, co oznacza stan 0. Podstawow zalet ukadw CMOS jest znikomy pobr mocy, ktry wystpuje wycznie podczas przeczania. Ilustruje to rys. 6.5.

Porwnanie ukadwTTL i ukadw CMOS

Wewntrz ukadw TTL i ukadw CMOS wystpuje wiele "rodzin" ukadowych charakteryzujcych si rnymi parametrami technicznymi, z ktrych najwaniejsze to czas propagacji, moc strat na bramk oraz napicie zasilania, ktre ma podstawowe znaczenie przy czeniu ukadw CMOS z ukadami TTL. Porwnanie ukadw CMOS i TTL ilustruje tablica 6.1.
Tablica 6.1 Charakterystyczne parametry "rodzin" CMOS i TTL

Td [ns]

Pd [mW/Bramk] przy 1MHz 0,5 0,5 0,5 0,1 0,1 2 20 1 7

UCC/DD [V] Min Max 3 2 4,5 2 4,5 4,75 4,75 4,5 4,5 18 6 5,5 6 5,5 5,25 5,25 5,5 5,5

CMOS
4000B 74HC 74HCT 74AC 74ACT 50 15 15 5 5 10 3 4 1,5

TTL
74LS 74S 74ALS 74AS OBJANIENIA: HC HCT AC ACT LS S ALS AS UWAGI: CMOS-owe rodziny 74HCT oraz 74ACT maj te same napicia zasilania i poziomy logiczne jak rodziny TTL. Wszystkie rodziny oznaczone 74...... maj te same kody numerowe okrelajce funkcj danego ukadu oraz identyczny rozkad wyprowadze. Umoliwia to czenie ukadw CMOS i TTL midzy sob (s one ukadowo kompatybilne). Gdy wymagany jest niski pobr mocy i rozszerzony zakres napi logicznych, wtedy stosujemy ukady CMOS rodziny 4000B. S one szczeglnie chtnie wykorzystywane przy stosowaniu zasilania bateryjnego. - High-speed CMOS logic, - High-speed CMOS logic (z poziomami logicznymi TTL), - Advanced CMOS logic, - Advanced CMOS logic (z poziomami logicznymi TTL), - Low-power Schottky TTL logic, - Schottky TTL logic, - Advanced Low-power Schottky TTL logic, - Advanced Schottky TTL logic.

12

Najwiksz gsto upakowania elementw w chip-ie osiga si w ukadach CMOS, std ukady skali LSI oraz VLSI s ukadami CMOS. Ukady CMOS charakteryzuj sie niskim poborem mocy, ale s stosunkowo wolniejsze od ukadw TTL, chocia - ukady rodziny 74ACT ustpuj w szybkoci tylko najszybszym ukadom TTL tj. rodzinie 74AS. Ukady CMOS charakteryzuj si znacznie wikszym marginesem zakce ni ukady TTL.

Schemat wyprowadze ukadu cyfrowego stosowany przez producentw

Na rys. 6.6 przedstawiono przykad pokazujcy schemat wyprowadze ukadu UCY 7400, ktry zawiera cztery dwuwejciowe bramki NAND. Wycicie w obudowie jednoznacznie okrela kolejno wyprowadze.

Rys. 6.6 Widok z gry wyprowadze ukadu UCY 7400

7. Omwienie ukadw cyfrowych zastosowanych w wiczeniu

7.1 Przerzutniki Przerzutnikiem (ang. Flip-Flop) jest nazywamy ukad, charakteryzujcy si istnieniem dwch stanw rwnowagi trwaej (1 albo 0), przy czym dla przejcia z jednego stanu do drugiego jest konieczne doprowadzenie sygnau zewntrznego (informacji). Poniewa przerzutnik pamita jeden bit informacji moe by traktowany jako jednobitowa komrka pamici. Oglny symbol graficzny przerzutnika podano na rys. 7.1.

13

Rys. 7.1 Oglny symbol graficzny przerzutnika

Przerzutnik ma pewn liczb wej i z reguy dwa wyjcia. Stan logiczny wyjcia Q uwaa si za stan przerzutnika. Nazwy literowe wej informacyjnych (SR, JK, D, T) okrelaj jednoczenie nazwy rodzajw przerzutnikw (przerzutnik SR, przerzutnik JK, przerzutnik D, przerzutnik T). Wejcie zegarowe CLK (ang. Clock) suy do podawania sygnaw taktujcych, ktre narzucaj synchroniczny tryb pracy ukadu. Wejcie przygotowujce PS (ang. Preset) oraz wejcie zerujce CLR (ang. Clear) su do ustalenia stanu przerzutnika niezalenie od stanu wej informacyjnych oraz stanu wejcia zegarowego. Przerzutniki mog by asynchroniczne i synchroniczne. Przerzutniki asynchroniczne pracuj bez sygnau zegarowego, a stan przerzutnika ustala si bezporednio w wyniku zmiany stanu wej. Przerzutniki synchroniczne pracuj z udziaem sygnau zegarowego, a stan wej informacyjnych jest przekazywany na wyjcie w chwilach wystpowania narastajcego lub opadajcego zbocza sygnau zegarowego (zazwyczaj wykorzystuje si zbocze opadajce).

Przerzutnik SR (asynchroniczny) Przerzutnik SR (ang. Set, Reset) jest najprostszym ukadem przerzutnika bistabilnego. Symbol graficzny, realizacj NAND-ow oraz tablic prawdy przerzutnika SR podano na rys. 7.2.

S 0 0 1 1

R 0 1 0 1

Q s.n. 1 0 b.z.

(stan niedozwolony)

(bez zmian)

Rys. 7.2 Przerzutnik SR (symbol graficzny, realizacja NAND-owa, tablica prawdy)

Normalnym stanem spoczynkowym (stanem pamitania) przerzutnika jest stan obu wej rwny 1 (S=1, R=1) podczas ktrego stan przerzutnika nie zmienia si (przerzutnik pamita swj stan poprzedni). Podanie S=0 powoduje przejcie Q do stanu 1. Podanie R=0 powoduje powrt Q do stanu 0. Gdy oba wejcia s rwne 0 (S=0, R=0) to oba wyjcia przechodz do stanu 1, czego unika si w normalnej pracy przerzutnika (stan niedozwolony!). Wykres czasowy pracy przerzutnika pokazuje rys. 7.3.

14

Rys. 7.3 Wykres czasowy przerzutnika SR

Przerzutnik JK (synchroniczny) Przerzutnik JK jest najbardziej rozpowszechnionym ukadem przerzutnikowym techniki cyfrowej. Jest on traktowany jako ukad uniwersalny. Przez zastosowanie odpowiednich pocze zewntrznych mona z niego utworzy inny rodzaj przerzutnika, np. SR(syn.), D, T. Symbol graficzny oraz tablic prawdy przerzutnika JK przedstawiono na rys. 7.4.

J 0 0 1 1

K Qn+1 Qn 0 1 0 0 1 1

(bez zmian)

Qn

(zmiana stanu na przeciwny)

Rys. 7.4 Przerzutnik JK (symbol graficzny, tablica prawdy)

Przerzutnik JK nie ma stanw niedozwolonych! Zmiana stanu przerzutnika JK nastpuje w chwilach wyznaczonych przez opadajce zbocze impulsu zegarowego. Stan logiczny wyjcia Q w umownym czasie tn+1 (t.j. po przyjciu impulsu zegarowego) zaley od stanw J, K, Q w czasie tn (t.j. przed przyjciem impulsu zegarowego). W przedziale czasu midzy impulsami zegarowymi przerzutnik nie zmienia stanu nawet, gdy zmieniaj si stany wej J, K. Wykres czasowy pracy przerzutnika JK przedstawia rys. 7.5.

15

Rys. 7.5 Wykres czasowy przerzutnika JK

UWAGA: Warto zauway, e gdy oba wejcia J, K maj stan 1, to przerzutnik JK zmienia swj stan na przeciwny za kadym razem, gdy tylko pojawi si impuls zegarowy. Waciwo t wykorzystuje si do budowy licznikw i dzielnikw czstotliwoci. Przerzutniki JK pracujce z jednym sygnaem informacyjnym doprowadzonym do poczonych ze sob wej J, K nazywaj si przerzutnikami T.

7.2 Licznik i dzielnik czstotliwoci Licznik jest ukadem cyfrowym sucym do zliczania i zapamitania liczby impulsw. Liczniki buduje si z przerzutnikw JK pracujcych w ukadzie przerzutnika T. Gdy licznik skada si z n przerzutnikw to tzw. pojemno licznika (P), czyli maksymalna liczba impulsw, ktre licznik jest w stanie zliczy, wynosi P=2n. Liczb n nazywamy dugoci licznika. Zapenienie licznika koczy cykl pracy licznika, po czym wraca on do stanu pocztkowego. Dugoci cyklu licznika (S) nazywamy liczb wyrnialnych stanw logicznych, przez ktre licznik przechodzi cyklicznie. Jeeli S2n to mwimy, e jest to licznik modulo-S (np. licznik modulo-10 jest licznikiem dziesitnym, tzw. dekad liczc, przy czym n=4 oraz P=24=16). Schemat i zasad dziaania 4bitowego licznika asynchronicznego ze skrconym cyklem pracy (licznik modulo-10) ilustruje rys. 7.6.

16

Rys. 7.6 Licznik modulo-10

Jak atwo zauway, odpowiednio poczona bramka NAND (na wejciach ma dwie jedynki z liczby 1010) suy do zerowania licznika po kadym cyklu liczenia od 0 do 9.

Dzielnikiem czstotliwoci nazywamy ukad dajcy impuls co N impulsw wejciowych (N jest

liczb cakowit). Wtedy mamy:
f fwy = we N

Zauwamy, e licznik z rys.7.6 moe by traktowany jako dzielnik czstotliwoci, gdy jego wyjcia A, B, C, D dziel czstotliwo impulsw wejciowych odpowiednio w stosunku 1:2, 1:4, 1:8, 1:16.

Licznik UCY 7493

Licznik UCY 7493 jest scalonym asynchronicznym licznikiem skadajacym si z przerzutnikw JK poczonych w ten sposb, e tworz liczniki zliczajce modulo-2 i modulo-8. Wyjcie A nie jest poczone

17

wewntrznie z wejciem nastpnego przerzutnika. Licznik ma dwa bramkowane wejcia zerujce R0(1) i R0(2). Schemat logiczny oraz widok wyprowadze ukadu UCY 7493 przedstawiono na rys. 7.7.

Rys. 7.7 Schemat logiczny i widok wyprowadze ukadu UCY

7493

7.3 Multiplekser
W systemach cyfrowych czsto istnieje potrzeba przesyania selektywnie wybranej informacji binarnej bd te zmiany sposobu przesyania z rwnolegego (N bitw - N linii) na szeregowy (N bitw - kolejno w jednej linii). Realizacj tego zadania umoliwia multiplekser. Multiplekser cyfrowy przekazuje sygna cyfrowy z jednego z N wej wybranego adresem na pojedyncze wyjcie (tj. lini przesyow).

Multiplekser UCY 74151

Na rys. 7.8 przedstawiono schemat logiczny, tablic prawdy oraz widok wyprowadze multipleksera UCY 74151. Ukad ma 8 wej informacyjnych (D0 do D7), 3 wejcia adresowe (A, B, C), 1 wejcie zezwalajce - ang. Strobe (S) oraz wyjcie proste (Y) i wyjcie negowane (W). Na wyjciu Y pojawi si stan 1 wwczas, gdy wejcie informacyjne, wybrane odpowiedni kombinacj stanw na wejciach adresowych, jest w stanie 1, a wejcie zezwalajce jest w stanie 0, czyli zezwolenia.

18

Rys. 7.8 Schemat logiczny i widok wyprowadze ukadu UCY 74151

7.4 Wskaniki pprzewodnikowe i ukady sterujce nimi

Powszechnie stosuje si wskaniki z diod elektroluminescencyjnych i ciekokrystaliczne. Znajduj one zastosowanie przede wszystkim jako wskaniki alfanumeryczne. Najczciej maj budow segmentow lub mozaikow. Wskanik 7-segmentowy, pokazany na rys. 7.9, umoliwia przedstawienie 10 cyfr i 10 liter. Wskaniki te s wytwarzane jako jedno- lub wielopozycyjne (w jednej obudowie), przy tym czsto zawieraj dodatkowe elementy, suce do wywietlania kropki, dwukropka, a take innych symboli.

19

Rys. 7.9 Wskanik 7-segmentowy

Najwaniejszymi zaletami wskanikw z diod elektroluminescencyjnych s dua niezawodno i trwao (szacowana na 114 lat), niskie napicie zasilania (ok. 2V) oraz moliwo uzyskania rnych barw wiecenia. Zasadnicz wad jest duy pobr prdu (kilka do kilkudziesiciu mA na segment). Wskaniki ciekokrystaliczne maj najniszy pobr mocy ze wszystkich rodzajw wskanikw, lecz s niestety take wrd nich najwolniejsze w dziaaniu. Ponadto wymagaj owietlenia tym silniejszego, im bardziej kontrastowy obraz znaku pragnie si uzyska.

Dekoder UCY 7447

Do sterowania wskanikw 7-segmentowych uywa si specjalnych ukadw cyfrowych, tzw. dekoderw sterujcych (ang. decoder/driver). Dekoder sterujcy przetwarza kod BCD(8421) na kod wskanika 7segmentowego, powodujc wiecenie odpowiednich segmentw wskanika. Dziaanie, w poczeniu ze wskanikiem 7-segmentowym, dekodera UCY 7447 ilustruje rys. 7.10.

Rys.

7.10

Dzianie

ukadu

UCY 7447

Dodatkowe wejcia sterujce LT, BI/RBO, RBI maj nastpujce funkcje:

LT

- gdy jest w stanie 0 -

rozwietla wszystkie

segmenty,
BI/RBO - gdy jest w stanie 0 - wygasza wszystkie segmenty, RBI - gdy jest w stanie 0 - wygasza wszystkie segmenty

wycznie gdy pokazuj cyfr 0.

20

21