Professional Documents
Culture Documents
integrantes: Lorena morales Ortiz Caren Yahaira Ramrez Curiel Jessica Lizette Prez Novoa Iris t. Rendn Barajas
AVR
ATMEL ha llevado la filosofa de diseo RISC (adaptada) a los microprocesadores de 8BIT. Esta nueva arquitectura proporciona todos los beneficios habituales del RISC: tasa de reloj ms rpida, mejor desempeo, y una optimizacin ms eficiente en el compilador. AVR compite con varias familias de microprocesadores bien establecidas en el mercado, tales como: 8051, 68HC05, 68HC11 y los PIC de Microchip que se han extendido rpidamente en los ltimos aos
CARACTERISTICAS
Alto desempeo, baja potencia. Arquitectura RISC avanzada: 120 instrucciones poderosas, la mayora con ejecucin de un solo ciclo de reloj. 32x8 registros de trabajo de propsito general. operacin totalmente esttica.
Caractersticas
Programa y Memoria de Datos no voltiles. 2/4/8 bytes de Memoria Flash Programable en el sistema, con duracin: 10,000 ciclos de escritura/borrado. 128/256/512 bytes de EEPROM programable en el sistema, con duracin: 100,000 ciclos de escritura/borrado. 128/256/512 bytes de SRAM interna. Cerrojo de programacin para auto programar la Memoria Flash y Seguridad de Datos de EEPROM.
Caractersticas
Caractersticas Perifricas: Contador/Temporizador de 8 bits con Prescaler y dos canales PWM. Contador/Temporizador de Alta Velocidad de 8 bits con Prescaler separado: Dos Salidas PWM de Alta Frecuencia con Registros de Comparacin de Salida separados. Interfaz Serie Universal con Detector de Condicin de Comienzo. ADC de 10 bits Cuatro Canales de Una Sola Salida. Temporizador Programable de Vigilancia con Oscilador separado dentro del integrado. Comparador Analgico dentro del integrado.
PINES
MODO DE DIRECCIONAMIENTO
Todos los modelos de microcontroladores RISC de la familia AVR soportan los modosde direccionamiento para accesar a la memoria de programa (Flash) y a la memoria dedatos (SRAM, Archivo de Registros, Memoria de I/O, y la Memoria Extendida de I/O).Para los siguientes modos de direccionamiento OP significa el Cdigo de Operacin dela Instruccin. Para generalizar, los trminos RAMEND y FLASHEND se usan pararepresentar la memoria ms alta de la localidad en los datos y en el programa.
Los operandos estn contenidos en el registro r (Rr) y d (Rd). El resultado se almacena el Registro d (Rd).
direccin del operando esta contenida en 6 bits de la instruccin de la palabra. A esla direccin del registro destino o fuente.
Una direccin de datos de 16 bits esta contenida en los 16 bits menos significativos dela instruccin de dos bytes. Rd/Rr especifican el registro destino o fuente.
La direccin del operando es el resultado del contenido del registro Y o Z, sumada a ladireccin contenida en 6 bits (q) de la instruccin de la palabra. Rd/Rr especifican elregistro destino o fuente.
Ejemplos: LDD R16, Y+0x10 STD Z+0x20, R16
Los registros X, Y o Z se decrementan antes de la operacin. La direccin del operandoes el contenido decrementado del registro X, Y Z
Ejemplos: LD R16, -Z ST -Z, R16
Los registros X, Y o Z se incrementan despus de la operacin. La direccin deloperando es el contenido del registro X, Y o Z antes de incrementarse.
La direccin del byte se especifica por el contenido del registro Z. Los 15 bytes mssignificativos seleccionan la direccin de la palabra. Para LPM, si LSB = 0 se seleccionael byte bajo, de lo contrario si LSB = 1, se selecciona el byte alto.
Ejemplos: LPM
CONJUNTO DE INSTRUCCIONES
En este apartado se comentan las instrucciones de ensamblador que poseen los C AVR de 8-BIT. Se explica la funcin de cada una de ellas, su sintaxis, operando utilizados y una descripcin con ejemplos. El conjunto de instrucciones para estos microcontroladores se puede dividir en el siguiente orden de grupos: Instrucciones Aritmticas y Lgicas Instrucciones de Desvo (salto)Instrucciones de Transferencia de Datos Instrucciones de Bit y prueba de Bit
Los AVR cuentan con un amplio conjunto de instrucciones y con 32 registros de trabajo de propsito general. Los 32 registros se conectan directamente a la Unidad Aritmtico-Lgica (ALU), permitiendo acceder a dos registros independientes con una instruccin ejecutada en un ciclo de reloj. La arquitectura resultante trabaja con un cdigo ms eficaz, logrando capacidades de procesamiento diez veces ms rpidas que los microcontroladores CISC convencionales.
Pueden usarse seis de los 32 registros como tres punteros de registro de direccin indirectos (de 16-bits) para el direccionamiento del espacio de datos (memoria de datos RAM), proporcionando clculos de direccin eficaces. Tambin se usa uno de los tres punteros de direccin para observar una tabla de constantes. Estos registros defunciones agregados son los registros: X, Y y Z.