Professional Documents
Culture Documents
Przetwarzanie napicia w liczb moe si odbywa rnymi metodami, ktre mona podzieli na
dwie zasadnicze grupy:
l) metod bezporedni
2) metod kompensacyjn.
W metodzie bezporedniej zakres pomiarowy jest podzielony na kilka poziomw. Detekcj kadego
poziomu przeprowadza oddzielny komparator analogowy. Wynik przetwarzania jest rwny
najwyszemu przekroczonemu przez sygna mierzony poziomowi. Szybko przetwarzania
bezporedniego jest najwiksza z moliwych do uzyskania, poniewa zaley tylko od szybkoci
przeczania komparatorw. Jednake dokadno przetwornikw bezporednich nie jest
najwiksza, poniewa zaley ona bezporednio od liczby poziomw, na ktre zosta podzielony
zakres umiarowy.
Znacznie dokadniejsze, lecz wolniejsze w dziaaniu, s przetworniki dziaajce na zasadzie
kompensacyjnej. Przetworniki kompensacyjne s obecnie powszechnie stosowane. Przedstawimy
trzy rodzaje przetwornikw kompensacyjnych A/C:
1. Przetwornik dziaajcy na zasadzie porwnywania napicia mierzonego z wzorcowym napiciem
narastajcym liniowo, zwanym dalej przetwornikiem prbkujcym analogowo.
2. Przetwornik podwjnie cakujcy.
3. Przetwornik z prbkowaniem bitowym (wagowym).
Sygna prbkujcy p startuje w chwili wystpienia impulsu wyzwalajcego kolejny pomiar cyfrowy.
Kt nachylenia a jest stay i nie zaley od czynnikw zakcajcych.
Jednoczenie ze startem "piy" ukad porwnujcy jest przerzucany w pooenie wyczekujce pojawia si jedynka na wyjciu b. W chwili zrwnania si napicia pioksztatnego p z napiciem
mierzonym Um ukad Porwnujcy 7 powraca do stanu zerowego koczc generacj impulsu
bramkujcego.
Zalet opisanego przetwornika z prbkowaniem analogowym jest prostota budowy i dziaania.
Wadami tego przetwornika A/C s: dua czuo na zakcenia w postaci ttnie napicia
przetwarzanego Um i dugi czas przetwarzania sygnau analogowego na liczb. Pierwszej z tych
wad nie ma pozbawiony przetwornik dziaajcy na zasadzie tzw. podwjnego cakowania.
Zasad budowy i dziaania przetwornika A/C z podwjnym cakowaniem pokazano na kolejnym
rysunku:
Przetwornik ten dziaa cyklicznie. Cykl przetwarzania takiego typu przetwornika n-bitowego ma
dugo (n+l) taktw. Ukad sterujcy ustawia kolejno wartoci poszczeglnych bitw rejestru
poczwszy od najwicej znaczcego bitu D7, a skoczywszy na najmniej znaczcym bicie D0.
Start nastpuje po odebraniu sygnau rozpoczcia przetwarzania STCO. W pierwszym kroku po
wystartowaniu rejestr jest ustawiany tak, e D7 = l, a pozostae bity s wyzerowane. Sowo
wyjciowe {D7D6, ...D0) jest przetwarzane na napicie 0, przez szybki przetwornik cyfrowoanalogowy C/A, ktrego budow i zasad dziaania przedstawimy w rozdz. 17. Napicie Uc, bdce
odwzorowaniem sowa wyjciowego jest porwnywane (w kadym takcie) z napiciem
przetwarzanym za pomoc komparatora analogowego. W kadym kroku najpierw dany bit jest
ustawiany na warto l, a nastpnie w ptli sprzenia zwrotnego jest sprawdzane, czy ta warto
jest prawidowa. Jeeli jest prawidowa, co ma miejsce w przypadku kiedy uc<um, to jedynka na
miejscu prbkowanym pozostaje, jeli nie - to przy przechodzeniu do nastpnego bitu warto
danego bitu jest ustawiana ostatecznie na 0.
Na rysunku powyej wida, e wysoki stan komparatora k wystpuje przy nieprawidowej wartoci
ustawianego bitu. Stan ten jest sygnaem dla ukadu sterujcego, e przed przejciem do
nastpnego mniej znaczcego bitu, naley aktualny bit wyzerowa.
Po ustawieniu najmniej znaczcego bitu cae sowo wyjciowe jest skompletowane i odpowiada
wartoci przetwarzanego napicia Um z niedokadnoci rwn Um/2n, przy czym UM oznacza
zakres napiciowy n-bitowego przetwornika C/A. Przy n = 8, jak dla przetwornika pokazanego
powyej, niedokadno tak zdefiniowana wynosi 0,4%.