EQUIPO 5

CODIFICACION Y ADC
POR • MARTINEZ ABRAHAM •ORTIZ ITZEL • SERRANO VALERIA
Formatos de codificación digital de
señales

Resumen
de las
técnicas de
codificació
n en línea
Las señales del mundo son analógicas,
Entonces estas señales deben ser
convertida a digitales.
Usando un circuito llamado ADC
(Analog-to Digital Converter)
Scanner

Grabadora de audio
¿Por que digital?

Las señales analógicas pueden asumir cualquier valor

Los sistemas digitales solo comprenden dos números:

cero y uno

Habilidad de compresión de datos

Figura 1 Señal Analógica
 Cada muestra se
Toma muestras convierte a un numero
(tiempo a tiempo) de
la señal digital (basado en su nivel de
voltaje)
En la figura 2, se muestran estos puntos del
muestreo de nuestra señal analógica

Figura 1 Puntos de Muestreo

La frecuencia con la que ocurrirá la
muestra se denomina frecuencia
de muestreo.
 Por lo tanto, aqui esta el dilema:
Un sampling raate demasiado alto , la cualidad de la salida
estara cerca a la perfeccion, pero se necesitara demasiado
espacio de almacenamiento para soportar los datos generdos
pero si el frecuencia de muestreo es muy bajo , la calidad de la
salida sera demasiado mala
 Como se puede conocer el mejor
frecuencia de muestreo para ser

El teorema indica
usado duranteque el frecuencia de
una conversion

muestreoanalogica
debe ser al menos
a digital 2 veces el
par tener el
mejor
valor de balancealta
la mas almacenamiento
frecuencia / que

quieras calidad?
capturar.
La respuesta es
el Teorema de Nyquist
• El valor de cada punto muestreado estara
almacenado en una longitud- configurada
variable. Si esta variable utiliza 8 bits (significa
que puede soportar valores desde 0 a 255
(2^8=256), Si esta variable utiliza 116 bits,
65,535 (el valor mas alto)
 Como conocer el numero
necesario de bits para un ADC?
Es calculando el nivel de ruido
requerido.

Como los valores muestreados de una señal analógica será

muchas veces redondeado al su equivalente digital mas cercana,
provee a lo que se llama “Cuantificación del ruido”

El nivel de ruido tolerable dependerá de la aplicacion

 SNR
La relación señal-ruido (SNR), que mide el nivel
de ruido, se puede calcular fácilmente a través
de esta fórmula, donde n es el número de bits
utilizados en el ADC
• SNR = 6.02 x n + 1.76 dB

Cuanto mayor sea la SNR, mejor. Un ADC de 8 bits proporciona una SNR
de 49.9 dB, mientras que una SNR de 16 bits proporciona una SNR de 98
dB (que es, por cierto, un valor prácticamente sin ruido).
En resumen, mientras que
la frecuencia de muestreo
nos da la resolución del eje
"x" analógico a digital, el
tamaño de la variable nos
da la resolución del eje "y"
Está formado por una serie de
comparadores, cada uno
comparando la señal de
entrada con una única tensión
de referencia (V ref.). Las
salidas del comparador se
conectan a las entradas de un
circuito codificador de
prioridad (genera un número
binario basado en la entrada
activa de orden superior,
ignorando todas las demás
entradas activas) que luego
produce una salida binaria. La
siguiente ilustración muestra
un circuito ADC flash de 3 bits:
 Salida
V ref.= digital

+ 0
- 7

+
0
-
6
0
+ 5
- 1
+ 1 4 0
-

+ 1 0
- 3
1
+ 2
-

+ 1 1
-

V in = 4.7 V
Para esta aplicación particular, un codificador de prioridad regular con toda su
complejidad inherente no es necesario, el mismo efecto de “selección de más alto orden
de entrada” se puede realizar a través de un conjunto de puertas O exclusiva,
permitiendo que el uso de un codificador más simple y no prioritario:
0
0
0 Un codificador es un
circuito combinacional
0 con 2^N-1 entradas y N
0 salidas, cuya misión es
0 presentar en la salida el
1
código binario
correspondiente a la
1
0 entrada activada.
1

0
1
0
1
el circuito del codificador en sí mismo puede fabricarse a partir de una matriz de diodos,
lo que demuestra cuán simple es el diseño de este convertidor:
VENTAJAS

Es el más simple en términos de teoría operativa

Es el más eficiente de las tecnologías de ADC en términos de velocidad, y está
limitado solo en comparadores y retardos de propagación de compuertas.
Desde 15 a 300 MSPS (millones de muestras por segundo)

DESVENTAJAS

Es el componente con mayor cantidad de componentes para cualquier número

dado de bits de salida.

Como se vio en lo explicado:

Este ADC flash de tres bits requiere siete comparadores. Una versión de cuatro bits
requeriría 15 comparadores. Con cada bit de salida adicional, el número de
comparadores requeridos se duplica.
Teniendo en cuenta que ocho bits generalmente se consideran el mínimo
necesario para cualquier ADC práctico (se necesitan 255 comparadores)

La metodología flash muestra rápidamente su debilidad.

Comercialmente desde 4 hasta 10 bits.
https://www.allaboutcircuits.com/textbook/digital/chpt-13/flash-adc/

https://www.youtube.com/watch?v=S4uVnJHxezs